KR20040001019A - 열방출 특성이 향상된 멀티 칩 패키지 및 멀티 칩 패키지모듈 - Google Patents

열방출 특성이 향상된 멀티 칩 패키지 및 멀티 칩 패키지모듈 Download PDF

Info

Publication number
KR20040001019A
KR20040001019A KR1020020036075A KR20020036075A KR20040001019A KR 20040001019 A KR20040001019 A KR 20040001019A KR 1020020036075 A KR1020020036075 A KR 1020020036075A KR 20020036075 A KR20020036075 A KR 20020036075A KR 20040001019 A KR20040001019 A KR 20040001019A
Authority
KR
South Korea
Prior art keywords
chip
package
metal conductor
chips
metal
Prior art date
Application number
KR1020020036075A
Other languages
English (en)
Inventor
백중현
이태구
김민하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020036075A priority Critical patent/KR20040001019A/ko
Publication of KR20040001019A publication Critical patent/KR20040001019A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

멀티 칩 패키지 및 모듈을 개시한다. 본 발명에 따른 멀티 칩 패키지는 패키지 내부에 센터패드형 칩과 에지패드형 칩이 내장되어 있으며, 칩과 외부와의 전기적 연결을 위해 본딩 와이어가 금속패턴을 갖춘 PCB 기판에 연결되고, 내장된 칩 반대편 PCB 기판면에 금속 볼을 갖는 멀티 칩 패키지에 있어서, 내장된 칩 중 최상단 칩의 위쪽면에 금속 컨덕터가 부착되어 있어 열방출 특성이 향상된 것이다. 본 발명에 따르면, 멀티 칩 패키지 및 모듈의 열방출 특성이 크게 향상되므로 실장환경 동작시 제품의 온도를 안정적으로 유지할 수 있다.

Description

열방출 특성이 향상된 멀티 칩 패키지 및 멀티 칩 패키지 모듈{High thermal performance multi chip package and multi chip package module}
본 발명은 패키지 및 그를 포함한 패키지 모듈에 관한 것으로, 특히 두 개 이상의 칩이 하나의 패키지 안에 내장된 멀티 칩 패키지(Multi Chip Package ; 이하, MCP) 및 모듈에 관한 것이다.
보다 좁은 면적에 보다 많은 수의 반도체 칩을 실장하기 위하여 칩 스케일 패키지(Chip Scale Package ; 이하, CSP)를 적용하려는 연구가 활발하다. CSP는 반도체 칩이 최종적으로 패키지 완료된 후 패키지의 면적과 반도체 칩의 면적비가 1.2 이하이므로 다른 종류의 패키지에 비하여 실장시 차지하는 면적이 작다. CSP에는 μBGA(μ Ball Grid Array), WBGA(Wire bonding BGA), 및 FBGA(Fine pitch BGA)의 종류가 있다.
예를 들어, 동작 주파수가 333MHz인 256메가 DDR SDRAM 고속제품의 경우, 도 1과 같은 WBGA형 CSP가 모듈 기판 양면에 실장되어 512메가 레지스터 DIMM으로 구성된다. 도 1에 나타낸 CSP에서는, 활성면의 중심에 본딩패드들(미도시)이 형성된 센터패드형 칩(5)이 센터가 열린 기판(20) 상면에 접착재(15)에 의하여 부착된다. 본딩 와이어(25)가 기판(20)의 열린 센터에서 칩(5)의 본딩패드와 기판(20)의 금속패턴(미도시)을 연결한다. 밀봉부(encapsulant, 30)는 와이어(25) 본딩된 부분을 감싼다. 솔더 마스크(35)가 칩(5) 반대편 기판(20) 면으로 도입되고 솔더 마스크(35)의 사이트를 통하여 솔더 볼(40)이 부착된다. 봉지재(45)는 칩(5)의 한쪽면을 노출된 상태로 두고 솔더 볼(40)측을 제외한 나머지 부분은 감싸도록 형성된다.
한편, 모듈 기판 실장시 칩의 물리적인 보호를 위한 목적으로, 도 1에서와 같이 칩의 한쪽면이 노출되는 것을 막기 위하여, 봉지재가 칩의 노출된 면이 없도록 감싸는 구조의 MWBGA도 등장하고 있다. 그러나, 메모리 제품이 점점 더 고속 및 고밀도화되는 경향에 따라, 향후에는 새로운 구조의 CSP가 필요할 것으로 예상된다. 특히, 2개 이상의 칩을 하나의 패키지 안에 내장하는 MCP 형태로 하고자 하는 경우가 많다. MCP는 휴대폰과 같은 이동통신 분야 또는 실장 공간이 협소한 분야에 점차 다양하게 요구되어진다.
도 2는 이러한 대안으로서 제시되는 MWBGA형 MCP이다. 도 2를 살펴보면, 센터패드형 1차 칩(6)이 센터가 열린 기판(20)에 접착재(15)에 의하여 부착된다. 1차 칩(6) 위에는 활성면에 에지패드(미도시)를 가지는 에지패드형 2차 칩(8)이 접착재(7)를 매개로 하여 부착된다. 제1 본딩 와이어(25)가 기판(20)의 열린 센터에서 칩(6)의 본딩패드와 기판(20)의 금속패턴(미도시)을 연결한다. 밀봉부(30)는 제1 와이어(25) 본딩된 부분을 감싼다. 제2 본딩 와이어(27)는 칩(8)의 에지패드와 기판(20)의 금속패턴을 연결한다. 내장된 칩(6, 8) 반대편 기판(20) 면으로 솔더 마스크(35)가 도입되고 솔더 마스크(35)의 사이트를 통하여 솔더 볼(40)이 부착된다. 봉지재(50)는 칩(6, 8)의 노출된 면이 없도록 솔더 볼(40)측을 제외한 나머지 부분을 전부 감싸도록 형성된다.
이러한 구조의 MCP에서의 열방출은 대부분 기판(20)을 통해 솔더 볼(40)로이루어지는데, 2차 칩(8)의 경우 1차 칩(6)의 방향으로 열이 이동됨에 따라 1차 칩(6)에 비해 온도가 높다. 특히 전력 소모량 증가에 따라 접합 온도 증가가 불가피하게 된다. 제품 동작시 온도 상승은 곧바로 제품의 특성(리프레쉬 특성, 제품 수명, 신뢰성)에 영향을 미치는 중요한 인자이므로, 열특성 확보가 향후 핵심기술이 될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 종래보다 열방출 특성이 향상된 CSP MCP를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 종래보다 열방출 특성이 향상된 CSP MCP 모듈을 제공하는 것이다.
도 1은 종래의 WBGA(Wire bonding Ball Grid Array)형 패키지를 도시한다.
도 2는 종래의 MWBGA(Molded BGA)형 멀티 칩 패키지를 도시한다.
도 3은 본 발명의 제1 실시예에 따른 멀티 칩 패키지를 도시한다.
도 4는 본 발명의 제2 실시예에 따른 멀티 칩 패키지를 도시한다.
도 5는 본 발명의 제3 실시예에 따른 멀티 칩 패키지를 도시한다.
도 6은 도 5에 나타낸 멀티 칩 패키지의 상면도이다.
도 7은 본 발명의 제4 실시예에 따른 멀티 칩 패키지 모듈을 도시한다.
*도면의 주요 부분에 대한 부호의 설명*
100, 200, 300 : 멀티 칩 패키지106 : 센터패드형 1차 칩
108, 208, 308 : 에지패드형 2차 칩120, 220, 320 : PCB 기판
125, 127, 225, 227, 325, 327, 329 : 본딩 와이어
130 : 밀봉부140, 240, 340 : 금속 볼
142, 242, 342 : 금속 컨덕터150, 250, 350 : 봉지재
206 : 에지패드형 1차 칩400 : 멀티 칩 패키지 모듈
442 : 히트 스프레더(heat spreader)
상기 기술적 과제를 달성하기 위한 본 발명의 일 견지에 따른 MCP는, 패키지 내부에 센터패드형 칩과 에지패드형 칩이 내장되어 있으며, 상기 칩과 외부와의 전기적 연결을 위해 본딩 와이어가 금속패턴을 갖춘 PCB 기판에 연결되고, 상기 내장된 칩 반대편 PCB 기판면에 금속 볼을 갖는 MCP에 있어서, 상기 내장된 칩 중 최상단 칩의 위쪽면에 금속 컨덕터가 부착되어 있어 열방출 특성이 향상된 것이다.
상기 금속 컨덕터의 두께는 20㎛∼100㎛일 수 있고, 열전도성이 우수한 Al, Cu 포일(foil) 또는 CVD로 증착된 열전도성 재질로 이루어질 수 있다. 상기 센터패드형 칩과 에지패드형 칩은 서로 동종 또는 이종 칩일 수 있다. 상기 금속 컨덕터는 패키지 표면에 노출된 상태로 두어 열을 방출하도록 한 것이 바람직하다.
특히, 상기 PCB 기판 상면에 상기 센터패드형 칩이 위치하고, 그 위에 상기 에지패드형 칩이 내장되며, 상기 금속 컨덕터는 상기 에지패드 구조의 칩 위쪽면에 부착되어 있는 것이 좋다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 견지에 따른 MCP는, 패키지 내부에 2개 이상의 에지패드형 칩이 내장되어 있으며, 상기 칩과 외부와의 전기적 연결을 위해 본딩 와이어가 금속패턴을 갖춘 PCB 기판에 연결되고, 상기 내장된 칩 반대편 상기 PCB 기판면에 금속 볼을 갖는 MCP에 있어서, 상기 내장된 칩 중 최상단 칩의 위쪽면에 금속 컨덕터가 부착되어 있어 열방출 특성이 향상된 것이다.
상기 금속 컨덕터의 두께는 20㎛∼100㎛일 수 있고, 열전도성이 우수한 Al, Cu 포일 또는 CVD로 증착된 열전도성 재질로 이루어질 수 있다. 상기 2개 이상의 에지패드형 칩은 서로 동종 또는 이종 칩일 수 있다. 상기 금속 컨덕터는 패키지 표면에 노출된 상태로 두어 열을 방출하도록 한 것이 바람직하다.
상기 PCB 기판 상면에 에지패드형 1차 칩이 위치하고, 그 위에 에지패드형 2차 칩이 2개 이상 나란하게 위치하며, 상기 금속 컨덕터는 상기 2차 칩들 위쪽면에 동시에 부착되는 일체형이며, 상기 2차 칩들 사이를 연결하는 본딩 와이어를 더 포함하도록 구성할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명이 따른 MCP 모듈은, 위와 같은 MCP가 2개 이상 포함된 모듈로 구성되어진 것으로, 금속 컨덕터가 있는 패키지 상단에 열방출 목적으로 히트 스프레더(heat spreader)가 부착되어 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 설명하기로 한다.그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
(제1 실시예)
도 3은 본 발명의 제1 실시예에 따른 CSP MCP(100)를 도시한다. 도 3에 나타낸 CSP MCP(100)는, MWBGA형 패키지 내부에 2개의 칩(106, 108)이 내장되고, 와이어(125, 127) 본딩 방식으로 구현되며, 내장된 칩(106, 108) 중 최상단 칩(108) 위쪽면에 금속 컨덕터(142)가 부착되어 있어 열방출 특성이 향상된 것이다.
구체적으로 살펴보면, 금속 볼(140)이 솔더 마스크(135)의 사이트를 통해 PCB 기판(120)에 부착되어 있다. PCB 기판(120)은 열린 센터를 가지며 상면에 금속패턴(미도시)을 갖춘 것이다. PCB 기판(120) 상면에는 활성면에 센터패드(미도시)를 가지는 센터패드형 1차 칩(106)이 접착재(115)를 매개로 하여 부착된다. 1차 칩(106) 위에는 활성면에 에지패드(미도시)를 가지는 에지패드형 2차 칩(108)이 접착재(107)에 의하여 부착된다. 여기서, 1차 칩(106)과 2차 칩(108)은 서로 동종 또는 이종 칩일 수 있다. 전기적 연결은 PCB 기판(120)의 열린 센터에서 PCB 기판(120)의 금속패턴과 1차 칩(106)의 센터패드를 연결하는 제1 본딩 와이어(125)와, PCB 기판(120)의 금속패턴과 2차 칩(108)의 에지패드를 연결하는 제2 본딩 와이어(127)로 이루어진다. 밀봉부(130)는 기판(120)의 열린 센터에서 제1 본딩 와이어(125)를 감싼다. 2차 칩(108) 위쪽면에 접착재(112)가 놓여지고 금속 컨덕터(142)가 부착된다. EMC와 같은 봉지재(150)는 금속 컨덕터(142)를 패키지 표면에 노출된 상태로 두어 열을 방출하도록 하고, 금속 볼(140) 어레이측을 제외한 나머지 부분은 전부 둘러싸도록 형성된다.
이상과 같은 구조에서 금속 컨덕터(142)는 방열판 기능을 담당한다. 따라서, 종래보다 열방출 특성이 우수해진다. 금속 컨덕터(142)의 두께는 20㎛∼100㎛일 수 있다. 그 재질로는 열전도성이 우수한 Al, Cu 포일 또는 CVD로 증착된 열전도성 재질을 이용할 수 있다. 이상 설명한 바와 같은 구조의 CSP MCP(100)는 DRAM 분야에 활용될 수 있다.
도 3에 도시한 CSP MCP(100)는 다음의 공정에 따라 제조될 수 있다. 먼저, 열린 센터를 가지며 상면에 금속패턴(미도시)을 갖춘 PCB 기판(120) 상에 접착재(115)를 바른 다음, 센터패드형 1차 칩(106)을 실장하고 큐어링한다. 다음, 전기적 연결은 제1 본딩 와이어(125)로 수행한다. 즉, PCB 기판(120)의 열린 센터에서 PCB 기판(120)의 금속패턴과 1차 칩(106)의 센터패드를 제1 본딩 와이어(125)로 연결한다. 와이어 연결 부위를 엔캡슐레이션하여 밀봉부(130)가 PCB 기판(120)의 열린 센터에서 제1 본딩 와이어(125)를 감싸도록 한 다음 큐어링한다. 1차 칩(106) 위에 접착재(107)를 바른 다음, 에지패드형 2차 칩(108)을 실장하고 큐어링한다. 제2 본딩 와이어(127) 본딩 후, 최상단 칩, 즉 2차 칩(108)의 위쪽면에 접착재(112)를 매개로 하여 금속 컨덕터(142)를 부착한다. 이어서, 금속 컨덕터(142)를 노출된 상태로 두고 나머지 부분은 봉지재(150)로 감싼다. 이를 큐어링한 다음, 내장된 칩(106, 108) 반대편 PCB 기판(120) 면에 솔더 마스크(135)를 이용하여 금속 볼(140)을 부착한다.
(제2 실시예)
도 4는 본 발명의 제2 실시예에 따른 CSP MCP(200)를 도시한다. 도 4에 나타낸 CSP MCP(200)는 에지패드형 칩(206, 208)을 사용한 동일 다이 내장 구조에서 최상단의 칩, 즉 2차 칩(208) 위쪽면에 금속 컨덕터(242)를 부착한 응용예를 도시한 것이다. 즉, 본 발명을 FBGA에 적용한 예에 관한 것이다.
구체적으로 살펴보면, 금속 볼(240) 어레이가 있고, 금속 볼 어레이(240) 상에 놓이며 상면에 금속패턴(미도시)을 갖춘 PCB 기판(220)이 있다. 금속 볼(240)의 피치는 1mm 이하 예컨대, 0.8mm, 0.75mm, 0.65mm 또는 0.5 mm가 되도록 하여 FBGA를 구현한다. PCB 기판(220) 상면에는 활성면에 에지패드형 1차 칩(206)이 탑재된다. 1차 칩(206) 위에는 역시 에지패드형 2차 칩(208)이 탑재된다. 제1 본딩 와이어(225)는 PCB 기판(220)의 금속패턴과 1차 칩(206)의 에지패드를 전기적 연결하고, 제2 본딩 와이어(227)는 PCB 기판(220)의 금속패턴과 2차 칩(208)의 에지패드를 전기적 연결한다. 2차 칩(208) 위쪽면에는 금속 컨덕터(242)가 부착된다. 봉지재(250)는 금속 컨덕터(242)를 노출된 상태로 두어 열을 방출하도록 하고, 금속 볼(240) 어레이측을 제외한 나머지 부분은 전부 둘러싼다. 도 4에서 미설명 부호 212, 207, 215와 235는 각각 금속 컨덕터(242)와 2차 칩(208) 사이의 접착재, 2차 칩(208)과 1차 칩(206) 사이의 접착재, 1차 칩(206)과 PCB 기판(220) 사이의 접착재, 그리고 솔더 마스크를 가리킨다. 전체 패키지 두께는 1.2 내지 1.7mm 정도일 수 있다.
이상과 같은 구조에서 금속 컨덕터(242)는 방열판 기능을 담당한다. 따라서, 종래보다 열방출 특성이 우수해진다. 금속 컨덕터(242)의 두께는 20㎛∼100㎛일 수 있다. 그 재질로는 열전도성이 우수한 Al, Cu 포일 또는 CVD로 증착된 열전도성 재질을 이용할 수 있다. 이상 설명한 바와 같은 구조의 CSP MCP(200)는 SRAM 또는 플래시(flash) 분야에 활용될 수 있다.
(제3 실시예)
도 5는 본 발명의 제3 실시예에 따른 CSP MCP(300)를 도시한다. 도 5는 동작 기능이 서로 다른 이종 칩(306, 308)을 하나의 패키지 내에 적층시킨 CSP MCP/SIP(System In Package)에서, 앞의 예들과 마찬가지로 금속 컨덕터(342)를 최상단의 칩, 즉 2개의 2차 칩(308) 위쪽면에 부착한 응용예를 도시한 것이다. 도 6은 도 5에 나타낸 CSP MCP(300)의 상면도이다.
본 실시예에 따른 CSP MCP(300)는 앞의 제2 실시예와 대체로 동일하다. 다만, 2차 칩(308)이 2개로서 1차 칩(306) 위에 나란하게 탑재되며, 금속 컨덕터(342)는 2차 칩(308)들 위쪽면에 동시에 부착되는 일체형인 것이 다르다. 2차 칩(308)들 사이는 본딩 와이어(329)로 연결된다. 봉지재(350)는 금속 컨덕터(342)를 노출된 상태로 두어 열을 방출하도록 하고, 금속 볼(340) 어레이측을 제외한 나머지 부분은 전부 둘러싼다.
도 5에서 참조부호 312, 307, 315와 335는 각각 금속 컨덕터(342)와 2차칩(308) 사이의 접착재, 2차 칩(308)과 1차 칩(306) 사이의 접착재, 1차 칩(306)과 PCB 기판(320) 사이의 접착재 및 솔더 마스크를 가리킨다. 그리고, 참조부호 327과 325는 각각 2차 칩(308)과 PCB 기판(320)을 연결하는 본딩 와이어, 1차 칩(306)과 PCB 기판(320)을 연결하는 본딩 와이어이다.
이상 설명한 바와 같은 CSP MCP(300)도 SRAM 또는 플래시 분야에 활용될 수 있다. 금속 컨덕터(342)에 의한 열방출 특성이 우수하므로, 제품의 불량없이 사용될 수 있다.
(제4 실시예)
도 7은 본 발명의 제4 실시예에 따른 CSP MCP 모듈(400)을 도시한다. 도 7에는 도 3에 도시한 CSP MCP(100)를 모듈 기판(420)에 양면 실장하여 DIMM으로 구성한 것을 나타낸다. 특히, 열방출 특성을 향상시키기 위하여, CSP MCP(100)에서 금속 컨덕터(142)가 부착된 상단에 외장형 히트 스프레더(442)를 부착한 것이다. 히트 스프레더(442)로는 열전도성이 우수한 Al 재질을 이용할 수 있다.
(실험예)
본 발명의 실시예에 따른 CSP MCP의 열성능 검증을 위하여 컴퓨터를 이용한 모의 실험(simulation)을 1기가 모듈로 평가하였다. 동일한 256메가 DDR 제품을 66TSOP2(Thin Small Out-line Package로서, 패키지 장축에 핀이 나와 있는 구조)와 60WBGA(8.1×15.1mm2크기)에 실장하였으며, 모듈의 소비 전력은 약 10W로, 이 때, 18개의 칩만이 작동한다고 가정하였다.
30℃ 온도 및 2m/s 유속의 환경에서 해석한 결과, 도 7에 도시한 것과 같은CSP MCP 모듈(400)이 일반 구조에 비하여 온도가 약 7℃ 낮았다(66TSOP2의 경우 72℃, 본 발명의 경우 65℃). CSP MCP 모듈(400)에 실장된 CSP MCP(100) 상단의 금속 컨덕터(142)의 크기를 모의 실험에 사용한 5×10mm2보다 더 크게 할 경우, 외장형 히트 스프레더(442)로의 열방출 경로가 넓어져 열방출 특성을 더욱 향상시킬 있을 것으로 기대된다.
본 발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 수정 및 변형이 가능함은 명백하다.
본 발명에 따르면, MCP 및 그를 포함한 MCP 모듈의 열방출 특성이 금속 컨덕터와 히트 스프레더로 인해 크게 향상되므로, 실장환경 동작시 제품의 온도를 안정적으로 유지할 수 있다. 따라서, 열로 인해 발생하는 기기의 오동작에 따른 사고를 미연에 방지하고, 내구성 저하에 따른 제품의 수명 저하 문제를 해결할 수 있다.
메모리 제품이 점점 더 고속 및 고밀도화되는 경향에 따라, 본 발명에 따른 CSP MCP 구조는 휴대폰과 같은 이동통신 분야 또는 실장 공간이 협소한 분야에 다양하게 활용될 수 있다. 전력 소모량이 증가하여도 열방출 특성이 우수하므로, 리프레쉬 특성 및 신뢰성에 있어서, 종래의 어떤 패키지 구조보다도 우수한 능력을 기대할 수 있다.

Claims (13)

  1. 패키지 내부에 센터패드형 칩과 에지패드형 칩이 내장되어 있으며, 상기 칩과 외부와의 전기적 연결을 위해 본딩 와이어가 금속패턴을 갖춘 PCB 기판에 연결되고, 상기 내장된 칩 반대편 PCB 기판면에 금속 볼을 갖는 멀티 칩 패키지에 있어서, 상기 내장된 칩 중 최상단 칩의 위쪽면에 금속 컨덕터가 부착되어 있어 열방출 특성이 향상된 멀티 칩 패키지.
  2. 제1항에 있어서, 상기 금속 컨덕터의 두께는 20㎛∼100㎛인 것을 특징으로 하는 멀티 칩 패키지.
  3. 제1항에 있어서, 상기 금속 컨덕터는 열전도성이 우수한 Al, Cu 포일(foil) 또는 CVD로 증착된 열전도성 재질인 것을 특징으로 하는 멀티 칩 패키지.
  4. 제1항에 있어서, 상기 센터패드형 칩과 에지패드형 칩은 서로 동종 또는 이종 칩인 것을 특징으로 하는 멀티 칩 패키지.
  5. 제1항에 있어서, 상기 금속 컨덕터는 패키지 표면에 노출된 상태로 두어 열을 방출하도록 한 것을 특징으로 하는 멀티 칩 패키지.
  6. 제1항에 있어서, 상기 PCB 기판 상면에 상기 센터패드형 칩이 위치하고, 그위에 상기 에지패드형 칩이 위치하며, 상기 금속 컨덕터는 상기 에지패드 구조의 칩 위쪽면에 부착되어 있는 것을 특징으로 하는 멀티 칩 패키지.
  7. 패키지 내부에 2개 이상의 에지패드형 칩이 내장되어 있으며, 상기 칩과 외부와의 전기적 연결을 위해 본딩 와이어가 금속패턴을 갖춘 PCB 기판에 연결되고, 상기 내장된 칩 반대편 상기 PCB 기판면에 금속 볼을 갖는 멀티 칩 패키지에 있어서, 상기 내장된 칩 중 최상단 칩의 위쪽면에 금속 컨덕터가 부착되어 있어 열방출 특성이 향상된 멀티 칩 패키지.
  8. 제7항에 있어서, 상기 금속 컨덕터의 두께는 20㎛∼100㎛인 것을 특징으로 하는 멀티 칩 패키지.
  9. 제7항에 있어서, 상기 금속 컨덕터는 열전도성이 우수한 Al, Cu 포일 또는 CVD로 증착된 열전도성 재질인 것을 특징으로 하는 멀티 칩 패키지.
  10. 제7항에 있어서, 상기 2개 이상의 에지패드형 칩은 서로 동종 또는 이종 칩인 것을 특징으로 하는 멀티 칩 패키지.
  11. 제7항에 있어서, 상기 금속 컨덕터는 패키지 표면에 노출된 상태로 두어 열을 방출하도록 한 것을 특징으로 하는 멀티 칩 패키지.
  12. 제7항에 있어서, 상기 PCB 기판 상면에 에지패드형 1차 칩이 위치하고, 그 위에 에지패드형 2차 칩이 2개 이상 나란하게 위치하며, 상기 금속 컨덕터는 상기 2차 칩들 위쪽면에 동시에 부착되는 일체형이며, 상기 2차 칩들 사이를 연결하는 본딩 와이어를 더 포함하는 것을 특징으로 하는 멀티 칩 패키지.
  13. 모듈 기판;
    상기 모듈 기판의 상면 또는 상면과 하면에 부착된 2개 이상의 멀티 칩 패키지로서, 제1항 내지 제12항 중 어느 하나의 항에 기재된 멀티 칩 패키지; 및
    상기 멀티 칩 패키지 상단에 부착된 히트 스프레더(heat spreader)를 포함하여 열방출 특성이 향상된 멀티 칩 패키지 모듈.
KR1020020036075A 2002-06-26 2002-06-26 열방출 특성이 향상된 멀티 칩 패키지 및 멀티 칩 패키지모듈 KR20040001019A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036075A KR20040001019A (ko) 2002-06-26 2002-06-26 열방출 특성이 향상된 멀티 칩 패키지 및 멀티 칩 패키지모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036075A KR20040001019A (ko) 2002-06-26 2002-06-26 열방출 특성이 향상된 멀티 칩 패키지 및 멀티 칩 패키지모듈

Publications (1)

Publication Number Publication Date
KR20040001019A true KR20040001019A (ko) 2004-01-07

Family

ID=37312801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036075A KR20040001019A (ko) 2002-06-26 2002-06-26 열방출 특성이 향상된 멀티 칩 패키지 및 멀티 칩 패키지모듈

Country Status (1)

Country Link
KR (1) KR20040001019A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269342B2 (en) 2009-07-21 2012-09-18 Samsung Electronics Co., Ltd. Semiconductor packages including heat slugs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269342B2 (en) 2009-07-21 2012-09-18 Samsung Electronics Co., Ltd. Semiconductor packages including heat slugs

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US7321164B2 (en) Stack structure with semiconductor chip embedded in carrier
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
US7211900B2 (en) Thin semiconductor package including stacked dies
US8183687B2 (en) Interposer for die stacking in semiconductor packages and the method of making the same
US7361986B2 (en) Heat stud for stacked chip package
US7786571B2 (en) Heat-conductive package structure
JP2002170918A (ja) 半導体装置及びその製造方法
CN111081649A (zh) 半导体封装
KR20030018642A (ko) 스택 칩 모듈
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
JP2010141295A (ja) 基板上シュリンクパッケージ
US20070052082A1 (en) Multi-chip package structure
CN107895717B (zh) 电子封装件及其制法
KR100474193B1 (ko) 비지에이패키지및그제조방법
KR20040001019A (ko) 열방출 특성이 향상된 멀티 칩 패키지 및 멀티 칩 패키지모듈
KR19980083733A (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR100388211B1 (ko) 멀티 칩 패키지
KR20020052581A (ko) 반도체패키지
KR20060133800A (ko) 칩 스택 패키지
KR19980083734A (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
KR20060004302A (ko) 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법
KR20030060436A (ko) 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid