KR200336688Y1 - 반도체메모리의워드라인구동전압제어회로 - Google Patents
반도체메모리의워드라인구동전압제어회로 Download PDFInfo
- Publication number
- KR200336688Y1 KR200336688Y1 KR2019980007235U KR19980007235U KR200336688Y1 KR 200336688 Y1 KR200336688 Y1 KR 200336688Y1 KR 2019980007235 U KR2019980007235 U KR 2019980007235U KR 19980007235 U KR19980007235 U KR 19980007235U KR 200336688 Y1 KR200336688 Y1 KR 200336688Y1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- voltage
- data retention
- line driving
- retention mode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 고안은 반도체 메모리의 워드라인 구동전압 제어회로에 관한 것으로, 데이터 리텐션 모드 검출부와 제 1 및 제 2 검출수단을 포함하여 이루어진다. 데이터 리텐션 모드 검출부는 소정 레벨의 기준전압을 갖고, 전원전압과 기준전압의 레벨을 상호 비교하여 전원전압이 기준전압보다 낮을 때 데이터 리텐션 모드 검출신호를 비활성화시키고, 전원전압이 기준전압보다 높을 때 데이터 리텐션 모드 검출신호를 활성화시킨다. 제 1 전달수단은 데이터 리텐션 모드 검출신호가 활성화될 때 턴 오프되고, 데이터 리텐션 모드 검출신호가 비활성화 될 때 턴 온되어 워드라인 구동전압을 전달한다. 제 2 전달수단은 소정 레벨의 임계전압을 갖고, 제 1 전달수단이 턴 오프될 때 워드라인 구동전압에서 임계전압만큼 전압 강하된 새로운 레벨의 워드라인 구동전압을 전달한다.
이와 같은 본 고안은 로우 어드레스 스트로브바 신호에 의해 메모리가 활성화되어 있는 동안에도 전원전압의 변동에 따라 데이터 리텐션 모드를 설정하고, 비록 메모리가 활성화되어 있더라도 데이터 리텐션 모드인 경우에는 서로 다른 레벨의 워드라인 구동전압을 선택적으로 공급한다.
Description
본 고안은 반도체 메모리의 워드라인 구동전압 제어회로에 관한 것으로, 특히 데이터 리텐션 모드에 따라 완전한 레벨과 상대적으로 낮은 레벨의 두 가지 워드라인 구동전압을 선택적으로 워드라인 구동부에 제공하는 워드라인 구동전압 제어회로에 관한 것이다.
도 1은 종래 반도체 메모리의 워드라인 구동전압 제어회로를 나타낸 도면이다.
도 1에서 워드라인 구동전압 인에이블 신호 발생부(10)는 로우 어드레스 스트로브바 신호(/RAS)를 입력받아 워드라인 구동전압 인에이블 신호(/ENPWR)를 발생시킨다. 일반적으로 워드라인의 구동시점은 로우 어드레스 스트로브바 신호(/RAS)가 로우레벨로 활성화되는 시점에 의해 결정되기 때문에 워드라인 구동전압 인에이블 신호(/ENPWR)를 로우 어드레스 스트로브바 신호(/RAS)를 이용하여 발생시키는 것이다.
워드라인 구동전압 인에이블 신호(/ENPWR)는 워드라인 구동전압 발생부(11)에 입력된 다음, 직렬 연결된 두 개의 인버터(INV11)(INV12)를 거쳐 피모스 트랜지스터(Q11)를 스위칭한다. 피모스 트랜지스터(Q11)의 소스에는 워드라인 구동전압(VCH)이 공급되고, 드레인은 워드라인 구동부(12)에 연결되어 있다. 따라서, 피모스 트랜지스터(Q11)가 턴 온되면 완전한 레벨의 워드라인 구동전압(VCH)이 워드라인 구동부(12)에 공급되는 것이다.
또한, 워드라인 구동부(12)에는 엔모스 트랜지스터(Q12)를 통해서도 워드라인 구동전압(VCH)이 공급된다. 이 엔모스 트랜지스터(Q12)의 게이트와 드레인이 공통 노드로 연결되고, 이 공통 노드에 워드라인 구동전압(VCH)이 공급되기 때문에 실제로 엔모스 트랜지스터(Q12)를 통하여 공급되는 워드라인 구동전압(VCH)은 완전한 레벨의 워드라인 구동전압(VCH)에서 엔모스 트랜지스터(Q12)의 임계전압(Vt)을 뺀 전압이다.
따라서, 피모스 트랜지스터(Q11)가 턴 온되면 워드라인 구동부(12)에는 완전한 레벨의 워드라인 구동전압(VCH)이 공급되지만, 피모스 트랜지스터(Q11)가 턴 오프되면 엔모스 트랜지스터(Q12)에 의한 VCH-Vt레벨의 새로운 워드라인 구동전압이 공급된다.
이와 같이 서로 다른 전압레벨의 워드라인 구동전압을 공급하는 목적은, 메모리가 활성화된 경우와 비활성화된 경우를 구분하여 서로 다른 전압레벨의 구동전압을 공급함으로써 비활성화 시에 발생할 수 있는 누설전류의 발생을 억제함으로써 소비전력을 감소시키려는 것이다.
위에 설명한 바와 같이 활성화와 비활성화의 기준은 오직 로우 어드레스 스트로브바 신호(/RAS)에 의해 결정되기 때문에 활성화 모드에서도 누설전류의 발생을 억제해야 할 필요가 있다. 왜냐하면 반도체 메모리의 집적기술이 크게 향상됨에 따라 동작속도를 향상시키는 것이 우선 과제로 대두되었기 때문에 이를 구현하기 위하여 트랜지스터의 임계전압(Threshold voltage)을 크게 낮추기 때문에 누설전류가 증가하는 것이다.
따라서, 본 고안은 로우 어드레스 스트로브바 신호에 의해 메모리가 활성화되어 있는 동안에도 전원전압의 변동에 따라 데이터 리텐션 모드를 설정하고, 비록 메모리가 활성화되어 있더라도 데이터 리텐션 모드인 경우에는 서로 다른 레벨의 워드라인 구동전압을 선택적으로 공급하는데 그 목적이 있다.
이와 같은 목적의 본 고안은 데이터 리텐션 모드 검출부와 제 1 및 제 2 전달수단을 포함하여 이루어진다. 데이터 리텐션 모드 검출부는 소정 레벨의 기준전압을 갖고, 전원전압과 기준전압의 레벨을 상호 비교하여 전원전압이 기준전압보다 낮을 때 데이터 리텐션 모드 검출신호를 비활성화시키고, 전원전압이 기준전압보다 높을 때 데이터 리텐션 모드 검출신호를 활성화시킨다.
제 1 전달수단은 데이터 리텐션 모드 검출신호가 활성화될 때 턴 오프되고, 데이터 리텐션 모드 검출신호가 비활성화될 때 턴 온되어 워드라인 구동전압을 전달한다.
제 2 전달수단은 소정 레벨의 임계전압을 갖고, 제 1 전달수단이 턴 오프될 때 워드라인 구동전압에서 임계전압만큼 전압 강하된 새로운 레벨의 워드라인 구동전압을 전달한다.
도 1은 종래 반도체 메모리의 워드라인 구동전압 제어회로를 나타낸 도면.
도 2는 본 고안에 따른 워드라인 구동전압 제어회로를 나타낸 도면.
도 3은 본 고안에 따른 워드라인 구동전압 제어회로의 데이터 리텐션 모드 검출부의 동작특성을 나타낸 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20 : 워드라인 구동전압 인에이블 신호 발생부
11, 12 : 워드라인 구동전압 발생부 12, 22 : 워드라인 구동부
23 : 데이터 리텐션 모드 검출부 INV11∼INV21 : 인버터
NAND : 낸드 게이트 WL : 워드라인
/ENPWR : 워드라인 구동전압 인에이블 신호
DR : 데이터 리텐션 모드 검출신호
상기 목적을 달성하기 위한 본 고안은, 반도체 메모리의 워드라인 구동전압 제어회로에 있어서, 소정 레벨의 기준전압이 설정되고, 전원전압과 상기 기준전압의 레벨을 상호 비교하여 상기 전원전압이 상기 기준전압보다 낮을 때 데이터 리텐션 모드 검출신호를 비활성화시키고, 상기 전원전압이 상기 기준전압보다 높을 때 데이터 리텐션 모드 검출신호를 활성화시키는 데이터 리텐션 모드 검출부; 상기 데이터 리텐션 모드 검출신호가 활성화될 때 턴 오프되고, 상기 데이터 리텐션 모드 검출신호가 비활성화될 때 턴 온되어 워드라인 구동전압을 전달하는 제 1 전달수단; 및 소정 레벨의 임계전압을 갖고, 상기 제 1 전달수단이 턴 오프될 때 상기 워드라인 구동전압에서 상기 임계전압만큼 전압 강하된 새로운 레벨의 워드라인 구동전압을 전달하는 제 2 전달수단을 포함하는 것을 특징으로 한다.
이하, 본 고안의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 고안에 따른 워드라인 구동전압 제어회로이다.
도 2에 도시된 바와 같이, 워드라인 구동전압 인에이블 신호 발생부(20)는 로우 어드레스 스트로브바 신호(/RAS)를 입력받아 워드라인 구동전압 인에이블 신호(/ENPWR)를 발생시킨다. 일반적으로 워드라인의 구동시점은 로우 어드레스 스트로브바 신호(/RAS)가 로우레벨로 활성화되는 시점에 의해 결정되기 때문에 워드라인 구동전압 인에이블 신호(/ENPWR)를 로우 어드레스 스트로브바 신호(/RAS)를 이용하여 발생시키는 것이다.
워드라인 구동전압 인에이블 신호(/ENPWR)는 워드라인 구동전압 발생부(21)에 입력된 다음, 인버터(INV21)에 의해 반전되어 낸드 게이트(NAND)에 입력된다. 이 낸드 게이트(NAND)의 또 다른 입력단으로는 데이터 리텐션 모드 검출부(23)에서 출력되는 데이터 리텐션 모드 검출신호(DR)가 입력된다.
데이터 리텐션 모드 검출부(23)에는 소정 레벨의 기준전압(Vref)이 설정되어있는데, 이 기준전압(Vref)은 전원전압(VDD)이 소정 레벨 이하로 낮아지는 것을 검출하기 위한 것이다. 즉, 전원전압(VDD)이 기준전압(Vref) 보다 낮아지면 데이터 리텐션 모드 검출신호(DR)를 비활성화시킨다. 반대로, 전원전압(VDD)이 기준전압(Vref) 보다 높아지면 데이터 리텐션 모드 검출신호(DR)를 활성화시킨다.
또한, 워드라인 구동전압 인에이블 신호(/ENPWR)가 로우레벨로 활성화된 상테애서 전원전압(VDD)이 기준전압(Vref) 이상 올라가면 데이터 리텐션 모드 검출신호(DR)가 하이레벨로 활성화되어 낸드 게이트(NAND)의 출력이 로우레벨로 된다. 따라서, 피모스 트랜지스터(Q21)가 턴 온되어 완전한 레벨의 워드라인 구동전압(VCH)이 워드라인 구동부(22)에 공급된다.
그러나, 워드라인 구동전압 인에이블 신호(/ENPWR)가 로우레벨로 활성화된 상태에서 전원전압(VDD)이 기준전압(Vref) 이하로 내려가면 데이터 리텐션 모드 검출신호(DR)가 로우레벨로 비활성화되어 낸드 게이트(NAND)의 출력이 하이레벨로 된다. 따라서, 피모스 트랜지스터(Q21)는 턴 오프되고 대신 엔모스 트랜지스터(Q22)를 통한 VCH-Vt레벨의 워드라인 구동전압이 워드라인 구동부(22)에 공급된다.
도 3은 본 고안에 따른 워드라인 구동전압 제어회로의 데이터 리텐션 모드 검출부의 동작특성을 나타낸 파형도이다.
도 3에 도시된 바와 같이, 전원전압(VDD)이 기준전압(Vref) 이하로 내려간 구간(A)이 데이터 리텐션 모드 영역이며, 전원전압(VDD)이 기준전압(Vref) 이상으로 올라간 구간(B)이 노말 영역이다. 종래 데이터 리텐션 모드 영역(A)에서는 완전한 레벨의 워드라인 구동전압(VCH)이 공급되었으나, 본 고안에 따르면 데이터 리텐션 모드 영역(A)에서도 완전한 VCH레벨과 VCH-Vt레벨을 선택적으로 공급할 수 있다.
따라서, 본 고안은 로우 어드레스 스트로브바 신호에 의해 메모리가 활성화되어 있는 동안에도 전원전압의 변동에 따라 데이터 리텐션 모드를 설정하고, 비록 메모리가 활성화되어 있더라도 데이터 리텐션 모드인 경우에는 서로 다른 레벨의 워드라인 구동전압을 선택적으로 공급할 수 있다.
Claims (4)
- 반도체 메모리의 워드라인 구동전압 제어회로에 있어서,소정 레벨의 기준전압이 설정되고, 전원전압과 상기 기준전압의 레벨을 상호 비교하여 상기 전원전압이 상기 기준전압보다 낮을 때 데이터 리텐션 모드 검출신호를 비활성화시키고, 상기 전원전압이 상기 기준전압보다 높을 때 데이터 리텐션 모드 검출신호를 활성화시키는 데이터 리텐션 모드 검출부;상기 데이터 리텐션 모드 검출신호가 활성화될 때 턴 오프되고, 상기 데이터 리텐션 모드 검출신호가 비활성화될 때 턴 온되어 워드라인 구동전압을 전달하는 제 1 전달수단; 및소정 레벨의 임계전압을 갖고, 상기 제 1 전달수단이 턴 오프될 때 상기 워드라인 구동전압에서 상기 임계전압만큼 전압 강하된 새로운 레벨의 워드라인 구동전압을 전달하는 제 2 전달수단을 포함하는 반도체 메모리의 워드라인 구동전압 제어회로.
- 제 1 항에 있어서, 로우 어드레스 스트로브바 신호에 의해 발생하는 워드라인 구동전압 인에이블 신호와 상기 데이터 리텐션 모드 검출신호가 낸드 연산되어 상기 제 1 전달수단을 스위칭하도록 이루어지는 것을 특징으로 하는 반도체 메모리의 워드라인 구동전압 제어회로.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 1 전달수단은 상기 낸드 연산된 신호에 의해 게이트가 제어되고, 소스에 상기 워드라인 구동전압이 공급되며, 드레인이 워드라인 구동부에 연결되는 피모스 트랜지스터로 이루어지는 것을 특징으로 하는 반도체 메모리의 워드라인 구동전압 제어회로.
- 제 1 항에 있어서, 상기 제 2 전달수단은 게이트와 드레인이 공통노드로 연결되어 상기 워드라인 구동전압이 공급되고, 소스가 상기 워드라인 구동부에 연결되는 엔모스 트랜지스터로 이루어지는 것을 특징으로 하는 반도체 메모리의 워드라인 구동전압 제어회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980007235U KR200336688Y1 (ko) | 1998-05-06 | 1998-05-06 | 반도체메모리의워드라인구동전압제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980007235U KR200336688Y1 (ko) | 1998-05-06 | 1998-05-06 | 반도체메모리의워드라인구동전압제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990040679U KR19990040679U (ko) | 1999-12-06 |
| KR200336688Y1 true KR200336688Y1 (ko) | 2004-03-22 |
Family
ID=49341586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980007235U KR200336688Y1 (ko) | 1998-05-06 | 1998-05-06 | 반도체메모리의워드라인구동전압제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200336688Y1 (ko) |
-
1998
- 1998-05-06 KR KR2019980007235U patent/KR200336688Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990040679U (ko) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058063A (en) | Integrated circuit memory devices having reduced power consumption requirements during standby mode operation | |
| KR100801059B1 (ko) | 누설 전류를 감소시키기 위한 반도체 메모리 장치의드라이버 회로 | |
| KR930004177B1 (ko) | 반도체 기억장치 | |
| KR19980075716A (ko) | 메모리 소자의 소모 전력 자동 감소 회로 | |
| KR100313494B1 (ko) | 저전력정적램(sram) | |
| KR20040004813A (ko) | 워드라인 구동 회로 | |
| KR0161510B1 (ko) | 반도체 메모리 장치 | |
| KR0141933B1 (ko) | 저전력의 스테이틱 랜덤 억세스 메모리장치 | |
| JP2001110187A (ja) | 改良型ｓｒａｍの方法と装置 | |
| US9881669B1 (en) | Wordline driver with integrated voltage level shift function | |
| US4937789A (en) | Memory integrated circuit with an improved stand-by mode control circuit | |
| US6067269A (en) | Semiconductor memory device capable of operating at a low power supply voltage | |
| JP3735824B2 (ja) | 昇圧回路を備えた半導体メモリ装置 | |
| US20210020234A1 (en) | Low-power and high-density core-power lowering for memory write assist | |
| KR100347067B1 (ko) | 안정된 읽기 동작을 수행하는 반도체 메모리 장치 | |
| KR100248687B1 (ko) | 반도체 메모리 장치 | |
| KR200336688Y1 (ko) | 반도체메모리의워드라인구동전압제어회로 | |
| KR100255519B1 (ko) | 안정한 데이터 래치 동작을 위한 에스램 및 그 구동방법 | |
| KR0164802B1 (ko) | 범 인 테스트 모드 구동회로 | |
| US5363336A (en) | Semiconductor memory device controlling the supply voltage on BIT lines | |
| KR100335269B1 (ko) | 워드라인구동장치 | |
| KR100224763B1 (ko) | 반도체 메모리 장치의 전원전압 공급회로 | |
| KR100408687B1 (ko) | 워드라인 구동 회로 | |
| JPH09198865A (ja) | 半導体メモリ、半導体集積回路装置、制御回路、論理回路、および論理回路の特性を調節する方法 | |
| KR100274592B1 (ko) | 반도체 메모리 장치의 내부 전원전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |