KR20030075906A - MEMS device used as microphone and speaker and method of fabricating the same - Google Patents
MEMS device used as microphone and speaker and method of fabricating the same Download PDFInfo
- Publication number
- KR20030075906A KR20030075906A KR1020020015384A KR20020015384A KR20030075906A KR 20030075906 A KR20030075906 A KR 20030075906A KR 1020020015384 A KR1020020015384 A KR 1020020015384A KR 20020015384 A KR20020015384 A KR 20020015384A KR 20030075906 A KR20030075906 A KR 20030075906A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- electrode
- mems device
- substrate
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
- B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0257—Microphones or microspeakers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
Abstract
Description
본 발명은 멤스(MEMS:Micro Electro Mechanical System) 소자에 관한 것으로서, 자세하게는 마이크로 폰 및 스피커로 사용되는 멤스(MEMS) 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MEMS device, and more particularly, to a MEMS device used as a microphone and a speaker, and a method of manufacturing the same.
초소형 마이크로폰에 관한 연구는 크게 저항형, 콘덴서형 및 압전형으로 나뉘어 이루어지고 있다. 저항형은 진동을 받으면 저항이 변하는 원리를 이용한 것으로써, 주변 온도 변화에 따라 저항치가 변화하는 단점을 갖고 있다. 콘덴서형은 주파수 특성이 우수한 마이크로폰 중의 하나로써 콘덴서의 한 극은 고정되어 있고 다른 한 극은 다이어프램 역할을 한다. 공기 분자의 운동에 의해 다이어프램이 진동하게 되면 고정된 극과의 간격이 변하여 정전용량이 변화하고, 이 결과 전압이 발생된다. 이러한 콘덴서형의 경우, 정전 용량의 변화를 유발하기 위해 양극사이에 항상 직류전압이 인가되어야 하는 단점이 있다. 압전형은 압전 물질에 물리적 압력이 가해지는 경우, 압전 물질 양단에 전위차가 발생되는 피에조 효과를 이용한 것이다.Research into micro microphones is largely divided into resistance type, condenser type and piezoelectric type. The resistance type uses a principle that the resistance changes when subjected to vibration, and has a disadvantage in that the resistance value changes according to a change in ambient temperature. The condenser type is one of the microphones with excellent frequency characteristics. One pole of the capacitor is fixed and the other pole acts as a diaphragm. When the diaphragm vibrates due to the movement of air molecules, the gap between the fixed poles changes and the capacitance changes, resulting in a voltage. In the case of such a condenser type, there is a disadvantage that a DC voltage must always be applied between the anodes in order to cause a change in capacitance. The piezoelectric type utilizes a piezo effect in which a potential difference is generated across the piezoelectric material when physical pressure is applied to the piezoelectric material.
피에조 효과를 이용한 초소형 마이크로폰의 사용예는 진동판의 일단이 앵커(anchor)에 고정된 캔틸레버(cantilever)형에서 찾을 수 있으나, 이러한 캔틸레버형은 내구성이 떨어지고 외부환경에 대한 시스템의 안정성이 낮은 문제가 있다.An example of the use of the micro microphone using the piezo effect can be found in the cantilever type in which one end of the diaphragm is fixed to the anchor. However, the cantilever type has a problem of low durability and low stability of the system to the external environment. .
본 발명이 이루고자하는 기술적 과제는 상술한 종래의 초소형 마이크로폰 등과 같은 의 문제점을 개선하기 위한 것으로서, 내구성이나 외부 환경에 대한 시스템의 안정성을 확보함은 물론, 체적을 극소화할 수 있는 마이크로폰 및 스피커로 사용되는 멤스(MEMS) 소자를 제공함에 있다.The technical problem to be achieved by the present invention is to improve the problems of the conventional micro-microphones described above, as well as to ensure the durability or stability of the system to the external environment, as well as to use as a microphone and speaker that can minimize the volume MEMS device to be provided.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 멤스 소자의 제조 방법을 제공함에 있다.Another technical problem to be achieved by the present invention is to provide a method for manufacturing such a MEMS device.
도 1 내지 도 4는 각각 본 발명의 실시예에 의한 마이크로 폰 및 스피커로 사용되는 멤스(MEMS)소자의 평면을 구성요소가 적층되는 단계별로 보여주는 평면도들이다.1 to 4 are plan views showing the planes of MEMS devices used as microphones and speakers according to an embodiment of the present invention, in which components are stacked.
도 5는 도 4를 5-5'방향으로 절개한 단면을 보여주는 단면도이다.5 is a cross-sectional view illustrating a cross section taken along the line 5-5 ′ of FIG. 4.
도 6 내지 도 13은 도 5에 도시한 마이크로 폰 및 스피커로 사용되는 멤스(MEMS)소자의 제조 방법을 단계별로 보여주는 단면도들이다.6 to 13 are cross-sectional views illustrating a method of manufacturing a MEMS device used as a microphone and a speaker shown in FIG.
*도면의 주요 부분에 대한 부호설명** Description of Signs of Major Parts of Drawings *
10, 10a, 14:제1 내지 제3 절연막10, 10a, 14: first to third insulating film
12:하부전극 12a, 12b:제1 및 제2 하부전극12: lower electrode 12a, 12b: first and second lower electrode
16:압전물질막 18:상부전극16: Piezoelectric material film 18: Upper electrode
18a, 18b:제1 및 제2 상부전극18a and 18b: first and second upper electrodes
40:기판 42, 42a:제1 및 제2 산화막40: substrate 42, 42a: first and second oxide films
40E:기판의 노출영역 40H:관통홀40E: Exposed area of substrate 40H: Through hole
상기 기술적 과제를 달성하기 위하여, 본 발명은 관통홀이 형성된 기판과, 상기 관통홀을 덮도록 상기 기판 상에 형성된 멤브레인(membrane)과, 상기 멤브레인 상에 형성되어 있되, 상하로 분리된 하부 및 상부전극과, 상기 하부 및 상부전극사이에 구비되어 양자의 접촉을 방지하는 절연막 및 상기 절연막과 상기 상부전극사이에 구비된 압전 물질막을 구비하는 것을 특징으로 하는 마이크로폰 및 스피커로 사용되는 멤스 소자를 제공한다.In order to achieve the above technical problem, the present invention is a substrate formed with a through-hole, a membrane (membrane) formed on the substrate so as to cover the through-hole, and formed on the membrane, the lower and upper and lower separated It provides an MEMS device used as a microphone and a speaker comprising an electrode, an insulating film provided between the lower and upper electrodes to prevent contact between them and a piezoelectric material film provided between the insulating film and the upper electrode. .
여기서, 상기 멤브레인은 질화막(SiXNY)이고, 상기 압전 물질막은 산화 아연막(ZnO)이다. 그리고 상기 하부전극과 상부전극은 각각 분리된 제1 및 제2 하부전극과 분리된 제1 및 제2 상부전극으로 구성되어 있다. 상기 제2 하부전극 및 상기 제2 상부전극은 각각 상기 제1 하부전극 및 상기 제1 상부전극에 둘러싸여 있고, 각각은 상기 관통홀 둘레의 상기 멤브레인 상으로 확장된 부분을 갖는다. 상기 제1 하부전극 및 상기 제1 상부전극 안쪽의 대칭적으로 존재하는 일부 영역은 각각 상기 제2 하부영역 및 상기 제2 상부영역을 향해 돌출되어 있다.The membrane is a nitride film (Si X N Y ), and the piezoelectric material film is a zinc oxide film (ZnO). The lower electrode and the upper electrode are composed of first and second upper electrodes separated from the first and second lower electrodes, respectively. The second lower electrode and the second upper electrode are respectively surrounded by the first lower electrode and the first upper electrode, each having a portion extending onto the membrane around the through hole. Some regions symmetrically present inside the first lower electrode and the first upper electrode protrude toward the second lower region and the second upper region, respectively.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 기판을 세정하는 제1 단계와, 상기 세정된 기판 상에 제1 산화막과 제1 절연막을 순차적으로 형성하는 제2 단계와, 상기 기판에 상기 제1 절연막의 저면을 노출시키는 관통홀을 형성하는 제3 단계와, 상기 제1 절연막의 상기 저면이 노출된 영역 상에 일부가 상기 노출된 영역 밖으로 확장되는 하부 전극을 형성하는 제4 단계와, 상기 제1 절연막 상에 상기 제1 절연막의 노출된 영역 상에 형성된 상기 하부전극을 덮는 제3 절연막을 형성하는 제5 단계와, 상기 제3 절연막 상에 상기 관통홀에 대응되는 영역을 덮는 압전 물질막을 형성하는 제6 단계 및 상기 압전 물질막의 상기 하부전극과 대응될 수 있는 영역 상에 일부가 상기 노출된 영역 밖으로 확장되는 상부전극을 형성하는 제7 단계를 포함하는 것을 특징으로 하는 멤스 소자 제조방법을 제공한다.In order to achieve the above technical problem, the present invention provides a first step of cleaning a substrate, a second step of sequentially forming a first oxide film and a first insulating film on the cleaned substrate, and the first step on the substrate A third step of forming a through hole exposing a bottom surface of the insulating film, a fourth step of forming a lower electrode partially extending out of the exposed area on an area where the bottom surface of the first insulating film is exposed; A fifth step of forming a third insulating film covering the lower electrode formed on the exposed region of the first insulating film on the insulating film; and forming a piezoelectric material film covering the area corresponding to the through hole on the third insulating film. And a seventh step of forming an upper electrode in which a portion extends out of the exposed area on an area that can correspond to the lower electrode of the piezoelectric material film. It provides a method for manufacturing a MEMS device characterized in that.
이때, 상기 제1 산화막과 상기 제1 절연막을 순차적으로 형성하면서 상기 기판의 저면에 제2 산화막과 제2 절연막을 순차적으로 형성한다.In this case, the second oxide film and the second insulating film are sequentially formed on the bottom surface of the substrate while the first oxide film and the first insulating film are sequentially formed.
상기 제3 단계는 상기 제2 절연막 및 제2 산화막의 일부를 순차적으로 제거하여 상기 기판의 저면 일부를 노출시키는 단계와, 상기 기판의 저면의 노출된 부분을 제거하여 상기 제1 산화막을 노출시키는 단계 및 상기 제1 산화막의 노출된 부분을 제거하는 단계를 더 포함한다.The third step may include exposing a portion of a bottom surface of the substrate by sequentially removing portions of the second insulating layer and a second oxide layer, and exposing the first oxide layer by removing an exposed portion of the bottom surface of the substrate. And removing the exposed portion of the first oxide film.
상기 제4 단계에서 상기 제1 절연막의 상기 관통홀을 통해 노출되는 영역 상에 제1 및 제2 하부전극을 형성하되, 각각 분리된 형태로 형성하여 상기 제2 하부전극이 상기 제1 하부전극에 둘러싸이도록 형성한다.In the fourth step, first and second lower electrodes are formed on a region exposed through the through hole of the first insulating layer, and are formed in separate shapes, respectively, so that the second lower electrode is formed on the first lower electrode. To be enclosed.
상기 제7 단계에서 상기 압전 물질막의 상기 관통홀에 대응되는 영역 상에제1 및 제2 상부전극 각각이 상기 제1 및 제2 하부전극에 대응되도록 형성하되, 각각 분리된 형태로 형성하여 상기 제2 상부전극이 상기 제1 상부전극에 둘러싸이도록 형성한다.In the seventh step, each of the first and second upper electrodes may be formed to correspond to the first and second lower electrodes on a region corresponding to the through hole of the piezoelectric material film, and may be formed in a separate form, respectively. And an upper electrode is surrounded by the first upper electrode.
상기 제1 하부전극 및 상기 제1 상부전극은 각각 안쪽의 대칭적인 부분이 상기 제2 하부전극 및 상기 제2 상부전극을 향해 돌출되도록 형성한다.The first lower electrode and the first upper electrode are formed such that inner symmetrical portions protrude toward the second lower electrode and the second upper electrode, respectively.
이러한 본 발명을 이용하면 캔틸레버형에 비해 내구성을 높일 수 있고 외부 환경에 대한 시스템의 안정성을 높일 수 있다. 그리고 본 발명에 의한 멤스 소자는 부피가 작기 때문에 이것이 적용될 수 있는 장치를 보다 소형화할 수 있고, 상기 장치에 다른 기능을 갖는 소자가 마련될 수 있는 여분의 공간을 제공하여 동일한 부피를 갖는 다른 장치에 비해 기능을 다양하게 하거나 크게 향상시킬 수 있다. 또한, 본 발명의 멤스 소자 제조 방법을 이용하면 마이크로폰 및 스피커를 단일 공정으로 동시에 형성할 수 있고, 공정이 단순하여 생산성을 높일 수 있다.Using the present invention can increase the durability compared to the cantilever type and can increase the stability of the system to the external environment. In addition, since the MEMS element according to the present invention has a small volume, it is possible to further reduce the size of the apparatus to which it can be applied, and to provide another apparatus having the same volume by providing an extra space in which an element having a different function can be provided. Compared to this, the function can be diversified or greatly improved. In addition, by using the MEMS device manufacturing method of the present invention, the microphone and the speaker may be simultaneously formed in a single process, and the process may be simple to increase productivity.
이하, 본 발명의 실시예에 의한 마이크로 폰 및 스피커로 사용되는 멤스 소자 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.Hereinafter, a MEMS element used as a microphone and a speaker according to an exemplary embodiment of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of layers or regions illustrated in the drawings are exaggerated for clarity.
먼저, 본 발명의 실시예에 의한 마이크로 폰 및 스피커로 사용되는 멤스 소자를 도 1 내지 도 4를 참조하여 설명한다.First, a MEMS device used as a microphone and a speaker according to an embodiment of the present invention will be described with reference to FIGS. 1 to 4.
도 1을 참조하면, 제1 절연막(10)의 주어진 영역 상에 하부전극(12)이 존재한다. 제1 절연막(10)은 질화막(SiXNY)인 것이 바람직하나 다른 절연성 물질막일 수있다. 그리고 하부전극(12)은 알루미늄막인 것이 바람직하나, 다른 도전막일 수 있다. 도면에 명시되어 있지는 않지만, 하부전극(12)의 대부분은 제1 절연막(10)의 멤브레인 영역(제조 공정에서 후술됨) 상에 존재한다. 하부전극(12)은 제1 및 제2 하부전극(12a, 12b)으로 이분되어 있는데, 제2 하부전극(12b)은 제1 하부전극(12a)에 둘러싸인 형상이다. 제1 하부전극(12a)은 모서리 하나가 없는 정사각형이다. 이러한 제1 하부전극(12a)의 안쪽은 대부분 비어 있고, 이렇게 빈 영역에(바람직하게는 가운데에) 제2 하부전극(12b)이 존재한다. 그러나, 제1 하부전극(12a)의 네 변의 안쪽 가운데에 제2 하부전극(12b) 근처까지 확장된 볼록한 부분(12a')이 존재한다. 따라서, 제1 하부전극(12a) 안쪽의 빈 영역(RI)은 네 변과 제2 하부전극(12b)사이에서 좁아지고, 변과 변사이의 모서리 부분에서 넓어지는 형상이다. 이러한 형상의 제1 하부전극(12a)의 일단은 상기 멤브레인 영역 바깥쪽으로 확장되어 외부 전원과 접촉될 수 있게 구비되어 있다. 제2 하부전극(12b)도 제1 하부전극(12a)의 모서리가 없는 부분을 통해서 제1 하부전극(12a)과 접촉되지 않게 상기 멤브레인 영역 바깥쪽으로 확장되어 상기 외부전원과 접촉될 수 있게 구비되어 있다. 제2 하부전극(12b)은 외형이 대체로 원형에 가까운 형태이나, 제1 하부전극(12a)의 볼록한 부분(12a')과 대면하는 부분(12b')은 볼록한 부분(12a')과 평행하게 되어 있다.Referring to FIG. 1, a lower electrode 12 exists on a given region of the first insulating film 10. The first insulating film 10 is preferably a nitride film (Si X N Y ), but may be another insulating material film. The lower electrode 12 is preferably an aluminum film, but may be another conductive film. Although not shown in the figure, most of the lower electrode 12 is present on the membrane region (described later in the manufacturing process) of the first insulating film 10. The lower electrode 12 is divided into first and second lower electrodes 12a and 12b, and the second lower electrode 12b is surrounded by the first lower electrode 12a. The first lower electrode 12a is square without one corner. The inside of the first lower electrode 12a is mostly empty, and the second lower electrode 12b is present in this empty area (preferably in the middle). However, there is a convex portion 12a 'extending to the vicinity of the second lower electrode 12b in the inner center of the four sides of the first lower electrode 12a. Therefore, the empty region R I inside the first lower electrode 12a is narrowed between the four sides and the second lower electrode 12b and is widened at the edge portion between the sides and the sides. One end of the first lower electrode 12a having the shape extends to the outside of the membrane region and is provided to be in contact with an external power source. The second lower electrode 12b is also extended to the outside of the membrane region so as not to contact the first lower electrode 12a through the cornerless portion of the first lower electrode 12a so as to be in contact with the external power source. have. The second lower electrode 12b has a shape that is almost circular, but a portion 12b 'facing the convex portion 12a' of the first lower electrode 12a is parallel to the convex portion 12a '. have.
도 2를 참조하면, 참조번호 14는 제3 절연막(14)을 나타내는데, 하부전극(12) 중 상기 외부전원과 접촉되도록 상기 멤브레인 영역 바깥쪽으로 확장된 부분들의 일부를 제외한 전부가 제3 절연막(14)에 덮여 있다. 제3 절연막(14)은실리콘 산화막(SiO2)으로써, 하부전극(12)과 후술될 상부전극의 절연을 위해 준비된 것이다. 따라서, 동일한 역할을 할 수 있는 것이면, 제3 절연막(14)은 실리콘 산화막외의 다른 물질막이 될 수 있다.Referring to FIG. 2, reference numeral 14 denotes a third insulating film 14, wherein all of the lower electrodes 12 except for a part of portions extending out of the membrane region to be in contact with the external power source are in the third insulating film 14. Covered). The third insulating layer 14 is a silicon oxide film (SiO 2 ), and is prepared to insulate the lower electrode 12 from the upper electrode to be described later. Therefore, as long as it can play the same role, the third insulating film 14 may be a material film other than the silicon oxide film.
도 3을 참조하면, 참조번호 16은 음성 신호를 전기적 신호로, 전기적 신호를 음성 신호로 변환시키는 수단인 압전 물질막으로써, 예를 들면 산화 아연막(ZnO)이 바람직하나, 동일한 역할을 할 수 있는 것이면 다른 압전 물질막일 수 있다. 압전 물질막(16)은 하부전극(12) 중에서 상기 멤브레인 영역 바깥쪽으로 확장된 부분을 제외한 나머지 부분에 대응되는 제3 절연막(14)의 주어진 영역 상에 형성되어 있다. 압전 물질막(16)은 제1 하부전극(12a)의 외형을 따라 정사각형인 것이 바람직하다. 제1 및 제2 하부전극(12a, 12b)은 이러한 압전 물질막(16)이 스트레인을 가장 크게 받은 영역에 구비된 것이 바람직하다. 이렇게 함으로써, 감도를 극대화할 수 있다.Referring to FIG. 3, reference numeral 16 denotes a piezoelectric material film which is a means for converting a voice signal into an electrical signal and a voice signal into a voice signal. For example, a zinc oxide film (ZnO) may be preferable, but it may play the same role. If present, it may be another piezoelectric material film. The piezoelectric material film 16 is formed on a given region of the third insulating film 14 corresponding to the remaining portion of the lower electrode 12 except the portion extending out of the membrane region. The piezoelectric material film 16 is preferably square along the outer shape of the first lower electrode 12a. It is preferable that the first and second lower electrodes 12a and 12b are provided in the region where the piezoelectric material film 16 is subjected to the greatest strain. By doing this, the sensitivity can be maximized.
계속해서, 도 4를 참조하면, 참조번호 18은 압전 물질막(16) 상에 형성된 상부전극을 나타낸다. 상부전극(18)은 하부전극(12)과 동일한 도전성을 갖는 물질막인 것이 바람직하나, 다른 도전막이더라도 무방하다. 상부전극(18)은 제1 및 제2 상부전극(18a, 18b)으로 이분되어 있는데, 압전 물질막(16)이 받는 스트레인이 가장 크게 되는 영역과 감도 등을 고려할 때, 제1 및 제2 상부전극(18a, 18b)은 각각 제1 및 제2 하부전극(12a, 12b)에 대응되는 압전 물질막(16) 영역 상에 구비된 것이 바람직하다. 그리고 그 형상도 제1 및 제2 하부전극(12a, 12b)과 동일한 것이 바람직하나, 위치상으로 다소 어긋나게, 형태상으로 다소 다르게 구비된 것도 무방하다. 예컨대, 제2 하부전극(12b)에 대응되는 제2 상부전극(18b)은 원형 또는 정사각형으로 구비될 수 있다. 제1 및 2 상부전극(18a, 18b)의 일부분은 압전 물질막(16) 바깥쪽으로 확장되어 있는데, 제1 상부전극(18a)은 우측 하단 모서리로부터 확장되어 있고, 제2 상부전극(18b)은 모서리가 제거된 부분을 통해서 각각 확장되어 있다. 제1 및 제2 상부전극(18a, 18b)의 이러한 확장된 부분은 제1 및 제2 하부전극(12a, 12b)의 상기 멤브레인 영역 바깥쪽으로 확장된 부분과 동일한 역할을 한다. 평면상으로, 제2 상부전극(18b)의 상기 확장된 부분은 제2 하부전극(12b)의 상기 확장된 부분과 인접되어 있고, 제1 상부전극(18a)의 상기 확장된 부분들과 나란히 형성되어 있되, 우측으로 치우쳐 있다. 또한, 제1 및 제2 상부전극(18a, 18b)의 상기 확장된 부분 중에서 상기 외부전원과 접촉되는 부분은 제1 및 제3 절연막(10, 14)과 동시에 접촉되어 있다.Subsequently, referring to FIG. 4, reference numeral 18 denotes an upper electrode formed on the piezoelectric material film 16. The upper electrode 18 is preferably a material film having the same conductivity as the lower electrode 12, but may be another conductive film. The upper electrode 18 is divided into the first and second upper electrodes 18a and 18b. The first and second upper electrodes 18 are divided into two regions by considering the region and the sensitivity of the strain that the piezoelectric material film 16 receives the greatest. The electrodes 18a and 18b are preferably provided on the piezoelectric material film 16 regions corresponding to the first and second lower electrodes 12a and 12b, respectively. The shape is also the same as that of the first and second lower electrodes 12a and 12b. However, the shape may be somewhat different from each other in position and somewhat different in shape. For example, the second upper electrode 18b corresponding to the second lower electrode 12b may be provided in a circular or square shape. Portions of the first and second upper electrodes 18a and 18b extend out of the piezoelectric material film 16. The first upper electrode 18a extends from the lower right corner, and the second upper electrode 18b Each extends through the edge removed. These extended portions of the first and second upper electrodes 18a and 18b play the same role as the portions extending out of the membrane region of the first and second lower electrodes 12a and 12b. In plan view, the expanded portion of the second upper electrode 18b is adjacent to the expanded portion of the second lower electrode 12b and is formed alongside the expanded portions of the first upper electrode 18a. Yes, but to the right. In addition, a portion of the extended portions of the first and second upper electrodes 18a and 18b which are in contact with the external power source is in contact with the first and third insulating layers 10 and 14 simultaneously.
다음에는 상술한 구성 요소들을 구비하는 멤스 소자의 제조 방법을 설명한다.Next, a method of manufacturing a MEMS device having the aforementioned components will be described.
먼저, 도 6에 도시한 바와 같이 세정된 기판(40)을 준비한다. 기판(40)은 소정 조건을 만족하는 실리콘 기판, 두께가 520㎛이고 면 방향이 <100>이며 저항이 5-10Ωcm인 n형 실리콘 기판을 사용하는 것이 바람직하나, 이에 부합될 수 있는 다른 기판을 사용해도 무방하다. 그리고 이러한 기판(40)의 세정은 다양한 방법으로 실시할 수 있는데, 예를 들면, 황산(H2SO4)과 과산화수소(H2O2)를 1:2로 희석한 희석액을 사용하여 기판(40)을 15분 정도 세정할 수 있다. 이러한 세정을 통해서 오염물질인 금속잔류물, 유기물(metal/organic) 등이 기판(40)으로부터 제거된다.First, the cleaned substrate 40 is prepared as shown in FIG. The substrate 40 may be a silicon substrate satisfying a predetermined condition, and an n-type silicon substrate having a thickness of 520 μm, a surface direction of <100>, and a resistance of 5-10 μm cm may be used. You may use it. The substrate 40 may be cleaned in various ways. For example, the substrate 40 may be cleaned using a diluent diluted 1: 2 of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2). It can be cleaned for about a minute. Through this cleaning, contaminants such as metal residues and metals / organic materials are removed from the substrate 40.
도 7을 참조하면, 이렇게 세정된 기판(40)의 상면에 제1 산화막(42) 및 제1 절연막(10)을 순차적으로 형성한다. 이와 동시에 기판(40)의 하면에 제2 산화막(42a) 및 제2 절연막(10a)을 순차적으로 형성한다. 이때, 제1 및 제2 산화막(42, 42a)은 열 산화방식으로 형성된 열 산화막으로써, 각각 동일한 두께, 예컨대 0.2㎛로 형성하는 것이 바람직하다. 그리고 제1 및 제2 절연막(10, 10a)은 LSCVD(Low Stress Chemical Vapor Deposition)방식으로 형성한 질화막(SiXNY)으로써, 각각 동일한 두께, 예컨대 1.5㎛정도로 형성하는 것이 바람직하다.Referring to FIG. 7, the first oxide film 42 and the first insulating film 10 are sequentially formed on the upper surface of the substrate 40 thus cleaned. At the same time, the second oxide film 42a and the second insulating film 10a are sequentially formed on the bottom surface of the substrate 40. At this time, the first and second oxide films 42 and 42a are thermal oxide films formed by thermal oxidation, and are preferably formed to have the same thickness, for example, 0.2 μm. The first and second insulating films 10 and 10a are nitride films (Si X N Y ) formed by a low stress chemical vapor deposition (LSCVD) method, and are preferably formed to have the same thickness, for example, about 1.5 μm.
이후, 도 8에 도시한 바와 같이, 기판(40)의 하면으로부터 제2 절연막(10a) 및 제2 산화막(42a)의 일부를 순차적으로 제거하여 기판(40)의 하면 일부(40E)를 노출시킨다. 이러한 노출은 다양한 방법을 이용하여 수행할 수 있다.Subsequently, as shown in FIG. 8, portions of the second insulating film 10a and the second oxide film 42a are sequentially removed from the lower surface of the substrate 40 to expose a portion of the lower surface 40E of the substrate 40. . Such exposure can be accomplished using a variety of methods.
예를 들면, 도면에 도시하지는 않았지만, 제2 절연막(10a) 상에 소정의 감광막(예컨대, AZ 9260)을 정해진 조건하에서 도포한 다음, 그 결과물을 소프트 베이크(soft bake)한다. 상기 소프트 베이크한 결과물을 주어진 조건에 따라 순차적으로 노광하고 현상한 다음 하드 베이크(hard bake)한다. 상기 하드 베이크 결과 제2 절연막(10a) 상에 기판(40)의 상기 노출될 부분(40E)을 한정하는 감광막 패턴(미도시)이 형성된다. 이러한 감광막 패턴을 마스크로 하여 제2 절연막(10a)의 노출된 부분 및 바로 아래의 제2 산화막(42a)을 기판(40)의 하면이 노출될 때까지 순차적으로 건식식각한다. 이후, 상기 감광막 패턴을 제거한다.For example, although not shown in the figure, a predetermined photoresist film (for example, AZ 9260) is applied on the second insulating film 10a under a predetermined condition, and then the resultant is soft baked. The soft baked product is sequentially exposed to light and developed according to given conditions, and then hard baked. As a result of the hard bake, a photoresist pattern (not shown) defining a portion 40E of the substrate 40 to be exposed is formed on the second insulating layer 10a. Using the photoresist pattern as a mask, the exposed portions of the second insulating film 10a and the second oxide film 42a immediately below are sequentially dry-etched until the bottom surface of the substrate 40 is exposed. Thereafter, the photoresist pattern is removed.
이와 같이, 기판(40)의 하면 일부(40E)를 노출시킨 후, 기판(40)의 하면 상에 남아 있는 제2 산화막(42a) 및 제2 절연막(10a)을 식각마스크로 하여 기판(40)의 하면의 노출된 부분(40E)을 기판(40)의 상면에 형성된 제1 산화막(42)이 노출될 때까지 식각하고, 이어서 제1 산화막(42)의 노출된 부분을 제1 절연막(10)이 노출될 때까지 식각한다. 이때, 기판(40)의 측면 식각을 최소화하기 위해 기판(40)의 노출된 부분(40E)은 이방성 식각하는 것이 바람직한데, 일 예로 정해진 식각 조건하에서 TMAH(tetramethyl ammonium hydroxide) 용액에 기판(40)을 넣어 하면의 노출된 부분(40E)을 식각할 수 있다. 그리고 제1 산화막(42)의 노출된 부분은 BHF(buffered hydrofluoric acid) 식각액을 이용하여 식각할 수 있다.As such, after exposing a portion 40E of the lower surface of the substrate 40, the substrate 40 is formed by using the second oxide film 42a and the second insulating film 10a remaining on the lower surface of the substrate 40 as an etching mask. The exposed portion 40E of the lower surface of the substrate 40 is etched until the first oxide film 42 formed on the upper surface of the substrate 40 is exposed, and then the exposed portion of the first oxide film 42 is removed from the first insulating film 10. Etch until it is exposed. In this case, in order to minimize the side etching of the substrate 40, the exposed portion 40E of the substrate 40 is preferably anisotropically etched. For example, the substrate 40 in a tetramethyl ammonium hydroxide (TMAH) solution under an etching condition determined as an example. The exposed portion 40E of the bottom surface may be etched. The exposed portion of the first oxide layer 42 may be etched using a buffered hydrofluoric acid (BHF) etchant.
이러한 식각 결과, 도 9에 도시한 바와 같이 기판(40)에 기판(40)의 하면을 통해서 제1 절연막(10)의 저면이 노출되는 관통홀(40H)이 형성된다. 제1 절연막(10)의 관통홀(40H)을 통해서 노출된 부분은 멤브레인(membrane) 역할을 하게 된다(이하, 상기 제1 절연막(10)의 상기 노출된 부분을 멤브레인 영역이라 한다). 관통홀(40H)은 도 1의 평면도를 고려할 때, 평면 형태가 사각형이 되도록 형성하는 것이 바람직하다.As a result of this etching, a through hole 40H is formed in the substrate 40 through which the bottom surface of the first insulating film 10 is exposed through the bottom surface of the substrate 40. A portion exposed through the through hole 40H of the first insulating layer 10 serves as a membrane (hereinafter, the exposed portion of the first insulating layer 10 is called a membrane region). Considering the plan view of FIG. 1, the through hole 40H is preferably formed to have a quadrangular shape.
도 10을 참조하면, 상기 멤브레인 영역 상에 하부전극(12a, 12b)이 형성되는데, 제2 하부전극(12b)은 상기 멤브레인 영역의 중앙에 형성하고, 제1 하부전극(12a)은 제2 하부전극(12b) 양측에 형성하는 것이 바람직하다. 이때, 제1 하부전극(12a) 중에서 제2 하부전극(12b) 좌측에 형성되는 것은 일부가 상기 멤브레인 영역 밖으로 확장되게 형성한다.Referring to FIG. 10, lower electrodes 12a and 12b are formed on the membrane region, and the second lower electrode 12b is formed at the center of the membrane region, and the first lower electrode 12a is formed on the second lower portion. It is preferable to form on both sides of the electrode 12b. At this time, the one formed on the left side of the second lower electrode 12b among the first lower electrodes 12a is formed so that a part thereof extends out of the membrane region.
이러한 하부전극(12a, 12b)은 소정의 두께, 예컨대 0.4㎛ 정도로 형성하는 것이 바람직하고, 다양한 방법으로 형성할 수 있다. 예를 들면, 열 증착기(thermalevaporator)를 이용하여 제1 절연막(10) 상에 알루미늄막을 형성한 다음, 정해진 조건의 사진 및 식각 공정을 이용하여 상기 알루미늄막을 패터닝함으로써 하부전극(12a, 12b)을 형성할 수 있다.The lower electrodes 12a and 12b may be formed at a predetermined thickness, for example, about 0.4 μm, and may be formed by various methods. For example, an aluminum film is formed on the first insulating film 10 using a thermal evaporator, and then the lower electrodes 12a and 12b are formed by patterning the aluminum film using a photolithography and etching process under a predetermined condition. can do.
상기 사진 및 식각 공정에는 감광막 도포를 용이하게 하기 위한 준비단계로써 주어진 조건하에서 상기 알루미늄막 상에 HMDS(hexamethyl disilazane)막을 도포하는 단계와 이 결과물을 주어진 조건하에서 1차 소프트 베이크하는 단계와 상기 HMDS막이 도포된 결과물 상에 주어진 조건하에서 감광막을 도포하는 단계와 상기 감광막이 도포된 결과물을 한 다음 2차 소프트 베이크하는 단계와 하부전극(12a, 12b) 패턴을 한정하는 레티클(reticle)을 이용하여 상기 2차 소프트 베이크한 결과물을 주어진 조건하에서 노광하는 단계와 노광된 결과물을 주어진 조건하에서 현상하여 상기 알루미늄막 중에서 하부전극(12a, 12b)으로 남을 부분을 제외한 나머지를 노출시키는 감광막 패턴(미도시)을 형성하는 단계와 상기 감광막 패턴을 하드 베이크하여 상기 알루미늄막을 식각하는데 사용될 마스크 패턴을 형성하는 단계와 상기 마스크 패턴을 사용하여 상기 알루미늄막의 노출된 부분을 제거하는 단계와 상기 마스크 패턴을 제거하여 하부전극(12a, 12b)을 형성하는 단계를 포함한다. 이 과정에서 알루미늄막의 노출된 부분은 습식식각하는데, 예를 들면 H3PO4, HNO3, CH3COOH 및 H20를 16:1:1:2로 혼합한 식각용액을 사용하여 식각할 수 있다. 그리고 상기 HMDS막은 250rpm에서 4초간, 5,000rpm에서 35초간 회전도포하는 것이 바람직하다. 또한, 상기 감광막으로 AZ 5214를 사용하고 250rpm에서 4초간, 5,000rpm에서35초간 회전도포하는 것이 바람직하다. 또한, 상기 노광은 자외선(UV)을 이용하여 10초간 실시하고 상기 현상은 주어진 현상제, 예컨대 AZ 300MIF를 이용하여 1분 동안 현상하는 것이 바람직하다. 또한, 상기 제1 소프트 베이크는 90℃에서, 100초 동안, 상기 제2 소프트 베이크는 동일한 온도에서 50초 동안 실시하는 것이 바람직하고, 상기 하드 베이크는 동일한 온도에서 100초 동안 실시하는 것이 바람직하다.In the photographic and etching process, a step of applying a hexamethyl disilazane (HMDS) film on the aluminum film under given conditions as a preparatory step for facilitating application of the photoresist film, and firstly baking the resultant under given conditions and the HMDS film Applying the photoresist film on the coated product under given conditions, performing the second soft bake after applying the photoresist coated product, and using a reticle defining a pattern of the lower electrodes 12a and 12b. Exposing the difference-baked result under a given condition and developing the resultant under a given condition to form a photoresist pattern (not shown) exposing the remaining portions of the aluminum film except for the remaining portions of the lower electrodes 12a and 12b. And hard-baking the photoresist pattern to etch the aluminum layer. Forming a mask pattern to be used for the purpose, removing the exposed portion of the aluminum layer using the mask pattern, and forming the lower electrodes 12a and 12b by removing the mask pattern. In this process, the exposed part of the aluminum film is wet etched, for example, by using an etching solution in which H 3 PO 4 , HNO 3 , CH 3 COOH, and H 2 0 are mixed at a ratio of 16: 1: 1: 2. have. The HMDS membrane is preferably rotated for 4 seconds at 250 rpm and 35 seconds at 5,000 rpm. In addition, it is preferable to use the AZ 5214 as the photosensitive film and to rotate for 4 seconds at 250 rpm and 35 seconds at 5,000 rpm. In addition, the exposure is preferably performed for 10 seconds using ultraviolet (UV) and the development is preferably performed for 1 minute using a given developer, for example, AZ 300MIF. In addition, the first soft bake is preferably performed at 90 ° C. for 100 seconds, the second soft bake for 50 seconds at the same temperature, and the hard bake is preferably performed at the same temperature for 100 seconds.
이러한 과정들을 거쳐 하부전극(12a, 12b)을 형성한 다음, 도 11에 도시한 바와 같이 제1 절연막(10) 상에 제3 절연막(14)을 형성한다. 이때, 제3 절연막(14)은 하부전극(12a, 12b) 중 상기 멤브레인 영역 상에 형성된 부분을 덮도록 형성한다. 따라서, 제1 하부전극(12a)의 상기 멤브레인 영역 바깥쪽으로 확장된 부분은 제3 절연막(14)에 의해 덮여지지 않는다. 제3 절연막(14)은 후속 공정에서 형성되는 압전 물질막(도 12의 16)과 하부전극(12a, 12b)이 전기적으로 접촉되는 것을 방지하기 위한 것으로 PECVD(Plasma Enhanced Chemical Vapor Deposition)을 이용하여 소정의 두께, 예를 들면 0.2㎛ 정도로 형성한다. 제3 절연막(14)은 널리 알려진 다른 증착 방법으로 형성할 수도 있다.After the lower electrodes 12a and 12b are formed through these processes, the third insulating layer 14 is formed on the first insulating layer 10 as shown in FIG. 11. In this case, the third insulating layer 14 is formed to cover a portion formed on the membrane region among the lower electrodes 12a and 12b. Therefore, the portion of the first lower electrode 12a extended out of the membrane region is not covered by the third insulating layer 14. The third insulating layer 14 is used to prevent electrical contact between the piezoelectric material layer 16 (refer to FIG. 12) and the lower electrodes 12a and 12b formed in a subsequent process, using PECVD (Plasma Enhanced Chemical Vapor Deposition). It is formed at a predetermined thickness, for example, about 0.2 mu m. The third insulating film 14 may be formed by another well-known deposition method.
한편, 제3 절연막(14)을 형성하기 위해, 상기 제1 절연막(10) 상에 하부전극(12a, 12b)을 덮도록 형성한 절연성 물질막(미도시)은 하부전극(12a, 12b)을 형성할 때 이용한 사진 및 식각 공정을 적용하여 패터닝할 수 있다. 다만, 이때는 HMDS 도포공정을 실시하지 않고, 감광막 도포를 위한 회전수나 도포시간, 노광 시간 및 베이크 시간 등을 다르게 한다.Meanwhile, in order to form the third insulating layer 14, an insulating material film (not shown) formed to cover the lower electrodes 12a and 12b on the first insulating layer 10 may include the lower electrodes 12a and 12b. It can be patterned by applying the photo and etching process used when forming. In this case, however, the rotation speed, the coating time, the exposure time, the baking time, etc. for applying the photoresist film are different without performing the HMDS coating step.
계속해서, 도 12를 참조하면, 제3 절연막(14) 상에 압전 물질막(16)을 형성하여 제3 절연막(14)의 상기 멤브레인 영역에 대응되는 영역을 덮는다. 압전 물질막(16)은 외부에서 인가되는 음압 등에 의한 기계적 에너지를 전기적 에너지로 변환시키는 역할(마이크로폰)과 내부에서 인가되는 음성 신호가 실린 전기적 에너지를 기계적 에너지로 변환시켜 상기 음성 신호에 해당하는 소리가 외부에 나타나게 하는 역할(스피커)을 하는 변환 수단이다.12, a piezoelectric material film 16 is formed on the third insulating film 14 to cover an area corresponding to the membrane area of the third insulating film 14. The piezoelectric material film 16 converts mechanical energy due to a sound pressure applied from the outside into electrical energy (microphone) and converts electrical energy containing a voice signal applied from the inside into mechanical energy so as to correspond to the voice signal. Is a conversion means that serves to make the external appear (speakers).
이러한 압전 물질막(16)은 주어진 두께를 갖는 산화 아연막(ZnO)으로 형성하는 것이 바람직하나, 동일한 역할을 수행할 수 있는 다른 압전 물질막으로 형성할 수 있다.The piezoelectric material film 16 is preferably formed of a zinc oxide film (ZnO) having a given thickness, but may be formed of another piezoelectric material film capable of performing the same role.
압전 물질막(16)으로 상기 산화 아연막이 사용되는 경우, 압전 물질막(16)은 RF 스퍼터링 방법을 이용하여 형성할 수 있다.When the zinc oxide film is used as the piezoelectric material film 16, the piezoelectric material film 16 may be formed using an RF sputtering method.
예를 들면, 고순도의 산화 아연막 타겟을 이용하여 타겟 거리 80mm, rf 파워 400W, 알곤가스대 산소가스의 비(Ar:O2) 75:25(플로우 율(flow rate) 75:25 sccm), 압력 10mtorr인 공정 조건하에서 스퍼터링을 실시하여 제3 절연막(14) 상에 0.5㎛정도의 산화 아연막을 형성한다.For example, using a high purity zinc oxide film target, a target distance of 80 mm, an rf power of 400 W, a ratio of argon gas to oxygen gas (Ar: O 2 ) 75:25 (flow rate 75:25 sccm), Sputtering is performed under process conditions of 10 mtorr pressure to form a zinc oxide film having a thickness of about 0.5 탆 on the third insulating film 14.
이렇게 형성된 상기 산화 아연막 상에 HMDS막을 도포하고 소프트 베이크 한 다음, 상기 HMDS막 상에 감광막(예컨대, AZ 5214)을 도포하고 소프트 베이크 한다. 이때, 상기 HMDS막 및 감광막 도포 공정과 소프트 베이크 공정은 하부전극(46)으로써 상기 알루미늄막을 형성할 때 적용한 도포 공정 및 소프트 베이크 공정을 따른다. 상기 감광막 도포 및 소프트 베이크 이후의 후속 공정, 곧 노광 공정과 현상 공정 및 하드 베이크 공정도 상기 알루미늄막의 해당 공정을 따른다. 이러한 공정을 거치면서 상기 산화 아연막 상에 상기 산화 아연막의 일부분만을 커버링하고 나머지 부분은 노출시키는 감광막 패턴(미도시)이 형성된다. 상기 산화 아연막 중에서 상기 감광막 패턴에 의해 커버링되는 부분은 상기 멤브레인 영역에 해당하는 부분이다. 이러한 감광막 패턴을 식각마스크로 사용하여 상기 감광막 패턴이 형성된 결과물을 제3 절연막(14)이 노출될 때까지 식각한 다음, 상기 감광막 패턴을 에싱(ashing)하고 스트립(strip)하여 제거한다. 이렇게 해서, 제3 절연막(14)의 상기 멤브레인 영역에 대응되는 부분을 덮는 산화 아연막 패턴, 곧 압전 물질막(16)이 제3 절연막(14) 상에 형성된다. 상기 식각 과정에서 상기 산화 아연막은 CH3COOH와 HPO3와 H2O를 1:1:100으로 혼합한 식각 용액을 이용하여 식각한다.The HMDS film is applied and soft baked on the zinc oxide film thus formed, and then a photosensitive film (eg, AZ 5214) is applied and soft baked on the HMDS film. At this time, the HMDS film, the photosensitive film coating process and the soft bake process follows the coating process and the soft bake process applied when the aluminum film is formed as the lower electrode 46. Subsequent processes after the photoresist coating and soft bake, the exposure process, the developing process, and the hard bake process also follow the corresponding process of the aluminum film. Through this process, a photosensitive film pattern (not shown) is formed on the zinc oxide film to cover only a part of the zinc oxide film and expose the remaining part. A portion of the zinc oxide film covered by the photosensitive film pattern corresponds to a portion of the membrane region. Using the photoresist pattern as an etching mask, the resultant on which the photoresist pattern is formed is etched until the third insulating layer 14 is exposed, and then the photoresist pattern is ashed and stripped to remove it. In this way, a zinc oxide film pattern, that is, a piezoelectric material film 16 covering a portion corresponding to the membrane region of the third insulating film 14 is formed on the third insulating film 14. In the etching process, the zinc oxide layer is etched using an etching solution in which CH 3 COOH, HPO 3, and H 2 O are mixed at a ratio of 1: 1: 100.
이렇게 압전 물질막(16)을 형성한 후에는 도 13에 도시한 바와 같이, 압전 물질막(16) 상에 상부전극(18a, 18b)을 형성한다. 상부전극(18a, 18b)은 하부전극(12a, 12b)과 대응되게 형성한다. 곧, 제2 상부전극(18b)은 제2 하부전극(12b) 바로 위쪽에 위치하도록 형성하고, 제2 상부전극(18b) 양측에 형성되는 제1 상부전극(18a)은 제1 하부전극(12a) 바로 위쪽에 위치하도록 형성한다. 다만, 제1 하부전극(12a)과 달리 제1 상부전극(18a) 중, 제2 상부전극(18b) 우측에 형성되는 것이 상기 멤브레인 영역 바깥쪽으로 확장되게 형성한다. 상부전극(18a, 18b)은 하부전극(12a, 12b)과 동일한 물질막, 예를 들면 알루미늄막으로 형성하는 것이 바람직하나, 동일한 역할을 수행할 수 있는 다른 도전막으로 형성할 수 있다.After the piezoelectric material film 16 is formed in this manner, as shown in FIG. 13, upper electrodes 18a and 18b are formed on the piezoelectric material film 16. The upper electrodes 18a and 18b are formed to correspond to the lower electrodes 12a and 12b. That is, the second upper electrode 18b is formed to be positioned directly above the second lower electrode 12b, and the first upper electrode 18a formed on both sides of the second upper electrode 18b is the first lower electrode 12a. ) To be located just above. However, unlike the first lower electrode 12a, one formed on the right side of the second upper electrode 18b of the first upper electrode 18a is formed to extend outside the membrane region. The upper electrodes 18a and 18b are preferably formed of the same material film as the lower electrodes 12a and 12b, for example, an aluminum film, but may be formed of another conductive film capable of performing the same role.
상부전극(18a, 18b)을 알루미늄막으로 형성하는 경우, 하부전극(12a, 12b)을형성할 때 적용한 공정과 동일한 공정으로 형성하는 것이 바람직하나, 그와 다른 공정에 따라 형성해도 무방하다. 하부전극(12a, 12b)을 형성할 때 적용한 공정을 그대로 적용하는 경우에도, 상부전극(18a, 18b) 아래의 구성이 하부전극(12a, 12b) 아래의 구성과 다르기 때문에, 그 식각액은 하부전극(12a, 12b)을 식각할 때와 다른 것을 사용하는 것이 바람직하다. 예를 들면, 상부전극(18a, 18b)을 형성하기 위한 알루미늄막(미도시)을 압전 물질막(16)이 형성된 결과물 전면에 형성한 다음, 사진 공정을 거쳐 상기 알루미늄막을 상부전극(18a, 18b) 형태로 한정하는 감광막 패턴을 상기 알루미늄막 상에 형성한다. 상기 감광막 패턴이 형성된 결과물을 KOH 1그램(g)과 K3Fe(CN)61그램(g) 및 H20 100ml를 함께 섞은 식각액에 주어진 온도에서 주어진 시간동안 넣어서 상기 알루미늄막을 식각한다. 이후, 건조 공정 및 상기 감광막 패턴 제거 공정을 거쳐 상부전극(18a, 18b)이 형성된다.In the case where the upper electrodes 18a and 18b are formed of an aluminum film, the upper electrodes 18a and 18b are preferably formed in the same process as the process applied when the lower electrodes 12a and 12b are formed, but may be formed according to other processes. Even when the process applied when forming the lower electrodes 12a and 12b is applied as it is, since the configuration under the upper electrodes 18a and 18b is different from that under the lower electrodes 12a and 12b, the etchant is the lower electrode. It is preferable to use a different one from when etching (12a, 12b). For example, an aluminum film (not shown) for forming the upper electrodes 18a and 18b is formed on the entire surface of the resultant product in which the piezoelectric material film 16 is formed, and then the aluminum film is formed through the photolithography process. A photosensitive film pattern defined in the form of a) is formed on the aluminum film. The aluminum film is etched by adding the resulting photoresist pattern with an etch solution containing 1 gram (K) of KOH, 1 gram (G) of K 3 Fe (CN) 6 and 100 ml of H 2 0 at a given temperature for a given time. Thereafter, upper electrodes 18a and 18b are formed through a drying process and a photoresist pattern removing process.
상술한 마이크로폰 및 스피커 역할을 겸하는 멤스 소자의 제조 과정에서 하부 및 상부전극(12a, 12b)(18a, 18b)은 감도를 극대화하기 위해 스트레인(strain)이 가장 크게 걸리는 곳에 형성하는 것이 바람직하다.The lower and upper electrodes 12a, 12b (18a, 18b) in the manufacturing process of the MEMS device that serves as the microphone and speaker as described above is preferably formed where the strain is the greatest (maximum) to maximize the sensitivity.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 상부 및 하부전극의 대응위치를 다르게 할 수도 있을 것이며, 양 전극사이에 물질층의 구성을 다르게 할 수도 있을 것이다. 예를 들면, 제3 절연막(14)과 압전 물질막(16)사이에 또는 압전 물질막(16)과 상부전극(18a, 18b)사이에 다른 물질막이 형성할 수 있을것이다. 또한, 각각 2분된 상부 및 하부전극을 더 세분화하거나 어느 하나는 이분화하고 나머지는 단일 구조체로 구성할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, one of ordinary skill in the art to which the present invention pertains may change the corresponding positions of the upper and lower electrodes, and may change the configuration of the material layer between both electrodes. For example, another material film may be formed between the third insulating film 14 and the piezoelectric material film 16 or between the piezoelectric material film 16 and the upper electrodes 18a and 18b. In addition, the upper and lower electrodes divided into two parts may be further subdivided, or one may be divided into two parts, and the other part may be configured as a single structure. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.
상술한 바와 같이, 마이크로폰 및 스피커 역할을 동시에 수행할 수 있는 본 발명의 멤스 소자는 멤브레인형이기 때문에, 본 발명을 이용하면 캔틸레버형에 비해 내구성을 높일 수 있고 외부 환경에 대한 시스템의 안정성을 높일 수 있다. 그리고 본 발명에 의한 멤스 소자는 부피가 작기 때문에 이것이 적용될 수 있는 장치를 보다 소형화할 수 있고, 상기 장치에 다른 기능을 갖는 소자가 마련될 수 있는 여분의 공간을 제공하여 동일한 부피를 갖는 다른 장치에 비해 기능을 다양하게 하거나 크게 향상시킬 수 있다. 또한, 본 발명의 멤스 소자 제조 방법을 이용하면 마이크로폰 및 스피커를 단일 공정으로 동시에 형성할 수 있고, 공정이 단순하여 생산성을 높일 수 있다.As described above, since the MEMS element of the present invention, which can simultaneously perform the role of a microphone and a speaker, is a membrane type, the present invention can increase durability compared to a cantilever type and increase stability of the system to an external environment. have. In addition, since the MEMS element according to the present invention has a small volume, it is possible to further reduce the size of the apparatus to which it can be applied, and to provide another apparatus having the same volume by providing an extra space in which an element having a different function can be provided. Compared to this, the function can be diversified or greatly improved. In addition, by using the MEMS device manufacturing method of the present invention, the microphone and the speaker may be simultaneously formed in a single process, and the process may be simple to increase productivity.
Claims (21)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020015384A KR100923296B1 (en) | 2002-03-21 | 2002-03-21 | MEMS device used as microphone and speaker and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020015384A KR100923296B1 (en) | 2002-03-21 | 2002-03-21 | MEMS device used as microphone and speaker and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030075906A true KR20030075906A (en) | 2003-09-26 |
| KR100923296B1 KR100923296B1 (en) | 2009-10-23 |
Family
ID=32225710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020015384A KR100923296B1 (en) | 2002-03-21 | 2002-03-21 | MEMS device used as microphone and speaker and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100923296B1 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100836193B1 (en) * | 2006-07-20 | 2008-06-09 | 주식회사 엠에스솔루션 | Microphone of a piezoelectric type |
| US7520173B2 (en) | 2006-12-06 | 2009-04-21 | Electronics And Telecommunications Research Institute | Interdigitated electrode for electronic device and electronic device using the same |
| WO2010002887A3 (en) * | 2008-06-30 | 2010-04-08 | The Regents Of The University Of Michigan | Piezoelectric memes microphone |
| GB2474107A (en) * | 2009-06-30 | 2011-04-06 | Avago Technologies Wireless Ip | Micromachined structure and method of making such a structure |
| KR20110055449A (en) * | 2009-11-17 | 2011-05-25 | 페어차일드 세미컨덕터 코포레이션 | Microelectromechanical systems microphone packaging systems |
| US8114697B2 (en) | 2007-12-18 | 2012-02-14 | Electronics And Telecommunications Research Institute | Piezoelectric microphone, speaker, microphone-speaker integrated device and manufacturing method thereof |
| WO2018037205A1 (en) * | 2016-08-22 | 2018-03-01 | Cirrus Logic International Semiconductor Limited | Mems device and process |
| CN107872760A (en) * | 2016-09-26 | 2018-04-03 | 思睿逻辑国际半导体有限公司 | MEMS device and method |
| GB2563090A (en) * | 2017-05-31 | 2018-12-05 | Cirrus Logic Int Semiconductor Ltd | MEMS devices and processes |
| US10170685B2 (en) | 2008-06-30 | 2019-01-01 | The Regents Of The University Of Michigan | Piezoelectric MEMS microphone |
| TWI659923B (en) * | 2016-06-30 | 2019-05-21 | 席瑞斯邏輯國際半導體有限公司 | Mems device and process |
| TWI665153B (en) * | 2016-01-29 | 2019-07-11 | 席瑞斯邏輯國際半導體有限公司 | Stress decoupling in mems transducers |
| TWI738804B (en) * | 2016-06-30 | 2021-09-11 | 英商思睿邏輯國際半導體股份有限公司 | Mems device and process |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2552555B (en) * | 2016-07-28 | 2019-11-20 | Cirrus Logic Int Semiconductor Ltd | MEMS device and process |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956292A (en) * | 1995-04-13 | 1999-09-21 | The Charles Stark Draper Laboratory, Inc. | Monolithic micromachined piezoelectric acoustic transducer and transducer array and method of making same |
-
2002
- 2002-03-21 KR KR1020020015384A patent/KR100923296B1/en not_active IP Right Cessation
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100836193B1 (en) * | 2006-07-20 | 2008-06-09 | 주식회사 엠에스솔루션 | Microphone of a piezoelectric type |
| US7520173B2 (en) | 2006-12-06 | 2009-04-21 | Electronics And Telecommunications Research Institute | Interdigitated electrode for electronic device and electronic device using the same |
| US8114697B2 (en) | 2007-12-18 | 2012-02-14 | Electronics And Telecommunications Research Institute | Piezoelectric microphone, speaker, microphone-speaker integrated device and manufacturing method thereof |
| CN104602170B (en) * | 2008-06-30 | 2019-08-13 | 密歇根大学董事会 | Piezoelectric MEMS microphone |
| US10170685B2 (en) | 2008-06-30 | 2019-01-01 | The Regents Of The University Of Michigan | Piezoelectric MEMS microphone |
| US11665968B2 (en) | 2008-06-30 | 2023-05-30 | The Regents Of The University Of Michigan | Piezoelectric MEMS microphone |
| CN102138338A (en) * | 2008-06-30 | 2011-07-27 | 密执安大学评议会 | Piezoelectric MEMS microphone |
| KR20110025697A (en) * | 2008-06-30 | 2011-03-10 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | Piezoelectric memes microphone |
| US8531088B2 (en) | 2008-06-30 | 2013-09-10 | The Regents Of The University Of Michigan | Piezoelectric MEMS microphone |
| US8896184B2 (en) | 2008-06-30 | 2014-11-25 | The Regents Of The University Of Michigan | Piezoelectric MEMS microphone |
| CN102138338B (en) * | 2008-06-30 | 2015-01-14 | 密执安大学评议会 | Piezoelectric MEMS microphone |
| US11088315B2 (en) | 2008-06-30 | 2021-08-10 | The Regents Of The University Of Michigan | Piezoelectric MEMS microphone |
| US9853201B2 (en) | 2008-06-30 | 2017-12-26 | The Regents Of The University Of Michigan | Piezoelectric MEMS microphone |
| US10964880B2 (en) | 2008-06-30 | 2021-03-30 | The Regents Of The University Of Michigan | Piezoelectric MEMS microphone |
| WO2010002887A3 (en) * | 2008-06-30 | 2010-04-08 | The Regents Of The University Of Michigan | Piezoelectric memes microphone |
| GB2474107A (en) * | 2009-06-30 | 2011-04-06 | Avago Technologies Wireless Ip | Micromachined structure and method of making such a structure |
| US8981624B2 (en) | 2009-06-30 | 2015-03-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Temperature control of micromachined transducers |
| KR20110055449A (en) * | 2009-11-17 | 2011-05-25 | 페어차일드 세미컨덕터 코포레이션 | Microelectromechanical systems microphone packaging systems |
| TWI665153B (en) * | 2016-01-29 | 2019-07-11 | 席瑞斯邏輯國際半導體有限公司 | Stress decoupling in mems transducers |
| TWI659923B (en) * | 2016-06-30 | 2019-05-21 | 席瑞斯邏輯國際半導體有限公司 | Mems device and process |
| TWI738804B (en) * | 2016-06-30 | 2021-09-11 | 英商思睿邏輯國際半導體股份有限公司 | Mems device and process |
| TWI704100B (en) * | 2016-08-22 | 2020-09-11 | 英國商席瑞斯邏輯國際半導體有限公司 | Mems device and process |
| US10343894B2 (en) | 2016-08-22 | 2019-07-09 | Cirrus Logic, Inc. | MEMS device and process |
| WO2018037205A1 (en) * | 2016-08-22 | 2018-03-01 | Cirrus Logic International Semiconductor Limited | Mems device and process |
| CN107872760A (en) * | 2016-09-26 | 2018-04-03 | 思睿逻辑国际半导体有限公司 | MEMS device and method |
| CN107872760B (en) * | 2016-09-26 | 2020-06-23 | 思睿逻辑国际半导体有限公司 | MEMS device |
| US10477322B2 (en) | 2016-09-26 | 2019-11-12 | Cirrus Logic, Inc. | MEMS device and process |
| TWI658986B (en) * | 2016-09-26 | 2019-05-11 | 席瑞斯邏輯國際半導體有限公司 | Mems device and process |
| US10623868B2 (en) | 2017-05-31 | 2020-04-14 | Cirrus Logic, Inc. | MEMS devices and processes |
| GB2563090A (en) * | 2017-05-31 | 2018-12-05 | Cirrus Logic Int Semiconductor Ltd | MEMS devices and processes |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100923296B1 (en) | 2009-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100923296B1 (en) | MEMS device used as microphone and speaker and method of fabricating the same | |
| US5982709A (en) | Acoustic transducers and method of microfabrication | |
| US6857501B1 (en) | Method of forming parylene-diaphragm piezoelectric acoustic transducers | |
| EP2498513B1 (en) | Mems microphone and method for manufacturing same | |
| US20060291674A1 (en) | Method of making silicon-based miniaturized microphones | |
| US7319284B2 (en) | Surface acoustic wave device and method for fabricating the same | |
| US20050254673A1 (en) | High performance MEMS thin-film teflon electret microphone | |
| US20150358735A1 (en) | System and Method for a Microphone | |
| KR101379680B1 (en) | Mems microphone with dual-backplate and method the same | |
| WO1984003410A1 (en) | Integrated capacitive transducer | |
| EP2460762B1 (en) | MEMS device having reduced stiction and manufacturing method | |
| CN110958513B (en) | Microphone and method for manufacturing the same | |
| JP2011049752A (en) | Capacitor microphone | |
| CN110636420B (en) | Film loudspeaker, preparation method of film loudspeaker and electronic equipment | |
| KR100756532B1 (en) | Multi-channel micro sound device having a plurality of cantilevers and fabrication method thereof | |
| JP2012040619A (en) | Capacity type mems sensor and method of manufacturing the same | |
| CN111434604B (en) | Micro-electromechanical system structure and manufacturing method thereof | |
| JP2008072209A (en) | Oscillator, electromechanical resonator employing it and its manufacturing process | |
| CN110896518B (en) | Manufacturing method of MEMS structure | |
| CN113800465A (en) | Process manufacturing method of capacitive micro-machined ultrasonic transducer | |
| KR100619478B1 (en) | Micro sound element having circular diaphragm and method for manufacturing the micro sound element | |
| JP4465090B2 (en) | Manufacturing method of mask member | |
| JP4994096B2 (en) | Semiconductor device manufacturing method and semiconductor device using the same | |
| JP4737720B2 (en) | Diaphragm, manufacturing method thereof, condenser microphone having the diaphragm, and manufacturing method thereof | |
| WO2021218233A1 (en) | Piezoelectric acoustic sensor and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120914 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |