KR20030042571A - 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법 - Google Patents

에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법 Download PDF

Info

Publication number
KR20030042571A
KR20030042571A KR1020010073271A KR20010073271A KR20030042571A KR 20030042571 A KR20030042571 A KR 20030042571A KR 1020010073271 A KR1020010073271 A KR 1020010073271A KR 20010073271 A KR20010073271 A KR 20010073271A KR 20030042571 A KR20030042571 A KR 20030042571A
Authority
KR
South Korea
Prior art keywords
physical layer
fifo
controller
cell
atm
Prior art date
Application number
KR1020010073271A
Other languages
English (en)
Other versions
KR100405847B1 (ko
Inventor
양대영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0073271A priority Critical patent/KR100405847B1/ko
Publication of KR20030042571A publication Critical patent/KR20030042571A/ko
Application granted granted Critical
Publication of KR100405847B1 publication Critical patent/KR100405847B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/112—Switch control, e.g. arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H04L2012/5648—Packet discarding, e.g. EPD, PTD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM 시스템의 가입자 보드 트래픽 제어에 관한 것이다. 종래 ATM 시스템의 가입자 보드에서는 프레이머에 장애가 발생하여 장애가 발생한 프레이머에 연결된 물리계층 FIFO에서 ATM 셀이 출력되지 못하고 있는 경우 외부 FIFO에서 해당 물리계층 FIFO로 출력되는 셀이 막히게 되어 연이어 입력되는 정상적인 물리계층 FIFO로 가는 ATM 셀들도 막히게 되는 문제점이 있었다.
본 발명에서는 ATM 시스템의 가입자 보드에서 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 판별하게 함으로써, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 외부 FIFO에서 폐기하게 하고, 또한 이를 통해 정상적인 물리계층 FIFO로 출력되는 ATM 셀의 트래픽을 원활하게 처리하게 한다.

Description

에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법{Apparatus and Method for Subscriber Board Traffic Control in ATM System}
본 발명은 ATM 시스템의 가입자 보드 트래픽 제어에 관한 것으로, 특히 ATM시스템의 가입자 보드내 트래픽 제어부에서 프레이머의 장애 여부 판별을 통해 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀은 폐기하도록 하여 다른 정상적인 프레이머와 연결된 물리계층 FIFO로 출력되는 ATM 셀 트래픽을 원활하게 처리하게 하는 ATM 시스템의 가입자 보드 트래픽 제어 장치 및 방법에 관한 것이다.
종래 ATM 시스템의 가입자 보드는 첨부된 도면 도 1에 도시된 바와 같이 ATM 스위치로부터 출력되는 ATM 셀을 유토피아 (Universial Test and Operation Physical Interface for ATM : UTOPIA) 버스를 통해 입력받아 일시 저장하는 FIFO(10)와, FIFO(10)에 일시 저장된 ATM 셀을 UTOPIA 데이터 버스를 통해 입력받아 물리계층 ID에 따라 각각 저장하는 다수의 물리계층 FIFO(30-1~30-n)를 포함하는 물리계층 처리부(30)과, FIFO(10)와 물리계층 처리부(30)를 제어하여 FIFO(10)에 저장된 ATM 셀을 물리계층 ID 별로 물리계층 처리부(30)의 해당 물리계층 FIFO(30-1~30-n)에 저장하게 하는 트래픽 제어부(20)와 물리계층 ID 별로 해당 물리계층 FIFO(30-1~30-n)에 저장된 ATM 셀의 가입자 라인으로의 인터페이스를 위한 프레이머(40-1~40-n)들로 구성되어 있다.
상기와 같은 구성을 가지는 ATM 가입자 보드의 동작을 설명하면 다음과 같다.
FIFO(10)는 ATM 스위치로부터 UTOPIA 버스를 통해 ATM 셀을 입력받고 FIFO 출력 대기 신호(FIFO Output Ready Signal : FIFO_OR)를 트래픽 제어부(20)로 전송한다.
이에, 트래픽 제어부(20)는 FIFO(10)가 전송하는 FIFO 출력 대기 신호(FIFO_OR)를 수신하여 FIFO(10)에 출력할 ATM 셀이 있음을 감지하고 UTOPIA 데이터 버스를 통해 FIFO(10)에 저장된 ATM 셀의 물리계층 ID를 확인한 후, 해당 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)로 어드레스 신호를 전송하여 해당 물리계층 FIFO(30-1~30-n)가 기록(Write) 가능한 상태인지 여부를 확인한다.
이때, FIFO(10)에 저장된 ATM 셀의 물리계층 ID를 확인하는 것은, FIFO(10)에 처음 입력된 ATM 셀의 첫번째 더블 워드(32 bit)가 물리계층 FIFO(30-1~30-n)로의 출력 대기 상태를 유지하게 됨에 따라, 트래픽 제어부(20)가 해당되는 ATM 셀의 첫번째 더블워드를 판독함으로써 가능하게 되고, 이를 위해서는 FWFT(First Word First Troughput)방식의 FIFO(10)를 사용하는 것이 바람직하다.
한편, 트래픽 제어부(20)로부터 어드레스 신호를 수신한 해당 물리계층 FIFO(30-1~30-n)는 자신의 상태를 확인하여 기록이 가능한 경우 셀 유효 신호(Cell Available Signal : CLAV)를 트래픽 제어부(20)로 전송한다.
이에, 트래픽 제어부(20)는 FIFO(10)에 FIFO 판독 인에이블 신호(FIFO Read Enable Signal :)를 출력하는 한편, 해당 물리계층 FIFO(30-1~30-n)에 물리계층 기록 인에이블 신호(UTOPIA Write Enable Signal :) 신호를 출력하여 해당 물리계층 FIFO(30-1~30-n)가 FIFO(10)에 저장된 ATM 셀을 기록하도록 한다.
그리고, 해당 물리계층 FIFO(30-1~30-n)는 내부에 기록된 ATM 셀을 외부 보드의 망동기 블록(도시안됨)에서 출력되는 전송 기준 클럭(Transmit Reference Clock : TXR CLK)에 따라 프레이머(40-1~40-n)와 LIU(Line Interface Unit)(도시안됨)를 통해 해당 가입자 라인으로 인터페이스 함으로써 ATM 스위치로부터 해당 가입자 라인으로 데이터가 출력되게 한다.
그러나, 상기와 같은 ATM 가입자 보드에서는 특정 프레이머에 장애가 발생하여 장애가 발생한 프레이머에 연결된 물리계층 FIFO에서 ATM 셀이 출력되지 못하면 해당 물리계층 ID를 가지는 ATM 셀이 FIFO에서 해당 물리계층 FIFO로 출력되지 못하고 막히게 되어, 연이어 FIFO로 입력되는 다른 정상적인 물리계층 ID를 가지는 ATM 셀마저 출력되지 못하여 셀 트래픽이 막히게 되는 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, ATM 시스템의 가입자 보드내 트래픽 제어부에서 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 판별하게 함으로써, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 FIFO에서 폐기하게 하고, 또한 이를 통해 다른 정상적인 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀의 트래픽을 원활하게 처리하는데 있다.
도 1은 종래의 ATM 가입자 보드의 구성 블록도.
도 2는 본 발명에 따른 트래픽 제어부의 상세한 구성 블록도.
도 3은 본 발명에 따른 가입자 보드 트래픽 제어 방법을 설명하기 위한 플로우챠트.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : FIFO 20,50 : 트래픽 제어부
30 : 물리계층 처리부 30-1~30-n : 물리계층 FIFO
40-1~40-n : 프레이머 51 : FIFO 제어기
52 : 제 1디코더 53 : 제 2디코더
54 : 물리계층 제어기 55 : 카운터
56 : 레지스터
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, ATM 스위치로부터 UTOPIA 버스를 통해 ATM 셀을 입력받아 저장하는 FIFO와, 상기 FIFO에 저장된 ATM 셀을 물리계층 ID에 따라 대응하는 물리계층 FIFO에 저장했다가 프레이머로 출력하는 물리계층 처리부를 구비하는 ATM 시스템의 가입자 보드 트래픽 제어 장치에 있어서,
상기 FIFO와 물리계층 처리부를 제어하여 ATM 스위치로부터 출력되는 ATM 셀을 가입자 선로측의 프레이머로 출력하되, 망동기 블록의 전송 기준 클럭을 카운트하여 상기 프레이머의 장애 발생 여부를 감지하고, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 상기 FIFO에서 폐기토록 제어하는 트래픽 제어부를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 장치를 제공하는데 있다.
여기서, 상기 트래픽 제어부는, FIFO 출력 대기 신호를 수신하여 FIFO에 ATM 셀이 저장되어 있음을 감지하고, FIFO 판독 인에이블 신호를 전송하여 상기 FIFO에서 ATM 셀을 출력하게 하거나 또는 장애가 발생한 물리계층 ID를 가지는 ATM 셀을 폐기하게 하는 FIFO 제어기와; 상기 FIFO 제어기에 의해 상기 FIFO의 ATM 셀 저장이 감지되면, 상기 FIFO에 저장된 ATM 셀의 물리계층 ID를 확인하여 해당 정보를 전송하는 제 1디코더와; 상기 제 1디코더가 전송하는 해당 물리계층 ID 정보를 수신하여 대응하는 물리계층 FIFO로 어드레스 신호를 전송하는 제 2디코더와; 상기 제 1디코더가 전송하는 해당 물리계층 ID 정보를 수신하고 대응하는 물리계층 FIFO가 전송하는 셀 유효 신호의 수신 여부를 확인하여 상기 FIFO 제어기의 FIFO 판독 인에이블 신호 전송과 동시에 물리계층 기록 인에이블 신호를 해당 물리계층 FIFO로 전송하거나 또는 소정 시간내에 셀 유효 신호의 수신 여부를 확인함으로써 해당 물리계층 FIFO의 장애 여부를 판별하고 장애가 발생한 물리계층 FIFO의 해당 물리계층 ID의 등록을 제어하는 물리계층 제어기와; 상기 물리계층 제어기의 제어에 의해 동작하여 상기 물리계층 FIFO와 프레이머사이의 데이터 직렬 전송시 동기 클럭으로 사용되는 망동기 블록의 전송 기준 클럭을 카운트함으로써 상기 소정 시간을 카운트하는 카운터와; 상기 소정 시간의 카운트 만료시까지 상기 물리계층 제어기에 셀 유효 신호가 수신되지 않으면 상기 물리계층 제어기로부터 해당 물리계층 ID를 전송받아 등록하는 레지스터를 포함하여 이루어지는 것을 특징으로 한다.
나아가, 본 발명의 또다른 특징은 ATM 시스템의 가입자 보드 트래픽 제어 방법에 있어서, ATM 스위치로부터 출력되어 FIFO에 일시 저장되는 ATM 셀을 물리계층 ID에 따라 대응하는 물리계층 FIFO를 통해 프레이머로 출력하는 과정과; 상기 물리계층 FIFO가 셀 유효 신호를 전송하지 않는 경우 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 감지 하는 과정과; 상기 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 상기 FIFO에서 폐기하는 과정을 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 방법을 제공하는데 있다.
더 나아가, 상기 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 감지하는 과정은, 물리계층 제어기에 물리계층 FIFO가 전송하는 셀 유효 신호가 수신되지 않는 경우 망동기 블록의 전송 기준 클럭을 카운트하는 단계와; 상기 카운트 만료전에 물리계층 제어기에 셀 유효 신호가 수신되는지 확인하는 단계와; 상기 확인 결과 카운트 만료시까지 셀 유효 신호가 수신되지 않는 경우 해당 물리계층 FIFO에 연결된 프레이머의 장애를 감지하는 단계를 포함하여 이루어지는 것을 특징으로 하고, 상기 ATM 셀을 FIFO에서 폐기하게 하는 과정은, 상기 카운터의 카운트 만료전에 물리계층 제어기에 셀 유효 신호가 수신되지 않으면 해당 물리계층 ID를 레지스터에 등록하는 단계와; ATM 스위치로부터 출력되어 FIFO에 저장된 ATM 셀의 물리계층 ID를 확인하는 단계와; 상기 레지스터에 등록된 물리계층 ID와 동일한 물리계층 ID를 가지는 ATM 셀을 상기 FIFO에서 폐기하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 ATM 시스템의 가입자 보드 트래픽 제어 장치 및 방법이 적용되는 ATM 가입자 보드의 전체적인 구성은 전술한 도 1과 같으므로 이하 동일한 도면 부호를 사용하기로 하고 본 발명에서 그 기능이 추가된 트래픽 제어부에 대하여 설명하면 다음과 같다.
본 발명에 의한 트래픽 제어부(50)는 첨부된 도면 도 2에 도시된 바와 같이 FIFO 제어기(51)와 제 1디코더(52), 제 2디코더(53), 물리계층 제어기(54), 카운터(55) 및 레지스터(56)로 구성되어 상호 연동하는 구조를 가지며, CPLD(Complex Programmable Logic Device) 혹은 FPGA(Field Programmable GateArray)로 구현된다.
FIFO 제어기(51)는 FIFO(10)로부터 FIFO 출력 대기 신호(FIFO_OR)를 수신하여 FIFO(10)에 출력할 ATM 셀이 저장되어 있음을 감지하고 제 1디코더(52)로 하여금 FIFO(10)에 저장된 ATM 셀의 물리계층 ID를 판독하게 하는 한편, FIFO(10)에서 물리계층 처리부(30) 내부의 해당 물리계층 FIFO(30-1~30-n)로 ATM 셀을 출력토록 하기 위하여 또는 장애가 발생한 프레이머에 연결된 물리계층 FIFO(30-1~30-n)에 해당하는 물리계층 ID를 가지는 ATM 셀을 폐기토록 하기 위하여 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송한다.
제 1디코더(52)는 FIFO 제어기(51)가 FIFO 출력 대기 신호(FIFO_OR)를 수신한 경우 UTOPIA 데이터 버스를 통해 FIFO(10)에 일시 저장되어 출력 대기 중인 ATM 셀의 물리계층 ID를 확인하고, 제 2디코더(53)는 해당 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)가 기록 가능한지 여부를 확인하기 위하여 UTOPIA 어드레스 버스를 통해 어드레스 신호를 대응하는 물리계층 FIFO(30-1~30-n)로 전송한다.
그리고, 물리계층 처리부(30)의 각 물리계층 FIFO(30-1~30-n)는 제 2디코더(53)로부터 어드레스 신호를 수신하여 내부 상태에 따라 기록이 가능한 경우 셀 유효 신호(CLAV)를 물리계층 제어기(54)로 전송한다.
물리계층 제어기(54)는 제 1디코더(52)가 확인한 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)가 전송하는 셀 유효 신호(CLAV)의 수신 여부를 확인하여 FIFO 제어기(51)가 FIFO(10)로 FIFO 판독 인에이블 신호()를 전송함과동시에 물리계층 기록 인에이블 신호()를 해당 물리계층 FIFO(30-1~30-n)로 전송하여 FIFO(10)에서 판독된 ATM 셀이 UTOPIA 데이터 버스를 통해 물리계층 FIFO(30-1~30-n)에 기록되도록 하거나 또는 카운터(55)를 동작시켜 해당 물리계층 FIFO(30-1~30-n)의 장애 여부를 확인하고 장애가 발생한 물리계층 FIFO(30-1~30-n)의 해당 물리계층 ID를 레지스터(56)에 등록하게 한다.
한편, 카운터(55)는 물리계층 FIFO(30-1~30-n)와 프레이머(40-1~40-n)사이의 데이터 직렬 전송시 동기 클럭으로 사용되는 외부 망동기 블록의 전송 기준 클럭(TXR CLK)을 입력받아 소정 시간을 카운트하는데, 이 카운터(55)에 의해 카운트되는 시간은 물리계층 제어기(54)가 해당 물리계층 FIFO(30-1~30-n)로부터 전송되는 셀 유효 신호(CLAV)의 수신을 기다리는 기준 시간으로 사용된다.
즉, 물리계층 제어기(54)가 UTOPIA 어드레스 버스를 통해 어드레스 신호를 수신한 해당 물리계층 FIFO(30-1~30-n)로부터 카운터(55)의 소정 시간내에 셀 유효 신호(CLAV)를 수신하지 못하는 경우는 해당 물리계층 FIFO(30-1~30-n)와 연결된 프레이머(40-1~40-n)에 장애가 발생하였음을 의미한다.
여기서, 카운터(55)는 ATM 셀이 53바이트로 구성되어 있으므로 하나의 ATM 셀이 물리계층 FIFO로부터 프레이머로 출력되는 시간을 카운트하기 위해 9비트 카운터를 사용한다. 즉, 하나의 ATM 셀이 출력하는 데는 '53바이트 * 8 = 424' 클럭이 소요되고 예약된 채널이 약 10% 정도의 전송 지연(lose)되는 경우까지도 충분히 카운트 할 수 있도록 하기 위하여 512(즉,)클럭을 카운트할 수 있는 9비트 카운터를 사용하는 것이다.
레지스터(56)는 카운터(55)의 카운트 만료시까지 셀 유효 신호(CLAV)가 물리계층 제어기(54)에 수신되지 않으면 물리계층 제어기(54)로부터 해당 물리계층 의 ID 정보를 입력받아 물리계층 ID를 등록하여 FIFO(10)에 입력되는 해당 물리계층 ID를 가지는 ATM 셀을 FIFO 제어기(51)가 폐기토록 한다.
상기와 같은 구성을 가지는 본 발명에 의한 트래픽 제어부(50)의 동작을 첨부된 도면 도 3을 참조하여 상세하게 설명하면 다음과 같다.
먼저 FIFO(10)는 ATM 스위치로부터 UTOPIA 버스를 통해 ATM 셀을 입력받은 경우 FIFO 출력 대기 신호(FIFO_OR)를 FIFO 제어기(51)로 전송한다.
이에, FIFO 제어기(51)는 FIFO(10) 내부에 출력할 ATM 셀이 저장되어 있음을 감지하고 해당 감지 신호를 제 1디코더(52)에 전송하여, 제 1디코더(52)가 FIFO에 일시 저장되어 출력 대기 중인 첫번째 ATM 셀의 첫번째 더블워드(double word)를 UTOPIA 데이터 버스를 통해 판독하여 ATM 셀이 출력되어야 할 물리계층 ID를 확인하게 한 후(스텝 S301), 제 1디코더(52)에 의해 확인된 물리계층 ID가 레지스터(56)에 등록된 물리계층 ID와 동일한지 여부를 확인한다(스텝 S302).
상기 확인 결과, ATM 셀의 물리계층 ID가 레지스터(56)에 등록된 장애가 발생한 물리계층 ID와 동일한 경우, FIFO 제어기(51)는 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송하여 해당 물리계층 ID를 가지는 ATM 셀을 판독하여 폐기한다(스텝 S307). 즉, FIFO 제어기(51)가 FIFO 판독 인에이블신호()를 FIFO(10)에 전송하여 해당 ATM 셀을 판독하여 UTOPIA 데이터 버스로 출력은 하지만 물리계층 제어기(54)가 물리계층 기록 인에이블 신호()를 해당 물리계층 FIFO(30-1~30-n)에 전송하지 않음으로써, FIFO(10)에서 출력된 ATM 셀이 해당 물리계층 FIFO(30-1~30-n)에 기록되지 못함으로써 폐기되는 것이다.
한편, 상기 스텝 S302의 확인 결과, ATM 셀의 물리계층 ID와 동일한 물리계층 ID가 레지스터(56)에 등록되어 있지 않은 경우, 제 2디코터(53)는 제 1디코더(52)가 확인한 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)로 어드레스 신호를 전송하고, 물리계층 제어기(54)는 해당 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)가 전송하는 셀 유효 신호(CLAV)를 통해 해당 물리계층 FIFO(30-1~30-n)에 기록 가능한지 여부를 확인한다(스텝 S303).
상기 확인 결과 해당 물리계층 FIFO(30-1~30-n)로부터 전송된 셀 유효 신호(CLAV)가 물리계층 제어기(54)에 수신된 경우 즉, 해당 물리계층 FIFO(30-1~30-n)에 기록 가능한 경우 물리계층 제어기(54)는 FIFO 제어기(51)가 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송함과 동시에 물리계층 기록 인에이블 신호()를 물리계층 처리부(30)로 전송하여 FIFO(10)에서 판독된 ATM 셀이 해당 물리계층 FIFO(30-1~30-n)에 기록되도록 한다(스텝 S308).
한편, 상기 스텝 S303의 확인 결과 물리계층 제어기(54)에 셀 유효 신호(CLAV)가 수신되지 않는 경우, 물리계층 제어기(54)는 카운터(55)가프레이머(40-1~40-n)로 입력되는 전송 기준 클럭(TXR CLK)을 입력받아 카운트를 시작하게 하고(스텝 S304), 카운터(55)의 카운트 만료시까지 해당 물리계층 FIFO(30-1~30-n)의 셀 유효 신호(CLAV)가 수신되는지 여부를 확인한다(스텝 S305).
상기 확인 결과, 카운터(55)의 카운트 만료시까지 물리계층 제어기(54)에 해당 물리계층 FIFO(30-1~30-n)의 셀 유효 신호(CLAV)가 수신되지 않으면 레지스터(56)는 물리계층 제어기(54)로부터 해당 물리계층의 ID 정보를 입력받아 물리계층 ID를 등록하고(스텝 S306), FIFO 제어기(51)는 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송하여 FIFO(10)에서 해당 물리계층 ID를 가지는 ATM 셀을 판독하여 폐기 한다(스텝 S307).
그러나, 상기 스텝 S305의 확인 결과 카운터(55)의 카운트 만료 전에 물리계층 제어기(54)에 해당 물리계층 FIFO(30-1~30-n)의 셀 유효 신호(CLAV)가 수신된 경우, 물리계층 제어기(54)는 FIFO 제어기(51)가 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송함과 동시에 물리계층 기록 인에이블 신호()를 물리계층 처리부(30)으로 전송하여 FIFO(10)에서 판독된 ATM 셀이 해당 물리계층 FIFO(30-1~30-n)에 기록되도록 한다(스텝 S308).
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 ATM 시스템의 가입자 보드에서 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 판별하게 함으로써, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 FIFO에서 폐기시킬 수 있고, 또한 이를 통해 FIFO에 저장된 다른 정상적인 프레이머와 연결된 물리계층 FIFO로 출력되는 ATM 셀의 트래픽을 원활하게 처리할 수 있는 효과가 있다.

Claims (5)

  1. ATM 스위치로부터 UTOPIA 버스를 통해 ATM 셀을 입력받아 저장하는 FIFO와, 상기 FIFO에 저장된 ATM 셀을 물리계층 ID에 따라 대응하는 물리계층 FIFO에 저장했다가 프레이머로 출력하는 물리계층 처리부를 구비하는 ATM 시스템의 가입자 보드 트래픽 제어 장치에 있어서,
    상기 FIFO와 물리계층 처리부를 제어하여 ATM 스위치로부터 출력되는 ATM 셀을 가입자 선로측의 프레이머로 출력하되, 망동기 블록의 전송 기준 클럭을 카운트하여 상기 프레이머의 장애 발생 여부를 감지하고, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 상기 FIFO에서 폐기토록 제어하는 트래픽 제어부를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 장치.
  2. 제 1항에 있어서,
    상기 트래픽 제어부는, FIFO 출력 대기 신호를 수신하여 상기 FIFO에 ATM 셀이 저장되어 있음을 감지하고, FIFO 판독 인에이블 신호를 전송하여 상기 FIFO에서 ATM 셀을 출력하게 하거나 또는 장애가 발생한 물리계층 ID를 가지는 ATM 셀을 폐기하게 하는 FIFO 제어기와;
    상기 FIFO 제어기에 의해 상기 FIFO의 ATM 셀 저장이 감지되면, 상기 FIFO에저장된 ATM 셀의 물리계층 ID를 확인하여 해당 정보를 전송하는 제 1디코더와;
    상기 제 1디코더가 전송하는 해당 물리계층 ID 정보를 수신하여 대응하는 물리계층 FIFO로 어드레스 신호를 전송하는 제 2디코더와;
    상기 제 1디코더가 전송하는 해당 물리계층 ID 정보를 수신하고 대응하는 물리계층 FIFO가 전송하는 셀 유효 신호의 수신 여부를 확인하여 상기 FIFO 제어기의 FIFO 판독 인에이블 신호 전송과 동시에 물리계층 기록 인에이블 신호를 해당 물리계층 FIFO로 전송하거나 또는 소정 시간내에 셀 유효 신호의 수신 여부를 확인함으로써 해당 물리계층 FIFO의 장애 여부를 판별하고 장애가 발생한 물리계층 FIFO의 해당 물리계층 ID의 등록을 제어하는 물리계층 제어기와;
    상기 물리계층 제어기의 제어에 의해 동작하여 상기 물리계층 FIFO와 프레이머사이의 데이터 직렬 전송시 동기 클럭으로 사용되는 망동기 블록의 전송 기준 클럭을 카운트 함으로써 상기 소정 시간을 카운트하는 카운터와;
    상기 소정 시간의 카운트 만료시까지 상기 물리계층 제어기에 셀 유효 신호가 수신되지 않는 경우 상기 물리계층 제어기의 제어에 따라 해당 물리계층 ID를 전송받아 등록하는 레지스터를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 장치.
  3. ATM 시스템의 가입자 보드 트래픽 제어 방법에 있어서,
    ATM 스위치로부터 출력되어 FIFO에 일시 저장되는 ATM 셀을 물리계층 ID에따라 대응하는 물리계층 FIFO를 통해 프레이머로 출력하는 과정과;
    상기 물리계층 FIFO가 셀 유효 신호를 전송하지 않는 경우 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 감지 하는 과정과;
    상기 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 상기 FIFO에서 폐기하는 과정을 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 방법.
  4. 제 3항에 있어서,
    상기 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 감지하는 과정은, 물리계층 제어기에 물리계층 FIFO가 전송하는 셀 유효 신호가 수신되지 않는 경우 망동기 블록의 전송 기준 클럭을 카운트하는 단계와;
    상기 카운트 만료전에 물리계층 제어기에 셀 유효 신호가 수신되는지 확인하는 단계와;
    상기 확인 결과 카운트 만료시까지 셀 유효 신호가 수신되지 않는 경우 해당 물리계층 FIFO에 연결된 프레이머의 장애를 감지하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 방법.
  5. 제 3항에 있어서,
    상기 ATM 셀을 FIFO에서 폐기하게 하는 과정은, 상기 카운터의 카운트 만료전에 물리계층 제어기에 셀 유효 신호가 수신되지 않으면 해당 물리계층 ID를 레지스터에 등록하는 단계와;
    ATM 스위치로부터 출력되어 FIFO에 저장된 ATM 셀의 물리계층 ID를 확인하는 단계와;
    상기 레지스터에 등록된 물리계층 ID와 동일한 물리계층 ID를 가지는 ATM 셀을 상기 FIFO에서 폐기하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 방법.
KR10-2001-0073271A 2001-11-23 2001-11-23 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법 KR100405847B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0073271A KR100405847B1 (ko) 2001-11-23 2001-11-23 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0073271A KR100405847B1 (ko) 2001-11-23 2001-11-23 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030042571A true KR20030042571A (ko) 2003-06-02
KR100405847B1 KR100405847B1 (ko) 2003-11-14

Family

ID=29571029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0073271A KR100405847B1 (ko) 2001-11-23 2001-11-23 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100405847B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696196B1 (ko) * 2005-12-09 2007-03-20 한국전자통신연구원 Ｓｄｈ／ｓｏｎｅｔ를 이용한 ｖｐｗｓ망에서의유지보수신호 전파 방법
KR100757876B1 (ko) * 2006-01-11 2007-09-11 삼성전자주식회사 적어도 하나 이상의 외부 국선 신호를 이용한 동기화시스템 및 제어방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696196B1 (ko) * 2005-12-09 2007-03-20 한국전자통신연구원 Ｓｄｈ／ｓｏｎｅｔ를 이용한 ｖｐｗｓ망에서의유지보수신호 전파 방법
KR100757876B1 (ko) * 2006-01-11 2007-09-11 삼성전자주식회사 적어도 하나 이상의 외부 국선 신호를 이용한 동기화시스템 및 제어방법

Also Published As

Publication number Publication date
KR100405847B1 (ko) 2003-11-14

Similar Documents

Publication Publication Date Title
US5301186A (en) High speed transmission line interface
JPS60148249A (ja) メツセ−ジ除去方法
JPH05136804A (ja) Ａｔｍセル誤り処理システム
KR19990067626A (ko) 패킷송수신장치및패킷수신장치
JPS6262695A (ja) デ−タ信号伝送方法および装置
KR100405847B1 (ko) 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법
GB2062419A (en) Improvements in or relating to information retrieval
JP2692773B2 (ja) エラー訂正装置
CN100553227C (zh) 网络通讯的装置及其方法
US6282203B1 (en) Packet data transmitting apparatus, and method therefor
KR950007436B1 (ko) 선입선출 메모리 테스트방법
JP3095060B2 (ja) Ａｔｍスイッチ装置
JPH0251934A (ja) リンクレイヤ制御方式
KR100211960B1 (ko) 패리티 방식을 이용한 프레임 구별방법
JP2000269977A (ja) Ａｔｍスイッチデバイスの故障検出システム
JP2848370B2 (ja) 通信回線監視装置
JP2944653B1 (ja) Ａｔｍ−ｌａｎ・ｐｈｙ回路のｈｅｃ検査方法及びそのシステム
KR970009755B1 (ko) 고성능 프로세서간 통신망 노드의 프레임 어드레스 검사기
CN117675954A (zh) 一种将数据包协议转换为高速并行通讯协议的转换桥
KR100288374B1 (ko) 에스램을통한로컬버스와타블럭간의통신장치및방법
JP2948046B2 (ja) Ａｔｍ伝送システムにおけるデータチェック方式
JPH05158891A (ja) 同報送信における応答情報収集方式
JP2004007848A (ja) フロー制御方法およびシステム
JPH07264195A (ja) セル伝送方法
KR19990051059A (ko) 병렬 에이티엠 트래픽 측정/제어 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091030

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee