KR20030029003A - The BGA package process control system related to X-mark - Google Patents
The BGA package process control system related to X-mark Download PDFInfo
- Publication number
- KR20030029003A KR20030029003A KR1020010062253A KR20010062253A KR20030029003A KR 20030029003 A KR20030029003 A KR 20030029003A KR 1020010062253 A KR1020010062253 A KR 1020010062253A KR 20010062253 A KR20010062253 A KR 20010062253A KR 20030029003 A KR20030029003 A KR 20030029003A
- Authority
- KR
- South Korea
- Prior art keywords
- bga
- visual inspection
- semiconductor
- mark
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H10P72/0616—
-
- H10W72/0112—
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명의 엑스 마크를 고려한 비지에이(BGA) 패키지공정 제어시스템은, BGA 칩유니트(chip unit)에 대한 시각검사시 방향성(orientation)과 X마크 상태를 검사하고 이를 토대로 BGA 패키지 반도체 공정의 각 과정을 제어하여 양호(good)로 판명된 반도체 칩에 대해 플럭스압착(flux squeeze)과 볼접착(ball attach)을 실시하도록 하는 BGA 반도체 IC의 패키지 공정에 관한 것이다.The BGA package process control system considering the X mark of the present invention examines the orientation and X mark state during visual inspection of the BGA chip unit, and based on this process, each process of the BGA package semiconductor process The present invention relates to a package process of a BGA semiconductor IC for controlling flux squeeze and ball attaching to a semiconductor chip that has been found to be good by controlling the control.
본 발명은 BGA 칩유니트의 각 반도체칩들에 X마크를 판별하는 시각검사수단, 시각검사 결과를 입력받아 소정 형식으로 처리하는 시각검사처리시스템, 및 시각검사에서 양호(good)으로 판명된 BGA 칩유니트의 해당 반도체 칩에 대해 시각검사의 후속공정들을 진행시키도록 BGA 패키지 공정장비의 관련부분을 제어하는 메인시스템콘솔을 포함하고 있다.The present invention provides a visual inspection means for determining an X mark on each semiconductor chip of a BGA chip unit, a visual inspection processing system for receiving a visual inspection result and processing the result in a predetermined format, and a BGA chip which is found to be good in visual inspection. It includes a main system console that controls the relevant part of the BGA package process equipment to allow subsequent processing of visual inspection on the unit's corresponding semiconductor chip.
따라서, 본 발명은 종래 BGA 칩유니트의 모든 반도체칩에 수행했던 플럭스압착과정과 볼접착과정에 따른 경제적 시간적 손실을 줄일뿐만 아니라 완성된 BGA 반도체 IC의 수율(U.P.H)을 높이는 효과가 있다.Therefore, the present invention not only reduces the economic time loss caused by the flux pressing process and the ball bonding process performed on all the semiconductor chips of the conventional BGA chip unit, but also increases the yield (U.P.H) of the completed BGA semiconductor IC.
Description
본 발명은 비지에이(BGA ; Ball Grid Array) 반도체 IC의 패키지 공정에 관한 것으로, 자세하게는 인입된 BGA 칩유니트(chip unit)에 대한 시각검사시 방향성(orientation)과 X마크 상태를 검사하고 이를 토대로 BGA 패키지 반도체 공정의 각 과정을 제어하여 양호(good)로 판명된 반도체 칩에 대해 플럭스압착(flux squeeze)과 볼접착(ball attach)을 실시하도록 하는, 엑스 마크를 고려한 비지에이(BGA) 패키지공정 제어시스템을 제시한 것이다.The present invention relates to a package process of a ball grid array (BGA) semiconductor IC. In detail, the present invention examines orientation and an X mark state upon visual inspection of an inserted BGA chip unit. BGA package process considering X mark that controls each process of BGA package semiconductor process to perform flux squeeze and ball attach to semiconductor chips that are found to be good The control system is presented.
반도체 IC(Intergrated Circuit)의 패키징(packaging) 공정은 여러 단계의 반도체 공정에서 후치공정에 속하는 공정으로, 이는 반도체 칩과 외부의 회로와 연결이 가능하도록 칩에 외부 리드를 형성하고 반도체 소자를 보호할 수 있도록 적절한 물질로 패키징하는 것이라 할 수 있다.The packaging process of semiconductor ICs is a post process process in several stages of semiconductor process, which forms external leads and protects semiconductor elements so that they can be connected to semiconductor chips and external circuits. It can be said to be packaged with a suitable material so that it can be.
일정한 방식의 패키징과정에 의해 완성된 반도체 패키지는 패키지 내부에 위치하는 반도체 소자를 습기와 오염으로부터 보호해 주며, 접착과 기타 회로요소는 부식과 기계적인 충격을 방지해 준다.The semiconductor package, completed by a certain type of packaging process, protects the semiconductor devices located inside the package from moisture and contamination, while adhesion and other circuit elements prevent corrosion and mechanical shock.
통상적으로 반도체 패키지는 구조 등에 따라 칩 온 리드(chip on lead, COL)패키지, 리드 온 칩(lead on chip, LOC)패키지, 비지에이(BGA) 패키지 등으로 구분되며, 이외에도 새로운 패키징 방식에 대한 연구가 계속되고 있다.In general, semiconductor packages are classified into chip on lead (COL) packages, lead on chip (LOC) packages, and BGA packages according to their structure. Is going on.
이 중 BGA 패키지는 외부와의 전기적 신호전달을 위하여 기판상에 형성된 회로에 부착시켜 외부와의 전기적 신호를 전달하는 통로가 되도록 다수의 볼(솔더볼)을 구비하는 패키징 방식으로, 다른 패키지에 비해 그 실장밀도를 증가시킬 수 있으며 최근 반도체칩의 고집적화됨에 따라 다수의 반도체 패키징 공정으로 적용되고있다.Among them, the BGA package is a packaging method in which a plurality of balls (solder balls) are attached to a circuit formed on a substrate to transmit an electrical signal to the outside, and become a passage for transmitting an electrical signal to the outside. The mounting density can be increased and as semiconductor chips have been highly integrated in recent years, they have been applied to many semiconductor packaging processes.
아울러 이러한 BGA 패키지의 패키징 공정은 입력된 BGA 칩유니트에 대한 시각검사, 플럭스도트(flux dot) 형성을 위한 플럭스압착(flux squeeze)과정, 볼접착(ball attach)과정, 그리고 관련후속단계들의 순으로 진행되는 것이 일반적이다.In addition, the packaging process of this BGA package is visual inspection of the input BGA chip unit, flux squeeze process for forming a flux dot, ball attach process, and related subsequent steps. It is common to proceed.
도 1은 일반적인 BGA 칩유니트에 대한 사시도이다.1 is a perspective view of a general BGA chip unit.
도시한 바와 같이, 종래 BGA 패키징 공정에는 패키징 장비로 최초 BGA 패키지을 위한 반도체칩이 다수 접안된 BGA 칩유니트(100)가 입력된다. 이후 실시되는 BGA 공정의 시각검사(vision inspection)에서는 이러한 BGA 칩유니트(100)의 보우트/스트립(boat/strip)에 대한 방향성(orientation)검사만을 실시하였다.As shown, in the conventional BGA packaging process, a BGA chip unit 100 into which a plurality of semiconductor chips for the first BGA package is docked as a packaging equipment is input. In the vision inspection of the BGA process, which is performed later, only the orientation inspection of the boat / strip of the BGA chip unit 100 was performed.
도시한 바와 같이, BGA 칩유니트(100)에는 방향성 검사를 위해 한쪽 끝을 제거하는 방식 등에 의해 방향성 표시(A)가 형성되어 있다.As shown in the figure, the directional display A is formed in the BGA chip unit 100 by a method of removing one end for directional inspection.
따라서 종래의 일반적인 BGA 패키지 공정장비에서는 이러한 방향성 표시(A)를 일률적으로 한쪽 방향으로 정렬하여 인입시키고, 시각검사(vision inspection)에서 보우트/스트립(boat/strip)상태의 BGA 칩유니트(100)가 일정한 방향으로 인입되고 있는 지를 검사하게 된다. 여기서 BGA 칩유니트(100)의 방향이 잘못되어 있으면 공정라인의 후속단계에서 이를 올바르게 정렬시켜 BGA 패키지 공정장비로 인입시키게 된다.Therefore, in the conventional general BGA package processing equipment, the directional marking A is uniformly aligned in one direction, and the BGA chip unit 100 in the boat / strip state is visually inspected. It checks whether it is being pulled in a certain direction. If the direction of the BGA chip unit 100 is wrong here, it is correctly aligned in the subsequent step of the process line and introduced into the BGA package process equipment.
BGA 칩유니트(100)는 중앙에 다수의 반도체칩(101)이 접안된 상태이고, BGA 패키지 공정장비로 인입시키기 전에 이미 접안된 반도체칩의 상태에 따라 이미 양호(good)와 불량(reject)이 판별되며, 불량한 반도체 칩에는 그 후면에 불량한 상태를 나타내는 X마크(X-mark)가 표시되어 있는 상태이다.In the BGA chip unit 100, a plurality of semiconductor chips 101 are docked in the center, and good and rejects are already generated depending on the state of the semiconductor chip that is already docked before being introduced into the BGA package process equipment. It is determined that the bad semiconductor chip has an X mark (X-mark) indicating a bad state on its rear surface.
전술한 바와 같이, BGA칩유니트(100)에 대한 시각검사가 행해진 이후 BGA 반도체 패키지를 완성하기 위한 플럭스압착(flux squeeze)과정, 볼접착(ball attach)과정이 행해지고, 이 후 후속단계들에 의해 BGA패키지 반도체 IC로 완성된다.As described above, after the visual inspection of the BGA chip unit 100 is performed, a flux squeeze process and a ball attach process for completing the BGA semiconductor package are performed, followed by subsequent steps. Completed with BGA package semiconductor IC.
하지만 종래의 BGA 패키징 공정에서는 X마크에 상관없이 모든 BGA 칩유니트(100)의 반도체칩(101)에 대해 플럭스압착(flux squeeze)과 솔더볼접착(ball attach)을 수행하는 문제점이 있었다. 즉 X마크된 반도체칩은 이미 불량의 상태이므로 플럭스압착(flux squeeze)과 솔더볼 접착(ball attach), 그리고 관련 후속과정들이 필요없으나, 이를 구분하여 제어하지 못하고 모든 BGA 칩유니트(100)의 반도체칩(101)들에 대해 패키징을 위한 후속과정들을 실시하는 문제점이 있었다.However, in the conventional BGA packaging process, there is a problem of performing flux squeeze and solder ball bonding on the semiconductor chips 101 of all the BGA chip units 100 regardless of the X mark. In other words, since the X-marked semiconductor chip is already in a bad state, there is no need for flux squeeze, solder ball attach, and related follow-up processes, but it is not possible to control them separately and to control the semiconductor chips of all BGA chip units 100. There has been a problem with the following processes for packaging the (101).
따라서 종래의 이러한 BGA 공정은 불필요한 플럭스도트(flux dot)와 솔더볼의 허비에 의한 경제적 손실은 물론, 공정시간을 낭비함에 따라 완성된 BGA 반도체 패키지에 대한 수율을 떨어뜨리는 문제점이 있었다.Therefore, the conventional BGA process has a problem of lowering the yield of the completed BGA semiconductor package as well as wasteful process time, as well as economic loss due to unnecessary flux dots and waste balls.
따라서, 전술한 문제점을 해결하기 위한 본 발명의 목적은, 인입된 BGA 칩유니트에 대한 시각검사시 방향성(orientation)과 X마크 상태를 검사하고 이를 토대로 BGA 패키지 반도체 공정의 각 과정을 제어하여 양호(good)로 판명된 반도체 칩에 대해 플럭스압착(flux squeeze)과 볼접착(ball attach)을 실시하도록 하는, 엑스 마크를 고려한 비지에이(BGA) 패키지공정 제어시스템에 관한 기술을 제공함에 있다.Accordingly, an object of the present invention for solving the above problems is to check the orientation and X mark state during visual inspection of the incoming BGA chip unit and to control each process of the BGA package semiconductor process based on this The present invention provides a technique for BGA package process control system considering X mark, which performs flux squeeze and ball attach on a semiconductor chip which is found to be good.
이를 위해서는 BGA 방식 반도체 IC의 패키징 공정에 대한 전반적인 이해와 함께 플럭스압착, 볼접착 등의 접착특성, 그리고 각각의 과정들이 서로 유기적 연동시키기 위한 시간(timing)의 제어가 요구된다. 아울러 X마크 상태에 대한 처리와 데이터베이스, 그리고 이를 이용한 정밀한 제어가 필요하다.To this end, the overall understanding of the packaging process of the BGA-type semiconductor IC, the adhesion characteristics such as flux bonding, ball bonding, and control of the timing (timing) for each process to organically interlock with each other. In addition, there is a need for processing of X mark status, a database, and precise control using the same.
도 1은 일반적인 BGA 유니트에 대한 사시도.1 is a perspective view of a typical BGA unit.
도 2는 본 발명의 일실시예에 따른 엑스 마크를 고려한 비지에이(BGA) 패키지공정 제어시스템의 구성도.2 is a block diagram of a BGA package process control system considering the X mark according to an embodiment of the present invention.
도 3은 본 발명의 BGA 패키지 장비에서 동작되는 과정에 대한 타이밍차트의 도면.3 is a timing chart for the process of operating in the BGA package equipment of the present invention.
-- 도면의 주요부분에 대한 부호의 설명 ---Explanation of symbols for the main parts of the drawing-
100 : BGA 유니트100: BGA Unit
200 : BGA 패키지 장비200: BGA Package Equipment
210 : 시각검사수단210: visual inspection means
211 : 카메라 212 : 시각등(vision light)211: camera 212: vision light
300 : 시각검사처리시스템(vision system)300: vision inspection system
400 : 메인시스템콘솔(main system console)400: main system console
이와 같은 목적을 달성하기 위한 본 발명에 따른 엑스 마크를 고려한 비지에이(BGA) 패키지공정 제어시스템은, 비지에이(BGA) 반도체의 패키지공정장비에 있어서,BGA package process control system considering the X-mark according to the present invention for achieving the above object, in the package process equipment of BGA semiconductor,
비지에이(BGA) 패키지 공정장비로 인입된 비지에이(BGA) 칩유니트의 각 반도체칩들에 대한 소정의 불량표시를 판별하여 검사결과를 출력하는 시각검사수단, 시각검사수단으로부터의 시각검사 결과를 입력받아 소정 형식으로 처리하는 시각검사처리시스템, 및 시각검사처리시스템의 처리결과를 입력받아 시각검사에서 양호(good)으로 판명된 비지에이(BGA) 칩유니트의 해당 반도체 칩에 대해 시각검사의 후속공정들을 진행시키도록 비지에이(BGA) 패키지 공정장비의 관련부분을 제어하는 메인시스템콘솔을 포함하여 구성된다.The visual inspection means and the visual inspection results from the visual inspection means for determining a predetermined defect indication for each semiconductor chip of the BGA chip unit introduced into the BGA package processing equipment and outputting the inspection result. A visual inspection processing system that receives inputs and processes them in a predetermined format, and a visual inspection is performed on a corresponding semiconductor chip of a BGA chip unit which receives inputs of processing results of the visual inspection processing system and is found to be good in visual inspection. It includes a main system console that controls the relevant parts of the BGA packaged process equipment to process the processes.
이하 첨부된 도면을 참조하여 본 발명을 자세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 엑스 마크를 고려한 비지에이(BGA) 패키지공정 제어시스템의 구성도이다.2 is a block diagram of a BGA package process control system considering X marks according to an embodiment of the present invention.
도시한 바와 같이 본 실시예의 BGA 제어공정 시스템은 카메라(211)와 시각등(212, vision light)에 의한 시각검사수단(210), 시각검사처리시스템(300, vision system), 그리고 메인시스템콘솔(400, main system console)로 크게 구분할 수 있다. 그리고 이러한 메인시스템콘솔(400)은 BGA 패키지 장비(200)의 관련부분을 제어하여 시각검사후의 후속공정을 진행시킨다.As shown, the BGA control process system of the present embodiment includes a visual inspection means 210, a vision inspection processing system 300, and a main system console by a camera 211 and a vision light 212. 400, main system console). And the main system console 400 controls the relevant portion of the BGA package equipment 200 to proceed to the subsequent process after the visual inspection.
전술한 바와 같이 BGA 패지키 공정은 반도체칩이 다수 접안된 BGA 칩유니트에 시각검사과정, 플럭스압착과정, 볼접착과정, 그리고 외형패키지 및 후속완성과정 등을 실시하여 BGA 반도체 IC를 완성시키게 된다. 그리고 이러한 BGA 패키지 공정을 실시하기 이전의 일련된 공정들을 통하여 BGA 칩유니트의 각 반도체 칩에는 해당 반도체칩이 양호(good)한 상태가 아닌 경우, 불량(reject)을 나타내는 일종의 불량표시로서 X마크(X-mark)를 해 주게 된다. 따라서 BGA 패키지 장비로 인입된 BGA 칩유니트에는 불량한 반도체칩에 대해 X마크가 된 상태로 인입된다.As described above, the BGA package process completes a BGA semiconductor IC by performing a visual inspection process, a flux pressing process, a ball bonding process, an external package, and a subsequent completion process on a BGA chip unit in which a plurality of semiconductor chips are docked. Through a series of processes prior to the BGA package process, each semiconductor chip of the BGA chip unit has an X mark (A mark) indicating a defect when the semiconductor chip is not in a good state. X-mark). Therefore, the BGA chip unit introduced into the BGA package equipment is inserted with the X mark on the defective semiconductor chip.
본 실시예의 시각검사수단(210)은 BGA 패키지 장비(200)로 인입된 BGA 칩유니트에 대해 시각검사를 실시하게 된다. 이러한 시각검사에 있어서 본 발명에서는 종래와 달리 방향성(orientation)검사와 동시에 X마크(X-mark)에 대한 시각검사(vision inspection)도 실시하여 검사결과를 시각검사처리시스템(300)으로 전달한다.The visual inspection means 210 of the present embodiment performs a visual inspection on the BGA chip unit introduced into the BGA package device 200. In the present invention, in the present invention, vision inspection is also performed on the X-mark at the same time as the orientation test, and the inspection result is transmitted to the visual inspection processing system 300.
시각검사처리시스템(300)은 시각검사수단(210)으로부터의 검사결과를 입력받아 자체적으로 처리하여 데이터베이스하고 처리된 결과를 다음의 메인시스템콘솔(400)로 전달하게 된다.The visual inspection processing system 300 receives the inspection result from the visual inspection means 210, processes itself, and transmits the database to the next main system console 400.
메인시스템콘솔(400)은 BGA 반도체 IC 제작의 모든 공정을 관장하는 부분이다. 따라서 BGA 반도체 IC 제작은 중앙의 메인시스템콘솔(400)의 제어에 따라 순서적으로 진행하게 된다. 본 실시예의 시각검사처리시스템(300)도 이러한 메인시스템 콘솔(400)에 연결된 부분공정장치가 되는 것이며, 따라서 메인시스템콘솔(400)은 현재 진행되고 있는 시각검사에 대한 BGA 칩유니트의 일련번호와 해당 BGA 칩유니트에서 X마크된 반도체칩의 번호를 저장하여 패키지 공정제어에 이용하게 된다.The main system console 400 is a part that manages all processes of BGA semiconductor IC manufacturing. Therefore, the manufacturing of the BGA semiconductor IC proceeds in sequence under the control of the central main system console 400. The visual inspection processing system 300 of the present embodiment is also a partial process device connected to the main system console 400. Therefore, the main system console 400 is connected with the serial number of the BGA chip unit for the visual inspection currently in progress. The X-marked semiconductor chip number is stored in the corresponding BGA chip unit and used for package process control.
BGA 패키지 공정에서 시각검사과정 이후에는 BGA 칩유니트의 각 반도체칩에 플럭스압착과 볼접착을 각각 실시하게 된다.After the visual inspection in the BGA package process, flux compression and ball bonding are performed on each semiconductor chip of the BGA chip unit.
도 2의 BGA 패키지 장비(200)에서는 먼저 플럭스압착부(210)에서 BGA 칩유니트의 보우트/스트립(boat/strip)에 플럭스압착을 실시하고, 이후 볼접착부(230)에서 압착된 플럭스도트 상부에 솔더볼을 접착(attach)시키게 된다. 별도의 공정으로 구분할 수도 있지만 통상적으로 시각검사과정은 BGA 반도체 패키지 공정의 일부분으로 이해되고 있으며, 대게 시각검사수단(210)은 BGA 패키지 장비(200)를 구성하는 일부분으로 이해되고 있다.In the BGA package device 200 of FIG. 2, the flux compression is first performed on the boat / strip of the BGA chip unit in the flux compression unit 210, and then on the flux dot upper portion compressed in the ball adhesion unit 230. The solder balls will be attached. Although it may be classified as a separate process, the visual inspection process is generally understood as a part of the BGA semiconductor package process, and the visual inspection means 210 is generally understood as a part constituting the BGA package equipment 200.
시각검사 후 진행되는 플럭스압착과정은 BGA 반도체 스트립에 솔더볼을 부착시키는 전단계로 따라서 스트립패턴(strip pattern)상에 최초 플럭스도트(flux dot)를 정확히 위치시키는 것이 매우 중요하다.The flux compression process after visual inspection is a step prior to attaching solder balls to the BGA semiconductor strip, so it is very important to accurately place the initial flux dot on the strip pattern.
이러한 플럭스도트의 형성방법은 다양하지만 본 출원인에 의한 한국특허출원 제2001-39902호(명칭:플럭스 도팅시스템)의 기술과 방법을 이용하여 형성하는 것이 바람직하며, 이 경우 정확한 플럭스도트를 형성시킴으로써 손실을 줄일 수 있다.Although the method of forming the flux dot is various, it is preferable to form using the technique and method of Korean Patent Application No. 2001-39902 (name: flux dotting system) by the applicant, in this case, the loss by forming the correct flux dot Can be reduced.
상기한 본 출원인의 플럭스 도팅시스템은 플럭스가 토출되는 멀티노즐의 노즐바디 전반부에 일정량의 플럭스를 토출시키기 위한 노즐팁이 형성되어 있어, 스트립패턴의 회로선로에 일정량의 플럭스를 매우 정확하게 위치시키게 되며, 후술하겠지만 이렇게 형성된 미완성 BGA패키지에 본 발명의 볼 부착방법에 따라 솔더볼을 부착하는 경우 완성된 반도체IC의 수율을 높일 수 있는 기술이다. 아울러 본 실시예의 BGA 패키지 장비(200)에서 이러한 본 출원인의 플럭스 도팅시스템이 플럭스압착부(220)로 적용될 수 있다.Applicant's flux dotting system described above is formed with a nozzle tip for discharging a certain amount of flux in the first half of the nozzle body of the multi-nozzle in which the flux is discharged, thereby placing a certain amount of flux on the circuit line of the strip pattern very accurately, As will be described later, when the solder ball is attached to the unfinished BGA package thus formed according to the ball attachment method of the present invention, the yield of the completed semiconductor IC is increased. In addition, in the BGA package device 200 of the present embodiment, the applicant's flux dotting system may be applied to the flux crimping unit 220.
플럭스압착과정 후에는 볼접착(ball attach)과정이 실시되며 이러한 볼접착(ball attach)과정은 형성된 플럭스도트상부에 솔더볼을 형성시키는 것이다. 이러한 솔더볼의 형성방법 역시 다양하지만, 본 출원인에 의한 한국특허출원 제2001-49715호(명칭:솔더볼 부착장비의 볼멀티노즐과 비지에이 패키지의 볼 부착방법)의 기술과 방법을 이용하여 형성하는 것이 바람직하다.After the flux pressing process, a ball attaching process is performed, and this ball attaching process is to form solder balls on the formed flux dot. The method of forming such solder balls is also various, but it is formed using the technique and method of Korean Patent Application No. 2001-49715 (name: ball multi-nozzle of solder ball attachment equipment and ball attachment method of a BG package) by the present applicant. desirable.
상기한 본 출원인의 '솔더볼 부착장비의 볼멀티노즐과 비지에이 패키지의 볼부착방법'에서는, 복수의 솔더볼을 개별적으로 흡입부착하여 소정 패턴의 정해진 위치에 부착시킬 수 있도록 내부에 소정의 통기관을 형성시켜 자체 몸체로부터 복수의 핀들을 돌출시켜 형성시킨 볼멀티노즐을 이용하게 된다.In the present applicant's 'ball multi-nozzle of the solder ball attaching equipment and the ball attaching method of the BG package', a predetermined vent pipe is formed therein so that a plurality of solder balls can be individually attached and attached to a predetermined position of a predetermined pattern. By using the ball multi-nozzle formed by protruding a plurality of pins from the body itself.
그리고 이러한 볼멀티노즐을 이용한 비지에이 패키지의 볼 부착방법은, 최초 솔더볼배열단계에서 개별적인 정렬을 위한 소정의 플레이트에 복수의 상기 솔더볼을 각각 흡입부착하여 배열시키게 된다. 이후 솔더볼부착단계에서는 배열된 솔더볼을 전달받아 복수의 소정 부착핀들에 각각 흡입부착시키게 되며, 다음의 솔더볼이송단계에서는 개별적으로 부착된 솔더볼을 소정의 위치로 이동시키게 된다. 그리고 마지막의 솔더볼부착단계에서는 이송된 솔더볼을 소정 위치에 정조준한 후 부착핀들로부터 배출이탈시켜 소정위치에 복수의솔더볼들을 각각 부착시키게 된다. 이러한 볼멀티노즐과 볼부착방법을 통하여 스트립패턴(strip pattern)상에 일정하게 형성된 플럭스도트(flux dot) 상부에 솔더볼을 정확히 위치시켜 부착할 수 있다.In the ball attaching method of the BG package using the ball multi-nozzle, a plurality of the solder balls are attached to a predetermined plate for individual alignment in the initial solder ball arrangement step. Subsequently, in the solder ball attaching step, the arranged solder balls are received and suction-attached to a plurality of predetermined attachment pins, respectively, and in the next solder ball transfer step, the individually attached solder balls are moved to a predetermined position. In the final solder ball attaching step, the transferred solder balls are aimed at a predetermined position, and the plurality of solder balls are attached to the predetermined positions by releasing the discharge from the attachment pins. Through the ball multi-nozzle and the ball attaching method, the solder ball may be accurately positioned on the flux dot formed on the strip pattern.
본 실시예의 메인시스템콘솔(400)은 시각검사에서 양호(good)으로 판명된 BGA 칩유니트의 반도체칩에 대해서 플럭스압착과정과 볼부착과정을 실시하지만, BGA 칩유니트의 불량(reject) 반도체칩에 대해서는 플럭스압착과정과 볼부착과정을 실시하지 않도록 BGA 패키지 장비(200)의 각 부분 장치들을 제어함으로써, 경제적 시간적인 손실을 줄이고 완성된 BGA반도체 IC의 수율을 높일 수 있게 된다.The main system console 400 of the present embodiment performs the flux pressing process and the ball attaching process for the semiconductor chip of the BGA chip unit which is found to be good in visual inspection, but the reject semiconductor chip of the BGA chip unit By controlling the respective devices of the BGA package equipment 200 so as not to perform the flux pressing process and the ball attaching process, it is possible to reduce the economic time loss and increase the yield of the completed BGA semiconductor IC.
도 3은 본 발명의 BGA 패키지 장비에서 동작되는 과정에 대한 타이밍차트(timing chart)의 도면으로, 양호(good) 반도체칩과 불량(reject) 반도체칩에 대한 각각의 동작에 대한 예를 나타낸 것이다.3 is a diagram of a timing chart of a process operated in the BGA package equipment of the present invention, and shows an example of each operation of a good semiconductor chip and a reject semiconductor chip.
도 3의 (A)와 같이 메인시스템콘솔(400)에서 자동작동(autorun)이 시행된 후, 먼저 (B)와 같이 시각검사를 지시(vision start)하게 된다.After the autorun is performed in the main system console 400 as shown in FIG. 3A, first, the visual inspection is instructed as shown in FIG.
그러면 시각검사수단(210)에서는 (1)와 같이 시각검사를 수행중(vision busy)임을 나타냄과 동시에, (J)와 같이 시각검사를 수행하게 되며 이러한 시각검사에서 방향성(orientation)과 X마크(X-mark)에 대한 시각검사(vision inspection)를 실시한다.Then, the visual inspection means 210 indicates that the visual inspection is being performed (vision busy) as shown in (1), and visual inspection is performed as shown in (J). In this visual inspection, the orientation and the X mark ( Perform visual inspection on the X-mark.
(C)는 시각검사에서 X마크 표시가 검출되지 않아 BGA 칩유니트의 해당 반도체칩이 양호(good)한 것으로 판명난 경우를 도시한 것이다. (E)는 BGA 패키지 장비(200)의 플럭스압착부(220)에서 플럭스도팅을 위해 플럭스압착부(220)가 강하(down)되어 있는 상태임을 나타내는 것으로, 그 외의 시간대에서는 상승(up) 상태에 있게 된다. 그리고 (F)를 통하여 플럭스가 도팅되는 상태에서 플럭스압착부(220)의 피딩블럭(feeding block)이 이동되는 과정임을 알 수 있다.(C) shows a case in which the X mark is not detected by visual inspection and the semiconductor chip of the BGA chip unit is found to be good. (E) indicates that the flux compression unit 220 is in a down state for the flux dotting in the flux compression unit 220 of the BGA package device 200, and the up state at other times. Will be in. And (F) it can be seen that the feeding block (feeding block) of the flux crimping unit 220 is moved in the state that the flux is doped.
(G)는 플럭스압착과정 후 볼접착과정을 위해 볼접착부(230)가 강하(down)되어 있는 상태임을 나타내는 것으로, 이 장치역시 이 외의 시간대에서는 상승(up)된 상태에 있게 된다. 그리고 (H)는 볼접착을 수행하는 상태로 볼접착부(230)의 피딩 블럭(feeding block)이 이동하고 있음을 나타내 준다.(G) indicates that the ball bonding portion 230 is in a down state for the ball bonding process after the flux pressing process, and the device is also in an up state in a time zone other than this. And (H) indicates that the feeding block (feeding block) of the ball bonding portion 230 is moving in the state of performing the ball bonding.
(D)는 시각검사(I,J)에서 불량(reject)의 반도체칩을 표시하는 X마크 상태를 검출한 경우를 나타낸 경우로, 본 실시예의 BGA 패키지 장비(200)에서는 판명된 불량(reject)의 반도체칩에는 플럭스압착과 볼접착이 수행되지 않도록 메인시스템콘솔(400)에서 제어한다. 이러한 타이밍차트는 하나의 양호한 반도체칩과 불량한 반도체칩에 대한 것으로 이러한 각각의 과정은 해당 반도체칩에 대해 연속적으로 수행된다.(D) shows a case where an X mark state indicating a semiconductor chip of a defect is detected by visual inspection (I, J), and the BGA package equipment 200 of the present embodiment shows a reject. The main chip is controlled by the main system console 400 so that flux compression and ball bonding are not performed on the semiconductor chip. This timing chart is for one good semiconductor chip and one bad semiconductor chip. Each of these processes is performed continuously for the semiconductor chip.
따라서 본 발명은 BGA 칩유니트의 양호한 반도체칩에 대해 플럭스압착과 볼접착 등을 포함한 시각검사 후의 각 과정들을 실시하도록 제어함으로써, 종래 BGA 칩유니트의 모든 반도체칩에 수행했던 플럭스압착과정과 볼접착과정에 따른 경제적 시간적 손실을 줄일뿐만 아니라 완성된 BGA 반도체 IC의 수율을 높이는 효과를 발휘한다. 아울러 본 발명의 엑스 마크를 고려한 비지에이(BGA) 패키지공정 제어시스템은 종래의 플럭스압착장치와 볼접착 장비 및 방법에도 적용이 가능하는 등, 본 기술의 개념을 바탕으로 보다 다양하게 설계하여 실시할 수 있다.Therefore, the present invention controls to perform each process after visual inspection including flux crimping and ball bonding on the good semiconductor chip of the BGA chip unit, thereby performing the flux crimping process and the ball bonding process performed on all the semiconductor chips of the conventional BGA chip unit. In addition to reducing the economic time lost, the yield of the finished BGA semiconductor IC is improved. In addition, the BGA package process control system considering the X mark of the present invention can be applied to a conventional flux crimping device, a ball bonding equipment and a method, and the like. Can be.
이상 설명한 바와 같이 본 발명은 종래 BGA 칩유니트의 모든 반도체칩에 수행했던 플럭스압착과정과 볼접착과정에 따른 경제적 시간적 손실을 줄일뿐만 아니라 완성된 BGA 반도체 IC의 수율(U.P.H)을 높이는 효과를 발휘한다. 뿐만아니라, 더욱 치열해져가는 국내 및 국제적인 반도체 장비의 발전에도 기여하여 반도체 장비 자체의 플랜트 수출은 물론 국가나 기업의 반도체 생산경쟁력을 높이는 데 일조할 것으로 예상된다.As described above, the present invention not only reduces the economic time loss caused by the flux pressing process and the ball bonding process performed on all the semiconductor chips of the conventional BGA chip unit, but also increases the yield (UPH) of the completed BGA semiconductor IC. . In addition, it is expected to contribute to the development of more and more intense domestic and international semiconductor equipment, which will help not only export the plant of semiconductor equipment itself, but also increase the competitiveness of semiconductor production of the country and enterprises.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010062253A KR20030029003A (en) | 2001-10-04 | 2001-10-04 | The BGA package process control system related to X-mark |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010062253A KR20030029003A (en) | 2001-10-04 | 2001-10-04 | The BGA package process control system related to X-mark |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030029003A true KR20030029003A (en) | 2003-04-11 |
Family
ID=29563954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010062253A Ceased KR20030029003A (en) | 2001-10-04 | 2001-10-04 | The BGA package process control system related to X-mark |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030029003A (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275686A (en) * | 1993-03-19 | 1994-09-30 | Nec Kansai Ltd | Method and device for manufacturing semiconductor device |
| KR100196365B1 (en) * | 1996-07-26 | 1999-07-01 | 이상철 | Mount apparatus for solder ball of ball grid array |
| KR20000002111A (en) * | 1998-06-17 | 2000-01-15 | 윤종용 | Semiconductor chip package manufacturing and facility |
| KR200184218Y1 (en) * | 1999-12-22 | 2000-06-01 | 오리엔트 세미컨덕터 일렉트로닉스 리미티드 | Structure of a ball grid array substrate with charts for indicating position of defective chips |
| KR20010016322A (en) * | 2000-12-02 | 2001-03-05 | 박찬오 | Method and the system of ball bumping for sticking solder ball on printed circuit board for manufacturing semiconductor package |
| KR20010037417A (en) * | 1999-10-16 | 2001-05-07 | 김주환 | Inspection system of Semiconductor device package with 3 dimension type and the inspection method thereof |
-
2001
- 2001-10-04 KR KR1020010062253A patent/KR20030029003A/en not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275686A (en) * | 1993-03-19 | 1994-09-30 | Nec Kansai Ltd | Method and device for manufacturing semiconductor device |
| KR100196365B1 (en) * | 1996-07-26 | 1999-07-01 | 이상철 | Mount apparatus for solder ball of ball grid array |
| KR20000002111A (en) * | 1998-06-17 | 2000-01-15 | 윤종용 | Semiconductor chip package manufacturing and facility |
| KR20010037417A (en) * | 1999-10-16 | 2001-05-07 | 김주환 | Inspection system of Semiconductor device package with 3 dimension type and the inspection method thereof |
| KR200184218Y1 (en) * | 1999-12-22 | 2000-06-01 | 오리엔트 세미컨덕터 일렉트로닉스 리미티드 | Structure of a ball grid array substrate with charts for indicating position of defective chips |
| KR20010016322A (en) * | 2000-12-02 | 2001-03-05 | 박찬오 | Method and the system of ball bumping for sticking solder ball on printed circuit board for manufacturing semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373143B1 (en) | Integrated circuit having wirebond pads suitable for probing | |
| US6642624B2 (en) | Ball grid array type semiconductor device | |
| KR100216840B1 (en) | Printed Circuit Board Strips for Semiconductor Packages | |
| US20090075404A1 (en) | Ball film for integrated circuit fabrication and testing | |
| JP2001094013A (en) | Manufacturing method of chip scale semiconductor package | |
| US6770493B2 (en) | Integrated circuit package capable of operating in multiple orientations | |
| US20030193344A1 (en) | Test assembly for integrated circuit package | |
| US20080132000A1 (en) | Chip scale package and method for marking chip scale packages | |
| EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
| US20090322368A1 (en) | Integrated Tester Chip Using Die Packaging Technologies | |
| KR20030029003A (en) | The BGA package process control system related to X-mark | |
| US20060283012A1 (en) | Apparatus and method for solder ball placement | |
| US6357275B1 (en) | Apparatus and method for providing mechanically pre-formed conductive leads | |
| US5455518A (en) | Test apparatus for integrated circuit die | |
| US20030124834A1 (en) | Method and system of wire bonding for use in fabrication of semiconductor package | |
| KR20030015109A (en) | The multi-nozzle of solder ball attach equipment and the attach method of solder ball for BGA package | |
| KR0141453B1 (en) | Manufacturing apparatus and manufacturing method of known good die | |
| JPS6379337A (en) | Semicounductor substrate | |
| KR100379084B1 (en) | Semiconductor Package Manufacturing Method | |
| KR20030003629A (en) | A flux dotting system | |
| US20030122255A1 (en) | Ball grid array package | |
| KR20000015595A (en) | Solder ball bumping method for fabricating a semiconductor package | |
| US5949129A (en) | Wafer comprising optoelectronic circuits and method of verifying this wafer | |
| KR19980058597A (en) | PCB guide for back-end auto-inspection system for BGA semiconductor package | |
| KR100379087B1 (en) | Semiconductor Package Manufacturing Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
St.27 status event code: N-2-6-B10-B15-exm-PE0601 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |