KR20030002730A - 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법 - Google Patents

센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법 Download PDF

Info

Publication number
KR20030002730A
KR20030002730A KR1020010038430A KR20010038430A KR20030002730A KR 20030002730 A KR20030002730 A KR 20030002730A KR 1020010038430 A KR1020010038430 A KR 1020010038430A KR 20010038430 A KR20010038430 A KR 20010038430A KR 20030002730 A KR20030002730 A KR 20030002730A
Authority
KR
South Korea
Prior art keywords
data
register
cell
memory cell
level
Prior art date
Application number
KR1020010038430A
Other languages
English (en)
Other versions
KR100390959B1 (ko
Inventor
장승호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038430A priority Critical patent/KR100390959B1/ko
Priority to US10/006,096 priority patent/US6836431B2/en
Priority to JP2001384110A priority patent/JP3872335B2/ja
Publication of KR20030002730A publication Critical patent/KR20030002730A/ko
Application granted granted Critical
Publication of KR100390959B1 publication Critical patent/KR100390959B1/ko
Priority to US10/891,021 priority patent/US6961266B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Abstract

본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법은 프로그램을 진행하면서 동시에 검증을 수행하는 자동 검증 프로그램 방법(Autoverify technique 또는 Simultaneously programming and verifying)으로 실시하되 레지스터에 저장된 프로그램 데이터를 검출하여 프로그램이 완료된 메모리 셀에 대해서는 센싱회로의 동작을 중지시켜 전력 소모를 줄이고, 플래시 메모리 리드 방법은 제어 게이트에 인가되는 전압을 단계적으로 높이거나 낮추면서 셀의 문턱 전압 상태를 프로그램 동작에서 사용한 센스 앰프로 센싱하여 그 상태에 따라 카운터에서 발생한 레벨값을 레지스터에 저장하되 리드 동작이 완료된 셀에 대해서는 센싱회로의 동작을 중지시켜 전력 소모를 줄이므로써, 간단한 센스앰프 구조로도 실제 어레이 상에서 단계적으로 멀티레벨 리드를 가능케 하고, 프로그램/리드 동작을 한 센스앰프 회로에서 동시에 구현 가능하도록 하여 회로의 구성을 단순화하면서 전력 소모를 줄일 수 있는 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법에 관한 것이다.

Description

센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법{Method of programing/reading a multi-level flash memory using Sensing circuit}
본 발명은 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법에 관한 것으로, 특히 간단한 구조의 센스앰프를 사용하므로 센스앰프의 수를 최대화할 수 있어 한번에 처리되는 셀의 수를 증가시켜 순차적으로 처리되는 각 셀의 복수 개의 비트 정보를 간단히 처리할 수 있으며, 저전류 동작이 가능하도록 한 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법에 관한 것이다.
종래의 플래쉬 메모리를 프로그램하는 일반적인 방법으로는 프로그램과 검증을 반복적으로 수행하면서 원하는 문턱 전압을 가지도록 하는 방법(Iterative program verify technique)을 사용한다.
종래의 멀티레벨 플래쉬 메모리를 리드하는 방법으로는 플래쉬 메모리 셀의 문턱 전압 레벨 수보다 하나 적은 개수의 비교기(Comparator)를 갖는 센스 앰프로 센싱하여 복수 비트의 데이터를 한번에 처리하거나, 기준 전압을 바꿔가면서 한 개의 비교기로 여러 번 센싱하여 복수 비트의 데이터를 처리한다.
도 1은 종래의 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로의 제 1 실시예를 설명하기 위하여 도시한 회로도로써, 여기서는 4 레벨을 센싱하기 위한 회로를 구성하였다.
도 1에 도시된 바와 같이, 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로는, 소오스에 전원전압(VDD)이 인가되고 게이트와 드레인이 공통 연결되어 선택된 셀의 드레인에 연결된 PMOS 트랜지스터(PM1)와, 제 1 내지 제 3 기준전압(VREF1 내지 VREF3)을 발생하는 기준전압 발생부(5)와, 제 1 입력 단자에는 선택된 셀(FMC)의 드레인이 연결되고 제 2 입력 단자에는 제 1 내지 제 3 기준전압(VREF1 내지 VREF3)이 각각 인가되어 이를 비교한 결과(X1 내지 X3)를 출력하는 제 1 내지 제 3 비교부(1 내지 3)와, 제 1 내지 제 3 비교부(1 내지 3)의 출력(X1 내지 X3)을 디코딩하여 2 비트 데이터(MSB, LSB)로 출력하는 디코딩부(4)를 포함하여 구성된다.
상기의 구성으로 이루어진 종래의 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로의 동작을 설명하면 다음과 같다.
4개의 문턱전압 분포를 갖는 멀티레벨 플래시 메모리 셀(FMC)의 제어 게이트에 일정한 전압(VG)을 인가하여 드레인 전류가 생성되면, 제 1 내지 제 3 비교부(1 내지 3)에서는 셀(FMC)의 문턱 전압에 상응하게 생성된 드레인 전류값을 전압으로 바꾸어 3개의 기준전압(VREF1 내지 VREF3)과 동시에 비교하고, 그 비교결과(X1 내지 X3)는 디코딩부(4)에 의해 디코딩되어 셀(FMC)의 문턱 전압이 4개의 레벨 중 어디에 위치하는지의 정보를 2 비트의 데이터(MSB, LSB)로 바꾸어 나타낸다.
도 2는 종래의 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로의 제 2 실시예를 설명하기 위하여 도시한 회로도로써, 여기서는 4 레벨을 센싱하기 위한 회로를 구성하였다.
도 2에 도시된 바와 같이, 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로는, 소오스에 전원전압(VDD)이 인가되고 게이트와 드레인이 공통 연결되어 선택된 셀의 드레인에 연결된 PMOS 트랜지스터(PM11)와, 기준전압(VREF)을 발생하는 기준전압 발생부(13)와, 한 단자가 선택된 셀(FMC)의 드레인에 연결되고 다른 한 단자에 기준전압(VREF)이 인가되는 비교부(11)와, 그 비교부(11)의 출력을 디코딩 하여 2 비트 데이터(MSB, LSB)를 출력하는 디코딩부(12)를 포함하여 구성된다.
상기의 구성으로 이루어진 종래의 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로의 동작을 설명하면 다음과 같다.
4개 문턱전압 중 각각의 문턱 전압의 중간 전압값에 해당하는 3가지 전압들을 3 단계에 걸쳐 플래시 메모리 셀의 제어 게이트에 순차적으로 증가 또는 감소시키면서 인가하고, 비교부(11)에서는 매 단계마다 셀(FMC)에 드레인 전류가 흐르는지 여부를 센싱하여 드레인 전류가 흐르기 시작하거나 전류가 흐르지 않는 단계의 제어 게이트 전압을 감지한다. 이로부터, 디코딩부(12)는 비교부(11)의 출력을 입력받아 셀(FMC)의 문턱 전압이 4개의 문턱 전압 레벨 중 어디에 해당하는지의 정보를 2 비트의 데이터(MSB, LSB)로 바꾸어 나타낸다.
상기와 같이, 제 1 실시예에 따른 센싱회로를 이용하여 멀티레벨 플래시 메모리를 프로그램/리드하는 방법은 별도의 프로그램 회로가 필요하고, 수행과정이 복잡한 단점이 있다. 또한, 멀티레벨 플래시 메모리를 리드하는 방법은 회로의 동작이 간단하나 센싱 회로가 커지는 단점이 있으며, 제 2 실시예에 따른 센싱회로를 이용하여 멀티레벨 플래시 메모리를 프로그램/리드하는 방법은 간단하고 단위 셀에서는 적용이 용이하나 실제 메모리 어레이 내에서는 구현이 어려워지는 단점이 있다. 그리고, 프로그램을 위한 회로와 리드를 위한 회로가 각각 구비되어야 하는 단점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 멀티 레벨 플래쉬 메모리 셀의 프로그램동작 시에는 프로그램을 진행하면서 검증을 동시에 수행하는 자동검증 프로그램 방법(Autoverify technique 또는 Simultaneously programming and verifying)으로 실시하고, 멀티 레벨 플래쉬 메모리 셀의 리드동작 시에는 제어 게이트에 인가되는 전압을 단계적으로 높이거나 낮추면서 셀의 문턱 전압 상태를 프로그램 동작에서 사용한 센스 앰프로 센싱하고 그 상태에 따라 카운터에서 발생한 레벨값을 레지스터에 저장함으로써, 간단한 센스앰프 구조로도 실제 어레이 상에서 단계적으로 멀티레벨 리드를 가능케 하고, 프로그램/리드 동작을 한 센스앰프 회로에서 동시에 구현 가능하도록 하여 회로의 구성을 단순화하면서 전력 소모를 줄일 수 있는 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법을 설명하기 위하여 제 1 실시예로 도시한 회로도.
도 2는 종래의 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법을 설명하기 위하여 제 2 실시예로 도시한 회로도.
도 3a 내지 도 3c는 본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법을 설명하기 위하여 도시한 흐름도.
도 4a 내지 도 4c는 본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법을 설명하기 위하여 도시한 흐름도.
도 5는 본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법을 설명하기 위하여 일예로써 도시한 회로도.
도 6은 도 5의 회로도에서 센스앰프 인에이블신호 발생부를 설명하기 위하여 도시한 회로도.
<도면의 주요 부분에 대한 부호의 설명>
100: 전압 조절부200: 기준전압 발생부
300: 비교부301: 차동 증폭기
400: 센스앰프 구동 설정부401: 센스앰프 인에이블신호 발생부
402: 래치부500: 레지스터 어레이
501,502: 제1, 제2 레지스터600: 카운터부
601: 카운터602: 스위칭부
FMC: 선택된 플래시 메모리 셀CREF: 기준 셀
PM100,PM101,PM102,PM200: PMOS 트랜지스터
NM100,NM101~NM103,NM401~NM403: NMOS 트랜지스터
ND400: 낸드 게이트AND400: 엔드 게이트
INV400: 인버터
본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법은 프로그램될 레벨에 해당하는 데이터를 레지스터에 저장하는 데이터 저장 단계, 워드라인에 제 1 프로그램 전압을 인가한 후 상기 레지스터에 저장된 데이터가 제 1 데이터인 제 1 메모리 셀의 경우에는 상기 센싱 회로를 오프시켜 문턱 전압을 제 1 레벨 전압으로 유지하며, 제 1 데이터가 아닌 나머지 메모리 셀의 경우에는 프로그램을 실시하여 문턱 전압을 제 2 레벨까지 상승시키는 제 2 레벨 프로그램 단계, 상기 워드라인에 제 2 프로그램 전압을 인가한 후 상기 레지스터에 저장된 데이터가 제 1 또는 제 2 데이터인 제 1 또는 제 2 메모리 셀의 경우에는 상기 센싱회로를 오프시켜 문턱 전압을 유지하며, 제 1 또는 제 2 데이터가 아닌 나머지 메모리셀의 경우에는 프로그램을 실시하여 문턱 전압을 제 3 레벨까지 상승시키는 제 3 레벨 프로그램 단계, 상기 워드라인에 제 3 프로그램 전압을 인가한 후 상기 레지스터에 저장된 데이터가 제 1, 제 2 또는 제 3 데이터인 제 1, 제 2 또는 제 3 메모리 셀의 경우에는 상기 센싱회로를 오프시켜 문턱 전압을 유지하며, 제 1, 제 2 또는 제 3 데이터가 아닌 나머지 메모리 셀의 경우에는 프로그램을 실시하여 문턱 전압을 제 4 레벨까지 상승시키는 제 4 레벨 프로그램 단계로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법은 모든 레지스터에 제 4 데이터를 저장하고, 워드라인에 제 1 리드 전압을 인가하며, 상기 카운터는 제 1 데이터가 출력되도록 세팅하는 제 1 초기화 단계, 상기 비교 회로에서 기준 전류 공급부의 제 1 기준 전류와 메모리 셀들의 드레인 전류를 차례로 비교하여, 문턱 전압이 기준 셀보다 낮은 경우에는 상기 제 1 데이터를 해당 레지스터에 저장하여 제 1 메모리 셀을 정의하고, 높은 경우에는 상기 레지스터에 저장된 상기 제 4 데이터를 유지하여 제 1 메모리 셀의 리드 동작을 완료하는 제 1 리드 단계, 상기 워드라인에 제 2 리드 전압을 인가하며, 상기 카운터는 제 2 데이터가 출력되도록 세팅하는 제 2 초기화 단계, 상기 제 1 메모리 셀이 아닌 경우에만 상기 비교 회로에서 기준 전류 공급부의 제 2 기준 전류와 메모리 셀들의 드레인 전류를 차례로 비교하여, 문턱 전압이 기준 셀보다 낮은 경우에는 상기 제 2 데이터를 해당 레지스터에 저장하여 제 2 메모리 셀을 정의하고, 높은 경우에는 상기 레지스터에 저장된 상기 제 4 데이터를 유지하여 제 2 메모리 셀의 리드 동작을 완료하는 제 2 리드 단계, 상기 워드라인에 제 3 리드 전압을 인가하며, 상기 카운터는 제 3 데이터가 출력되도록 세팅하는 제 3 초기화 단계, 상기 제 1 또는 제 2 메모리 셀이 아닌 경우에만 상기 비교 회로에서 기준 전류 공급부의 제 3 기준 전류와 메모리 셀들의 드레인 전류를 차례로 비교하여, 문턱 전압이 기준 셀보다 낮은 경우에는 상기 제 3 데이터를 해당 레지스터에 저장하여 제 3 메모리 셀을 정의하고, 높은 경우에는 상기 레지스터에 저장된 상기 제 4 데이터를 유지하여 제 4 메모리 셀을 정의함으로써 제 3 및 제 4 메모리 셀의 리드 동작을 완료하는 제 3 리드 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 3a 내지 도 3c는 본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법을 설명하기 위하여 도시한 흐름도이다.
도 3a는 레지스터에 저장된 정보에 따라 메모리 셀을 선별하여 제 2 레벨까지 프로그램하는 방법을 나타내는 흐름도이다.
도 3a에 도시한 바와 같이, 플래시 메모리를 프로그램하기 위하여 셀이 어느 레벨로 프로그램될 것인가에 대한 데이터를 레지스터에 저장한다.(S101) 각각의 셀에는 프로그램 정도에 따른 레벨의 수를 표현할 수 있는 비트 수만큼 레지스터가 구비된다. 예를 들어, 플래시 메모리의 프로그램 되는 정도 즉 문턱 전압에 따라 4단계(제 1 내지 제 4 레벨)로 나뉘어 질 경우 4단계는 2비트(11, 10, 01, 11)로 표현되므로 각각의 셀마다 2개의 레지스터가 필요하게 된다. 본 발명에서는 플래시 메모리의 프로그램 되는 정도가 4단계로 나뉘어지는 경우를 예로 하여 설명하기로 하며, 본 발명의 실시예는 플래시 메모리의 프로그램 되는 정도가 4단계 이상인 경우에도 적용이 가능하다.
레지스터에 셀을 프로그램하기 위한 데이터가 저장되면 메모리 셀과 기준 셀에는 제 1 워드라인 전압(Vp1)이 인가된다.(S102) 제 1 워드라인 전압(Vp1)은 제 2 레벨에 해당하는 셀의 문턱 전압보다는 높고 제 3 레벨의 문턱 전압보다는 낮은 중간 전압이다.
제 1 워드라인 전압(Vp1)이 인가되면, 첫 번째 셀을 지정한다.(S103)
첫 번째 셀이 지정되면, 해당 셀의 레지스터에 저장된 데이터에 따라 셀의 프로그램 여부를 결정한다.(S104) 예를 들어, 레지스터에 저장된 데이터가 11일 경우에는 셀을 프로그램하지 않고 제 1 레벨의 문턱전압을 유지하겠다는 것을 의미하며, 00일 경우에는 제 4 레벨까지 완전히 프로그램을 실시해야 한다는 것을 의미한다.
레지스터에 저장된 데이터가 11이 아닐 경우에는 최소한 제 2 레벨까지는 프로그램을 실시한다는 것으로 판단하고, 셀의 문턱 전압을 제 2 레벨까지 상승시키기 위하여 자동 검증 프로그램 방법으로 프로그램을 실시한다.(S105) 메모리 셀을 프로그램 하면서, 동시에 센스앰프에서는 프로그램중인 셀의 드레인 전류를 기준 전류 공급 회로의 기준 전류와 비교하여 프로그램이 완료되면 프로그램 동작을 완료한다. 따라서, 메모리 셀은 프로그램 및 검증이 동시에 실시된다.
레지스터에 저장된 데이터가 11일 경우에는 프로그램을 실시하지 않겠다는 것을 의미하므로 프로그램은 실시하지 않는다. 다시 말해, 레지스터에 저장된 데이터가 11일 경우에는 프로그램을 실시하지 않고 셀의 문턱 전압이 제 1 내지 제 4 레벨 중 가장 낮은 제 1 전압이 되도록 함으로써, 리드 동작 시 드레인 전류를 가장 많이 흐르게 하여 11에 해당하는 데이터를 나타낼 수 있도록 한다. 반대로, 레지스터에 저장된 데이터가 00일 경우에는 각 단계마다 프로그램을 모두 실시하여 셀의 문턱 전압이 제 1 내지 제 4 레벨 중 가장 높은 제 4 전압이 되도록 함으로써, 리드 동작 시 드레인 전류를 가장 적게 흐르게 하여 00에 해당하는 데이터를 나타낼 수 있도록 한다.
레지스터에 저장된 데이터에 따라 소정의 동작이 모두 완료되면 셀 번호를 증가시킨다.(S106)
셀 번호를 증가시켜 다음 셀이 선택되면, 선택된 셀의 레지스터에 저장된 데이터에 따라 상기의 단계(S104 내지 S106)들을 재실시하고, 상기의 동작으로 프로그램을 실시한 셀이 마지막 셀이면 제 2 레벨 프로그램 단계를 종료하고, 제 3 레벨 프로그램 단계로 넘어간다.(S107)
상기에서 설명한 프로그램 방법에 의해 메모리 셀을 프로그램하면 레지스터에 11이 저장되어 있는 메모리 셀과 10이 저장되어 있는 메모리 셀의 프로그램 동작이 모두 완료되어 11이 저장된 메모리 셀은 제 1 레벨의 문턱전압을 갖게되고, 10이 저장된 메모리 셀은 제 2 레벨의 문턱전압을 갖게된다. 따라서, 레지스터에 11이 저장되어 있는 메모리 셀과 10이 저장되어 있는 메모리 셀은 프로그램 동작이완료된 상태이므로 다음 단계인 제 3 레벨 프로그램 단계에서는 레지스터에 11 또는 10이 저장되어 있는 메모리 셀에 대한 프로그램 동작을 실시하지 않는다.
도 3b는 레지스터에 저장된 정보에 따라 메모리 셀을 선별하여 제 3 레벨까지 프로그램하는 방법을 나타내는 흐름도이다. 제 3 레벨까지 프로그램하는 방법은 레지스터에 저장된 데이터가 11 또는 10인 셀을 제외하고 나머지 셀에 대해서만 프로그램을 실시하며, 프로그램을 실시하기 위하여 메모리 셀과 기준 셀에 제 2 워드라인 전압(Vp2)이 인가된다는 것 이외에는 제 2 레벨까지 프로그램하는 방법과 동일하다.
도 3b에 도시한 바와 같이, 메모리 셀과 기준 셀에는 프로그램을 실시하기 위하여 제 2 워드라인 전압(Vp2)이 인가된다.(S111) 제 2 워드라인 전압(Vp2)은 제 3 레벨에 해당하는 셀의 문턱 전압보다는 높고 제 4 레벨의 문턱 전압보다는 낮은 중간 전압이다.
제 2 워드라인 전압(Vp2)이 인가되면, 첫 번째 셀을 지정한다.(S112)
첫 번째 셀이 지정되면, 해당 셀의 레지스터에 저장된 데이터에 따라 셀의 프로그램 여부를 결정한다. 예를 들어, 레지스터에 저장된 데이터가 11 또는 10일 경우에는 셀이 제 2 레벨 프로그램 단계에서 소정의 문턱 전압으로 프로그램이 완료되었음을 의미하므로 프로그램을 실시하지 않고, 이외의 나머지 셀에 대해서만 선택적으로 프로그램을 실시한다.(S113)
레지스터에 저장된 데이터가 11 또는 10이 아닐 경우에는 최소한 제 3 레벨까지는 프로그램을 실시한다는 것으로 판단하고, 셀의 문턱 전압을 제 3 레벨까지상승시키기 위하여 자동 검증 프로그램 방법으로 프로그램을 실시한다.(S114) 메모리 셀을 프로그램 하면서, 동시에 센스앰프에서는 프로그램중인 셀의 드레인 전류를 기준 전류 공급 회로의 기준 전류와 비교하여 프로그램이 완료되면 프로그램 동작을 완료한다. 따라서, 메모리 셀은 프로그램 및 검증이 동시에 실시된다.
레지스터에 저장된 데이터에 따라 소정의 동작이 모두 완료되면 셀 번호를 증가시킨다.(S115)
셀 번호를 증가시켜 다음 셀이 선택되면, 선택된 셀의 레지스터에 저장된 데이터에 따라 상기의 단계(S113 내지 S115)들을 재실시하고, 상기의 동작으로 프로그램을 실시한 셀이 마지막 셀이면 제 3 레벨 프로그램 단계를 종료하고, 제 4 레벨 프로그램 단계로 넘어간다.(S116)
상기에서 서술한 제 3 레벨 프로그램 단계를 실시함으로써, 레지스터에 저장된 데이터가 01 또는 00인 셀 모두의 문턱 전압은 제 3 레벨 전압이 되며, 레지스터에 11, 10 또는 01이 저장되어 있는 메모리 셀의 프로그램 동작이 모두 완료된 상태가 되므로, 다음 단계인 제 4 레벨 프로그램 단계에서는 프로그램이 완료된 메모리 셀에 대해 프로그램 동작을 실시하지 않는다.
도 3c는 레지스터에 저장된 정보에 따라 메모리 셀을 선별하여 제 4 레벨까지 프로그램하는 방법을 나타내는 흐름도이다. 제 4 레벨까지 프로그램하는 방법은 레지스터에 저장된 데이터가 00인 셀에 대해서만 프로그램을 실시하며, 프로그램을 실시하기 위하여 메모리 셀과 기준 셀에 제 3 워드라인 전압(Vp3)이 인가된다는 것 이외에는 제 3 레벨까지 프로그램하는 방법과 동일하다.
도 3c에 도시한 바와 같이, 메모리 셀과 기준 셀에는 프로그램을 실시하기 위하여 제 3 워드라인 전압(Vp3)이 인가된다.(S121) 제 3 워드라인 전압(Vp3)은 제 4 레벨에 해당하는 셀의 문턱 전압보다는 높은 전압이다.
제 3 워드라인 전압(Vp3)이 인가되면, 첫 번째 셀을 지정한다.(S122)
첫 번째 셀이 지정되면, 해당 셀의 레지스터에 저장된 데이터에 따라 셀의 프로그램 여부를 결정한다. 예를 들어, 레지스터에 저장된 데이터가 11, 10 또는 01일 경우에는 셀이 제 3 레벨 프로그램 단계에서 소정의 문턱 전압으로 프로그램이 완료되었음을 의미하므로 프로그램을 실시하지 않고, 이외의 나머지 셀에 대해서만 선택적으로 프로그램을 실시한다.(S123)
레지스터에 저장된 데이터가 00일 경우에는 제 4 레벨까지는 프로그램을 실시한다는 것으로 판단하고, 셀의 문턱 전압을 제 4 레벨까지 상승시키기 위하여 자동 검증 프로그램 방법으로 프로그램을 실시한다.(S124) 메모리 셀을 프로그램 하면서, 동시에 센스앰프에서는 프로그램중인 셀의 드레인 전류를 기준 전류 공급 회로의 기준 전류와 비교하여 프로그램이 완료되면 프로그램 동작을 완료한다. 따라서, 메모리 셀은 프로그램 및 검증이 동시에 실시된다.
레지스터에 저장된 데이터에 따라 소정의 동작이 모두 완료되면 셀 번호를 증가시킨다.(S125)
셀 번호를 증가시켜 다음 셀이 선택되면, 선택된 셀의 레지스터에 저장된 데이터에 따라 상기의 단계(S123 내지 S125)들을 재실시하고, 상기의 동작으로 프로그램을 실시한 셀이 마지막 셀이면 제 4 레벨 프로그램 단계를 종료한다.(S116)
상기에서 서술한 제 4 레벨 프로그램 단계를 실시함으로써, 모든 메모리 셀은 레지스터에 저장된 데이터에 따라 각각의 문턱전압으로 프로그램이 완료된다.
각 단계의 프로그램 동작에서, 프로그램이 진행되는 셀의 드레인 전류가 낮아지면서 기준 전류보다 더 낮아지게 되면 센스 앰프 구동 회로가 센스앰프의 동작을 중지시키므로써 프로그램이 중단된다.
도 4a 내지 도 4c는 본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법을 설명하기 위하여 도시한 흐름도이다.
제 1 리드 단계는 문턱 전압이 제 1 레벨인 메모리 셀을 구분하여 제 1 레벨에 해당하는 제 1 데이터(11)를 해당 레지스터에 저장하는 단계이다. 제 2 리드 단계는 레지스터에 제 1 데이터가 저장된 셀에 대해서는 리드 동작을 실시하지 않고, 문턱 전압이 제 2 레벨인 메모리 셀을 구분하여 제 2 레벨에 해당하는 제 2 데이터(10)를 해당 레지스터에 저장하는 단계이다. 제 3 리드 단계는 레지스터에 제 1 또는 제 2 데이터가 저장된 셀에 대해서는 리드 동작을 실시하지 않고, 문턱 전압이 제 3 레벨인 메모리 셀을 구분하여 제 3 레벨에 해당하는 제 3 데이터(01)를 해당 레지스터에 저장하는 단계이다. 제 3 리드 단계가 실시될 때까지 레지스터에 아무런 데이터가 저장되지 않은 셀의 문턱 전압은 제 4 레벨로 판단하여 레지스터에 제 4 데이터(00)를 저장한다.
도 4a는 프로그램 된 셀의 문턱전압 레벨에 따라 문턱 전압이 제 1 레벨인 메모리 셀을 구분하여 제 1 레벨에 해당하는 제 1 데이터(11)를 해당 레지스터에저장하는 제 1 리드 단계를 설명하기 위하여 도시한 흐름도이다.
도 4a에 도시한 바와 같이, 제 1 리드 단계가 시작되면 모든 레지스터에 제 4 데이터(00)를 저장하고, 카운터의 출력은 제 1 데이터(11)로 셋팅한다. 그리고, 메모리 셀과 기준 셀에는 제 1 워드라인 전압(Vr1)을 인가한다.(S201)
제 1 워드라인 전압(Vr1)이 인가되면, 첫 번째 셀을 지정한다.(S202)
첫 번째 메모리 셀이 지정되면, 프로그램 단계에서 사용한 센스 앰프는 메모리 셀의 드레인 전류와 기준 셀의 드레인 전류를 센싱한다.(S203)
메모리 셀의 드레인 전류와 기준 셀의 드레인 전류를 센싱하고 문턱 전압을 비교(S204)하여 메모리 셀의 문턱 전압이 기준 셀의 문턱 전압보다 낮을 경우에는 카운터에서 생성된 제 1 데이터(11)를 해당 레지스터에 저장한다.(S205) 메모리 셀의 문턱 전압이 기준 셀의 문턱전압보다 낮으면 메모리 셀의 문턱 전압이 제 1 레벨 전압에 해당하는 것을 의미한다. 이로 인해, 드레인 전류가 많이 흐르게 되고, 이는 메모리 셀에 저장된 데이터가 제 1 데이터(11)에 해당하는 것을 의미한다. 따라서, 센스 앰프의 신호에 따라 센스 앰프 구동회로는 카운터의 출력 단자에 접속되어 있는 스위칭부를 동작시키고, 카운터에서 생성된 제 1 데이터(11)는 레지스터로 저장된다.
메모리 셀의 문턱 전압이 기준 셀의 문턱 전압보다 높을 경우에는 레지스터에 저장되어 있는 제 4 데이터(00)를 유지한다.(S206) 메모리 셀의 문턱 전압이 기준 셀의 문턱전압보다 높으면 메모리 셀의 문턱 전압이 제 1 레벨 전압보다 높다는 것을 의미한다. 하지만, 아직까지는 메모리 셀의 문턱 전압이 어느 레벨 전압인지는 정확하게 알 수 없기 때문에, 정확한 문턱 전압의 레벨이 판명될 때까지 레지스터에 저장된 제 4 데이터(00)를 유지한다.
메모리 셀의 문턱 전압에 따라 레지스터에 제 1 데이터(11)를 저장하거나, 저장되어 있는 제 4 데이터(00)를 유지하는 것이 결정되어 리드 동작이 완료되면 다음 메모리 셀을 리드하기 위하여 셀 번호를 증가시킨다.(S207)
셀 번호를 증가시켜 다음 셀이 선택되면, 상기의 단계(S203 내지 S207)들을 재실시하여 메모리 셀의 문턱 전압에 따라 레지스터에 데이터를 저장 또는 유지시키고, 상기의 동작으로 리드를 실시한 셀이 마지막 셀이면 제 1 리드 단계를 종료한다.(S208)
상기에서 설명한 제 1 리드 단계가 완료되면, 문턱 전압이 제 1 레벨 전압인 메모리 셀은 리드 동작이 완료되어 레지스터에 제 1 데이터(11)가 저장되고, 제 2 리드 단계에서부터는 리드 동작이 이루어지지 않는다. 또한, 문턱 전압이 제 1 레벨 전압 이상인 메모리 셀은 레지스터에 제 4 데이터(00)가 유지되고, 정확한 문턱 전압을 센싱하여 레지스터에 데이터를 저장하기 위하여 제 2 리드 단계에서도 리드 동작이 실시된다.
도 4b는 프로그램 된 셀의 문턱전압 레벨에 따라 문턱 전압이 제 2 레벨인 메모리 셀을 구분하여 제 2 레벨에 해당하는 제 1 데이터(10)를 해당 레지스터에 저장하는 제 2 리드 단계를 설명하기 위하여 도시한 흐름도이다.
도 4b에 도시한 바와 같이, 제 2 리드 단계가 시작되면 레지스터에 저장되어 있는 제 4 데이터(00)는 유지하고, 카운터의 출력은 제 2 데이터(10)로 셋팅한다.그리고, 메모리 셀과 기준 셀에는 제 2 워드라인 전압(Vr2)을 인가한다.(S211)
제 2 워드라인 전압(Vr2)이 인가되면, 첫 번째 셀을 지정한다.(S212)
첫 번째 메모리 셀이 지정되면, 메모리 셀의 문턱 전압에 대한 정보를 저장하고 있는 레지스터의 데이터를 검출(S213)하고, 레지스터에 저장되어 있는 데이터가 제 1 데이터(11)인지를 판단한다.(S214) 레지스터에 저장되어 있는 데이터가 제 1 데이터(11)인 경우에는 센스 앰프 구동회로를 이용하여 센싱회로의 동작을 중지하고, 센싱회로의 출력 단자를 플로팅 상태로 만든다.(S215) 이는 레지스터에 저장되어 있는 데이터가 제 1 데이터(11)인 셀은 제 1 리드 단계에서 리드 동작이 완료되어 문턱 전압에 대한 정보가 레지스터에 저장되어 있는 셀이므로 리드 동작을 실시할 필요가 없기 때문이다.
레지스터에 저장되어 있는 데이터가 제 4 데이터(00)인 경우에는 아직까지 정확한 데이터가 레지스터에 저장되어 있지 않은 상태이므로, 리드 동작을 실시하기 위하여 프로그램 단계에서 사용한 센스 앰프를 이용해 메모리 셀의 드레인 전류와 기준 셀의 드레인 전류를 센싱한다.(S216)
메모리 셀의 드레인 전류와 기준 셀의 드레인 전류를 센싱하고 문턱 전압을 비교(S217)하여 메모리 셀의 문턱 전압이 기준 셀의 문턱 전압보다 낮을 경우에는 카운터에서 생성된 제 2 데이터(10)를 해당 레지스터에 저장한다.(S218) 메모리 셀의 문턱 전압이 기준 셀의 문턱전압보다 낮으면 메모리 셀의 문턱 전압이 제 2 레벨 전압에 해당하는 것을 의미한다. 이로 인해, 제 2 레벨 전압에 상응하는 드레인 전류가 흐르게 되고, 이는 메모리 셀에 저장된 데이터가 제 2 데이터(10)에 해당하는 것을 의미한다. 따라서, 센스 앰프의 신호에 따라 센스 앰프 구동회로는 카운터의 출력 단자에 접속되어 있는 스위칭부를 동작시키고, 카운터에서 생성된 제 2 데이터(10)는 레지스터로 저장된다.
메모리 셀의 문턱 전압이 기준 셀의 문턱 전압보다 높을 경우에는 레지스터에 저장되어 있는 제 4 데이터(00)를 유지한다.(S219) 메모리 셀의 문턱 전압이 기준 셀의 문턱전압보다 높으면 메모리 셀의 문턱 전압이 제 2 레벨 전압보다 높다는 것을 의미한다. 하지만, 아직까지는 메모리 셀의 문턱 전압이 어느 레벨 전압인지는 정확하게 알 수 없기 때문에, 정확한 문턱 전압의 레벨이 판명될 때까지 레지스터에 저장된 제 4 데이터(00)를 유지한다.
메모리 셀의 문턱 전압에 따라 레지스터에 제 2 데이터(10)를 저장하거나, 저장되어 있는 제 4 데이터(00)를 유지하는 것이 결정되어 리드 동작이 완료되면 다음 메모리 셀을 리드하기 위하여 셀 번호를 증가시킨다.(S220)
셀 번호를 증가시켜 다음 셀이 선택되면, 상기의 단계(S213 내지 S220)들을 재실시하여 메모리 셀의 문턱 전압에 따라 레지스터에 데이터를 저장 또는 유지시키고, 상기의 동작으로 리드를 실시한 셀이 마지막 셀이면 제 2 리드 단계를 종료한다.(S221)
상기에서 설명한 제 2 리드 단계가 완료되면, 문턱 전압이 제 2 레벨 전압인 메모리 셀도 리드 동작이 완료되어 레지스터에 제 2 데이터(10)가 저장되고, 제 3 리드 단계에서부터는 리드 동작이 이루어지지 않는다. 또한, 문턱 전압이 제 2 레벨 전압 이상인 메모리 셀은 레지스터에 제 4 데이터(00)가 계속 유지되고, 정확한문턱 전압을 센싱하여 레지스터에 데이터를 저장하기 위하여 제 3 리드 단계에서도 리드 동작이 실시된다.
도 4c는 프로그램 된 셀의 문턱전압 레벨에 따라 문턱 전압이 제 3 레벨인 메모리 셀을 구분하여 제 3 레벨에 해당하는 제 3 데이터(01)를 해당 레지스터에 저장하는 제 3 리드 단계를 설명하기 위하여 도시한 흐름도이다.
도 4c에 도시한 바와 같이, 제 3 리드 단계가 시작되면 레지스터에 저장되어 있는 제 4 데이터(00)는 유지하고, 카운터의 출력은 제 3 데이터(01)로 셋팅한다. 그리고, 메모리 셀과 기준 셀에는 제 3 워드라인 전압(Vr3)을 인가한다.(S231)
제 3 워드라인 전압(Vr3)이 인가되면, 첫 번째 셀을 지정한다.(S232)
첫 번째 메모리 셀이 지정되면, 메모리 셀의 문턱 전압에 대한 정보를 저장하고 있는 레지스터의 데이터를 검출(S233)하고, 레지스터에 저장되어 있는 데이터가 제 1 또는 제 2 데이터(11 또는 10)인지를 판단한다.(S234) 레지스터에 저장되어 있는 데이터가 제 1 또는 제 2 데이터(11 또는 10)인 경우에는 센스 앰프 구동회로를 이용하여 센싱회로의 동작을 중지하고, 센싱회로의 출력 단자를 플로팅 상태로 만든다.(S235) 이는 레지스터에 저장되어 있는 데이터가 제 1 또는 제 2 데이터(11 또는 10)인 셀은 제 1 또는 제 2 리드 단계에서 리드 동작이 완료되어 문턱 전압에 대한 정보가 레지스터에 저장되어 있는 셀이므로 리드 동작을 실시할 필요가 없기 때문이다. 리드 동작이 실시된 메모리 셀은 레지스터에 제 1 또는 제 2 데이터(11 또는 10)가 저장되어 있고, 리드 동작을 실시해야할 메모리 셀은 레지스터에 제 4 데이터(00)가 저장되어 있다. 따라서, 레지스터에 저장되어 있는 데이터중 상위 비트만을 검출하여 상위 비트가 0인 메모리 셀만 리드 동작을 실시한다면 회로의 구성을 더욱 더 간단하게 할 수 있다.
레지스터에 저장되어 있는 데이터가 제 4 데이터(00)인 경우에는 아직까지 정확한 데이터가 레지스터에 저장되어 있지 않은 상태이므로, 리드 동작을 실시하기 위하여 프로그램 단계에서 사용한 센스 앰프를 이용해 메모리 셀의 드레인 전류와 기준 셀의 드레인 전류를 센싱한다.(S236)
메모리 셀의 드레인 전류와 기준 셀의 드레인 전류를 센싱하고 문턱 전압을 비교(S237)하여 메모리 셀의 문턱 전압이 기준 셀의 문턱 전압보다 낮을 경우에는 카운터에서 생성된 제 3 데이터(01)를 해당 레지스터에 저장한다.(S238) 메모리 셀의 문턱 전압이 기준 셀의 문턱전압보다 낮으면 메모리 셀의 문턱 전압이 제 3 레벨 전압에 해당하는 것을 의미한다. 이로 인해, 제 3 레벨 전압에 상응하는 드레인 전류가 흐르게 되고, 이는 메모리 셀에 저장된 데이터가 제 3 데이터(01)에 해당하는 것을 의미한다. 따라서, 센스 앰프의 신호에 따라 센스 앰프 구동회로는 카운터의 출력 단자에 접속되어 있는 스위칭부를 동작시키고, 카운터에서 생성된 제 3 데이터(01)는 레지스터로 저장된다.
메모리 셀의 문턱 전압이 기준 셀의 문턱 전압보다 높을 경우에는 레지스터에 저장되어 있는 제 4 데이터(00)를 유지한다.(S239) 메모리 셀의 문턱 전압이 기준 셀의 문턱 전압보다 높다는 것은 메모리 셀의 문턱 전압이 가장 높은 제 4 레벨 전압임을 의미하므로, 레지스터에 저장되어 있는 제 4 데이터(00)가 그대로 유지되고, 메모리 셀의 문턱 전압에 대한 데이터로 동시에 확정된다. 이로써, 문턱 전압이 제 3 레벨 전압인 셀과 문턱 전압이 제 4 레벨 전압인 셀이 동시에 판단되므로 모든 레지스터에도 데이터가 저장되어 모든 레벨의 메모리 셀에 대한 리드 동작이 이루어진다.
메모리 셀의 문턱 전압에 따라 레지스터에 제 3 데이터(01)를 저장하거나, 저장되어 있는 제 4 데이터(00)를 유지하는 것이 결정되어 리드 동작이 완료되면 다음 메모리 셀을 리드하기 위하여 셀 번호를 증가시킨다.(S240)
셀 번호를 증가시켜 다음 셀이 선택되면, 상기의 단계(S233 내지 S240)들을 재실시하여 메모리 셀의 문턱 전압에 따라 레지스터에 데이터를 저장 또는 유지시키고, 상기의 동작으로 리드를 실시한 셀이 마지막 셀이면 제 3 리드 단계를 종료한다.(S241)
이로써, 모든 메모리 셀이 문턱 전압 레벨에 따라 리드 동작이 완료된다. 또한, 모든 메모리 셀은 센싱회로에 접속되고, 어드레스 신호를 이용하여 순차적으로 셀을 선택하여 문턱 전압에 따른 데이터를 검출하므로써 하나의 센싱회로를 가지고도 모든 레벨의 메모리 셀에 대한 리드 동작을 실시할 수 있다.
상기에서는 2비트(제 1 내지 제 4 레벨)인 경우를 예로써 설명했으나, 비트 수에 따라 레지스터의 수를 늘려주고, 워드라인에 인가되는 전압을 보다 세분화해서 단계적으로 인가해준다면, 그 이상의 비트에서도 하나의 센싱회로를 이용한 단순한 회로 구조로 상기에서 서술한 멀티레벨 플래시 메모리 프로그램/리드 방법을 적용할 수 있다.
이하, 하나의 회로를 예로 하여 본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법을 보충 설명하기 한다.
도 5는 본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법을 설명하기 위하여 일예로써 도시한 회로도이다. 도 6은 도 5의 회로도에서 센스앰프 인에이블신호 발생부를 설명하기 위하여 도시한 회로도이다.
도 5에 도시한 바와 같이, 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드하기 위한 회로는 선택된 셀(FMC)의 드레인에 인가되는 전압을 제어하는 전압조절부(100)와, 소오스에 프로그래밍 전압(VPP)이 인가되고 게이트가 드레인에 공통 연결된 PMOS 트랜지스터(PM100)와, 드레인이 상기 PMOS 트랜지스터(PM100)의 드레인에 연결되고 게이트가 상기 전압 조절부(100)의 출력단에 연결되며 소오스가 선택된 셀(FMC)의 드레인에 연결된 NMOS 트랜지스터(NM100)와, 기준전압(VREF)을 발생하는 기준전압 발생부(200)와, 한 단자에 상기 PMOS 트랜지스터(PM100)와 NMOS 트랜지스터(NM100)의 공통 연결된 드레인의 전압이 인가되고 다른 한 단자에 상기 기준전압 발생부(200)의 기준전압(VREF)이 인가되어 이를 비교하는 비교부(300)와, 프로그램 시에는 2비트의 정보(MSB, LSB)를 입력받아 프로그램 할 것인지를 판단하고, 프로그램이 완료되는 순간에는 상기 비교부(300)와 전압 조절부(100)의 동작을 중지시키는 센스앰프 구동 설정부(400)와, 리드 시에 각 단계마다 상기 센스앰프 구동 설정부(400)에 상기 2비트의 정보를 제공하기 위해 센스앰프 하나가 처리해야하는 셀 어레이가 가지는 정보의 비트 수와 동일한 개수의 레지스터(501,502)로 구성된 레지스터 어레이(500)와, 리드 모드의 각 단계에서 레지스터 어레이(500)로 저장되는 데이터를 결정하는 2비트의 출력을 발생하는 카운터부(600)를 포함하여 구성된다.
상기 전압 조절부(100)는 소오스에 프로그래밍 전압(VPP)이 인가되고 게이트가 드레인에 공통 연결된 제 1 PMOS 트랜지스터(PM101)와, 소오스에 프로그래밍 전압(VPP)이 인가되고 게이트가 드레인에 공통 연결되며 게이트가 제 1 PMOS 트랜지스터의 게이트에 공통 연결된 제 2 PMOS 트랜지스터(PM102)와, 게이트가 선택된 셀(FMC)의 드레인에 연결되고 드레인이 상기 제 1 PMOS 트랜지스터(PM101)의 드레인에 연결된 제 1 NMOS 트랜지스터(NM101)와, 게이트에 클램프 전압(VCLAMP)이 인가되고 드레인이 상기 제 2 PMOS 트랜지스터(PM102)의 드레인에 연결된 제 2 NMOS 트랜지스터(NM102)와, 게이트에 전압조절 인에이블신호(VREN)가 인가되고 제 1 NMOS 트랜지스터(NM101) 및 제 2 NMOS 트랜지스터(NM102)가 공통으로 연결된 소오스와 접지전압(VSS) 단자간에 접속된 제 3 NMOS 트랜지스터(NM103)를 포함하여 구성된다.
상기 기준전압 발생부(200)는 소오스에 프로그래밍 전압(VPP)이 인가되고 게이트가 드레인에 공통 연결되어 상기 비교부(300)의 입력단에 연결된 PMOS 트랜지스터(PM200)와, 게이트에 제어 게이트 전압(VG)이 인가되고 PMOS 트랜지스터(PM200)와 접지전압(VSS) 단자간에 접속된 기준 셀(CREF)을 포함하여 구성된다.
상기 비교부(300)는 프로그래밍 전압(VPP)에 의해 구동되어, 한 단자에 상기기준전압 발생부(200)의 기준전압(VREF)이 인가되고, 다른 한 단자에 셀 전압(VCELL)이 인가되어 이를 비교하는 차동 증폭기(301)로 구성된다.
상기 센스앰프 구동 설정부(400)는 프로그램 시에 상기 레지스터 어레이(500)로부터 2 비트의 데이터(MSB, LSB)를 입력받아 센스앰프 인에이블신호(SAEN)를 출력하는 센스앰프 인에이블신호 발생부(401)와, 상기 센스앰프 인에이블신호 발생부(401)의 센스앰프 인에이블신호(SAEN)를 래치 하는 래치부(402)와, 상기 비교부(300)의 출력, 상기 래치부(402)의 출력 및 프로그램/리드 모드 선택신호(PRSEL)가 입력되어 이를 부정 논리곱 하여 스위칭 인에이블신호(SWEN)를 출력하는 NAND 게이트(ND400)와, 상기 비교부(300)의 출력과 프로그램/리드 모드 선택신호(PRSEL)가 입력되어 이를 논리곱 하는 AND 게이트(AND400)와, 드레인에 센스앰프 인에이블신호(SAEN)가 인가되고 게이트에 상기 AND 게이트(AND400)의 출력이 인가되며 소오스가 접지전압(VSS)에 연결된 제 1 NMOS 트랜지스터(NM401)와, 게이트에 상기 래치부(402)의 출력이 인가되고 드레인이 상기 전압 조절부(100)의 제 2 NMOS 트랜지스터(NM102)의 게이트에 연결되며 소오스가 접지전압(VSS)에 연결된 제2 NMOS 트랜지스터(NM402)와, 게이트에 상기 래치부(402)의 출력이 인가되고, NMOS 트랜지스터(NM100)와 접지전압(VSS) 단자간에 접속된 제 3 NMOS 트랜지스터(NM403)와, 상기 래치부(402)의 출력을 반전시켜 전압조절 인에이블신호(VREN)를 출력하는 인버터(INV400)를 포함하여 구성된다.
상기 센스앰프 인에이블신호 발생부(410)는 도 6에 도시된 바와 같이, 제 1 레벨 인에이블신호(LEN1) 및 그의 반전된 신호(/LEN1)에 의해 제어되어전원전압(VDD)을 선택적으로 출력하는 제 1 전송게이트(TG1)와, 상기 레지스터 어레이(500)의 최상위 비트(MSB) 및 최하위 비트(LSB)를 부정 논리곱 하는 NAND 게이트(ND411)와, 그 NAND 게이트(ND411)의 출력을 제 2 레벨 인에이블신호(LEN2) 및 그의 반전된 신호(/LEN2)에 의해 제어되어 선택적으로 출력하는 제 2 전송게이트(TG2)와, 상기최상위 비트(MSB)를 반전시키는 인버터(INV411)와, 그 인버터(INV411)의 출력을 제 3 레벨 인에이블신호(LEN3) 및 그의 반전된 신호(/LEN3)에 의해 제어되어 선택적으로 출력하는 제 3 전송게이트(TG3)와, 상기 최상위 비트(MSB) 및 최하위 비트(LSB)를 부정 논리합 하는 NOR 게이트(NOR411)와, 그 NOR 게이트(NOR411)의 출력을 제 4 레벨 인에이블신호(LEN4) 및 그의 반전된 신호(/LEN4)에 의해 제어되어 선택적으로 출력하는 제 4 전송게이트(TG4)를 포함하여 구성된다.
상기 카운터부(600)는 실제 카운트를 수행하는 카운터(601)와, 상기 센스앰프 구동 설정부(400)의 스위칭 인에이블신호(SWEN)에 의해 제어되어 상기 카운터(601)의 출력을 선택적으로 출력하는 스위칭부(602)를 포함하여 구성된다.
상기와 같이 구성된 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로의 동작을 설명하면 다음과 같다.
상기의 구성에 따라 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로는 4 개의 레벨을 갖는 플래시 메모리 어레이를 프로그램/리드하는 경우, 각각 3 단계의 프로그램 동작과 3 단계의 리드 동작이 필요하다.
먼저, 프로그램 시에는, 각 단계별로 제어게이트의 전압(VG)이 증가되고, 기준 전류(IREF)가 동일하게 유지되어 단계적으로 셀의 문턱전압이 상승하면서 프로그램이 수행된다. 레지스터 어레이(500)의 각 레지스터(501,502)에서 각 단계마다 저장된 데이터가 반복적으로 리드되어 상기 데이터가 해당 레벨에서 프로그램을 수행할 것인지 여부를 판단하여 프로그램이 수행된다.
상기 데이터가 11이면 초기 문턱 전압값을 유지하고, 10이면, 1 번째 단계에서 프로그램이 수행되고, 01이면, 1,2 번째 단계에서 프로그램이 수행되며, 00이면 1,2,3 번째 단계에서 프로그램이 수행된다. 각 단계별로 프로그램이 진행되면서 각 셀의 문턱전압이 높아지고, 기준전류(IREF)보다 셀 전류(ICELL)가 낮아지는 순간 상기 센스앰프구동 설정부(400)의 제 2, 제 3 NMOS 트랜지스터(NM402,NM403) 및 인버터(INV400)의 출력(VREN)에 의해 프로그램이 중단된다.
한편, 리드 동작 시에는, 제 1 단계에서 제 1 레벨을 센싱하여 2,3,4 번째 레벨들로부터 구분하고, 제 2 단계에서는 2번째 레벨을 센싱하여 3,4 번째 레벨들로부터 구분하며, 제 3 단계에서는 3 번째 레벨을 센싱하고, 그 때까지 센싱되지 않은 셀은 4 번째 레벨로 구분된다.
이러한 리드 동작을 각 단계별로 좀더 상세히 설명하면 다음과 같다.
제 1 단계에서는 우선 모든 레지스터(501,502)를 0으로 리셋하고, 카운터부(600)의 출력을 11로 셋팅한다. 이후 메모리 셀의 제어게이트 전압(VG)을 제 1 전압(Vr1)으로 설정하여 메모리 셀(FMC)의 문턱전압이 기준 셀(CREF)의 문턱전압보다 낮으면 상기 카운터부(600)의 출력이 레지스터 어레이(500)에 저장된다. 선택된 메모리 셀(FMC)의 문턱전압이 기준 셀(CREF)의 문턱전압보다 높으면 레지스터 어레이(500)는 0으로 저장된 데이터를 그대로 유지한다. 여기서, 상기 제 1 전압(Vr1)은 1 번째 레벨 셀의 문턱전압보다는 높고, 2,3,4번째 레벨 셀과 기준 셀의 문턱전압보다는 낮은 값으로 설정된다.
제 2 단계에서는 카운터부(600)의 출력이 10으로, 셀의 제어 게이트 전압(VG)이 제 2 전압(Vr2)으로 증가된 후, 센스앰프에 연결된 셀의 칼럼(CN 개)이 순차적으로 센싱된다. 각 칼럼에서는 그 셀에 해당하는 레지스터의 기존 데이터가 리드된다. 상기 기존 데이터가 11이면 센스앰프(301)가 동작하지 않고, 센스앰프 출력이 플로우팅되어 카운터부(600)의 출력이 레지스터 어레이(500)에 저장되지 않도록 카운터부(600)의 스위칭부(601)가 차단된다. 기존의 데이터가 11이 아니면 센싱을 하는데, 이때 선택된 셀(FMC)의 문턱전압이 기준 셀(CREF)의 문턱전압보다 낮은 경우는 2 번째 레벨 셀로써 센스앰프(301)의 출력이 로직 하이(High)가 되어 카운터부(600)의 출력인 10이 레지스터 어레이(500)에 저장된다. 만일, 선택된 셀(FMC)의 문턱전압이 기준 셀(CREF)의 문턱전압보다 높은 경우는 3 또는 4 레벨 셀로써 센스앰프(301)의 출력이 로직 로우(Low)가 되어 카운터부(600)의 출력이 레지스터 어레이(500)에 저장되지 않도록 카운터부(600)의 스위칭부(601)가 차단된다.
메모리 어레이의 모든 센스앰프가 상기 과정을 동시에 셀 칼럼 수(CN) 회 동안 수행하므로 제 2 단계가 끝나게 되며, 레지스터 어레이(500)의 각 레지스터(501,502)의 1,2 번째 레벨 셀들은 센싱 되어 기록되어 있고, 나머지는 0으로 리셋 된 상태를 유지하게 된다.
제 3 단계에서는 카운터부(600)의 출력을 01로 하고, 셀의 제어게이트 전압을 제 3 전압(Vr3)으로 증가시킨 후, 센스앰프에 연결된 셀 칼럼(CN 개)을 순차적으로 센싱 한다. 각 칼럼에서는 그 셀에 해당하는 레지스터의 기존 데이터를 읽어서 상기 기존 데이터가 11 또는 10이면 센스앰프(301)를 동작시키지 않고, 센스앰프 출력을 플로팅시켜 상기 카운터부(600)의 출력이 레지스터 어레이(500)로 들어가지 못하게 스위칭부(601)가 차단된다. 기존의 데이터가 11 또는 10이 아니면 센싱을 하는데, 이때 선택된 셀(FMC)의 문턱전압이 기준 셀(CREF)의 문턱전압보다 낮은 경우는 3번째 레벨 셀로써 센스앰프(301)의 출력이 로직 하이(High)가 되어 레벨 상태 지정회로의 출력인 1을 레지스터 어레이(500)에 저장한다. 선택된 셀(FMC)의 문턱전압이 기준 셀(CREF)의 문턱전압보다 높은 경우는 4 레벨 셀로서 센스앰프의 출력이 로직 로우(Low)가 되어 레벨 상태 지정회로의 출력이 레지스터 어레이(500)로 들어가지 못하게 스위칭부(601)가 차단된다.
메모리 어레이의 모든 센스앰프가 상기 과정을 동시에 셀의 칼럼 수(CN)회 동안 수행하므로 제 3 단계를 마치게 되고, 레지스터의 상태는 1,2,3 번째 레벨 셀들은 센싱 되어 기록되어 있고, 나머지는 4 번째 레벨 셀들로서 0, 즉 리셋 된 상태를 유지한다.
상기와 같은 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로는 4레벨(2비트) 셀일 경우에 대해 설명하였다. 그러나, 4 레벨 이상을 가지는 경우에도 카운터부(600)의 비트 수를 셀의 비트 수와 동일하게 하고, 단계의 수를 셀의 레벨 수보다 1개 작게 하면, 셀 하나에 2비트 이상의 정보를 가지는 플래시 메모리셀 어레이에 적용 가능하다.
상술한 바와 같이, 본 발명에 따른 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드 방법에 의하면, 단계별 센셍 시 현 단계와 레지스터에 저장된 이전 데이터를 비교하여 센싱하지 않는 센스 앰프는 작동을 하지 않도록 할 수 있어 소모 전류를 줄일 수 있고, 데이터 처리를 복잡한 연산에 의하지 않고 센싱회로의 센싱결과에 따라 상기 레벨 상태 지정 회로의 출력을 레지스터로 보내거나 이전 레벨 데이터를 유지하므로써 간단한 회로만으로도 데이터 처리가 가능하며, 메모리 칩 내에 많은 센스 앰프를 둘 수 있어 동시에 처리되는 셀의 수를 늘려 데이터 처리 능력을 향상시키는 효과가 있다.

Claims (13)

  1. 비교회로, 기준 전류 공급부, 센스 앰프 구동 결정 회로, 레지스터 어레이를 포함하여 구성된 센싱회로를 이용하여 멀티레벨 플래쉬 메모리 셀을 프로그램하기 위한 방법에 있어서,
    프로그램될 레벨에 해당하는 데이터를 레지스터에 저장하는 데이터 저장 단계,
    워드라인에 제 1 프로그램 전압을 인가한 후 상기 레지스터에 저장된 데이터가 제 1 데이터인 제 1 메모리 셀의 경우에는 상기 센싱 회로를 오프시켜 문턱 전압을 제 1 레벨 전압으로 유지하며, 제 1 데이터가 아닌 나머지 메모리 셀의 경우에는 프로그램을 실시하여 문턱 전압을 제 2 레벨까지 상승시키는 제 2 레벨 프로그램 단계,
    상기 워드라인에 제 2 프로그램 전압을 인가한 후 상기 레지스터에 저장된 데이터가 제 1 또는 제 2 데이터인 제 1 또는 제 2 메모리 셀의 경우에는 상기 센싱회로를 오프시켜 문턱 전압을 유지하며, 제 1 또는 제 2 데이터가 아닌 나머지 메모리 셀의 경우에는 프로그램을 실시하여 문턱 전압을 제 3 레벨까지 상승시키는 제 3 레벨 프로그램 단계 및
    상기 워드라인에 제 3 프로그램 전압을 인가한 후 상기 레지스터에 저장된 데이터가 제 1, 제 2 또는 제 3 데이터인 제 1, 제 2 또는 제 3 메모리 셀의 경우에는 상기 센싱회로를 오프시켜 문턱 전압을 유지하며, 제 1, 제 2 또는 제 3 데이터가 아닌 나머지 메모리 셀의 경우에는 프로그램을 실시하여 문턱 전압을 제 4 레벨까지 상승시키는 제 4 레벨 프로그램 단계로 이루어지는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 제 1 데이터는 11이고, 상기 제 2 데이터는 10이고, 상기 제 3 데이터는 01이고, 상기 제 4 데이터는 00인 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 레지스터는 상기 메모리 셀이 프로그램될 수 있는 모든 레벨 수를 나타낼 수 있는 비트 수만큼 구비되어 상기 프로그램될 레벨에 대한 데이터를 저장하는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법.
  4. 제 1 항에 있어서,
    상기 센싱 회로는 상기 레지스터에 저장된 상기 제 1 내지 제 4 데이터에 따라 상기 센스 앰프 구동 결정 회로에 의해 온/오프가 결정되는 것을 특징으로 하는센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법.
  5. 제 1 항에 있어서,
    상기 메모리 셀의 프로그램은 상기 기준 전류 공급부에서 생성된 기준 전류와 상기 메모리 셀의 드레인 전류를 비교 회로에서 비교하여 상기 메모리 셀의 문턱 전압이 상기 기준 전류 공급부의 기준 셀보다 높아지는 순간 프로그램을 중지하는 자동 검증 프로그램 방법으로 실행되는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법.
  6. 제 1 항에 있어서,
    상기 워드 라인에 인가되는 제 1 내지 제 3 프로그램 전압은 각각의 문턱 전압의 중간 전압으로 정해지며, 낮은 전압부터 순차적으로 인가되는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램 방법.
  7. 비교 회로, 전압 레귤레이팅 블록, 기준 전류 공급부, 센스 앰프 구동 결정 회로, 레지스터 어레이, 카운터를 포함하여 구성된 센싱회로를 이용하여 멀티레벨 플래쉬 메모리 셀을 리드하기 위한 방법에 있어서,
    모든 레지스터에 제 4 데이터를 저장하고, 워드라인에 제 1 리드 전압을 인가하며, 상기 카운터는 제 1 데이터가 출력되도록 세팅하는 제 1 초기화 단계,
    상기 비교 회로에서 기준 전류 공급부의 제 1 기준 전류와 메모리 셀들의 드레인 전류를 차례로 비교하여, 문턱 전압이 기준 셀보다 낮은 경우에는 상기 제 1 데이터를 해당 레지스터에 저장하여 제 1 메모리 셀을 정의하고, 높은 경우에는 상기 레지스터에 저장된 상기 제 4 데이터를 유지하여 제 1 메모리 셀의 리드 동작을 완료하는 제 1 리드 단계,
    상기 워드라인에 제 2 리드 전압을 인가하며, 상기 카운터는 제 2 데이터가 출력되도록 세팅하는 제 2 초기화 단계,
    상기 제 1 메모리 셀이 아닌 경우에만 상기 비교 회로에서 기준 전류 공급부의 제 2 기준 전류와 메모리 셀들의 드레인 전류를 차례로 비교하여, 문턱 전압이 기준 셀보다 낮은 경우에는 상기 제 2 데이터를 해당 레지스터에 저장하여 제 2 메모리 셀을 정의하고, 높은 경우에는 상기 레지스터에 저장된 상기 제 4 데이터를 유지하여 제 2 메모리 셀의 리드 동작을 완료하는 제 2 리드 단계,
    상기 워드라인에 제 3 리드 전압을 인가하며, 상기 카운터는 제 3 데이터가 출력되도록 세팅하는 제 3 초기화 단계 및
    상기 제 1 또는 제 2 메모리 셀이 아닌 경우에만 상기 비교 회로에서 기준 전류 공급부의 제 3 기준 전류와 메모리 셀들의 드레인 전류를 차례로 비교하여, 문턱 전압이 기준 셀보다 낮은 경우에는 상기 제 3 데이터를 해당 레지스터에 저장하여 제 3 메모리 셀을 정의하고, 높은 경우에는 상기 레지스터에 저장된 상기 제4 데이터를 유지하여 제 4 메모리 셀을 정의함으로써 제 3 및 제 4 메모리 셀의 리드 동작을 완료하는 제 3 리드 단계로 이루어지는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법.
  8. 제 7 항에 있어서,
    상기 레지스터는 상기 메모리 셀이 프로그램된 상태의 모든 레벨 수를 나타낼 수 있는 비트 수만큼 구비되어 멀티 비트 플래쉬 메모리 셀에 대한 데이터가 2비트 이상인 경우에도 저장이 가능케 하는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법.
  9. 제 7 항이 있어서,
    상기 센스 앰프 구동 결정 회로는 상기 레지스터에 저장된 데이터에 따라 상기 센싱 회로의 동작 여부를 결정하는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법.
  10. 제 7 항에 있어서,
    상기 제 1 내지 제 3 워드 라인 전압은 순차적으로 낮은 전압부터 인가되며,각각은 문턱 전압 레벨들의 중간 전압에 해당하는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법.
  11. 제 7 항에 있어서,
    상기 제 1 데이터는 11이고, 상기 제 2 데이터는 10이고, 상기 제 3 데이터는 01이고, 상기 제 4 데이터는 00인 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법.
  12. 제 7 항에 있어서,
    상기 제 3 리드 단계는 상기 레지스터에 저장된 데이터 중 상위 비트의 데이터만을 검출하여 상기 상위 비트의 데이터가 1인 경우는 제 1 또는 제 2 메모리 셀로 판단하고, 0인 경우는 나머지 셀로 판단하여 회로의 구성을 간소화하는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법.
  13. 제 7 항에 있어서,
    상기 센싱 회로는 상기 레지스터에 저장된 상기 제 1 내지 제 4 데이터에 따라 상기 센스 앰프 구동 결정 회로에 의해 온/오프가 결정되는 것을 특징으로 하는 센싱회로를 이용한 멀티레벨 플래시 메모리 리드 방법.
KR10-2001-0038430A 2001-06-29 2001-06-29 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법 KR100390959B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0038430A KR100390959B1 (ko) 2001-06-29 2001-06-29 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법
US10/006,096 US6836431B2 (en) 2001-06-29 2001-12-10 Method of programming/reading multi-level flash memory using sensing circuit
JP2001384110A JP3872335B2 (ja) 2001-06-29 2001-12-18 センシング回路を用いたマルチレベルフラッシュメモリプログラム方法及びリード方法
US10/891,021 US6961266B2 (en) 2001-06-29 2004-07-15 Method of programming/reading multi-level flash memory using sensing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038430A KR100390959B1 (ko) 2001-06-29 2001-06-29 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법

Publications (2)

Publication Number Publication Date
KR20030002730A true KR20030002730A (ko) 2003-01-09
KR100390959B1 KR100390959B1 (ko) 2003-07-12

Family

ID=19711573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038430A KR100390959B1 (ko) 2001-06-29 2001-06-29 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법

Country Status (3)

Country Link
US (2) US6836431B2 (ko)
JP (1) JP3872335B2 (ko)
KR (1) KR100390959B1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660534B1 (ko) * 2004-12-09 2006-12-26 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 검증방법
KR100666223B1 (ko) * 2006-02-22 2007-01-09 삼성전자주식회사 메모리셀 사이의 커플링 노이즈를 저감시키는 3-레벨불휘발성 반도체 메모리 장치 및 이에 대한 구동방법
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
KR100772089B1 (ko) * 2001-06-26 2007-11-01 주식회사 하이닉스반도체 전원 공급전압 멀티 레벨 검출기
US7352623B2 (en) 2005-07-04 2008-04-01 Samsung Electronics Co., Ltd. NOR flash memory device with multi level cell and read method thereof
US7426143B2 (en) 2005-07-27 2008-09-16 Samsung Electronics Co., Ltd. Semiconductor memory device and related programming method
US7447067B2 (en) 2005-07-29 2008-11-04 Samsung Electronics Co., Ltd. Method and apparatus for programming multi level cell flash memory device
KR100919156B1 (ko) * 2006-08-24 2009-09-28 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법
US7643339B2 (en) 2006-05-18 2010-01-05 Samsung Electronics Co., Ltd. Multi-bit flash memory devices having a single latch structure and related programming methods, systems and memory cards
US7643340B2 (en) 2006-06-16 2010-01-05 Samsung Electronics Co., Ltd. Method and apparatus for programming multi level cell flash memory device
US7876613B2 (en) 2006-05-18 2011-01-25 Samsung Electronics Co., Ltd. Multi-bit flash memory devices having a single latch structure and related programming methods, systems and memory cards
US7936601B2 (en) 2007-06-28 2011-05-03 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including multi-level cells using modified read voltages and methods of operating the same

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0169267B1 (ko) * 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
US6967872B2 (en) * 2001-12-18 2005-11-22 Sandisk Corporation Method and system for programming and inhibiting multi-level, non-volatile memory cells
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6781877B2 (en) * 2002-09-06 2004-08-24 Sandisk Corporation Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
US7075822B2 (en) * 2002-12-31 2006-07-11 Intel Corporation High bandwidth datapath load and test of multi-level memory cells
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7372731B2 (en) * 2003-06-17 2008-05-13 Sandisk Il Ltd. Flash memories with adaptive reference voltages
US7006388B2 (en) * 2003-08-28 2006-02-28 Hewlett-Packard Development Company, L.P. Memory with reference-initiated sequential sensing
WO2005094178A2 (en) 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US20060156097A1 (en) * 2004-11-30 2006-07-13 Camarce Christian A Analog counter using memory cell
US7099219B2 (en) * 2004-12-20 2006-08-29 Intel Corporation Multi read port bit line
ITMI20042538A1 (it) * 2004-12-29 2005-03-29 Atmel Corp Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
KR100648285B1 (ko) * 2005-06-24 2006-11-23 삼성전자주식회사 멀티 레벨 셀 플래시 메모리의 액세스 방법 및 장치
KR100624300B1 (ko) * 2005-06-29 2006-09-19 주식회사 하이닉스반도체 프로그램 시간을 감소시키는 플래시 메모리 장치의프로그램 동작 제어 방법
KR100942870B1 (ko) * 2005-07-04 2010-02-17 마이크론 테크놀로지, 인크. 저전력 다중 비트 감지 증폭기
ITRM20050353A1 (it) * 2005-07-04 2007-01-05 Micron Technology Inc Amplificatore di rilevazione di piu' bit a bassa potenza.
JP2007027760A (ja) 2005-07-18 2007-02-01 Saifun Semiconductors Ltd 高密度不揮発性メモリアレイ及び製造方法
KR100719372B1 (ko) * 2005-08-10 2007-05-17 삼성전자주식회사 노어 플래시 메모리 장치 및 그것의 프로그램 방법
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7342833B2 (en) * 2005-08-23 2008-03-11 Freescale Semiconductor, Inc. Nonvolatile memory cell programming
US7130222B1 (en) * 2005-09-26 2006-10-31 Macronix International Co., Ltd. Nonvolatile memory with program while program verify
US7551489B2 (en) * 2005-12-28 2009-06-23 Intel Corporation Multi-level memory cell sensing
US7457178B2 (en) * 2006-01-12 2008-11-25 Sandisk Corporation Trimming of analog voltages in flash memory devices
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7254071B2 (en) * 2006-01-12 2007-08-07 Sandisk Corporation Flash memory devices with trimmed analog voltages
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7917685B2 (en) * 2006-05-04 2011-03-29 Micron Technology, Inc. Method for reading a multilevel cell in a non-volatile memory device
KR100897604B1 (ko) * 2007-01-03 2009-05-14 삼성전자주식회사 검증 성공된 메모리 셀에 대하여 재검증이 가능한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
KR100816161B1 (ko) * 2007-01-23 2008-03-21 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
US7532515B2 (en) * 2007-05-14 2009-05-12 Intel Corporation Voltage reference generator using big flash cell
US7710781B2 (en) * 2007-09-25 2010-05-04 Intel Corporation Data storage and processing algorithm for placement of multi-level flash cell (MLC) VT
US7782674B2 (en) * 2007-10-18 2010-08-24 Micron Technology, Inc. Sensing of memory cells in NAND flash
US7561484B2 (en) * 2007-12-13 2009-07-14 Spansion Llc Reference-free sampled sensing
US8004871B2 (en) * 2008-05-26 2011-08-23 Panasonic Corporation Semiconductor memory device including FET memory elements
KR101631496B1 (ko) * 2008-06-03 2016-06-17 삼성전자주식회사 로봇 장치 및 그 단축 명령 등록 방법
KR101423052B1 (ko) * 2008-06-12 2014-07-25 삼성전자주식회사 메모리 장치 및 읽기 레벨 제어 방법
US7916537B2 (en) * 2009-06-11 2011-03-29 Seagate Technology Llc Multilevel cell memory devices having reference point cells
JP5359798B2 (ja) * 2009-11-10 2013-12-04 ソニー株式会社 メモリデバイスおよびその読み出し方法
US8386895B2 (en) * 2010-05-19 2013-02-26 Micron Technology, Inc. Enhanced multilevel memory
US8717802B2 (en) 2010-09-13 2014-05-06 International Business Machines Corporation Reconfigurable multi-level sensing scheme for semiconductor memories
US8509007B2 (en) * 2012-02-27 2013-08-13 Infineon Technologies Ag Hybrid read scheme for multi-level data
KR20130110970A (ko) * 2012-03-30 2013-10-10 에스케이하이닉스 주식회사 리드 전압 생성회로, 이를 포함하는 메모리 및 메모리 시스템
CN107742613B (zh) * 2012-04-25 2021-03-09 应用材料公司 晶片边缘的测量和控制
CN106571157B (zh) * 2016-11-07 2019-12-31 珠海博雅科技有限公司 分组编程方法及其电路
JP6538732B2 (ja) * 2017-01-17 2019-07-03 株式会社 ゼンショーホールディングス 測定装置、測定システム、測定方法およびプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684739A (en) * 1994-11-30 1997-11-04 Nkk Corporation Apparatus and method for determining current or voltage of a semiconductor device
JP3062730B2 (ja) * 1996-07-10 2000-07-12 株式会社日立製作所 不揮発性半導体記憶装置および書込み方法
JP3159105B2 (ja) * 1997-02-21 2001-04-23 日本電気株式会社 不揮発性半導体記憶装置及びその書込方法
JP2000021185A (ja) * 1998-06-30 2000-01-21 Sharp Corp 不揮発性半導体メモリの書込み方法
US6162555A (en) * 1999-07-15 2000-12-19 Metallic Power, Inc. Particle feeding apparatus for electrochemical power source and method of making same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772089B1 (ko) * 2001-06-26 2007-11-01 주식회사 하이닉스반도체 전원 공급전압 멀티 레벨 검출기
KR100660534B1 (ko) * 2004-12-09 2006-12-26 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 검증방법
US7352623B2 (en) 2005-07-04 2008-04-01 Samsung Electronics Co., Ltd. NOR flash memory device with multi level cell and read method thereof
US7426143B2 (en) 2005-07-27 2008-09-16 Samsung Electronics Co., Ltd. Semiconductor memory device and related programming method
US7742341B2 (en) 2005-07-27 2010-06-22 Samsung Electronics Co., Ltd. Semiconductor memory device and related programming method
US7447067B2 (en) 2005-07-29 2008-11-04 Samsung Electronics Co., Ltd. Method and apparatus for programming multi level cell flash memory device
KR100666223B1 (ko) * 2006-02-22 2007-01-09 삼성전자주식회사 메모리셀 사이의 커플링 노이즈를 저감시키는 3-레벨불휘발성 반도체 메모리 장치 및 이에 대한 구동방법
US7643339B2 (en) 2006-05-18 2010-01-05 Samsung Electronics Co., Ltd. Multi-bit flash memory devices having a single latch structure and related programming methods, systems and memory cards
US7876613B2 (en) 2006-05-18 2011-01-25 Samsung Electronics Co., Ltd. Multi-bit flash memory devices having a single latch structure and related programming methods, systems and memory cards
US7643340B2 (en) 2006-06-16 2010-01-05 Samsung Electronics Co., Ltd. Method and apparatus for programming multi level cell flash memory device
KR100919156B1 (ko) * 2006-08-24 2009-09-28 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법
US7684238B2 (en) 2006-08-24 2010-03-23 Samsung Electronics Co., Ltd. Methods of programming multi-bit flash memory devices and related devices
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
US7936601B2 (en) 2007-06-28 2011-05-03 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including multi-level cells using modified read voltages and methods of operating the same
US8243514B2 (en) 2007-06-28 2012-08-14 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including multi-level cells using modified read voltages and methods of operating the same

Also Published As

Publication number Publication date
US6836431B2 (en) 2004-12-28
US6961266B2 (en) 2005-11-01
KR100390959B1 (ko) 2003-07-12
JP3872335B2 (ja) 2007-01-24
US20030002334A1 (en) 2003-01-02
US20050038953A1 (en) 2005-02-17
JP2003022683A (ja) 2003-01-24

Similar Documents

Publication Publication Date Title
KR100390959B1 (ko) 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법
KR100284295B1 (ko) 멀티레벨 플래시 메모리를 프로그램/리드하기 위한 센싱회로
US7477550B2 (en) NAND flash memory device and method of improving characteristic of a cell in the same
US7965553B2 (en) Method of verifying a program operation in a non-volatile memory device
US5729489A (en) Programming flash memory using predictive learning methods
US7382660B2 (en) Method for accessing a multilevel nonvolatile memory device of the flash NAND type
US7742341B2 (en) Semiconductor memory device and related programming method
KR20080084230A (ko) 셀 사이의 커플링에 의한 영향을 감소시킨 플래시 메모리장치 및 그 구동방법
JP4315767B2 (ja) 不揮発性半導体記憶装置
US6178114B1 (en) Sensing apparatus and method for fetching multi-level cell data
US5701266A (en) Programming flash memory using distributed learning methods
JP4469649B2 (ja) 半導体フラッシュメモリ
US5812451A (en) Nonvolatile semiconductor storage apparatus and method of writing data to the same
KR100365644B1 (ko) 멀티비트 불휘발성 메모리 장치
KR20080104838A (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법
KR20030019854A (ko) 메모리 셀 트랜지스터의 임계값 편차의 영향을 억제할 수있는 비휘발성 반도체 기억 장치
KR100866957B1 (ko) 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법
JP2000228092A (ja) 半導体集積回路装置
KR20170056254A (ko) 비휘발성 메모리 장치
JP4364207B2 (ja) 不揮発性半導体記憶装置
JP3905936B2 (ja) 不揮発性半導体記憶装置
JP4302117B2 (ja) 不揮発性半導体記憶装置
JP4302118B2 (ja) 不揮発性半導体記憶装置
JP2007141312A (ja) 半導体記憶装置の読み出し回路
KR970029851A (ko) 다수상태 불휘발성 반도체 메모리 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee