이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 3은 일반적인 역방향 외부순환 전력 제어를 위해 필요한 역방향 다중화를 나타내는 도면이다. 이하 도 3을 참조하여 설명하면 도3의 참조된 부호 301은 하나의 역방향 전송 채널(transport channel)이 만들어지는 과정을 보여주는 블록이다. 따라서 도 3의 참조부호 302에서도 다른 하나의 역방향 전송 채널이 만들어진다. 전송될 데이터가 301로 입력되면, CRC 삽입기(303)는 BLER 확인을 위한 CRC 비트를 상기 전송 데이터에 첨가하여 출력한다. 코드블록 연결 및 세그멘테이션 부(304)는 상기 CRC 비트가 첨가된 전송 데이터를 입력받고 채널 코딩을 하기 위해 알맞은 코드 블록 크기로 비트의 연결 또는 분절하여 출력한다. 상기 코드 블록 연결 및 센그멘테이션부(304)의 출력은 채널 코딩부(305)로 입력되어 채널 오류에 강인한 성질을 갖도록 채널 코딩되어 출력된다. 라디오 프레임 균등부(Radio Frame Equalization: 306)는 상기 채널 코딩부(305)에서 코딩된 비트열을 라디오 프레임(10ms)단위로 맞추어 출력한다. 상기 라디오 프레임 균등부(306)의 출력은 제1 인터리버(307)로 입력되어 인터리빙된다. 상기 인터리빙의 단위는 10ms, 20ms, 40ms, 80ms가 가능하며, 상기 인터리빙의 단위를 전송 시간 구간(Transmission Time Interval: 이하 "TTI")라 명칭한다. TTI가 10ms 이외의 값을 갖는 경우 제1 인터리버(307)의 출력은 다시 라디오 프레임 분절부(308)에서 10ms에 맞도록 분절된다. 상기 라디오 프레임 분절부(308)의 출력은 레이트 메칭부(Rate Matching: 309)로 입력된다. 상기 레이트 메칭부(Rate Matching 309)는 현재까지 수행된 비트열을 펑춰링 또는 반복을 통해 하나의 라디오 프레임 크기에 일치하는 비트열을 출력하여 하나의 전송채널이 만들어지게 된다. 따라서, 상기 각 레이트 메칭부(309,310)의 출력으로 301 및 302에서 전송 채널이 생성되며, 더 많은 전송 채널이 역시 생성될 수 있다. 상기에서 생성된 여러 개의 전송 채널(TrCH)들은 다중화부(311)로 입력한다. 상기 다중화부(311)는 상기 입력되는 전송 채널들을 합해져서 315에서 보이는 하나의 부호화된 합성 전송 채널(Coded Composite Transport CHannel: 이하 "CCTrCH")을 만들어 물리 채널 분절부(312)로 출력한다. 상기 물리 채널 분절부(312)는 상기 다중화부(311)로부터의 CCTrCH를 물리 채널에 매핑할 수 있도록 10ms의 크기로 분절하여 제2 인터리버(313)로 출력한다. 상기 제2 인터리버(313)에서는 두 번째 인터리빙이 수행되게 되는데, 인터리빙의 단위는 하나의 라디오 프레임 크기와 같은 10ms가 된다. 즉, 상기 물리 채널 분절부(312), 제2 인터리버(313)에서 분절, 인터리빙된 데이터들은 궁극적으로 물리 채널 매핑부(314)에서 316, 317과 같은 물리 채널로 매핑되어 출력된다.
도 4는 일반적인 순방향 외부순환 전력 제어를 위해 필요한 순방향 다중화를 개략적으로 보인 도면이다. 상기 순방향 멀티플렉싱 과정은 역방향 멀티플렉싱 과정과 거의 비슷하지만, 도 4에 보이는 바와 같이, 레이트 메칭부(406)가 채널 코딩부(405) 다음 단에 위치하는 것이 상이하다. 또한 제1 불연속 전송 지시자 삽입부(407), 또는/및 제2 불연속 전송 지시자 삽입부(412)가 부가된다. 도 4의 401이 하나의 순방향 전송 채널(transport channel)이 만드는 블록으로, 상기 도 4의 402에서도 역시 다른 하나의 순방향 전송 채널이 만들어지는 것으로, 이를 좀더 구체적으로 설명하면 다음과 같다.
먼저, 순방향으로 전송될 데이터가 401로 입력되면, CRC 삽입기(403)에서 BLER 확인을 위한 CRC 비트가 첨가되고 코드블록 연결 및 세그멘테이션부(404)에서 채널 코딩을 하기 위한 알맞은 코드 블록 크기로 비트의 연결, 또는 분절된다. 상기 코드블록 연결 및 세그멘테이션 부(404)의 출력은 채널 코딩부(405)에서 채널 오류에 강인한 성질을 갖도록 채널 코딩이 수행된 후, 레이트 메칭부(406)에서 바로 레이트 메칭 방법이 수행된다. 상기 레이트 메칭부(406)의 출력은 제1 불연속 전송 지시자 삽입부(407)로 전송되어 어느 부분에 데이터를 전송을 하지 않을 것인지를 지시하는 DTX 지시자가 삽입된다. 상기 제1 불연속 전송 지시자 삽입부(407)의 출력은 제1 인터리버(408)에서 인터리빙이 수행된다. 이때, 상기 인터리빙의 단위는 10ms, 20ms, 40ms, 80ms가 가능하며, 상기 인터리빙의 단위를 전송 시간 구간(Transmission Time Interval: 이하 "TTI")라 명칭한다. TTI가 10ms 이외의 값을 갖는 경우 상기 제1 인터리버(408)의 출력은 다시 라디오 프레임 분절부(409)에서 10ms에 맞도록 분절된다. 상기 라디오 프레임 분절부(409)의 출력으로 401에서 하나의 전송 채널이 만들어지게 된다. 마찬가지로 402에서도 또 다른 전송 채널이 생성되며, 추가적으로 더 많은 전송 채널이 생성될 수 있다. 상기에서 생성된 여러 개의 전송 채널들은 다중화기(411)에서 합해지고, 제2 불연속 전송 지시자 삽입부(412)에서 두 번째 DTX 지시자가 삽입된다. 상기 제2 불연속 전송 지시자가 삽입되면 418에서 보이는 바와 같이 하나의 부호화된 합성 전송 채널(Coded Composite Transport CHannel: 이하 "CCTrCH")이 만들어지게 된다. 상기와 같이 하나의 CCTrCH가 만들어지면 상기 CCTrCH는 물리 채널 분절부(413)에서 여러 개의 10ms 크기를 갖는 물리 채널에 매핑될 수 있도록 분절되어 제2 인터리버(414)로 입력한다. 상기 제2 인터리버(414)에서는 두 번째 인터리빙이 수행되게 되는데, 인터리빙의 단위는 하나의 라디오 프레임 크기와 같은 10ms가 된다. 상기 413, 414 블록에서 분절, 인터리빙된 데이터들은 궁극적으로 물리 채널 맵핑부(415)에서 416, 417과 같은 물리 채널로의 매핑이 이루어지며, 이로써 순방향 멀티플렉싱 과정이 종결된다.
상기 도3과 도4는 역방향 및 순방향에서 다중화를 수행하는 송신기이고, 상기 역방향 및 순방향 수신기는 상기 송신기의 대칭적인 구성을 가지므로 그 설명을 생략한다. 예를 들면, 각 수신기는 상기 송신기의 채널 코딩부 대신 채널 디코딩부, 인터리버 대신 디 인터리버, 다중화기 대신 역다중화기, 불연속 전송 지시자 삽입부 대신 불연속 전송 지시자 추출부로 대칭적인 동작을 수행하는 구성을 갖는다.
본 발명은 상기에서 설명된 문제점의 해결을 가능하게 하기 위하여 상기 역방향 다중화기(311)에 상기 수학식 1을 전용 물리 제어 채널의 게이팅에서 사용될 수 있도록 이하의 수학식 4를 정의한다.
(일정)
목표 SIR값을 게이팅의 동작 여부에 상관없이 일정하게 유지시킴으로써 외부순환 전력제어를 효율적으로 수행하기 위해서는 상기 수학식 4를 만족시켜야 한다.
상기 식 4를 만족시키면서, 게이팅에 효과적인 레이트 메칭 방법을 제공하기 위하여, 상기 설명된 식 1에서 보이는 Ni,j, Ndata,j과 같은 변수를 새로 정의하여 역방향 전용 물리 제어 채널 게이팅에서 사용 가능한 레이트 메칭 식을 하기 수학식 5에서 설명한다.
Z0,j=0
for alli= 1,..., I
for alli= 1,..., I
상기에서 Ni,j gating는 게이팅 시에 레이트 매칭 방법 이전에 전송 포맷 조합(transport format combination) j의 i번째 전송채널에서 하나의 라디오 프레임에 포함된 비트의 수이며,의 의미는 게이팅이 동작되기 이전에 전송되는 각 심볼 혹은 비트들의 전송 전력과 게이팅시에 외부 순환 전력 제어를 위해 전송되는 CRC 비트 혹은 다른 비트들의 전송 전력의 크기를 동일하게 하거나 혹은 비슷한 값으로 유지시키기 위해 설정되는 하나의 라디오 프레임에 포함되는 비트의 수로 해석될 수 있다. 상기 게이팅전의 심볼 혹은 비트들의 전송 전력과 게이팅시의 외부 순환 전력 제어를 위해 전송하는 CRC 비트 혹은 여분의 비트들의 전송 전력을 동일하게 혹은 비슷하게 하는 이유는 게이팅시에 전송되는 CRC 비트 혹은 여분의 비트들이의 설정없이 전송되게 되면, 실제 전송에 있어서 과도하게 반복되어 전송될 수 있기 때문이다. 상기 과도한 반복전송은 게이팅 중에 실제 전송에서 목표 "SIR 값을 감소시키게 되는 결과를 초래하기 때문에, 게이팅을 종료한 이후 다시 정상적인 전용 물리 제어 채널을 통한 데이터 전송시 초기구간동안 외부 순환 전력 제어에 있어 목표 SIR값의 감소로 인한 전력 제어 오류를 발생하게 할 수 있다. 상기을 설정하는 방법에 있어서 게이팅 레이트(gating rate)이 1/n인 경우혹은로 구할 수 도 있으며, 상기에서 설명한의 의미를 만족시키는 여타의 다른 방법으로도 설정이 가능하다. 상기의 값을 정하는 두 가지 수식중에서 두 번째 수식이 지니는 이점은 채널부호화 방법이전에 설정되는 CRC 비트 혹은 여분의 비트의 값이 늘 정수가 될 수 있다는 것이다. 따라서, 상기와 같이 Ni,j gating값을 새로 정의하여 전송할 데이터는 없지만 Ni,j gating길이를 맞출 수 있는 더미 (dummy) 비트를 데이터로 사용하여 전용 물리 데이터 채널을 만들게 된다.
Ndata,j gating는 게이팅 시에 전송 포맷 조합 j의 하나의 라디오 프레임에 포함된 CCTrCH에 들어가는 총 비트수이다. 게이팅 레이트(gating rate)가 1/n인 경우 Ndata,j gating=Ndata,j/n으로 구할 수 있다.
RMi은 i번째 전송 채널의 레이트 매칭 상수이다.
Zi,j gating은 레이트 메칭 중간 변수이다.
이 게이팅에서 사용되는 레이트 메칭에서 최종 목표 값으로, 상기 최종 목표값이 양수이면 전송 포맷 조합 j의 i번째 전송채널의 하나의 라디오 프레임 내에서 중복(repetition)되는 비트의 수를 나타내며, 음수이면 천공(puncturing)되는 비트의 수를 나타낸다.
I는 CCTrCH에 포함되어 있는 전송 채널의 개수이다.
상기 식 3에서는 두 개의 변수 Ni,j gating, Ndata,j gating의 값을 기존 방법에서 게이팅 레이트로 나누어서 사용한다. 즉, 게이팅 레이트(gating rate)이 1/n인 경우이 되고, 따라서 식에 의해이 성립하며, 마찬가지로이 된다. 따라서 수학식 1과 식 5에서의 결과를 이용하면이 되어 상기 수학식 4의 조건을 만족시킨다. 즉, 전용 물리 제어 채널의 게이팅 사용 여부와 상관없이 목표 SIR 값의 변화는 거의 무시할 수 있게 된다.
먼저, 본 발명의 실시예 1 내지 4에서는 상기에서 설명한 바와 같이 전용 물리 제어 채널의 게이팅 수행 시 Ni,j gating값을 새로 정의하여 전송할 데이터는 없지만 Ni,j gating길이를 맞출 수 있는 더미 (dummy) 비트를 데이터로 사용하여 전용 물리 데이터 채널을 만들게 된다. 따라서, 전용 물리 제어 채널의 게이팅 수행 시에도 CRC가 첨가된 전용 물리 데이터 채널을 과도한 중복없이 더미비트를 송신하게 됨으로서 적정한 목표 SIR값을 찾을 수 있고, 따라서 효과적인 외부순환 전력 제어가 가능하게 되는 것이다.
본 발명의 실시예 1 및 2는 본 발명에서 제공하는 역방향 전용 물리 제어 채널의 게이팅에 있어서 사용되는 멀티플렉싱 방법을 도 6 내지 8을 통하여 설명한다.
상기 도 6은 WCDMA 시스템에서 사용되는 12.2 kbps의 성능을 갖는 역방향 기준 채널의 채널 코딩을 보인 것이고, 도 7은 전용 물리 제어 채널의 1/3 게이팅에따른 변경된 상기 도 6의 기준 채널을 보인 것이고, 도 8은 전용 물리 제어 채널의 1/5 게이팅에 따른 변경된 상기 도 6의 기준 채널을 보인 것이다.
먼저, 두 개의 논리 채널 중에 전용 트래픽 채널(Dedicated Traffic CHannel: 이하 "DTCH")의 채널코딩을 상기 도 6을 참조하여 설명한다. 상기 도 6의 601블록에서 244 비트의 정보 데이터(Information Data)가 입력되면, 603블록에서 16비트의 CRC가 첨가되고, 605블록에서 8비트의 테일비트가 첨가된다. 그리고, 607블록에 의해 CRC와 테일비트가 부가된 정보 데이터에 1/3 코딩이 이루어져 출력은 804 비트가 된다. 상기 804 비트의 출력값은 609블록에서 인터리빙된 후, 611블록에서 Ni,j= 402 크기를 갖는 두 개의 라디오 프레임으로 나누어진다. 615 및 617블록에서 상기 402 비트의 라디오 프레임에 대한 레이트 메칭을 수행한다.
한편, 게이팅이 사용되면 상기 게이팅이 시작하기 직전의 소정 버퍼에 저장된 상기 402 비트의 라디오 프레임을 기준으로 성능에 따른 적정한 더미비트열의 크기를 정하여 입력정보에 더미비트를 넣게 된다. 따라서 도 7의 711 및 713에서는 본 발명의 수식을 선택적으로 이용하여을 통한의 값을 갖거나,을 통한의 값을 갖게 된다. 이때, 상기 Ni,j gating은 코딩 레이트의 역수인 3의 배수임으로 상기Ni,j gating는 그대로 132의 값을 갖게 된다. 또한,Ndata,j gating는 600/3=200의 값을 사용하게 된다. 상기와 같이 1/3 게이팅이 사용되는 경우의 채널 멀티플렉싱 구조가 도 7과 같이 되고, Ni,j gating로부터 역으로 TTI당 라디오 프레임 수만큼 곱해주고, 채널 코딩 비율만큼 나누어 주고, 테일 비트와 CRC 비트를 빼면 실제 전송하는 데이터 비트의 길이가 구해질 수 있다. 즉, 132비트인 Ni,j gating로부터 역으로 TTI가 20ms 이므로 2를 곱한 후, 채널 코딩 비율이 3이므로 3으로 나눈 상태에서 8비트의 테일 비트와 16비트의 CRC 비트를 빼면 64비트가 된다. 상기 데이터 비트의 길이의 계산은 제어기(도시하지 않음)에 의해 역으로 계산되고, 상기 계산된 데이터 비트 길이의 정보 데이터를 상기 순방향 및 역방향에서 전송채널을 형성하는 도3의 301 및 도4의 401에 입력되어 상기 일련된 동작을 수행하게 된다. 이때, 게이팅 시에 전송하는 사용자 데이터가 없으므로 상기 64비트의 데이터는 아무런 의미 없는 더미 비트를 사용하게 된다.
다음으로 전용 제어 채널(Dedicated Control CHannel: 이하 "DCCH")을 보면, TTI가 40ms임으로 상기 도 6의 641블록에서 Ni,j는 90의 값을 갖는다. 따라서, 도 7의 741단계에서는 본 발명의 수식을 이용하여의 값을 갖게 된다. 상기의 경우 데이터 비트는 20비트의 길이가 되어야 하고 전송할 데이터가 없는 게이팅 상황을 고려하여 더미 비트를 데이터 비트로 사용하게 된다.
실시예 2에서는 전용 물리 제어 채널의 게이팅 비율이 1/5인 경우를 들어 설명한다. 먼저, 두 개의 논리 채널 중에 전용 트래픽 채널(Dedicated Traffic CHannel: 이하 "DTCH")을 보면, 상기 도 6의 601블록에서 244 비트의 정보 데이터(Inforamtion Data)가 입력되면 603블록에서 16비트의 CRC가 첨가되고, 605블록에서 8비트의 테일비트가 첨가된다. 그리고, 607블록에 의해 출력은 804비트가 된다. 상기 출력값 804 비트는 609블록에서 인터리빙된 후, 611블록에서 Ni,j= 402크기를 갖는 두 개의 라디오 프레임으로 나누어진다. 615 및 617블록에서 상기 402 비트 라디오 프레임에 대해 레이트 메칭을 수행함을 알 수 있다.
한편, 게이팅이 사용되면 상기 게이팅이 시작하기 직전의 소정 버퍼에 저장된 상기 402값을 기준으로 적정한 더미비트열의 크기를 정하여 입력정보에 상기 더미비트를 넣게 된다. 따라서, 도 8의 811 및 813에서는 본 발명의 수식을 이용하여을 통한의 값을 갖게 되지만, 상기 80이 코딩 레이트의 배수가 아니므로, 소정의 펑처링에 의해 코딩레이트의 역수인 3의 배수이면서 하향 정수값인 78을 갖게 된다. 본 발명의 또 다른 수식을 이용하여의 값을 갖게 된다. 이때, 본 발명의 두 번째 수식에 의한 상기 Ni,j gating은 코딩 레이트의 역수인 3의 배수임으로 상기Ni,j gating는 그대로 78의 값을 갖게 된다. 또한, Ndata,j gating는 600/5=120의 값을 갖는다. 상기와 같이 1/5 게이팅이 사용되는 경우의채널 멀티플렉싱 구조는 도 8과 같이 되고, Ni,j gating로부터 역으로 TTI당 라디오 프레임 수만큼 곱해주고, 채널 코딩 레이트로 나누어 주고, 테일 비트와 CRC 비트를 빼면 전송해야 할 데이터 비트의 길이가 구해질 수 있다. 현재 방법은 78비트인 Ni,j gating로부터 역으로 TTI가 20ms 이므로 2를 곱하고, 채널 코딩 비율이 3이므로 3으로 나누고, 8비트의 테일 비트와 16비트의 CRC 비트를 빼면 28비트가 된다. 상기 데이터 비트의 길이의 계산은 제어기(도시하지 않음)에 의해 역으로 계산되고, 상기 계산된 데이터 비트 길이의 정보 데이터를 상기 순방향 및 역방향에서 전송채널을 형성하는 도3의 301 에 입력되어 상기 일련된 동작을 수행하게 된다. 이때, 게이팅 시에 전송하는 사용자 데이터가 없으므로 28비트의 데이터는 아무런 의미 없는 더미 비트를 사용하게 된다.
다음으로 전용 제어 채널(Dedicated Control CHannel: 이하 "DCCH")을 보면, TTI가 40ms임으로 641블록에서 Ni,j는 90의 값을 갖는다. 따라서, 도 8의 841단계에서는 본 발명의 수식을 이용하여의 값을 갖는다. 상기의 경우 데이터 비트는 4비트의 길이가 되어야 하고 전송할 데이터가 없는 게이팅 상황을 고려하여 더미 비트를 데이터 비트로 사용하게 된다.
실시예 3 및 4는 본 발명에서 제공하는 순방향 전용 물리 제어 채널의 게이팅에 있어서 사용되는 멀티플렉싱 방법을 도 9 내지 11을 통하여 설명한다.
순방향 채널의 경우, 상기 종래의 기술에 대한 설명 부분에서 언급되었듯이,3GPP TS 25.212에 의하면 레이트 매칭은 TTI 단위로 이루어지므로 Ni,l TTI에 기초하여 레이트 메칭이 이루어진다. 따라서, 상기 역방향 채널의 경우에도, 본 발명에서 제안한 바와 같이, 순방향 채널에서의 Ni,l TTI,gating을 정의하여 Ni,l TTI대신 레이트 메칭에 사용한다. 상기 Ni,l TTI,gating은 순방향 채널에서 게이팅이 동작되기 이전에 전송되는 각 심볼 혹은 비트들의 전송 전력과 게이팅시에 외부 순환 전력 제어를 위해 전송되는 CRC 비트 혹은 다른 비트들의 전송 전력의 크기를 동일하게 하거나 혹은 비슷한 값으로 유지시키기 위해 설정되는 전송포맷이 l인 전송채널 i의 하나의 TTI에 포함되는 비트의 수로 해석될 수 있다. 상기 게이팅전의 심볼 혹은 비트들의 전송 전력과 게이팅시의 외부 순환 전력 제어를 위해 전송하는 CRC 비트 혹은 여분의 비트들의 전송 전력을 동일하게 혹은 비슷하게 하는 이유는 게이팅시에 전송되는 CRC 비트 혹은 여분의 비트들이 Ni,l TTI,gating의 설정없이 전송되게 되면, 실제 전송에 있어서 과도하게 반복되어 전송될 수 있기 때문이다. 상기 과도한 반복전송은 게이팅 중에 실제 전송에서 목표 SIR 값을 감소시키게 되고, 상기 목표 SIR 값의 감소는 게이팅 이후에 외부 순환 전력 제어에 있어 오류를 발생하게 할 수 있다. 상기 Ni,l TTI,gating을 설정하는 방법에 있어서 게이팅 비율(gating rate)이 1/n이고 채널 코딩 비율이 R인 경우혹은로 구할 수 있으며, 상기에서 설명한 Ni,l TTI,gating의 의미를 만족시키는 여타의 다른 방법으로도 설정이 가능하다. 상기 Ni,l TTI,gating의 값을 정하는 두 가지 수식 중에서 두 번째 수식이 지니는 이점은 채널 부호화 방법 이전에 설정되는 CRC 비트 혹은 여분의 비트의 값이 늘 정수가 될 수 있다는 것이다. 상기와 같이 Ni,l TTI,gating값을 새로 정의하여 게이팅시 전송할 사용자 데이터는 없지만, CRC의 반복없이 Ni,l TTI,gating길이를 맞출 수 있는 더미 (dummy) 비트를 데이터로 사용하여 전용 물리 데이터 채널을 만들게 된다.
상기 Ni,l TTI,gating을 상기 수학식 2 혹은 3의 Ni,l TTI대신 사용하여 전송포맷 조합에 상관없이 전송채널의 위치가 고정되어 있는 경우에는 상기 수학식 2에 의해 Ni,*을 계산하고, 전송채널의 위치가 가변인 경우에는 상기 수학식 3에 의해 Ni,j을 계산한다. 상기 Ni,*혹은 Ni,j을 이용하여 상기 수학식 5 및 3GPP TS 25.212에 정의된 방법에 의해 순방향 레이트 메칭을 수행하게 된다. 단, 레이트 메칭 과정에서 상기 Ni,*을 이용하는 경우에는 상기 수학식 5에 Ni,j대신 Ni,*을 대입하게 된다. 상기와 같이 순방향 레이트 메칭을 수행하는 과정에서, 라디오 프레임 당 CCTrCH의 총 비트 수는 전송포맷 조합 j에 상관없기 때문에 상기 수학식 5의 Ndata,j gating대신Ndata,* gating를 사용하게 되는데, Ndata,* gating는 게이팅 시에 하나의 라디오 프레임에 들어가는 CCTrCH의 총 비트수이다. Ndata,* gating은 게이팅 비율(gating rate)이 1/n인 경우으로 구할 수 있다. 상기에서 P는 하나의 라디오 프레임에 들어가는 전송 채널의 수이다.
본 발명은 상기에서 설명한 바와 같이 전용 물리 제어 채널의 게이팅 수행 시 Ni,l TTI,gating값을 새로 정의하여 전송할 데이터는 없지만 Ni,l TTI,gating길이를 맞출 수 있는 더미(dummy) 비트를 데이터로 사용하여 전용 물리 데이터 채널을 만들게 된다. 이와 같은 작업을 통해 전용 물리 제어 채널의 게이팅 수행 시에도 CRC가 첨가된 전용 물리 데이터 채널을 과도한 중복없이 송신하게 되어, 신뢰성있는 목표 SIR값을 찾을 수 있고, 따라서 효과적인 외부순환 전력 제어가 가능하게 되는 것이다.
상기 도 9는 WCDMA 시스템에서 사용되는 12.2 kbps의 성능을 갖는 순방향 기준 채널의 구조이며 도 10은 상기 전용 물리 제어 채널에 1/3 게이팅이 사용되는 경우 상기 도 9의 기준 채널이 어떻게 바뀌는 지를 나타내고 있는 구조도이다. 우선 두 개의 논리 채널 중에 전용 트래픽 채널(Dedicated Traffic CHannel: 이하 "DTCH")을 보면, 상기 도 9에서 901단계에서 244 비트의 정보 데이터(Inforamtion Data)가 입력되면 903단계에서 16비트의 CRC가 첨가되고 905단계에서 8비트의 테일비트가 첨가된다. 그리고 907단계에서 채널 엔코딩부에 의해 Ni,l TTI는 804의 값을 갖고 Ndata,*는 420의 크기를 갖는다.
따라서 도 10의 1007단계에서는식을 이용하여 구하면로 구할 수 있다. Ndata,* gating= 420/3 = 140이며, 따라서 레이트 매칭부(1009)의 출력은 228 비트가 된다. 상기와 같이 1/3 게이팅이 사용되는 경우의 순방향 채널 멀티플렉싱 구조가 도 10과 같이 되고, 따라서 데이터 비트의 길이가 65비트가 되어야 한다. 상기 데이터 비트의 길이의 계산은 제어기(도시하지 않음)에 의해 역으로 계산되고, 상기 계산된 데이터 비트 길이의 정보 데이터를 상기 도3의 301 및 도 4의 401로 입력받아 동작을 수행한다. 게이팅 시에 전송하는 데이터가 없으므로 65비트의 데이터는 아무런 의미 없는 더미 비트를 사용하게 되는데 사용 가능한 더미 비트의 예로 '0' 또는 DTX 비트를 사용할 수 있다.
다음으로 전용 제어 채널(Dedicated Control CHannel: 이하 "DCCH")을 보면, 상기 도 9의 937단계의 출력에서 Ni,l TTI는 360의 값을 갖는다. 따라서, 도 10의 1037단계의 출력 비트 수는의 값을 갖게 된다. 상기의 경우 데이터 비트는 20비트의 길이가 되어야 하고 전송할 데이터가 없는 게이팅 상황을 고려하여 더미 비트를 데이터 비트로 사용하게 된다. 1039단계에서 레이트 메칭부의 출력은 104 비트가 된다. 따라서, 상기와 같이 게이팅이 사용되는 경우의 채널 멀티플렉싱 구조는 도 10과 같이 된다. 상기 데이터 비트의 길이 계산은 제어기(도시하지 않음)에 의해 역으로 계산되고, 상기 계산된 데이터 비트 길이의 정보 데이터를 상기 도3의 301 및 도 4의 401로 입력받아 동작을 수행한다.
실시예 4에서는 전용 물리 제어 채널의 게이팅은 게이팅 비율이 1/5인 경우를 들어 설명한다. 도 11은 12.2 kbps의 성능을 갖는 순방향 기준 채널의 구조가 전용 물리 제어 채널의 게이팅이 사용되는 경우 상기 도 9의 기준 채널이 어떻게 바뀌는 지를 나타내고 있는 구조도이다 우선 두 개의 논리 채널 중에 전용 트래픽 채널(Dedicated Traffic CHannel: 이하 "DTCH")을 보면, 상기 도 9의 901단계에서 244 비트 정보 데이터(Inforamtion Data)가 입력되면 903단계에서 16비트의 CRC가 첨가되고 905단계에서 8비트의 테일비트가 첨가된다. 그리고 907단계에서 채널 엔코딩부에 의해 Ni,l TTI는 804의 값을 갖고 Ndata,*는 420의 크기를 갖는다.
따라서 도 11의 1107단계의 출력 비트 수는식을 이용하여 계산하면,로 계산되며, Ndata,*= 420/5 = 84이다. 따라서, 1109단계에서 레이트 매칭부에서는 136 비트가 출력된다. 상기와 같이 게이팅이 사용되는 경우의 채널 멀티플렉싱 구조가 도 11과 같이 되고, 따라서 데이터 비트의 길이가 29비트가 되어야 한다. 상기 데이터 비트의 길이의 계산은 제어기(도시하지 않음)에 의해 역으로 계산되고, 상기 계산된 데이터 비트 길이의 정보 데이터를 상기 도3의 301 및 도4의 401로 입력받아 동작을 수행한다. 이때, 게이팅 시에 전송하는 데이터가 없으므로 29비트의 데이터는 아무런 의미 없는 더미 비트를 사용하게 되는데 사용 가능한 더미 비트의 예로 '0' 또는 DTX 비트를 사용할 수 있다.
다음으로 전용 제어 채널(Dedicated Control CHannel: 이하 "DCCH")을 보면, 상기 도 10의 1037단계에서 Ni,l TTI는 360의 값을 갖는다. 따라서 도 11의 1137단계에서는의 식을 이용하면 1137 단계의 출력 비트 수는 72의 값을 갖게 된다. 상기의 경우 데이터 비트는 4비트의 길이가 되어야 하고 전송할 데이터가 없는 게이팅 상황을 고려하여 더미 비트를 데이터 비트로 사용하게 된다. 따라서, 1139단계의 레이트 매칭부에서는 64 비트가 출력된다. 상기와 같이 게이팅이 사용되는 경우의 채널 멀티플렉싱 구조가 도 11과 같이 되며, 상기 데이터 비트의 길이의 계산은 제어기(도시하지 않음)에 의해 역으로 계산되고, 상기 계산된 데이터 비트 길이의 정보 데이터를 상기 도3의 301 및 도4의 401로 입력받아 동작을 수행한다.
한편, 본 발명의 실시예 5는 역방향 채널 혹은 순방향 채널에서 실제 전송해야할 전송채널 데이터가 없지만 외부순환 전력제어를 위해 전용 물리 채널을 전송해야 하는 경우의 전용 물리 데이터 채널을 통한 데이터 전송 장치 및 방법을 설명한다. 상기 본 발명의 실시예 5에서는 상기 외부 순환 전력 제어를 위한 목표 SIR 값을 적절하게 유지하도록 상기 전용 물리 데이터 채널을 통해서 CRC 비트와 더미비트를 전송하게 되는데, 이를 하기 도 12와 도 13을 참조하여 설명하기로 한다.
상기 도 12는 본 발명의 일 실시예에 따른 전용 물리 채널 다중화 과정을 도시한 도면으로서, 상기 도 12에서는 전송채널 데이터와 CRC 비트를 전송하던 중 더 이상 전송채널 데이터가 없다고 판단되는 경우(1201단계, 1203단계), 외부순환 전력제어를 위해 상기 전송채널 데이터 대신 더미 비트 및 CRC 비트를 함께 전송하게 된다(1205단계). 이렇게 상기 전송 채널 데이터가 존재하지 않다가 다시 전송채널 데이터가 발생하는 경우(1207단계) 다시 전송채널 데이터와 CRC 비트를 정상적으로 전송하게 된다(1201단계). 여기서, 상기 더미 비트의 값은 '1' 또는 '0'의 값을 가질 수 있다.
한편, 상기 전송되는 더미비트의 양은 전송채널 데이터가 없을 때 상기 외부순환 전력제어의 목표 SIR값을 어떻게 유지시킬 것인지에 따라 달라질 수 있는데, 최종 전송채널 데이터가 전송될 때와 동일한 목표 SIR 값을 유지시키고자 한다면 상기 마지막으로 전송된 전송채널 데이터와 같은 양의 더미 비트를 전송하여야만 한다. 이렇게 마지막으로 전송된 전송 채널 데이터와 같은 양의 더미 비트를 전송함으로써 실제 전송 채널 데이터가 존재하지 않지만 전송 채널 데이터가 존재하는 경우와 동일한 목표 SIR 값을 유지시킬 수 있다.
이를 일 예를 들어 설명하면, 상기 도 6에서 도시된 바와 같이 DTCH로 매 20ms TTI마다 244 비트의 전송채널 데이터가 전송되고, DCCH로는 매 40ms TTI마다 100 비트의 전송채널 데이터가 전송되었다면, 상기 더미 비트의 수도 DTCH로는 매 20ms TTI마다 244 비트, DCCH로는 매 40ms TTI마다 100 비트를 전송하게 된다. 또한, 상기에서 설명한 것과는 달리 실제로 전송되어야 할 전송채널 데이터는 없지만 외부순환 전력제어를 위해 CRC 비트를 전송할 때 상기 CRC 비트와 동시에 전송될 더미 비트의 수를 일정한 값으로 미리 설정해 놓을 수도 있다. 이때, 게이팅이 수행된다면 게이팅 레이트를 고려하여 상기 더미 비트의 수를 설정하여야 한다.
상기 도 12에서는 실제 전송 채널 데이터는 존재하지 않으나 외부 순환 전력 제어를 위해서 전용 물리 채널을 유지하는 경우 채널의 외부 순환 전력 제어를 위한 CRC 비트 및 더미 비트 생성과정을 설명하였으며, 도 13에서는 채널의 외부 순환 전력 제어를 위한 CRC 비트 및 더미 비트 생성 장치를 설명하기로 한다.
상기 도 13은 본 발명의 일 실시예에 따른 전용 물리 채널 다중화 장치를 도시한 도면이다. 상기 도 13에는 전송채널 데이터가 존재하지 않을 때 상기 도 12에서 설명한 바와 같이 외부순환 전력제어를 위해 더미 비트와 CRC 비트를 전송하기 위한 장치가 도시되어 있으며 이를 설명하면 다음과 같다.
먼저, 제어기(controller)(1307)는 전송채널 데이터와 CRC 비트를 전송하고 있던 중 더 이상 전송채널 데이터가 존재하는지 여부를 판단한다. 여기서, 상기 전송 채널 데이터가 존재하는지 여부는 상기 제어기(1307)가 상기 제어기(1307) 자신으로 유입되는 정보 데이터 비트(information bits)(1305)가 존재하는지 여부를 판단하는 것이며, 상기 판단 결과 상기 정보 데이터 비트(1305)가 존재한다고 판단되면 일반적인 채널 다중화 과정처럼 상기 입력된 정보 데이터 비트(1305)를 CRC 삽입기(CRC attachment)(1311)로 출력한다. 그러면 상기 CRC 삽입기(1311)는 상기 제어기(1307)에서 출력한 정보 데이터 비트(1305)에 해당 CRC 비트를 삽입한 후 상기정보 데이터 비트(1305)와 상기 삽입된 CRC 비트를 채널 다중화기(multiplexing chain)(1313)로 출력한다. 그러면 상기 채널 다중화기(1313)는 상기 CRC 삽입기(1311)에서 출력한 신호를 입력하여 일련의 다른 다중화 과정들, 즉 채널 코딩, 인터리빙, 라디오 프레임 분할, 레이트 매칭 등과 같은 일련의 다른 다중화 과정들을 수행하여 전송 채널 데이터로 생성하여 출력한다.
한편, 상기 제어기(1307)가 상기 전송해야할 정보 데이터 비트(1305)가 존재하지 않는다고 판단하였다면 실제 전송해야할 전송 채널 데이터는 존재하지 않지만 외부 순환 전력 제어를 위한 전용 물리 채널을 유지하기 위해서 상기 정보 데이터 비트(1305)를 대신할 더미 비트(dummy bits)를 생성하게 된다. 이를 설명하면, 상기 제어기(1307)가 전송해야할 정보 데이터 비트(1305)가 존재하지 않는다고 판단함에 따라 상기 제어기(1307)는 더미 비트 생성기(dummy bits generator)(1301)로 더미비트 생성 요구 신호(1309)를 전송한다. 상기 더미 비트 생성기(1301)는 상기 제어기(1307)로부터 더미비트 생성 요구 신호(1309)를 수신함에 따라 상기 정보 데이터 비트(1305)를 대신할 더미 비트를 발생하게 된다. 여기서, 상기 더미 비트는 '0' 또는 '1'의 값을 가지며, 상기 더미비트 생성기(1301)에서 생성되는 더미비트수는 상기 제어기(1307)에서 제어한다. 즉, 상기 제어기(1307)는 상기 더미비트 생성기(1301)에서 생성되는 더미비트열(1303)의 패턴(pattern) 및 길이를 결정한다. 상기 더미비트열의 길이는 상기 도 12에서 설명한 바와 같이 더미비트를 전송하기 이전에 마지막으로 전송된 전송채널 데이터의 비트 수 혹은 미리 정해진 길이로 생성된다. 여기서, 상기 더미비트를 전송하기 이전에 마지막으로 전송된 전송 채널의데이터 비트수는 일반전송에서는 전송 채널 데이터가 존재할 경우 전송되는 전송 채널의 데이터 비트수를 말하며, 상기 일반전송에서 지속적으로 전송 채널 데이터가 존재하다가 전송해야할 전송 채널 데이터가 존재하지 않게 되는 경우 이전에 전송했던 전송 채널 데이터 비트수를 가지고 더미 비트열을 생성하게 되는 것이다.
이렇게 상기 더미 비트 생성기(1301)는 상기 생성된 더미 비트열(1303)을 CRC 삽입기(1311)로 출력되고, 상기 CRC 삽입기(1311)는 상기 더미 비트 생성기(1301)에서 출력한 더미 비트열(1303)에 해당 CRC 비트를 삽입한 후 상기 더미 비트 열(1303)과 상기 삽입된 CRC 비트를 상기 채널 다중화기(1313)로 출력한다. 그러면 상기 채널 다중화기(1313)는 상기 CRC 삽입기(1311)에서 출력한 신호를 입력하여 일련의 다른 다중화 과정들, 즉 채널 코딩, 인터리빙, 라디오 프레임 분할, 레이트 매칭 등과 같은 일련의 다른 다중화 과정들을 통해 전송 채널 데이터로 생성하여 출력한다.
상기 도 12 및 도 13에서 설명한 바와 같이 실제 전송 채널 데이터가 존재하지 않으면서도 외부 순환 전력 제어를 위한 전용 물리 채널을 유지할 경우 CRC와 더미비트를 이용하여 실제 전송 채널 데이터가 전송되는 경우와 동일하게 하여 외부 순환 전력 제어시 임계값이 낮아지는 경우를 제거할 수 있으며, 따라서 외부 순환 전력 제어 이득을 유지할 수 있게 된다.
한편, 본 발명에서 제공하는 또 다른 장치로 제2 인터리버가 있다. 상기 제2 인터리버는 도 3의 역방향 채널에서 313에 나타나 있듯이 물리 채널 매핑 바로 앞에 위치하게 되고, 도 4의 순방향 채널에서도 마찬가지로 414처럼 물리 채널 매핑바로 앞에 위치한다. 일반적인 제2 인터리버는 블록 인터리버의 성능을 가지며 하기와 같이 동작하게 된다.
제2 인터리버의 입력 비트를라고 정의한다. 상기에서 p는 물리 채널의 번호이고 U는 하나의 물리 채널에 포함된 전체 비트의 길이이다. 제2 인터리버는 고정된 행(column) 길이 C2(30으로 설정)를 갖고, 데이터에 따라 가변적인 열(row) 길이 R2를 갖는 행렬을 정의한다. 상기에서 R2는의 식을 만족하는 최소 정수가 되어야 한다. 상기 입력 비트는 R2×C2 행렬로 행을 따라 입력되어 하기 수학식 6와 같은 행렬을 만든다.
상기 행렬에서 yp,k=up,k이고이다. 만약 U < R2×C2인 경우 더미비트가 첨가되어 R2×C2=U를 만족시킨다. 상기의 행렬은 하기 표 1를 이용하여 열간 치환 과정을 거친다.
열의 수 (C2) |
열간 치환 형태<P2(0),P2(1), ..., P2(C2-1)> |
30 |
<0,20,10,5,15,25,3,13,23,8,18,28,1,11,21,6,16,26,4,14,24,9,19,29,12,2,7,22,27,17> |
즉 상기 행렬의 각 행을 상기 표 1의 치환 형태와 같이 재배열하여 0번째 행을 0번째 행에, 20번째 행을 1번째 행에, 10번째 행을 2번째 행에, ... 과 같이 배열하여 하기 수학식 7과 같은 행렬을 만든다.
상기 블록 인터리버의 출력은와 같이 열을 따라서 비트를 출력한다. 상기에서 첨가된 더미 비트에 상응하는 출력 비트는 삭제된다. 이로써 제2 인터리버의 동작이 종료하게 되고, 상기 인터리버의 출력이 도 3의 314, 또는 도 4의 415처럼 물리 채널 매핑 블록에서 물리 채널로 담겨지게 된다.
한편, 전용 물리 제어 채널의 게이팅이 사용되는 경우는 상기의 제2 인터리버의 작동이 달라지게 된다. 즉, 인터리버의 입력이 게이팅이 사용하지 않는 경우에 비해 게이팅 레이트만큼 작아지고, 또한 인터리버의 출력도 게이팅되어 선택된 슬롯으로만 전송되기 때문이다. 본 발명은 상기의 문제를 해결할 수 있는 전용 물리 제어 채널의 게이팅 사용 시 적용할 수 있는 변화된 제2 인터리버를 제공한다. 방법은 하기에서 설명한다.
게이팅 레이트 |
역방향 전용 물리 제어 채널이 전송되는 슬롯Pilot, TFCI, FBI,TPC |
1 |
All slots(0,1,...,14) |
1/3 |
|
1/5 |
|
상기 표 3은 게이팅 레이트에 따라 역방향 전용 물리 제어 채널이 전송되는 슬롯을 나타낸다.
상기 수학식 8에서 N은 게이팅 레이트의 역수이고 S = 15/N으로 정의한다. Aj는 아래의 식 9에서 정의되며, i는 CFN의 번호가 되며, Ci는 i+256*i의 값을 갖는다.
전용 물리 제어 채널의 게이팅이 사용되는 경우, 10ms의 길이를 갖는 하나의 라디오 프레임에서 전송되는 슬롯의 형태는 상기 수학식 8, 및 표 2, 3을 이용하여 결정된다. 즉, 수학식 8에서 s(i,j)값에 따라 표 2를 이용하여 순방향에서의 Pilot, TPC, TFCI 비트의 전송 슬롯을 찾을 수 있으며, 표 3을 이용하여 역방향에서의 모든 비트의 전송 슬롯을 찾을 수 있다. 외부순환 전력 제어를 위한 전용 물리 데이터 채널은 순방향에서는 TPC와 같은 슬롯으로 전송되며, 역방향에서는 Pilot, TPC, FBI, TFCI 등과 같은 슬롯으로 전송된다.
따라서 상기 설명한 전송 슬롯 형태에 맞추어 제2 인터리버의 작동이 기존 방법과 달리 이루어져야 한다. 하기 실시예 6, 7에서 전용 물리 제어 채널의 게이팅 사용 시에 사용할 수 있는 인터리버의 작동에 대해 설명한다.
실시예 6은 게이팅이 사용되는 시스템에서 전송되어야 할 데이터들이 하나의 라디오 프레임 내의 15개 슬롯 중에 게이팅 레이트에 따라 선택된 수 개의 슬롯에만 매핑되도록 작동하는 제2 인터리버의 한 예를 설명한다.
게이팅이 사용되는 경우 제2 인터리버의 입력은 게이팅이 사용되지 않는 경우에 비해 게이팅 레이트만큼 줄어들게 된다. 따라서 상기 수학식 6의 행렬의 크기를 유지시키기 위해서는 더미 비트의 첨가가 필요해 진다. 더미 비트의 첨가에 있어서 기존 제2 인터리버의 행렬을 그대로 사용하여 물리 채널로 매핑하기 위해서는 상기 표 2, 표3, 상기 수학식 8에서 정의된 게이팅의 슬롯 형태에 맞추어 인터리빙된 신호가 매핑되도록 제2 인터리버의 입력을 맞추어 주어야 한다. 즉, 현재 게이팅 되어 전송되어지는 슬롯 번호가 정해지면, 그에 따라 상기 수학식 7에서 전송되는 슬롯에 해당하는 열 들이 정해지게 되고, 다시 상기 수학식 6에서 열간 치환이 이루어지기 전의 데이터 중에 전송될 의미 있는 열들이 정해지게 된다. 제2 인터리빙 시에 역 인터리빙의 의미를 사용하는 것이다. 상기의 경우 제2 인터리버의 입력을 상기 수학식 6의 의미를 갖는 열로만 입력을 시키고 나머지 의미 없는 열에는 더미 비트를 사용하여 입력하게 된다. 따라서 두 번째 인터리빙 후의 출력을 기존 방법과 같은 방법으로 물리 채널에 매핑할 때 게이팅을 통해 전송되는 슬롯으로만 의미 있는 데이터들이 매핑되게 되는 것이다.
예를 들어, 게이팅 레이트 1/3의 게이팅이 사용되는 상황을 가정하고 현재의 CFN = 0이라고 하면 S=3, N=5의 값을 갖는다. 식 6에 따라 s(0,j)는 {1,1,0,2,2}가 되므로 순방향 채널로 전송되는 슬롯은 표 2에 결과로 볼 때 슬롯 번호 1, 4, 6, 11, 14를 갖는 슬롯으로 TPC, TFCI, 전용 물리 데이터 채널이 전송되고, 슬롯 번호 0, 3, 5, 10, 13을 갖는 슬롯으로 Pilot이 전송되게 된다. 상기 1, 4, 6, 11, 14 슬롯으로 전용 물리 데이터 채널이 전송되기 위하여, 제2인터리빙의 출력 수학식 7에서 2,3번째 열, 8,9번째 열, 12,13번째 열, 22,23번째 열, 28,29번째 열에만 의미있는 데이터들, 즉 제2 인터리버로 입력된 비트가 존재해야 하며, 따라서 표 1의 역 열간 치환을 통해 상기 수학식 6의 1, 5, 8, 9, 10, 11, 17, 23, 27, 29 열에만 의미있는 데이터들이 존재해야 한다.
또한, 도 4의 414에 보여지는 제2 인터리버의 입력은 상기 식 상기 수학6의행렬로 행을 따라 입력되지만, 상기에서 구해진 1, 5, 8, 9, 10, 11, 17, 23, 27, 29 열에만 데이터들이 들어가고 나머지 자리에는 더미비트가 첨가되어 진다. 상기와 같은 작업을 통해 제2 인터리버로 입력되어지면, 제2 인터리버는 표 1의 열간 치환을 통하여 상기 수학식 7에서 보이는 행렬을 만들고 상기 행렬의 열을 따라서 두 열씩 하나의 슬롯으로 총 15개 슬롯으로의 매핑이 이루어지게 된다. 의미 있는 데이터들은 결국, 슬롯 번호 1, 4, 6, 11, 14를 갖는 슬롯으로 매핑되어 게이팅 상황에서의 전송이 제대로 이루어지게 된다.
실시예 7은 게이팅이 사용되는 시스템에서 전송되어야 할 데이터들이 하나의 라디오 프레임 내의 15개 슬롯 중에 게이팅 레이트에 따라 선택된 수 개의 슬롯만으로 매핑되도록 작동하는 제2 인터리버의 다른 예를 설명한다. 게이팅이 사용되는 경우 제2 인터리버의 입력은 게이팅이 사용되지 않는 경우에 비해 게이팅 레이트만큼 줄어들게 된다. 따라서 상기 수학식 6에서 보여지는 행렬은 그 열의 수를 기존과 동일하게 맞춘다면 행의 수 역시 게이팅 레이트에 따라 줄어들게 된다. 즉, 기존 방법을 그대로 사용하여 열을 따라 입력 비트를 입력하고 입력이 끝나면 마지막 행을 채우기 위한 더미 비트를 삽입한 후, 바로 표 1의 열간 치환을 수행하고 나면 상기 수학식 7에서 보여지는 출력 행렬을 만들 수 있다. 역시 기존 게이팅을 사용하지 않는 경우의 출력 행렬에 비해 행의 수가 게이팅 레이트에 따라 줄어들게 된다. 이 행렬의 원소 값들을 열에 따라 읽어서 게이팅으로 전송되는 슬롯으로만 매핑을 해 주게 되면 다른 더미 비트의 입력 없이도 제2 인터리버로 입력된 모든 의미를 가지는 비트를 게이팅을 통해 전송되는 슬롯으로만 매핑이 되어 효과적인 인터리빙을 수행하게 되는 것이다.
예를 들어 게이팅 레이트 1/3의 게이팅이 사용되는 상황을 가정하고 현재의 CFN = 0이라고 하면 S=3, N=5의 값을 갖는다. 식 6에 따라 s(0,j)는 {1,1,0,2,2}가 되므로 순방향 채널로 전송되는 슬롯은 표 2에 결과로 볼 때 슬롯 번호 1, 4, 6, 11, 14를 갖는 슬롯으로 TPC, TFCI, 전용 물리 데이터 채널이 전송되고, 슬롯 번호 0, 3, 5, 10, 13을 갖는 슬롯으로 Pilot이 전송되게 된다. 만약 게이팅이 사용되지 않을 경우 두 번째 인터리빙에서 상기 수학식 6의 행렬이 C2=30. R2=60의 값을 갖는 60*30 행렬이 되고, 더미 비트의 첨가가 필요가 없는 경우라면 상기 수학식 7의 출력 행렬 역시 60*30의 크기를 갖고 열을 따라서 하나의 슬롯에 두 열씩 매핑하게 된다. 즉, 하나의 슬롯의 크기가 120 비트가 되는 것이다. 상기와 같은 경우 1/3 게이팅이 사용된다면 상기 수학식 6의 행렬이 20*30 크기의 행렬이 된다. 즉 행의 크기가 게이팅 레이트인 1/3만큼 줄게 된다. 표 1의 열간 치환을 통하여 나온 상기 수학식 7의 행렬 역시 20*30의 크기를 갖게 된다. 이 경우 열을 따라서 총 15개의 슬롯 중 5개의 슬롯에 매핑을 하면 한 슬롯에 6열씩 매핑이 되게 된다. 즉, 한 슬롯에 20*6의 120 비트가 매핑되어 상기의 게이팅이 사용되지 않는 경우와 동일하게 전송되게 되는 것이다.
실시예 8은 게이팅이 사용되는 경우 새로운 인터리빙을 제공한다. 기존 인터리빙에서 식 4와 식 5의 C2값을 게이팅 레이트로 나누어 제공한다. 즉 1/3 게이팅의 경우 C2값은 10이 되고, 1/5 게이팅의 경우 C2 값은 6이 된다. 상기 실시예와 같은 경우 상기 수학식 6, 상기 수학식 7의 행렬은 행만 줄어들게 되고, 열은 게이팅을 사용하지 않는 경우과 같아지게 된다. 하지만 표 1에서 보여지는 열간 치환 형태가 새로 지정되어야 한다. 열간 치환 형태는 1/3게이팅에서는 10개의 열을 섞고, 1/5게이팅에서는 6개의 열을 섞는 방법을 사용한다. 그 한가지 예들로 하기 표 4, 표 5와 같은 방법을 사용할 수 있다.
열의 수 (C2) |
열간 치환 형태<P2(0),P2(1), ..., P2(C2-1)> |
10 |
<0,5,3,8,1,6,4,9,2,7> |
열의 수 (C2) |
열간 치환 형태<P2(0),P2(1), ..., P2(C2-1)> |
6 |
<0,5,3,1,4,2> |
결국 인터리빙의 출력인 상기 수학식 7의 행렬에서 게이팅 레이트에 상관없이 열에 따라 한 슬롯에 두 개의 열에 있는 데이터들을 매핑시키면 두 번째 인터리빙이 효과적으로 수행되게 된다.