KR20020061889A - array panel of in plane switching mode liquid crystal display and manufacturing method thereof - Google Patents

array panel of in plane switching mode liquid crystal display and manufacturing method thereof Download PDF

Info

Publication number
KR20020061889A
KR20020061889A KR1020010002969A KR20010002969A KR20020061889A KR 20020061889 A KR20020061889 A KR 20020061889A KR 1020010002969 A KR1020010002969 A KR 1020010002969A KR 20010002969 A KR20010002969 A KR 20010002969A KR 20020061889 A KR20020061889 A KR 20020061889A
Authority
KR
South Korea
Prior art keywords
common
electrodes
electrode
liquid crystal
data line
Prior art date
Application number
KR1020010002969A
Other languages
Korean (ko)
Other versions
KR100783357B1 (en
Inventor
김기홍
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010002969A priority Critical patent/KR100783357B1/en
Priority to US09/987,038 priority patent/US6784965B2/en
Publication of KR20020061889A publication Critical patent/KR20020061889A/en
Priority to US10/893,951 priority patent/US7006189B2/en
Application granted granted Critical
Publication of KR100783357B1 publication Critical patent/KR100783357B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

PURPOSE: An array substrate for a horizontal electric field LCD(Liquid Crystal Display) and a method for manufacturing the same are provided to overlap one of common electrodes with data lines to serve as a black matrix by forming the common electrodes, pixel electrodes and the data lines with curved portions, thereby improving the aperture ratio of the LCD. CONSTITUTION: An array substrate for a horizontal electric field LCD includes gate lines(121) extended on a substrate in a first direction, data lines(161) extended on the substrate in a second direction and having at least one curved portion, a plurality of common electrodes(124-126) extended in the second direction and having at least one curved portion, one of the electrodes being formed of an opaque conductive material and overlapped with the data lines, common lines(123) connected to the common electrodes and extended in the first direction, and a plurality of pixel electrodes(183-185) disposed missing the common electrodes and having at least one curved portion.

Description

수평 전계 구동 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법{array panel of in plane switching mode liquid crystal display and manufacturing method thereof}Array panel for horizontal field drive type liquid crystal display device and method for manufacturing same {array panel of in plane switching mode liquid crystal display and manufacturing method}

본 발명은 광시야각 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 액정을 구동시키는 제 1 및 제 2 전극이 동일 기판에 형성되어 있는 수평 전계 구동 방식 액정 표시 장치의 어레이 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wide viewing angle liquid crystal display device, and more particularly, to an array substrate of a horizontal electric field drive type liquid crystal display device in which first and second electrodes for driving liquid crystal are formed on the same substrate.

일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying voltage to the two electrodes. It is a device that expresses an image by the transmittance of light varying accordingly by moving liquid crystal molecules by an electric field.

액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.Liquid crystal displays may be formed in various forms. Currently, an active matrix LCD (AM-LCD) having a thin film transistor and pixel electrodes connected to the thin film transistors arranged in a matrix manner has excellent resolution and video performance. It is most noticed.

이러한 액정 표시 장치는 하부 기판에 화소 전극이 형성되어 있고 상부 기판에 공통 전극이 형성되어 있는 구조로, 두 전극 사이에 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display device has a structure in which a pixel electrode is formed on a lower substrate and a common electrode is formed on an upper substrate, and the liquid crystal molecules are driven by an electric field in a direction perpendicular to the substrate between the two electrodes. This is excellent in characteristics such as transmittance and aperture ratio.

그러나, 이와 같은 액정 표시 장치는 시야각 특성이 우수하지 못한 단점을 갖고 있다. 따라서, 이러한 단점을 극복하기 위해 여러 가지 방법이 제시되었는데, 그 중의 한 예가 수평 전계 구동 방식 즉, IPS(in-plane switching) 모드의 액정 표시 장치이다.However, such a liquid crystal display has a disadvantage that the viewing angle characteristics are not excellent. Accordingly, various methods have been proposed to overcome these disadvantages, and one example thereof is a horizontal electric field driving method, that is, a liquid crystal display device in an in-plane switching (IPS) mode.

이하, 첨부한 도면을 참조하여 IPS 모드의 액정 표시 장치에 관해 상세히 설명한다.Hereinafter, the liquid crystal display of the IPS mode will be described in detail with reference to the accompanying drawings.

도 1에 도시한 바와 같이, 상부 기판(1)과 하부 기판(2)이 일정 거리를 두고 배치되어 있으며, 두 기판(1, 2) 사이에는 액정 분자(3)가 위치한다. 여기서, 화소 전극(4)과 공통 전극(5)은 하부 기판(2)의 동일 평면상에 형성되어 있어, 두 전극(4, 5)에 전압이 인가되었을 때 두 전극(4, 5) 사이에 수평 전계(6)가 생성되고 액정층(3)의 액정 분자는 이 수평 전계(6)에 의해 동작하게 된다.As shown in FIG. 1, the upper substrate 1 and the lower substrate 2 are disposed at a predetermined distance, and the liquid crystal molecules 3 are positioned between the two substrates 1 and 2. Here, the pixel electrode 4 and the common electrode 5 are formed on the same plane of the lower substrate 2, so that when a voltage is applied to the two electrodes 4, 5, between the two electrodes 4, 5. The horizontal electric field 6 is generated and the liquid crystal molecules of the liquid crystal layer 3 are operated by this horizontal electric field 6.

도 2a 및 도 2b는 IPS 모드 액정 표시 장치에서 전압을 인가하기 전과 후의 액정 분자의 상 변위 모습을 각각 나타내는 도면이다.2A and 2B are diagrams illustrating phase shifts of liquid crystal molecules before and after applying a voltage in an IPS mode liquid crystal display, respectively.

도 2a에 도시한 바와 같이 화소 전극(4) 또는 공통 전극(5)에 전압을 인가하지 않은 상태에서는 액정 분자(3)의 상 변위가 일어나지 않는다. 여기서, 액정 분자(3)들은 두 전극(4, 5)의 수평 방향에 대해 일정각을 가지고 틀어져 배열되어 있는데, 이는 전계 생성시 액정 분자(3)의 회전 방향을 제어하기 위한 것이다.As shown in FIG. 2A, the phase shift of the liquid crystal molecules 3 does not occur in a state where no voltage is applied to the pixel electrode 4 or the common electrode 5. Here, the liquid crystal molecules 3 are arranged at a predetermined angle with respect to the horizontal direction of the two electrodes 4 and 5 to control the direction of rotation of the liquid crystal molecules 3 when generating an electric field.

다음, 도 2b에 도시한 바와 같이 화소 전극(4)과 공통 전극(5)에 전압이 인가되었을 때, 액정 분자(3)는 두 전극(4, 5) 사이에 생성된 수평 전계(6)와 나란하게 배열된다.Next, as shown in FIG. 2B, when a voltage is applied to the pixel electrode 4 and the common electrode 5, the liquid crystal molecules 3 form a horizontal electric field 6 generated between the two electrodes 4 and 5. Arranged side by side.

이러한 수평 전계 방식 액정 표시 장치용 어레이 기판에 대하여 도 3을 참조하여 설명한다.The array substrate for a horizontal electric field type liquid crystal display device will be described with reference to FIG. 3.

도 3은 종래의 수평 전계 구동 방식 액정 표시 장치의 박막 트랜지스터 어레이 기판에 대한 일례를 도시한 평면도이다.3 is a plan view illustrating an example of a thin film transistor array substrate of a conventional horizontal electric field drive type liquid crystal display device.

도시한 바와 같이, 가로 방향의 게이트 배선(21)과 세로 방향의 데이터 배선(31)이 교차하여 화소 영역을 정의하고, 게이트 배선(21)과 데이터 배선(31)의 교차 부분에는 게이트 배선(21) 및 데이터 배선(31)과 연결된 스위칭 소자인 박막 트랜지스터(41)가 형성되어 있다. 화소 영역에는 가로 방향으로 연장된 공통 배선(51)이 형성되어 있으며, 공통 배선(51)과 연결된 다수의 공통 전극(52)이 세로 방향으로 연장되어 있다. 또한, 화소 영역에는 세로 방향을 가지며 공통 전극(52)과 일정 간격을 가지고 엇갈리게 배치된 다수의 화소 전극(62)이 형성되어 있는데, 화소 전극(62)은 박막 트랜지스터(41)와 연결되어 있으며, 일끝단이 화소 전극 연결선(61)과 연결되어 있다. 화소 전극 연결선(61)은 게이트 배선(21)과 중첩되어 있어 스토리지 캐패시터(storage capacitor)를 형성한다.As shown in the figure, the horizontal gate wiring 21 and the vertical data wiring 31 cross each other to define a pixel area, and the gate wiring 21 is formed at the intersection of the gate wiring 21 and the data wiring 31. And a thin film transistor 41 which is a switching element connected to the data line 31 is formed. The common wiring 51 extending in the horizontal direction is formed in the pixel area, and a plurality of common electrodes 52 connected to the common wiring 51 extend in the vertical direction. In addition, a plurality of pixel electrodes 62 having a vertical direction and staggered with the common electrode 52 at regular intervals are formed, and the pixel electrodes 62 are connected to the thin film transistor 41. One end is connected to the pixel electrode connection line 61. The pixel electrode connection line 61 overlaps the gate line 21 to form a storage capacitor.

따라서, 이러한 어레이 기판을 이용한 IPS 모드 액정 표시 장치에서는 동일 평면상에 형성된 화소 전극과 공통 전극 사이에 수평 전계를 생성하여, 액정 분자가 수평 전계와 나란하게 배열되도록 함으로써 액정 표시 장치의 시야각을 넓게 할 수 있다.Accordingly, in the IPS mode liquid crystal display device using the array substrate, a horizontal electric field is generated between the pixel electrode and the common electrode formed on the same plane, so that the liquid crystal molecules are aligned with the horizontal electric field, thereby widening the viewing angle of the liquid crystal display device. Can be.

그러나, 이러한 IPS 모드의 액정 표시 장치에서는 시야각에 따라 색반전(color-shift)이 일어나는 문제가 여전히 남아 있다. 색 반전은 문턱 전압(threshold voltage) 이상의 전기장 하에서 액정 분자의 회전 방향과 관계가 있으며, 시야각에 따른 액정층의 Δnd(retardation) 값의 증가 또는 감소에 의해 발생한다.However, in the liquid crystal display of the IPS mode, there remains a problem that color shift occurs depending on the viewing angle. Color inversion is related to the direction of rotation of the liquid crystal molecules under an electric field of more than a threshold voltage, and is caused by an increase or decrease of the retardation value of the liquid crystal layer depending on the viewing angle.

이러한 색 반전 문제를 해결하기 위한 일례가 미국특허 제 5,745,207호에 제시되었는데, 이를 도 4에 도시하였다.An example for solving this color inversion problem is presented in US Patent No. 5,745,207, which is shown in FIG.

도시한 바와 같이, 공통 전극(52)과 화소 전극(62)이 일정 각을 가지고 구부러지도록 형성함으로써, 구부러진 부분을 경계로 두 도메인(domain)(A, B)을 형성한다. 도 4에서는 도메인(A, B)이 화소 영역의 상부와 하부에 형성된다.As shown in the drawing, the common electrode 52 and the pixel electrode 62 are formed to be bent at a predetermined angle, thereby forming two domains A and B at the boundary of the bent portion. In FIG. 4, domains A and B are formed above and below the pixel region.

여기서, 두 전극(52, 62)에 전압이 인가되었을 때, 두 전극(52, 62) 사이에 생성된 전기장(도시하지 않음)은 각 도메인(A, B)에 대해 액정 분자(71, 72)를 각각 반대 방향으로 회전시키는데, 상부 도메인(A)의 액정 분자(71)는 시계 방향으로 회전하고, 하부 도메인(B)의 액정 분자(72)는 반시계 방향으로 회전을 한다. 따라서, 각 도메인(A, B)의 액정 분자(71, 72)가 서로 다른 방향으로 배열되므로, 시야각에 따른 색 반전을 효과적으로 보상할 수 있다.Here, when a voltage is applied to the two electrodes 52 and 62, an electric field (not shown) generated between the two electrodes 52 and 62 is used for the liquid crystal molecules 71 and 72 for each of the domains A and B. Are rotated in opposite directions, wherein the liquid crystal molecules 71 of the upper domain A rotate clockwise, and the liquid crystal molecules 72 of the lower domain B rotate counterclockwise. Therefore, since the liquid crystal molecules 71 and 72 of each domain A and B are arranged in different directions, color inversion according to the viewing angle can be effectively compensated.

이때, 데이터 배선(31)도 구부러진 부분을 가지고 공통 전극(52) 및 화소 전극(62)과 평행하게 형성되어 있어, 데이터 배선(31)과 공통 전극(52) 사이의 공간이 줄어들기 때문에 개구율을 높일 수 있다.At this time, the data wiring 31 also has a bent portion and is formed in parallel with the common electrode 52 and the pixel electrode 62, so that the space between the data wiring 31 and the common electrode 52 is reduced, so that the aperture ratio is decreased. It can increase.

그런데, 이와 같이 데이터 배선(31)이 구부러진 부분을 가지도록 형성하기 위해서는 액정 표시 장치의 상부 기판에 형성하는 블랙 매트릭스도 구부러진 부분을 가져야 한다.However, in order to form the data line 31 having the bent portion as described above, the black matrix formed on the upper substrate of the liquid crystal display should also have the bent portion.

수평 전계 방식 액정 표시 장치에서는 상부 기판의 블랙 매트릭스를 금속 물질로 형성할 경우 공통 전극과 화소 전극 사이의 전압에 영향을 미칠 수 있기 때문에, 블랙 매트릭스를 수지(resin)로 형성하는데, 이러한 수지 블랙 매트릭스는 공정상 구부러진 구조로 형성할 수 없다. 따라서, 도 4와 같은 구조의 어레이 기판을 가지는 액정 표시 장치는 당시의 기술로서 실현할 수 없는 것으로, 도 4의 기술은 구체성을 결여한 아이디어(idea)를 제시한 것이다.In the horizontal field type liquid crystal display, when the black matrix of the upper substrate is formed of a metal material, the black matrix is formed of resin because the voltage between the common electrode and the pixel electrode may be affected. Can not be formed in a process bent structure. Therefore, the liquid crystal display having the array substrate having the structure as shown in FIG. 4 cannot be realized as the technology at the time, and the technique of FIG. 4 presents an idea lacking specificity.

본 발명은 상기한 종래의 문제를 해결하기 위해 안출된 것으로서, 본 발명의 목적은 시야각이 넓으면서 개구율이 향상된 수평 전계 방식 액정 표시 장치용 어레이 기판 및 그의 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to provide an array substrate for a horizontal field type liquid crystal display device having a wide viewing angle and improved aperture ratio, and a method of manufacturing the same.

도 1은 일반적인 수평 전계 구동 방식 액정 표시 장치를 도시한 도면.1 is a view showing a general horizontal electric field drive type liquid crystal display device.

도 2a 및 도 2b는 수평 전계 구동 방식 액정 표시 장치에서 각각 전압이 인가되기 전과 후의 액정 분자의 배열 상태를 도시한 도면.2A and 2B are diagrams illustrating arrangement states of liquid crystal molecules before and after voltage is applied in a horizontal electric field drive type liquid crystal display device, respectively.

도 3과 도 4는 종래의 수평 전계 구동 방식 액정 표시 장치의 박막 트랜지스터 어레이 기판에 대한 평면도.3 and 4 are plan views of a thin film transistor array substrate of a conventional horizontal electric field drive type liquid crystal display device.

도 5는 본 발명에 따른 수평 전계 구동 방식 액정 표시 장치용 어레이 기판의 평면도.5 is a plan view of an array substrate for a horizontal electric field drive type liquid crystal display device according to the present invention;

도 6은 도 5에서 Ⅵ-Ⅵ선을 따라 자른 단면도.6 is a cross-sectional view taken along the line VI-VI in FIG. 5.

도 7a 내지 도 7e는 본 발명에 따른 어레이 기판의 제조 방법을 도시한 단면도.7A to 7E are cross-sectional views illustrating a method of manufacturing an array substrate according to the present invention.

도 8는 본 발명의 제 2 실시예에 따른 어레이 기판의 평면도.8 is a plan view of an array substrate according to a second embodiment of the present invention.

도 9은 도 8에서 Ⅸ-Ⅸ선을 따라 자른 단면도.FIG. 9 is a cross-sectional view taken along the line VII-VII of FIG. 8. FIG.

도 10a 내지 도 10e는 본 발명의 제 2 실시예에 따른 어레이 기판의 제조 방법을 도시한 단면도.10A to 10E are cross-sectional views illustrating a method of manufacturing an array substrate according to a second embodiment of the present invention.

상기한 목적을 달성하기 위해 본 발명에 따른 수평 전계 방식 액정 표시 장치용 어레이 기판에는 기판 상에 제 1 방향으로 연장된 게이트 배선과, 제 2 방향으로 연장되고 구부러진 부분을 적어도 하나 이상 가지는 데이터 배선이 형성되어 있다. 또한, 제 2 방향으로 연장되고 구부러진 부분을 적어도 하나 이상 가지며, 전극 중의 하나는 불투명한 도전 물질로 이루어지고 데이터 배선과 중첩되어 있는 다수의 공통 전극이 형성되어 있으며, 다수의 공통 전극과 연결되고 제 1 방향으로연장된 공통 배선이 형성되어 있다. 그리고, 상기 공통 전극과 엇갈려 배치되며 구부러진 부분을 적어도 하나 이상 가지는 다수의 화소 전극이 형성되어 있다.In order to achieve the above object, an array substrate for a horizontal field type liquid crystal display device according to the present invention includes a data line having at least one gate line extending in a first direction and a portion extending and bent in a second direction on the substrate. Formed. In addition, a plurality of common electrodes having at least one portion extending in a second direction and bent, one of the electrodes is made of an opaque conductive material and overlaps the data line, are connected to the plurality of common electrodes The common wiring extended in one direction is formed. In addition, a plurality of pixel electrodes having at least one or more curved portions that are alternately disposed with the common electrode are formed.

본 발명에 따른 어레이 기판은 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터를 더 포함한다.The array substrate according to the present invention further includes a thin film transistor connected to the gate line and the data line.

여기서, 공통 전극 및 공통 배선은 게이트 배선과 동일한 물질로 이루어질 수 있다.Here, the common electrode and the common wiring may be made of the same material as the gate wiring.

또한, 화소 전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드 중의 어느 하나로 이루어질 수 있고, 데이터 배선과 중첩한 공통 전극 이외의 다수의 공통 전극은 화소 전극과 동일한 물질로 이루어질 수도 있다.In addition, the pixel electrode may be formed of any one of indium tin oxide and indium zinc oxide, and a plurality of common electrodes other than the common electrode overlapping the data line may be made of the same material as the pixel electrode.

본 발명에 따른 어레이 기판은 상기 다수의 화소 전극의 끝단을 연결하는 제 1 화소 전극 연결선을 더 포함할 수 있고, 상기 제 1 화소 전극 연결선은 상기 공통 배선과 일부 중첩되어 있을 수 있다.The array substrate according to the present invention may further include a first pixel electrode connection line connecting ends of the plurality of pixel electrodes, and the first pixel electrode connection line may partially overlap the common line.

이때, 상기 화소 전극의 끝단을 연결하는 제 2 화소 전극 연결선을 더 포함할 수도 있다.In this case, the pixel electrode may further include a second pixel electrode connection line connecting the end of the pixel electrode.

한편, 공통 전극과 화소 전극 및 데이터 배선은 지그재그 모양으로 이루어질 수 있다.The common electrode, the pixel electrode, and the data line may be formed in a zigzag shape.

본 발명에 따른 수평 전계 방식 액정 표시 장치용 어레이 기판의 제조 방법에서는 기판 상에 제 1 방향으로 연장된 공통 배선 및 제 2 방향으로 연장되며 지그재그 모양을 가지는 다수의 공통 전극을 형성하고, 제 1 방향으로 연장된 게이트 배선과 게이트 전극을 형성한다. 이어, 공통 배선 및 게이트 배선 상부에 게이트절연막을 형성하고, 게이트 절연막 상부에 반도체층을 형성한 후, 반도체층 상부에 제 2 방향으로 연장되어 지그재그 모양을 가지고 다수의 공통 전극 중 하나의 전극과 중첩되는 데이터 배선과, 데이터 배선에 연결되는 소스 전극 및 드레인 전극을 형성한다. 다음, 데이터 배선과 소스 및 드레인 전극 상부에 보호막을 형성하고, 그 위에 제 2 방향으로 연장되어 지그재그 모양을 가지며, 공통 전극과 엇갈리게 배치된 다수의 화소 전극을 형성한다.In the method for manufacturing an array substrate for a horizontal field type liquid crystal display device according to the present invention, a common wiring extending in a first direction and a plurality of common electrodes extending in a second direction and having a zigzag shape are formed on the substrate, and the first direction is formed. The gate wiring and the gate electrode extended to each other are formed. Subsequently, a gate insulating film is formed on the common wiring and the gate wiring, and a semiconductor layer is formed on the gate insulating film, and then extends in the second direction on the semiconductor layer to have a zigzag shape and overlap with one of the plurality of common electrodes. The data wiring is formed, and the source electrode and the drain electrode connected to the data wiring are formed. Next, a passivation layer is formed on the data line and the source and drain electrodes, and extends in the second direction to form a plurality of pixel electrodes staggered with the common electrode.

본 발명에 따른 또 다른 수평 전계 방식 어레이 기판의 제조 방법에서는 기판 상에 제 1 방향으로 연장된 게이트 배선과 게이트 배선에 연결된 게이트 전극을 형성하고, 그 위에 게이트 절연막과 반도체층을 순차적으로 형성한다. 이어, 반도체층 상부에 제 2 방향으로 연장되고 지그재그 모양을 가지는 데이터 배선과, 데이터 배선에 연결되는 소스 전극 및 드레인 전극을 형성한다. 다음, 데이터 배선과 소스 및 드레인 전극 상부에 보호막을 형성하고, 보호막 상부에 상기 제 2 방향으로 연장되고 지그재그 모양을 가지며 전극 중의 하나는 불투명 물질로 데이터 배선보다 넓은 폭을 가지며 데이터 배선과 중첩하는 공통 전극 및 지그재그 모양을 가지고 공통 전극과 엇갈리게 배치된 다수의 화소 전극을 형성한다.In another method for manufacturing a horizontal field array substrate according to the present invention, a gate wiring extending in a first direction and a gate electrode connected to the gate wiring are formed on the substrate, and a gate insulating film and a semiconductor layer are sequentially formed thereon. Subsequently, a data line extending in the second direction and having a zigzag shape and a source electrode and a drain electrode connected to the data line are formed on the semiconductor layer. Next, a passivation layer is formed on the data line and the source and drain electrodes, extends in the second direction on the passivation layer, has a zigzag shape, and one of the electrodes is an opaque material, which is wider than the data line and overlaps the data line. A plurality of pixel electrodes having an electrode and a zigzag shape and staggered with the common electrode are formed.

이와 같이 본 발명에서는 공통 전극과 화소 전극을 동일 기판에 지그재그 모양을 가지도록 형성하고, 공통 전극 중 하나를 데이터 배선과 중첩하게 하여 블랙 매트릭스의 역할을 하도록 함으로써, 액정 표시 장치의 개구율을 향상시킨다. 또한, 투명 도전 물질로 화소 전극 및 공통 전극을 같은 층에 형성함으로써, 더욱 개구율을 향상시키며 잔상과 같은 문제를 방지할 수 있다.As described above, in the present invention, the common electrode and the pixel electrode are formed to have a zigzag shape on the same substrate, and one of the common electrodes overlaps with the data wiring to serve as a black matrix, thereby improving the aperture ratio of the liquid crystal display device. In addition, by forming the pixel electrode and the common electrode in the same layer with a transparent conductive material, it is possible to further improve the aperture ratio and to prevent problems such as an afterimage.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 5는 본 발명에 따른 수평 전계 방식 액정 표시 장치용 어레이 기판의 평면도이고, 도 6은 도 5에서 Ⅵ-Ⅵ선을 따라 자른 단면도이다.5 is a plan view of an array substrate for a horizontal field type liquid crystal display according to the present invention, and FIG. 6 is a cross-sectional view taken along the line VI-VI in FIG. 5.

도 5 및 도 6에 도시한 바와 같이, 유리와 같이 투명한 절연 기판(110) 위에 가로 방향의 게이트 배선(121) 및 게이트 배선(121)과 연결되어 있는 게이트 전극(122)이 형성되어 있다. 또한, 두 게이트 배선(121) 사이에는 게이트 배선(121)과 나란한 공통 배선(123), 그리고 공통 배선(123)에서 세로 방향으로 연장되어 있으며 지그재그(zigzag) 모양을 가지는 제 1 내지 제 3 공통 전극(124, 125, 126)이 형성되어 있다.As shown in FIGS. 5 and 6, the gate wiring 121 and the gate electrode 122 connected to the gate wiring 121 in the horizontal direction are formed on the transparent insulating substrate 110 such as glass. In addition, the first to third common electrodes extending in the vertical direction from the common wiring 123 parallel to the gate wiring 121 and the common wiring 123 between the two gate wirings 121 and having a zigzag shape. 124, 125, and 126 are formed.

게이트 배선(121)과 공통 배선(123) 및 공통 전극(124, 125, 126)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(130)으로 덮여 있다.The gate wiring 121, the common wiring 123, and the common electrodes 124, 125, and 126 are covered with a gate insulating layer 130 made of a silicon nitride film SiN x or a silicon oxide film SiO 2 .

게이트 전극(122) 상부의 게이트 절연막(130) 위에는 비정질 실리콘과 같은 물질로 이루어진 액티브층(141)이 형성되어 있고, 그 위에 불순물 비정질 실리콘으로 이루어진 오믹 콘택층(151, 152)이 형성되어 있다.An active layer 141 made of a material such as amorphous silicon is formed on the gate insulating layer 130 on the gate electrode 122, and ohmic contact layers 151 and 152 made of impurity amorphous silicon are formed thereon.

오믹 콘택층(151, 152)과 게이트 절연막(130) 상부에는 게이트 배선(121)과 교차하여 화소 영역을 정의하는 세로 방향의 데이터 배선(161), 데이터 배선(161)과 연결되어 있는 소스 전극(162), 그리고 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하고 있는 드레인 전극(163)이 형성되어 있다.On the ohmic contact layers 151 and 152 and the gate insulating layer 130, the source electrode connected to the data line 161 and the data line 161 in the vertical direction crossing the gate line 121 to define the pixel area ( 162 and a drain electrode 163 facing the source electrode 162 around the gate electrode 122 is formed.

여기서, 데이터 배선(161)은 지그재그 모양을 가지며, 제 1 공통 전극(124)과 중첩되어 있다.Here, the data line 161 has a zigzag shape and overlaps the first common electrode 124.

데이터 배선(161)과 소스 전극(162) 및 드레인 전극(163)도 게이트 배선(121)과 마찬가지로 금속과 같은 물질로 이루어질 수 있다.The data line 161, the source electrode 162, and the drain electrode 163 may also be made of a material such as metal, similar to the gate line 121.

데이터 배선(161)과 소스 전극(162) 및 드레인 전극(163)은 보호막(170)으로 덮여 있으며, 보호막(170)은 드레인 전극(163)을 드러내는 콘택홀(171)을 가진다. 여기서, 보호막(170)은 게이트 절연막(130)과 마찬가지로 실리콘 질화막이나 실리콘 산화막으로 이루어질 수 있으며, 또는 유기 물질로 이루어질 수도 있다.The data line 161, the source electrode 162, and the drain electrode 163 are covered with the passivation layer 170, and the passivation layer 170 has a contact hole 171 exposing the drain electrode 163. Here, the passivation layer 170 may be formed of a silicon nitride layer or a silicon oxide layer similarly to the gate insulating layer 130, or may be formed of an organic material.

보호막(170) 상부의 화소 영역에는 제 1 내지 제 3 화소 전극(183, 184, 185)이 형성되어 있는데, 제 1 내지 제 3 화소 전극(183, 184, 185)은 세로 방향으로 연장되어 있고 지그재그 모양을 가지며, 각 대응하는 공통 전극(124, 125, 126)과 소정 간격 수평으로 이격되어 있다. 제 1 내지 제 3 화소 전극(183, 184, 185)의 양끝단에는 이들을 연결하는 제 1 및 제 2 화소 전극 연결선(181, 182)이 각각 형성되어 있는데, 제 1 화소 전극 연결선(181)은 공통 배선(123)과 중첩되어 스토리지 캐패시터(storage capacitor)를 형성하고, 제 2 화소 전극 연결선(182)은 콘택홀(171)을 통해 드레인 전극(163)과 연결되어 있다.First to third pixel electrodes 183, 184, and 185 are formed in the pixel area above the passivation layer 170. The first to third pixel electrodes 183, 184, and 185 extend in a vertical direction and are zigzag. It has a shape and is spaced apart from each corresponding common electrode 124, 125, 126 by a predetermined interval horizontally. First and second pixel electrode connection lines 181 and 182 connecting them are formed at both ends of the first to third pixel electrodes 183, 184, and 185, respectively, and the first pixel electrode connection line 181 is common. The storage capacitor is overlapped with the wiring 123, and the second pixel electrode connection line 182 is connected to the drain electrode 163 through the contact hole 171.

여기서는 공통 전극과 화소 전극 및 데이터 배선을 지그재그 모양으로 형성하였으나, 종래와 같이 한번만 구부러지도록 형성할 수도 있다.Although the common electrode, the pixel electrode, and the data wiring are formed in a zigzag shape, the common electrode, the pixel electrode, and the data wiring may be formed to be bent only once as in the related art.

이러한 어레이 기판의 제조 방법에 대하여 도 7a 내지 도 7e를 참조하여 상세히 설명한다.A method of manufacturing the array substrate will be described in detail with reference to FIGS. 7A to 7E.

먼저, 도 7a에 도시한 바와 같이 유리와 같이 투명한 절연 기판(110) 위에 금속과 같은 물질을 증착하고 패터닝하여 게이트 배선(121)과 게이트 전극(122), 공통 배선(123), 그리고 제 1 내지 제 3 공통 전극(124, 125, 126)을 형성한다.First, as shown in FIG. 7A, a metal-like material is deposited and patterned on a transparent insulating substrate 110 such as glass to form a gate wiring 121, a gate electrode 122, a common wiring 123, and the first to the first to second substrates. Third common electrodes 124, 125, and 126 are formed.

게이트 배선(121)과 공통 배선(123)은 가로 방향으로 연장되어 있고, 공통 전극(124, 125, 126)은 공통 배선(123)에 일끝단이 연결되어 세로 방향으로 연장되어 있으며 지그재그 모양을 가진다. 여기서는 공통 전극(124, 125, 126)의 수를 셋으로 하여 설명하였으나, 공통 전극(124, 125, 126)의 수는 전극 간의 간격 및 전극의 기울어진 각도 등에 따라 달라질 수 있다.The gate wiring 121 and the common wiring 123 extend in the horizontal direction, and one end of the common electrode 124, 125, and 126 is connected to the common wiring 123 and extends in the vertical direction, and has a zigzag shape. . Here, the number of common electrodes 124, 125, and 126 is described as three, but the number of common electrodes 124, 125, and 126 may vary depending on the distance between the electrodes and the inclination angle of the electrodes.

게이트 배선(121)과 공통 배선(123) 및 공통 전극(124, 125, 126)은 금속과 같은 불투명한 물질로 이루어질 수 있는데, 크롬(Cr), 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W), 안티몬(Sb) 또는 이들의 합급 또는 이중층 등이 그 예이다.The gate wiring 121, the common wiring 123, and the common electrodes 124, 125, and 126 may be made of an opaque material such as metal, and include chromium (Cr), aluminum (Al), aluminum alloy, and molybdenum (Mo). For example, tantalum (Ta), tungsten (W), antimony (Sb), or alloys or bilayers thereof.

이어, 도 7b에 도시한 바와 같이 게이트 배선(121)과 공통 배선(123) 및 공통 전극(124, 125, 126) 상부에 게이트 절연막(130), 비정질 실리콘층, 그리고 불순물이 도핑된 비정질 실리콘층을 순차적으로 증착하고 패터닝하여 액티브층(141)과 불순물 반도체층(153)을 형성한다. 여기서, 게이트 절연막(130)은 실리콘 산화막이나 실리콘 질화막으로 형성할 수 있으며, 또는 유기 물질로 형성할 수도 있다.Subsequently, as illustrated in FIG. 7B, the gate insulating layer 130, the amorphous silicon layer, and the amorphous silicon layer doped with impurities are disposed on the gate wiring 121, the common wiring 123, and the common electrodes 124, 125, and 126. Are deposited and patterned sequentially to form the active layer 141 and the impurity semiconductor layer 153. Here, the gate insulating film 130 may be formed of a silicon oxide film or a silicon nitride film, or may be formed of an organic material.

다음, 도 7c에 도시한 바와 같이 금속과 같은 물질을 증착하고 패터닝하여 데이터 배선(161)과 소스 및 드레인 전극(162, 163)을 형성한다. 데이터 배선(161)은 게이트 배선(121)과 교차하여 화소 영역을 정의하며, 소스 및 드레인 전극(162,163)은 게이트 전극(122)을 중심으로 마주 대하고 있다.Next, as shown in FIG. 7C, a material such as a metal is deposited and patterned to form data lines 161 and source and drain electrodes 162 and 163. The data line 161 crosses the gate line 121 to define a pixel area, and the source and drain electrodes 162 and 163 face each other with respect to the gate electrode 122.

여기서, 데이터 배선(161)은 지그재그 모양을 가지며, 제 1 공통 전극(124)과 중첩되어 있다.Here, the data line 161 has a zigzag shape and overlaps the first common electrode 124.

다음, 도 7d에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막 또는 유기 물질을 증착하여 보호막(170)을 형성한 후, 패터닝하여 드레인 전극(163)을 일부 드러내는 콘택홀(171)을 형성한다.Next, as shown in FIG. 7D, the protective film 170 is formed by depositing a silicon nitride film, a silicon oxide film, or an organic material, and then patterning the contact hole 171 to partially expose the drain electrode 163.

다음, 도 7e에 도시한 바와 같이 인듐-틴-옥사이드(indium-tin-oxide ; ITO)나 인듐-징크-옥사이드(indium-zinc-oxide ; IZO)와 같은 투명한 도전 물질을 증착하고 패터닝하여 제 1 내지 제 3 화소 전극(183, 184, 185)과 제 1 및 제 2 화소 전극 연결선(181, 182)을 형성한다. 여기서, 제 1 내지 제 3 화소 전극(183, 184, 185)은 세로 방향으로 연장되어 있고 지그재그 모양을 가지며, 각 대응하는 공통 전극(124, 125, 126)과 소정 간격 수평으로 이격되어 있다. 화소 전극(183, 184, 185)도 공통 전극(124, 125, 126)과 마찬가지로 그 개수는 조건에 의해 달라질 수 있다.Next, as shown in FIG. 7E, a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) is deposited and patterned to form a first layer. To third pixel electrodes 183, 184, and 185 and first and second pixel electrode connection lines 181 and 182. Here, the first to third pixel electrodes 183, 184, and 185 extend in the vertical direction, have a zigzag shape, and are spaced apart from each corresponding common electrode 124, 125, and 126 at predetermined intervals. Like the common electrodes 124, 125, and 126, the number of pixel electrodes 183, 184, and 185 may vary depending on conditions.

여기서는 화소 전극 연결선(181, 182) 및 화소 전극(183, 184, 185)을 ITO나 IZO와 같은 투명한 도전 물질로 형성하는데, 경우에 따라서 금속 등의 불투명 도전 물질로 형성할 수도 있다.Here, the pixel electrode connection lines 181 and 182 and the pixel electrodes 183, 184 and 185 are formed of a transparent conductive material such as ITO or IZO, but may be formed of an opaque conductive material such as metal in some cases.

이와 같은 IPS 모드 액정 표시 장치용 어레이 기판에서는, 제 1 공통 전극(124)을 데이터 배선(161)과 중첩되도록 형성하여 제 1 공통 전극(124)이 블랙 매트릭스의 역할을 한다. 따라서, 데이터 배선(161)을 지그재그 모양과 같이 구부러진 부분을 가지도록 형성할 수 있으며, 데이터 배선(161)에 인접한 부분도 화상 표시 영역이 되어 개구율이 향상된다.In such an IPS mode liquid crystal display array substrate, the first common electrode 124 is formed to overlap with the data line 161 so that the first common electrode 124 serves as a black matrix. Therefore, the data line 161 can be formed to have a bent portion like a zigzag shape, and the portion adjacent to the data line 161 also becomes an image display area, thereby improving the aperture ratio.

본 발명의 실시예에서 공통 전극(124, 125, 126)은 게이트 절연막(130) 위에 형성할 수도 있다.In the exemplary embodiment of the present invention, the common electrodes 124, 125, and 126 may be formed on the gate insulating layer 130.

또한, 도면에는 도시하지 않았으나, 화소 전극(183, 184, 185) 위에 하부 배향막을 형성하며, 어레이 기판과 대향 배치되는 컬러 필터 기판에는 컬러 필터와 블랙 매트릭스 및 상부 배향막을 형성한다. 이때, 블랙 매트릭스는 액정 표시 장치의 전압 문제를 위해 수지로 형성하는 것이 바람직하다.Although not shown, a lower alignment layer is formed on the pixel electrodes 183, 184, and 185, and a color filter, a black matrix, and an upper alignment layer are formed on the color filter substrate disposed to face the array substrate. In this case, the black matrix is preferably formed of a resin for the voltage problem of the liquid crystal display.

본 발명의 실시예에서는 상부 기판의 블랙 매트릭스 모양에 관계없이 데이터 배선을 지그재그 모양으로 형성할 수 있다.According to the exemplary embodiment of the present invention, the data lines may be zigzag-shaped regardless of the shape of the black matrix of the upper substrate.

이와 같이 형성된 어레이 기판과 컬러 필터 기판을 합착한 후 그 사이에 액정을 주입하면 수평 전계 구동 방식 액정 표시 장치가 완료하게 된다. 상기한 배향막으로 폴리이미드(polyimide), 폴리아미드(polyamide), 광배향막 등을 이용하여 형성한다. 그리고, 액정 표시 장치의 외부정전기나 기판 외측에 편광자 부착시 발생하는 정전기, 또는 모듈을 부착시 생기는 정전기를 방지하기 위해, 기판 외측에 투명도전막을 형성할 수도 있다. 상기 투명도전막은 편광자 위 또는 아래에 형성할 수 있다.When the array substrate and the color filter substrate formed as described above are bonded to each other and liquid crystal is injected therebetween, the horizontal electric field driving type liquid crystal display device is completed. As the alignment layer, polyimide, polyamide, photoalignment layer, or the like is formed. In addition, in order to prevent static electricity generated when the polarizer is attached to the outside of the liquid crystal display or the substrate, or static electricity generated when the module is attached, the transparent conductive film may be formed outside the substrate. The transparent conductive film may be formed above or below the polarizer.

한편, 개구율을 더욱 향상시킨 본 발명의 제 2 실시예에 대하여 도 8 및 도 9에 도시하였다.8 and 9 show a second embodiment of the present invention in which the aperture ratio is further improved.

도 8은 본 발명의 제 2 실시예에 따른 어레이 기판의 평면도이고, 도 9는 도8에서 Ⅸ-Ⅸ선을 따라 자른 단면도이다. 여기서, 각 부분에 대해 앞선 제 1 실시예와 동일한 명칭 및 부호를 사용한다.8 is a plan view of an array substrate according to a second exemplary embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along the line VII-VII of FIG. 8. Here, the same names and symbols as those in the first embodiment described above are used for the respective parts.

도 8 및 도 9에 도시한 바와 같이, 기판(110) 위에 가로 방향의 게이트 배선(121) 및 게이트 배선(121)과 연결되어 있는 게이트 전극(122)이 형성되어 있다.8 and 9, the gate wiring 121 and the gate electrode 122 connected to the gate wiring 121 in the horizontal direction are formed on the substrate 110.

게이트 배선(121)과 게이트 전극(122)은 실리콘 질화막 또는 실리콘 산화막으로 이루어진 게이트 절연막(130)으로 덮여 있다. 또한, 게이트 절연막(130)은 유기 물질인 벤조사이클로부텐(benzocyclobutene ; 이하 BCB라고 함), 아크릴레이트(acrylate), 폴리이미드(polyimide) 등으로 형성할 수도 있다.The gate wiring 121 and the gate electrode 122 are covered with a gate insulating film 130 made of a silicon nitride film or a silicon oxide film. In addition, the gate insulating layer 130 may be formed of benzocyclobutene (hereinafter referred to as BCB), an acrylate, or polyimide, which is an organic material.

게이트 전극(122) 상부의 게이트 절연막(130) 위에는 비정질 실리콘과 같은 물질로 이루어진 액티브층(141)이 형성되어 있고, 그 위에 불순물 비정질 실리콘으로 이루어진 오믹 콘택층(151, 152)이 형성되어 있다.An active layer 141 made of a material such as amorphous silicon is formed on the gate insulating layer 130 on the gate electrode 122, and ohmic contact layers 151 and 152 made of impurity amorphous silicon are formed thereon.

오믹 콘택층(151, 152)과 게이트 절연막(130) 상부에는 게이트 배선(121)과 교차하여 화소 영역을 정의하는 세로 방향의 데이터 배선(161), 데이터 배선(161)과 연결되어 있는 소스 전극(162), 그리고 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하고 있는 드레인 전극(163)이 형성되어 있다. 여기서, 데이터 배선(161)은 지그재그 모양을 가진다.On the ohmic contact layers 151 and 152 and the gate insulating layer 130, the source electrode connected to the data line 161 and the data line 161 in the vertical direction crossing the gate line 121 to define the pixel area ( 162 and a drain electrode 163 facing the source electrode 162 around the gate electrode 122 is formed. Here, the data line 161 has a zigzag shape.

이어, 데이터 배선(161)과 소스 전극(162) 및 드레인 전극(163)은 보호막(170)으로 덮여 있으며, 보호막(170)은 드레인 전극(163)을 일부 드러내는 콘택홀(171)을 가진다.Next, the data line 161, the source electrode 162, and the drain electrode 163 are covered with the passivation layer 170, and the passivation layer 170 has a contact hole 171 partially exposing the drain electrode 163.

여기서, 보호막(170)은 게이트 절연막(130)과 마찬가지로 실리콘 질화막이나 실리콘 산화막으로 이루어질 수 있으며, 또는 비교적 작은 유전율을 가지는 BCB, 아크릴레이트, 폴리이미드 등과 같은 유기 물질로 이루어질 수도 있다.Here, the passivation layer 170 may be formed of a silicon nitride layer or a silicon oxide layer similarly to the gate insulating layer 130, or may be made of an organic material such as BCB, acrylate, polyimide, or the like having a relatively small dielectric constant.

보호막(170) 위에는 제 1 내지 제 3 화소 전극(183, 184, 185)과 화소 전극 연결선(182), 그리고 제 1 내지 제 3 공통 전극(124, 125, 126) 및 공통 배선(123)이 형성되어 있다. 여기서, 제 1 내지 제 3 화소 전극(183, 184, 185)과 제 1 내지 제 3 공통 전극(124, 125, 126)은 세로 방향으로 연장되어 있고 지그재그 모양을 가지며, 각각 대응하여 엇갈리게 배열되어 있는데, 제 1 공통 전극(124)은 데이터 배선(161)을 덮고 있으며, 이웃하는 상부 및 하부의 화소까지 연장되어 있다.First to third pixel electrodes 183, 184, and 185, pixel electrode connection lines 182, and first to third common electrodes 124, 125, and 126, and a common wiring 123 are formed on the passivation layer 170. It is. Here, the first to third pixel electrodes 183, 184, and 185 and the first to third common electrodes 124, 125, and 126 extend in the vertical direction, have a zigzag shape, and are arranged to correspond to each other. The first common electrode 124 covers the data line 161 and extends to neighboring upper and lower pixels.

한편, 화소 전극 연결선(182)은 제 1 내지 제 3 화소 전극(183, 184, 185)을 연결하며, 콘택홀(171)을 통해 드레인 전극(163)과 접촉되어 있고, 공통 배선(123)은 제 2 및 제 3 공통 전극(125, 126)의 일끝단과 연결되어 있으며, 제 1 공통 전극(124)과 접촉되어 있다.The pixel electrode connection line 182 connects the first to third pixel electrodes 183, 184, and 185, and is in contact with the drain electrode 163 through the contact hole 171, and the common wire 123 is connected to the pixel electrode connection line 182. It is connected to one end of the second and third common electrodes 125 and 126 and is in contact with the first common electrode 124.

본 발명에서 제 1 공통 전극(124)은 금속과 같은 불투명한 도전 물질로 형성하고, 제 2 및 제 3 공통 전극(125, 126)과 공통 배선(123), 그리고 제 1 내지 제 3 화소 전극(183, 184, 185) 및 화소 전극 연결선(182)은 ITO나 IZO와 같은 투명 도전 물질로 형성한다.In the present invention, the first common electrode 124 is formed of an opaque conductive material such as metal, and includes the second and third common electrodes 125 and 126, the common wiring 123, and the first to third pixel electrodes ( 183, 184, and 185 and the pixel electrode connection line 182 are formed of a transparent conductive material such as ITO or IZO.

이와 같이 본 발명의 제 2 실시예에서는 화소 영역의 공통 전극과 화소 전극을 투명 도전 물질로 형성하므로 투과율이 높아져 개구율이 더욱 향상되고, 화소 전극과 공통 전극이 동일 층에 형성되므로 잔상과 같은 문제를 방지할 수 있다.As described above, in the second exemplary embodiment of the present invention, since the common electrode and the pixel electrode of the pixel region are formed of a transparent conductive material, the transmittance is increased to further increase the aperture ratio, and the pixel electrode and the common electrode are formed on the same layer, thereby eliminating the problem You can prevent it.

이하, 본 발명의 제 2 실시예에 따른 어레이 기판의 제조 방법에 대하여 도 10a 내지 도 10e를 참조하여 설명한다.Hereinafter, a method of manufacturing an array substrate according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 10A to 10E.

먼저, 도 10a에 도시한 바와 같이 유리와 같이 투명한 절연 기판(110) 위에 금속과 같은 물질을 증착하고 패터닝하여 게이트 배선(121)과 게이트 전극(122)을 형성한다.First, as shown in FIG. 10A, a gate electrode 121 and a gate electrode 122 are formed by depositing and patterning a material such as a metal on an insulating substrate 110 that is transparent, such as glass.

이어, 도 10b에 도시한 바와 같이 게이트 배선(121)과 게이트 전극(122) 상부에 게이트 절연막(130), 비정질 실리콘층, 그리고 불순물이 도핑된 비정질 실리콘층을 순차적으로 증착하고 패터닝하여 액티브층(141)과 불순물 반도체층(153)을 형성한다.Next, as illustrated in FIG. 10B, the gate insulating layer 130, the amorphous silicon layer, and the amorphous silicon layer doped with impurities are sequentially deposited and patterned on the gate wiring 121 and the gate electrode 122 to form an active layer ( 141 and the impurity semiconductor layer 153 are formed.

다음, 도 10c에 도시한 바와 같이 금속과 같은 물질을 증착하고 패터닝하여 데이터 배선(161)과 소스 및 드레인 전극(162, 163)을 형성한다. 여기서, 데이터 배선(161)은 지그재그 모양을 가지며 게이트 배선(121)과 교차하여 화소 영역을 정의하고, 소스 및 드레인 전극(162, 163)은 게이트 전극(122)을 중심으로 마주 대하고 있다.Next, as shown in FIG. 10C, a material such as a metal is deposited and patterned to form data lines 161 and source and drain electrodes 162 and 163. Here, the data line 161 has a zigzag shape and crosses the gate line 121 to define a pixel area, and the source and drain electrodes 162 and 163 face each other with respect to the gate electrode 122.

다음, 도 10d에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막 또는 유기 물질을 증착하여 보호막(170)을 형성한 후, 패터닝하여 드레인 전극(163)을 일부 드러내는 콘택홀(171)을 형성한다. 이때, 보호막(170)을 BCB, 아크릴레이트, 폴리이미드 등과 같은 저유전율을 가지는 유기 물질로 형성할 경우에는, 이후 공정에서 형성되는 제 1 공통 전극(124)과 데이터 배선(161)이 중첩함으로써 데이터 배선(161)의 전압에 의해 제 1 공통 전극(124)의 전압이 영향 받는 것을 최소화할수 있다.Next, as shown in FIG. 10D, the protective layer 170 is formed by depositing a silicon nitride layer, a silicon oxide layer, or an organic material, and then patterning the contact hole 171 to partially expose the drain electrode 163. At this time, when the protective film 170 is formed of an organic material having a low dielectric constant such as BCB, acrylate, polyimide, or the like, the first common electrode 124 and the data wiring 161 formed in a subsequent step overlap the data. The voltage of the first common electrode 124 may be minimized by the voltage of the wiring 161.

다음, 도 10e에 도시한 바와 같이 ITO나 IZO와 같은 투명한 도전 물질을 증착하고 패터닝하여, 제 1 내지 제 3 화소 전극(183, 184, 185)과 화소 전극 연결선(182), 그리고 제 2 및 제 3 공통 전극(125, 126), 공통 배선(123)을 형성한다. 이어, 금속과 같은 도전 물질을 증착하고 패터닝하여 데이터 배선(161)과 중첩하며, 공통 배선(123)과 접촉하는 제 1 공통 전극(124)을 형성한다.Next, as illustrated in FIG. 10E, a transparent conductive material such as ITO or IZO is deposited and patterned to form the first to third pixel electrodes 183, 184, and 185, the pixel electrode connection line 182, and the second and second electrodes. The three common electrodes 125 and 126 and the common wiring 123 are formed. Subsequently, a conductive material such as metal is deposited and patterned to form a first common electrode 124 overlapping the data line 161 and contacting the common line 123.

또한, 공정을 단순화하기 위해 금속과 같은 물질을 증착하고 패터닝하여 상기한 제 1 공통 전극(124)은 상기한 게이트 전극(122)과 함께 형성하고, 상기한 제 1 내지 제 3 화소 전극(183, 184, 185)과 상기한 제 2 및 제 3 공통 전극(125, 126)은 ITO와 IZO와 같은 투명도전물질을 증착하여 형성할 수도 있다.In addition, the first common electrode 124 is formed together with the gate electrode 122 by depositing and patterning a material such as metal to simplify the process, and the first to third pixel electrodes 183, 184 and 185 and the second and third common electrodes 125 and 126 may be formed by depositing transparent conductive materials such as ITO and IZO.

앞서 언급한 바와 같이, 제 1 내지 제 3 화소 전극(183, 184, 185)과 제 1 내지 제 3 공통 전극(124, 125, 126)은 세로 방향으로 연장되어 있고 지그재그 모양을 가지며, 각각 대응하여 엇갈리게 배열되어 있다.As mentioned above, the first to third pixel electrodes 183, 184, and 185 and the first to third common electrodes 124, 125, and 126 extend in the longitudinal direction and have a zigzag shape, respectively. They are staggered.

여기서는 투명 도전 물질로 이루어진 제 1 내지 제 3 화소 전극(183, 184, 185)과 제 2 및 제 3 공통 전극(125, 126)을 먼저 형성하고 제 1 공통 전극(124)을 형성하였으나, 제 1 공통 전극(124)을 먼저 형성할 수도 있다.Here, the first to third pixel electrodes 183, 184, and 185 and the second and third common electrodes 125 and 126 made of a transparent conductive material are formed first and the first common electrode 124 is formed. The common electrode 124 may be formed first.

또한, 도면에는 도시하지 않았으나, 화소 전극(183, 184, 185) 위에 하부 배향막을 형성하며, 어레이 기판과 대향 배치되는 컬러 필터 기판에는 컬러 필터와 블랙 매트릭스 및 상부 배향막을 형성한다. 블랙 매트릭스는 수지를 이용하여 형성하는 것이 바람직하며, 상기한 실시예에서는 블랙 매트릭스의 모양에 관계없이 공통 전극 및 화소 전극과 데이터 배선을 지그재그 모양으로 형성할 수 있다.Although not shown, a lower alignment layer is formed on the pixel electrodes 183, 184, and 185, and a color filter, a black matrix, and an upper alignment layer are formed on the color filter substrate disposed to face the array substrate. The black matrix is preferably formed using a resin, and in the above-described embodiment, the common electrode, the pixel electrode, and the data wiring may be formed in a zigzag shape regardless of the shape of the black matrix.

이와 같이 형성된 어레이 기판과 컬러 필터 기판을 합착한 후 그 사이에 액정을 주입하면 수평 전계 구동 방식 액정 표시 장치가 완료하게 된다. 상기한 배향막으로 폴리이미드나 폴리아미드, 광배향막 등을 이용하여 형성한다. 상기한 광배향막은 폴리실록산 신나메이트(polysiloxane cinnamate), 폴리비닐 신나메이트(polyvinyl cinnamate) 또는 셀룰로오즈 신나메이트(cellulose cinnamate) 등 광배향에 적합한 물질이라면 적용 가능하고 사용되는 광은 비편광, 선편광, 부분편광 등을 이용하여 광을 적어도 1회 조사하여 액정의 배향방향 및/또는 프리틸트각(pretilt angle)을 결정할 수 있다. 그리고, 액정 표시 장치의 외부정전기나 기판 외측에 편광자 부착시 발생하는 정전기, 또는 모듈을 부착할 시 생기는 정전기를 방지하기 위해 기판 외측에 투명도전막을 형성할 수도 있다. 상기 투명도전막은 편광자 위 또는 아래에 형성할 수 있다.When the array substrate and the color filter substrate formed as described above are bonded to each other and liquid crystal is injected therebetween, the horizontal electric field driving type liquid crystal display device is completed. It forms using said polyimide, polyamide, a photo-alignment film, etc. as said orientation film. The photo-alignment layer may be applied as long as it is a material suitable for optical alignment, such as polysiloxane cinnamate, polyvinyl cinnamate, or cellulose cinnamate. The light may be irradiated at least once using the light or the like to determine the alignment direction and / or the pretilt angle of the liquid crystal. In addition, a transparent conductive film may be formed outside the substrate in order to prevent static electricity generated when the polarizer is attached to the outside of the liquid crystal display or the outside of the substrate, or static electricity generated when the module is attached. The transparent conductive film may be formed above or below the polarizer.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

본 발명에서는 액정 표시 장치의 시야각을 넓히기 위해 공통 전극과 화소 전극을 동일 기판에 형성하는데 있어서, 블랙 매트릭스의 구조에 상관없이 공통 전극 및 화소 전극, 그리고 데이터 배선을 구부러진 부분을 가지도록 형성하며, 공통 전극 중 하나를 데이터 배선과 중첩하게 하여 블랙 매트릭스의 역할을 하도록 함으로써, 액정 표시 장치의 개구율을 향상시킨다.In the present invention, the common electrode and the pixel electrode are formed on the same substrate in order to widen the viewing angle of the liquid crystal display, and the common electrode, the pixel electrode, and the data wiring are formed to have bent portions regardless of the structure of the black matrix. By opening one of the electrodes with the data wiring to serve as a black matrix, the aperture ratio of the liquid crystal display device is improved.

또한, 투명 도전 물질로 화소 전극 및 공통 전극을 같은 층에 형성함으로써 더욱 개구율을 향상시키며 잔상과 같은 문제를 방지한다.In addition, by forming the pixel electrode and the common electrode on the same layer with a transparent conductive material, the aperture ratio is further improved, and problems such as afterimages are prevented.

Claims (11)

기판;Board; 상기 기판 상에 제 1 방향으로 연장된 게이트 배선;A gate wiring extending in a first direction on the substrate; 상기 기판 상에 제 2 방향으로 연장되고, 구부러진 부분을 적어도 하나 이상 가지는 데이터 배선;A data line extending in the second direction on the substrate and having at least one bent portion; 상기 제 2 방향으로 연장되고 구부러진 부분을 적어도 하나 이상 가지며, 전극 중의 하나는 불투명한 도전 물질로 이루어지고 상기 데이터 배선과 중첩되어 있는 다수의 공통 전극;A plurality of common electrodes extending in the second direction and having at least one bent portion, one of the electrodes being made of an opaque conductive material and overlapping the data line; 상기 다수의 공통 전극과 연결되고, 상기 제 1 방향으로 연장된 공통 배선;A common wiring connected to the plurality of common electrodes and extending in the first direction; 상기 공통 전극과 엇갈려 배치되며 구부러진 부분을 적어도 하나 이상 가지는 다수의 화소 전극A plurality of pixel electrodes having at least one curved portion intersected with the common electrode; 을 포함하는 수평 전계형 액정 표시 장치용 어레이 기판.Array substrate for a horizontal field type liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터를 더 포함하는 수평 전계형 액정 표시 장치용 어레이 기판.And a thin film transistor connected to the gate line and the data line. 제 1 항에 있어서,The method of claim 1, 상기 공통 전극 및 상기 공통 배선은 상기 게이트 배선과 동일한 물질로 이루어진 수평 전계형 액정 표시 장치용 어레이 기판.And the common electrode and the common wiring are made of the same material as the gate wiring. 제 1 항에 있어서,The method of claim 1, 상기 화소 전극은 인듐-틴-옥사이드와 인듐-징크-옥사이드 중의 어느 하나로 이루어진 수평 전계형 액정 표시 장치용 어레이 기판.The pixel electrode is one of an indium tin oxide and an indium zinc oxide array substrate for a liquid crystal display device. 제 4 항에 있어서,The method of claim 4, wherein 상기 데이터 배선과 중첩한 공통 전극 이외의 다수의 공통 전극은 상기 화소 전극과 동일한 물질로 이루어진 수평 전계형 액정 표시 장치용 어레이 기판.And a plurality of common electrodes other than the common electrode overlapping the data line are formed of the same material as the pixel electrode. 제 1 항에 있어서,The method of claim 1, 상기 다수의 화소 전극의 일끝단을 연결하는 제 1 화소 전극 연결선을 더 포함하는 수평 전계형 액정 표시 장치용 어레이 기판.And a first pixel electrode connection line connecting one end of the plurality of pixel electrodes. 제 6 항에 있어서,The method of claim 6, 상기 제 1 화소 전극 연결선은 상기 공통 배선과 일부 중첩되어 있는 수평 전계형 액정 표시 장치용 어레이 기판.And the first pixel electrode connection line partially overlaps the common line. 제 7 항에 있어서,The method of claim 7, wherein 상기 화소 전극의 타끝단을 연결하는 제 2 화소 전극 연결선을 더 포함하는 수평 전계형 액정 표시 장치용 어레이 기판.And a second pixel electrode connection line connecting the other end of the pixel electrode. 제 1 항에 있어서,The method of claim 1, 상기 공통 전극과 상기 화소 전극 및 상기 데이터 배선은 지그재그 모양을 가지는 수평 전계형 액정 표시 장치용 어레이 기판.And the common electrode, the pixel electrode, and the data line have a zigzag shape. 기판 상에 제 1 방향으로 연장된 공통 배선 및 제 2 방향으로 연장되고 지그재그 모양을 가지는 다수의 공통 전극과 상기 제 1 방향으로 연장된 게이트 배선, 그리고 게이트 전극을 형성하는 단계;Forming a common wiring extending in a first direction and a plurality of common electrodes extending in a second direction and having a zigzag shape, a gate wiring extending in the first direction, and a gate electrode on a substrate; 상기 공통 배선 및 상기 게이트 배선 상부에 게이트 절연막을 형성하는 단계;Forming a gate insulating layer on the common wiring and the gate wiring; 상기 게이트 절연막 상부에 반도체층을 형성하는 단계;Forming a semiconductor layer on the gate insulating layer; 상기 반도체층 상부에 상기 제 2 방향으로 연장되어 지그재그 모양을 가지고, 상기 다수의 공통 전극 중 하나의 전극과 중첩되는 데이터 배선과, 상기 데이터 배선에 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;Forming a data line extending in the second direction on the semiconductor layer to have a zigzag shape and overlapping with one of the plurality of common electrodes, and a source electrode and a drain electrode connected to the data line; 상기 데이터 배선과 상기 소스 및 드레인 전극 상부에 보호막을 형성하는 단계;Forming a passivation layer on the data line and the source and drain electrodes; 상기 보호막 상부에 제 2 방향으로 연장되어 지그재그 모양을 가지며, 상기 공통 전극과 엇갈리게 배치된 다수의 화소 전극을 형성하는 단계Forming a plurality of pixel electrodes extending in a second direction on the passivation layer to have a zigzag shape and staggered with the common electrode; 를 포함하는 수평 전계형 액정 표시 장치용 어레이 기판의 제조 방법.Method of manufacturing an array substrate for a horizontal field type liquid crystal display device comprising a. 기판 상에 제 1 방향으로 연장된 게이트 배선과 상기 게이트 배선에 연결된 게이트 전극을 형성하는 단계;Forming a gate wiring extending in a first direction on the substrate and a gate electrode connected to the gate wiring; 상기 게이트 배선 상부에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the gate wiring; 상기 게이트 절연막 상부에 반도체층을 형성하는 단계;Forming a semiconductor layer on the gate insulating layer; 상기 반도체층 상부에 상기 제 2 방향으로 연장되고 지그재그 모양을 가지는 데이터 배선과, 상기 데이터 배선에 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;Forming a data line extending in the second direction and having a zigzag shape on the semiconductor layer, and a source electrode and a drain electrode connected to the data line; 상기 데이터 배선과 상기 소스 및 드레인 전극 상부에 보호막을 형성하는 단계;Forming a passivation layer on the data line and the source and drain electrodes; 상기 보호막 상부에 상기 제 2 방향으로 연장되고 지그재그 모양을 가지며 전극 중의 하나는 불투명 물질로 상기 데이터 배선보다 넓은 폭을 가지며 상기 데이터 배선과 중첩하는 공통 전극과, 지그재그 모양을 가지고 상기 공통 전극과 엇갈리게 배치되는 다수의 화소 전극을 형성하는 단계A common electrode extending in the second direction and having a zigzag shape on the passivation layer, one of the electrodes being an opaque material, having a wider width than the data wire, and overlapping the data wire, and having a zigzag shape and staggered with the common electrode; Forming a plurality of pixel electrodes 를 포함하는 수평 전계형 액정 표시 장치용 어레이 기판의 제조 방법.Method of manufacturing an array substrate for a horizontal field type liquid crystal display device comprising a.
KR1020010002969A 2000-11-14 2001-01-18 array panel of in plane switching mode liquid crystal display and manufacturing method thereof KR100783357B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010002969A KR100783357B1 (en) 2001-01-18 2001-01-18 array panel of in plane switching mode liquid crystal display and manufacturing method thereof
US09/987,038 US6784965B2 (en) 2000-11-14 2001-11-13 In-plane switching mode liquid crystal display device and manufacturing method thereof
US10/893,951 US7006189B2 (en) 2000-11-14 2004-07-20 In-plane switching mode liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010002969A KR100783357B1 (en) 2001-01-18 2001-01-18 array panel of in plane switching mode liquid crystal display and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20020061889A true KR20020061889A (en) 2002-07-25
KR100783357B1 KR100783357B1 (en) 2007-12-07

Family

ID=27692128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010002969A KR100783357B1 (en) 2000-11-14 2001-01-18 array panel of in plane switching mode liquid crystal display and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100783357B1 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685927B1 (en) * 2003-12-02 2007-02-23 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and method for fabricating the same
KR100689312B1 (en) * 2003-11-11 2007-03-08 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and method for fabricating thereof
KR100850288B1 (en) * 2005-05-10 2008-08-04 미쓰비시덴키 가부시키가이샤 Liquid crystal display device and manufacturing method threrfor
KR100887668B1 (en) * 2002-12-30 2009-03-11 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR100892087B1 (en) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 Array substrate for In-Plane switching mode LCD and the method for fabricating the same
US7580102B2 (en) 2003-03-24 2009-08-25 Samsung Electronics, Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR100914194B1 (en) * 2002-12-26 2009-08-27 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
KR100919192B1 (en) * 2002-12-28 2009-09-28 엘지디스플레이 주식회사 Liquid crystal display apparatus including repair line and manufacturing method thereof
KR100975734B1 (en) * 2003-09-08 2010-08-12 엘지디스플레이 주식회사 A array plate and the fabrication method for In-Plane-Switching mode LCD
KR101297247B1 (en) * 2005-11-25 2013-08-19 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
KR101320493B1 (en) * 2004-06-30 2013-10-29 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device having high aperture
KR101350407B1 (en) * 2006-11-29 2014-01-16 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display device
KR101374997B1 (en) * 2006-12-28 2014-03-17 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
KR101529957B1 (en) * 2008-02-18 2015-06-18 삼성디스플레이 주식회사 Liquid crystal display
KR20170126248A (en) * 2016-05-09 2017-11-17 엘지디스플레이 주식회사 Array Substrate For Liquid Crystal Display Device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396289B (en) * 1996-10-29 2000-07-01 Nippon Electric Co Liquid crystal display device
KR100262405B1 (en) * 1997-06-27 2000-08-01 김영환 Lcd device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892087B1 (en) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 Array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR100914194B1 (en) * 2002-12-26 2009-08-27 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
KR100919192B1 (en) * 2002-12-28 2009-09-28 엘지디스플레이 주식회사 Liquid crystal display apparatus including repair line and manufacturing method thereof
KR100887668B1 (en) * 2002-12-30 2009-03-11 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR100929675B1 (en) * 2003-03-24 2009-12-03 삼성전자주식회사 Multi-domain liquid crystal display device and thin film transistor substrate thereof
US8040479B2 (en) 2003-03-24 2011-10-18 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
US7580102B2 (en) 2003-03-24 2009-08-25 Samsung Electronics, Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
KR100975734B1 (en) * 2003-09-08 2010-08-12 엘지디스플레이 주식회사 A array plate and the fabrication method for In-Plane-Switching mode LCD
KR100689312B1 (en) * 2003-11-11 2007-03-08 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device and method for fabricating thereof
KR100685927B1 (en) * 2003-12-02 2007-02-23 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and method for fabricating the same
KR101320493B1 (en) * 2004-06-30 2013-10-29 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device having high aperture
US7982838B2 (en) 2005-05-10 2011-07-19 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display comprising first and second shielding electrode patterns and manufacturing method thereof
KR100850288B1 (en) * 2005-05-10 2008-08-04 미쓰비시덴키 가부시키가이샤 Liquid crystal display device and manufacturing method threrfor
KR101297247B1 (en) * 2005-11-25 2013-08-19 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
KR101350407B1 (en) * 2006-11-29 2014-01-16 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display device
KR101374997B1 (en) * 2006-12-28 2014-03-17 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
KR101529957B1 (en) * 2008-02-18 2015-06-18 삼성디스플레이 주식회사 Liquid crystal display
KR20170126248A (en) * 2016-05-09 2017-11-17 엘지디스플레이 주식회사 Array Substrate For Liquid Crystal Display Device

Also Published As

Publication number Publication date
KR100783357B1 (en) 2007-12-07

Similar Documents

Publication Publication Date Title
KR100748442B1 (en) a array panel of in plane switching mode liquid crystal display and manufacturing method thereof
KR100372577B1 (en) liquid crystal display with wide viewing angle
US7006189B2 (en) In-plane switching mode liquid crystal display device and manufacturing method thereof
KR100393642B1 (en) liquid crystal display with wide viewing angle
US6839114B2 (en) Substrate for in-plane switching mode liquid crystal display device with capacitors connected by extending lines and method for fabricating the same
US8446553B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
US7495733B2 (en) Thin film transistor array substrate and fabricating method thereof
JP2008180928A (en) Liquid crystal display and manufacturing method therefor
KR100783357B1 (en) array panel of in plane switching mode liquid crystal display and manufacturing method thereof
US7751009B2 (en) Array substrate for in-plane switching mode liquid crystal display
US7460192B2 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
KR100380222B1 (en) array substrate for in-plane switching mode liquid crystal display device
JP2004341526A (en) Thin film transistor display panel and multidomain liquid crystal display containing the same
KR100268008B1 (en) Liquid crystal display device
KR20020023539A (en) Liquid crystal display and manufacturing method thereof
KR20050059810A (en) A substrate for in-plane switching mode lcd and method for fabricating of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 13