KR20020056694A - Liquid crystal display module - Google Patents
Liquid crystal display module Download PDFInfo
- Publication number
- KR20020056694A KR20020056694A KR1020000086099A KR20000086099A KR20020056694A KR 20020056694 A KR20020056694 A KR 20020056694A KR 1020000086099 A KR1020000086099 A KR 1020000086099A KR 20000086099 A KR20000086099 A KR 20000086099A KR 20020056694 A KR20020056694 A KR 20020056694A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- resistor
- gate drive
- liquid crystal
- panel
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Abstract
Description
본 발명은 디스플레이 장치에 관한 것으로 특히 LCD모듈에 관한 것이다.The present invention relates to a display device, and more particularly to an LCD module.
액정표시장치(LCD: Liquid Crystal Display)는 경박단소하고 저전압구동과 저전력 소모라는 장점을 바탕으로 널리 이용되고 있으며, 그 발전속도도 연 10%이상이며, 차세대 디스플레이로 인식되고 있다.Liquid crystal displays (LCDs) are widely used on the basis of their advantages such as low weight, low voltage driving, and low power consumption, and their generation speed is more than 10% per year, and is recognized as a next generation display.
또한, 그 응용분야도 다양하며, 노트북 컴퓨터, 휴대폰, 카 네비게이션 시스템(CNS: Car Navigation System) , 삐삐, 캠코더 등 각종 전자기기에 널리 사용되고 있다.In addition, its application fields are diverse, and are widely used in various electronic devices such as notebook computers, mobile phones, car navigation systems (CNS), beepers, and camcorders.
최근, 액정표시장치의 개발방향은 오랫동안 단점으로 지적되어 온 좁은 시야각과 화질을 개선하는데 그 초점이 맞추어져 있다. 그리하여 씨알티(CRT: Cathode Ray Tube)에 견줄만한 시야각을 가진 액정표시장치들이 등장하게 되었다.Recently, the development direction of the liquid crystal display device has been focused on improving the narrow viewing angle and image quality, which has been pointed out for a long time. This led to the emergence of liquid crystal displays with a viewing angle comparable to Cathode Ray Tube (CRT).
또한, 액정표시장치 패널의 광온도 범위 구동 특성의 온도 변화에 따른 패널의 휘도, 색좌표, 플리커(Flicker), 크로스토크(Crosstalk), 잔상 등에 대한 관심이 높아지고 있다.In addition, interest in panel brightness, color coordinates, flicker, crosstalk, and afterimages due to temperature changes in driving characteristics of the wide temperature range of LCD panels is increasing.
종래의 티에프티 액정표시장치(TFT-LCD)를 이용한 디스플레이 장치들은 대부분이 노트북 컴퓨터에 응용되어 왔으며, 티에프티 액정표시장치를 이용하여 디스플레이 화면을 구현하는 방법은 패널에 매트릭스 구조로 되어 있는 티에프티 어레이(TFT Array)를 구동하여 전기적인 신호를 화상신호로 만들어 액정표시장치 화면을 동작시킨다.Most display devices using TFT-LCDs have been applied to notebook computers, and a method of implementing a display screen using TFT LCD is a TFT structure having a matrix structure on a panel. A TFT array is driven to make an electrical signal into an image signal to operate a liquid crystal display screen.
최근, LCD용 패널의 평면적인 유효표시면적을 가능한 한 확대하거나 박형의 모듈(module)을 형성시키기 위해 LCD용 패널의 구동용 반도체칩의 실장에 새로운 기술이 적극적으로 도입되어 왔다.In recent years, new technologies have been actively introduced in the mounting of semiconductor chip for driving the LCD panel to enlarge the effective effective area of the LCD panel as much as possible or to form a thin module.
TFT-LCD 모듈실장방식은 TAB(tape automated bonding) 실장과 COG(chip on glass) 실장방식으로 구분된다. 이러한 방식들은 LCD패널의 용도 확대에 따라 급속히 발전하고 있으며 기존의 9할 이상을 차지하는 TAB방식에서 실장 면적의 축소와 저비용화의 추세에 따라 COG방식이 활성화되고 있는 중이다.TFT-LCD module mounting methods are classified into TAB (tape automated bonding) mounting and COG (chip on glass) mounting. These methods are rapidly developing as the use of LCD panels expands, and the COG method is being activated in accordance with the trend of reducing the mounting area and lowering costs in the TAB method, which currently occupies more than 90%.
상기 TAB실장은 LCD 패널에 구동용 테이프캐리어패키지(TCP:Tape Carrier Package)를 접속시키는 공정과 테이프캐리어패키지를 인쇄회로기판(PCB)에 접속시키는 공정을 의미한다. 전자의 공정은 글래스와 금속의 재질상의 특수성과 약 0.2mm 이하 피치의 고정세에 따라 납대신에 이방성 도전필름(ACF: anisotropic conductive film)을 이용하며, 또한 후자는 납을 이용하여 접속하고 있다. 그러나, 후자의 경우에 대해서도 향후 미세 피치의 추세에 따라 이방성 도전필름의 사용이 예상되고 있다.The TAB mounting refers to a process of connecting a driving tape carrier package (TCP) to an LCD panel and a process of connecting the tape carrier package to a printed circuit board (PCB). The former process uses an anisotropic conductive film (ACF) instead of lead, depending on the specificity of the glass and metal material and a fixed pitch of about 0.2 mm or less, and the latter is connected using lead. However, even in the latter case, the use of anisotropic conductive films is expected in accordance with the trend of fine pitch in the future.
상기 테이프캐리어패키지는 각기의 용도와 기호에 따라 여러 가지 형태로 실장되는데 평면(flat)으로 테이프캐리어패키지를 실장하는 방식은 가장 일반적인 방식으로 실장이 용이하나 실장면적이 테이프캐리어패키지 사이즈에 비례함에 따라 면적상의 문제가 있다. 또한, 90도 굴곡시켜 형성시킨 방식은 네비게이터(navigator)에 채용중이며 180도 굴곡시켜 형성시킨 방식과, Z자와 같이 굴곡시켜 형성시킨 방식은 효율적인 면적 활용이 가능한 반면에 공정의 생산성의 문제에 대한 개선이 요구되고 있다.The tape carrier package is mounted in various forms according to each use and preference. The method of mounting a tape carrier package in a flat manner is the most common method, but is easy to mount, but the mounting area is proportional to the size of the tape carrier package. There is a problem in area. In addition, the method formed by bending 90 degrees is adopted in the navigator, and the method formed by bending 180 degrees and the method formed by bending such as Z form an efficient area utilization, while Improvement is needed.
최근, LCD의 대화면화, 고해상도화 추세에 맞추어 소오스/게이트 드라이브용 테이프캐리어패키지의 출력 채널 수가 점차 증가하고 있고 또한, 입력단의 수도 증가하며 입력패드의 피치(pitch)가 감소하고 있다. 이에 따라, 소오스/게이트 드라이브용 인쇄회로기판의 패턴 설계가 점차 어려워지고 있다.In recent years, the number of output channels of tape carrier packages for source / gate drives has gradually increased in accordance with the trend of large screen and high resolution LCDs, and the number of input terminals has increased, and the pitch of input pads has decreased. Accordingly, pattern design of source / gate drive printed circuit boards has become increasingly difficult.
일반적으로 게이트 PCB를 사용하는 LCD모듈에서는 모든 아날로그 신호가 PCB에서 게이트 드라이버 IC로 직접 공급된다.In general, in an LCD module using a gate PCB, all analog signals are supplied directly from the PCB to the gate driver IC.
따라서, 대칭적인 게이트 드라이브 IC 구조에서는 아날로그 특성이 거의 패널의 상, 하에서 동일하였다.Therefore, in the symmetrical gate drive IC structure, the analog characteristics were almost the same above and below the panel.
그러나 게이트 PCB를 제거한 모듈의 구조에서는 모든 신호의 배선이 패널상에서 이루어지므로 패널 로드(Load)에 의한 신호들의 감쇄현상이 발생한다.However, in the module structure from which the gate PCB is removed, since all signals are wired on the panel, attenuation of signals due to panel load occurs.
이하, 도면을 참조하여 종래기술을 설명하면 다음과 같다.Hereinafter, the prior art will be described with reference to the accompanying drawings.
도 1은 종래 기술에 따른 LCD모듈을 도시한 것으로, 게이트 PCB가 없는 게이트 PCB less LCD모듈에 관한 것이다.1 illustrates an LCD module according to the prior art, and relates to a gate PCB less LCD module without a gate PCB.
도 1에 도시된 바와 같이, 종래 LCD모듈은 액정 패널(11)과, 상기 액정 패널(11)로 게이트 구동신호를 인가하는 다수의 게이트 드라이브 IC(12_1,12_2,12_3)들과, 상기 액정 패널(11)로 데이터 신호를 인가하는 다수의 소스 드라이브 IC(13_1,13_2,13_3),13_4들과, 상기 소스 드라이브 IC의 위쪽에 형성되는 아날로그 회로부(14a) 및 디지털 회로부(14b)로 구성된 컨트롤 PCB(14)를 포함하여 구성된다.As shown in FIG. 1, the conventional LCD module includes a liquid crystal panel 11, a plurality of gate drive ICs 12_1, 12_2, and 12_3 for applying a gate driving signal to the liquid crystal panel 11, and the liquid crystal panel. A control PCB comprising a plurality of source drive ICs 13_1, 13_2, 13_3, and 13_4 for applying a data signal to (11), and an analog circuit portion 14a and a digital circuit portion 14b formed above the source drive IC. It is comprised including 14.
여기서, 상기 컨트롤 PCB(14)는 패널 상에 배치되는 배선을 통해 상기 게이트 드라이브 IC(12_1,12_2,12_3)로 제어신호를 전달한다.The control PCB 14 transmits a control signal to the gate drive ICs 12_1, 12_2, and 12_3 through wirings disposed on the panel.
한편, 상기 액정 패널(11)은 액정 패널은 복수개의 게이트 라인들과, 상기게이트 라인과 교차하는 방향으로 배치된 복수개의 데이터 라인들과, 각 게이트 라인과 데이터 라인의 교차 부위에 형성된 박막트랜지스터 및 상기 박막트랜지스터의 드레인 전극과 연결된 화소전극으로 구성된다.The liquid crystal panel 11 may include a plurality of gate lines, a plurality of data lines arranged in a direction crossing the gate line, a thin film transistor formed at an intersection of each gate line and the data line, The pixel electrode is connected to the drain electrode of the thin film transistor.
상기 액정 패널은 크게 상부 유리기판과 하부 유리기판으로 구성되며, 상기 게이트 라인, 데이터 라인 및 박막트랜지스터는 상기 하부 유리기판 상에 배치되고, 상기 상부 유리기판 상에는 색상을 나타내기 위한 칼라필터층과, 상기 화소전극을 제외한 영역으로 빛의 투과를 방지하기 위한 블랙매트릭스 및 상기 화소전극과 함께 액정에 전압을 인가하기 위한 공통전극이 배치된다.The liquid crystal panel is largely composed of an upper glass substrate and a lower glass substrate, and the gate line, the data line, and the thin film transistor are disposed on the lower glass substrate, and a color filter layer for displaying color on the upper glass substrate; A black matrix for preventing light transmission to regions other than the pixel electrode and a common electrode for applying a voltage to the liquid crystal are disposed together with the pixel electrode.
상기 박막트랜지스터는 상기 하부 유리기판 상에 상기 게이트 라인과 연장되는 게이트 전극과, 상기 게이트 전극 상부에 게이트 절연막을 개재하여 박막트랜지스터의 채널영역으로 사용되는 반도체층과, 상기 반도체층 상에서 서로 대향하는 소스 및 드레인 전극으로 구성된다.The thin film transistor includes a gate electrode extending from the gate line on the lower glass substrate, a semiconductor layer used as a channel region of the thin film transistor through a gate insulating layer on the gate electrode, and a source facing each other on the semiconductor layer. And a drain electrode.
이와 같은 종래 LCD모듈에 있어서, 신호의 배선이 패널상에서 이루어지므로 패널 로드(Load)에 의한 신호들의 감쇄현상이 발생한다. 특히 게이트 전압(Vgh)에 대한 신호 감쇄 현상을 등가회로로 표현하면 도 2와 같다.In such a conventional LCD module, since signal wiring is performed on a panel, attenuation of signals due to panel load occurs. In particular, the signal attenuation phenomenon with respect to the gate voltage Vgh is represented by an equivalent circuit as shown in FIG. 2.
즉, 3개의 게이트 드라이브 IC(12_1,12_2,12_3)를 사용하였을 경우, 컨트롤 PCB(14)에서 출력되는 게이트 전압(Vgh)이 첫 번째 게이트 드라이브 IC(12_1)에 입력되면 패널의 로드(Load)의 TCP(또는 COF) 접촉저항에 의해 발생하는 저항성분(R1) 때문에 1차적으로 게이트 전압의 감쇄가 일어난다(Vgh1).That is, when three gate drive ICs 12_1, 12_2, and 12_3 are used, when the gate voltage Vgh output from the control PCB 14 is input to the first gate drive IC 12_1, the panel load is loaded. Due to the resistance component R1 generated by the TCP (or COF) contact resistance, the gate voltage decreases primarily (Vgh1).
이후, 상기 첫 번째 게이트 드라이브 IC(12_1)를 거쳐 두 번째 게이트 드라이브 IC(12_2)에 게이트 전압이 인가되면, 마찬가지로 패널의 로드와 접촉저항에 의해 발생하는 저항성분(R2) 때문에 2차적으로 게이트 전압의 감쇄가 일어나고(Vgh2), 마지막으로 세 번째 게이트 드라이브 IC(12_3)로 게이트 전압이 인가되면 역시 패널의 로드 및 접촉저항에 의해 발생하는 저항 성분(R3)에 의해 3차 게이트 전압의 감쇄가 일어난다(Vgh3).Subsequently, when a gate voltage is applied to the second gate drive IC 12_2 via the first gate drive IC 12_1, the gate voltage is secondarily because of the resistance component R2 generated by the load of the panel and the contact resistance. When the gate voltage is applied to the third gate drive IC 12_3 and the gate voltage is finally applied to the third gate drive IC 12_3, the third gate voltage is also attenuated by the resistance component R3 generated by the panel load and contact resistance. (Vgh3).
따라서, 최초 컨트롤 PCB(14)에서 출력되었던 게이트 전압과 상기 세 번째 게이트 드라이브 IC(12_3)로 입력되는 게이트 전압과는 상당한 전압 차이를 갖는다.Thus, there is a significant voltage difference between the gate voltage output from the first control PCB 14 and the gate voltage input to the third gate drive IC 12_3.
도 2와 같은 등가회로에서 알 수 있듯이, 3개의 게이트 드라이브 IC는 각각 패널 로드에 의해 R1, R2, R3의 내부 저항에 의한 전압강하가 발생하고, 따라서, Vgh〉Vgh1〉Vgh2〉Vgh3의 관계를 발생하고, 각각의 전압 강하에 의한 충전특성의 차이로 인하여 게이트 드라이브 IC가 부착된 패널의 상, 중, 하에 각각 블록(Block)이 발생한다(도 1 참조).As can be seen from the equivalent circuit as shown in Fig. 2, the three gate drive ICs each have a voltage drop caused by the internal resistances of R1, R2, and R3 due to the panel load, and thus, the relationship of Vgh> Vgh1> Vgh2> Vgh3 Blocks are generated in the upper, middle, and lower portions of the panel to which the gate drive IC is attached due to the difference in the charging characteristics due to the respective voltage drops (see FIG. 1).
이와 같은 종래 LCD모듈은 다음과 같은 문제가 있었다.Such a conventional LCD module had the following problems.
게이트 PCB가 없기 때문에 컨트롤 PCB에서 만들어진 게이트 전압은 패널상에 배치된 배선들을 통해 게이트 드라이브 IC로 전달되고, 상기 게이트 전압은 순차적으로 첫 번째 게이트 드라이브 IC를 거쳐 마지막 게이트 드라이브 IC로 전달된다.Since there is no gate PCB, the gate voltage generated on the control PCB is transferred to the gate drive IC through the wirings disposed on the panel, which are sequentially transferred to the last gate drive IC via the first gate drive IC.
따라서, 최초 컨트롤 PCB에서 만들어진 게이트 전압이 각각의 게이트 드라이브 IC로 입력될 때마다 전압 강하가 발생하고, 이러한 전압 강하에 의한 게이트 전압의 차이는 델타 Vp(ΔVp)특성이 패널의 좌, 우 뿐 아니라 상, 중, 하에서 중복되어 나타나므로 심각한 플리커(Flicker) 및 크로스-토크(Cross-talk)를 유발하여 결국 화질을 크게 떨어뜨리게 된다.Therefore, a voltage drop occurs every time the gate voltage generated on the first control PCB is input to each gate drive IC, and the difference in gate voltage due to the voltage drop is not only due to the delta Vp (ΔVp) characteristic of the panel. Since it appears overlapping in the upper, middle, and lower stages, it causes severe flicker and cross-talk, which ultimately degrades the picture quality.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 아날로그 특성을 보상하는 회로를 신호의 패널 입력단과 패널 상에 구성하여 아날로그 신호의 신호 감쇄를 보상하고, 안정된 디스플레이 화질을 확보하는데 적당한 LCD모듈을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and a circuit for compensating for the analog characteristics is configured on the panel input terminal and the panel to compensate for the signal attenuation of the analog signal and to ensure stable display image quality. The purpose is to provide an LCD module.
도 1은 종래 기술에 따른 LCD모듈의 구성도1 is a configuration diagram of an LCD module according to the prior art
도 2는 종래 기술에 따른 게이트 전압의 감쇄 현상을 설명하기 위한 등가회로도2 is an equivalent circuit diagram illustrating a phenomenon of attenuation of a gate voltage according to the related art.
도 3은 본 발명에 따른 LCD모듈의 구성도3 is a block diagram of an LCD module according to the present invention
도 4는 본 발명에 따른 게이트 전압의 감쇄 보상을 설명하기 위한 등가회로도4 is an equivalent circuit diagram illustrating a compensation for attenuation of a gate voltage according to the present invention.
도 5는 본 발명에 따른 멀티 게이트 신호 발생회로의 구성도5 is a block diagram of a multi-gate signal generation circuit according to the present invention
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
31 : 액정 패널 32_1,32)2,32_3 : 게이트 드라이브 IC31: liquid crystal panel 32_1,32) 2,32_3: gate drive IC
33_1,33_2,33_3,33_4 : 소스 드라이브 IC 34a : 아날로그 회로부33_1,33_2,33_3,33_4: Source drive IC 34a: Analog circuit part
34b : 디지털 회로부 34 : 컨트롤 회로부34b: digital circuit portion 34: control circuit portion
상기의 목적을 달성하기 위한 본 발명의 LCD모듈은 액정 패널과, 상기 액정 패널에 게이트 전압을 인가하는 다수의 게이트 드라이브 IC와, 상기 액정 패널에 데이터 신호를 인가하는 다수의 소스 드라이브 IC와, 상기 게이트 드라이브 IC에 아날로그 신호를 출력하는 아날로그 회로부를 포함하여 상기 소스 드라이브 IC 및 게이트 드라이브 IC에서 필요한 제어신호를 출력하는 컨트롤 PCB와, 상기 컨트롤 PCB에서 출력되는 아날로그 신호를 상기 각 게이트 드라이브 IC로 전달하는 배선과, 상기 배선과 각 게이트 드라이브 IC의 입력단 사이에 구성된 아날로그 신호 감쇄 보상부를 포함하여 구성된다.The LCD module of the present invention for achieving the above object is a liquid crystal panel, a plurality of gate drive IC for applying a gate voltage to the liquid crystal panel, a plurality of source drive IC for applying a data signal to the liquid crystal panel, A control PCB for outputting a control signal required by the source drive IC and the gate drive IC, including an analog circuit unit for outputting an analog signal to the gate drive IC, and for transmitting the analog signal output from the control PCB to each gate drive IC And an analog signal attenuation compensator configured between the wiring and the input terminal of each of the gate drive ICs.
이하, 본 발명의 LCD모듈을 도면을 참조하여 설명한다.Hereinafter, the LCD module of the present invention will be described with reference to the drawings.
도 3은 본 발명에 따른 LCD모듈의 구성도이다.3 is a block diagram of an LCD module according to the present invention.
도 3에 도시한 바와 같이, 액정 패널(31)과, 상기 액정 패널(31)로 게이트 구동신호를 인가하는 다수의 게이트 드라이브 IC(32_1,32_2,32_3)들과, 상기 액정패널(31)로 데이터 신호를 인가하는 다수의 소스 드라이브 IC(33_1,33_2,33_3,33_4)들과, 상기 소스 드라이브 IC의 위쪽에 형성되는 아날로그 회로부(34a) 및 디지털 회로부(34b)로 구성된 컨트롤 PCB(34)를 포함하여 구성되며, 상기 아날로그 회로부(34a)에서 상기 게이트 드라이브 IC(32_1,32_2,32_3)로 게이트 전압을 전달하는 배선(35)이 패널 상에 형성되며, 상기 게이트 전압은 각각의 게이트 드라이브 IC(32_1,32_2,32_3)를 거치지 않고, 분기되어 각각의 게이트 드라이브 IC에 연결된다.As shown in FIG. 3, a liquid crystal panel 31, a plurality of gate drive ICs 32_1, 32_2, and 32_3 applying a gate driving signal to the liquid crystal panel 31, and the liquid crystal panel 31. A control PCB 34 comprising a plurality of source drive ICs 33_1, 33_2, 33_3, 33_4 for applying a data signal, and an analog circuit portion 34a and a digital circuit portion 34b formed on the source drive IC, is provided. A wiring 35 for transmitting a gate voltage from the analog circuit unit 34a to the gate drive ICs 32_1, 32_2, and 32_3 is formed on the panel, and the gate voltage is formed in each gate drive IC ( 32_1, 32_2, 32_3, and branched to each gate drive IC.
여기서, 상기 게이트 배선(35)과 각 게이트 드라이브 IC(32_1,32_2,32_3) 사이에는 저항 소자로 이루어지는 게이트 전압 보상부(A,B,C)가 구성된다.Here, gate voltage compensators A, B, and C made of a resistance element are formed between the gate line 35 and the gate drive ICs 32_1, 32_2, and 32_3.
이와 같은 본 발명의 LCD모듈은 게이트 전압 보상부(A,B,C)를 구성함으로써 각 게이트 드라이브 IC(32_1,32_2,32_3)에 게이트 전압이 동일한 준위로 인가되도록 하여 게이트 전압의 차이에 따른 델터 Vp의 특성이 변하는 것을 방지한다. 즉, 게이트 드라이브 IC에서 패널에서 필요로 하는 모든 전기적 신호의 출력을 동일한 준위로 입력할 수 있도록 패널의 상, 중, 하에 발생되는 블록(Block), 플리커, 크로tm-토크의 심화를 방지하여 균일한 화질을 얻을 수 있다.As described above, the LCD module of the present invention configures the gate voltage compensators A, B, and C so that the gate voltages are applied to the respective gate drive ICs 32_1, 32_2, and 32_3 at the same level. It prevents the characteristic of Vp from changing. In other words, the gate drive IC prevents deepening of blocks, flicker, and chrome-torque generated at the top, middle, and bottom of the panel so that the output of all electrical signals required by the panel can be input at the same level. One picture quality can be obtained.
이와 같은 구성은 상기 게이트 전압에 국한되지 않고, 상기 아날로그 회로부(34a)에서 출력되는 모든 아날로그 신호에 적용할 수 있다.Such a configuration is not limited to the gate voltage, but can be applied to all analog signals output from the analog circuit portion 34a.
여기서, 상기 게이트 드라이브 IC로 동일한 준위를 인가하는 방법을 도 4를 참조하여 보다 상세하게 설명하면 다음과 같다.Here, a method of applying the same level to the gate drive IC will be described in detail with reference to FIG. 4 as follows.
도 3의 구성으로부터 컨트롤 PCB(34)의 아날로그 신호가 소스 드라이브IC(33_1,33_2,33_3,33_4)의 외부 레이아웃(Layout)을 거쳐 패널을 경유하며, 패널 로드(Panel load)에 의한 전압강하에 의해 게이트 드라이브 IC에 공급된다.From the configuration of FIG. 3, the analog signal of the control PCB 34 passes through the panel through the external layout of the source drive ICs 33_1, 33_2, 33_3, 33_4, and is subjected to voltage drop due to panel load. By the gate drive IC.
이와 같은 과정을 통해 게이트 드라이브 IC가 각각 다른 아날로그 신호를 받으므로 다른 준위의 게이트 파형을 출력하게 된다. 따라서 아래에서 설명할 역보상 개념을 도입하여 각 게이트 드라이브 IC로 입력되는 아날로그 신호가 모두 동일한 준위가 되도록 한다.Through this process, the gate drive ICs receive different analog signals and output gate waveforms of different levels. Therefore, the concept of reverse compensation described below is introduced so that the analog signals input to each gate drive IC are at the same level.
도 4는 본 발명의 LCD모듈에 따른 아날로그 회로부에서 게이트 드라이브 IC로 인가되는 전기적인 신호를 동일한 준위로 보상해주기 위한 등가회로도로서, 역보상 개념을 도입한 것이다.4 is an equivalent circuit diagram for compensating an electrical signal applied to a gate drive IC in an analog circuit unit according to the LCD module to the same level, and introduces a concept of reverse compensation.
도 4에 도시된 바와 같이, 아날로그 회로부에서 출력되는 전기적인 신호는 제 1 저항(R1)을 거쳐 보상용 저항인 제 2 저항(R2)를 통해 첫 번째 게이트 드라이브 IC(32_1)로 입력된다.As shown in FIG. 4, the electrical signal output from the analog circuit unit is input to the first gate drive IC 32_1 through the second resistor R2, which is a compensation resistor, through the first resistor R1.
또한, 두 번째 게이트 드라이브 IC(32_2)로 입력되는 전기적인 신호는 상기 제 1 저항(R1)의 출력단과 시리얼하게 연결된 제 3 저항(R3) 및 보상용 저항인 제 4 저항(R4)을 통해 두 번째 게이트 드라이브 IC(32_2)로 입력된다.In addition, the electrical signal input to the second gate drive IC 32_2 is transferred through the third resistor R3 connected in series with the output terminal of the first resistor R1 and the fourth resistor R4 which is a compensation resistor. Is input to the first gate drive IC 32_2.
그리고 세 번째 게이트 드라이브 IC(32_3)로 입력되는 전기적인 신호는 상기 제 1 저항(R1), 제 3 저항(R3) 및 보상용 저항인 제 5 저항(R5)을 통해 상기 세 번째 게이트 드라이브 IC(32_3)로 입력된다.The third gate drive IC 32 includes an electrical signal input to the third gate drive IC 32_3 through the first resistor R1, the third resistor R3, and the fifth resistor R5, which is a compensation resistor. 32_3).
이와 같이, 각각의 게이트 드라이브 IC(32_1,32_2,32_3)의 입력단에 아날로그 회로부에서 출력되는 전기적인 신호의 감쇄를 보상하기 위한 보상용 저항 소자를 구성하여 모든 게이트 드라이브 IC가 상기 아날로그 회로부의 출력신호에 대해 동일한 준위의 전기적인 신호를 입력하도록 하였다.In this way, a compensating resistor element for compensating for the attenuation of the electrical signal output from the analog circuit section is formed at the input terminal of each gate drive IC 32_1, 32_2, 32_3 so that all the gate drive ICs output the output signal of the analog circuit section. The electrical signal of the same level is input to.
이때, 상기 제 2 저항(R2) 값은 상기 제 3 저항(R3)과 제 5 저항(R5)을 합한 값과 동일하고, 상기 제 4 저항(R4)은 상기 제 5 저항(R5)과 동일한 값을 갖도록 저항값을 조절하며, 상기 저항값들은 패널의 로드 값을 통해 구해진다.In this case, the value of the second resistor R2 is equal to the sum of the third resistor R3 and the fifth resistor R5, and the fourth resistor R4 is the same value as the fifth resistor R5. The resistance value is adjusted so that the resistance value is obtained through the load value of the panel.
결국, 아날로그 회로부(34a)에서 출력되는 게이트 전압인 Vgh라고 하고, 첫 번째 게이트 드라이브 IC(32_1)로 입력되는 게이트 전압이 Vgh1, 두 번째 게이트 드라이브 IC(32_2)로 입력되는 게이트 전압이 Vgh2, 그리고 세 번째 게이트 드라이브 IC(32_3)로 입력되는 게이트 전압이 Vgh3 라고 가정하면, 상기 게이트 전압들의 관계는 아래와 같이 이루어진다.As a result, the gate voltage output from the analog circuit unit 34a is referred to as Vgh, the gate voltage input to the first gate drive IC 32_1 is Vgh1, the gate voltage input to the second gate drive IC 32_2 is Vgh2, and Assuming that the gate voltage input to the third gate drive IC 32_3 is Vgh3, the relationship between the gate voltages is as follows.
즉, Vgh〉Vgh1=Vgh2=Vgh3가 된다.That is, Vgh> Vgh1 = Vgh2 = Vgh3.
다시 말해서, 아날로그 회로부에서 출력되는 Vgh를 동일한 전압강하 값으로 강하시킴으로써 게이트 드라이브 IC들은 모두 동일한 값의 아날로그 전기 신호를 입력하게 되고, 게이트 PCB가 없는 종래 LCD모듈에서 나타나는 플리커 및 크로스-토크 등 화질을 저하시키는 문제를 해결할 수가 있다.In other words, by dropping the Vgh output from the analog circuit part to the same voltage drop value, the gate drive ICs all input analog electric signals of the same value, and the image quality such as flicker and cross-talk shown in the conventional LCD module without the gate PCB is reduced. The problem of deterioration can be solved.
이때, 상기 아날로그 회로부에서 출력되는 게이트 전압(Vgh)은 상기 Vgh3가 패널의 충전 특성을 충분히 만족시킬 수 있도록 충분히 높게 출력한다.At this time, the gate voltage Vgh output from the analog circuit unit is sufficiently high so that Vgh3 satisfies the charging characteristics of the panel.
그리고 전압 강하에 의해 발생되는 특성의 저하는 차동 증폭기를 사용하여 충분한 챠지를 공급할 수 있도록 아날로그 회로부를 보강함으로서 해결할 수 있다.In addition, the degradation of the characteristics caused by the voltage drop can be solved by reinforcing the analog circuit to supply sufficient charge using a differential amplifier.
한편, 도 5는 아날로그 회로부의 게이트 전압 발생부를 차동 증폭기를 적용하여 멀티 레벨의 게이트 전압을 발생할 수 있도록 구성한 예이다.Meanwhile, FIG. 5 is an example in which the gate voltage generator of the analog circuit unit is configured to generate a multi-level gate voltage by applying a differential amplifier.
제 1 전압(Multi_W)은 제 1 저항(R1)을 통해 제 1 차동 증폭기(51)의 반전단자로 입력되고, 상기 제 1 차동 증폭기(51)의 출력 전압은 제 2 저항(R2)을 통해 제 1 저항(R1)의 출력단으로 전달된다.The first voltage Multi_W is input to the inverting terminal of the first differential amplifier 51 through the first resistor R1, and the output voltage of the first differential amplifier 51 is set to the second terminal through the second resistor R2. 1 is delivered to the output of resistor R1.
상기 제 1 차동 증폭기(51)의 비반전 단자와 접지단 사이에는 시리얼하게 제 3, 제 4, 제 5 저항(R3,R4,R5)이 연결되고, 상기 제 4 저항(R4)에 의해 전압강하된 전압은 제 2 차동 증폭기(52)의 비반전 단자로 입력되며, 상기 제 2 차동 증폭기(52)의 반전단자는 자신의 출력단과의 사이에 제 6 저항(R6)을 통해 연결되어 있다.Third, fourth and fifth resistors R3, R4 and R5 are serially connected between the non-inverting terminal and the ground terminal of the first differential amplifier 51, and the voltage drop is performed by the fourth resistor R4. The voltage is input to the non-inverting terminal of the second differential amplifier 52, and the inverting terminal of the second differential amplifier 52 is connected to its output terminal through the sixth resistor R6.
또한, 상기 제 1 차동 증폭기(51)의 출력단은 멀티 레벨 게이트 신호 출력단 사이에는 제 1 커패시터(C1)가 구성되고, 상기 제 5 저항(R5)의 입력단과 접지단 사이에는 제 2 커패시터(C2)가 구성된다. 그리고 상기 제 2 차동 증폭기(52)의 출력단과 상기 멀티 레벨 게이트 신호 출력단(Vgh_multi) 사이에는 다이오드(D1)가 구성된다.In addition, a first capacitor C1 is configured between an output terminal of the first differential amplifier 51 and a multi-level gate signal output terminal, and a second capacitor C2 between an input terminal of the fifth resistor R5 and a ground terminal. Is composed. In addition, a diode D1 is configured between the output terminal of the second differential amplifier 52 and the multi-level gate signal output terminal Vgh_multi.
이와 같이, 전압 강하에 의해 발생되는 특성의 저하는 차동 증폭기를 통해 충분하게 챠지를 공급함으로써 해결할 수 있으며, 따라서, 패널의 좌, 우 편차에 의한 플리커(Flicker) 특성의 변화를 크게 개선할 수가 있다.In this way, the degradation of the characteristics caused by the voltage drop can be solved by supplying a sufficient charge through the differential amplifier, and thus, the variation of the flicker characteristic due to the left and right deviation of the panel can be greatly improved. .
이는 상기와 같은 구성에 의해 패널에 안정적인 전압을 공급함으로써 가능하다.This is possible by supplying a stable voltage to the panel by the above configuration.
한편, 본 발명은 TN-LCD, STN-LCD, EL, PDP 등의 평판형 디스플레이 장치에서 모두 응용가능하다.Meanwhile, the present invention is applicable to all flat panel display devices such as TN-LCD, STN-LCD, EL, and PDP.
이상에서 설명한 바와 같이, 본 발명의 LCD모듈은 다음과 같은 효과가 있다.As described above, the LCD module of the present invention has the following effects.
첫째, 게이트 PCB가 없는 제품에서 발생되는 아날로그 신호의 전압강하로 인한 화면의 표시 품위를 저하를 방지하여 PCB를 사용한 제품과 동일한 화질을 제공할 수 있다.First, the display quality of the screen due to the voltage drop of an analog signal generated in a product without a gate PCB can be prevented from being lowered to provide the same image quality as a product using a PCB.
둘째, 게이트 PCB가 없는 제품을 통해 제조단가를 감소시키고, 설계마진을 확보할 수 있다.Second, manufacturing costs can be reduced and design margin can be secured through products without gate PCBs.
셋째, 동일한 충전특성에 의해 플리커 및 크로스-토크 특성을 개선할 수 있다.Third, flicker and cross-talk characteristics can be improved by the same charging characteristics.
넷째, 차동 증폭기와 멀티 레벨 게이트 전압을 사용함으로서 패널의 좌, 우 특성의 차이로 인한 플리커의 편중현상을 해결하여 패널의 균일도(Uniformity)를 개선하여 신뢰성을 확보할 수 있다.Fourth, by using a differential amplifier and a multi-level gate voltage, it is possible to solve the flicker bias caused by the difference between the left and right characteristics of the panel, thereby improving the uniformity of the panel, thereby ensuring reliability.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086099A KR100559223B1 (en) | 2000-12-29 | 2000-12-29 | Liquid crystal display module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086099A KR100559223B1 (en) | 2000-12-29 | 2000-12-29 | Liquid crystal display module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056694A true KR20020056694A (en) | 2002-07-10 |
| KR100559223B1 KR100559223B1 (en) | 2006-03-15 |
Family
ID=27689194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000086099A KR100559223B1 (en) | 2000-12-29 | 2000-12-29 | Liquid crystal display module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100559223B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080074404A1 (en) * | 2006-09-25 | 2008-03-27 | Casio Computer Co., Ltd. | Display driving apparatus and display apparatus comprising the same |
-
2000
- 2000-12-29 KR KR1020000086099A patent/KR100559223B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080074404A1 (en) * | 2006-09-25 | 2008-03-27 | Casio Computer Co., Ltd. | Display driving apparatus and display apparatus comprising the same |
| KR100901061B1 (en) * | 2006-09-25 | 2009-06-04 | 가시오게산키 가부시키가이샤 | Display driving apparatus and display apparatus comprising the same |
| US8159447B2 (en) | 2006-09-25 | 2012-04-17 | Casio Computer Co., Ltd. | Display driving apparatus and display apparatus comprising the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100559223B1 (en) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7705820B2 (en) | Liquid crystal display of line-on-glass type | |
| US7123234B2 (en) | Liquid crystal display of line-on-glass type having voltage difference compensating means | |
| KR100977218B1 (en) | Liquid crystal display of line-on-glass type and driving method thereof | |
| US6829029B2 (en) | Liquid crystal display panel of line on glass type and method of fabricating the same | |
| US7463324B2 (en) | Liquid crystal display panel of line on glass type | |
| US7362291B2 (en) | Liquid crystal display device | |
| KR20060000933A (en) | Liquid crystal dispaly apparatus of line on glass type and driviing method thereof | |
| KR102122535B1 (en) | Liquid crystal display device inculding common voltage compensation unit | |
| US20040027527A1 (en) | Liquid crystal display device | |
| US20060158407A1 (en) | Liquid crystal display device, driving circuit and driving method thereof | |
| KR100847817B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR100559223B1 (en) | Liquid crystal display module | |
| JP4103703B2 (en) | TFT display device | |
| KR20050001248A (en) | Liquid crystal display | |
| KR100864981B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR20050091290A (en) | Liquid crystal display | |
| KR100861273B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR100855494B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| US6842203B2 (en) | Liquid crystal display of line-on-glass type | |
| KR100912693B1 (en) | Liquid Crystal Display Device | |
| KR20040050523A (en) | Liquid Crystal Display Device | |
| KR100899628B1 (en) | Tft-lcd panel with gate high level voltage and gate low level voltage lines | |
| KR100999010B1 (en) | line on glass-type liquid crystal display device | |
| KR20040055187A (en) | Liquid crystal display | |
| KR20070003149A (en) | Line structure of flexible printed circuit board and liquid crystal display device having thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 15 |