KR20020037089A - Lcd panel signal processor - Google Patents
Lcd panel signal processor Download PDFInfo
- Publication number
- KR20020037089A KR20020037089A KR1020000067068A KR20000067068A KR20020037089A KR 20020037089 A KR20020037089 A KR 20020037089A KR 1020000067068 A KR1020000067068 A KR 1020000067068A KR 20000067068 A KR20000067068 A KR 20000067068A KR 20020037089 A KR20020037089 A KR 20020037089A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pulse width
- voltage
- power
- generator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
Abstract
Description
본 발명은 신호처리기에 관한 것으로, 구체적으로는 액정표시장치(LCD)의 신호처리기에 관한 것이다.The present invention relates to a signal processor, and more particularly to a signal processor of a liquid crystal display (LCD).
미국 특허 제 5,856,818 호는 수직동기신호 Vsync, 수평동기신호 Hsync, 데이터 인에이블링(enabling) 신호 DE 및 메인클럭(main clock) MCLK을 포함하는 제어신호들과 기수 데이터 DATA_EVEN 및 우수 데이터 DATA_ODD를 포함하는 데이터신호들을 발생하기 위한 그래픽 제어기(1)와, 그래픽 제어기(1)로부터의 상기 제어신호 및 데이터신호에 따라 게이트 구동회로(3), 상부 및 하부 데이터 구동회로(4, 5)를 제어하기 위한 인터페이스장치(2)와, 게이트 구동회로(3)와 상부 및 하부 데이터 구동회로(4, 5)에 의해 동작되는 액정표시패널(6)을 구비하는 종래의 액정표시패널의 구성을 개시하고 있다(도 1 참조).U. S. Patent No. 5,856, 818 discloses control signals including the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, the data enabling signal DE and the main clock MCLK and the odd data DATA_EVEN and even data DATA_ODD. A graphic controller 1 for generating data signals, and for controlling the gate driving circuit 3, the upper and lower data driving circuits 4, 5 in accordance with the control signal and the data signal from the graphic controller 1; A configuration of a conventional liquid crystal display panel having an interface device 2, a gate driving circuit 3, and a liquid crystal display panel 6 operated by the upper and lower data driving circuits 4 and 5 is disclosed ( See FIG. 1).
그러나, 상기 그래픽 제어기(1)는 액정표시모듈에 속하고 상기 인터페이스장치(2)는 액정표시패널에 속하기 때문에, 정합용 인터페이스가 필요하게 된다.However, since the graphic controller 1 belongs to the liquid crystal display module and the interface device 2 belongs to the liquid crystal display panel, a matching interface is required.
비디오신호 입력 인터페이스의 설계시, 통상 단지 하나의 비디오신호만이 할당된다. 예를 들어, 미국 특허 제 5,987,543 호는 입력 인터페이스회로에 표준 저전압 차동신호(low voltage differential signal; LVDS)를 이용함으로써 고속 데이터 전송시 발생된 전자파 장애(electromagnetic interference; EMI)를 해소하기 위한 노트북 컴퓨터의 종래의 비디오신호 입력부를 개시하고 있다. 상기 특허에서, 주변 슬롯(slot)은 하나의 비디오신호 입력부를 수용하는데 사용되며, 비디오 포트(port), LVDS 송신기, LVDS 수신기 및 표시장치에 직렬로 접속된다. 또한, 최소 전이 차동신호(transition minimized differential signal; TMDS)도 개시되어 있다.In designing a video signal input interface, typically only one video signal is assigned. For example, US Pat. No. 5,987,543 describes a notebook computer for eliminating electromagnetic interference (EMI) generated during high-speed data transmission by using a standard low voltage differential signal (LVDS) in the input interface circuit. A conventional video signal input unit is disclosed. In this patent, a peripheral slot is used to receive one video signal input and is connected in series to a video port, an LVDS transmitter, an LVDS receiver and a display. Also disclosed is a transition minimized differential signal (TMDS).
한편, 미국 특허 제 5,959,601 호는 비디오 데이터를 수신하여 그 비디오 데이터가 CRT 표시장치 또는 LCD 표시장치상에 표시될 것인지의 여부를 판단하는데사용되는 표시엔진(display engine)을 개시하고 있다. CRT 표시장치의 경우라면, 비디오 데이터는 그 비디오 데이터를 적, 녹, 청 화소 정보를 포함하는 아날로그신호로 변환하는 디지털 대 아날로그 변환기(D/C converter)에 공급된다. 그러나, 비디오 데이터를 LCD 표시장치상에 표시하려면, 그 비디오 데이터는 LCD 엔진에 공급되어야 한다.U.S. Patent No. 5,959,601, on the other hand, discloses a display engine used to receive video data and determine whether the video data is to be displayed on a CRT display or LCD display. In the case of a CRT display, the video data is supplied to a digital-to-analog converter (D / C converter) that converts the video data into an analog signal containing red, green and blue pixel information. However, to display video data on the LCD display, the video data must be supplied to the LCD engine.
미국 특허 제 6,025,817 호는 신호 핀들의 할당에 대해 개시하고 있다. 예를 들어, 표시 데이터 채널 1, 2 시스템에서는 15-핀 D-서브 콘넥터(15-pin D-sub connector)(즉, 표준 VGA 비디오 출력용 표준 콘넥터)의 15 핀들이 각 신호에 대응한다.U. S. Patent No. 6,025, 817 discloses the assignment of signal pins. For example, in display data channel 1 and 2 systems, 15 pins of a 15-pin D-sub connector (ie, a standard connector for standard VGA video output) correspond to each signal.
상술한 바의 종래의 기술에서는 표시장치가 디지털 비디오 데이터 또는 아날로그 비디오 데이터를 수신하는 인터페이스 회로를 사용하고 있는 것에 관해 기재하고 있으나, 여러 형태의 비디오 데이터를 수신하여 원하는 비디오 데이터를 선택하도록 다양한 인터페이스회로를 집적하는 방법에 대해서는 기재하고 있지 않다.Although the above-described conventional technology describes that the display device uses an interface circuit for receiving digital video data or analog video data, various interface circuits are selected to receive various types of video data and select desired video data. It is not described how to accumulate.
또한, 종래의 액정표시패널의 전력관리를 위한 설계는 여전히 개선의 여지가 있다.In addition, there is still room for improvement in the design for power management of the conventional liquid crystal display panel.
가장 최신의 LCD 응용 기술에 관한 공개 책자(ISBN 957-817-184-6)의 104 및 105 쪽에서는, 바이어스 전압 발생회로가 가변저항기의 분배 전압에 의해 대응 구동전력을 결정하므로 각 내부 장치에 필요한 직류 전원 전압에 따라 능동적인 조정을 수행할 수 없으며 따라서 최적의 효과가 얻어질 수 없다고 기술하고 있다.On pages 104 and 105 of the most recent LCD application publication (ISBN 957-817-184-6), the bias voltage generator circuit determines the corresponding drive power by the divider voltage of the potentiometer, which is necessary for each internal device. It is described that active adjustment cannot be performed according to the DC power supply voltage, and thus an optimum effect cannot be obtained.
따라서, 본 발명의 목적은 상술한 문제점들을 해소할 수 있는 액정표시패널신호처리기를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display panel signal processor which can solve the above problems.
도 1은 종래의 액정표시패널의 구성을 도시한 도면이다.1 is a view showing the configuration of a conventional liquid crystal display panel.
도 2는 본 발명의 일 실시예에 따른 액정표시패널 신호처리기의 회로 블록도이다.2 is a circuit block diagram of a liquid crystal display panel signal processor according to an exemplary embodiment of the present invention.
도 3은 본 발명의 일 실시예에 따른 입력 인터페이스의 상세 회로 블록도이다.3 is a detailed circuit block diagram of an input interface according to an embodiment of the present invention.
도 4는 본 발명의 일 실시예에 따른 전력 분배기(또는 분전기)의 회로 블록도이다.4 is a circuit block diagram of a power divider (or divider) according to an embodiment of the present invention.
도 5는 본 발명의 일 실시예에 따른 패널 제어기의 회로 블록도이다.5 is a circuit block diagram of a panel controller according to an embodiment of the present invention.
도 6은 본 발명의 일 실시예에 따른 전력분배기의 상세 회로 블록도이다.6 is a detailed circuit block diagram of a power divider according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
1 : 그래픽 제어기2 : 인터페이스장치1: Graphic controller 2: Interface device
3 : 게이트 구동회로4 : 상부 데이터 구동회로3: gate driving circuit 4: upper data driving circuit
5 : 하부 데이터 구동회로6, 20 : 액정표시패널5: lower data driving circuit 6, 20: liquid crystal display panel
10 : 액정표시패널 신호처리기10: liquid crystal display panel signal processor
12 : 입력 인터페이스14 : 마이크로프로세싱 장치12 input interface 14 microprocessing device
16 : 패널 제어기18 : 전력분배기16 panel controller 18 power distributor
20 : 액정표시패널22 : 게이트 구동기20 liquid crystal display panel 22 gate driver
24 : 소스 구동기121 : AV 콘넥터24: source driver 121: AV connector
122 : 비디오 디코더123 : LVDS/TDMS 콘넥터122: video decoder 123: LVDS / TDMS connector
124 : LVDS/TDMS 수신기125 : D-서브 콘넥터124: LVDS / TDMS Receiver 125: D-Sub Connector
126 : 아날로그 대 디지털 변환기142 : 펄스폭 변조신호 발생기126: analog to digital converter 142: pulse width modulated signal generator
162 : 테스트패턴 발생기 162a : 테스트패턴 저장기162: test pattern generator 162a: test pattern storage
162b : 테스트패턴 인출/변환기 164 : 선택기162b: test pattern extractor / converter 164: selector
166 : IIC전송라인166a : 테스트패턴 저장기166: IIC transmission line 166a: test pattern storage
182 : 전압 제어기182a : 인덕터182: voltage controller 182a: inductor
182b : 트랜지스터184 : 직류전력 발생기182b: transistor 184: DC power generator
184a : 쇼트키 다이오드184a: Schottky Diode
상술한 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널 신호처리기는 복수 형태의 비디오신호들을 수신하기 위한 입력 인터페이스와; 상기 입력 인터페이스를 제어하여 상기 복수 형태의 비디오신호들로부터 제 1 형태의 비디오신호를 선택하는 제 1 제어신호를 출력하고, 상기 제 1 형태의 비디오신호를 출력포맷을 가진 디지털 비디오신호로 변환함과 동시에 상기 출력포맷을 포함하는 정보신호를 송출하기 위한 마이크로프로세싱 장치와; 상기 출력포맷에 따른 상기 디지털신호를 수신하기 위하여 상기 정보신호를 수신하고 상기 게이트 구동기 및 소스 구동기를 위해 세트된 제 1 게이트/소스 구동신호를 발생하기 위한 패널제어기를 구비한다.In order to achieve the above object, the liquid crystal display panel signal processor according to the present invention includes an input interface for receiving a plurality of types of video signals; Controlling the input interface to output a first control signal for selecting a first type video signal from the plurality of types of video signals, and converting the first type video signal into a digital video signal having an output format; A microprocessing apparatus for simultaneously transmitting an information signal comprising said output format; And a panel controller for receiving the information signal and generating a first gate / source driving signal set for the gate driver and the source driver to receive the digital signal according to the output format.
또한, 본 발명의 액정표시패널 신호처리기는 적어도 하나의 직류전원을 발생하기 위한 전력분배기를 구비하며, 상기 전력분배기는 상기 마이크로프로세싱 장치의 펄스폭 변조신호 발생기에 접속되어 상기 펄스폭 변조신호에 의해 상기 직류전원의 전압값을 제어한다.In addition, the liquid crystal display panel signal processor of the present invention includes a power divider for generating at least one DC power source, wherein the power divider is connected to a pulse width modulated signal generator of the microprocessing apparatus and is connected by the pulse width modulated signal. The voltage value of the DC power supply is controlled.
이하, 첨부도면을 참조로하여 본 발명에 관하여 상세히 설명하기로 한다. 본발명에 따른 액정표시패널의 신호처리기에 대한 이하의 설명에 있어서, 동일 기능을 갖는 구성요소들은 동일한 부호가 사용된다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the present invention. In the following description of the signal processor of the liquid crystal display panel according to the present invention, components having the same function are denoted by the same reference numerals.
도 2를 참조하자면, 본 발명의 일 실시예에 따른 액정표시패널 신호처리기(10)는 게이트 구동기(22) 및 소스 구동기(24)를 갖춘 액정표시패널(20)에 접속된다. 상기 액정표시패널 신호처리기(10)는 다음의 구성요소들을 구비하고 있다.Referring to FIG. 2, the liquid crystal display panel signal processor 10 according to an exemplary embodiment of the present invention is connected to a liquid crystal display panel 20 having a gate driver 22 and a source driver 24. The liquid crystal display panel signal processor 10 includes the following components.
먼저, 도 2 및 도 3을 참조하면, 입력 인터페이스(12)는 여러 형태의 비디오신호들을 수신하기 위한 복수개의 인터페이스들을 집적한 것이다. 여기서, 상기 비디오신호들은 예컨대, 아날로그 비디오신호 V1, 디지털 비디오신호 V2 및 또 다른 아날로그 신호 V3와 같은 세가지 비디오신호 형태를 갖는다. 가령 TV 터널 박스로부터의 AV(audio-visual) 신호인 아날로그 비디오 신호 V1은 AV 콘넥터(121)을 거쳐 비디오 디코더(122)에 전송된다. 상기 신호가 인에이블될 때, 비디오 디코더(122)는 AV신호를 디코딩하여 AV신호의 출력 포맷에 해당하는 디지털 비디오신호를 발생한다. 가령 VGA 디바이스의 LVDS/TDMS 송신기로부터의 저전압 차동신호인 디지털 비디오신호 V2는 LVDS/TDMS 콘넥터(123)를 거쳐 LVDS/TDMS 수신기(124)에 전송된다. 상기 신호가 인에이블될 때, LVDS/TDMS 수신기(124)는 저전압 차동신호를 수신하여 저전압 차동신호에 해당하는 출력 포맷을 가진 디지털 비디오신호를 발생한다. 가령 적, 녹, 청 화소 정보 R, G, B와 같은 15 핀들에 대응하는 표준 VGA 비디오 출력에 의해 사용되는 신호들, 수평동기신호 및 수직동기신호인 아날로그 신호 V3는 15-핀 D-서브 콘넥터(125)를 경유하여 아날로그 대 디지털 변환기(analog-to-digital converter; ADC)(126)로 전송된다. 상기 신호가 인에이블될 때, 아날로그 대 디지털 변환기(126)는 상기 아날로그 신호를 그에 대응하는 출력포맷을 가진 디지털 비디오 신호로 변환한다.First, referring to FIGS. 2 and 3, the input interface 12 integrates a plurality of interfaces for receiving various types of video signals. Here, the video signals have three video signal types, for example, analog video signal V1, digital video signal V2, and another analog signal V3. For example, the analog video signal V1, which is an audio-visual (AV) signal from a TV tunnel box, is transmitted to the video decoder 122 via the AV connector 121. When the signal is enabled, the video decoder 122 decodes the AV signal to generate a digital video signal corresponding to the output format of the AV signal. For example, the digital video signal V2, which is a low voltage differential signal from the LVDS / TDMS transmitter of the VGA device, is transmitted to the LVDS / TDMS receiver 124 via the LVDS / TDMS connector 123. When the signal is enabled, the LVDS / TDMS receiver 124 receives the low voltage differential signal and generates a digital video signal having an output format corresponding to the low voltage differential signal. For example, the signals used by the standard VGA video output corresponding to 15 pins such as red, green, blue pixel information R, G, B, horizontal sync and vertical sync analog signals V3 are 15-pin D-sub connectors. Via 125 is sent to an analog-to-digital converter (ADC) 126. When the signal is enabled, analog-to-digital converter 126 converts the analog signal into a digital video signal having a corresponding output format.
마이크로프로세싱 장치(micro-processing device; MCU)(14)는 입력 인터페이스(12)를 제어하는 제 1 제어신호 C1을 출력하여 복수 형태의 비디오신호들로부터 하나의 비디오신호 형태를 선택하며, 상기 제 1 제어신호 C1은 비디오 디코더(122), LVDS/TDMS 수신기(124) 및 아날로그 대 디지털 변환기(126) 중 하나를 인에이블시키는데 사용된다. 예를 들어, 아날로그 대 디지털 변환기(126)이 인에이블되는 경우, 아날로그 비디오신호 V3는 출력포맷을 포함하는 디지털 비디오신호 OFDV 예컨대, 우수 데이터 EVEN-DATA, 기수 데이터 ODD-DATA 및 동기 데이터 SYNC를 포함하는 디지털 비디오신호로 변환된다.The micro-processing device (MCU) 14 outputs a first control signal C1 for controlling the input interface 12 to select one video signal type from a plurality of video signals, and the first The control signal C1 is used to enable one of the video decoder 122, the LVDS / TDMS receiver 124 and the analog to digital converter 126. For example, when the analog-to-digital converter 126 is enabled, the analog video signal V3 includes a digital video signal OFDV including an output format such as even data EVEN-DATA, odd data ODD-DATA, and synchronous data SYNC. Is converted into a digital video signal.
마이크로프로세싱 장치(14)는 정보신호 N1을 동시에 송출하여 패널 제어기(16)에 비디오신호 V3에 해당하는 출력포맷 OF을 알려준다. 정보신호 N1의 수신 후, 패널 제어기(16)는 출력포맷 OF에 따른 디지털 비디오신호 OFDV를 수신하므로 적어도 게이트 구동기(22)를 위한 게이트 구동신호 GRS1 및 소스 구동기(24)를 위한 소스 구동신호 SRS1을 발생한다.The microprocessing apparatus 14 simultaneously transmits the information signal N1 to inform the panel controller 16 of the output format OF corresponding to the video signal V3. After the reception of the information signal N1, the panel controller 16 receives the digital video signal OFDV according to the output format OF so that at least the gate drive signal GRS1 for the gate driver 22 and the source drive signal SRS1 for the source driver 24 are received. Occurs.
아울러, 도 5를 참조하면, 패널 제어기(16)는 선택기(164) 및 테스트패턴 발생기(162)를 구비한다. 다음의 장치들은 액정표시패널이 정상적으로 동작하는지의 여부를 시험하는데 사용될 수 있다.In addition, referring to FIG. 5, the panel controller 16 includes a selector 164 and a test pattern generator 162. The following apparatuses can be used to test whether the liquid crystal display panel is operating normally.
도 5에 나타낸 바와 같이, 테스트패턴 발생기(162)는 복수의 테스트패턴들 P를 저장하기 위한 테스트패턴 저장기(162a) 예컨대, 메모리와, 상기 테스트패턴 저장기(162a)로부터의 복수의 테스트패턴 중 하나를 인출하고 그 인출된 테스트패턴을 적어도 게이트 구동신호 GRS2 및 적어도 소스 구동신호 SRS2로 변환하기 위한 테스트패턴 인출/변환기(162b)를 구비한다.As shown in FIG. 5, the test pattern generator 162 includes a test pattern store 162a for storing a plurality of test patterns P, for example, a memory, and a plurality of test patterns from the test pattern store 162a. And a test pattern extractor / converter 162b for extracting one of them and converting the extracted test pattern into at least a gate driving signal GRS2 and at least a source driving signal SRS2.
또한, 패널 제어기(16)는 선택기(164)를 추가로 구비하며, 마이크로프로세싱 장치(14)는 선택기(164)를 제어하여 입력 인터페이스(12)의 비디오신호에 의해 변환된 적어도 게이트 구동신호 GRS1 및 소스 구동신호 SRS1과 테스트패턴 저장기(162a)의 테스트패턴들 P에 의해 변환된 적어도 게이트 구동신호 GRS2 및 소스 구동신호 SRS2로부터 예컨대, 패널제어기(16)의 출력을 선택하기 위하여 제 2 제어신호 C2를 출력한다.In addition, the panel controller 16 further includes a selector 164, and the microprocessing device 14 controls the selector 164 to convert at least the gate drive signal GRS1 and the converted by the video signal of the input interface 12; The second control signal C2 to select, for example, the output of the panel controller 16 from at least the gate drive signal GRS2 and the source drive signal SRS2 converted by the source driving signal SRS1 and the test patterns P of the test pattern storage 162a. Outputs
마이크로프로세싱 장치는 IIC(Industry Interchip communication) 전송라인(166)을 경유하여 테스트패턴 저장기(162a)에 저장된 테스트패턴들을 리프레쉬(refresh)한다.The microprocessing apparatus refreshes the test patterns stored in the test pattern store 162a via the IIC transmission line 166.
이제 도 2 및 도 4를 참고하기로 한다. 본 발명의 실시예에 있어서, 액정표시패널 신호처리기는 전력분배기(또는 분전기)(18)를 추가로 구비하며 마이크로프로세싱 장치(MCU; 14)는 펄스폭 변조신호 PWM을 발생하는 펄스폭 변조신호 발생기(142)를 추가로 구비한다.Reference is now made to FIGS. 2 and 4. In an embodiment of the present invention, the liquid crystal display panel signal processor further includes a power divider (or divider) 18 and the microprocessing unit (MCU) 14 generates a pulse width modulated signal PWM. The generator 142 is further provided.
전력분배기(18)는 적어도 하나의 직류전원 DC1, DC2, DC3을 생성한다. 전력분배기(18)는 펄스폭 변조신호 PWM에 의해 직류전원 DC1 내지 DC3의 전압값을 제어하기 위하여 마이크로프로세싱 장치(14)의 펄스폭 변조신호 발생기(PG; 142)에 접속된다.The power divider 18 generates at least one DC power source DC1, DC2, DC3. The power divider 18 is connected to the pulse width modulated signal generator PG 142 of the microprocessing apparatus 14 to control the voltage values of the DC power sources DC1 to DC3 by the pulse width modulated signal PWM.
상기 직류전원 DC1 내지 DC3는 직류전원 DC1 내지 DC3의 전압값에 따라 펄스폭 변조신호 PWM의 펄스폭을 변화시키기 위하여 마이크로프로세싱 장치(14)로 다시 공급된다. 이에 따라, 펄스폭 변조신호 발생기(142)는 펄스폭 변조신호 PWM의 펄스폭(W)에 의해 직류전원 DC1 내지 DC3의 전압값들을 제어할 수 있게 된다.The DC power supplies DC1 to DC3 are supplied back to the microprocessing apparatus 14 to change the pulse width of the pulse width modulation signal PWM according to the voltage values of the DC power supplies DC1 to DC3. Accordingly, the pulse width modulated signal generator 142 may control voltage values of the DC power supplies DC1 to DC3 by the pulse width W of the pulse width modulated signal PWM.
도 4는 전압 제어기(182) 및 직류전력 발생기(184)를 구비하는 전력분배기(18)의 한 실시예를 나타낸 것이다. 전압 제어기(182)는 가령 3.3/5V의 전원전압에 따라 AC1 내지 AC3와 같은 적어도 하나의 교류전압을 출력한다. 그리고, 전압 제어기(182)는 펄스폭 변조신호 PWM에 의해 교류전압 AC1 내지 AC3의 전압값을 조절하기 위하여 마이크로프로세싱 장치(14)의 펄스폭 변조신호 발생기(142)에 접속된다.4 illustrates one embodiment of a power divider 18 having a voltage controller 182 and a direct current power generator 184. The voltage controller 182 outputs at least one AC voltage such as AC1 to AC3 according to a power supply voltage of 3.3 / 5V, for example. The voltage controller 182 is connected to the pulse width modulated signal generator 142 of the microprocessing device 14 to adjust the voltage values of the AC voltages AC1 to AC3 by the pulse width modulated signal PWM.
상기 직류전력 발생기(184)는 교류전압 AC1 내지 AC3를 변환하여 그들의 전압값에 대응하는 직류전원 DC1 내지 DC3를 발생한다.The DC power generator 184 converts AC voltages AC1 to AC3 to generate DC power sources DC1 to DC3 corresponding to their voltage values.
도 6을 참조하면, 상기 전압 제어기(182) 및 직류전력 발생기(184)가 보다 상세히 도시되어 있다. 여기서, 전압 제어기(182)는 적어도 트랜지스터(182b) 및 인덕턴스(182a)를 구비한다. 예를 들어, 상기 교류전압 AC1 내지 AC3를 발생하기 위하여, 인덕턴스 (182a)의 한 단자는 전원전압 3.3/5V를 수신하며 다른 단자는 트랜지스터(182b)에 접속된다. 펄스폭 변조신호 PWM은 트랜지스터(182b)(또는 그의 베이스)를 스위칭함으로써 교류전압 AC1 내지 AC3의 전압값을 조절한다. 직류전력 발생기(184)는 일반적으로 접지 커패시터 Cn에 접속되는 적어도 하나의 쇼트키 다이오드(Schottky diode)(184a)로 구성되며, 상기 교류전압 AC1 내지 AC3는 이 쇼트키 다이오드(184a)를 경유하여 대응하는 직류전원 DC1 내지 DC3를 발생한다. 직류전원 DC1 내지 DC3는 각각 게이트 구동기(22), 소스 구동기(24) 및 패널제어기(16)에 인가된 다음 다시 마이크로프로세싱 장치(14)에 공급된다.Referring to FIG. 6, the voltage controller 182 and the DC power generator 184 are shown in more detail. Here, voltage controller 182 has at least transistor 182b and inductance 182a. For example, to generate the AC voltages AC1 to AC3, one terminal of inductance 182a receives the power supply voltage 3.3 / 5V and the other terminal is connected to transistor 182b. The pulse width modulated signal PWM adjusts the voltage values of the AC voltages AC1 to AC3 by switching the transistor 182b (or its base). The DC power generator 184 is generally composed of at least one Schottky diode 184a connected to the ground capacitor Cn, and the AC voltages AC1 to AC3 correspond via the Schottky diode 184a. Generates DC power supplies DC1 to DC3. The DC power sources DC1 to DC3 are applied to the gate driver 22, the source driver 24, and the panel controller 16, respectively, and then supplied to the microprocessing device 14 again.
도 6에 의하면, 펄스폭 변조신호 PWM에 의해 트랜지스터(182b)의 스위칭을 제어하기 위하여, 인덕터(182a)의 한 단자는 전원전압을 수신하고 다른 단자는 트랜지스터(182b)의 콜렉터에 접속되며, 트랜지스터(182b)의 에미터는 접지되고 베이스는 펼스폭 변조신호 발생기(142)에 접속된다.According to FIG. 6, in order to control the switching of the transistor 182b by the pulse width modulated signal PWM, one terminal of the inductor 182a receives the power supply voltage and the other terminal is connected to the collector of the transistor 182b. The emitter of 182b is grounded and the base is connected to the pull width modulation signal generator 142.
아울러, 상기 실시예에 있어서, 액정패널 신호처리기(10)는 집적회로를 사용하여 집적될 수 있다. 예를 들어, 마이크로프로세싱 장치(14) 및 전력분배기(18)는 IC 모델번호 SM51C48D1을 사용하여 구현될 수 있으며, 입력 인터페이스(12) 및 패널제어기(16)는 IC 모델번호 SM32X01를 사용하여 구현될 수 있다.In addition, in the above embodiment, the liquid crystal panel signal processor 10 may be integrated using an integrated circuit. For example, the microprocessor 14 and power divider 18 may be implemented using IC model number SM51C48D1, and input interface 12 and panel controller 16 may be implemented using IC model number SM32X01. Can be.
본 발명에 의하면, 상술한 바의 종래의 문제점을 해소할 수 있다. 또한, 전력분배기를 마이크로프로세싱 장치의 펄스폭 변조신호 발생기에 접속함으로써 펄스폭 변조신호에 의해 직류전원의 전압을 효과적으로 제어할 수 있다.According to the present invention, the conventional problems as described above can be solved. In addition, by connecting the power divider to the pulse width modulated signal generator of the microprocessing apparatus, the voltage of the DC power supply can be effectively controlled by the pulse width modulated signal.
이상 설명한 내용을 ??해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 법위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0067068A KR100369364B1 (en) | 2000-11-13 | 2000-11-13 | Lcd panel signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0067068A KR100369364B1 (en) | 2000-11-13 | 2000-11-13 | Lcd panel signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020037089A true KR20020037089A (en) | 2002-05-18 |
| KR100369364B1 KR100369364B1 (en) | 2003-01-24 |
Family
ID=37479890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0067068A KR100369364B1 (en) | 2000-11-13 | 2000-11-13 | Lcd panel signal processor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100369364B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525000B1 (en) * | 2004-01-14 | 2005-10-31 | 삼성전자주식회사 | TFT-LCD source driver implementing self burn-in test |
| KR100896178B1 (en) * | 2006-04-11 | 2009-05-12 | 삼성전자주식회사 | Driver circuit including test pattern generation circuit in liquid crystal display device |
| KR100959125B1 (en) * | 2003-07-30 | 2010-05-25 | 삼성전자주식회사 | Liquid crystal display device having timing controller capable of accepting two signal types |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH099634A (en) * | 1995-06-22 | 1997-01-10 | Hitachi Ltd | Pulse width modulation circuit and dimmer of light source for liquid crystal display |
| KR0172708B1 (en) * | 1995-12-27 | 1999-03-30 | 배순훈 | Screen zoom control circuit |
| KR19990049744A (en) * | 1997-12-15 | 1999-07-05 | 김영환 | LCD screen brightness automatic adjustment device and method |
| KR100502795B1 (en) * | 1997-12-15 | 2005-10-19 | 삼성전자주식회사 | Liquid Crystal Display Module with Pulse-Width Control of Gate-On Enable Signal |
| KR20000010310A (en) * | 1998-07-31 | 2000-02-15 | 윤종용 | Gray scale voltage generator with pulse width modulation method |
-
2000
- 2000-11-13 KR KR10-2000-0067068A patent/KR100369364B1/en active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100959125B1 (en) * | 2003-07-30 | 2010-05-25 | 삼성전자주식회사 | Liquid crystal display device having timing controller capable of accepting two signal types |
| KR100525000B1 (en) * | 2004-01-14 | 2005-10-31 | 삼성전자주식회사 | TFT-LCD source driver implementing self burn-in test |
| KR100896178B1 (en) * | 2006-04-11 | 2009-05-12 | 삼성전자주식회사 | Driver circuit including test pattern generation circuit in liquid crystal display device |
| US7567092B2 (en) | 2006-04-11 | 2009-07-28 | Samsung Electronics Co., Ltd. | Liquid crystal display driver including test pattern generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100369364B1 (en) | 2003-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078301A (en) | Computer apparatus for sending video information to an image display apparatus and receiving information from the image display apparatus | |
| US6104414A (en) | Video distribution hub | |
| US8144200B2 (en) | Testing apparatus of liquid crystal display module | |
| US6661414B1 (en) | Display system with a displaying apparatus that transmits control information | |
| JP2009181139A (en) | Flat panel display device and driving method thereof | |
| US11837143B2 (en) | Display apparatus and a method of driving the same | |
| US6816131B2 (en) | Single horizontal scan range CRT monitor | |
| US6606088B1 (en) | LCD panel signal processor | |
| US20050285832A1 (en) | Computer system | |
| KR100369364B1 (en) | Lcd panel signal processor | |
| Sugiura et al. | 43.5 L: Late News Paper: Prototype of a Wide Gamut Monitor Adopting an LED‐Backlighting LCD Panel | |
| KR100370047B1 (en) | Apparatus for Processing Display Data of Monitor | |
| US20170230604A1 (en) | Content providing devices, liquid crystal devices (lcds), and display systems | |
| KR20050031626A (en) | Apparatus and method for driving flat panel display | |
| CN1336565A (en) | Signal processing unit with LCD panel | |
| US7742045B2 (en) | System and method for an enhanced analog video interface | |
| ITBO20000622A1 (en) | SIGNAL PROCESSOR FOR LIQUID CRYSTAL DISPLAY | |
| KR101949925B1 (en) | Image display device and method of driving the same | |
| JPH08181956A (en) | Video information transmission method and video display device | |
| KR100920484B1 (en) | Backlight driving system for liquid crystal display device | |
| KR100873134B1 (en) | Monitor and display method of input signal using it | |
| CN115862560A (en) | Signal transmission method, controller, source driver and electronic device | |
| JP2588432B2 (en) | 16 color generation circuit of color liquid crystal display | |
| KR20040032384A (en) | Method for controlling settings of a display device and apparatus therefor | |
| GB2433616A (en) | Extra-monitor control circuit system for a monitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121226 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20131218 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160105 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170103 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190107 Year of fee payment: 17 |