KR20020002946A - Method for forming mark - Google Patents

Method for forming mark Download PDF

Info

Publication number
KR20020002946A
KR20020002946A KR1020000037316A KR20000037316A KR20020002946A KR 20020002946 A KR20020002946 A KR 20020002946A KR 1020000037316 A KR1020000037316 A KR 1020000037316A KR 20000037316 A KR20000037316 A KR 20000037316A KR 20020002946 A KR20020002946 A KR 20020002946A
Authority
KR
South Korea
Prior art keywords
trench
forming
mark
oxide film
pattern
Prior art date
Application number
KR1020000037316A
Other languages
Korean (ko)
Inventor
김진수
김석균
공근규
정재창
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037316A priority Critical patent/KR20020002946A/en
Publication of KR20020002946A publication Critical patent/KR20020002946A/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE: A method for forming a mark is provided to prevent a lifting phenomenon of a photoresist layer pattern by forming sequentially an oxide layer and the photoresist layer pattern for indicating an aligning position. CONSTITUTION: A pad oxide layer(32) is formed on a semiconductor substrate(11). The semiconductor substrate(11) is formed by one of a silicon wafer, a GaSi wafer, and an SOI(Silicon On Insulator). The first photoresist layer is applied on the pad oxide layer(32). The first photoresist layer is removed from a trench formation portion by performing an exposure process and a development process. A trench is formed by etching the semiconductor substrate. The first photoresist layer is removed. An oxide layer(35) is formed on a surface of the trench by performing a thermal oxidation process. The second photoresist layer is applied on the pad oxide layer(32) and the oxide layer(35). A photoresist layer pattern(36) is formed by exposing and developing the second photoresist layer.

Description

마크 형성 방법{Method for forming mark}Method for forming mark

본 발명은 마크(Mark) 형성 방법에 관한 것으로, 특히 후속 공정의 정렬 기준 마크인 트렌치(Trench)의 거치른 표면상에 산화막을 형성한 후, 후속 공정의 정렬 위치를 나타내는 마크인 감광막 패턴(Pattern)을 형성하여 소자의 수율 및 신뢰성을 향상시키는 마크 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a mark, and in particular, after an oxide film is formed on a rough surface of a trench, which is an alignment reference mark of a subsequent process, a photoresist pattern, which is a mark indicating an alignment position of a subsequent process, is formed. To improve the yield and reliability of the device.

도 1a 내지 도 1c는 종래의 마크 형성 방법을 나타낸 공정 단면도이고, 도 2는 감광막 패턴의 리프팅된 형상을 나타낸 평면도이다.1A to 1C are cross-sectional views illustrating a conventional mark forming method, and FIG. 2 is a plan view illustrating a lifted shape of a photosensitive film pattern.

종래의 마크 형성 방법은 도 1a에서와 같이, 반도체 기판(11)상에 제 1 감광막(12)을 도포한다.In the conventional mark forming method, as shown in FIG. 1A, the first photosensitive film 12 is coated on the semiconductor substrate 11.

도 1b에서와 같이, 상기 제 1 감광막(12)을 후속 공정의 정렬 기준 마크인 트렌치가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.As shown in FIG. 1B, the first photosensitive film 12 is selectively exposed and developed to be removed only at the site where the trenches, which are alignment reference marks of the subsequent process, are to be formed.

그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막(12)을 마스크로 상기 반도체 기판(11)을 2500Å 이상 식각하여 트렌치(13)를 형성한다.In addition, the trench 13 is formed by etching the semiconductor substrate 11 by 2500 m or more using the selectively exposed and developed first photoresist layer 12 as a mask.

여기서, 상기 반도체 기판(11)의 2500Å 이상 식각 공정으로 상기 트렌치(13)의 표면이 거칠게 형성된다.Here, the surface of the trench 13 is roughened by an etching process of 2500 Å or more of the semiconductor substrate 11.

도 1c에서와 같이, 상기 제 1 감광막(12)을 제거한 후, 상기 트렌치(13)를 포함한 반도체 기판(11)상에 제 2 감광막을 도포한다.As shown in FIG. 1C, after removing the first photoresist film 12, a second photoresist film is coated on the semiconductor substrate 11 including the trench 13.

여기서, 상기 제 2 감광막을 소자 형성 영역의 웰 형성 공정을 위하여 도포한다.Here, the second photosensitive film is applied for the well forming process of the element formation region.

그리고, 상기 제 2 감광막을 선택적으로 노광 및 현상하여 웰 형성 공정 시 정렬 위치를 나타내는 마크인 감광막 패턴(14)을 형성한다.The second photosensitive film is selectively exposed and developed to form a photosensitive film pattern 14 that is a mark indicating an alignment position in the well forming process.

여기서, 상기 트렌치(13)의 표면이 거칠기 때문에 도 2에서와 같이, 상기 트렌치(13)의 표면에 형성되는 감광막 패턴(14)은 상기 트렌치(13)에 접착되지 못하고 리프팅(Lifting)(15)되어 상기 트렌치(13)내에서 부유된다.Here, since the surface of the trench 13 is rough, as shown in FIG. 2, the photoresist pattern 14 formed on the surface of the trench 13 may not adhere to the trench 13 and may be lifted 15. And float in the trench 13.

그러나 종래의 마크 형성 방법은 후속 공정의 정렬 기준 마크로서 반도체 기판의 2500Å 이상 식각으로 거칠어진 트렌치의 표면상에 웰 형성 공정 시 정렬 위치를 나타내는 마크인 감광막 패턴을 형성하기 때문에 상기 감광막 패턴의 리프팅 현상이 발생되어 공정간의 중첩도 확인 및 보정이 어렵고 상기 리프팅된 감광막 패턴으로 소자의 수율 및 신뢰성을 저하시키는 문제점이 있었다.However, the conventional mark forming method forms a photoresist pattern, which is a mark indicating an alignment position during the well formation process, on the surface of the trench roughened by etching at least 2500 microseconds of the semiconductor substrate as an alignment reference mark of a subsequent process, so that the phenomenon of lifting the photoresist pattern It is difficult to confirm and correct the overlap between the processes, and to reduce the yield and reliability of the device with the lifted photoresist pattern.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 후속 공정의 정렬 기준 마크인 트렌치의 거치른 표면상에 산화막을 형성한 후, 웰 형성 공정 시 정렬 위치를 나타내는 마크인 감광막 패턴을 형성하므로 상기 감광막 패턴의 리프팅 현상을 방지하는 마크 형성 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and after forming an oxide film on the roughened surface of the trench, which is an alignment reference mark in a subsequent process, forming a photoresist pattern that is a mark indicating an alignment position during the well formation process, thus lifting the photoresist pattern. It is an object of the present invention to provide a mark forming method for preventing the phenomenon.

도 1a 내지 도 1c는 종래의 마크 형성 방법을 나타낸 공정 단면도1A to 1C are cross-sectional views illustrating a conventional mark forming method.

도 2는 감광막 패턴의 리프팅된 형상을 나타낸 평면도2 is a plan view showing the lifted shape of the photoresist pattern

도 3a 내지 도 3d는 본 발명의 실시 예에 따른 마크 형성 방법을 나타낸 공정 단면도3A to 3D are cross-sectional views illustrating a method of forming a mark according to an exemplary embodiment of the present invention.

도 4는 본 발명에서 감광막 패턴이 산화막에 접착된 형상을 나타낸 평면도Figure 4 is a plan view showing a shape in which the photosensitive film pattern is bonded to the oxide film in the present invention

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

31: 반도체 기판 32: 패드 산화막31: semiconductor substrate 32: pad oxide film

33: 제 1 감광막 34: 트렌치33: first photosensitive film 34: trench

35: 산화막 36: 감광막 패턴35: oxide film 36: photosensitive film pattern

본 발명의 마크 형성 방법은 기판상에 패드 절연막을 형성하는 단계, 상기 기판과 패드 절연막을 선택 식각하여 후속 공정의 정렬 기준 마크인 트렌치를 형성하는 단계, 상기 트렌치의 표면의 프로파일을 증가시키는 산화막을 상기 패드 절연막과 트렌치 표면상에 형성시키는 단계 및 상기 산화막상에 후속 공정 시 정렬 위치를 나타내는 마크인 마크 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of forming a mark of the present invention includes forming a pad insulating film on a substrate, selectively etching the substrate and the pad insulating film to form a trench that is an alignment reference mark of a subsequent process, and forming an oxide film to increase a profile of the surface of the trench. And forming a mark pattern on the pad insulating film and a trench surface, and a mark pattern indicating a mark on the oxide film in a subsequent process.

상기와 같은 본 발명에 따른 마크 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Referring to the accompanying drawings, preferred embodiments of the method for forming a mark according to the present invention will be described in detail as follows.

도 3a 내지 도 3d는 본 발명의 실시 예에 따른 마크 형성 방법을 나타낸 공정 단면도이고, 도 4는 본 발명에서 감광막 패턴이 산화막에 접착된 형상을 나타낸평면도이다.3A to 3D are cross-sectional views illustrating a method of forming a mark according to an exemplary embodiment of the present invention, and FIG. 4 is a plan view illustrating a shape in which a photosensitive film pattern is bonded to an oxide film in the present invention.

본 발명의 실시 예에 따른 마크 형성 방법은 도 3a에서와 같이, 반도체 기판(31)상에 패드(Pad) 산화막(32)을 형성한다.In the method of forming a mark according to an embodiment of the present invention, as shown in FIG. 3A, a pad oxide layer 32 is formed on a semiconductor substrate 31.

여기서, 상기 반도체 기판(31)을 실리콘(Si) 웨이퍼, 갈륨아세나이드(GaSi) 웨이퍼 및 에스오아이(Silicon On Insulator : SOI) 중 하나로 형성한다.The semiconductor substrate 31 is formed of one of a silicon (Si) wafer, a gallium arsenide (GaSi) wafer, and a silicon on insulator (SOI).

도 3b에서와 같이, 상기 패드 산화막(32)상에 제 1 감광막(33)을 도포한 후, 상기 제 1 감광막(33)을 후속 공정의 정렬 기준 마크인 트렌치가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.As shown in FIG. 3B, after applying the first photoresist layer 33 on the pad oxide layer 32, the first photoresist layer 33 is selectively exposed to remove only the portion where the trench, which is an alignment reference mark of a subsequent process, is to be formed. And develop.

그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막(33)을 마스크로 상기 반도체 기판(31)을 100 ∼ 10000Å의 깊이로 식각하여 트렌치(34)를 형성한다.In addition, the trench 34 is formed by etching the semiconductor substrate 31 to a depth of 100 to 10000 GPa using the selectively exposed and developed first photoresist layer 33 as a mask.

여기서, 상기 반도체 기판(31)의 식각 공정으로 상기 트렌치(34)의 표면이 거칠게 형성된다.Here, the surface of the trench 34 is roughened by an etching process of the semiconductor substrate 31.

도 3c에서와 같이, 상기 제 1 감광막(33)을 제거한 후, 상기 트렌치(34) 표면상에 20 ∼ 500℃ 온도의 열 산화 공정으로 산화막(35)을 50 ∼ 5000Å의 두께로 성장시켜 형성한다.As shown in FIG. 3C, after the first photosensitive film 33 is removed, the oxide film 35 is grown to a thickness of 50 to 5000 Pa on the surface of the trench 34 by a thermal oxidation process at a temperature of 20 to 500 ° C. .

여기서, 상기 산화막(35)은 반도체 기판(31)보다 감광막에 대한 접착성이 크다.Here, the oxide film 35 has greater adhesion to the photosensitive film than the semiconductor substrate 31.

그리고, 상기 산화막(35)을 열 산화 공정 대신 상기 패드 산화막(32)과 트렌치(34) 표면상에 200 ∼ 800℃ 온도 분위기에서 50 ∼ 5000Å의 두께로 SiO2또는SiOxNy 등의 실리콘 화합물을 증착시켜 형성할 수도 있다.Instead of the thermal oxidation process, the oxide film 35 is deposited on the surface of the pad oxide film 32 and the trench 34 at a thickness of 50 to 5000 Pa in a 200 to 800 ° C. temperature atmosphere to deposit a silicon compound such as SiO 2 or SiO x N y. It may be formed.

도 2d에서와 같이, 상기 패드 산화막(32)과 산화막(35)상에 제 2 감광막을 도포한다.As shown in FIG. 2D, a second photosensitive film is coated on the pad oxide film 32 and the oxide film 35.

여기서, 상기 제 2 감광막을 소자 형성 영역의 웰 형성 공정을 위하여 I-라인(Line)용 감광제, KrF용 감광제 및 ArF용 감광제 중 하나로 도포한다.Here, the second photoresist film is coated with one of an I-line photoresist, a KrF photoresist, and an ArF photoresist for the well formation process of the device formation region.

그리고, 상기 제 2 감광막을 선택적으로 노광 및 현상하여 웰 형성 공정 시 정렬 위치를 나타내는 마크인 감광막 패턴(36)을 형성한다.The second photosensitive film is selectively exposed and developed to form a photosensitive film pattern 36 which is a mark indicating an alignment position in the well forming process.

여기서, 상기 트렌치(34)의 거치른 표면상에 산화막(35)을 형성하므로 상기 트렌치(34)의 표면의 프로파일(Profile)이 양호해져 도 4에서와 같이, 상기 트렌치(34)에 형성되는 감광막 패턴(36)은 리프팅되지 않고 상기 산화막(35)에 접착된다.Here, since the oxide film 35 is formed on the roughened surface of the trench 34, the profile of the surface of the trench 34 is good, and as shown in FIG. 4, the photoresist pattern is formed in the trench 34. 36 is adhered to the oxide film 35 without being lifted.

본 발명의 마크 형성 방법은 후속 공정의 정렬 기준 마크인 트렌치의 거치른 표면상에 산화막을 형성한 후, 웰 형성 공정 시 정렬 위치를 나타내는 마크인 감광막 패턴을 형성하므로, 상기 트렌치에 형성된 감광막 패턴이 리프팅 되지 않고 상기 산화막에 접착되어 상기 감광막 패턴의 리프팅 현상을 방지하므로 공정간의 중첩도 확인 및 보정이 가능하고 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.In the mark forming method of the present invention, since the oxide film is formed on the roughened surface of the trench, which is the alignment reference mark of the subsequent process, the photosensitive film pattern is formed to indicate the alignment position during the well forming process, the photosensitive film pattern formed on the trench is not lifted. Since it is adhered to the oxide film to prevent the lifting phenomenon of the photosensitive film pattern, it is possible to check and correct the overlap between processes and improve the yield and reliability of the device.

Claims (7)

기판상에 패드 절연막을 형성하는 단계;Forming a pad insulating film on the substrate; 상기 기판과 패드 절연막을 선택 식각하여 후속 공정의 정렬 기준 마크인 트렌치를 형성하는 단계;Selectively etching the substrate and the pad insulating layer to form a trench that is an alignment reference mark of a subsequent process; 상기 트렌치의 표면의 프로파일을 증가시키는 산화막을 상기 패드 절연막과 트렌치 표면상에 형성시키는 단계;Forming an oxide film on the pad insulating film and the trench surface to increase a profile of the surface of the trench; 상기 산화막상에 후속 공정 시 정렬 위치를 나타내는 마크인 마크 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 마크 형성 방법.And forming a mark pattern, which is a mark indicating an alignment position, in a subsequent process on the oxide film. 제 1 항에 있어서,The method of claim 1, 상기 기판을 실리콘 웨이퍼, 갈륨아세나이드 웨이퍼 및 SOI 중 하나로 형성함을 특징으로 하는 마크 형성 방법.And forming the substrate into one of a silicon wafer, a gallium arsenide wafer, and an SOI. 제 1 항에 있어서,The method of claim 1, 상기 기판을 100 ∼ 10000Å의 깊이로 식각하여 트렌치를 형성함을 특징으로 하는 마크 형성 방법.And forming a trench by etching the substrate to a depth of 100 to 10000 mm 3. 제 1 항에 있어서,The method of claim 1, 상기 산화막을 20 ∼ 500℃ 온도의 열 산화 공정에 의해 50 ∼ 5000Å의 두께로 성장시켜 형성함을 특징으로 하는 마크 형성 방법.The oxide film is formed by growing to a thickness of 50 to 5000 kPa by a thermal oxidation step at a temperature of 20 to 500 ° C. 제 1 항에 있어서,The method of claim 1, 상기 산화막을 200 ∼ 800℃ 온도 분위기에서 50 ∼ 5000Å의 두께로 SiO2또는 SiOxNy 등의 실리콘 화합물을 증착시켜 형성함을 특징으로 하는 마크 형성 방법.The oxide film is formed by depositing a silicon compound such as SiO 2 or SiOxNy at a thickness of 50 to 5000 Pa in a 200-800 ° C. temperature atmosphere. 제 1 항에 있어서,The method of claim 1, 상기 마크 패턴을 감광막 패턴으로 형성함을 특징으로 하는 마크 형성 방법.And forming the mark pattern into a photosensitive film pattern. 제 6 항에 있어서,The method of claim 6, 상기 감광막을 I-라인용 감광제, KrF용 감광제 및 ArF용 감광제 중 하나로 도포함을 특징으로 하는 마크 형성 방법.And the photosensitive film is coated with one of an I-line photosensitive agent, a KrF photosensitive agent, and an ArF photosensitive agent.
KR1020000037316A 2000-06-30 2000-06-30 Method for forming mark KR20020002946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037316A KR20020002946A (en) 2000-06-30 2000-06-30 Method for forming mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037316A KR20020002946A (en) 2000-06-30 2000-06-30 Method for forming mark

Publications (1)

Publication Number Publication Date
KR20020002946A true KR20020002946A (en) 2002-01-10

Family

ID=19675548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037316A KR20020002946A (en) 2000-06-30 2000-06-30 Method for forming mark

Country Status (1)

Country Link
KR (1) KR20020002946A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843889B1 (en) * 2005-12-08 2008-07-03 주식회사 하이닉스반도체 Measurement marks of Semiconductor devices and Method for forming the same
CN113675174A (en) * 2021-08-17 2021-11-19 青岛佳恩半导体科技有限公司 Preparation method for improving Mark point morphology of power device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843889B1 (en) * 2005-12-08 2008-07-03 주식회사 하이닉스반도체 Measurement marks of Semiconductor devices and Method for forming the same
CN113675174A (en) * 2021-08-17 2021-11-19 青岛佳恩半导体科技有限公司 Preparation method for improving Mark point morphology of power device

Similar Documents

Publication Publication Date Title
KR20020002946A (en) Method for forming mark
KR20010003670A (en) Method for forming alignment key of semiconductor device
JPH04106954A (en) Manufacture of semiconductor device using liquid phase cvd method
KR100632422B1 (en) Method for forming a structure in a semiconductor substrate
KR100807074B1 (en) Method for fabrication a semiconductor device
KR20070000204A (en) Method for manufacturing fine pattern
KR20060136174A (en) Method for manufacturing fine pattern
KR20070025027A (en) Method for manufacturing semiconductor device
KR100454849B1 (en) Fabrication method of semiconductor
KR910006544B1 (en) Process for forming contact hole
KR20050035361A (en) Method for forming alignment key
KR100607776B1 (en) Method for forming hard mask in semiconductor lithography procedure
KR100798802B1 (en) Method of forming isolation of semiconductor device
KR20060076498A (en) Method of forming an isolation layer in a semiconductor device
TW577139B (en) Method of using one lithography step to form alignment mark and shallow trench
KR100338091B1 (en) Method for manufacturing semiconductor device
KR100835420B1 (en) Method for fabricating semiconductor device
JPH0547921A (en) Manufacture of semiconductor device
JPH0669332A (en) Method of flattening surface of filling in trench leveling method for filling trench
TW200410339A (en) Mask with extended mask clear-out window and method of dummy exposure using the same
KR980006043A (en) Device isolation oxide film formation method of semiconductor device
JP2002050682A (en) Method for manufacturing semiconductor device and reticle mask
KR960039272A (en) Device isolation oxide film formation method of semiconductor device
KR20050001717A (en) Method for trench type isolation in semiconductor device
KR20060121348A (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination