KR200147621Y1 - 가변 저항기 - Google Patents

Abstract

다수의 병렬 접속된 전계 효과 트랜지스터들에 있어서, 제어 전압은 트랜지스터들에 있어서 제어 전압은 트랜지스터들 사이의 천이가 완만하게 턴온될 수 있고, 프로세싱 및 동작하는 주위 온도 변동에 비교적 민감하지 않도록 생성된다.

Description

가변저항기

제1도는 병렬 접속의 전계 효과 트랜지스터를 이용하여 가변 저항을 형성하는 회로의 계통도.

제2도는 병렬 접속의 전계 효과 트랜지스터에 대한 적절한 제어 전압을 발생하기에 효과적인 회로의 계통도.

제3도는 병렬 접속의 전계 효과 트랜지스터에 대한 적절한 제어 전압을 발생하기에 효과적인 회로의 계통도.

* 도면의 주요부분에 대한 부호의 설명

CVG : 제어 전압 발생기 V_AGC: 입력 전압

g_m1, g_m2, g_m3, g_m4, g_m5: 콘덕턴스

본 고안은 MOSFET 저항기용 다중 제어 전압의 생성에 적절한 회로에 관한 것이다.

신호 입력에서의 변동을 보상하기 위해 회로 파라미터를 제어된 방식으로 변경하는 집적 회로 사용 회로 또는 디바이스가 있다. 예컨대, 전화 시스템에서 중계기는 가변 라인 길이, 즉, 중계기간의 가변 거리를 다루어야 한다. 재생된 신호의 진폭은 중계기 사이의 거리에 의존하고, 신호를 재생하는 회로는 가변라인 길이를 보상해주어야 한다. 또 다른 예로서, 자기 디스크가 읽혀질 때 자기 디스크로부터 직접적으로 수신된 신호는 파형과 진폭 모두 변동이 있다. 이러한 신호를 처리하는 회로는 상기 변동을 보상해서 바로 잡을 수 있어야 한다. 본 실시예 및 또다른 상황에서, 상기 변동을 보상하기 위해 변경되는 파라미터는 흔히 저항이다.

가변 저항으로 보통 선택되는것은 트리오드(Triode)영역에서 동작하는 MOS 전계 효과 트랜지스터의 소스/드레인 저항이다. 상기 영역에서, FIET 트랜지스터는 그 저항값이 게이트 전압의 함수인 선형 저항에 근사하도록 동작한다.

게이트 전압의 범위는 공급 전압에 상한되고, 트리오드(Triode) 영역에서 디바이스를 유지하기 위해 요구되는 최소한의 오버드라이브((overdrive), 임계 전압 이상)에 하한된다.

상기는 트랜지스터로부터 얻을 수 있는 저항의 범의를 제한한다.

사실상, 전형적인 범위는 3 이다. 그러나, 다수의 응용에 있어서, 저항은 단일 전계 효과 트랜지스터의 선형 영역보다 상당히 더큰, 실질적인 범위에 걸쳐 그 크기가 변경되어야 한다.

이러한 요구는 저항이 입력 변동에 대해서만 아니라, 프로세싱 및 주위 온도 변동으로 인한 그자체의 변동에 대해서도 보상해야 한다는 사실에서 기인한다.

이용 가능한 저항의 범위를 증가시키는 방법은 병렬로 다수의 트랜지스터를 접속하는 것이다. 트랜지스터들은 다른 사이즈와 다른 제어 전압을 갖는다. 즉, 트랜지스터른 다른 전압에서 턴온한다. 개별의 제어 전압은 단일 전압으로부터 유도된다. 상기 전압이 증가함에 따라, 제 1 트랜지스터가 턴온되고, 그 트랜지스터의 등가 저항은 최대 게이트 구동에 따른 한계에 도달하기전까지 감소된다. 이 시점에서, 제2트랜지스터가 턴온되고 앞서 설명된 과정을 반복한다.

그러나, 병렬 접속된 상비 트랜지스터들의 회로는 한 트랜지스터로부터 다음 트랜지스터로 완만한 천이가 있을때만 올바르게 동작할 것이다. 즉, 트랜지스터는 이전 트랜지스터의 저항이 레벨 오프되는 시점에서 턴온된다. 상기는 천이가 실질적으로 디바이스 프로세싱 및 동작 온도에 독립적이라면 가능하게 된다. 즉, 상기는 각 트랜지스터에 대한 개개의 제어 전압이 올바르게 생성될 것을 요구한다.

가변 저항은 다수의 병렬 접속된 전계 효과 트랜지스터 (각기 게이트 전극을 가지는)및 각 전계 효과 트랜지스터용 제어 전압을 생성하는 수단으로 이루어진다. 상기 저항은 트랜지스터의 소스/드레인 저항으로 형성된다. 상기 제어 전압생성 수단은 다수의 전계 효과 트랜지스터(각기 소스 전극과 기준 전압 사이에 접속된 전류 운반 소자를 갖춤)와, 전송 회로(적어도 한 트랜지스터가 접속된 소스 전극을 갖춤)및, 상기 전송 회로에 접속된 기준 전압 생성 수단으로 형성된다. 한 실시예에서, 전류 운반 소자는 임피던스이며, 양호한 실시예에서 상기 소자는 저항이다. 예컨대, 상기 저항은 집적 회로에 사용된다.

우선, 본 고안은 단지 예시에 불과한 특정 실시예를 참고로 하여 기술한다.

제1도는 Ml, M2, M3 로 도시되는 각각 병렬 접속된 제1, 제2, 제3 전계 효과 트랜지스터를 도시한다. Ml, M2, M3 는 다수의 제 1 병렬 접속된 전계 효과 트랜지스터를 형성한다.

제어 전압, V_l, V₂, V₃는 각각 Ml, M2, M3 의 게이트 전극에 인가된다. 제어 전압은 전압 발생기인 CVG 에 의해 발생되는데, 이 CVG 는 입력 전압 V_AGC를 가진다. 세개의 트랜지스터는 V_AGC의 각기 다른 값에서 턴온되는데, Ml 은 가장 작은 턴온 전압물 가지며, M3 는 가장 큰 턴온 전압을 가진다. Ml 이 먼저 턴온되고 Ml 의 전도성은 M1이 포화가 될때까지 증가한다. 대략 이 시점에서 M2 는 턴온되고, Ml 이 포화될때 M3는 턴온된다. 트랜지스터들은 적절한 시점에서 반드시 턴온되어야 하고 이는 적절한 제어 전압을 요구한다.

당업자들은 적절히 선택된 턴온 전압을 가진 트랜지스터를 용이 하게 제작할것이다.

상기 제어 전압 Vl, V2, V3 틀 발생시키기에 유용한 회로가 제2도에 도시되어 있다. 상기 회로는 M4, M5, M6 로 각기 도시된 세개의 전류 소스 트랜지스터를 갖고, 세개의 전류 운반 소자가 Rl, 5:2, R3 의 저항요소로 각기 도시되어 있다.

M4, M5, M6 는 제 2 다수의 트랜지스터를 형성한다. 저항 소자는 도시된 바와 같이 각기 하나의 트랜지스터에 연결된다.

저항 소자는 도시된 바와 같이 소스 전극과 기준 전압에 접속된다. V_AGC및 V_DD가 도시되어 인다. 상기 제어 전압, Vl, V2, V3 는 트랜지스터 M4, M5, M6 소스 전극으로부터 각기 취해진다. 상기 제어 전압은 다수의 제 1 트랜지스터의 게이트 전극에 인가된다. 두개의 싱크 전류, i 및 2i 가 있는데, 이는 M9, M8 에 의해 생성되어, M5, M6 에 각기 접속된다. 트랜지스서 M7, M8, M9 를 연산 증폭기(OA)와 조합하여, 저항 R4 는 i=(Vref - Vr)/R4 와 같은 두 싱크 전류를 생성한다. M7, M8, M9 채널의 폭 대 길이의 비는 1:2:1 이다. 연산 증폭기와 R4는 전송 회로를 형성한다. 상기 싱크 전류는 Vref 와 R4로부터 획득된다. 저항 소자는 수동 또는 능동소자중의 어느 것이다. 명목상, 저항들은 같은 것이다.

즉, Rl=R2=R3=R4=R 이 된다.

상기 회로의 동작은 쉽게 설명된다. Vacc 는 제로부터 증가하여, M4, M5, M6 에 대한 임계 전압을 넘어선다. 상기 트랜지스터들은 턴온되어 동일한 전류를 통과시킨다. M4로부터의 전류는 전부 R1 을 통해 흘러서, V1 을 증가시킨다.

그러나, M5 및 M6 로부터의 전류는 싱크 전류에 흡수된다. 이와 같이 하여, V2 및 V3 는 기준 전압 V_T로 머무른다. 결국, V1 은 M4 에서의 전류가 (Vref- V_T)/R 을 초과할때 Vref 를 초과하여 증가한다. 이 시점에서, M5 에서의 전류도 역시 (Vref - V_T)/R 을 초과한다. V_AGC의 좀 더 큰 증가는 R2 로 순전류가 흐르게 한다. 이는 V3 가 Vr 에 머무를지라도 V2가 증가하게끔한다. 그러나, V2 가 Vref 를 초과하는 시점에서 M6 에서의 전류는 2(Vref- V_T)/Vn 이상으로 커진다. 이는 R3 로 전류가 흐르게 하여 V3 가 증가하게끔 한다.

만일, Vref 가 일정하고 트랜지스터와 저항들이 정합 되었다면, Ml, M2, M3 의 턴온 점 사이의 관계가 회로 파라미터의 절대값에 무관해진다. 이와같이하여, 제어 전압 발생기의 동작은 프로세싱과 주위 온도 변화에 무관해진다.

당업자들은 Vref 에 대해 적절한 값을 고를 것이다.

만일 Vfef' 가 V_DD(상기 시스템에 있어 최대 전압)에 가깝게 선택된다면, 상기 전체 전달 곡선(V_Aec대 M1, M2, M3 를 조합한 순 등가 저항)의 세 부분 사이에 사실상 겹친 부분은 없게 된다: 즉, M2 (M3)는 Ml (M2)가 완전히 레벨 오프된 후에만 작동을 시작한다. 만일 Vref' 가 V_DD이하가 되게 선택된다면, M2(M3)는 Ml(M2)가 완전히 레벨 오프되기 전에 작동을 시작한다. Vref' 의 후자 선택은 전체 전달 곡선(사역을 피한)에 있어서 연속을 보장한다.

제3도는 본 고안의 다른 실시예를 도시한다. 상기 실시예에서, 전류 운반 소자는 콘덕턴스로서 나타낸다. 다수의 콘덕턴스 gml, gm2, gm3, gm4 및 gm5 가 있는데 여기서, gm1 = gm2 = gm3 = gm4 이고 gm5 = 2gm₄이다. 전송 회로 역시 콘덕턴스로 구성된다. 당업자들은 상기 회로의 동작을 용이하게 이해할 것이다.

설명된 실시예에서의 변형안이 당업자에게 분명히 인식될 것이다. 예컨대, 세개의 트랜지스터가 도시되어 있지만 2개 이상의 트랜지스터가 사용될 수 있다.

Claims (6)

1. 제1병렬 접속된 전계 효과 트랜지스터(Ml, M2, M3)로서, 각 트랜지스터에 게이트 전극이 있고, 상기 저항기의 저항이 상기 트랜지스터(Ml, M2, M3)들의 소스/드레인 저항인 상기 다수의 제 1 병혈 접속된 전폐 효과 트랜지스터(Ml, M2, M3)와, 상기 계 1 전계 효과 트랜지스터(M1, M2, M3)용의 각 제어 전압(CVG)을 생성하는 수단으로서, 이 수단은 다수의 제 2 전계 효과 트랜지스터(M4, M5, M6)및, 상기 제 2 전계 효과 트랜지스터(M4, M5, M6)의 소스 전극들과 기준 전압(Vref)사이에 접속된 전류 운반 소자(Rl, Bl2, R3)들로 구성되며, 상기 다수의 제 2 트랜지스터(M4, M5, M6)들의 소스 전극이 상기 다수의 제 1 트랜지스터(Ml, M2, M3)들의 게이트 전극에 접속되는 상기 제 1 전계 효과 트랜지스터(Ml, M2, M3)용의 각 제어 전압(CVG)을 생성하는 수단과, 전류 전송 회로(OA, R4)고서, 상기 계 2 트랜지스터 (M4, M5, M6)중 적어도 하나는 상기 전류 전송 회로(OA, R4)에 접속된 소스 전극을 갖는 전류 전송 회로(OA, R4) 및 상기 전류 전송 회로에 접속된 기준 전압(Vref') 생성 수단을 구비하는 것을 특징으로 하는 가변 저항기.
2. 제1항에 있어서, 상기 전류 운반 소자(Rl, R2, Bt3)들이 저항으로 구성되는 것을 특징으로 하는 가변 저항기.
3. 제2항에 있어서, 상기 제어 전압 생성 수단에 의해서, 상기 다수의 제1병렬 접속된 전계 효과 트랜지스터들이 완만한 턴 온 천이를 하게 되는 것을 특징으로 하는 가변 저항기.
4. 다수의 제1 병렬 접속된 전계 효과 트랜지스터(M1, M2, M3)로서, 각 트랜지스터에 게이트 전극이 있고, 상기 저항기의 저항이 상기 트랜지스터(Ml, M2, M3)들의 소스/드레인 저항인 상기 다수의 제 1 병렬 접속된 전계 효과 트랜지스터(Ml, M2, M3)와, 상기 제1 전계 효과 트랜지스터(Ml, M2, M3)용의 각 제어 전압(CVG)을 생성하는 수단으로서, 상기 수단은 다수의 제 2 전계 효과 트랜지스터(M4, M5, M6)및, 상기 제 2 전계 효과 트랜지스터(M4, M5, M6)의 소스 전극들과 기준 전압(Vref') 사이에 접속된 전류 운반 소자(R1, R2, R3)들로 구성되며, 상기 다수의 제 2 트랜지스터(M4, M5, M6)들의 소스 전극이 상기 다수의 제 1 트랜지스터(Ml, M2, M3)들의 케이트 전극에 접속되는 상기 제 1 전계 효과 트랜지스터 (Mll, M2, M3)용의 각 제어 전압(CVG)을 생성하는 수단과, 전류 전송 회로(OA, R4)로서, 상기 제 2 트랜지스터들중 적어도 하나는 상기 전류 전송 회로에 접속된 소스 전극을 갖는 전류 전송 회로(OA, R4) 및, 상기 전류 전송 회로에 접속된 기준 전압(Vref) 생성 수단을 구비하는 것을 특징으로 하는 집적 회로.
5. 제4항에 있어서, 상기 전류 운반 소자(Rl, Bl2, R3)들이 저항으로 구성되는 것을 특징으로 하는 집적 회로.
6. 제4항에 있어서, 상기 제어 전압 생성 수단에 의해서, 상기 다수의 제1 병렬 접속된 전계 효과 트랜지스터들이 완만한 턴 온 천이를 하게 되는 것을 특징으로 하는 집적 회로.