KR20010101248A - 결정의 공간 구조의 특징을 검출하기 위한 방법 및 장치 - Google Patents

결정의 공간 구조의 특징을 검출하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20010101248A
KR20010101248A KR1020017007528A KR20017007528A KR20010101248A KR 20010101248 A KR20010101248 A KR 20010101248A KR 1020017007528 A KR1020017007528 A KR 1020017007528A KR 20017007528 A KR20017007528 A KR 20017007528A KR 20010101248 A KR20010101248 A KR 20010101248A
Authority
KR
South Korea
Prior art keywords
crystal
spatial structure
current
chip
distribution
Prior art date
Application number
KR1020017007528A
Other languages
English (en)
Inventor
헤르만 슈톡부르거
Original Assignee
헤르만 슈톡부르거
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤르만 슈톡부르거 filed Critical 헤르만 슈톡부르거
Publication of KR20010101248A publication Critical patent/KR20010101248A/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/20Investigating the presence of flaws
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04Analysing solids
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0095Semiconductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00Indexing codes associated with group G01N29/00
    • G01N2291/02Indexing codes associated with the analysed material
    • G01N2291/028Material parameters
    • G01N2291/02863Electric or magnetic parameters

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Food Science & Technology (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

전도성 결정(1), 특히 반도체의 공간 구조의 특성을 검출하기 위하여 측정용 전류를 결정(1)에 공급하고, 전류 입력부(4)와는 다른 결정의 위치(3)에서 전하량 분포를 측정한다. 공간 구조에 대한 정보는 측정된 전하량 분포와 표준 분포 사이의 관계로부터 얻어진다. 공간 구조의 정의된 순간적 변화를 얻기 위해서 결정은 음향 진동, 특히 초음파(24)의 영향에 노출될 수 있다. 상기 목적을 달성하기 위한 장치는 전류를 결정에 공급하는 소스 전극(4), 결정으로부터 전류를 배출하는 드레인 전극(3), 측정 전극에 기초하여 결정의 공간 구조에 관한 정보를 얻기 위한 전자 평가 회로(20)를 갖는 전도성 결정 구조(1)를 포함한다.

Description

결정의 공간 구조의 특징을 검출하기 위한 방법 및 장치 {METHOD AND DEVICE FOR DETECTING SPATIAL STRUCTURE CHARACTERISTICS OF A CRYSTAL}
결정 격자 구조의 특징은 다양한 방법으로 연구되고 검출될 수 있다. 가장 손쉬운 방법은 구조를 직접 "관찰하는 것"이다. 즉 전자현미경으로 검사하는 것이다. 공지된 또다른 방법으로는 뢴트겐 구조 분석이 있다. 이러한 공지된 방법들의 경우 모두 장치의 비용이 너무 많이 들기 때문에, 종합적 검사가 시행되어야 할 때에만 그 장치들을 사용하는 것이 타당하다.
그러나 특정한 경우에 있어서는 공간 구조를 세세히 검사할 필요가 없다. 이 때는 결정 구조에 대한 명확한 정보를 얻는 데는 구조의 몇몇 정해진 특징들을 검출하는 것만으로도 충분하다.
본 발명은 전도성 결정, 특히 반도체의 공간 구조의 특징을 검출하기 위한 방법 및 그 방법을 실행하기 위한 장치에 관한 것이다.
도 1은 본 발명의 원리를 나타내는 개략도,
도 2는 본 발명의 실시예를 나타내는 개략도,
도 3은 본 발명을 실제로 적용한 예를 나타내는 개략도,
도 4는 도 3에 따른 실시예의 대안을 나타내는 개념도,
도 5 내지 도 7은 도 4에 대한 기타 대안을 나타내는 개념도,
도 8은 본 발명에 따른 사용에 적합하게 변형 설계된 칩을 나타내는 개략도,
도 9 및 도 10은 키 칩카드 모델의 실시예를 나타내는 개념도이다.
본 발명의 목적은 간단한 방식으로 그리고 고가의 장치 없이도 결정 구조의 특징들을 검출할 수 있는 방법을 제공하는 데 있다.
상기한 목적은 전도성 결정(1), 특히 반도체의 공간 구조의 특성을 검출하기위하여 측정용 전류를 결정(1)에 공급하고, 전류 입력부(4)와는 다른 결정의 위치(3)에서 전하량 분포를 측정하여 공간 구조에 대한 정보를 측정된 전하량 분포와 표준 분포 사이의 관계로부터 얻어냄을 통해 달성된다.
본 발명의 실시예는 첨부한 도면에 의거하여 하기에서 설명된다.
도 1은 결정(1)은 예를 들어 소위 칩처럼 반도체 부품에 존재하는 반도체층의 단면을 개략적으로 나타내고 있다. 결정의 하부측에 구비되는 절연된 개별 전극들(3)은 전류의 출구, 즉 싱크(sink)로서 접속되며, 상부측에 구비되는 완전 평면의 전극(4)은 전류의 입구, 즉 소스(source)로서 사용된다.
주지하다시피 결정 내에서 전류는 전자(5)가 소스 전극(4)으로부터 결정을 통과하여 싱크 전극(3)으로 이동하는 방식으로 흐른다. 이 과정에서 전자의 흐름은 결정의 격자 구조 때문에 다소 장해물를 받는다. 궤도(7 내지 9)는 각기 다른전자의 길을 보여준다. 소스 전극에서 결정 내로 들어가는 궤도(7)를 따르는 전자가 진입 장소 맞은편의 싱크 전극에 가장 빨리 도달한다.
결정 내에서 공간 전하량 분포를 변화시키는 장해물(6)에 의해 전자는 그 방향을 바꾸게 되고, 직선 코스에서 벗어나 있는 궤도(8)를 따라 다른 싱크에 도달하기도 한다. 만일 장해물이 전자의 흐름에 미치는 영향이 매우 크게 되면 전자는 상당히 빗나간 궤도(9)를 따르게 되고 이에 따라 맞은 편 싱크에 도달하지 못할 수도 있다.
입구 측 소스 전극(4)은 완전 평면으로 형성될 필요는 없고 다수의 개별 전극들로 이루어질 수도 있다. 소스 전극 및 싱크 전극 모두 매트릭스 형태로 또는 응용에 맞도록 특수하게, 예를 들어 코딩 목적에 맞게 변형시켜 배치될 수 있다.
결정 내 장해물(6)의 특성은 각기 다를 수 있다. 예를 들면 원자, 격자 구성의 오류처럼 결정 격자 내에 존재하는 장해물일 수 있거나, 예를 들면 진동 노드로부터 진동 물질로의 이행처럼 기계적 내지 음향 진동 등과 같은 외적 영향 때문에 야기된 결정 격자의 변화일 수도 있다.
이에 따라 싱크 전극(3)에 도달한 전하(5)의 분포는 결정 구조와 똑같은 모습이 된다. 장해물이 없는 이상적인 결정이라면, 전하의 분포가 균일할 것이다. 따라서 모든 분포 편차는 장해물과 관련된다. 본 발명에 따르면 그 편차의 특성을 관찰해서 장해물의 특징을 추론해낼 수 있다.
특히, 명백한 격자 장해물에 의한 편차를 보상하여 결정을 외적 영향에 의한 장해물용 센서로서 활용할 수 있다. 이는 개별적인 실제 격자 구조를 갖는 결정의분산 편차를 유사 결정의 분산 특성과 비교함을 통해 구현된다. 이 때 유사 결정은 산란이 없는 고유의 이상적인 격자 구조를 가지고 있어야 비교 기준으로 사용될 수 있다. 따라서 양자 사이의 측정차를 비교하여 주어진 외적 조건 하에서의 실제 결정의 개별적 속성을 평가할 수 있다.
이 측정차는 장래의 측정시 실제 결정의 초기값 설정에 이용할 수 있도록 저장되는데, 예를 들어 기억장치로 사용될 반도체 칩의 경우에는 결정 자체 내에 저장한다. 이런 식으로 외적 영향에 의한 결정 격자 장해물를 측정할 때에 미리 저장된 파라미터를 대안으로 활용될 수 있는데, 이는 측정 결과에 부담이 되는 개별적인 결정 속성들을 제거하거나 균일하게 하기 위해서이다.
싱크 전극에서 전하량 분포를 측정하는 것은 여러 방법으로 이루어질 수 있다. 소스 전극은 전하 주사용 콘덴서 또는 트랜지스터 등으로 형성될 수 있다. 소스 전극은 신호를 사전 증폭하는 전계 효과 트랜지스터(FET)로 형성하는 것이 특히 바람직하다.
바람직한 실시예가 도 2에 도시되어 있다. 반도체 기판(18)에 전도 물질로 된 막(17)을 형성한다. 이 전도 물질 내에 형성되는 일련의 전계 효과 트랜지스터는 하나의 소스(10'), 다수의 싱크(12), 하나의 게이트(16)로 이루어진다. 소스(10')는 소스 접속부(11)를 구비하고, 싱크(12)는 싱크 접속부(13)를 구비하여 구동 전압에 연결되어 있다. 마찬가지로 게이트(16)는 게이트 접속부(19)를 구비하고 있다.
소스(10') 및 싱크(12)가 구동 전압에 연결되면, 전하 캐리어(14)는채널(15) 영역의 결정 격자 구조에 스며든다. 실제 결정 격자의 현상 및 중간층을 이루는 다양한 장해물이 있는 위치에서 전하 캐리어는 분산 내지 산란하기 때문에, 개별 싱크들은 각기 다른 특징적인 포텐셜을 얻게 되고, 이 포텐셜은 전체적으로 볼 때 결정에 대해 분석 가능한 대표적인 전하 이미지를 형성한다. 싱크 전극의 포텐셜은 평가 회로(20)로 측정되고 격자 구조의 속성과 같이 분포하도록 가공된다.
구체적인 실시예에서는 결정체가 도시된 세 개 대신 예를 들어 64개라는 훨씬 많은 수의 싱크를 포함할 수 있다. 개별 전계 효과 트랜지스터들은 매우 촘촘하게 채워지고 접촉될 수 있다.
앞서 언급한 바와 같이, 상기에 설명된 방법으로 결정의 고유한 구조적 특징 및 외적 영향에 의한 구조적 변화 모두를 검출할 수 있다. 결정의 구조를 일시적으로 변화시키는 외적 영향의 형태는 예를 들면, 결정을 초음파로 움직이게 하는 것이다. 결정이 초음파의 영향을 받아 역학적 진동을 하게 된다는 것은 잘 알려져 있다. 이것은 공간 격자 구조의 주기적 변화와 다르지 않다. 이 변화들은 이미 설명한 바와 같이 결정을 통해 흐르는 전류의 전하량 분포 내지 전계 효과 트랜지스터의 제어에 영향을 미치는 장해물들에 상응한다. 따라서 결정은 초음파용 센서로 사용될 수 있다. 평가는 공간 구조의 특징 검출에 대해 앞서 언급한 것과 유사하게 이루어진다.
특정한 구조에 반사되고 산란되는 초음파는 중첩 패턴 형태로 이 구조에 대한 정보를 지닌다. 이런 초음파의 자극을 받아 결정이 진동하게 되면, 그 정보는결정의 격자 구조에 나타나는 주기적인 변화에 전달된다. 즉 결정 내의 일시적인 장해물은 초음파를 반사시키거나 역산란시키는 구조의 모습과 같다. 이로써 초음파를 반사시키는 구조에 대한 정보는 센서인 결정 격자에 의해 선택하는 전계 효과 트랜지스터에서 직접 검출된다.
이는 초음파로 주사되는 구조들을 직접 검출하기 위해 칩의 형태로 된 반도체 결정을 사용하는 경우 특히 중요하다. 도 3은 손가락(finger)의 상피구조에 초음파를 주사하는 것과 역산란되거나 반사되는 초음파에 포함된 정보를 소위 칩카드(37)에 포함되어 있는 반도체 부품으로 검출하는 것을 나타낸다. 도 3에 따른 실시예에서 손가락(25)은 안쪽으로 칩카드(37)의 생물통계학적 검사용 어댑터 면(36)을 의도적으로 잠시 누른다.
개인들의 신원을 확인할 목적으로 손가락 안쪽 표피 내의 상피구조(27)를 주사하는 것은 DE 4222387 A에 기재되어 있다. 여기에 기재된 시스템은 물론 형태가 완전히 정해져 있을 때에만 사용할 수 있고, 중요한 일에 적용하는 경우, 특히 칩카드의 확인을 위해서는 선택적으로 사용할 수 있다.
본 발명과 관련하여, 처음으로 칩카드들의 확인 역시 가능해져서, 위조 및 악용에의 안정성, 그리고 컴퓨터 자료 비밀보호에 대한 모든 요구들을 충족시켜준다.
도 3에 도시된 구성은 부분적으로는 DE 4222387 A에 기재된 형태와 일치한다. 물론 중첩 초음파에 빛 또는 다른 소정의 전자기파를 주사하지 않고, 측정전류가 본 발명에 따른 방법 및 장치에 따라 배치되는 센서 결정층(28)을 관통해서흘러야 한다는 본질적인 차이는 있다. 여기에서 측정 전류는 처음에는 원자의 주기적 배열 및 결정 격자의 전기적 포텐셜 때문에 자극을 받아 전자기적 진동을 하며, 또한 센서 결정 층(28)에 추가로 영향을 미치는 물리적 크기 때문에 일시적으로 편향되고 산란된다. 초음파(24)는 초음파 변조기(23)에서 생성되고 장치 본체 및 센서 결정 층(28)을 갖춘 인접한 어댑터판(37') 또는 칩카드를 통과하여 생물통계학적 실험용인 손가락(25)의 상피구조(26)로 보내진다. 역산란되는 초음파(27)는 경우에 따라서는 칩카드 또는 어댑터판(37')을 통해 센서 결정층(28) 내에 도달하고, 그곳에서 상기에 기재된 방식으로 검출된다.
도 3에서는 보다 쉽게 설명하기 위해, 센서 결정 층(28)을 장치 본체(22) 위에 다시 한번 별개로 도시하고 있다. 제어된 전류 소스(10)로부터 전류가 센서 결정 층(28) 내로 유입되고 센서 결정 층의 분포가 싱크(29)에서 검출된다. 싱크(29)는 싱크 전하를 스캐닝해서 측정하기 위한 측정 및 증폭 장치(30)와 연결되어 있고, 측정 및 증폭 장치는 다시 측정치 검출을 위한 인터페이스(31)와 연결된다. 그로부터 측정치 정보는 전자 평가기(32)에 전해지고, 여기서 출력되어 데이터 코딩을 위한 암호화 프로세서(33) 및 네트워킹을 위한 인터페이스 모듈(34)에 전해진다. 평가 회로를 포함하는 초음파 발신기(35)는 초음파 변조기(23)와 연결되고 그 방사를 제어한다.
이러한 구성을 실제로 적용하면, 주로 고정 동작부와 유동 동작부로 구분된다. 여기에서 고정 동작부는 초음파 생성기, 초음파 변조기 및 장치 본체 등의 전자 제어 기기를 포함하고, 전자 평가기 및 센서 결정을 포함하는 어댑터판은 예를들어 칩카드의 칩 또는 스마트 카드와 같은 유동 작동부에 위치한다. 이런 구성은 예를 들어 칩카드의 칩의 신원 증명과 함께 생물통계학에 근거를 둔 개인들의 신원확인을 위한 시스템을 위해 필요하다.
도 4 내지 도 6에 도시된 장치들은 본 발명을 이용한 칩카드 판독 장치의 기타 실시예의 다양한 변형들이다. 앞서 언급한 대로 이 장치들 덕분에, 물리적 확인, 즉 변조 및 악용에의 안전성 그리고 컴퓨터 자료 비밀 보호에 대한 모든 요구들을 충족시키는 칩카드의 신원 증명 역시 처음으로 가능해진다.
마이크로 프로세서 시스템을 갖춘 칩을 갖는 칩카드는 국제적으로 다시 "스마트 카드"라 불린다. 스마트 카드는 조작이 가능한 위험성 때문에, 이 영역은 본 발명에 따른 기술이 적용되는 주요 영역이 될 수 있다. 그밖의 적용영역들로는 예를 들면 엔터키(enterkey) 내지 PC 마우스 등의 개인용 컴퓨터, 핸드폰, 잠금 시스템용 열쇠, 자동자, TV 버튼 등을 들 수 있다.
칩카드(37)에 의해 예를 들어 현금 인출과 같은 거래가 행해지는 장소에는 초음파(24)를 상향 방사하는 초음파 발신기(23)가 카드 접촉면(22) 하부에 위치한다. 초음파는 카드 및 카드 위를 지나가는 손가락(손가락 스캔) 또는 카드에 닿는 손가락(25)에 스며든다. 카드 소유자는 그 장소에 있는 카드 상에 도시되어 있는 면에 손가락을 대는 것이다. 손가락(25) 안쪽 표피의 상피구조(26)에 초음파가 반사되거나 역산란된다. 역산란되는 파장부는 다시 칩카드(37) 내에 도달하고, 그곳에서 센서 결정 층(28)을 가지면서 카드에 설치되어 있는 칩에 이른다.
칩카드(37)의 칩은 예상된 거래에 필요한 기능들을 갖춘 것으로서 칩카드에서 통상적으로 사용되는 칩이며, 추가로 본 발명에 따른 방법의 초음파 검출에 필요한 센서들을 전계 효과 트랜지스터들의 매트릭스 형태로 구비하고 있다. 보통 통용하는 칩에 존재하는 사용되지 않는 몇몇 트랜지스터는 본 목적을 위해 사용될 수 있다. 다른 경우에는 적합한 트랜지스터 매트릭스를 실현하기 위한 통상적인 칩의 변형은 미미하다.
하나의 변형예가 도 8에 도시되어 있다. 일정한 응용 주문형 회로(43)가 통상적인 반도체 칩(42)에 배치되어 있다. 이를 위해 필요하지 않은 칩의 가장자리 영역에 초음파용 수신 센서(44) 및 검출된 정보의 가공을 위한 평가 회로부(45)가 배치되어 있다. 이에 추가하여 위치 및 클록 주파수 검출용 회로가 구비되어 있다. 스캔 원리를 적용함으로써 비용을 발생시키는 실리콘면을 줄일 수 있다.
칩 내의 센서들이 이미 기술된 방식대로 검출하는 역산란된 초음파의 특성 파라미터는 칩 내에서 개별적 상피구조를 가리키는 형성 패턴과 연결되며 이미 저장되어 있는 패턴과 비교된다. 두 패턴이 동일하다면, 카드 이용자는 명백히 정당한 소유자로 확인된다. 칩은 이 경우에만 인터페이스(34)를 통해 그 스테이션과 상호 작동할 수 있도록 잠금을 해제한다.
저장된 패턴과 비교되어 일치시에 그 기능을 해제하는 식별 패턴을 검출 신호로부터 얻어내기 위해서 칩 상에 있는 회로에서 수행되어야 하는 필수적 전자 기능들은 칩을 설계하는 목적과 당해 설계자에 의해 즉각 상이한 방식으로도 실현될 수 있다. 따라서 회로를 여기에서는 상세히 설명하지 않기로 한다.
도 4는 손가락(25)의 표피 안쪽에 있는 상피 구조(26)에 초음파를 주사하고반사되는 초음파에 포함되어 있는 정보를 검출하기 위한 스캐너를 포함하는 테스트 장치를 통해 검출하는 것을 나타낸다. 손가락(25)은 테스트를 위해서 테스트 장치를 소정의 방향(40)으로 미끄러지듯이 통과해야 한다.
카드에 통합되어 있는 칩에 수신 센서를 설치하는 대신 도 5에 도시한 것처럼 스테이션에 수신 센서를 설치할 수 있고, 경우에 따라서는 마이크로 프로세서 칩에 내장할 수도 있다. 사용자를 확인하는데 필요한 패턴은 카드 칩에 저장되어 있고 필요시에 인터페이스를 통해 스테이션으로 전송되는 패턴과 비교된다.
초음파 발신기를 스테이션에 설치하는 대신 도 6 및 도 7에 도시한 것처럼 카드에 설치할 수 있다. 도 6에 도시된 실시예에서는 센서부가 카드 칩에 통합되어 있는 것이고 도 7에 도시된 실시예에서는 센서부가 스테이션에 위치한다.
칩카드의 경우 각각의 카드 이용자가 임의의 어느 장소에서나 그 기능을 이용할 수 있는 정당한 소유자임을 확인받을 수 있는 것이 중요한 데, 이런 자격 검증과는 달리 전자 키의 경우에는 단 하나의 영역만 통과하 수 있거나 제한된 일정수의 보호 영역만을 통과할 수 있다. 전자 키에 내장된 칩은 자격을 확인함과 동시에 키 기능 또는 자물쇠에 맞는 결합을 해제하거나 만들어낸다. 자격을 확인할 수 있는 키가 있어야 비로소 자물쇠는 열려질 수 있다.
도 9에 도시된 실시예에서는 기억된 잠금 코드(암호 칩)를 갖는 칩(49)과, 키 카드(48)에 통합되어 있는 초음파 수신기(50)를 포함한다. 이와 함께 카드에는 초음파 발신기(51)가 설치되어 있다. 카드(48)가 한 스테이션(52), 예를 들어 자물쇠에 삽입되고, 암호 칩(49)에 저장된 정보와 자물쇠 내의 보조 암호 칩(53)에저장된 정보와 비교해서 일치하면 자물쇠가 열리게 된다.
도 10에 도시된 변형예의 경우에는 초음파 발신기(51)가 카드(48)에 위치하지 않고 스테이션(52)에 위치한다.
이에 따라 도 9 및 도 10에서는 키 카드(48)의 물리적 신빙성이 검증된다. 이 실시예들에서는 생물통계학적인 인가(신원 확인)가 의도적으로 포기된다.
이런 테스트 및 소위 생물통계학적인 검사, 그리고 이 두 방법의 결합은 다이나믹하게 이루어진다. 이에 따라 초음파의 영향에 의해 각각 주어지고 경우에 따라서는 폭이 넓은 스트립과 같은, 또 가능한 한 교대로 이루어지는 빈번한 진동의 자극이 있을 때, 시험대상인 손가락 또는 칩카드의 칩 또는 둘 다의 진동 형태가 검출되거나, 상응하는 결정 내에 각각 특색있는 스펙트럼을 형성하기 때문에 하나 내지 여러 구성요소의 검사 배치의 진동 형태를 검출할 수 있다. 이때 간섭성 초음파는 자료의 사전 가공의 의미에서 간섭 형성을 허용한다. 고도의 식별 안정성, 비교적 비용이 저렴한 구조 및 생산성은 본 발명에 따른 방법 및 장치의 장점을 말해준다.

Claims (9)

  1. 전도성 결정, 특히 반도체의 공간 구조의 특징을 검출하는 방법에 있어서,
    측정 전류를 결정에 공급하고, 전류 입력부와는 다른 결정의 위치에서 전하량 분포를 측정하여, 측정된 전하량 분포와 표준 분포 사이의 관계로부터 공간 구조에 대한 정보를 얻어내는
    결정의 공간 구조의 특징을 검출하기 위한 방법.
  2. 제1항에서,
    상기 공간 구조의 시간적 변화를 측정하고, 상기 시간적 변화를 시간적으로 변화하지 않는 공간 구조의 상기 표준 분포와 연관시키는 방법.
  3. 제1항에서,
    상기 공간 구조에 정의된 순간적 변화를 야기하는 장해물를 측정하는 방법.
  4. 제3항에서,
    상기 공간 구조에 정의된 시간적 변화를 야기하도록 상기 결정을 음향 진동에 노출시키는 방법.
  5. 제1항에서,
    상기 결정을 상기 공간 구조의 시간적 변화를 중첩시키는 초음파에 노출시키는 방법.
  6. 제5항에서,
    상기 초음파는 개별적인 반사 구조를 통해 변조되는 방법.
  7. 제6항에서,
    상기 반사 구조는 초음파의 전파 방향과 관련되어 움직이는 방법.
  8. 제5항에서,
    상기 초음파는 상기 결정 내에서 생성되는 방법.
  9. 전류를 결정 내로 유입하기 위한 소스 전극,
    상기 전류를 결정으로부터 배출하기 위한 싱크 전극,
    상기 결정의 공간 구조에 대한 정보를 측정된 전류로부터 얻기 위한 전자 평가 회로
    를 가지는 전도성 결정 구조 또는 반도체 구조를
    포함하는 제1항 내지 제8항에 따른 방법을 실시하기 위한 장치.
KR1020017007528A 1998-12-15 1999-12-15 결정의 공간 구조의 특징을 검출하기 위한 방법 및 장치 KR20010101248A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH2480/98 1998-12-15
CH248098 1998-12-15
PCT/IB1999/002047 WO2000036406A1 (de) 1998-12-15 1999-12-15 Verfahren und vorrichtung zur erfassung von merkmalen der raumstruktur eines kristalls

Publications (1)

Publication Number Publication Date
KR20010101248A true KR20010101248A (ko) 2001-11-14

Family

ID=4234756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017007528A KR20010101248A (ko) 1998-12-15 1999-12-15 결정의 공간 구조의 특징을 검출하기 위한 방법 및 장치

Country Status (6)

Country Link
EP (1) EP1149283A1 (ko)
JP (1) JP2002532714A (ko)
KR (1) KR20010101248A (ko)
AU (1) AU1675000A (ko)
CA (1) CA2355144A1 (ko)
WO (1) WO2000036406A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002222356A1 (en) * 2000-11-03 2002-05-15 Stockburger, Andreas Method and device for identifying test objects
DE10111805A1 (de) * 2001-03-12 2002-09-26 Infineon Technologies Ag Authentisierungsmedium

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1011134A (en) * 1962-01-17 1965-11-24 Philips Electronic Associated Testing semiconductor bodies for inherent mechanical faults
US3611125A (en) * 1969-06-04 1971-10-05 Sylvania Electric Prod Apparatus for measuring electrical resistance
US4429413A (en) * 1981-07-30 1984-01-31 Siemens Corporation Fingerprint sensor
DE3610397A1 (de) * 1986-03-27 1987-10-01 Storck Wolfgang Verfahren zum erkennen eines fingerabdruckes
DE4222387C2 (de) * 1992-07-08 1994-06-30 Stockburger H Verfahren und Vorrichtung zur Identifikation der jeweiligen Raumstruktur eines Prüfobjektes
DE4334080C2 (de) * 1993-10-06 1996-05-02 Telefunken Microelectron Piezoresistive Sensorstruktur

Also Published As

Publication number Publication date
WO2000036406A1 (de) 2000-06-22
JP2002532714A (ja) 2002-10-02
AU1675000A (en) 2000-07-03
EP1149283A1 (de) 2001-10-31
CA2355144A1 (en) 2000-06-22

Similar Documents

Publication Publication Date Title
Aarestad et al. Detecting Trojans Through Leakage Current Analysis Using Multiple Supply Pad ${I} _ {\rm DDQ} $ s
US7656630B2 (en) Active protection device for protecting circuit against mechanical and electromagnetic attack
US9121802B2 (en) Method for characterizing integrated circuits for identification or security purposes
KR20080038418A (ko) 바이오메트릭 신원 확인 시스템 및 방법
KR20050047921A (ko) 지문 인식 센서 및 그 제조 방법
Sauvage et al. Electromagnetic radiations of fpgas: High spatial resolution cartography and attack on a cryptographic module
JP2004507112A (ja) 基板内に形成された集積回路を保護するデバイス
KR20080011223A (ko) 데이터 보호를 위한 보안 방법
Weiner et al. A calibratable detector for invasive attacks
Adibelli et al. Near-field backscattering-based sensing for hardware trojan detection
US20100220327A1 (en) Measurement Device for the Distribution of Chemical Concentration
KR20190079619A (ko) 초음파 검사 장치 및 초음파 검사 방법
Rahman et al. Backside security assessment of modern SoCs
Shur et al. Sub-terahertz testing of millimeter wave Monolithic and very large scale integrated circuits
Mosavirik et al. Impedanceverif: On-chip impedance sensing for system-level tampering detection
KR20010101248A (ko) 결정의 공간 구조의 특징을 검출하기 위한 방법 및 장치
Wane et al. Unification of instrumentation and EDA tooling platforms for enabling smart chip-package-PCB-probe arrays co-design solutions using advanced RFIC technologies
Zhang et al. A novel authentication methodology to detect counterfeit PCB using PCB trace-based ring oscillator
US6872581B2 (en) Measuring back-side voltage of an integrated circuit
US10282833B2 (en) Gate-level mapping of integrated circuits using multi-spectral imaging
US8102031B2 (en) Security element for an integrated circuit, integrated circuit including the same, and method for securing an integrated circuit
US6919618B2 (en) Shielding device for integrated circuits
Kindereit Investigation of laser-beam modulations induced by the operation of electronic devices
Petryk Investigation of sensitivity of different logic and memory cells to Laser Fault Injections
Angelov et al. Identifying of Delamination in Integrated Circuits using Surface Acoustic Microscopy

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid