KR20010060813A - Method for isolating semiconductor device - Google Patents
Method for isolating semiconductor device Download PDFInfo
- Publication number
- KR20010060813A KR20010060813A KR1019990063255A KR19990063255A KR20010060813A KR 20010060813 A KR20010060813 A KR 20010060813A KR 1019990063255 A KR1019990063255 A KR 1019990063255A KR 19990063255 A KR19990063255 A KR 19990063255A KR 20010060813 A KR20010060813 A KR 20010060813A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pad
- pad nitride
- field region
- photoresist
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 소자의 소자분리방법에 관한 것으로서, 보다 구체적으로는 CSP(chemical Swelling Process)를 이용하여 버드빅의 길이를 최소화할 수 있는 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method of a semiconductor device, and more particularly, to a device isolation film formation method capable of minimizing the length of Budvik using a chemical swelling process (CSP).
반도체 소자의 집적도를 향상시키기 위해서는 개별소자의 크기를 축소하는 것이 절대적으로 필요하지만, 이와 동시에 소자와 소자사이를 분리하기 위한 소자영역은 전기적으로 허용하는 한도내에서 그의 폭을 감소시키는 것도 필요하다.In order to improve the degree of integration of semiconductor devices, it is absolutely necessary to reduce the size of the individual devices, but at the same time, it is also necessary to reduce the width of the device regions for separating the devices from the devices within an electrically permissible limit.
그러나, 로코스공정을 이용하여 소자분리막을 형성하는 경우에는 필연적으로 발생하는 버드빅 현상으로 인하여 디자인상에서 할당된 소자분리영역보다 증가시키기 때문에 실제로는 소자가 형성될 액티브 영역을 축소시키는 결과를 초래하였다.However, in the case of forming the device isolation layer using the LOCOS process, the Budvik phenomenon inevitably increases the device isolation region allocated in the design, thereby actually reducing the active region in which the device is to be formed. .
도 1a 내지 도 1d는 종래의 반도체 소자의 소자분리방법을 설명하기 위한 도면이다.1A to 1D are diagrams for describing a device isolation method of a conventional semiconductor device.
도 1a를 참조하면, 반도체 기판(11)상에 패드 산화막(12)과 패드 질화막(13)을 순차적으로 형성한 다음 패드 질화막(13)상에 감광막(14)을 형성한다.Referring to FIG. 1A, the pad oxide film 12 and the pad nitride film 13 are sequentially formed on the semiconductor substrate 11, and then the photoresist film 14 is formed on the pad nitride film 13.
상기 패드 질화막(13)은 1000 내지 2000Å의 두께로 형성되며, 약 1010dyne/cm2의 정도의 스트레스(intrisic tensile stress)를 발생하게 된다. 만약, 반도체 기판상에 직접 패드 질화막(13)을 형성하게 되면 기판에 스트레스(compress stress)가 가해져서 기판에 결정결함을 일으키게 된다.The pad nitride layer 13 is formed to a thickness of 1000 to 2000 kPa, and generates a stress of about 10 10 dyne / cm 2 . If the pad nitride film 13 is directly formed on the semiconductor substrate, a stress is applied to the substrate to cause crystal defects on the substrate.
이를 방지하기 위하여, 완충층으로서 진성 응축 스트레스(intrinsic compress stress)를 갖는 패드 산화막을 기판과 패드 질화막사이에 형성한다.To prevent this, a pad oxide film having an intrinsic compress stress as a buffer layer is formed between the substrate and the pad nitride film.
패드 산화막(12)은 반도체 기판(11)을 열산화하여 대략 300Å의 두께로 형성하는데, 후속의 필드산화공정시 발생하는 버드빅에 의한 영향을 최소화하기 위하여 가능한 얇게 형성하는 것이 바람직하다.The pad oxide film 12 is thermally oxidized to form a thickness of approximately 300 kPa. The pad oxide film 12 is preferably formed as thin as possible in order to minimize the effects of Budvik generated during the subsequent field oxidation process.
도 1b를 참조하면, 상기 감광막(14)을 사진식각공정을 통해 패터닝하여 소자가 형성될 액티브 영역(A)과 소자분리막이 형성될 필드영역(F)을 한정한다.Referring to FIG. 1B, the photoresist 14 is patterned through a photolithography process to define an active region A in which a device is to be formed and a field region F in which a device isolation layer is to be formed.
도 1c를 참조하면, 상기 패터닝된 감광막(14)을 마스크로 하여 필드 영역(F)의 패드 질화막(13)을 반응성이온 에칭법(RIE)으로 건식식각한 다음 패드 산화막(12)을 식각하고, 남아있는 감광막(14) 패턴을 제거한다. 이때, 필드 영역(F)의 패드 패드 산화막(12)은 완전히 식각하지 않고 일부분이 남아있도록 식각하는데, 이는 기판손실을 방지하기 위함이다.Referring to FIG. 1C, the pad nitride layer 13 of the field region F is dry-etched by the reactive ion etching method (RIE) using the patterned photoresist 14 as a mask, and then the pad oxide layer 12 is etched. The remaining photoresist 14 pattern is removed. At this time, the pad pad oxide layer 12 of the field region F is etched so that a part of the pad pad oxide layer 12 is not etched completely, in order to prevent substrate loss.
도 1d를 참조하면, 상기 액티브 영역에 남아있는 패드 질화막(13)을 산화마스크로 이용하여 900 내지 1100℃의 온도에서 습식 산화공정을 수행하면 필드영역에 소자분리용 소자분리막(15)이 형성된다.Referring to FIG. 1D, when the wet oxidation process is performed at a temperature of 900 to 1100 ° C. using the pad nitride film 13 remaining in the active region as an oxide mask, the device isolation layer 15 for device isolation is formed in the field region. .
이때, 패드 질화막(13)은 산화제의 확산속도가 매우 느리기 때문에 내산화역할을 하기 때문에 필드 영역(F)에만 소자분리막(15)이 2000 내지 6000Å의 두께로 형성된다.At this time, since the pad nitride film 13 plays a role of oxidation resistance because the diffusion rate of the oxidant is very slow, the device isolation film 15 is formed in the field region F only to have a thickness of 2000 to 6000 mW.
도면상에는 도시되지 않았으나, 상기 소자분리막(15)을 형성한 다음, 패드 질화막은 인산용액(H3PO4)에서 제거하고, 패드 산화막(12)은 HF 계열의 용액에서 제거한 다음, 로코스공정인 습식산화공정시 발생된 각종 결함을 제거하기 위하여 액티브 영역에 희생산화막을 50 내지 300Å의 두께로 형성한다.Although not shown in the drawing, after the device isolation film 15 is formed, the pad nitride film is removed from the phosphate solution (H 3 PO 4 ), and the pad oxide film 12 is removed from the HF-based solution, In order to remove various defects generated during the wet oxidation process, a sacrificial oxide film is formed to have a thickness of 50 to 300 Pa in the active region.
그러나, 상기한 바와같은 필드산화공정(locos)을 이용한 소자분리막 형성방법은 필드산화공정중 H2O 및 O2와 같은 산화제(oxidant)가 패드 산화막(12)을 따라 횡방향으로 확산되면서 반도체 기판의 실리콘을 산화시키기 때문에, 필연적으로 버드빅이 발생한다.However, in the method of forming an isolation layer using a field oxidation process as described above, an oxidant such as H 2 O and O 2 diffuses along the pad oxide layer 12 laterally during the field oxidation process. Because it oxidizes silicon, Budvik inevitably occurs.
상기 버드빅은 상기 패드 산화막(12)의 두께가 두꺼울수록 산화제의 통로가 커지기 때문에 횡산화가 더 잘일어나 그의 길이가 길어지게 된다.The thicker the pad oxide film 12 is, the larger the passage of the oxidant becomes, so that the lateral oxidation is better, but the length thereof becomes longer.
상기 버드빅현상에 의해 공정마진이 감소하고, 실제의 소자분리영역은 증가하고 상대적으로 액티브 영역이 디자인상의 액티브 영역보다 감소시키기 때문에 반도체 소자의 특성을 저하시키는 문제점이 있었다.Due to the Budvik phenomenon, the process margin is reduced, the actual device isolation region is increased, and the active region is relatively reduced than the active region in the design, thereby deteriorating the characteristics of the semiconductor device.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서,버드빅의 영향을 감소시켜 줌으로써 공정마진을 확보할 수 있으며, 충분한 액티브 영역을 확보할 수 있어서 수율향상 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 소자분리방법을 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, it is possible to secure the process margin by reducing the impact of the bird, and to secure a sufficient active area to improve the yield and improve the electrical characteristics of the device It is an object of the present invention to provide a device isolation method of a semiconductor device.
도 1a 내지 도 1d는 종래의 반도체 소자의 소자분리막 형성방법을 설명하기 위한 도면,1A to 1D are views for explaining a method of forming a device isolation film of a conventional semiconductor device;
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 소자분리막을 형성하는 방법을 설명하기 위한 도면,2A to 2H are views for explaining a method of forming an isolation layer of a semiconductor device according to an embodiment of the present invention;
도 3a 내지 도 3c는 본 발명에서 사용되는 CSP 공정을 설명하기 위한 도면,3a to 3c are views for explaining the CSP process used in the present invention,
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
21 : 반도체 기판 22 : 패드 산화막21 semiconductor substrate 22 pad oxide film
23 : 패드 질화막 24 : 감광막23: pad nitride film 24: photosensitive film
25 : CSP용 케미칼 26 : 소자분리막25: CSP chemical 26: device isolation film
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 반도체 기판상에 패드 산화막과 패드 질화막을 형성하는 단계와; 상기 패드 질화막상에 감광막을 형성하는 단계와; 상기 감광막을 패터닝하여 필드 영역과 액티브 영역을 한정하는 단계와; 상기 패터닝된 감광막을 마스크로 하여 필드 영역의 패드 질화막을 일부분만 식각하는 단계와; 기판 전면에 걸쳐 CSP 공정을 수행하여 감광막의 스페이스 임계치수를 감소시키는 단계와; 상기 감광막을 마스크로 하여 필드 영역의 패드 질화막과 패드 산화막을 식각하는 단계와; 상기 감광막을 제거하는 단계와; 필드산화공정을 수행하여 필드 영역에 소자분리막을 형성하는 단계와; 상기 남아있는 패드 질화막과 패드 산화막을 식각하는 단계를 포함하는 반도체 소자의 소자분리방법을 제공하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention comprises the steps of forming a pad oxide film and a pad nitride film on a semiconductor substrate; Forming a photoresist film on the pad nitride film; Patterning the photoresist to define a field region and an active region; Etching a part of the pad nitride film in the field region using the patterned photoresist as a mask; Performing a CSP process over the entire surface of the substrate to reduce the space critical dimension of the photosensitive film; Etching the pad nitride film and the pad oxide film in the field region using the photosensitive film as a mask; Removing the photosensitive film; Forming a device isolation film in the field region by performing a field oxidation process; It is characterized in that it provides a device isolation method of a semiconductor device comprising the step of etching the remaining pad nitride film and the pad oxide film.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 소자분리방법을 설명하기 위한 도면이다.2A to 2H are diagrams for describing a device isolation method of a semiconductor device according to an embodiment of the present invention.
도 2a에 도시된 바와같이 반도체 기판(21)상에 열산화막인 패드 산화막(22)과 패드 질화막(23)을 순차적으로 형성한 다음, 도 2b에 도시된 바와같이 감광막(24)을 패드 질화막(23)상에 형성한다. 이때, 패드 산화막(22)은 100Å의 두께로 형성되고, 패드 질화막(23)은 900Å의 두께로 형성한다.As shown in FIG. 2A, a pad oxide film 22 and a pad nitride film 23, which are thermal oxide films, are sequentially formed on the semiconductor substrate 21, and then the photoresist film 24 is formed as a pad nitride film (as shown in FIG. 2B). 23) form. At this time, the pad oxide film 22 is formed to a thickness of 100 kPa, and the pad nitride film 23 is formed to a thickness of 900 kPa.
이어서, 사진식각공정을 통하여 상기 감광막(24)을 패터닝하여 소자가 형성될 액티브 영역(A)과 소자분리막이 형성될 필드영역(F)을 한정한다.Subsequently, the photoresist layer 24 is patterned through a photolithography process to define an active region A in which the device is to be formed and a field region F in which the device isolation layer is to be formed.
도 2c에 도시된 바와같이 상기 패터닝된 감광막(24)을 마스크로 하여 필드 영역의 패드 질화막을 식각한다. 이때, 상기 패드 질화막(23a)은 필드영역에서 완전히 제거되지 않고 소정 두께만큼 남아있도록 식각한다.As shown in FIG. 2C, the pad nitride film of the field region is etched using the patterned photoresist 24 as a mask. In this case, the pad nitride layer 23a is etched to remain at a predetermined thickness without being completely removed from the field region.
도 2d에 도시된 바와같이 기판전면에 CSP 공정을 위한 케미칼(25)을 코팅한다. 이어서 도 2e 에 도시된 바와같이, 재노광이나 베이킹공정을 통하여 상기 감광막을 팽창(swelling)시킴으로써 감광막(24a)의 스페이스 임계치수(space CD)를 도2d에서의 S1 크기보가 작은 S2 크기로 감소시키는 CSP 공정을 수행한다.As shown in FIG. 2D, the chemical 25 for the CSP process is coated on the entire surface of the substrate. Subsequently, as shown in FIG. 2E, by swelling the photoresist through re-exposure or baking, the space CD of the photoresist 24a is reduced to a size S2 having a smaller S1 size in FIG. 2D. Perform the CSP process.
CSP 공정은 CSP 용 케미칼이 전자빔이 조사된 부분에서는 감광막과 반응을 하지않고 전자빔이 조사되지 않은 부분에서는 감광막과 반응을 하여 감광막 패턴의 사이즈를 증가시키는 현상을 이용하여 감광막 패턴의 사이즈를 조절하는 공정을 말한다.The CSP process adjusts the size of the photoresist pattern by using a phenomenon that the CSP chemical does not react with the photoresist film at the portion where the electron beam is irradiated and reacts with the photoresist film at the portion where the electron beam is not irradiated, thereby increasing the size of the photoresist pattern. Say
이러한 CSP 공정을 도 3a 내지 도 3c를 참조하여 설명하면 다음과 같다.This CSP process will be described with reference to FIGS. 3A to 3C.
먼저, 도 3a에 도시된 바와같이 반도체 기판(31)상에 포토 레지스트와 같은 감광막패턴(32)을 형성한 다음 도 3b에 도시된 바와같이 CSP 용 케미칼(33)을 형성한다. 이어서, 가열후 DI 로 린스를 하면 CSP용 케미칼(34)이 포토 레지스트와 반응하여 도 3c와 같은 CSP용 케미칼(34)이 얻어진다.First, as shown in FIG. 3A, a photoresist pattern 32 such as a photoresist is formed on the semiconductor substrate 31, and then a CSP chemical 33 is formed as shown in FIG. 3B. Subsequently, rinsing with DI after heating causes the CSP chemical 34 to react with the photoresist to obtain a CSP chemical 34 as shown in FIG. 3C.
이때, CSP용 케미칼이 포토 레지스트와 반응하는 조건은 상기 가열공정뿐만 아니라 노광공정수행후 린스공정을 수행하여도 도 3c와 같은 CSP용 케미칼(34)을 얻을 수 있다. 또한, CSP 용 케미칼에 전자빔을 조사하면 전자빔이 조사된 부분은 포토레지스트와 반응하지 않고 나머지 부분은 포토 레지스트와 반응을 하게 된다.At this time, the conditions under which the CSP chemical reacts with the photoresist can be obtained not only the heating process but also the rinsing process after performing the exposure process, thereby obtaining the CSP chemical 34 shown in FIG. 3C. In addition, when the electron beam is irradiated to the CSP chemical, the portion irradiated with the electron beam does not react with the photoresist, and the remaining portion reacts with the photoresist.
도 2f 에 도시된 바와같이 DI 린스공정을 수행하여 감광막(24a)과 반응하지 않은 CSP 케미컬(25)을 제거한다. 이에 따라 필드영역에 남아있는 패드 질화막(23a)이 노출된다.As shown in FIG. 2F, a DI rinse process is performed to remove the CSP chemical 25 that has not reacted with the photosensitive film 24a. As a result, the pad nitride film 23a remaining in the field region is exposed.
이어서, 상기 CSP 공정을 수행한 다음에 감광막(24a)을 마스크로 하여 노출된 패드 질화막(23a)을 제거한 다음 그 하부의 패드 산화막을 식각한다. 이에 따라 필드 영역(F)의 기판이 노출되는데, CSP 공정을 수행함에 따라 필드영역(F)이 모두노출되는 것이 아니라 그의 일부분만이 노출되어진다.Subsequently, after the CSP process is performed, the exposed pad nitride layer 23a is removed using the photoresist layer 24a as a mask, and then the pad oxide layer below is etched. As a result, the substrate of the field region F is exposed. As the CSP process is performed, not all of the field region F is exposed, but only a portion thereof.
즉, 필드영역(F)에서 감광막(24a)의 감소된 임계치수만큼 패드 질화막(23b)가 남아있게 되고, 그에 따라 그하부의 패드 산화막(23a)도 일부분 남아있게 된다. 이때, 남아있는 패드 질화막(23b)은 그 두께가 100Å 정도된다.That is, in the field region F, the pad nitride film 23b remains as much as the reduced critical dimension of the photoresist film 24a, so that a part of the pad oxide film 23a below remains. At this time, the remaining pad nitride film 23b has a thickness of about 100 GPa.
도 2g를 참조하면, 남아있는 패드 질화막(23b)과 패드 산화막(22a)을 산화 마스크로 하여 필드산화공정을 수행하여 필드 영역(F)에 소자분리막(26)을 형성하고, 도 2h에 도시된 바와같이 남아있는 패드 산화막(22a)과 패드 질화막(23b)을 제거한다.Referring to FIG. 2G, the device isolation film 26 is formed in the field region F by performing a field oxidation process using the remaining pad nitride film 23b and the pad oxide film 22a as an oxidation mask, and as shown in FIG. 2H. As described above, the remaining pad oxide film 22a and the pad nitride film 23b are removed.
본 발명의 실시예에 따라 형성된 소자분리막(26)은 도2f 에 도시된 바와같이 산화마스크로 작용하는 패드 산화막(22a)과 패드 질화막(23b)이 종래와는 달리 필드 영역(F)을 완전히 노출시키도록 식각되는 것이 아니라, CSP 공정에 의해 스페이스 임계치수가 감소된 감광막(24b) 패턴을 마스크로 하여 식각되기 때문에 필드 영역을 완전히 노출시키지 않고 일부분만 노출시키게 된다.In the device isolation layer 26 formed according to the exemplary embodiment of the present invention, as illustrated in FIG. 2F, the pad oxide layer 22a and the pad nitride layer 23b, which serve as an oxide mask, completely expose the field region F, unlike in the related art. Rather than being etched to be used, a portion of the field region is exposed without being completely exposed since the etching is performed using the photoresist layer 24b pattern having a reduced space critical dimension as a mask by the CSP process.
따라서, 후속의 필드산화공정을 수행하더라도 필드 영역에 남아있는 패드 질화막(23b)으로 인하여 소자분리막(26) 형성시 버드빅이 액티브 영역까지 확장되어 형성되지 않는다. 그러므로 액티브 영역의 감소를 초래하지 않게 된다.Therefore, even when the subsequent field oxidation process is performed, Budvik does not extend to the active region when the device isolation layer 26 is formed due to the pad nitride layer 23b remaining in the field region. Therefore, the active area is not reduced.
또한, 종래에는 패드 산화막의 두께에 따라 소자분리막의 버드빅의 길이가 증가하기 때문에 패드 산화막의 두께를 가능한 한 박막으로 형성하였으나, 본 발명에서는 패드질화막이 그대로 남아있는 액티브 영역과 필드 영역중 패드 질화막이 일부분 남아있는 부분과 패드 질화막이 전부 제거된 부분의 산화속도가 서로 다르기 때문에 버드빅의 길이를 최소화하는 것이 가능하다. 따라서, 패드 질화막과 기판간의 스트레스 완충용 패드 산화막의 두께를 충분한 완충작용을 하도록 두껍게 형성하는 것도 가능하다.In addition, although the thickness of the bud oxide of the device isolation film increases according to the thickness of the pad oxide film, the pad oxide film is formed as thin as possible. It is possible to minimize the length of Budvik because the oxidation rate of the remaining portion and the portion where the pad nitride film is removed are different from each other. Therefore, it is also possible to form the thickness of the pad oxide film for stress buffer between the pad nitride film and the substrate so as to have sufficient buffering effect.
상기의 패드 산화막(22a)과 패드 질화막(23a)의 제거시, 패드 질화막(23b)은 인산용액(H3PO4)에서 제거하고, 패드 산화막(22a)은 HF 계열의 용액에서 제거한다.When the pad oxide film 22a and the pad nitride film 23a are removed, the pad nitride film 23b is removed from the phosphate solution H 3 PO 4 , and the pad oxide film 22a is removed from the HF-based solution.
상기한 바와같은 본 발명의 소자분리방법에 따르면, CSP 공정을 수행하여 감광막 패턴의 스페이스 임계치수를 감소시킨 다음 필드 산화공정을 수행하기 때문에 버드빅이 액티브 영역을 잠식하는 것을 방지할 수 있으므로, 충분한 액티브 영역을 확보할 수 있어서 소자의 전기적 특성을 향상시킬 수 있다.According to the device isolation method of the present invention as described above, since the CSP process reduces the space critical dimension of the photoresist pattern and then performs the field oxidation process, it is possible to prevent Budvik from encroaching on the active region. The active region can be secured, thereby improving the electrical characteristics of the device.
또한, 공정마진을 확보할 수 있으므로 공정을 용이하게 진행할 수 있는 이점이 있을 뿐만 아니라 CSP 공정에 따른 별도의 공정이 요구되지 않으므로 종래의 개선된 로코스공정에 비하여 원가절감효과를 기대할 수 있다.In addition, since the process margin can be secured, there is an advantage that the process can be easily proceeded, and a separate process according to the CSP process is not required, and thus a cost reduction effect can be expected as compared to the conventional improved LOCOS process.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063255A KR20010060813A (en) | 1999-12-28 | 1999-12-28 | Method for isolating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063255A KR20010060813A (en) | 1999-12-28 | 1999-12-28 | Method for isolating semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010060813A true KR20010060813A (en) | 2001-07-07 |
Family
ID=19630614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063255A KR20010060813A (en) | 1999-12-28 | 1999-12-28 | Method for isolating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010060813A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900243B1 (en) * | 2002-12-21 | 2009-06-02 | 주식회사 하이닉스반도체 | Method for forming bit line of semiconductor device |
-
1999
- 1999-12-28 KR KR1019990063255A patent/KR20010060813A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100900243B1 (en) * | 2002-12-21 | 2009-06-02 | 주식회사 하이닉스반도체 | Method for forming bit line of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| JPH0628282B2 (en) | Method for manufacturing semiconductor device | |
| KR100190363B1 (en) | Forming element isolation region in semiconductor device | |
| US5849626A (en) | Method for forming isolation region of semiconductor device | |
| KR20010060813A (en) | Method for isolating semiconductor device | |
| KR100196420B1 (en) | Method for forimg isolation region in semiconductor device | |
| KR100187676B1 (en) | Method of forming field oxide film in a semiconductor device | |
| KR0125312B1 (en) | Field oxidation method of semiconductor device | |
| KR940009578B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR19980053393A (en) | Manufacturing Method of Semiconductor Device | |
| KR100190371B1 (en) | Method of forming an element isolation oxide film in a semiconductor device | |
| KR0167600B1 (en) | Element isolation method of semiconductor apparatus | |
| KR100223758B1 (en) | Method of forming a device isolation film of semiconductor device | |
| KR100422960B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100256269B1 (en) | Semiconductor element field oxidation layer manufacturing method | |
| KR950012543B1 (en) | Method of forming field oxide in semiconductor device | |
| KR100353819B1 (en) | Method for manufacturing semiconductor device | |
| KR0146526B1 (en) | Method of forming insulating film for semiconductor device | |
| KR100249021B1 (en) | Semiconductor element isolating method | |
| KR100419877B1 (en) | Isolation method of semiconductor device | |
| KR100335776B1 (en) | Method for fabricating field oxide layer of semiconductor device | |
| KR20000003508A (en) | Method of forming isolation film of semiconductor device | |
| KR20000061061A (en) | Isolation method using silicon spacer | |
| KR19990031358A (en) | Device isolation method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |