KR20010045773A - Manufacturing method of transistor of semiconductor device having Ni silicide film - Google Patents
Manufacturing method of transistor of semiconductor device having Ni silicide film Download PDFInfo
- Publication number
- KR20010045773A KR20010045773A KR1019990049215A KR19990049215A KR20010045773A KR 20010045773 A KR20010045773 A KR 20010045773A KR 1019990049215 A KR1019990049215 A KR 1019990049215A KR 19990049215 A KR19990049215 A KR 19990049215A KR 20010045773 A KR20010045773 A KR 20010045773A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- drain
- source
- film
- nickel
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 title abstract description 8
- 229910021332 silicide Inorganic materials 0.000 title description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910021334 nickel silicide Inorganic materials 0.000 claims abstract description 31
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 24
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 60
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 208000012868 Overgrowth Diseases 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Abstract
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 니켈(Ni)을 이용하여 트랜지스터의 게이트 상표면 및 소스/ 드레인 표면에 실리사이드막을 형성하는 니켈 실리사이드막을 갖는 반도체 소자의 트랜지스터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a transistor of a semiconductor device having a nickel silicide film for forming a silicide film on the gate trademark surface and source / drain surface of a transistor using nickel (Ni).
반도체 소자의 집적도가 높아짐에 따라 소자의 크기가 급격히 감소하고 있다. 따라서, 신호의 지연 시간(delay time)을 감소시키기 위하여 비 저항(resistivity)이 낮은 물질을 널리 사용하고 있다. 특히, 트랜지스터의 게이트와 소스/ 드레인의 면 저항(sheet resistance)과 콘택 저항(contact resistance)을 낮추기 위하여, 비 저항이 매우 낮은 실리사이드(silicide) 물질에 대한 개발이 많이 이루어지고 있다. 트랜지스터의 게이트 상표면 및 소스/ 드레인 표면에 실리사이드막을 형성하기 위한 공정으로 살리사이드(salicide) 공정이 적용되고 있다.As the degree of integration of semiconductor devices increases, the size of devices decreases rapidly. Therefore, materials with low resistivity are widely used to reduce delay time of signals. In particular, in order to lower the sheet resistance and the contact resistance of the gate and the source / drain of the transistor, much development of silicide materials having a very low specific resistance has been made. A salicide process is applied as a process for forming a silicide film on the gate trademark surface and the source / drain surface of a transistor.
0.2㎛ 이하의 소자에서는 트랜지스터의 전기적 성능(performance)을 향상시키기 위하여 소스/ 드레인의 정션을 얕게(shallow junction) 형성하는 것과 동시에, 신호의 지연 시간 감소를 위하여 살리사이드 공정을 적용하여야 한다. 얕은 정션(shallow junction)에 살리사이드 공정을 적용할 경우, 정션 누설(junction leakage)이 취약해지는데, 이러한 정션 누설에 의한 트랜지스터의 특성 불량은 코발트(Co)를 사용하여 살리사이드 공정을 적용할 때 더욱 심각해진다.In a device having a thickness of 0.2 μm or less, a salicide process should be applied to form a shallow junction of a source / drain junction in order to improve the electrical performance of the transistor and to reduce a signal delay time. When the salicide process is applied to a shallow junction, the junction leakage is vulnerable. The defect of the transistor caused by the junction leakage is poor when the salicide process is applied using cobalt (Co). It gets worse.
따라서, 코발트(Co)를 사용한 살리사이드 공정에 비하여 실리콘(Si)의 소모(consume)양이 적으면서도 비 저항이 작은 니켈(Ni)을 사용한 살리사이드 공정을 적용함으로써 낮은 면 저항(Rs)과 양호한 정션 누설 특성을 동시에 갖는 샐로우 정션을 갖는 트랜지스터를 구현할 수 있다.Therefore, compared to the salicide process using cobalt (Co), a low surface resistance (Rs) and good resistance are achieved by applying a salicide process using nickel (Ni) which has a smaller amount of silicon (Si) and a smaller specific resistance. A transistor having a shallow junction having a junction leakage characteristic can be realized.
도 1은 게이트 상 표면과 소스/ 드레인 표면에 종래 방법으로 니켈 실리사이드막을 형성한 트랜지스터를 도시한 단면도로서, 니켈 실리사이드막은 게이트 스페이서 뿐만 아니라 필드 산화막 상부로까지 과다 성장되어 있다.1 is a cross-sectional view of a transistor in which a nickel silicide film is formed on a gate top surface and a source / drain surface by a conventional method, in which the nickel silicide film is overgrown not only to the gate spacer but also to the top of the field oxide film.
비활성 영역의 반도체 기판(10)에 트렌치형의 소자 분리막(12)을 형성한 후, 게이트 산화막(14), 게이트(16), 게이트 스페이서(18) 및 소스/ 드레인(20)을 갖는 트랜지스터를 형성한다. 이어서, 기판 전면 상에 니켈막을 증착한 후 열처리를 행함으로써 상기 게이트(16) 상표면 및 소스/ 드레인(20) 표면 각각에 게이트용 니켈 실리사이드막(22a)과 소스/ 드레인용 니켈 실리사이드막(22b)을 형성한다.After the trench isolation device 12 is formed in the semiconductor substrate 10 in the inactive region, a transistor having the gate oxide film 14, the gate 16, the gate spacer 18, and the source / drain 20 is formed. do. Subsequently, a nickel film is deposited on the entire surface of the substrate and then subjected to heat treatment, so that the gate nickel silicide film 22a and the source / drain nickel silicide film 22b are formed on the gate 16 and the surface of the source / drain 20, respectively. ).
니켈 살리사이드 공정을 CMOS에 적용할 경우, 상기 열처리 공정 시, NMOS에서 니켈 실리사이드막이 과다 성장하는 문제가 발생한다. 즉, NMOS의 게이트 상표면의 니켈 실리사이드막이 과다 성장하여 게이트 스페이서(18) 상단부로까지 확장되고 (A 참조), NMOS의 소스/ 드레인 표면의 니켈 실리사이드막이 과다 성장하여 필드 산화막(12) 상부로까지 확장된다 (B 참조). 이러한 과다 성장이 심화될 경우, 게이트와 소스 사이 및 게이트와 드레인 사이가 쇼트(short)되거나 활성 영역들 사이가 쇼트되는 문제가 유발하게 된다.When the nickel salicide process is applied to CMOS, a problem arises in that the nickel silicide film is excessively grown in the NMOS during the heat treatment process. That is, the nickel silicide film on the gate trademark surface of the NMOS is grown excessively and extends to the upper end of the gate spacer 18 (see A), and the nickel silicide film on the source / drain surface of the NMOS is grown excessively to the top of the field oxide film 12. Is expanded (see B). If such overgrowth is intensified, a problem arises that the short between the gate and the source and the gate and the drain is shorted or between the active regions.
그런데, 언급한 니켈 실리사이드의 과다 성장은 PMOS나 불순물이 도우프되지 않은 실리콘(undoped silicon)에서는 전혀 발생하지 않고 있어, N형 도펀트(dopant)가, 살리사이드 공정 시, 실리콘 원자들의 확산(diffusion)을 활성화시키는 작용을 하는 것으로 판단된다.However, the excessive growth of the nickel silicide mentioned above does not occur at all in PMOS or undoped silicon, so that the N-type dopant diffuses silicon atoms during the salicide process. It seems to act to activate the.
본 발명이 이루고자하는 기술적 과제는 니켈 실리사이드막의 과다 성장을 방지할 수 있는 니켈 실리사이드막을 갖는 트랜지스터의 제조 방법을 제공하는데 있다.An object of the present invention is to provide a method of manufacturing a transistor having a nickel silicide film capable of preventing excessive growth of the nickel silicide film.
도 1은 게이트 상 표면과 소스/ 드레인 표면에 종래 방법으로 니켈 실리사이드막을 형성한 트랜지스터를 도시한 단면도로서, 니켈 실리사이드막은 게이트 스페이서 뿐만 아니라 필드 산화막 상부로까지 과다 성장되어 있다.1 is a cross-sectional view of a transistor in which a nickel silicide film is formed on a gate top surface and a source / drain surface by a conventional method, in which the nickel silicide film is overgrown not only to the gate spacer but also to the top of the field oxide film.
도 2 내지 도 4는 게이트 상 표면과 소스/ 드레인 표면에 니켈 실리사이드막을 형성하는 본 발명의 일 실시 예에 의한 트랜지스터 제조 방법을 공정순서별로 설명하기 위해 도시한 단면도들로서, 니켈 실리사이드막이 과다하게 성장하는 것을 방지한다.2 to 4 are cross-sectional views illustrating a method of fabricating a transistor according to an exemplary embodiment of the present invention in which a nickel silicide layer is formed on a gate top surface and a source / drain surface, and the nickel silicide layer is excessively grown. To prevent them.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 트랜지스터 제조 방법은, 게이트 및 소스/ 드레인을 갖는 트랜지스터를 형성하는 단계와, 상기 게이트 및 소스/ 드레인 상에 각각 불순물이 도우프되지 않은 게이트용 완충막과 불순물이 도우프되지 않은 소스/ 드레인용 완충막을 형성하는 단계와, 상기 게이트용 완충막과 소스/ 드레인용 완충막 상에 각각 게이트용 산화막과 소스/ 드레인용 산화막을 형성하는 단계와, 기판 전면 상에 니켈을 증착하여 니켈막을 형성한 후, 열처리를 행함으로써 상기 게이트 상에는 게이트용 니켈 실리사이드막을 형성하고, 상기 소스/ 드레인 상에는 소스/ 드레인용 니켈 실리사이드막을 형성하는 단계와, 반응하지 않고 남은 니켈막을 제거하는 단계를 구비하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a transistor manufacturing method comprising: forming a transistor having a gate and a source / drain; a gate buffer layer on which the impurities are not doped, respectively, on the gate and the source / drain; Forming a source / drain buffer film which is not doped with impurities, forming a gate oxide film and a source / drain oxide film on the gate buffer film and the source / drain buffer film, respectively, By depositing nickel to form a nickel film, and then performing a heat treatment to form a gate nickel silicide film on the gate, a source / drain nickel silicide film on the source / drain, and removing the nickel film remaining without reaction. Characterized in that it comprises a step.
상기 게이트용 완충막과 소스/ 드레인용 완충막은 실리콘, 게르마늄 또는 실리콘 게르마늄으로 구성되며, 상기 게이트용 산화막 및 소스/ 드레인용 산화막은 SPM, SC1 등과 같은 케미컬을 이용하여 형성한다.The gate buffer film and the source / drain buffer film are made of silicon, germanium, or silicon germanium, and the gate oxide film and the source / drain oxide film are formed using chemicals such as SPM and SC1.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements.
도 2 내지 도 4는 게이트 상 표면과 소스/ 드레인 표면에 니켈 실리사이드막을 형성하는 본 발명의 일 실시 예에 의한 트랜지스터 제조 방법을 공정순서별로 설명하기 위해 도시한 단면도들로서, 니켈 실리사이드막이 과다하게 성장하는 것을 방지한다. 도 2 내지 도 4에서는 NMOS 트랜지스터만을 도시하였으나, 본 발명은 NMOS만을 형성하는 공정뿐만 아니라 NMOS와 PMOS 모두를 구비하는 CMOS 형성 공정에도 적용할 수 있음은 물론이다.2 to 4 are cross-sectional views illustrating a method of fabricating a transistor according to an exemplary embodiment of the present invention in which a nickel silicide layer is formed on a gate top surface and a source / drain surface, and the nickel silicide layer is excessively grown. To prevent them. 2 to 4 illustrate only the NMOS transistor, the present invention can be applied not only to the process of forming the NMOS but also to the process of forming a CMOS including both the NMOS and the PMOS.
본 발명의 일 실시 예에서는 니켈 실리사이드막의 과다 성장 문제를 해결하기 위하여, 니켈을 사용한 살리사이드 공정 시, 니켈 증착 전 공정에서 실리콘 표면 (즉, 게이트 상표면 및 소스/ 드레인 표면)을 전처리 한다. 이때, 전처리 공정은 상기 게이트 상표면 및 소스/ 드레인 표면에만 선택적으로 불순물이 도우프되지 않은 실리콘막을 증착한 후 이 실리콘막 상에 산화막을 형성하는 공정으로, 살리사이드 공정 시, 게이트 및 소스/ 드레인 내에 도우프되어 있는 N형 도펀트에 의해 실리콘 원자들의 확산이 활성화되지 않도록 하는 것이다. 즉, 니켈 원자는 N형 도펀트가 도우프되어 있는 게이트 및 소스/ 드레인의 실리콘 원자와 결합하지 않고, 그 상부에 형성된 불순물이 도우프되지 않는 실리콘막을 구성하는 실리콘 원자와 결합하므로 N형 도펀트에 의해 실리콘 원자들의 확산이 활성화되는 일은 발생하지 않는다.In an embodiment of the present invention, in order to solve the problem of overgrowth of the nickel silicide layer, the silicon surface (ie, the gate trademark surface and the source / drain surface) is pretreated in the salicide process using nickel during the nickel deposition process. At this time, the pretreatment process is a process of depositing a silicon film which is not doped with impurities selectively only on the gate trademark surface and the source / drain surface, and then forming an oxide film on the silicon film. The diffusion of the silicon atoms is not activated by the N-type dopant doped in it. That is, the nickel atoms do not bond with the silicon atoms of the gate and the source / drain where the N-type dopant is doped, and the impurities formed thereon do not bond with the silicon atoms constituting the undoped silicon film. The diffusion of silicon atoms is not activated.
먼저, 도 2를 참조하면, 반도체 기판(30)의 비활성 영역에, 예컨대 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation; STI) 방식으로 트렌치형 소자 분리막(32)을 형성하고, 게이트 산화막(34)을 성장시키고 다결정실리콘막과 같은 게이트 형성 물질층을 증착한 후 이를 패터닝하여 게이트(36)를 형성한다. 이어서, 기판 전면 상에 산화막을 형성한 후 이를 이방성 식각함으로써 상기 게이트(36)와 게이트 산화막(34) 측벽에 게이트 스페이서(38)를 형성하고, 예컨대 붕소(P)와 같이 N형 불순물 이온을 주입하여 상기 게이트(36) 양측의 반도체 기판(30) 표면 근방에 소스/ 드레인(40)을 형성한다.First, referring to FIG. 2, a trench type isolation layer 32 is formed in an inactive region of the semiconductor substrate 30, for example, by a shallow trench isolation (STI) method, and the gate oxide layer 34 is grown. And a gate forming material layer such as a polysilicon film is deposited and then patterned to form a gate 36. Subsequently, an oxide film is formed on the entire surface of the substrate, and then anisotropically etched to form a gate spacer 38 on the sidewalls of the gate 36 and the gate oxide film 34, and implanting N-type impurity ions such as boron (P). The source / drain 40 is formed near the surface of the semiconductor substrate 30 on both sides of the gate 36.
도 3을 참조하면, 상기 게이트(36) 상표면 및 소스/ 드레인 표면(40)에 불순물이 도우프되지 않은 실리콘(undoped Si)을 선택적으로 증착하여 상기 게이트(36) 상 표면에는 박막의 게이트용 실리콘막(42a)을 형성하고, 상기 소스/ 드레인(40) 표면에는 박막의 소스/ 드레인용 실리콘막(42b)을 형성한다. 이때, 상기 불순물이 도우프되지 않은 실리콘막 외에 불순물이 도우프되지 않은 게르마늄(Ge)막 또는 실리콘 게르마늄(SiGe)막을 형성할 수도 있으며, 상기 박막은 500Å 이하의 두께이다.Referring to FIG. 3, an undoped Si is selectively deposited on the trademark surface of the gate 36 and the source / drain surface 40 to form a thin film gate on the surface of the gate 36. A silicon film 42a is formed, and a thin film source / drain silicon film 42b is formed on the surface of the source / drain 40. In this case, a germanium (Ge) film or a silicon germanium (SiGe) film which is not doped with an impurity may be formed in addition to the silicon film which is not doped with the impurity, and the thin film is 500 Å or less in thickness.
도 4를 참조하면, SPM, SC1 등과 같은 케미컬(chemical)을 이용하여 상기 게이트용 실리콘막(42a)과 소스/ 드레인용 실리콘막(42b) 표면에 각각, 예컨대 50Å 정도의 박막의 게이트용 산화막(44a)과 박막의 소스/ 드레인용 산화막(44b)을 형성한다.Referring to FIG. 4, a thin film gate oxide film (for example, about 50 microseconds) is formed on the surfaces of the gate silicon film 42a and the source / drain silicon film 42b using chemicals such as SPM and SC1, respectively. 44a) and a thin film source / drain oxide film 44b are formed.
도 5를 참조하면, 산화막이 형성되어 있는 기판 전면 상에 니켈(Ni)을 증착하여 니켈막(미도시)을 형성한 후 열처리를 행함으로써 상기 니켈막을 구성하는 니켈 원자와 산화막(44a,44b) 및 실리콘막(42a,42b)을 구성하는 실리콘 원자가 결합하여 상기 게이트(36) 상 표면에는 게이트용 니켈 실리사이드막(46a)을 형성하고, 상기 소스/ 드레인(40) 표면에는 소스/ 드레인용 니켈 실리사이드막(46b)을 형성한다. 이 후, 실리콘 원자와 결합하지 않고 니켈 상태로 남아 있는 니켈막 (게이트 스페이서(38) 상부와 소자 분리막(32) 상부에 존재)을 습식 스트립(wet strip) 공정을 이용하여 제거한다.Referring to FIG. 5, nickel atoms and oxide films 44a and 44b constituting the nickel film are formed by depositing nickel (Ni) on the entire surface of the substrate on which the oxide film is formed to form a nickel film (not shown) and then performing heat treatment. And silicon atoms constituting the silicon films 42a and 42b are bonded to form a gate nickel silicide film 46a on the gate 36 and a source / drain nickel silicide on the source / drain 40 surface. A film 46b is formed. Thereafter, the nickel film (which is present on the gate spacer 38 and the device isolation layer 32) that remains in the nickel state without being bonded to the silicon atoms is removed using a wet strip process.
본 발명에 의한 니켈 실리사이드막을 갖는 트랜지스터 제조 방법에 의하면, 니켈을 사용한 살리사이드 공정 시, N형 도펀트에 의해 실리콘 원자들의 확산이 활성화되어 니켈 실리사이드가 과다하게 성장하는 것을 방지하기 위해, 불순물이 도우프되지 않은 실리콘막이나 산화막과 니켈 원자가 결합하도록 함으로써 실리콘 원자의 확산에 의한 니켈 실리사이드막의 과다 성장을 방지할 수 있다According to the transistor manufacturing method having a nickel silicide film according to the present invention, during the salicide process using nickel, impurities are doped to prevent diffusion of silicon atoms by an N-type dopant to prevent excessive growth of nickel silicide. By allowing the unbonded silicon film or oxide film and the nickel atoms to be bonded, it is possible to prevent excessive growth of the nickel silicide film due to the diffusion of the silicon atoms.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990049215A KR20010045773A (en) | 1999-11-08 | 1999-11-08 | Manufacturing method of transistor of semiconductor device having Ni silicide film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990049215A KR20010045773A (en) | 1999-11-08 | 1999-11-08 | Manufacturing method of transistor of semiconductor device having Ni silicide film |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010045773A true KR20010045773A (en) | 2001-06-05 |
Family
ID=19619021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990049215A KR20010045773A (en) | 1999-11-08 | 1999-11-08 | Manufacturing method of transistor of semiconductor device having Ni silicide film |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010045773A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100678314B1 (en) * | 2004-12-15 | 2007-02-02 | 동부일렉트로닉스 주식회사 | Manufacturing method for semiconductor device having low contact resistance |
KR100738066B1 (en) * | 2003-12-01 | 2007-07-12 | 삼성전자주식회사 | Method of forming silicide film having excellent thermal stability, semiconductor device and semiconductor memory device comprising silicide film formed by the same, and methods of manufacturing the same |
KR100870176B1 (en) * | 2003-06-27 | 2008-11-25 | 삼성전자주식회사 | Nickel alloy salicide process, Methods of fabricating a semiconductor device using the same, nickel alloy silicide layer formed thereby and semiconductor devices fabricated using the same |
US7791146B2 (en) | 2006-09-20 | 2010-09-07 | Samsung Electronics Co., Ltd. | Semiconductor device including field effect transistor and method of forming the same |
-
1999
- 1999-11-08 KR KR1019990049215A patent/KR20010045773A/en not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100870176B1 (en) * | 2003-06-27 | 2008-11-25 | 삼성전자주식회사 | Nickel alloy salicide process, Methods of fabricating a semiconductor device using the same, nickel alloy silicide layer formed thereby and semiconductor devices fabricated using the same |
US7781322B2 (en) | 2003-06-27 | 2010-08-24 | Samsung Electronics Co., Ltd. | Nickel alloy salicide transistor structure and method for manufacturing same |
KR100738066B1 (en) * | 2003-12-01 | 2007-07-12 | 삼성전자주식회사 | Method of forming silicide film having excellent thermal stability, semiconductor device and semiconductor memory device comprising silicide film formed by the same, and methods of manufacturing the same |
KR100678314B1 (en) * | 2004-12-15 | 2007-02-02 | 동부일렉트로닉스 주식회사 | Manufacturing method for semiconductor device having low contact resistance |
US7791146B2 (en) | 2006-09-20 | 2010-09-07 | Samsung Electronics Co., Ltd. | Semiconductor device including field effect transistor and method of forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8536653B2 (en) | Metal oxide semiconductor transistor | |
KR100546369B1 (en) | High integrated semiconductor device with silicide layer securing contact margin and method for manufacturing the same | |
US6906360B2 (en) | Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions | |
US5780349A (en) | Self-aligned MOSFET gate/source/drain salicide formation | |
US7545006B2 (en) | CMOS devices with graded silicide regions | |
US6624478B2 (en) | High mobility transistors in SOI and method for forming | |
KR20070085699A (en) | Method for forming self-aligned dual fully silicided gates in cmos devies | |
US20070096201A1 (en) | Single mask scheme method and structure for integrating PMOS and NMOS transistors using strained silicon | |
KR980011938A (en) | A method of making self-aligned polysides using a planarized layer of material to expose a polysilicon structure to sequentially deposited metal layers reacted to form metal silicides | |
KR20070069184A (en) | Transistor structure with dual trench for optimized stress effect and method thereof | |
US7550356B2 (en) | Method of fabricating strained-silicon transistors | |
US7709336B2 (en) | Metal hard mask method and structure for strained silicon MOS transistors | |
JP2008500721A (en) | Planar dual gate semiconductor device | |
US8053844B2 (en) | Hybrid orientation scheme for standard orthogonal circuits | |
US20090057755A1 (en) | Spacer undercut filler, method of manufacture thereof and articles comprising the same | |
KR20010045773A (en) | Manufacturing method of transistor of semiconductor device having Ni silicide film | |
JP4504727B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010141102A (en) | Semiconductor device and method of manufacturing the same | |
KR20000032293A (en) | Method for manufacturing semiconductor memory device | |
US20080142884A1 (en) | Semiconductor device | |
JP2003046078A (en) | Mos transistor and forming method therefor | |
US7399702B2 (en) | Methods of forming silicide | |
JP3061118B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101085910B1 (en) | Method for manufacturing a semiconductor device | |
US7253472B2 (en) | Method of fabricating semiconductor device employing selectivity poly deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |