KR20000056503A

KR20000056503A - Menufacture methode of PDP

Info

Publication number: KR20000056503A
Application number: KR1019990005869A
Authority: KR
Inventors: 박영찬; 신교진
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1999-02-23
Filing date: 1999-02-23
Publication date: 2000-09-15

Abstract

PURPOSE: A method for fabricating a plasma display panel is to enhance the evenness of a dielectric layer and a protective layer, thereby preventing damage of the protective layer during the attaching process of the panel. CONSTITUTION: A method for fabricating a plasma display panel comprises the steps of: forming a transparent electrode(6) of a selected pattern on a substrate(1); forming a first dielectric layer(8a) on the entire surface of the substrate including the transparent electrode; patterning the first dielectric layer; forming a metal electrode(7) on the patterned dielectric layer; forming a second dielectric layer(8b) on the entire surface of the resultant substrate; and forming on the second dielectric layer a protective layer(9) for protecting the second dielectric layer from the damage due to damage of the discharge.

Description

Manufacturing method of plasma display panel {Menufacture methode of PDP}

본 발명은 플라즈마 표시패널(Plasma Display Panel;이하 "PDP"라 칭함)에 관한 것으로서, 더욱 상세하게는 소정의 방전공간을 사이에 두고 합착되는 두 기판간의 평탄도를 향상시켜 합착후의 PDP구동시 안정적인 방전을 이루기 위한 기판 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (hereinafter referred to as a "PDP"), and more particularly, improves the flatness between two substrates bonded to each other with a predetermined discharge space therebetween, thereby ensuring stable operation during PDP operation. It relates to a substrate manufacturing method for achieving a discharge.

일반적으로, PDP는 내부의 기체 방전현상을 이용하여 화상을 표시하는 발광형 소자의 일종으로서, 각 셀마다 액티브 소자를 장착할 필요가 없어 제조 공정이 간단하고, 화면의 대형화가 용이하며, 응답속도가 빨라 대형 화면을 가지는 직시형 화상표시장치의 용도에 사용되고 있다.In general, a PDP is a light emitting device that displays an image by using an internal gas discharge phenomenon, and there is no need to mount an active device for each cell, so the manufacturing process is simple, the screen is easy to be enlarged, and the response speed is high. It is fast and is used for the use of the direct view type image display apparatus which has a large screen.

또한, PDP는 대형(40∼60인치)의 표시소자영역에서 각광을 받고 있는데, 2개의 유리기판이 프리트그라스에 의해 밀봉된 상태의 구조이며, 그 밀봉된 구조내부에는 가스가 100∼600 Torr의 압력으로 채워져 가스방전을 일으키게 된다.In addition, the PDP is in the spotlight in a large (40 to 60 inch) display element region, in which two glass substrates are sealed by frit glass, and inside the sealed structure, gas is 100 to 600 Torr. It is filled with pressure, causing a gas discharge.

즉, 패널의 화상 표시부에서는 복수의 전극간의 교차부에서 격벽에 의해 구분되는 다수의 화소(셀)를 이루게 되는데, 구동시는 교차되는 전극간에 100볼트이상의 전압을 인가하고 가스를 글로우 방전시켜서 그 때의 발광을 이용하여 화상을 표시하게 된다. 이와 같이 구성되는 패널부가 구동부와 결합하여 하나의 표시소자로써 역할을 한다.That is, in the image display unit of the panel, a plurality of pixels (cells) separated by partition walls are formed at the intersections of the plurality of electrodes. During driving, a voltage of 100 volts or more is applied between the intersecting electrodes and the gas is glow discharged. The light is emitted to display an image. The panel unit configured as described above is combined with the driving unit to serve as one display element.

이와 같은 PDP는 각 셀에서 방전에 관여하는 전극의 수, 방전원리 등에 따라 여러가지 종류가 있는데, 이하에서는 도 1 내지 도 3에 제시된 장치를 종래 기술에 따른 3전극 면방전형 PDP의 한 예로서 설명한다.There are various kinds of such PDPs depending on the number of electrodes involved in the discharge in each cell, the discharge principle, and the like. Hereinafter, the apparatus shown in FIGS. 1 to 3 will be described as an example of a three-electrode surface discharge type PDP according to the prior art. .

도 1은 PDP의 상, 하기판 분리구조를 나타낸 것으로 구성을 살펴보면, 화상의 표시면인 상부기판(1)과 후면을 이루는 하부기판(2)이 일정거리를 사이에 두고 합착되게 된다.1 illustrates a top and bottom plate separation structure of the PDP. When the structure is examined, the upper substrate 1, which is the display surface of the image, and the lower substrate 2 constituting the rear surface are bonded to each other with a predetermined distance therebetween.

상부기판(1)에는 하나의 화소에서 상호간 방전에 의해 셀의 발광을 유지하기 위해 2개가 한 쌍을 이루는 복수의 방전 유지전극(6,7)과, 방전 유지전극(6,7)의 방전전류를 제한하고 전극쌍 간을 절연 시켜주는 유전층(8)이 형성되고, 그 위에는 방전현상에 의해 유전층(8)이 손상을 입어 수명이 감소하는 것을 방지하기 위한 보호층(9)이 증착된다.The upper substrate 1 includes a plurality of pairs of discharge sustain electrodes 6 and 7 and discharge currents of the discharge sustain electrodes 6 and 7 in order to maintain light emission of cells by mutual discharge in one pixel. A dielectric layer 8 is formed to limit the insulation and insulate the electrode pairs, and a protective layer 9 is deposited thereon to prevent the dielectric layer 8 from being damaged by the discharge phenomenon and reducing its life.

하부기판(2)은 복수개의 방전공간 즉, 셀 사이를 구분하는 격벽(3)과, 격벽(3)과 평행한 방향으로 형성되며 방전 유지전극(6,7)과 교차되는 부위에서 어드레스 방전을 수행하여 진공자외선을 발생시키게 되는 어드레스 전극(4)과, 각 방전셀의 내부면 중 양측 격벽(3)면과 배면기판(2)면에 형성되어 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 형광체(5)로 이루어진다.The lower substrate 2 is formed of a plurality of discharge spaces, that is, partitions 3 separating the cells and parallel to the partitions 3 and intersects with the discharge sustain electrodes 6 and 7. Is formed on the address electrode 4 to generate vacuum ultraviolet rays, and on both side partition walls 3 and the rear substrate 2 surface of the inner surfaces of each discharge cell to emit visible light for image display during address discharge. It consists of phosphor 5.

특히, 상부기판(1)에 형성되는 방전 유지전극은, 방전셀의 개구율 저하를 방지하기 위하여 산화인듐 또는 산화주석을 약 300㎛의 전극폭으로 증착한 투명전극(ITO;6)과, 투명전극(6)으로 인한 전압강하를 개선하기 위해 일측에서 약 50∼100㎛의 전극폭을 갖는 금속전극(BUS;7)으로 2중 구조를 이루게 되는데, 이러한 2중 구조는 공정비용이 더 소요되며, 각각의 전극층을 별도로 에칭해야 하므로 에칭프로세스가 복잡하여 전극 페이스트(paste)를 인쇄하는 단일 전극 구조를 사용하기도 한다.In particular, the discharge sustaining electrode formed on the upper substrate 1 includes a transparent electrode (ITO) 6 in which indium oxide or tin oxide is deposited at an electrode width of about 300 μm in order to prevent a decrease in the aperture ratio of the discharge cell, and a transparent electrode. In order to improve the voltage drop due to (6), a double structure is formed of a metal electrode (BUS) 7 having an electrode width of about 50 to 100 μm on one side, and such a double structure requires more processing cost, Since each electrode layer must be etched separately, the etching process is complicated and a single electrode structure for printing an electrode paste is also used.

도 2는 상기와 같이 구성되는 상, 하부 기판을 합착시킨 후의 임의의 셀 단면을 도시한 것으로 방전원리의 이해를 돕기위해 하부기판을 90도 회전하여 나타낸 도이다.2 is a cross-sectional view of an arbitrary cell after bonding the upper and lower substrates configured as described above, and the lower substrate is rotated 90 degrees to help understand the discharge principle.

이와 같이 이루어진 종래의 기술에 따른 PDP 제조공정을 도 3을 참조하여 간략히 살펴보기로 한다.The PDP manufacturing process according to the related art made as described above will be briefly described with reference to FIG. 3.

먼저, 상부기판(1)상에 방전 유지전극을 이루는 투명전극(6)과 금속전극(7)을 각각 일정간격으로 패턴 형성한 후, 500℃ 이상에서 소성공정을 거치고, 그 위에 벽전하를 발생시켜 구동전압을 떨어뜨리기 위한 유전층(8)을 형성한다. 이때의 유전층은 산화규소(SiO2) 및 산화납(PbO)이 주성분을 이루고 있다.First, a transparent electrode 6 and a metal electrode 7 constituting the discharge sustaining electrode are patterned on the upper substrate 1 at regular intervals, and then subjected to a firing process at 500 ° C. or higher to generate wall charge thereon. To form a dielectric layer 8 for lowering the driving voltage. At this time, the dielectric layer is composed mainly of silicon oxide (SiO 2) and lead oxide (PbO).

그리고 유전층(8)의 형성이 완료되면 또 한 번 고온에서의 소성공정을 거친후, 방전시 발생하는 스퍼트링으로 부터 유전층(8)을 보호하기 위하여 보호층(9)을 기판 전면에 형성하게 되는데, 보호층(9)은 일반적으로 산화마그네슘(MgO)을 사용하게 된다.When the formation of the dielectric layer 8 is completed, the firing process at a high temperature is further performed, and then a protective layer 9 is formed on the entire surface of the substrate to protect the dielectric layer 8 from sputtering generated during discharge. In general, the protective layer 9 uses magnesium oxide (MgO).

하부기판(2)을 포함하는 하부구조의 형성공정은 생략하기로 한다.The process of forming the lower structure including the lower substrate 2 will be omitted.

그리고 완성된 상부구조와 하부구조를 프리트그라스에 의해 봉합하면 밀봉된 내부에 공간이 형성된다. 가스주입 유리관을 이용하여 이 공간내의 공기를 빼내고, 배기공정을 거쳐 내부진공을 이룬 후 유리관을 열로 봉합시켜 완전한 밀봉공간을 형성하게 되는 것이다.When the finished superstructure and the substructure are sealed by frittgrass, a space is formed in the sealed interior. The air in this space is drawn out by using a gas injection glass tube, the internal vacuum is made through the exhaust process, and the glass tube is sealed with heat to form a complete sealing space.

상기와 같은 구조를 이루는 종래 기술에 따른 PDP중 특히 상부구조에 있어서, 상부기판(1)의 방전 유지전극 중 금속전극(7) 위치를 따라 보호층(9)이 돌출되게 되어 상/하 기판(1,2)의 합착 공정 시 도 4의 (가)에 나타낸 바와 같이 공간이 발생하게 되는데, PDP 구동시 이러한 공간을 통해 하전체들이 인근 셀로 이동하여 오방전을 일으키는 문제점이 있었다.In the upper structure of the PDP according to the prior art, which forms the above structure, the protective layer 9 protrudes along the position of the metal electrode 7 of the discharge sustaining electrode of the upper substrate 1 so that the upper and lower substrates ( As shown in (a) of FIG. 4 during the bonding process of 1) and 2), a space is generated during the PDP driving, and thus, charges are moved to neighboring cells through this space, thereby causing a false discharge.

또한, 상기 공간 발생을 방지하기 위하여 상/하기판(1,2)을 무리하게 합착시키게 되면, 금속전극(7)으로 인해 돌출되는 보호층(9)의 일부분이 하부기판(2)의 격벽(3) 상단부와 집중적으로 맞닿게 되면서 결과적으로 도 4의 (나)에 나타낸 바와 같이 금속전극 부분의 보호층(9)이 손상되어 유전층(8)이 방전공간으로 노출되는 현상이 나타나게 되는데 이는 PDP구동시 이상 방전의 원인이 되기도 한다.In addition, when the upper and lower substrates 1 and 2 are forcibly bonded together to prevent the occurrence of space, a part of the protective layer 9 protruding by the metal electrode 7 may be a partition wall of the lower substrate 2. 3) As a result of intensive contact with the upper end, as a result, as shown in FIG. 4B, the protective layer 9 of the metal electrode part is damaged and the dielectric layer 8 is exposed to the discharge space. It may also cause abnormal discharge.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로, 상부기판을 포함하는 상부구조의 유전층 및 보호층 평탄도를 향상시켜 상/하기판의 합착공정 시 격벽과의 접촉에 의한 보호층 손상 및 인접 셀간의 하전체 이동 공간발생을 미연에 방지할 수 있는 PDP의 기판 제조방법을 제공하는데 목적이 있다.The present invention is proposed to solve the problems of the prior art as described above, by improving the flatness of the dielectric layer and the protective layer of the upper structure including the upper substrate by contact with the partition wall during the bonding process of the upper and lower substrates It is an object of the present invention to provide a substrate manufacturing method of a PDP that can prevent a protective layer damage and generation of charge transfer space between adjacent cells in advance.

도 1은 일반적인 PDP의 상/하기판 분리 사시도.1 is a perspective view of the upper and lower substrate separation of a typical PDP.

도 2는 종래 기술에 따른 PDP의 하부기판을 90도 회전시킨 셀 단면도.2 is a cross-sectional view of a cell rotated 90 degrees of a lower substrate of the PDP according to the prior art;

도 3은 종래 기술에 따른 상부기판 형성 공정도3 is an upper substrate forming process diagram according to the prior art

도 4는 종래 기술에 따른 상/하기판간 합착상태를 도시한 것으로,4 is a view illustrating a bonding state between upper and lower substrates according to the prior art,

(가)는 기판간 공간 발생 상태도.(A) is a state of space generation between substrates.

(나)는 보호층이 손상된 상태도.(B) The protective layer is also damaged.

도 5는 본 발명의 실시예에 따른 상부기판 형성 공정도.5 is a process of forming the upper substrate according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 상/하기판 합착 상태도.Figure 6 is an upper / lower substrate bonded state in accordance with an embodiment of the present invention.

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

1 : 상부기판 , 2 : 하부기판 , 3 : 격벽 , 6 : 투명전극1: upper substrate, 2: lower substrate, 3: partition wall, 6: transparent electrode

7 : 금속전극 , 8a : 하부유전층 , 8b : 상부유전층 , 9 : 보호층7: metal electrode, 8a: lower dielectric layer, 8b: upper dielectric layer, 9: protective layer

10 : 포토레지스트(P/R)막10: photoresist (P / R) film

상기와 같은 목적을 실현하기 위한 본 발명은,The present invention for realizing the above object,

(1) 기판면에 일정 패턴의 투명전극을 형성하는 단계;(1) forming a transparent electrode of a predetermined pattern on the substrate surface;

(2) 상기 투명전극을 포함하는 기판의 전체면에 제1유전층을 형성하는 단계;(2) forming a first dielectric layer on the entire surface of the substrate including the transparent electrode;

(3) 상기 투명전극 위치상의 제1유전층을 일정 패턴으로 에칭하는 단계;(3) etching the first dielectric layer on the transparent electrode position in a predetermined pattern;

(4) 상기 에칭된 위치를 따라 금속전극을 형성하는 단계;(4) forming a metal electrode along the etched position;

(5) 제2유전층을 기판 전체면에 형성하는 단계; 및(5) forming a second dielectric layer on the entire surface of the substrate; And

(6) 상기 제2유전층을 방전에 의한 손상으로 부터 보호하기 위한 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 플라즈마 표시패널의 제조공정에 의해 달성될 수 있다.And (6) forming a protective layer for protecting the second dielectric layer from damage caused by discharge.

여기서, 상기 금속전극은, 제1유전층과 동일한 높이로 형성시키는 것이 바람직하다.Here, the metal electrode is preferably formed at the same height as the first dielectric layer.

이와 같이 하면, 기판상의 제1유전층(이하, "하부유전층"이라 칭함)이 방전전극간의 공간을 채워주는 역할을 하게 되어 이후에 형성되는 제2유전층(이하, "상부유전층"이라 칭함) 및 보호층의 평탄도가 크게 향상될 수 있게된다.In this way, the first dielectric layer (hereinafter referred to as "lower dielectric layer") on the substrate serves to fill the space between the discharge electrodes, thereby forming a second dielectric layer (hereinafter referred to as "upper dielectric layer") and protection. The flatness of the layer can be greatly improved.

그 결과, 기판 합착시 인접 셀간의 하전체 이동에 따른 오방전 발생을 방지하고, 다른 부위와의 마찰 또는 접촉에 의한 보호층 손상에 따른 이상방전이 미연에 방지될 수 있음을 알 수 있다.As a result, it can be seen that erroneous discharges are prevented due to charge movement between adjacent cells when the substrates are bonded, and abnormal discharges due to damage to the protective layer due to friction or contact with other parts can be prevented.

그리고, 상기한 바와 같은 전극 구조를 요지로 하는 본 발명의 실시예로는 다수개가 존재할 수 있으며, 이하에서는 가장 바람직한 실시예에 대하여 상세히 설명하기로 한다.In addition, there may be a plurality of embodiments of the present invention having the above-described electrode structure, and the most preferred embodiments will be described in detail below.

이 바람직한 실시예를 통해 본 발명의 목적, 특징 및 효과들을 보다 잘 이해할 수 있게된다.This preferred embodiment allows for a better understanding of the objects, features and effects of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 의한 기판 제조공정의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the substrate manufacturing process according to the present invention.

또한, 설명에 사용되는 도면에 있어서, 종래기술과 같은 구성성분에 관해서는 동일한 도면부호를 부여하여 표시하고 그 중복되는 설명을 생략하는 것도 있다.In addition, in drawing used for description, about the component similar to the prior art, the same code | symbol is attached | subjected, and the overlapping description may be abbreviate | omitted.

도 5는 본 발명의 실시예에 따른 상부기판의 제조공정을 도시한 것이고, 도 6은 상기 제조공정을 통해 제조된 상부기판과 하부기판의 결합상태를 단면으로 도시한 것이다.5 is a cross-sectional view illustrating a manufacturing process of an upper substrate according to an embodiment of the present invention, and FIG. 6 illustrates a coupling state of an upper substrate and a lower substrate manufactured through the manufacturing process.

본 발명의 실시예에 따른 상부기판 제조방법은 먼저, 상부기판(1)면에 일정패턴의 투명전극(6)을 형성한 후(ST1), 투명전극(6)상의 기판 전면에 하부유전층 (8a)을 형성한다.(ST2)In the method of manufacturing the upper substrate according to the embodiment of the present invention, first, the transparent electrode 6 having a predetermined pattern is formed on the upper substrate 1 surface (ST1), and then the lower dielectric layer 8a is formed on the entire surface of the substrate on the transparent electrode 6. (ST2)

그리고 하부유전층(8a)상에 포토레지스트(P/R)막(10)을 전면 도포 후(ST3), P/R막(10)을 일정 패턴으로 제거하고 현상공정을 수행하는데 이러한 패턴형성은 포토마스크(미도시)를 이용해 자외선을 노광시켜 이룰 수 있다.(ST4)After the photoresist (P / R) film 10 is completely coated on the lower dielectric layer 8a (ST3), the P / R film 10 is removed in a predetermined pattern and a development process is performed. This can be achieved by exposing ultraviolet light using a mask (not shown). (ST4)

이후, 하부유전층(8a)의 에칭공정을 통해 투명전극(6)상의 금속전극이 형성될 부위를 확보하고(ST5), 남은 P/R막(10)을 제거한 후(ST6), 금속전극(7)을 하부유전층(8a)과 동일한 높이로 형성하여 하부유전층(8a)과 방전 유지전극간에 균일성을 확보할 수 있게 된다.(ST7)Subsequently, a portion where the metal electrode on the transparent electrode 6 is to be formed through the etching process of the lower dielectric layer 8a (ST5), and after removing the remaining P / R film 10 (ST6), the metal electrode 7 ) Is formed at the same height as the lower dielectric layer 8a, thereby ensuring uniformity between the lower dielectric layer 8a and the discharge sustaining electrode. (ST7)

또한, 상기 구조가 완성되면 기판 전면에 상부유전층(8b)을 형성하고(ST8), 건조/소성 공정을 거쳐 마지막 단계인 보호층(9)을 형성하게 되면 별다른 돌출부위 없이 평탄도가 향상된 보호층(9) 구조를 이룰 수 있게 되는 것이다.(ST9)In addition, when the structure is completed, the upper dielectric layer 8b is formed on the entire surface of the substrate (ST8), and when the protective layer 9, which is the final step, is formed through a drying / firing process, the protective layer having improved flatness without any protruding portion. (9) A structure can be achieved. (ST9)

그리고 상기와 같은 공정을 통해 완성된 상부기판(1)을 하부기판(2)과 합착시키게 되면 도 6에 도시된 바와 같이 보호층(9) 손상이나 격벽(3)과의 사이에 공간이 발생되지 않고 균일한 합착이 이루어지게 됨을 알 수 있다.When the upper substrate 1 completed through the above process is bonded to the lower substrate 2, as shown in FIG. 6, damage to the protective layer 9 or spaces between the partition walls 3 are not generated. It can be seen that a uniform bonding is achieved without.

한편 상기와 같은 제조공정을 통해 제조된 본 발명의 기판구조와 종래기술의 기판구조에 따른 상/하기판간의 합착후 상태를 도 4와 도 6을 참조하여 비교해 보면, 즉 종래 기술에 따른 기판의 합착 시에는 금속전극의 돌출부위를 보호층이 돌출형상을 이루게 되어 인접 셀간의 하전체 이동통로를 만들거나 격벽과의 접촉에 의한 보호층 손상이 발생 되었던 것과는 달리 본 발명의 기판 제조공정에 따르면 보호층의 평탄도를 향상시킬 수 있게 되어 상기 문제점들을 해결할 수 있게된다.On the other hand, comparing the state after the bonding between the substrate structure of the present invention and the upper / lower substrates according to the conventional substrate structure manufactured by the above manufacturing process with reference to Figures 4 and 6, that is, of the substrate according to the prior art According to the substrate manufacturing process of the present invention, unlike the case where the protective layer is formed in the protruding shape of the metal electrode at the time of bonding, the protective layer is damaged by contact with the partition wall or a charge transfer path between adjacent cells. The flatness of the layer can be improved to solve the above problems.

이 결과에서, 본 발명에 의하면 PDP구동시 인접셀 간의 하전체 이동으로 인한 오방전을 방지할 수 있게된다.As a result, according to the present invention, it is possible to prevent the mis-discharge due to full charge movement between adjacent cells during PDP driving.

또한, 기판간의 합착공정 시 보호층 손상이 발생하지 않고 평탄도 향상에 따른 전극상의 전하량이 균일하게 유지되어 전극간의 안정적인 방전이 이루어질 수 있게 됨을 알 수 있다.In addition, it can be seen that during the bonding process between the substrates, damage to the protective layer does not occur and the amount of charge on the electrodes is uniformly maintained due to the improvement of flatness, thereby enabling stable discharge between the electrodes.

그리고, 상기에서 본 발명의 특정한 실시예가 설명 및 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.In addition, while specific embodiments of the present invention have been described and illustrated above, it is obvious that the present invention may be variously modified and implemented by those skilled in the art.

이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구범위 안에 속한다 해야 할 것이다.Such modified embodiments should not be individually understood from the technical spirit or the prospect of the present invention, and such modified embodiments should fall within the appended claims of the present invention.

이상 설명한 바와같이 본 발명의 기판 제조방법에 따르면 합착되는 상/하기판간의 평탄도를 향상시켜 합착후 기판간의 공간발생에 따른 오방전을 방지할 수 있게된다.As described above, according to the substrate manufacturing method of the present invention, the flatness between the upper and lower substrates to be bonded can be improved to prevent erroneous discharge due to the generation of space between the substrates after the bonding.

또한, 기판간 합착시 격벽과의 마찰에 따른 보호층 손상을 방지하여 PDP구동시 안정적인 방전을 이룰 수 있도록 하는 효과가 있다.In addition, when the bonding between the substrates to prevent damage to the protective layer due to friction with the partition wall there is an effect to achieve a stable discharge when driving the PDP.

Claims

The process of manufacturing one side of the two substrates to be bonded while maintaining a discharge space of a predetermined interval,

(1) forming a first dielectric layer on the entire surface of the substrate;

(2) etching the first dielectric layer in a predetermined pattern;

(3) forming an electrode along the pattern portion; And

And (4) forming a second dielectric layer on the entire surface of the substrate.

The method of claim 1,

And forming a protective layer for preventing damage to the dielectric layer by the discharge after the formation of the second dielectric layer.

The method of claim 1,

And the electrode is formed at the same height as the lower dielectric layer.

(1) forming a transparent electrode of a predetermined pattern on the substrate surface;

(2) forming a first dielectric layer on the entire surface of the substrate including the transparent electrode;

(3) etching the first dielectric layer on the transparent electrode position in a predetermined pattern;

(4) forming a metal electrode along the etched position;

(5) forming a second dielectric layer on the entire surface of the substrate; And

And (6) forming a protective layer on said second dielectric layer.