KR19990079262A - Method of producing a flat-driving type liquid crystal display device - Google Patents

Method of producing a flat-driving type liquid crystal display device Download PDF

Info

Publication number
KR19990079262A
KR19990079262A KR1019980011775A KR19980011775A KR19990079262A KR 19990079262 A KR19990079262 A KR 19990079262A KR 1019980011775 A KR1019980011775 A KR 1019980011775A KR 19980011775 A KR19980011775 A KR 19980011775A KR 19990079262 A KR19990079262 A KR 19990079262A
Authority
KR
South Korea
Prior art keywords
gate
method
liquid crystal
mask
crystal display
Prior art date
Application number
KR1019980011775A
Other languages
Korean (ko)
Other versions
KR100538293B1 (en
Inventor
정종인
공향식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980011775A priority Critical patent/KR100538293B1/en
Publication of KR19990079262A publication Critical patent/KR19990079262A/en
Application granted granted Critical
Publication of KR100538293B1 publication Critical patent/KR100538293B1/en

Links

Abstract

투명 절연 기판 위에 제1 금속막을 증착하고 제1 마스크를 이용하여 패터닝하여 게이트선, 게이트 전극 및 게이트 패드 등의 게이트 배선과 공통 전극선 및 공통 전극 등의 공통 전극 배선을 형성하고, 게이트 절연막, 비정질 규소층, 도핑된 비정질 규소층, 제2 금속막을 차례로 적층한 다음, 제2 마스크를 이용하여 패터닝하여 데이터선, 소스 및 드레인 전극, 데이터 패드 등의 데이터 배선과 화소 전극선 및 화소 전극 등을 형성한다. The first vapor-deposited metal film on a transparent insulating substrate and forming a common electrode wiring of the gate, such as wiring and the common electrode line and the common electrode, such as patterned using a first mask, the gate line, the gate electrode and the gate pad, the gate insulating film, an amorphous silicon to form a layer, a doped amorphous silicon layer, a second metal which in turn layered film, and then patterned using a second mask data line, a source, and a drain electrode, a data wiring such as the data pad and the pixel electrode lines and the pixel electrodes and the like. 그 후, 데이터 배선 및 화소 전극 배선을 마스크로 사용하여 비정질 규소층 및 도핑된 비정질 규소층을 패터닝한다. Then, by using the data line, the pixel electrode wiring as a mask to pattern the amorphous silicon layer and a doped amorphous silicon layer.

Description

평면 구동 방식 액정 표시 장치의 제조 방법 Method of producing a flat-driving type liquid crystal display device

본 발명은 평면 구동 방식 액정 표시 장치의 제조 방법에 관한 것으로서, 특히 3매 마스크(mask)를 이용한 제조 방법에 관한 것이다. The present invention relates to a production method using, in particular, three sheets of a mask (mask) relates to a method of manufacturing a flat-driving type liquid crystal display device.

일반적으로 액정 표시 장치는 두 장의 기판 사이에 액정을 주입하고, 여기에 가하는 전장의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다. In general, a liquid crystal display device is to inject the liquid crystal between two substrates and adjusting the intensity of the electric field applied to herein is a structure for controlling the light transmission amount.

두 기판 사이에서 액정 분자의 장축의 방향이 연속적으로 변화하는 구조를 가지고 있는 비틀린 네마틱(twisted nematic:TN) 방식의 액정 표시 장치에서는, 노멀리 블랙 모드(normally black mode)인 경우 전기장이 인가되지 않은 상태에서 입사한 빛이 완전히 차단되지 않기 때문에 대비비가 좋지 않다. Twisted nematic liquid in between the two substrates the direction of the long axis of the liquid crystal molecules have a structure which continuously changes (twisted nematic: TN) mode liquid crystal display device, the furnace being an electric field when the normally black mode (normally black mode) is of since the light that is incident on the status does not completely block the rain is not good money.

이와는 달리, 평면 구동 방식(in-plane switching) 액정 표시 장치는 한 기판 위에 대향 전극과 화소 전극이 모두 형성되어 있는 방식의 액정 표시 장치로서, 전압이 인가되면 기판에 대해 수평한 방향의 전계가 형성되고 액정 분자들은 수평 전계에 따라 기판과 평행한 면 내에서 회전한다. Alternatively, the planar drive method (in-plane switching) liquid crystal display device is a liquid crystal display device of the system are formed both the counter electrode and the pixel electrode on a substrate, an electric field in a direction parallel to the substrate is formed when voltage is applied and the liquid crystal molecules are rotated in a plane parallel to the substrate in accordance with a horizontal electric field. 따라서, 거시적으로 관찰되는 액정의 굴절율이 다른 방식의 표시 장치에 비해 작게되어 향상된 대비비 및 넓은 시야각을 구현할 수 있다. Therefore, the refractive index of the liquid crystal is the macroscopic observation smaller than the other method of the display device can implement the improved contrast ratio and wide viewing angle.

이러한 종래의 평면 구동 방식 액정 표시 장치에 대하여 다음에서 설명한다. With respect to such a conventional flat-driving type liquid crystal display device will be described in the following.

기판 위에 게이트 배선과 대향 전극을 형성하기 위한 금속을 증착하고, 그 위에 고농도 비정질 실리콘층을 연속적으로 증착한 후, 마스크를 씌워 게이트 배선과 화소 전극 패턴을 형성한다. Depositing a metal for forming the gate line and the counter electrode on the substrate, and then continuously deposited on a heavily doped amorphous silicon layer, covered with a mask to form a gate wiring and the pixel electrode pattern.

그 위에 비정질 실리콘층과 질화 실리콘층을 연속 증착하고 마스크를 씌워 패터닝함으로써 반도체층을 형성하며, 금속을 증착하고 마스크를 씌워 패터닝하여 화소 전극 및 데이터 배선을 형성한다. By depositing the continuous amorphous silicon layer and a silicon nitride layer over the patterned and covered with a mask to form a semiconductor layer, by depositing a metal and covered with a patterned mask and a pixel electrode and the data line.

다음, 보호막을 형성하고 마스크를 이용하여 패터닝한다. And then, it is patterned to form a protective layer and using a mask.

이처럼, 비틀린 네마틱 방식에 비하여 ITO 화소 전극층을 적층하고 패터닝하는 공정이 생략되었음에도 불구하고 최소한 4매의 마스크를 사용하여야 하므로, 생산성 및 원가 절감 측면에서 큰 이점이 없다. Thus, although the laminating ITO pixel electrode layer compared to the twisted nematic method, and skip the step of patterning and so must use a mask of at least four pieces, there is no great advantage in terms of productivity and cost reduction aspect.

본 발명은 공정 단순화를 통해 마스크 수를 줄여 비용을 절감하고 생산성을 향상시키는 것이 그 과제이다. The invention It is the problem to reduce the cost by reducing the number of masks through a simplified process, and improve productivity.

도 1은 본 발명에 따른 평면 구동 방식의 액정 표시 장치의 배치도이고, 1 is a layout view of a liquid crystal display device of the flat driving method according to the invention,

도 2 및 도 3은 도 1의 II-II' 선에 대한 단면도로서, 버텀(bottom) 및 탑(top) 게이트 방식 박막 트랜지스터의 단면도이고, Figure 2 and 3 are II-II 'as a cross-sectional view of a wire, the bottom (bottom) and top (top) cross-sectional view of the transistor of the gate system 1,

도 4a 내지 도 4d는 제1 실시예에 따른 평면 구동 방식 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이고, Figure 4a to Figure 4d is a cross-sectional view showing a manufacturing method in accordance with the flat driving type liquid crystal display according to the first embodiment in process sequence,

도 5a 내지 도 5d는 제2 실시예에 따른 평면 구동 방식 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이다. Figures 5a through 5d is a cross-sectional view according to a method of manufacturing a flat liquid crystal display device driving method according to the second embodiment in process sequence.

이러한 과제를 해결하기 위한 본 발명의 실시예에 따른 평면 구동 방식 액정 표시 장치의 제조 방법에서는 제1 마스크를 이용하여 게이트선 및 게이트 전극 등의 게이트 배선 및 공통 전극을 형성하고, 그 위에 게이트 절연막, 비정질 규소층, 도핑된 비정질 규소층, 금속막을 차례로 적층한 후, 제2 마스크를 이용하여 금속막을 패터닝하여 데이터선, 소스 및 드레인 전극 등의 데이터 배선 및 화소 전극을 형성한 다음, 데이터 배선 및 화소 전극을 마스크로 하여 도핑된 비정질 규소층 및 비정질 규소층 및 게이트 절연막을 패터닝한다. In the flat-driven method for manufacturing a liquid crystal display device according to an embodiment of the present invention for solving the above problems, and forming a gate wiring and the common electrode of the gate line and the gate electrode or the like using a first mask, and on the gate insulator, an amorphous silicon layer, a doped amorphous silicon layer, and then laminating a metal film, in turn, a second mask is patterned to form a data line, the pixel electrodes such as the data line, source and drain electrodes, a metal film is used, then the data line and the pixel and patterning the amorphous silicon layer and an amorphous silicon layer and the gate insulating film doped with an electrode as a mask.

또한, 본 발명의 다른 실시예에 따른 평면 구동 액정 표시 장치의 제조 방법에서는 제1 마스크를 이용하여 데이터 배선 및 공통 전극 및 화소 전극을 먼저 형성한 후, 도핑된 비정질 규소층, 비정질 규소층, 게이트 절연막, 금속막을 차례로 적층하고, 제2 마스크를 이용하여 금속막을 패터닝하여 게이트 배선을 형성한 다음, 게이트 배선을 마스크로 하여 게이트 절연막 및 비정질 규소층 및 도핑된 비정질 규소층을 패터닝한다. Further, in the manufacturing method of the flat driving a liquid crystal display device according to another embodiment of the present invention by first forming a data line, the common electrode and the pixel electrode by using a first mask, doped amorphous silicon layer, an amorphous silicon layer, a gate layered insulating film, a metal film, and then, by using a second mask to form a gate wiring by patterning a metal film and then, using the gate wiring as a mask to pattern the gate insulating film and an amorphous silicon layer and a doped amorphous silicon layer.

여기에서, 보호 절연막 및 평탄화를 위한 유기 절연막을 적층할 수 있으며, 제3 마스크를 이용하여 유기 절연막 패턴을 형성하고, 이 패턴을 마스크로 하여 보호 절연막을 패터닝하는 것이 바람직하다. Here, it is possible to laminate the organic insulation film for the protective insulating film and flattened by using a third mask, it is preferable to form a pattern and an organic insulating film, and patterning the protective insulating film using this pattern as a mask.

이처럼, 비정질 규소층 및 도핑된 비정질 규소층을 게이트 배선 또는 데이터 배선을 마스크로 패터닝하기 때문에 마스크 공정을 한 단계 줄일 수 있다. Thus, it is because the patterning of the amorphous silicon layer and a doped amorphous silicon layer a gate wiring or data wiring as a mask, a masking process can reduce a step.

그러면, 첨부한 도면을 참고로 하여 본 발명에 따른 평면 구동 방식 액정 표시 장치에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다. This will be described in detail so that the invention can be easily implemented by those of ordinary skill, in which with respect to the plane driving type liquid crystal display device according to the present invention with reference to the accompanying drawings.

먼저, 본 발명에 따른 평면 구동 방식 액정 표시 장치의 구조에 대하여 설명한다. First, description will be made on the structure of the flat driving type liquid crystal display device according to the present invention.

도 1은 본 발명에 따른 평면 구동 방식의 액정 표시 장치의 배치도이고, 도 2는 도 1의 II-II'선에 대한 단면도이다. 1 is a layout view of a liquid crystal display device of the flat driving method according to the invention, Figure 2 is a cross-sectional view of II-II 'line of Fig.

도 1 및 도 2에 도시한 바와 같이, 기판(100) 위에 한 방향으로 게이트선(200)이 형성되어 있고, 그 일부가 연장되어 게이트 전극(210)을 이룬다. 1 and there is a, in one direction, the gate lines 200 on a substrate 100 as shown in Figure 2 is formed, that is a part extending form the gate electrode 210. 게이트선(200)과 평행하게 공통 전극선(310)이 형성되어 있고, 공통 전극선(310)으로부터 다수의 공통 전극(300)이 게이트선(200) 쪽으로 연장되어 있다. Gate and a line parallel to the (200) common electrode line 310 is formed, and extend a number of the common electrode 300 from the common electrode line 310 is toward the gate line 200. The

게이트선(200) 및 게이트 전극(210), 공통 전극선(310) 및 공통 전극(300) 위를 게이트 절연막(400)이 덮고 있다. Gate line 200 and the gate electrode 210, and a common electrode line 310 and the common electrode 300 covering the upper gate insulating film 400.

게이트 절연막(400) 위에는 게이트선(200)과 수직하게 데이터선(600)이 형성되어 있고, 소스 전극(610)이 데이터선(600)으로부터 연장되어 게이트 전극(210)의 한쪽 가장자리와 중첩되며, 드레인 전극(620)이 게이트 전극(210)의 반대쪽 가장자리와 중첩되어 있다. The gate insulation film gate line 200 and perpendicular to the data line 600 is formed on (400) is formed, a source electrode 610 extending from the data line 600 is overlapped with one edge of the gate electrode 210, a drain electrode 620 is overlapped with the opposite edge of the gate electrode 210. 드레인 전극(620)이 연장되어 화소 전극선(710)을 이루며, 화소 전극선(710)으로부터 다수의 화소 전극(700)이 공통 전극선(310)쪽으로 연장되어 있다. A drain electrode 620 is extended to constitute the pixel electrode lines 710, a plurality of pixel electrodes 700 from the pixel electrode lines 710 are extended toward the common electrode line 310. 이때, 화소 전극(700)과 공통 전극(300)은 서로 엇갈리는 형태로 평행하게 형성되어 있다. At this time, the pixel electrode 700 and common electrode 300 are formed parallel to each other in a staggered form.

데이터선(600), 소스 및 드레인 전극(601, 620), 화소 전극선(710) 및 화소 전극(700)의 패턴을 따라 그 하부에 도핑된 비정질 규소층(501) 및 비정질 규소층(500)이 형성되어 있고, 소스 및 드레인 전극(610, 620) 사이의 도핑된 비정질 규소층(501)은 제거되어 있다. Data lines 600, source and drain electrodes (601, 620), a pixel electrode line of the amorphous silicon layer 501 and the amorphous silicon layer 500 is doped in accordance with a pattern of 710, and the pixel electrode 700 in a lower portion is is formed, the amorphous silicon layer 501 is doped between the source and drain electrodes 610 and 620 are removed. 여기에서, 게이트 전극(210) 상부 게이트 절연막(400) 위에 위치한 비정질 규소층(500) 영역이 반도체 활성층의 역할을 한다. Here, the gate electrode 210, an amorphous silicon layer 500 located on the upper gate insulating film 400, the area serves as the semiconductor active layer.

배선 위에 보호 절연막(800)이 덮여 있으며, 그 위에는 단차를 없애기 위한 유기 절연막(900)이 덮여 있다. This is covered protective insulating film 800 on the wiring, thereon covered with an organic insulating layer 900 to eliminate a step.

도 3에는 본 발명의 다른 실시예에 따른 층상 구조가 도시되어 있다. Figure 3 shows a layered structure in accordance with another embodiment of the present invention.

앞선 실시예와 마찬가지의 형태로 배선이 배치되어 있으나, 층상 구조에 차이가 있다. The previous embodiment, but with the wire is disposed in the form of the same, there is a difference in the layer structure. 특히, 소스 및 드레인 전극(610, 620), 화소 전극선(710) 및 화소 전극(700)과 공통 전극선(310) 및 공통 전극(300)이 기판(100) 위에 형성되어 있으며, 게이트선(200) 및 게이트 전극(210)은 소스 및 드레인 전극(610, 620)의 위쪽에 위치한다. In particular, the source and drain electrodes 610 and 620, a pixel electrode line 710 and the pixel electrode 700 and the common electrode line 310 and the common electrode 300 is formed over the substrate 100, the gate line 200, and a gate electrode 210 is located at the top of the source and drain electrodes (610, 620). 게이트 전극(210)은 소스 및 드레인 전극(610, 620)과 일정 폭 중첩되어 있으며, 게이트 전극(210) 및 게이트선(200)과 동일한 패턴으로 그 하부에는 게이트 절연막(400), 비정질 규소층(510), 도핑된 비정질 규소층(501)이 형성되어 있다. Gate electrode 210 is the source and drain electrodes 610 and 620 with a predetermined width and is superposed, the gate electrode 210 and gate line the lower portion of the gate insulating film 400 in the same pattern and 200, an amorphous silicon layer ( 510), the doped amorphous silicon layer 501 is formed. 결국, 소스 및 드레인 전극(610, 620)은 비정질 규소층(500)의 양쪽 가장자리와 도핑된 비정질 규소층(501)을 매개로 중첩하며 비정질 규소충(500)과 게이트 전극(210)은 게이트 절연막(400)을 사이에 두고 겹쳐있는 탑 게이트 방식의 박막 트랜지스터가 형성되어 있다. After all, the source and drain electrodes 610 and 620 are superimposed on both edges and the doped amorphous silicon layer 501 of the amorphous silicon layer 500 as a medium, and an amorphous silicon charge 500 and the gate electrode 210 with the gate insulating film a top gate thin film transistor overlapping manner across the 400 is formed. 게이트선(200) 및 게이트 전극(210)을 보호 절연막(800)이 덮고 있으며, 보호 절연막(800) 위에는 유기 절연막(900)이 덮여 있다. Gate line 200 and the gate electrode 210, a protective insulating film (800) covering and, covered with the organic insulating layer 900 above the protective insulating film 800.

앞서 설명한 바와 같이, 비정질 규소층 및 도핑된 비정질 규소층이, 데이터 배선 및 공통 전극 배선과 동일한 패턴으로 형성되어 있거나 게이트 배선과 동일한 패턴으로 형성되어 있다. As described above, the amorphous silicon layer and a doped amorphous silicon layer, is formed in the same pattern and the data line, the common electrode wiring, or are formed in the same pattern as the gate wiring.

이러한 구조를 가지는 평면 구동 방식 액정 표시 장치는 마스크 3매 만을 이용하여 제작할 수 있다. Flat driving type liquid crystal display device having such a structure may be manufactured by using only three pieces of the mask.

그러면, 본 발명에 따른 평면 구동 액정 표시 장치의 제조 방법에 대하여 첨부한 도면을 참고로 하여 다음에서 설명한다. Then, to the accompanying drawings, a manufacturing method of the planar driving the liquid crystal display device of the present invention will be described in the following by reference.

도 4a 내지 도 4d는 제1 실시예에 따른 평면 구동 액정 표시 장치의 제조 방법을 공정 순서에 따라 차례로 나타낸 단면도로서, 버텀 게이트 방식 박막 트랜지스터 액정 표시 장치의 제조 방법을 나타낸다. Figure 4a to Figure 4d is a second planar cross-sectional view showing a driving method according to the process order in order of the liquid crystal display according to the first embodiment, it shows a bottom-gate thin film transistor system method for manufacturing a liquid crystal display device.

투명 절연 기판(100) 위에 몰리브덴-텅스텐(MoW) 단일막 또는 알루미늄과 몰리브덴-텅스텐(Al/MoW)의 이중막 구조의 제1 금속막을 증착하고 제1 마스크를 이용하여 패터닝하여 게이트선(200), 게이트 전극(210) 및 게이트 패드 등의 게이트 배선과 공통 전극선(310) 및 공통 전극(300) 등의 공통 전극 배선을 형성한다(도 4a 참조). A transparent insulating substrate 100 over a molybdenum-tungsten (MoW), a single film or the aluminum and molybdenum-deposited tungsten film the first metal of the double membrane structure of the (Al / MoW), and patterned using a first mask, the gate line 200, to form a common electrode wiring such as a gate electrode 210 and a gate line and a common electrode line such as the gate pad 310 and the common electrode 300 (see Fig. 4a).

그 위에 게이트 절연막(400), 비정질 규소층(500), 도핑된 비정질 규소층(501), 제2 금속막(600)을 차례로 적층한다. That is in turn laminated over the gate insulating film 400, an amorphous silicon layer 500, a doped amorphous silicon layer 501, second metal layer 600. 이때, 제2 금속막(600)은 크롬(Cr) 또는 몰리브덴-텅스텐(MoW) 단일막 또는 알루미늄 및 몰리브덴-텅스텐(Al/MoW) 이중막 구조를 가진다(도 4b 참조). At this time, the second metal film 600 of chromium (Cr), or molybdenum-tungsten has the (Al / MoW) bilayer structure (see Fig. 4b) - tungsten (MoW), a single film or an aluminum and molybdenum.

다음, 제2 마스크를 이용하여 패터닝하여 데이터선(600), 소스 및 드레인 전극(610, 620), 데이터 패드 등의 데이터 배선과 화소 전극선(710) 및 화소 전극(700) 등의 화소 전극 배선을 형성한다. Next, a pixel electrode wiring, such as by patterning using a second mask data lines 600, source and drain electrodes 610 and 620, data pad, and so on of the data line and the pixel electrode line 710 and the pixel electrode 700 forms. 다음, 데이터 배선 및 화소 전극 배선을 마스크로 사용하여 비정질 규소층(500) 및 도핑된 비정질 규소층(501)을 패터닝한다(도 4c 참조). And then use the data line, the pixel electrode as a mask, the wiring pattern the amorphous silicon layer 500 and the doped amorphous silicon layer 501 (see Fig. 4c).

보호 절연막(700) 및 단차부를 평탄화하기 위한 유기 절연막(900)을 적층한 후, 제3 마스크를 사용하여 유기 절연막(900)을 패터닝하고 유기 절연막(900) 패턴을 마스크로 하여 보호 절연막(700)을 패터닝한다. Protective insulating film 700 and a step after laminating the organic insulation film 900 for leveling unit, using the third mask pattern and the protective insulating film 700 to pattern the organic insulation film 900 as a mask, the organic insulation film 900, the patterned. 이 과정에서, 게이트 패드 및 데이터 패드가 보호 절연막(700) 외부로 드러난다(도 4d 참조). In this process, the gate pad and the data pad is revealed to the outside protective insulating film 700 (see Fig. 4d).

이처럼, 별도의 마스크를 사용하지 않고 데이터 배선(600, 610, 620) 및 화소 전극 배선(700, 710)을 마스크로 하여 비정질 규소층(500) 및 도핑된 비정질 규소층(501)을 패터닝하므로 3매의 마스크만으로 공정을 진행할 수 있다. Thus, since patterning without using a separate mask data line (600, 610, 620) and the pixel electrode wiring (700, 710) as a mask and the amorphous silicon layer 500 and the doped amorphous silicon layer (501) 3 the process may proceed only every mask.

다음, 도 5a 내지 도 5d는 본 발명의 제2 실시예에 따른 평면 구동 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도로서, 탑 게이트 방식 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것이다. Next, it Figures 5a to Figure 5d relates to a cross-sectional view showing a manufacturing method according to the process procedure of the driving liquid crystal flat display according to the second embodiment of the present invention, a method for producing a top gate thin film transistor liquid crystal display system.

투명 절연 기판(100) 위에 크롬(Cr) 또는 몰리브덴-텅스텐(MoW) 단일막 또는 알루미늄 및 몰리브덴-텅스텐(MoW) 이중막 구조의 제1 금속막을 증착하고, 제1 마스크를 사용한 패터닝으로 데이터선(600), 소스 및 드레인 전극(610, 620), 데이터 패드 등의 데이터 배선, 화소 전극(700) 및 화소 전극선(710) 등의 화소 전극 배선, 공통 전극(300) 및 공통 전극선(310) 등의 공통 전극 배선을 형성한다(도 5a 참조). A transparent insulating substrate 100 on chromium (Cr), or molybdenum-tungsten (MoW), a single film or aluminum, and molybdenum-tungsten (MoW) in the patterning using the deposited first metal film, and a first mask of double layer structure data line ( such as 600), the source and drain electrodes 610 and 620, the data wiring such as the data pad, the pixel electrode 700 and a pixel electrode line 710, the pixel electrode wiring, the common electrode 300 and the common electrode line 310, such as to form a common electrode wiring (see Fig. 5a).

그 위에 도핑된 비정질 규소층(501), 비정질 규소층(500), 게이트 절연막(400), 몰리브덴-텅스텐(MoW) 단일막 또는 알루미늄 및 몰리브덴-텅스텐(Al/MoW) 이중막 구조의 제2 금속막(200)을 차례대로 적층한 후(도 5b 참조), 제2 마스크를 사용하여 패터닝하여 게이트선(200), 게이트 전극(210), 게이트 패드 등의 게이트 배선을 형성한다. That the amorphous silicon layer doped over 501, the amorphous silicon layer 500, gate insulating film 400, a molybdenum-tungsten (MoW), a single film or aluminum, and molybdenum-tungsten (Al / MoW), a second metal of a dual film structure after the film laminate 200, in turn (see Fig. 5b), is patterned using a second mask to form a gate wire including a gate line 200, a gate electrode 210, a gate pad. 다음, 게이트 배선을 마스크로 하여 게이트 절연막(400), 비정질 규소층(500), 도핑된 비정질 규소층(501)을 패터닝한다(도 5c 참조). Next, using the gate wiring as a mask, patterning the gate insulating film 400, an amorphous silicon layer 500, a doped amorphous silicon layer 501 (see Fig. 5c).

보호 절연막(800) 및 유기 절연막(900)을 차례로 적층하고, 유기 절연막(900)을 패터닝한 후, 이를 마스크로 하여 보호 절연막(800)을 패터닝한다. And patterning the protective insulating film 800 and the organic insulating film, the protective insulating film 800 as a mask, to this was in turn laminated to 900, and patterning the organic insulating film 900. 앞선 실시예와 마찬가지로, 이 과정에서 게이트 패드 및 데이터 패드가 보호 절연막(700) 외부로 드러난다(도 5d 참조). As with the previous embodiment, a gate pad and a data pad revealed in an outer protective insulation film 700 in the process (see Fig. 5d).

이처럼, 별도의 마스크를 사용하지 않고 게이트 배선(200, 210)을 마스크로 하여 비정질 규소층(500), 도핑된 비정질 규소층(501) 및 게이트 절연막(400)을 패터닝하므로 3매의 마스크만으로 공정을 진행할 수 있다. Thus, because with the gate wiring (200, 210) without the use of a separate mask to mask patterning the amorphous silicon layer 500, a doped amorphous silicon layer 501 and the gate insulating film 400 in the process of only three pieces of the mask the can proceed.

또한, 도면에는 도시되어 있지 않지만 공정 중 발생하는 정전기를 방전시키기 위한 게이트 쇼팅 바(gate shorting bar) 및 데이터 쇼팅 바(data shorting bar)가 게이트 배선 및 데이터 배선을 패터닝하는 단계에서 형성되는데, 두 쇼팅 바는 서로 중첩되도록 형성하며, 필요한 경우 레이저를 이용하여 단락시킬 수 있으므로 마스크를 이용해 별도의 접촉구를 형성할 필요가 없다. Further, the drawing is formed in the step of the gate shorting bar pattern the gate wiring and a data wiring (gate shorting bar) and the data shorting bars (data shorting bar) to discharge the static electricity of the not shown process, the two shorting bar is formed so as to overlap each other, it is possible to short-circuit by using a laser, if necessary, it is not necessary to use a mask to form a separate contact hole.

이상에서와 같이, 3매 마스크를 사용하여 액정 표시 장치를 제조함으로써, 원가가 절감되고 생산성이 향상된다. As described above, by making the third liquid crystal display device using the sheet mask, and the cost reduction is enhanced productivity.

Claims (12)

  1. 투명 절연 기판 위에 제1 금속막을 적층하는 단계, The method comprising: stacking a first metal film on a transparent insulating substrate,
    제1 마스크를 이용하여 상기 제1 금속막을 패터닝하여 게이트선 및 게이트 전극을 포함하는 게이트 배선 및 공통 전극을 형성하는 단계, Forming a gate wiring and a common electrode that includes the first gate line and the gate electrode by patterning the first metal film using the first mask,
    상기 게이트 배선 및 공통 전극 위에 게이트 절연막, 비정질 규소층, 도핑된 비정질 규소층, 제2 금속막을 차례로 적층하는 단계, Comprising: a gate insulating film, an amorphous silicon layer, a doped amorphous silicon layer, laminating a second metal film sequentially on the gate wiring and the common electrode,
    제2 마스크를 이용하여 상기 제2 금속막을 패터닝하여 데이터선, 소스 및 드레인 전극을 포함하는 데이터 배선 및 화소 전극을 형성하는 단계, Forming a data line, the pixel electrode including the second metal film by patterning the data line, a source, and a drain electrode using the second mask,
    상기 데이터 배선 및 상기 화소 전극을 마스크로 하여 상기 도핑된 비정질 규소층 및 상기 비정질 규소층 및 상기 게이트 절연막을 패터닝하는 단계 Patterning the data lines and the pixel of the amorphous silicon layer doped with an electrode as a mask and the amorphous silicon layer and the gate insulating film
    를 포함하는 평면 구동 액정 표시 장치의 제조 방법. The method of driving a flat-screen liquid crystal display device comprising a.
  2. 제1항에서, In claim 1,
    상기 데이터 배선 및 상기 화소 전극을 덮는 보호 절연막을 적층하는 단계, 상기 보호 절연막 위에 단차를 줄이기 위한 유기 절연막을 적층하는 단계, 제3 마스크를 이용하여 상기 유기 절연막 패턴을 형성하는 단계, 상기 유기 절연막 패턴을 마스크로 하여 상기 보호 절연막을 패터닝하는 단계를 더 포함하는 평면 구동 액정 표시 장치의 제조 방법. The data line, the step of forming the organic insulating layer patterns using a step of laminating a protective insulating film covering the pixel electrode, depositing an organic insulating layer for reducing step on the protective insulating film, the third mask, the organic insulation pattern to a method of producing a mask as flat driving a liquid crystal display device further comprising the step of patterning the protective insulating film.
  3. 제2항에서, In claim 2,
    상기 제1 금속막을 패터닝하여 게이트 패드를 형성하는 단계, 상기 제2 금속막을 패터닝하여 데이터 패드를 형성하는 단계, 상기 보호 절연막을 패터닝하여 상기 게이트 패드 및 상기 데이터 패드를 드러내는 단계를 더 포함하는 평면 구동 액정 표시 장치의 제조 방법. Wherein the method comprising: forming a gate pad by patterning the metallic film, wherein the flat driving the patterned second metal film forming a data pad, comprising: patterning the protective insulating film to expose the gate pad and the data pad further method for manufacturing a liquid crystal display device.
  4. 제3항에서, In claim 3,
    상기 제1 금속막은 몰리브덴-텅스텐 단일막 또는 알루미늄 및 몰리브덴-텅스텐 이중막으로 형성하는 평면 구동 액정 표시 장치의 제조 방법. The method of driving a flat-screen liquid crystal display device to form a tungsten bilayers, said first metal film is a molybdenum-tungsten single layer, or aluminum, and molybdenum.
  5. 제3항에서, In claim 3,
    상기 제2 금속막은 크롬 또는 몰리브덴-텅스텐 단일막 또는 알루미늄 및 몰리브덴-텅스텐 이중막으로 형성하는 평면 구동 액정 표시 장치의 제조 방법. The method of driving a flat-screen liquid crystal display device to form a tungsten bilayers, said second metallic film is chromium or molybdenum-tungsten single layer, or aluminum, and molybdenum.
  6. 제1항에서, In claim 1,
    상기 제1 금속막을 패터닝하여 게이트 쇼팅바를 형성하는 단계, 상기 제2 금속막을 패터닝하여 상기 게이트 쇼팅바와 중첩되는 데이터 쇼팅바를 형성하는 단계를 더 포함하는 평면 구동 액정 표시 장치의 제조 방법. The method of driving a flat-screen liquid crystal display device further comprising the step of forming the first metal film is patterned to form the gate shorting bars, the second metal pattern to the data shorting bars to be superimposed as the gate shorting film.
  7. 투명 절연 기판 위에 제1 금속막을 적층하는 단계, The method comprising: stacking a first metal film on a transparent insulating substrate,
    제1 마스크를 이용하여 상기 제1 금속막을 패터닝하여 데이터선 및 소스 및 드레인 전극을 포함하는 데이터 배선 및 공통 전극 및 화소 전극을 형성하는 단계, Forming a data line, the common electrode and a pixel electrode including the first metal film by patterning the data line and source and drain electrodes by using a first mask,
    도핑된 비정질 규소층, 비정질 규소층, 게이트 절연막, 제2 금속막을 차례로 적층하는 단계, Doped amorphous silicon layer, an amorphous silicon layer, a gate insulating film, the method comprising: sequentially stacking a metal film 2,
    제2 마스크를 이용하여 상기 제2 금속막을 패터닝하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계, Forming a gate wiring including the gate line and the gate electrode by patterning the second metal film using the second mask,
    상기 게이트 배선을 마스크로 하여 상기 게이트 절연막 및 상기 비정질 규소층 및 상기 도핑된 비정질 규소층을 패터닝하는 단계 The gate insulating film and the gate wiring as a mask, and patterning the amorphous silicon layer and the doped amorphous silicon layer
    를 포함하는 평면 구동 액정 표시 장치의 제조 방법. The method of driving a flat-screen liquid crystal display device comprising a.
  8. 제7항에서, In claim 7,
    상기 게이트 배선을 덮는 보호 절연막을 적층하는 단계, 상기 보호 절연막 위에 단차를 줄이기 위한 유기 절연막을 적층하는 단계, 제3 마스크를 이용하여 상기 유기 절연막 패턴을 형성하는 단계, 상기 유기 절연막 패턴을 마스크로 하여 상기 보호 절연막을 패터닝하는 단계를 더 포함하는 평면 구동 액정 표시 장치의 제조 방법. Depositing a protective insulating film covering the gate wire, and a step, wherein the organic insulation pattern to form the organic insulating film pattern by using a step of laminating an organic insulating film for reducing the step difference on the protective insulating film, a third mask as a mask. the method of driving a flat-screen liquid crystal display device further comprising the step of patterning the protective insulating film.
  9. 제8항에서, In claim 8,
    상기 제1 금속막을 패터닝하여 데이터 패드를 형성하는 단계, 상기 제2 금속막을 패터닝하여 게이트 패드를 형성하는 단계, 상기 보호 절연막을 패터닝하여 상기 게이트 패드 및 상기 데이터 패드를 드러내는 단계를 더 포함하는 평면 구동 액정 표시 장치의 제조 방법. Wherein the method comprising: forming a data pad by patterning the metallic film, wherein the flat driving to 2 further comprising the step by patterning the protective insulating film to expose the gate pad and the data pad to form a gate pad by patterning the metallic film method for manufacturing a liquid crystal display device.
  10. 제9항에서, In claim 9,
    상기 제1 금속막은 크롬 또는 몰리브덴-텅스텐 단일막 또는 알루미늄 및 몰리브덴-텅스텐 이중막으로 형성하는 평면 구동 액정 표시 장치의 제조 방법. The method of driving a flat-screen liquid crystal display device to form a tungsten bilayers, said first metal film or a chrome-molybdenum-tungsten single layer, or aluminum, and molybdenum.
  11. 제9항에서, In claim 9,
    상기 제2 금속막은 몰리브덴-텅스텐 단일막 또는 알루미늄 및 몰리브덴-텅스텐 이중막으로 형성하는 평면 구동 액정 표시 장치의 제조 방법. The method of driving a flat-screen liquid crystal display device to form a tungsten double membrane, the second metal film is a molybdenum-tungsten single layer, or aluminum, and molybdenum.
  12. 제7항에서, In claim 7,
    상기 제1 금속막을 패터닝하여 데이터 쇼팅바를 형성하는 단계, 상기 제2 금속막을 패터닝하여 상기 데이터 쇼팅바와 중첩되는 게이트 쇼팅바를 형성하는 단계를 더 포함하는 평면 구동 액정 표시 장치의 제조 방법. The method of driving a flat-screen liquid crystal display device further comprising the step of forming the first step of forming a metal pattern to the data shorting bars film, the second metal film and patterning the gate shorting bars to be superimposed as the data shorting.
KR1019980011775A 1998-04-03 1998-04-03 Method of producing a flat-driving type liquid crystal display device KR100538293B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980011775A KR100538293B1 (en) 1998-04-03 1998-04-03 Method of producing a flat-driving type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980011775A KR100538293B1 (en) 1998-04-03 1998-04-03 Method of producing a flat-driving type liquid crystal display device

Publications (2)

Publication Number Publication Date
KR19990079262A true KR19990079262A (en) 1999-11-05
KR100538293B1 KR100538293B1 (en) 2005-12-15

Family

ID=37179661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980011775A KR100538293B1 (en) 1998-04-03 1998-04-03 Method of producing a flat-driving type liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100538293B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022557B2 (en) 2002-04-17 2006-04-04 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
US7248323B2 (en) 2003-03-29 2007-07-24 Lg.Philips Lcd Co., Ltd. Liquid crystal display of horizontal electric field applying type and fabricating method thereof
KR100745129B1 (en) * 2001-01-31 2007-08-02 삼성전자주식회사 Thin Film Transistor Liquid Crystal Display
US7525120B2 (en) 2003-05-06 2009-04-28 Lg Display Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR101054819B1 (en) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
KR101106556B1 (en) * 2004-11-26 2012-01-19 엘지디스플레이 주식회사 Array substrate for IPS-LC0 and Method for fabricating of the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745129B1 (en) * 2001-01-31 2007-08-02 삼성전자주식회사 Thin Film Transistor Liquid Crystal Display
US7022557B2 (en) 2002-04-17 2006-04-04 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
US7248323B2 (en) 2003-03-29 2007-07-24 Lg.Philips Lcd Co., Ltd. Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US7986380B2 (en) 2003-03-29 2011-07-26 Lg Display Co., Ltd. Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US7525120B2 (en) 2003-05-06 2009-04-28 Lg Display Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR101054819B1 (en) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 Array board for transverse electric field type liquid crystal display device and manufacturing method thereof
US8144296B2 (en) 2003-06-24 2012-03-27 Lg Display Co., Ltd. Method of fabricating array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns
US8259272B2 (en) 2003-06-24 2012-09-04 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US8373834B2 (en) 2003-06-24 2013-02-12 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US8614780B2 (en) 2003-06-24 2013-12-24 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
KR101106556B1 (en) * 2004-11-26 2012-01-19 엘지디스플레이 주식회사 Array substrate for IPS-LC0 and Method for fabricating of the same

Also Published As

Publication number Publication date
KR100538293B1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
KR100250796B1 (en) Liquid crystal display element and its manufacturing method
JP4897995B2 (en) Thin film transistor substrate for liquid crystal display device
KR101246719B1 (en) Array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR100623989B1 (en) Thin film transistor panels for liquid crystal display and methods for repairing the same
KR100266189B1 (en) Amlcd panel and wiring designing method therefor
KR100905409B1 (en) Liquid Crystal Display Device and Method for fabricating the same
US7205570B2 (en) Thin film transistor array panel
JP4059676B2 (en) Liquid crystal display
KR100376338B1 (en) Active matrix type liquid crystal display
KR100730495B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
CN1573491B (en) Thin film transistor array panel and liquid crystal display including the panel
KR100333983B1 (en) thin film transistor array panel for liquid crystal display having wide viewing angle and manufacturing method thereof
JP2616160B2 (en) Thin film field effect transistor array
KR100795344B1 (en) Array Panel used for a Liquid Crystal Display Device and Method of Fabricating the same
US6788355B1 (en) Active matrix LCD panel
KR101201017B1 (en) Liquid crystal display and fabricating method thereof
KR100736114B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
JP4619997B2 (en) Liquid crystal display device and manufacturing method thereof
JP3740513B2 (en) Fringe field drive liquid crystal display device and manufacturing method thereof
CN100432803C (en) Liquid crystal display
EP2573617B1 (en) Active matrix liquid crystal display
EP1621924B1 (en) Liquid crystal display and panel therefor
KR960014498B1 (en) Active matrix lcd cell giving bright image and panel having active matrix lcd cell
KR100675631B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
JP4632522B2 (en) Method for manufacturing reflective liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee