KR19990078833A - An automatic teaching device in marking inspection process of a semiconductor packages and the method thereof - Google Patents
An automatic teaching device in marking inspection process of a semiconductor packages and the method thereof Download PDFInfo
- Publication number
- KR19990078833A KR19990078833A KR19990032991A KR19990032991A KR19990078833A KR 19990078833 A KR19990078833 A KR 19990078833A KR 19990032991 A KR19990032991 A KR 19990032991A KR 19990032991 A KR19990032991 A KR 19990032991A KR 19990078833 A KR19990078833 A KR 19990078833A
- Authority
- KR
- South Korea
- Prior art keywords
- marking
- package
- semiconductor package
- inspection
- image
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명의 목적은 롯트 단위별로 마킹을 달리하는 여러 유형의 반도체 패키지의 마킹 불량여부를 검사할 때, 임의의 롯트 단위별로 최초로 투입되는 반도체 패키지의 마킹 이미지를 자동 학습하여 표본 마킹을 결정하고 이 표본 마킹 값에 기초하여 연속적으로 마킹 검사를 실행하도록 함으로써 마킹공정의 가동중단 및 별도의 인력투입 없이 신속하고 정확하게 마킹 검사를 실행할 수 있는 반도체 패키지 마킹 검사공정에서의 오토티칭 장치 및 그 제어방법을 제공함에 있다.An object of the present invention is to determine the marking of the sample by automatically learning the marking image of the semiconductor package that is first put into a certain lot unit when checking the marking failure of the various types of semiconductor package with different marking by lot unit By providing a marking test continuously based on the marking value, the present invention provides an auto-teaching device and a method of controlling the semiconductor package marking test process that can execute the marking test quickly and accurately without interruption of the marking process and additional manpower input. have.
상기 목적을 달성하기 위한 본 발명은 마킹 검사장치에 마킹장치 측으로부터의 반도체 패키지 롯트 체인지신호가 입력되는지 여부를 판단하는 제1단계와, 상기 제1단계에서 롯트 체인지신호의 입력이 있으면 마킹 검사장치의 검사 포지션으로 인입되는 패키지의 마킹 이미지를 읽어들여 표본 마킹을 확정하는 제2단계와, 상기 제2단계에서 확정된 마킹 이미지와 카메라에 의해 연속적으로 촬영되어 순차 입력되는 검사대상 마킹 이미지를 비교하여 마킹 불량여부를 판단하는 제3단계와, 상기 제3단계의 실행결과 반도체 패키지에 마킹불량이 존재하면 해당 패키지를 추출하고 마킹불량이 아니면 현재의 패키지가 해당 롯트의 최종 패키지인지 여부를 판단하여 최종 패키지라면 마킹검사를 중단시킨 후 다음 반도체 패키지 롯트 체인지신호를 기다리는 제4단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a first step of determining whether the semiconductor package lot change signal from the marking device side is input to the marking inspection device, and if there is an input of the lot change signal in the first step marking inspection device A second step of confirming a sample marking by reading a marking image of a package introduced into an inspection position of the target, and comparing the marking image determined in the second step with an inspection target marking image sequentially taken by the camera and sequentially inputted In the third step of determining whether the marking is defective or not, if the marking defect is present in the semiconductor package as a result of the execution of the third step, the corresponding package is extracted. If the marking is not defective, it is determined whether the current package is the final package of the lot. If it is a package, stop the marking test and wait for the next semiconductor package lot change signal. Characterized in that it comprises the step 4.
Description
본 발명은 반도체 패키지의 마킹 검사장치에 관한 것으로, 특히 롯트 단위별로 마킹을 달리하는 여러 유형의 반도체 패키지의 마킹 불량여부를 마킹 검사라인에서 검사할 때, 롯트 단위에서 최초로 투입되는 반도체 패키지의 마킹 이미지를 자동 학습하여 표본 마킹을 결정하고 이 표본 마킹 값에 기초하여 연속적으로 마킹 검사를 실행하도록 함으로써 마킹공정의 가동중단 및 별도의 인력투입 없이 신속하고 정확하게 마킹 검사를 실행할 수 있게 되는 반도체 패키지 마킹 검사공정에서의 오토티칭 장치 및 그 제어방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a marking inspection apparatus for a semiconductor package. In particular, when a marking inspection line checks whether a marking defect of various types of semiconductor packages having different marking units by lot is checked in a marking inspection line, a marking image of a semiconductor package that is first put in a lot unit. Semiconductor package marking inspection process to determine the marking of the sample by automatic learning and to execute the marking inspection continuously based on the sample marking value, so that the marking inspection can be executed quickly and accurately without stopping the marking process and inputting manpower. The present invention relates to an auto teaching apparatus and a control method thereof.
반도체장치는 웨이퍼 상에 각종 회로소자를 집적시키는 칩 제조공정과 상기 반도체 칩을 베이스 위에 마운트시키는 다이어태치 공정과 상기 칩과 리드프레임을 연결하는 와이어링 공정과 수지몰드를 이용하여 반도체칩을 포장하는 패키지 공정을 통하여 제조된다.The semiconductor device includes a chip manufacturing process for integrating various circuit elements on a wafer, a die attach process for mounting the semiconductor chip on a base, a wiring process for connecting the chip and a lead frame, and packaging the semiconductor chip using a resin mold. It is manufactured through a package process.
이렇게 제조된 반도체 장치의 패키지는 그의 표면에 해당 반도체 패키지의 규격 및 모델번호 등을 삽입하는 마킹 공정과 그 마킹의 이상여부를 판단하는 마킹 검사 공정을 통한 품질관리를 거쳐 최종제품으로 출하된다.The package of the semiconductor device manufactured as described above is shipped as a final product through quality control through a marking process for inserting the specification and model number of the semiconductor package on the surface thereof and a marking inspection process for determining whether the marking is abnormal.
상기의 공정중 반도체 패키지 표면상에 해당 패키지의 규격 및 모델번호 등을 삽입하는 마킹 수행공정에는 크게 3가지가 있다.There are three major marking performance steps for inserting the specification and model number of the package on the surface of the semiconductor package.
그 하나는 스탬프 방식으로서 기호, 문자, 도형 등의 마크를 고무 등의 플레이트에 각인한 후 잉크를 묻혀 패키지에 찍는 방식이고, 다른 하나는 마스크 필름방식으로서 원하는 기호, 문자, 도형 등의 마크를 필름에 식각하여 마스크 필름을 제작한 후 이를 마스크로 하여 마킹하는 방식이고, 또 다른 하나는 레이저빔을 이용하여 필요한 기호, 문자, 도형 등으로 패키지 표면을 태워 마킹하는 방식이다.One is a stamp method, which is a method of stamping marks, symbols, figures, etc. on a plate such as rubber, and then imprints ink on the package. After etching to produce a mask film and marking it as a mask, another method is to mark the surface of the package by burning the necessary symbols, characters, shapes, etc. using a laser beam.
상기와 같은 여러 마킹방식 중 어느 하나의 방식을 이용하여 반도체 패키지를 마킹할 때, 그 마킹 작업공정 조건의 변화나 설비의 오차로 인하여 불량이 발생될 수 있다.When marking a semiconductor package using any one of the above-described marking methods, a defect may occur due to a change in the marking work condition or an error in a facility.
반도체 패키지의 마킹 불량 형태를 보면, 마킹 문자간의 간격이 다르게 인쇄된 경우(Marking Quality for Each Character), 마킹 문자가 잘려져 인쇄되는 경우(Cut Character for Each Character), 마킹이 인쇄영역에서 벗어나게 된 경우(Extra Marking), 마킹 문자간 밝기오차(Marking Brightness for Each Character), 마킹 문자의 위치오차(Marking Position for Each Character), 마킹 문자간 대비오차(Marking Contrast for Each Character), 마킹 문자의 크기오차(Marking Size for Each Character)등이 있다.When the marking of the semiconductor package is poor, the marking characters are printed at different intervals (Marking Quality for Each Character), the marking characters are cut off (Cut Character for Each Character), and the markings are out of the printing area ( Extra Marking), Marking Brightness for Each Character, Marking Position for Each Character, Marking Contrast for Each Character, Marking Character Size Error Size for Each Character).
이러한 반도체 패키지에서의 마킹 불량은 마킹장치와 연동하게 되는 마킹 검사장치에서 검출된다.Marking failure in such a semiconductor package is detected by the marking inspection device to be interlocked with the marking device.
마킹 검사장치는 정상상태의 마킹 이미지 데이터를 기초로 검사 대상 패키지마다 그의 표면에 새겨진 마크를 읽어들여 상호 비교-판단하는 식으로 하나의 검사라인에서 여러 유형의 마킹 불량여부를 판단하게 되는 데, 반도체 패키지는 롯트(lot)단위별로 서로 다른 마킹을 가지게 되고 또한 하나의 롯트 단위를 구성하는 반도체 패키지의 개수가 수십개 내지 수백개 정도에 불과한 경우도 있기 때문에, 패키지 롯트가 바뀔 때마다 작업자가 매번 검사기준이 될 표본 마킹 이미지를 입력시켜주어야 한다.The marking inspection apparatus determines whether there are various types of marking defects in one inspection line by reading and comparing the marks engraved on the surface of each package to be inspected based on the marking image data in a normal state. Since packages have different markings for each lot unit, and the number of semiconductor packages constituting one lot unit may be only several tens or hundreds, each inspection standard is changed by each worker. You need to enter a sample marking image.
이러한 마킹검사 작업은 반도체 패키지의 롯트 단위별로 관리해주기 위한 작업인력이 필요하게 되고 또한 검사 작업효율도 떨어져 왔기 때문에 반도체 장치의 생산성을 높이는데 하나의 장애 요인이 되고 있었다.This marking inspection work has been a barrier to increase the productivity of the semiconductor device because it requires a work manpower to manage by lot unit of the semiconductor package and the inspection work efficiency is also lowered.
본 발명의 목적은 반도체 패키지의 마킹 검사장치에서 롯트 단위별로 마킹을 달리하는 여러 유형의 반도체 패키지의 마킹 불량여부를 검사 라인에서 검사할 때, 반도체 패키지의 롯트 변경에 따른 마킹공정라인과 마킹검사공정라인의 가동중단 및 별도의 인력투입 없이 자동으로 표준 마킹 이미지의 티칭하여 이 티칭 마킹 데이터에 따라 연속적으로 패키지의 마킹 불량여부 검사를 실행할 수 있는 반도체 패키지 마킹 검사공정에서의 오토티칭 장치 및 그 제어방법을 제공하는데 있다.An object of the present invention is to check the marking process line and marking inspection process according to the lot change of the semiconductor package when checking the marking failure of the various types of semiconductor package that differs for each lot in the marking inspection apparatus of the semiconductor package in the inspection line Auto-teaching device and control method in semiconductor package marking inspection process, which can teach the standard marking image automatically without stopping the line and inputting manpower, and can execute the package marking inspection continuously according to this teaching marking data. To provide.
도 1은 본 발명의 반도체 패키지 마킹 검사공정을 설명하기 위한 일반적인 반도체 패키지의 제조과정 흐름도이다.1 is a flowchart illustrating a manufacturing process of a general semiconductor package for explaining a semiconductor package marking inspection process of the present invention.
도 2는 본 발명의 마킹 오토티칭 및 검사장치의 회로블록 구성도이다.2 is a circuit block diagram of the marking auto-teaching and inspection apparatus of the present invention.
도 3은 본 발명의 방법에 따른 반도체 패키지의 마킹 오토티칭 및 검사과정을 설명하기 위한 흐름도이다.3 is a flowchart illustrating a marking auto-teaching and inspection process of a semiconductor package according to the method of the present invention.
※도면의 주요부분에 대한 부호의 설명※※ Explanation of symbols about main part of drawing ※
10 : 마킹장치 20 : 마킹 검사장치10: marking device 20: marking inspection device
21 : 마이컴 22 : 키입력부21: microcomputer 22: key input unit
23 : 메모리 24 : 알람장치23: memory 24: alarm device
25 : 카메라 26 : 마킹 에러 패키지 추출장치25: camera 26: marking error package extraction device
27 : 제어신호 입력 인터페이스 장치27: control signal input interface device
28 : 비상경보장치 29 : 디스플레이장치28: emergency alarm device 29: display device
상기 목적을 달성하기 위한 본 발명 방법은 마킹장치로부터 마킹 검사장치에 반도체 패키지의 롯트 체인지신호가 입력되는지 여부를 판단하는 제1단계와, 상기 제1단계에서 롯트 체인지신호의 입력이 있으면 마킹검사 포지션으로 인입되는 패키지의 마킹 이미지를 읽어들여 표본 마킹 이미지로 확정하는 제2단계와, 상기 제2단계에서 확정된 표본 마킹 이미지와 카메라에 의해 연속적으로 촬영되어 순차 입력되는 검사대상 마킹 이미지를 비교하여 마킹 불량여부를 판단하는 제3단계와, 상기 제3단계의 실행결과 반도체 패키지의 마킹 불량이 존재하면 해당 패키지를 추출하고 마킹불량이 아니면 현재의 패키지가 해당 롯트의 최종 패키지인지 여부를 판단하고 그 판단결과 최종 패키지라면 마킹검사장치를 정지한 후 다음 롯트 체인지신호를 기다리는 제4단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a first step of determining whether the lot change signal of the semiconductor package is input from the marking device to the marking inspection device, and if there is an input of the lot change signal in the first step marking inspection position The second step of reading the marking image of the package to be imported into the sample marking image and confirming it as a sample marking image, and compares the sample marking image determined in the second step and the inspection target marking image which is sequentially taken by the camera and sequentially input The third step of determining whether there is a defect, and if there is a marking failure of the semiconductor package as a result of the execution of the third step, the corresponding package is extracted. As a result, the final package stops the marking inspection device and waits for the next lot change signal. And a fourth step.
또한 본 발명 장치는 마킹장치로부터 반도체 패키지 롯트 신호를 받아들이는 제어신호 입력 인터페이스장치와, 반도체 패키지의 마킹을 촬영하는 카메라와, 상기 카메라에 의해 촬영된 마킹 이미지를 디지털 데이터로 기억하는 메모리와, 상기 제어신호 입력 인터페이스장치를 통해 롯트 체인지신호가 입력되면 검사 포지션으로 최초로 인입되는 패키지의 마킹 이미지를 읽어들여 표본 마킹 이미지로 확정하고 이렇게 확정된 표본 마킹 이미지와 카메라에 의해 연속적으로 촬영되어 순차 입력되는 검사대상 마킹 이미지를 비교하여 마킹 불량여부를 판단하는 마이컴과, 마킹불량이 마이컴에 의해 체크될 때마다 작동하는 알람장치와, 상기 마이컴에 의해 실행되는 마킹 검사관련 정보를 표시하는 디스플레이장치를 포함하는 것을 특징으로 한다.The present invention also provides a control signal input interface device for receiving a semiconductor package lot signal from a marking device, a camera for photographing the marking of the semiconductor package, a memory for storing the marking image photographed by the camera as digital data, When the lot change signal is input through the control signal input interface device, the marking image of the package that is first introduced into the inspection position is read and confirmed as the sample marking image, and the sample is continuously taken by the confirmed sample marking image and the camera. And a display device for displaying a marking inspection-related information executed by the microcomputer, and a microcomputer for determining whether the marking is defective by comparing the target marking images, an alarm device that operates whenever the marking defect is checked by the microcomputer. It features.
이하, 첨부한 도면을 참고로 하여 본 발명을 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 반도체 패키지 마킹 검사공정을 설명하기 위한 일반적인 반도체 패키지의 제조과정 흐름도이다.1 is a flowchart illustrating a manufacturing process of a general semiconductor package for explaining a semiconductor package marking inspection process of the present invention.
여기에서 참고되는 바와 같이, 반도체 집적회로 칩과 리이드 프레임 또는 볼 그리드 어레이를 와이어링 한 후 수지 등을 이용하여 집적회로 칩을 몰딩하는 반도체 패키지 제조공정이 완료되면, 반도체 패키지 상에 해당제품의 규격, 성능 등을 표시하기 위한 마킹 공정을 진행한다.As referred to herein, after the semiconductor package manufacturing process for molding the integrated circuit chip using a resin or the like after wiring the semiconductor integrated circuit chip and the lead frame or ball grid array, the specifications of the product on the semiconductor package A marking process is performed to indicate the performance and the like.
상기 마킹 공정을 거친 반도체 패키지는 마킹 검사공정에서 마킹의 이상유무가 체크되어 정상 마킹 제품이 선별되게 되며, 이렇게 마킹 검사과정을 통과한 반도체 패키지는 트리밍 및 포밍과정을 거쳐 최종 완성품으로 출하되게 된다. 실제로 마킹공정과 마킹검사공정은 상호 연계되어 진행되게 된다.The semiconductor package that has undergone the marking process is checked for abnormality of the marking in the marking inspection process, and the normal marking product is selected. The semiconductor package that passes the marking inspection process is shipped to the final finished product through the trimming and forming process. In fact, the marking process and the marking inspection process are interconnected.
도 2는 본 발명에 따른 반도체 패키지의 마킹 오토티칭 및 검사장치의 회로블록 구성도이다.2 is a circuit block diagram of a marking auto-teaching and inspection apparatus of a semiconductor package according to the present invention.
여기에서 참고되는 바와 같이, 마킹장치(10)로부터 발생되는 롯트 체인지 신호는 마킹 검사장치(20)내의 제어신호 입력 인터페이스장치(27)를 통하여 마이컴(21)에 입력되게 연결하고, 또한 상기 마이컴(21)에는 카메라(25)에서 촬영된 반도체 패키지 상의 마킹 이미지 데이터가 디지털 신호로 입력되게 연결하고, 키입력부(22)의 기능선택 및 기타 검사 조건 설정 및 변경신호 등이 입력되게 연결한다.As referred to herein, the lot change signal generated from the marking device 10 is connected to be input to the microcomputer 21 through the control signal input interface device 27 in the marking inspection device 20, and the microcomputer ( 21, the marking image data on the semiconductor package photographed by the camera 25 is input as a digital signal, and the function selection of the key input unit 22 and other test condition setting and change signals are input.
또, 상기 마이컴(21)은 이 마이컴에서 처리되는 마킹검사에 관련된 각종정보를 표시하는 디스플레이장치(29)와, 검사 대상 반도체 패키지 상의 마킹이 불량일 때 이를 추출하기 위한 신호에 의해 작동하여 해당 반도체 패키지를 추출하는 마킹에러 패키지 추출장치(26)와, 검사할 반도체 패키지 롯트의 최초 마킹을 이미지 데이터를 표본 마킹값으로 저장하는 메모리(23)를 포함한다.In addition, the microcomputer 21 operates by a display device 29 for displaying various information related to the marking inspection processed by the microcomputer and a signal for extracting the marking on the inspection target semiconductor package when the marking is defective. A marking error package extracting apparatus 26 for extracting a package and a memory 23 for storing the initial marking of the semiconductor package lot to be inspected as image sample values.
이러한 반도체 패키지 마킹 검사장치의 동작과정을 설명하면 다음과 같다.The operation of the semiconductor package marking inspection apparatus will be described below.
먼저, 마킹장치(10)로부터 반도체 패키지의 표면에 인쇄되는 마킹이 변경됨을 알리는 반도체 패키지 롯트 스위치 신호가 발생되면 이 롯트 스위치 신호는 마킹 검사장치(20)의 제어신호 입력 인터페이스장치(27)를 거쳐 마이컴(21)에 입력된다.First, when the semiconductor package lot switch signal is generated from the marking device 10 indicating that the marking printed on the surface of the semiconductor package is changed, the lot switch signal is passed through the control signal input interface device 27 of the marking inspection device 20. It is input to the microcomputer 21.
마이컴(21)에 반도체 패키지 롯트 스위치 신호가 입력되면 마이컴(21)은 직전의 표본 마킹 이미지 데이터 값에 기초한 그때까지의 마킹 검사작업을 종료하고 카메라(25)를 통하여 새로운 검사 대상 반도체 패키지의 초기 마킹 이미지를 티칭한다.When the semiconductor package lot switch signal is input to the microcomputer 21, the microcomputer 21 terminates the marking inspection operation up to that time based on the previous sample marking image data value and initializes the initial marking of the new inspection target semiconductor package through the camera 25. Teaches the image.
카메라(25)를 통해 읽어들여 티칭한 새로운 반도체 패키지 롯트의 마킹 이미지 데이터는 표본 마킹값으로써 메모리(23)에 저장되게 된다. 이때 표본 마킹값을 확정하기 위해 새로운 롯트의 처음 반도체 패키지의 마킹 이미지를 다수개 읽어들여 상호 비교하는 것을 통하여 마킹 불량이 표준값이 되는 것을 배제시킬 수 있다.The marking image data of the new semiconductor package lot that is read and taught by the camera 25 is stored in the memory 23 as a sample marking value. In this case, it is possible to exclude the marking failure from becoming a standard value by reading a plurality of marking images of the first semiconductor package of a new lot and comparing them with each other to confirm the sample marking value.
상기 과정을 통해 확정된 표본 마킹에 대한 디지털 이미지 데이터는 메모리(23)에 저장된다.The digital image data for the sample marking determined through the above process is stored in the memory 23.
이후 마이컴(21)은 키 입력부(22)에 의해 설정된 검사 조건에 따라 카메라(25)를 통해 읽어들인 검사대상 반도체 패키지의 마킹 이미지를 표본 마킹 이미지 데이터에 비교하는 것으로 마킹 에러가 발생된 반도체 패키지를 검사하게 된다.Thereafter, the microcomputer 21 compares the marking image of the inspection target semiconductor package read through the camera 25 with the sample marking image data according to the inspection condition set by the key input unit 22 to compare the semiconductor package with the marking error. Will be examined.
마이컴(21)에서의 패키지 마킹 검사 과정을 통하여 검색된 불량 마킹 패키지는 상기 마이컴의 제어신호에 의해 작동하게 되는 마킹 에러 패키지 추출장치(26)에 의해 추출되어 불량 패키지 트레이에 수집되게 된다.The defective marking package retrieved through the package marking inspection process in the microcomputer 21 is extracted by the marking error package extractor 26 operated by the control signal of the microcomputer and collected in the defective package tray.
이때 마이컴(21)은 알람장치(24)에 알람 작동신호를 출력하는 것으로 불량마킹이 발생할 때마다 알람이 발생되게 하여 마킹 불량 반도체 패키지의 추출을 표시하게 된다.At this time, the microcomputer 21 outputs an alarm operation signal to the alarm device 24 so that an alarm is generated whenever a defective marking occurs, thereby displaying extraction of a defective semiconductor package.
특히, 마이컴(21)은 마킹 불량이 일정한 시간범위내에서 연속적으로 발생하는 가 여부를 판단하여 일정시간동안 정해진 횟수이상의 알람이 발생하게 되면, 즉 마킹 불량이 빈번하게 나타나게 되면 마킹 검사장치 또는 마킹장치의 이상으로 판단하고 비상경보장치(28)를 작동시킴과 동시에 시스템의 작동을 중단시킨다.In particular, the microcomputer 21 determines whether a marking failure occurs continuously within a predetermined time range, and when an alarm occurs more than a predetermined number of times for a predetermined time, that is, a marking inspection device or marking device frequently appears. Judging by the abnormality of the emergency alarm device 28 operates and at the same time stop the operation of the system.
상기 반도체 패키지의 마킹 검사시 검사할 마킹부분은 마킹 전체부분을 대상으로 하거나 또는 전체 마킹 중 어느 하나의 특정부분을 정하여 해당부분의 마킹 이미지만을 대상으로 할 수 있다.The marking portion to be inspected during the marking inspection of the semiconductor package may be a whole portion of the marking, or a specific portion of the whole marking may be set to target only the marking image of the corresponding portion.
전자의 경우 마킹 검사 결과에 대해 정확도를 기할 수 있으나 검사 시간의 증가를 가져온다. 후자의 경우 검사 결과에 대한 신뢰도가 다소 덜어지기는 하지만 고속의 마킹검사를 실행시킬 수 있다.In the former case, the accuracy of the marking test result can be determined, but the inspection time is increased. In the latter case, the reliability of the test results is somewhat lessened, but a faster marking test can be executed.
도 3은 본 발명의 반도체 패키지 마킹 검사공정에서의 오토티칭 및 검사과정을 설명하기 위한 흐름도이다.3 is a flowchart illustrating an auto-teaching and inspection process in the semiconductor package marking inspection process of the present invention.
여기에서 참고되는 바와 같이, 제1단계에서는 마킹장치에서의 반도체 패키지 작업 롯트의 변경에 기인하여 상기 마킹장치로부터 마킹 검사장치측에 반도체 패키지의 롯트 체인지 신호가 입력되는지 여부를 판단한다.As referred to herein, in the first step, it is determined whether the lot change signal of the semiconductor package is input from the marking apparatus to the marking inspection apparatus side due to the change of the semiconductor package working lot in the marking apparatus.
제2단계에서는 상기 제1단계의 실행에 따라 롯트 체인지신호의 입력이 마킹 검사장치의 마이컴에서 체크되면 검사 포지션으로 처음 인입되는 새로운 롯트의 반도체 패키지의 마킹 이미지를 읽어들여 표본 마킹 이미지를 확정한다. 이때 표본 마킹 이미지 데이터에 대한 신뢰도를 높이기 위해 초기 마킹 이미지를 다수개 촬영하여 이들의 이미지 데이터를 비교분석하는 것으로 불량 마킹(마킹 에러)가 표본이 될 가능성을 최소화시키고 있다.In the second step, according to the execution of the first step, when the input of the lot change signal is checked in the microcomputer of the marking inspection apparatus, the marking image of the semiconductor package of the new lot first introduced into the inspection position is read to determine the sample marking image. In this case, in order to increase the reliability of the sample marking image data, a plurality of initial marking images are photographed and compared to analyze the image data thereof, thereby minimizing the possibility of a defect marking (marking error) becoming a sample.
제3단계에서는 상기 제2단계에서 확정된 표본 마킹 이미지와 카메라에 의해 연속적으로 촬영되어 순차 입력되는 검사대상 반도체 패키지의 검사 마킹 이미지를 비교하여 마킹 불량여부를 판단한다.In the third step, whether the marking is defective is determined by comparing the sample marking image determined in the second step with the inspection marking image of the semiconductor package to be sequentially photographed and sequentially input by the camera.
제4단계에서는 상기 제3단계의 실행결과 반도체 패키지에 마킹 불량이 존재하면 마이컴내의 타이머 작동과 더불어 알람장치를 통해 알람을 발생하는 것으로 마킹 불량 패키지의 추출을 표시하고, 상기 알람이 설정된 시간동안 설정된 횟수 이상 발생되고 있는가 여부를 판단하여 설정횟수 이상이면 마킹장치 및 마킹 검사장치를 정지하고 시스템 이상상태를 알리기 위한 비상경보를 발생시키고 상기 알람이 단발성이거나 설정한 시간 범위내에서 연속적으로 발생되는 조건이 아니라면 타이머를 리세트하고 이후의 마킹검사를 연속적으로 실행한다.In the fourth step, if there is a marking failure in the semiconductor package as a result of the execution of the third step, an alarm is generated through an alarm device together with a timer operation in the microcomputer to display extraction of the marking failure package, and the alarm is set for a predetermined time. If it is more than the number of times, it is judged whether or not the number of times is exceeded, the marking device and the marking inspection device are stopped, and an emergency alarm is generated to inform the system abnormality condition. If not, reset the timer and run subsequent marking checks consecutively.
여기에서 타이머를 이용하여 일정범위의 시간내에서 알람 발생횟수를 마이컴이 체크하는 것은 시스템의 에러발생으로 인하여 정상적인 마킹의 반도체 패키지가 불량품으로 추출되는 것을 방지하기 위함이다.Here, the microcomputer checks the number of alarm occurrences within a certain range of time by using a timer to prevent the semiconductor package of a normal marking from being extracted as a defective product due to an error in the system.
이때 마이컴 내의 타이머에 의한 타이밍 시점은 매 알람발생 시점이며 타이밍 스타트 후 사전에 설정된 시간이 경과하면 리세트 되어 다음 알람발생 신호에 의해 스타트되게 된다.At this time, the timing point by the timer in the microcomputer is every alarm occurrence time and is reset when the preset time elapses after the timing start and is started by the next alarm generation signal.
한편, 상기 제3단계의 실행결과 반도체 패키지에 마킹이 없으면 현재의 반도체 패키지가 해당 롯트의 최종 반도체 패키지인지 여부를 판단하여 그 판단결과 현재의 마킹 검사대상 패키지가 최종 패키지일 경우에는 마킹 검사 작업을 정지한 후 대기모드로 돌입하여 다음 롯트 체인지신호를 기다리고 최종패키지가 아닐 경우에는 순차 마킹 검사단계를 실행한다.On the other hand, if there is no marking on the semiconductor package as a result of the execution of the third step, it is determined whether the current semiconductor package is the final semiconductor package of the lot, and as a result, the marking inspection operation is performed when the current marking inspection target package is the final package. After stopping, it enters the standby mode, waits for the next lot change signal, and if it is not the final package, it performs a sequential marking inspection step.
또한, 반도체 패키지 마킹 검사시스템의 이상발생으로 인한 비상경보 및 시스템 작동 중단상태에서 시스템 고장원인을 해소시키고 재작동을 살행시키면 마킹검사 장치는 앞의 순차마킹 검사실행단계부터 다시 마킹 검사작업을 실행하게 된다.In addition, if the cause of system failure is eliminated and the system is restarted in the emergency alarm and system shutdown state due to the abnormality of the semiconductor package marking inspection system, the marking inspection apparatus will execute the marking inspection operation from the previous sequential marking inspection execution step. do.
이상에서 설명한 바와 같은 본 발명은 롯트 단위별로 마킹을 달리하는 여러 유형의 반도체 패키지의 마킹 불량여부를 검사 라인에서 검사할 때, 검사라인의 가동중단 및 별도의 인력투입 없이 표본 마킹 이미지의 자동학습을 통해 연속적으로 마킹 검사를 실행할 수 있게되므로 반도체 패키지의 마킹 검사 작업시간을 획기적으로 단축시킬 수 있는 특유의 효과가 나타나게 된다.As described above, the present invention provides automatic learning of the sample marking image without stopping the operation of the inspection line and adding a separate manpower when inspecting the marking line of various types of semiconductor packages having different marking units by lot in the inspection line. Through this, the marking inspection can be executed continuously, and the unique effect of dramatically shortening the marking inspection work time of the semiconductor package is shown.
또한, 본 발명은 반도체 제조공정의 수행에 따른 완성품 반도체 패키지의 최종 외관검사(리드피치 검사, 리드폭 검사, 리드벤트 검사, 리드수 검사, 리드스큐 검사, 리드길이 검사, 터미널치수 검사, 평탄성 검사 등)와 병행하게 되는 최종 마킹검사(Marking Quality for Each Character, Cut Character for Each Character, Extra Marking, Marking Brightness for Each Character, Marking Position for Each Character, Marking Contrast for Each Character, Marking Size for Each Character)등을 수행하는 경우에도 상기 본 발명의 방법과 장치를 그대로 적용할 수 있다.In addition, the present invention is the final appearance inspection (lead pitch inspection, lead width inspection, lead vent inspection, lead number inspection, lead skew inspection, lead length inspection, terminal dimension inspection, flatness inspection of the finished semiconductor package according to the semiconductor manufacturing process) Marking Quality for Each Character, Cut Character for Each Character, Extra Marking, Marking Brightness for Each Character, Marking Position for Each Character, Marking Contrast for Each Character, Marking Size for Each Character, etc. Even when performing the method and apparatus of the present invention can be applied as it is.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032991A KR100327101B1 (en) | 1999-08-11 | 1999-08-11 | An automatic teaching method in marking inspection process of a semiconductor packages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032991A KR100327101B1 (en) | 1999-08-11 | 1999-08-11 | An automatic teaching method in marking inspection process of a semiconductor packages |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990078833A true KR19990078833A (en) | 1999-11-05 |
| KR100327101B1 KR100327101B1 (en) | 2002-03-18 |
Family
ID=37478368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990032991A KR100327101B1 (en) | 1999-08-11 | 1999-08-11 | An automatic teaching method in marking inspection process of a semiconductor packages |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100327101B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003092069A1 (en) * | 2002-04-26 | 2003-11-06 | Eo Technics Co., Ltd. | Method of calibrating marking in laser marking system |
| WO2006132484A1 (en) * | 2005-06-07 | 2006-12-14 | Intekplus Co., Ltd. | Method and apparatus for inspecting marking of semiconductor package |
| KR100738799B1 (en) * | 2001-04-11 | 2007-07-12 | 앰코 테크놀로지 코리아 주식회사 | Auto centering device of marking system for semiconductor package |
| KR101681517B1 (en) * | 2016-07-15 | 2016-12-12 | 주식회사 엠에스비전 | Method for inspect teaching state im semi-conductor equipment, device thereof, and semi-conductor equipment including the same |
| WO2021049721A1 (en) * | 2019-09-10 | 2021-03-18 | 라온피플 주식회사 | Method and device for performing machine learning and testing on plurality of images |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102049566B1 (en) | 2018-07-24 | 2019-11-27 | 김해람 | A method and product of making dolls that are decorated with preserved flower and long-lived flavor with micro capsules |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0121645Y1 (en) * | 1991-12-21 | 1998-08-17 | 정몽헌 | Marking equipment for ic package |
| JPH06275686A (en) * | 1993-03-19 | 1994-09-30 | Nec Kansai Ltd | Method and device for manufacturing semiconductor device |
| JP3685837B2 (en) * | 1995-05-30 | 2005-08-24 | 宮崎沖電気株式会社 | Laser marking method and apparatus for semiconductor wafer |
| KR100256222B1 (en) * | 1997-06-17 | 2000-05-15 | 김규현 | Marking device for manufacturing semiconductor packages |
-
1999
- 1999-08-11 KR KR1019990032991A patent/KR100327101B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738799B1 (en) * | 2001-04-11 | 2007-07-12 | 앰코 테크놀로지 코리아 주식회사 | Auto centering device of marking system for semiconductor package |
| WO2003092069A1 (en) * | 2002-04-26 | 2003-11-06 | Eo Technics Co., Ltd. | Method of calibrating marking in laser marking system |
| WO2006132484A1 (en) * | 2005-06-07 | 2006-12-14 | Intekplus Co., Ltd. | Method and apparatus for inspecting marking of semiconductor package |
| KR101681517B1 (en) * | 2016-07-15 | 2016-12-12 | 주식회사 엠에스비전 | Method for inspect teaching state im semi-conductor equipment, device thereof, and semi-conductor equipment including the same |
| WO2021049721A1 (en) * | 2019-09-10 | 2021-03-18 | 라온피플 주식회사 | Method and device for performing machine learning and testing on plurality of images |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100327101B1 (en) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100772607B1 (en) | Teaching method of automatic inspection system and inspecting method for using the same | |
| EP0242045B1 (en) | Dimension checking method | |
| KR100748628B1 (en) | Method And Apparatus For Inspecting Marking Of Semiconductor Device | |
| KR0154158B1 (en) | Monitoring method for processing defects | |
| KR100327101B1 (en) | An automatic teaching method in marking inspection process of a semiconductor packages | |
| CN111421954B (en) | Intelligent judgment feedback method and device | |
| KR100673392B1 (en) | Automatic optical inspection system for printed circuit board of film, tape type and method for processing of the same | |
| KR20160105082A (en) | Apparatus for testing board and testing method thereof | |
| KR102450824B1 (en) | Inspection method for substrate warpage of board using a 3d learning model | |
| KR20220147807A (en) | Method for inspection of board | |
| KR20100068734A (en) | Method for verifying defective on printed circuit board | |
| KR20150104766A (en) | Tracking method for badness history in inspection process | |
| JP2007017311A (en) | Appearance inspection system | |
| KR101367193B1 (en) | Inspection method for horizontality and pressure of collet | |
| KR100997882B1 (en) | wafer inspection method | |
| JP4757595B2 (en) | Mounting component inspection equipment | |
| TW201925804A (en) | Method for diagnosing a semiconductor wafer | |
| KR100583787B1 (en) | Manufacturing method of pattern film for manufacturing PCB | |
| KR200421155Y1 (en) | Automotive Fuse and Relay Box Vision Inspection System | |
| EP4254325A1 (en) | Inspection of printed circuit board assemblies | |
| JP2009085900A (en) | System and method for testing component | |
| KR100686443B1 (en) | System and method of measuring pattern in semiconductor device | |
| JPS5819551Y2 (en) | photo mask | |
| JP2006329679A (en) | Method and device for inspecting product pattern | |
| CN118134865A (en) | Wafer defect automatic detection system and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140307 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190221 Year of fee payment: 18 |
|
| EXPY | Expiration of term |