KR19990054051A - Base station clock supply device of personal mobile communication system - Google Patents
Base station clock supply device of personal mobile communication system Download PDFInfo
- Publication number
- KR19990054051A KR19990054051A KR1019970073808A KR19970073808A KR19990054051A KR 19990054051 A KR19990054051 A KR 19990054051A KR 1019970073808 A KR1019970073808 A KR 1019970073808A KR 19970073808 A KR19970073808 A KR 19970073808A KR 19990054051 A KR19990054051 A KR 19990054051A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- time
- error
- router
- control assembly
- Prior art date
Links
Abstract
본 발명은 셀프 라우터 및 콘트롤 어셈블리(Shelf Router & Control Assembly ; 이하 "SRCA"라 약칭함)를 이중화로 구현하여 보드 결함에 의한 탈장시에도 클럭의 분실을 방지하고 잡음이 제거된 안정된 클럭을 채널카드에 제공해주도록 한 개인 휴대 통신 시스템의 기지국 클럭 공급장치에 관한 것으로서, 이러한 본 발명은 셀프 라우터 및 콘트롤 어셈블리를 이중화로 구현하고, 시간/주파수 발생부의 클럭 절체시 이중화된 셀프 라우터 및 콘트롤 어셈블리에서 각각 시간/주파수 발생부에서 제공되는 시스템 클럭 및 시간 클럭의 오류를 감지하여 오류가 없는 시스템 클럭 및 시간 클럭을 채널 카드에 제공해 줌으로써 항상 안정적으로 채널 카드에 시스템 클럭과 시간 클럭을 제공해주게 되는 것이다.The present invention implements a self-router and control assembly (hereinafter abbreviated as "SRCA") in redundancy to prevent the loss of the clock even in the event of a board failure due to a board failure and to remove the stable clock channel card The present invention relates to a base station clock supply device of a personal mobile communication system provided to provide a redundant self-router and control assembly, and the time in the redundant self-router and control assembly during clock switching of the time / frequency generator By detecting the error of the system clock and time clock provided by the frequency generator, it provides the channel card with error-free system clock and time clock to provide the system clock and time clock to the channel card stably at all times.
Description
본 발명은 개인휴대통신시스템(PCS)의 기지국(BTS) 클럭 공급에 관한 것으로, 특히 셀프 라우터 및 콘트롤 어셈블리(Shelf Router & Control Assembly ; 이하 "SRCA"라 약칭함)를 이중화로 구현하여 보드 결함에 의한 탈장시에도 클럭의 분실을 방지하고 잡음이 제거된 안정된 클럭을 채널카드에 제공해주도록 한 개인휴대통신시스템의 기지국 클럭 공급장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the supply of base station (BTS) clocks in personal mobile communication systems (PCS), and in particular to the board defects by implementing a self router and control assembly (hereinafter abbreviated as "SRCA") in redundancy. The present invention relates to a base station clock supply device of a personal mobile communication system which prevents the clock from being lost and provides a stable clock with noise removed to the channel card.
일반적으로, CDMA 방식을 채택한 이동통신 시스템, 특히 개인 휴대 통신 시스템에서는 위성으로부터 표준 시간클럭. 주파수클럭을 제공받으며, 그 위성으로부터 제공된 시간클럭/주파수클럭에 동기된 내부 시간클럭/주파수클럭을 생성하여 시스템을 운용하게 된다.In general, standard time clocks from satellites are used in mobile communication systems employing CDMA, particularly in personal mobile communication systems. The system is operated by generating an internal time clock / frequency clock which is provided with a frequency clock and synchronized with the time clock / frequency clock provided from the satellite.
여기서, 시간클럭/주파수클럭은 시스템을 운용하는데 없어서는 안되는 필수적인 요소이며, 그 사용이 매우 중요시되므로 이중화를 하여 안정화를 도모한다.Here, time clock / frequency clock is an indispensable element in operating the system, and since its use is very important, redundancy is achieved to stabilize.
즉, 도 1에 도시된 바와 같이, 시간/주파수 발생장치(10)를 액티브 보드(11)와 스탠바이 보드(12)라는 개념의 이중화로 구현하고, 먼저 정상동작중인 액티브보드(11)의 시간/주파수 발생장치를 이용하여 시스템에서 필요로 하는 시스템 클럭 및 시간 클럭을 생성하여 사용한다.That is, as shown in Figure 1, the time / frequency generator 10 is implemented by the redundancy of the concept of the active board 11 and the standby board 12, and first the time / of the active board 11 in normal operation Frequency generator is used to generate and use the system clock and time clock required by the system.
상기 액티브 보드(11)에서 발생된 시스템 클럭은 셀프 라우터 및 콘트롤 어셈블리(20)를 경유한 후 다수개의 CDMA 디지털 채널 카드 어셈블리(30)와 베이스밴드 인터페이스 카드 어셈블리(40)에 각각 공급된다.The system clock generated by the active board 11 is supplied to the plurality of CDMA digital channel card assemblies 30 and the baseband interface card assembly 40 after passing through the self-router and control assembly 20.
한편, 상기와 같이 액티브 보드(11)에서 발생되는 시스템 클럭을 이용하다가, 그 액티브 보드(11)에 이상이 발생되면 대기중인 스탠바이 보드(12)로 절체를 하여 상기 스탠바이 보드(12)에서 발생되는 시스템 클럭이 공급되도록 한다.On the other hand, while using the system clock generated in the active board 11 as described above, if the abnormal occurs in the active board 11 is switched to the standby standby board 12 is generated in the standby board 12 Allow the system clock to be supplied.
그런데, 상기와 같은 종래의 기지국 클럭 공급장치는, 시간/주파수 발생장치를 이중화로 구현하고, 액티브 보드에서 발생되는 클럭을 시스템 클럭으로 사용하고 그 액티브 보드에 이상이 발생하면 스탠바이 보드로 절체를 하여 스탠바이 보드에서 발생되는 시스템 클럭을 사용하게 되는데, 이때 보드 절체 순간 클럭이 유실되는 경우가 발생하여 클럭이 안정적으로 공급되어야 하는 CDMA 채널 카드들이 오동작을 하는 문제가 발생하였다.However, the conventional base station clock supply device implements a time / frequency generator with redundancy, uses a clock generated from an active board as a system clock, and switches over to a standby board when an error occurs in the active board. The system clock generated from the standby board is used. At this time, the clock is lost at the time of board transfer, causing a problem in which CDMA channel cards, which must be supplied with a stable clock, malfunction.
이에 본 발명은 상기와 같은 종래 기지국 클럭 공급장치의 제반 문제점을 해결하기 위해서 제안된 것으로,Accordingly, the present invention has been proposed to solve the above problems of the conventional base station clock supply apparatus.
본 발명은 셀프 라우터 및 콘트롤 어셈블리(Shelf Router & Control Assembly ; 이하 "SRCA"라 약칭함)를 이중화로 구현하여 보드 결함에 의한 탈장시에도 클럭의 분실을 방지하고 잡음이 제거된 안정된 클럭을 채널카드에 제공해주도록 한 개인휴대통신시스템의 기지국 클럭 공급장치를 제공하는 데 그 목적이 있다.The present invention implements a self-router and control assembly (hereinafter abbreviated as "SRCA") in redundancy to prevent the loss of the clock even in the event of a board failure due to a board failure and to remove the stable clock channel card The purpose of the present invention is to provide a base station clock supply device for a personal mobile communication system.
상기와 같은 목적을 달성하기 위한 기술적인 수단은,Technical means for achieving the above object,
시스템 클럭을 생성하는 시간/주파수 발생장치와 상기 생성된 시스템 클럭을A time / frequency generator for generating a system clock and the generated system clock
CDMA 디지털 채널 카드와 베이스밴드 인터페이스 카드에 제공해주는 셀프 라우터 및 콘트롤 어셈블리를 구비한 기지국 클럭 공급장치에 있어서,A base station clock supply having a self-router and control assembly for a CDMA digital channel card and baseband interface card.
상기 셀프 라우터 및 콘트롤 어셈블리를 상기 시간/주파수 발생장치에서 제공되는 시스템 클럭의 오류를 검출하여 오류가 없는 시스템 클럭을 상기 CDMA 디지털 채널 카드와 베이스밴드 인터페이스 카드에 제공해주도록 이중화로 구현된 것을 특징으로 한다.The self-router and control assembly detects an error of a system clock provided by the time / frequency generator and provides a system clock without error to the CDMA digital channel card and the baseband interface card. .
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.
도 1 은 종래 개인휴대통신시스템의 기지국 클럭 공급장치 블록 구성도,1 is a block diagram of a base station clock supply apparatus of a conventional personal mobile communication system,
도 2 는 본 발명에 의한 개인휴대통신시스템의 기지국 클럭 공급장치 블록 구성도,2 is a block diagram of a base station clock supply device of a personal mobile communication system according to the present invention;
도 3 은 도 2의 셀프 라우터 및 콘트롤 어셈블리 이중화부 상세 구성도.3 is a detailed configuration diagram of the self-router and control assembly redundancy of FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
50:시간/주파수 발생부50: time / frequency generator
60:셀프 라우터 및 콘트롤 어셈블리60: self router and control assembly
70:CDMA 디지털 채널 카드 어셈블리70: CDMA digital channel card assembly
80:베이스밴드 인터페이스 카드 어셈블리80: baseband interface card assembly
도 2 는 본 발명에 의한 개인휴대통신시스템의 기지국 클럭 공급장치 블록 구성도이다.2 is a block diagram of a base station clock supply device of a personal mobile communication system according to the present invention.
이에 도시된 바와 같이, 위성으로부터 수신된 시간클럭에 동기된 시스템 클럭을 발생하는 시간/주파수 발생부(50)와, 상기 시간/주파수 발생부(50)에서 발생된 시스템클럭의 오류를 검출하고 오류가 없는 시스템 클럭을 후단의 CDMA 디지털 채널 카드 어셈블리(70)와 베이스밴드 인터페이스 카드 어셈블리(80)에 각각 전달해주는 셀프 라우터 및 콘트롤 어셈블리(60)로 구성된다.As shown therein, a time / frequency generator 50 generating a system clock synchronized with the time clock received from the satellite, and an error of the system clock generated by the time / frequency generator 50 are detected. It consists of a self-router and control assembly (60) that delivers a system clock to the rear end of the CDMA digital channel card assembly (70) and the baseband interface card assembly (80), respectively.
상기에서, 셀프 라우터 및 콘트롤 어셈블리(60)는 상기 시간/주파수 발생부(50)에서 얻어지는 시간 클럭의 오류를 검출하고 오류 발생시 그 시간 클럭이 후단의 채널 카드에 제공되는 것을 차단하는 제1 및 제2 셀프 라우터 및 콘트롤 어셈블리(61)(62)로 구성된다.In the above, the self-router and control assembly 60 detects an error of a time clock obtained from the time / frequency generator 50 and blocks the time clock from being provided to a later channel card when an error occurs. Two self-router and control assemblies (61, 62).
상기 제1 셀프 라우터 및 콘트롤 어셈블리(61)는 상기 시간/주파수 발생부(50)에서 얻어지는 시스템 클럭을 버퍼링하는 버퍼(61a)와, 상기 버퍼(61a)에서 출력되는 시스템 클럭의 오류 여부를 감지하고 상기 시스템 클럭에 오류가 발생하는 경우 그 시스템 클럭이 후단으로 전달되는 것을 차단하는 클럭 오류 감지부(61b)와, 상기 클럭 오류 감지부(61b)에서 출력되는 제어신호에 의해 그 구동이 제어되어 상기 버퍼(61a)에서 버퍼링된 시스템 클럭을 후단의 채널 카드에 제공해주는 드라이버(61c)로 구성된다.The first self-router and control assembly 61 detects an error of a buffer 61a for buffering the system clock obtained from the time / frequency generator 50 and a system clock output from the buffer 61a. When an error occurs in the system clock, the driving is controlled by a clock error detection unit 61b that blocks the system clock from being transmitted to a later stage and a control signal output from the clock error detection unit 61b. The driver 61c provides a system clock buffered in the buffer 61a to a channel card at a later stage.
아울러, 상기 제2 셀프 라우터 및 콘트롤 어셈블리(62)는 상기 시간/주파수 발생부(50)에서 얻어지는 시스템 클럭을 버퍼링하는 버퍼(62a)와, 상기 버퍼(62a)에서 출력되는 시스템 클럭의 오류 여부를 감지하고 상기 시스템 클럭에 오류가 발생하는 경우 그 시스템 클럭이 후단으로 전달되는 것을 차단하는 클럭 오류 감지부(62b)와, 상기 클럭 오류 감지부(62b)에서 출력되는 제어신호에 의해 그 구동이 제어되어 상기 버퍼(62a)에서 버퍼링된 시스템 클럭을 후단의 채널 카드에 제공해주는 드라이버(62c)로 구성된다.In addition, the second self-router and control assembly 62 checks whether the buffer 62a buffers the system clock obtained from the time / frequency generator 50 and whether the system clock output from the buffer 62a is an error. The driving is controlled by a clock error detecting unit 62b which detects and prevents the system clock from being transmitted to a later stage when an error occurs in the system clock, and a control signal output from the clock error detecting unit 62b. And a driver 62c which provides a system clock buffered in the buffer 62a to a channel card at a later stage.
이와 같이 구성된 본 발명에 의한 개인 휴대 통신시스템의 기지국 클럭 공급장치의 작용을 첨부한 도면 도 2 및 도 3에 의거 상세히 설명하면 다음과 같다.The operation of the base station clock supply apparatus of the personal mobile communication system according to the present invention configured as described above will be described in detail with reference to FIGS. 2 and 3 as follows.
먼저, 시간/주파수 발생장치(50)는 위성으로부터 수신한 시간/주파수 클럭에 동기된 시스템 클럭(SYS_CLK)과 시간클럭(PP2S*)을 발생하여 셀프 라우터 및 콘트롤 어셈블리(60)에 전달해주게 된다.First, the time / frequency generator 50 generates a system clock SYS_CLK and a time clock PP2S * synchronized with the time / frequency clock received from the satellite and transmits the generated time clock PP2S * to the self router and the control assembly 60.
그러면 셀프 라우터 및 콘트롤 어셈블리(60)는 제1 셀프 라우터 및 콘트롤 어셈블리(61)내의 버퍼(61a)에서 이를 버퍼링하고, 클럭 오류 감지부(61b)에서 그 공급되는 시스템 클럭과 시간 클럭의 오류 여부를 감지한다.The self-router and control assembly 60 then buffers it in the buffer 61a in the first self-router and control assembly 61 and checks whether the system clock and time clock supplied from the clock error detector 61b have errors. Detect.
이때 오류가 없으면 드라이버(61c)를 인에이블 시키게 되고, 상기 인에이블된 드라이버(61c)는 상기 버퍼(61a)에서 버퍼링된 시스템 클럭 및 시간클럭을 후단의 CDMA 디지털 채널 카드 어셈블리(70)내의 각각의 채널 카드와 베이스밴드 인터페이스 카드 어셈블리(80)내의 각각의 베이스밴드 인터페이스 카드에 그 시스템 클럭과 시간 클럭을 제공해주게 된다.At this time, if there is no error, the driver 61c is enabled, and the enabled driver 61c performs a system clock and time clock buffered in the buffer 61a, respectively, in the CDMA digital channel card assembly 70 at a later stage. Each baseband interface card in the channel card and baseband interface card assembly 80 provides its system clock and time clock.
한편, 상기 시스템 클럭과 시간 클럭에 오류가 발생한 경우에는, 상기 클럭 오류 감지부(61b)에서 디스에이블 신호를 발생하여 상기 드라이버(61c)를 제어하게 되고, 이에 따라 드라이버(61c)는 입력되는 시스템 클럭과 시간 클럭을 후단에 공급해주지 않게 된다.On the other hand, when an error occurs in the system clock and the time clock, the clock error detection unit 61b generates a disable signal to control the driver 61c, whereby the driver 61c inputs a system. The clock and time clocks will not be supplied later.
즉, 오류가 발생한 시스템 클럭과 시간 클럭이 후단의 채널 카드에 공급되어 채널 카드가 오동작하는 것을 미연에 방지하게 된다.In other words, an errored system clock and time clock are supplied to a later channel card to prevent the channel card from malfunctioning.
한편, 제2 셀프 라우터 및 콘트롤 어셈블리(62)도 상기 제1 셀프 라우터 및 콘트롤 어셈블리(61)와 동일하게 동작을 한다.Meanwhile, the second self router and control assembly 62 also operates in the same manner as the first self router and control assembly 61.
즉, 버퍼(62a)에서 상기 시간/주파수 발생부(50)에서 얻어지는 시스템 클럭과 시간 클럭을 버퍼링하고, 클럭 오류 감지부(62b)에서 그 공급되는 시스템 클럭과 시간 클럭의 오류 여부를 감지한다.That is, the buffer 62a buffers the system clock and the time clock obtained by the time / frequency generator 50, and the clock error detector 62b detects whether the supplied system clock and the time clock are errored.
이때 오류가 없으면 드라이버(62c)를 인에이블 시키게 되고, 상기 인에이블된 드라이버(62c)는 상기 버퍼(62a)에서 버퍼링된 시스템 클럭 및 시간클럭을 후단의 CDMA 디지털 채널 카드 어셈블리(70)내의 각각의 채널 카드와 베이스밴드 인터페이스 카드 어셈블리(80)내의 각각의 베이스밴드 인터페이스 카드에 그 시스템 클럭과 시간 클럭을 제공해주게 된다.At this time, if there is no error, the driver 62c is enabled, and the enabled driver 62c receives the system clock and time clock buffered in the buffer 62a in each of the CDMA digital channel card assemblies 70 in the rear stage. Each baseband interface card in the channel card and baseband interface card assembly 80 provides its system clock and time clock.
한편, 상기 시스템 클럭과 시간 클럭에 오류가 발생한 경우에는, 상기 클럭 오류 감지부(62b)에서 디스에이블 신호를 발생하여 상기 드라이버(62c)를 제어하게 되고, 이에 따라 드라이버(62c)는 입력되는 시스템 클럭과 시간 클럭을 후단에 공급해주지 않게 된다.On the other hand, when an error occurs in the system clock and the time clock, the clock error detection unit 62b generates a disable signal to control the driver 62c. Accordingly, the driver 62c inputs the system. The clock and time clocks will not be supplied later.
즉, 오류가 발생한 시스템 클럭과 시간 클럭이 후단의 채널 카드에 공급되어 채널 카드가 오동작하는 것을 미연에 방지하게 된다.In other words, an errored system clock and time clock are supplied to a later channel card to prevent the channel card from malfunctioning.
다시 말해, 본 발명에서는 셀프 라우터 및 콘트롤 어셈블리(60)를 이중화로 구현하고, 상기 이중화된 셀프 라우터 및 콘트롤 어셈블리(60)에서 클럭오류 검출하고, 오류가 없는 쪽의 셀프 라우터 및 콘트롤 어셈블리 측에서 시스템 클럭과 시간 클럭을 후단의 채널 카드에 제공해 줌으로써 항상 안정된 시스템 클럭과 시간 클럭을 채널 카드에 제공해주게 되는 것이다.In other words, in the present invention, the self-router and control assembly 60 is implemented in redundancy, the clock error is detected in the redundant self-router and control assembly 60, and the system on the self-router and control assembly side of the error-free side. By providing clocks and time clocks to the later channel cards, they always provide stable system clocks and time clocks to the channel cards.
이상에서 상술한 바와 같이 본 발명은, 셀프 라우터 및 콘트롤 어셈블리를 이중화로 구현하고 시간/주파수 발생장치에서 공급되는 클럭의 오류 여부를 감지하여 오류가 없는 시스템 클럭과 시간 클럭을 후단의 채널 카드에 제공해 줌으로써 기존시간/주파수 발생장치 절체시 발생하는 클럭오류가 발생하지 않게 되어서 항상 안정적인 클럭이 채널 카드에 제공되어 채널 카드의 오동작을 미연에 방지하는 효과가 있다.As described above, the present invention provides a dual-implementation of the self-router and control assembly, and detects an error of a clock supplied from a time / frequency generator to provide an error-free system clock and time clock to a later channel card. By eliminating the clock error that occurs when switching the existing time / frequency generator, a stable clock is always provided to the channel card, thereby preventing the malfunction of the channel card.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970073808A KR19990054051A (en) | 1997-12-24 | 1997-12-24 | Base station clock supply device of personal mobile communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970073808A KR19990054051A (en) | 1997-12-24 | 1997-12-24 | Base station clock supply device of personal mobile communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990054051A true KR19990054051A (en) | 1999-07-15 |
Family
ID=66165822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970073808A KR19990054051A (en) | 1997-12-24 | 1997-12-24 | Base station clock supply device of personal mobile communication system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990054051A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100452398B1 (en) * | 2001-12-27 | 2004-10-08 | 한국전자통신연구원 | Circuit for monitoring and selecting the group of clocks, and apparatus for providing clocks to modem for mobile communication system using the same circuit |
KR100498929B1 (en) * | 2002-09-11 | 2005-07-04 | 삼성전자주식회사 | System for providing system clock in code division multiple access mobile communication terminal |
KR100551167B1 (en) * | 1998-12-30 | 2006-05-25 | 유티스타콤코리아 유한회사 | Reference Synchronization Time Signal Detection System of Code Division Multiple Access System |
-
1997
- 1997-12-24 KR KR1019970073808A patent/KR19990054051A/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100551167B1 (en) * | 1998-12-30 | 2006-05-25 | 유티스타콤코리아 유한회사 | Reference Synchronization Time Signal Detection System of Code Division Multiple Access System |
KR100452398B1 (en) * | 2001-12-27 | 2004-10-08 | 한국전자통신연구원 | Circuit for monitoring and selecting the group of clocks, and apparatus for providing clocks to modem for mobile communication system using the same circuit |
KR100498929B1 (en) * | 2002-09-11 | 2005-07-04 | 삼성전자주식회사 | System for providing system clock in code division multiple access mobile communication terminal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080189384A1 (en) | Dual porting serial advanced technology attachment disk drives for fault tolerant applications | |
KR19990054051A (en) | Base station clock supply device of personal mobile communication system | |
KR970004795B1 (en) | Protection against loss or corruption of data upon switchover of a replicated system | |
KR20010001368A (en) | method and apparatus for duplexing implementation in ATM switching system link board | |
KR100329641B1 (en) | TFCA dual apparatus using output detection circuit of communication system | |
KR100628324B1 (en) | Apparatus for control the power of a function board in communication system and method thereof | |
KR100448218B1 (en) | Duplication board system and active/standby decision method and thereof | |
KR100405645B1 (en) | Data loss prevention method in redundant data transmission and reception system | |
KR20070042664A (en) | An apparatus for stablization clocks in a mobile communication system having a dual structure | |
JP2001268059A (en) | Uninterruptible switch device | |
KR20030003944A (en) | Apparatus for stabilizing clock signals in dual clock units | |
KR19980037327A (en) | Timing Supply Circuit of Dual Timing Synchronization System | |
JPH0923254A (en) | Inter-system data link system | |
KR100220228B1 (en) | Apparatus for controlling state transfer in the duplication architecture | |
JPH11275063A (en) | Digital transmitter | |
JPH118596A (en) | No-hit system switching method | |
KR970068431A (en) | Seventh module (NO.7) duplication device of message transferring section level 2 processing circuit pack in common line signaling method and its implementation method | |
KR100825458B1 (en) | Apparatus for Duplexing Board for Network Synchronization Board in Radio Network Controller | |
JPH07202866A (en) | Clock path control system | |
KR20000074220A (en) | Method for selecting duplicated link in atm swiching system | |
JPH09298530A (en) | Transmission frame timing synchronization circuit for active standby system | |
US20110096700A1 (en) | Method For Duplexing a Clock Board | |
JP2002290423A (en) | Communication processing device | |
KR19980066118A (en) | Holdover Circuits and Methods in Synchronous Devices | |
KR19990055697A (en) | Redundant device and control method of beacon receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
SUBM | Submission of document of abandonment before or after decision of registration |