KR19990045662A - 미세결정 실리콘막, 광전지 소자, 및 그 제조 방법 - Google Patents

미세결정 실리콘막, 광전지 소자, 및 그 제조 방법 Download PDF

Info

Publication number
KR19990045662A
KR19990045662A KR1019980051387A KR19980051387A KR19990045662A KR 19990045662 A KR19990045662 A KR 19990045662A KR 1019980051387 A KR1019980051387 A KR 1019980051387A KR 19980051387 A KR19980051387 A KR 19980051387A KR 19990045662 A KR19990045662 A KR 19990045662A
Authority
KR
South Korea
Prior art keywords
range
forming
microcrystalline silicon
film
substrate
Prior art date
Application number
KR1019980051387A
Other languages
English (en)
Other versions
KR100322699B1 (ko
Inventor
도모노리 니시모또
Original Assignee
미따라이 하지메
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이 하지메, 캐논 가부시끼가이샤 filed Critical 미따라이 하지메
Publication of KR19990045662A publication Critical patent/KR19990045662A/ko
Application granted granted Critical
Publication of KR100322699B1 publication Critical patent/KR100322699B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

막 형성 공간내로 전극을 통해 고주파 전자기파를 유입시켜 플라즈마를 유기함으로써 기판상에 퇴적막을 형성하는 단계를 포함하며, Q를 Q = P·f2/d - 여기서, d(cm)는 기판과 전극 사이의 거리, P(Torr)는 퇴적막 형성 중의 막 형성 공간의 압력, 그리고 f(MHz)는 고주파 전자기파의 주파수라 함 -로 정의할 때, 400 < Q < 10000의 관계가 충족되는 것을 특징으로 하는 플라즈마 CVD에 의한 미결정 실리콘막 형성 방법과, 플라즈마 CVD를 이용하여 막 형성 공간내로 전극을 통해 고주파 전자기파를 유입시켜 플라즈마를 유기함으로써 기판상에 적어도 일부가 미결정 실리콘막인 반도체층을 형성하는 단계를 포함하며, Q를 Q = P·f2/d - 여기서, 상기 미결정 실리콘막을 형성하는 경우에, d(cm)는 퇴적막이 형성될 기판과 플라즈마를 유기하기 위한 고주파 전자기파를 유도하는 전극 사이의 거리, P(Torr)는 퇴적막 형성 중의 막 형성 공간의 압력, 그리고 f는 고주파 전자기파의 주파수라 함 -로 정의할 때, 400 < Q < 10000의 관계가 충족되는 것을 특징으로 하는 광기전 소자 형성 방법이 제공된다. 본 방법은 고온 공정을 이용함이 없이 저온 공정에도 불구하고 핀형 태양 전지의 i-형 층에 적합한 미세결정 실리콘막을 고속으로 형성하는 방법을 제공할 수 있다.

Description

미세결정 실리콘막, 광전지 소자, 및 그 제조 방법
본 발명은 소스 가스로서 실란과 같은 적어도 실리콘 화합물을 이용하는 고주파 플라즈마 CVD에 의해 고속으로 미세결정 실리콘막을 형성하는 방법, 광전지 소자, 및 광전지 소자의 제조 방법에 관한 것이다. 본 발명에 따른 미세결정 실리콘막은 박막 태양 전지 셀 또는 박막 트랜지스터와 같은 박막 반도체 소자에 적용될 수 있다.
1970대 말에, 박막을 기초로 한 비정질 실리콘의 원자가 제어(valency control)가 가능해졌고, 그로부터 박막을 기초로 한 비정질 실리콘을 태양 전지 셀로 대표되는 광전지 소자에 적용하기 위한 연구 개발이 수행되어 왔다. 비정질 실리콘을 기초로 한 막 등을 이용한 광전지 소자를 제조하기 위한 방법으로서, 13,56MHz로 대표되는 고주파(RF)를 이용하는 플라즈마 CVD법이 널리 공지되어 있다. 고속 플라즈마 CVD법에 의해 생산된 비정질 실리콘을 기초로 한 막 등으로 구성된 광전지 소자는 벌크 단결정 또는 다결정 실리콘보다 적은 양의 재료로도 상대적으로 양호한 광전 변환 효과를 얻지만, 공정 속도면에서 여전히 해결해야 할 문제점이 있다. 특히, 활성층으로 사용되는 비정질 실리콘층의 두께는 수천 Å이고, 그 형성 속도는 비정질 실리콘의 양호한 품질을 유지하기 위해서는 수 Å/s을 넘지 않는 낮은 속도로 제어되어야 한다. 이는 공정 비용 감소를 어렵게 만든다.
부연하면, 13.56MHz를 이용하는 플라즈마 CVD의 경우에 형성된 막의 품질은 박막 형성 속도의 증가와 함께 급격히 열화되는 경향이 있으며, 그 제조에 있어서는 대량 생산시 처리 능력(throughput)을 높이는 것이 용이하지 않다는 단점이 있다. 또한, 2.45GHz로 대표되는 마이크로파(MW)를 이용하는 플라즈마 CVD 방법이 상대적으로 큰 박막 형성 속도에서도 상대적으로 양호한 품질을 갖는 박막을 형성할 수 있는 방법으로서 공지된다. 마이크로파 플라즈마 CVD법에 의한 진성층(i-형 층)을 형성하는 예로서는 일본 응용 물리학회, p 566의 Extended Abstract(The 50th Meeting)의 Kazufumi Azuma, Takeshi Watanabe, 및 Toshikazu Shimada의 "마이크로파 플라즈마 CVD법에 의한 A-Si 태양 전지 셀"을 포함하고 있다. 100MHz 대의 VHF 대역의 주파수의 이용은 품질의 개선측면에서 효과적이며, 비정질 실리콘막의 형성을 위해 속도를 증가시킨다. 예를 들면, 미국 특허 제4,933,203호는 25 내지 150MHz의 주파수 범위에서 양호한 품질의 비정질 실리콘막이 얻어질 수 있음을 기술하고 있는데, 여기서 주파수 f(MHz) 대 전극간 간격 d(cm)의 비 f/d는 30 내지 100(MHz/cm) 범위이다. 미국 특허에서 주파수 대 전극간 간격은 비정질 실리콘막의 제조 방법에 대한 것으로 규명되어 있으나, 이 특허에는 미세결정 실리콘막의 제조 방법과 150MHz 이상의 주파수 범위내의 형성 주파수에 대해서는 명기한 바가 없다.
부연하면, 비정질 실리콘을 기초로 한 박막을 이용하는 박막 광전지 소자는 일반적으로 핀 접합 구조를 가지며, 광전지 변환은 원칙적으로 i-형 층내에서 발생한다. 지금까지, p 또는 n과 i층 사이의 접합 특성을 개선하기 위해 p-형 층 및 n-형 층을 미세결정화하기 위한 많은 시도가 있어왔다. 예를 들면, 일본 특허 출원 공개 번호 57-187971호는 비정질 실리콘으로된 i-형을 형성하고 그 층을 적어도 100Å 이하의 평균 그레인 크기를 갖는 미세결정 실리콘의 p-형 층 및 n-형 층 외부의 광입사측 상에 형성함에 의해 출력 전류 및 출력 전압을 증가시키는 방법이 개시된다. 그러나, i-형 층으로 비정질 실리콘을 이용하는 핀형 태양 전지 셀의 경우의 어떠한 형성 방법으로도, 현재로는 i-형 층의 결함 밀도가 광에 노출되는 동안 증가하여 광전 변환 효율을 낮추는 현상(Staebler-Wronski 효과로 칭함)을 억제하는 것은 어렵다.
근래에, 비정질 실리콘을 기초로 박막 광전지 소자의 광전 변환층에 대해 i-형 미세결정 실리콘을 이용하는 시도가 있어왔다. 예를 들면, Neuchatel 대학의 Shah 등의 그룹은 1996년 5월 13-17일 와싱턴에서의 제25차 IEEE PV 전문가 회의에서 p-층, i-층, 및 n-층 모두가 미세결정 실리콘으로 제조된 광학적 결함이 없고 광전 변환 효율이 7.7%인 핀형 미세결정 실리콘 태양 전지 셀을 보고한 바 있다. 그 그룹에서 채용된 미세결정 실리콘 i-층의 형성 방법은 기본적으로는 종래의 고주파 플라즈마 CVD법의 구성과 동일하며, 다결정 실리콘 박막과 같은 결정체 실리콘 박막의 형성에 필요한 500℃ 이상의 고온 공정을 이용하지는 않았다. 또한, 110MHz의 VHF-대역 주파수가 플라즈마 형성 주파수로서 채택된 것을 특징으로 하고 있다.
상술한 것처럼, VHF-대역 주파수에 의해 형성된 i-형 미세결정 실리콘막을 이용하는 핀형 태양 전지 셀은 광학적 손상을 입지 않고도 저온 공정에서 제조될 수 있는 장점을 갖는다. Neuchatel 대학의 Shah 등의 그룹에 의한 상술한 보고에 따르면, 미세결정 실리콘 i-형 층의 증착 속도는 1.2Å/s이며, 그 두께는 3.6㎛이다. 간략한 계산에 따르면 미세결정 실리콘 i-형 층의 형성 시간은 8 시간 또는 그 이상이다. 변환 효율이 상대적으로 높고 광학 손상이 발생하지 않지만, 처리 능력은 매우 작으며, 결과적으로, 그 가격을 낮추는 것은 어렵다. i-층에 대해 미세결정 실리콘을 이용하는 핀 태양 전지 셀의 대량 생산을 실제화하기 위해서는 미세결정 실리콘 i-형 층의 형성 속도를 현저히 증가시키는 것이 필수라고 말할 수 있다. 그러나, 비교적 최근에, 상대적으로 양호한 광전 변환 효율을 갖는 태양 전지 셀이 i-층으로 미세결정 실리콘을 이용하는 핀 형 태양 전지 셀의 형태로 제조되었으며, 현재에는 i-형 미세결정 실리콘층의 형성 속도를 증가시키기 위한 기술에 대해서는 알려진 바가 별로 없다. 예를 들면, 500℃ 이상의 고온 공정을 이용함은 결정화를 위한 에너지가 기판으로부터의 열 에너지로서 얻어질 수 있도록 하고, 그러므로 막 형성 속도의 증가는 상대적으로 용이해진다. 그러나, 고온 공정의 이용은 p/i 및 n/i 등과 같은 층들 사이의 인터페이스에서의 상호 확산으로 인한 소자 특성의 열화, 공정 비용의 증가 등의 문제를 야기한다.
본 발명에 의해 성취될 당면 과제는 이와 같은 문제에 깊이 관련된다. 특히, 본 발명의 목적은 고온 공정을 이용하지 않고 고속으로 핀형 태양 전지 셀의 i-형 층에 적합한 미세결정 실리콘막을 형성하는 방법을 제공하는 것이다. 본 발명의 다른 목적은 150 내지 500℃의 저온 공정을 이용함에도 불구하고 2 내지 수십 Å/s의 고속으로 미세결정 실리콘막을 형성하는 방법을 제공하는 것이다.
본 발명에 따르면, 플라즈마 CVD에 의해 미세결정 실리콘막을 형성하는 방법을 제공하는 것으로, 전극을 통해 막 형성 공간으로 고주파수 파형을 도입하여 플라즈마를 유도해서 기판 상에 증착된 막을 형성하는 것으로, Q = P·f2/d로 정의되는 Q가 400 < Q < 10000의 관계를 만족시키며, d(cm)는 기판과 전극 사이의 간격이고, P(Torr)은 증착 막의 형성 동안의 막 형성 공간의 압력이며, f(MHz)는 고주파 파형의 주파수이다.
상술한 형성 방법에서, 다양한 파라미터의 양호한 범위는 아래와 같다. 고주파수 파형의 주파수는 50 내지 550MHz내에 있고, 기판의 온도는 150 내지 500℃이며, 형성 압력은 0.01 내지 0.5 Torr 범위내이며, 고 주파수 파형의 입력 전력 밀도는 0.001 내지 0.5 W/㎤ 범위내이다.
또한, 소스 가스(실리콘 화합물 가스 및 희석 가스)의 총 흐름 속도는 500sccm 이상이며, 희석 가스 대 실리콘 화합 가스의 비는 20 이상이다. 또한, 소스 가스의 분해에 실제적으로 기여하지 않는 제2 고주파형은 플라즈마 상에 중첩되는 것이 양호하다.
본 발명에 따른 미세결정 실리콘 막을 형성하는 방법은 광전지 소자의 제조 방법 특히, i-형 반도체 층을 형성하는 방법에 적용될 수 있다.
그러므로, 본 발명에 따르면, 광전지 소자를 생산하는 방법이 또한 제공되는데, 이는 전극을 통해 막 형성 공간으로 고주파형을 주입하여 플라즈마를 유도하여 플라즈마 CVD를 이용함에 의해 기판 상에 반도체 층을 형성하는 단계를 포함하며, 반도체층은 적어도 일부로서 미세결정 실리콘막을 가지며, Q가 Q = P·f2/d로 정의될 때 400<Q<10000이 만족되는데, 미세결정 실리콘 막을 형성하는 경우, d(cm)는 기판과 전극 사이의 간격이고, P(Torr)는 미세결정 실리콘막의 형성 동안의 막 형성 공간의 압력이며, f는 고주파형의 주파수이다.
본 발명은 또한 미세결정 실리콘막을 형성하는 상술한 방법에 의해 형성된 미세결정 실리콘막을 갖는 광전지 소자를 제공한다.
도 1은 본 발명의 광전지 소자의 예를 도시하는 개략적인 단면도.
도 2는 본 발명에서 이용되는 반도체 박막을 형성하기 위한 장치의 예를 도시하는 개략적인 단면도.
도 3은 라만 산란법(Raman scattering method)에 의해 미세결정 실리콘막으 측정 결과를 도시하는 차트도.
도 4는 X-레이 회절 방법에 의해 미세결정 실리콘막의 측정 결과를 도시하는 차트도.
도 5a 및 도 5b는 실시예 1에 대응하여 값 Q와 변환 효율 사이의 관계를 도시하는 그래프도.
도 6a 및 도 6b는 실시예 2에 대응하여 값 Q와 변환 효율 사이의 관계를 도시하는 그래프도.
도 7a 및 도 7b는 실시예 3에 대응하여 값 Q와 변환 효율 사이의 관계를 도시하는 그래프도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 기판
102 : 광반사층
103 : n-형 층
104 : i-형 층
105 : p-형 층
106 : 투명 전극층
107 : 집전 전극
본 발명은 미세결정 실리콘 막을 형성하는 방법의 실시예 및 본 발명에 따른 광전지 소자의 제조 예에 대해 상세히 설명할 것이지만, 본 발명은 결코 이들 실시예에 국한되지 않는다.
아래부터 상세히 설명되는 실시예에서, 본 발명에 따른 미세결정 실리콘막은 7059 글래스 기판(코닝 유리 제조사 제조) 상에 형성되며, 결정성은 라만 산란법(Raman scattering method)에 의해 측정되고, 그레인 크기는 X-레이 회절 방법에 의해 추정된다. 또한, 태양 전지 셀은 핀형 광전지 소자의 i-형 층에 대해 미세결정 실리콘막을 이용함에 의해 제조되며, 그 셀 특성은 평가된다.
도 1은 본 발명에 따른 광전지 소자의 예를 도시하는 개략적인 단면도이다. 도 1에 도시된 광전지 소자는 핀형이며 기판(101), 광 반사층(102), n-형 층(103), i-형 층(104), p-형 층(105), 투명 전극층(106), 및 콜렉터 전극(107)으로 구성된다.
(기판 101)
기판은 도전성 재료 자체로 제조되거나 또는 도전성층이 전기적 절연 재료나 전기적 도전 재료로 제조된 지지체 상에 형성된다. 도전성 재료로서, 예를 들면, 도금 강판, NiCr, 스테인레스 강, Al, Cr, Mo, Au, Nb, Ta, V, Ti, Pt, Pb 및 Sn과 같은 금속, 이들 금속들의 합금이 포함된다. 이들 재료가 기판으로 사용되는 경우, 판(sheet)형, 실린더형의 연장된 판을 압연함에 의해 얻어진 롤 형태(roll form), 또는 실리더형 본체가 바람직하다.
절연 재료로서, 폴리에스테르, 폴리에틸렌, 폴리카보네이트, 셀룰로스 아세테이트, 폴리프로필렌, 폴리비닐 크롤라이드, 폴리비닐리덴 염화물, 폴리스틸렌, 및 폴리아미드과 같은 합성 수지 또는 유리, 세라믹, 및 종이와 같은 재료가 포함된다. 이러한 재료들이 지지체로서 사용되는 경우, 이들은 바람직하게는 종이 형태, 실린더 형태의 연장된 판을 압연함에 의해 얻어진 롤 형태, 또는 실린더 본체로 제공된다. 이들 절연 지지체에 대해, 전기 도전층은 그 적어도 한 표면 상에 형성되며, 본 발명의 반도체층은 도전층의 표면 상에 형성된다.
예를 들면, 지지체가 유리인 경우, NiCr, Al, Ag, Cr, Mo, Ir, Nb, Ta, V, Ti, Pt, Pb, In2O3, ITO, 또는 ZnO와 같은 재료 또는 그 합금의 전기 도전층을 표면 상에 형성하는 것이 바람직하다. 지지체가 폴리에스테르 막 등의 합성 수지 판인 경우, NiCr, Al, Cr, Ag, Pb, Mo, Au, Nb, Ta, V, Ti 또는 Pt와 같은 재료 또는 그 합금으로 된 전기 도전층을 기판 상에 형성하는 것이 바람직하다. 지지체가 스테인레스강일때에는 표면상에 NiCr, Al, Ag, Cr, Mo, Ir, Nb, Ta, V, Ti, Pt, Pb, In2O3,ITO, ZnO, 또는 그들의 합금등의 재료로 도전층을 형성하는 것이 바람직하다. 도전층 형성 방법으로서, 진공 증착 방법, 스퍼터링 방법, 스크린 프린팅 방법을 사용하는 것이 바람직하다.
기판 또는 지지체의 표면 구성은 바람직하게 편평하거나 또는 0.1 내지 1.0 μm의 최대 피크 높이를 갖는 평탄하지 않는 구조이다. 예를 들어, 스테인레스 강 기판의 표면을 직조하는 방법은 처리 기판을 산성 용액으로 에칭하는 방법이다. 바람직한 광전지 소자를 형성할 수 있도록 하기 위해 기판의 두께는 적절하게 결정된다. 광전지 소자에 유연성을 줄 필요가 있는 경우에는 기판은 기판으로서의 기능이 적절히 증명되는 범위내에서 가능한 한 얇게 만드라어 질 수 있다. 그러나, 그 두께는 기판의 제조, 조작, 및 기계적 강도의 면에서 정상적으로 10 μm인 것이 바람직하다.
(광 반사 층(102))
본 발명의 광전지 소자의 바람직한 형태에 있어서는, 가시광에서 적외선 가까이의 영역에서 높은 반사도를 갖는 Ag, Al, Cu, AlSi, CuMg등의 금속으로 광 반사 층을 기판상에 만든다. 광 반사 층은 진공 증착 방법, 스퍼터링 방법, 또는 수용액으로부터의 전자피착(electrodeposition) 방법에 의해 형성하는 것이 바람직하다. 광 반사 층으로서 이런 재료층의 두께는 10 nm 내지 5000 nm인 것이 바람직하다. 지지체상에 도전층을 형성함으로써 기판이 준비되어질 때에는, 그 도전층이 광 반사 층으로도 기능하도록 하는 것이 가능하다.
본 발명의 광전지 소자의 다른 바람직한 형태에 있어서는, ZnO, SnO2,In2O3, ITO, TiO2, CdO, Cd2SnO4, Bi2O3, MoO3, NaxWO3등의 재료로 된 투명 도전충이 광 반사 층상에 형성된다. 투명 도전 층을 형성하는 방법으로서 양호하게는 진공 증착 방법, 스퍼터링 방법, 전자피착(electrodeposition) 방법, CVD 방법, 스프레잉(spraying) 방법, 스핀-온(spin-on) 방법 및 딥핑(dipping) 방법을 포함한다. 최적의 두께는 충의 반사 지수에 따라 차이가 있으나, 바람직한 두께 범위는 50nm 내지 10 μm이다. 또한, 예를 들어 스퍼터링 방법 등에 있어서 투명 도전층을 촘촘히 하기 위해서는, 층을 형성하기 위한 온도가 200℃ 또는 그 이상으로 설정된다. 어떤 형성 방법에 있어서도, 막을 형성한 후에 약산으로 표면을 에칭하는 것이 촘촘히 하는 효과를 향상시키는 데 또한 효율적이다.
(불순물 층 (n-형 층(103) 및 p-형 층(105)))
불순물 층의 주형(matrix)은 바람직하게는 비결정 실리콘 기반 반도체 또는 미세결정 실리콘 기반 반도체로 구성된다. 비결정("a-"로 약칭함) 실리콘 기반 반도체로는, a-Si:H, a-SiGe:H, a-SiC:H, a-SiN:H, a-SiCO:H, a-SiON:H, a-SiNC:H, a-SiCON:H 등이 포함된다. 미세결정("μc-"로 약칭함) 실리콘 기반 반도체로는, μc-Si:H, μc-SiGe:H, μc-SiC:H, μc-SiN:H, μc-SiCO:H, μc-SiON:H, μc-SiNC:H, μc-SiCON:H 등이 포함된다. 주형은 미세결정 실리콘을 포함하는 비결정 실리콘 기반 반도체가 될 수도 있다. p-형 또는 n-형으로 도전 유형을 제어하기 위해 첨가되는 원자가(valency) 제어기의 양은 1000 원자 ppm 내지 10 원자 %의 범위가 바람직하다. 도핑 효율을 증가시키기 위해 수소(H,D) 및 불소는 결합되지 않은 화학 결합(dangling bonds)을 보상하는 기능을 한다. 최적의 수소 및 불소의 양은 0.1 내지 30 원자 %이다. 특히, 불순물 층이 미세결정 실리콘을 포함하는 경우에는, 최적의 양이 0.01 내지 10 원자 %이다. 첨가물로서의 탄소, 산소, 질소의 양은 0.1 원자 ppm 내지 20 원자 %이고, 상기 첨가물들이 소량으로 포함되는 것이 바람직한 경우에는 0.1 원자 ppm 내지 1 원자 %의 범위가 바람직하다. 전자적인 특징에 관해서, 활성화 에너지는 0.2 eV보다 작은 것이 바람직하고, 비저항(specific resistance)은 100 Ωcm 이하가 바람직하며 1 Ωcm 이하가 가장 바람직하다. 광전지 소자를 위해 적절한 p-형 또는 n-형 층을 피착시키는 방법은 RF 플라즈마 CVD 방법, VHF 플라즈마 CVD 방법, 및 마이크로웨이브 CVD 방법이다.
특히, p-형 또는 n-형 층이 RF 플라즈마 CVD 방법에 의해 피착되는 경우에, 최적의 조건은 다음과 같다. 피착 챔버내의 온도는 100 내지 400 ℃, 내부 압력은 0.1 내지 10 Torr, RF 전력은 0.05 내지 1.0 W/cm3, 피착율은 0.01 내지 3 nm/sec 이다. 소스 기체로는, SiH4, Si2H6, SiF4, SiFH3, SiF2H2, SiF3H, SiH3D, SiFD3, SiF2D2, SiD3H, Si2D3H3등과 같은 기화할 수 있는 실리콘 화합물이 포함된다. 이들 재료들로부터 분리된 소스 기체는 예를 들면 p-형을 위한 B2H6, BF3등과 같은 붕소 화합물이나 n-형을 위한 PH3와 같은 인 화합물등의 원자가 제어를 위한 불순물 재료를 포함할 수 있다. 필요하면 GeH4, CH4등이 소스 기체에 첨가될 수 있다. 상기 언급한 기화할 수 있는 화합물은 필요할 때에는 H2, He, Ne, Ar, Xe, Kr 등과 같은 기체로 적절하게 희석될 수 있고, 피착 챔버로 유도될 수 있다. 특히, 미세결정 반도체나 a-SiC:H와 같은 빛을 적게 흡수하거나 밴드갭(bandgap)이 큰 층이 피착되는 경우, 바람직한 조건은 다음과 같다. 소스 기체는 수소 기체로 계수 2 내지 100만큼 희석되고, RF 전력은 비교적 높게 설정된다. 0.1 GHz 보다 낮은 주파수의 RF를 사용하는 고주파 플라즈마 CVD 방법의 경우에는, 13.56MHz 근처의 주파수가 바람직하다. 0.1 GHz 보다 높은 VHF 에서부터 마이크로웨이브 주파수까지를 사용하는 고주파 플라즈마 CVD 방법에 의해 p-형 또는 n-형 층이 형성되는 경우에, 바람직한 조건은 다음과 같다. 피착 챔버내의 기판 온도는 100 내지 400℃, 내부 압력은 0.5 내지 100 mTorr, 고주파 전력은 0.01 내지 1 W/cm3이다.
(I-형 층(104))
본 발명의 광전지 소자에 있어서, i-형 층은 광으로 여기되는(photo-excited) 캐리어를 생성하고 수송하는 가장 중요한 층이다. 여기에서 사용되는 "i-형 층"이란 용어는 진성(intrinsic) 층을 의미한다. 원자가 제어기가 명확히 사용되지 않는다는 점을 제외하고 i-형 층의 물질 및 재료는 상기 언급한 불순물 층의 것과 유사하다. 그러나, i-층이 결과적으로 원자가 제어기에 의해 오염될 수 있는 경우가 있다. 또한 미소량의 원자가 제어기가 의도적으로 i-형 층내로 편입되는 경우도 있다. 소스 기체로 실란(silane)등의 실리콘 화합물을 사용하는 고주파 플라즈마 CVD 방법이 있어서, 형성된 막의 결정도, 흠 빈도, 광민감도등은 형성 조건(고주파 웨이브의 주파수, 고주파 웨이브의 전력, 기판 온도, 형성 압력, 기판과 전극간의 거리, 소스 기체의 유량, 소스 기체의 희석율 등)을 조정함으로써 제어될 수 있다. 발명자는 상기 언급한 바와 같이, 핀 형 태양 전지의 i-형 충으로 적절한 미세결정 실리콘 막을 저온 처리(예를 들면 150 내지 500℃)를 사용하면서도 고속으로(예를 들면, 2 내지 수십 Å/s)형성하는 방법에 관한 연구 및 개발을 수행해 왔다. 그 결과, 발명자는 미세결정 실리콘 막을 양질로 형성하기 위한 형성 조건들의 범위를 정의하는, 특히 다양한 형성 조건들 가운데 고주파 웨이브의 주파수 f(MHz), 형성 압력 P(Torr), 기판-전극 거리 d(cm)의 세 패러미터간에 관계식이 존재함을 발견하였다.
일반적으로, 일정한 압력 P하에서 주파수 f가 증가함에 따라, 소스 기체의 분해는 더 촉진되고, 플라즈마내의 이온 및 전자의 에너지 또한 높아진다. 이는 피착된 막이 플라즈마내의 이온 및 전자로부터 더 많은 에너지를 받도록 하여, 격자 이완이 촉진되고 결정도를 개선시킨다고 생각되어진다. 그러나, 기판-전극 거리 d를 일정하게 유지하면서 주파수 f가 증가된다면, 플라즈마로부터 피착된 막에 공급되는 에너지가 지나치게 커져서 피착된 막내에 흠 빈도를 증가시키거나 환경에 따라서는 에칭 작용 때문에 피착 막 그 자체를 형성하지 못할 수 있다. 그러므로, 막을 양질로 형성할 수 있는 기판-전극 거리 d의 값은 증가하는 주파스 f와 함께 증가한다.
상기 언급한 미국 특허 번호 제 4,933,203호에서, 기판-전극 거리 d에 대한 주파수 f의 비 f/d의 범위는 양질로 막을 형성하기 위해 특정된다. 그러나, 이 특허는 양질로 비결정 실리콘 막 및 그 합금 막의 형성을 위한 최적 조건에 대해서는 기술하고 있지만, 미세결정 실리콘 막의 형성에 관해서는 전혀 주목하고 있지 않다. 기판-전극 거리 d를 일정하게 유지하면서 압력 P가 증가되면, 플라즈마는 전극 가까이로 더 집중되어 기판으로부터 더 이격되어 위치하는 경향이 있고, 이에 따라 결정화에 필요한 적절한 에너지를 얻는 것이 곤란해 질 것이다. 그러므로 양질의 막을 형성하기 위한 주파수는 압력 P의 증가에 따라 증가한다. f/d 처럼 주파수 f의 역수에 대한 압력 P의 비 P·f(=P/(1/f))가 양질의 막을 형성하기 위한 조건 범위를 정의하는 좋은 패러미터로 고려된다.
발명자가 행한 연구 개발의 결과에 따르면, 즉, 500℃이하의 저온에서 실란(silane)등의 실리콘 화합물을 소스 기체로 사용하는 고주파수 플라즈마 CVD 방법으로 미세결정 실리콘 막을 형성할 때, 양질의 미세결정 실리콘 막은 50 내지 550 MHz의 주파수 f의 범위에서 형성될 수 있었다. 그러나, 다양한 형성 조건 중 최적 조건은 50 내지 550 MHz의 범위내에서 조차도 저주파측과 고주파측사이에서 서로 다름이 관측되었다. 또한, 상술한 f/d 및 P·f의 최적의 범위 역시 달랐고, 따라서 50 내지 550 MHz의 넓은 범위에서 최적 값을 나타내는 패러미터로 f/d와 P·f만을 사용하기에는 충분하지 않음을 알게 되었다. 반면에, 발명자는 f/d와 P·f의 곱 P·f2/d으로 정의되는 다른 패러미터(Q)가 50 내지 550 MHz의 거의 모든 범위에 걸쳐 양질의 미세결정 실리콘 막을 형성하기 위한 조건의 범위를 특정할 수 있고, 그 패러미터의 범위는 400 < P·f2/d < 10000임을 발견하였다. 저렴한 가격으로 양질의 미세결정 실리콘 막을 얻기 위한 각 형성 조건의 범위는 다음과 같다. 고주파 웨이브의 주파수는 50 내지 550 MHz, 기판 온도는 150 내지 500℃, 피착 막의 형성 과정에서의 압력(형성 압력)은 0.01 내지 0.5 Torr, 고주파의 입력 전력 밀도는 0.001 내지 0.5 W/cm3이다. 특히, 고주파 전원의 주파수가 50 내지 200 MHz의 범위에 있는 경우에, 바람직한 조건은 다음과 같다. 기판 온도는 150 내지 500℃, 형성 압력은 0.1 내지 0.5 Torr, 고주파 웨이브의 입력 전력 밀도는 0.001 내지 0.2 W/cm3이다. 고주파 전원의 주파수가 200 내지 550 MHz의 범위에 있는 경우에, 바람직한 조건은 다음과 같다. 기판 온도는 150 내지 500℃, 형성 압력은 0.1 내지 0.3 Torr, 고주파 웨이브의 입력 전력 밀도는 0.01 내지 0.5 W/cm3이다. 미세결정 실리콘의 형성을 위한 속도의 증가라는 말로 소스 기체의 유량(flow rate)를 이야기하면, 소스 기체들(실리콘 화합물 기체와 희석 기체)의 총 유량는 500 sccm이하인 것이 바람직하고, 실리콘 화합물 기체의 유량를 1로 정의할 때 희석 기체의 유량는 20 이하인 것이 바람직하다. 또한, 소스 기체의 분해에 실질적으로 기여하지 않는 제2의 고주파 웨이브를 플라즈마 상에 부과하는 것이 미세결정 실리콘 막의 질 개선이라는 관점에서 바람직하다.
(작용)
상술한 형성 방법은 양질의 미세결정 실리콘 막을 저렴한 가격으로 형성할 수 있게 한다. 미세결정 실리콘 막의 형성을 위한 상세한 형성 메카니즘은 아직 명화하지는 않지만, 발명자는 그 메카니즘이 다음과 같을 것이라고 생각한다. 특히, 형성 조건의 전술한 범위내에서는, 다음의 동작이 발생하리라고 기대할 수 이다.
(1) 주파수 범위가 종래 사용되던 13.56 MHz 보다 높고 따라서 소스 기체의 분해 효율과 플라즈마 전자의 온도가 더 높기 때문에, 막 형성이 저온에서 고속으로 이루어질 수 있다.
(2) 압력, 주파수, 전극 거리를 선택함으로써, 미세결정 실리콘 막의 성장 표면에 도착하는 라디칼(radical)과 이온의 양을 제어할 수 있게 되어 조건을 비결정질 막 형성 조건, 미세결정 막 형성 조건, 에칭 조건중 어느 것으로 변화시킬 수 있지만, 특히 400 < P·f2/d < 10000 의 범위에 있는 조건은, 막 형성 종(film-forming species)이 충분히 공급되는 한편, 결정 성장을 촉진시키는 라디칼이나 이온이 적절히 입사되는 조건으로 된다고 생각할 수 있다.
(3) 소스 기체의 총 유량이 예를 들어 500 sccm이상의 비교적 큰 값이라면, 방전 공간에 있어서 소스 기체의 과분해가 억제되는 효과가 있는 것으로 생각된다. 그 결과, 형성 막의 질을 저하시키는 요인이 되는 악성 전구체(precursor)의 증가를 억제할 수 있다. 특히, 악성 전구체 증가의 억제는 5Å/s 이상의 고속으로 양질의 미세결정 막을 형성하는데 있어 매우 중요하다. 또한, 실리콘 화합물 기체에 대한 희석 기체의 비가 20 이상일 때, 막으로부터 수소를 인출하는 수소 라디칼의 효과가 촉진되어 미세결정화를 촉진하는 것이 고려된다. 또한, 플라즈마 상에, 소스 가스들의 분해에 실제적으로 기여하지 않는 제2 고주파형을 겹쳐놓음으로써, 플라즈마의 전위 분포는 조절될 수 있고, 따라서 막 형성 표면에 도달하는 이온들의 종류가 변경될 수 있음에 따라, 형성된 막들의 특성을 조절할 수 있다.
(투명한 전극층 106)
본 발명의 광전지 소자의 투명한 전극층에 적절한 물질로서, 인듐 산화물(In2O3), 틴 산화물(SnO2) 및 ITO(인듐 틴 산화물 In2O3-SnO2)가 포함된다. 이들 물질들은 불소를 함유할 수 있다. 투명한 전극층을 증착하는 최적의 방법은 스퍼터링 법 또는 진공 증착법이다. 투명한 전극층이 스퍼터링법에 의해 증착될 때, 금속 타겟, 산화물 타겟과 같은 타겟들은 그 자체나 조합하여 적절하게 사용될 수 있다. 투명한 전극층이 스퍼터링법에 의해 증착될 때, 기판의 온도는 중요한 팩터이고 20℃ 내지 600℃의 온도 범위가 적절하다. 투명한 전극층이 스퍼터링법에 의해 증착될 때, 스퍼터링을 위한 양호한 가스는 Ar 가스 등과 같은 불화성 가스이다. 또한, 필요에 따라 불화성 가스에 산소(O2)를 첨가하는 것이 바람직하다. 특히, 타겟이 금속일 때, 산소(O2)는 필수이다. 또한, 타겟의 스퍼터링이 상기 언급된 불화성 가스 등으로 실행될 때, 방전 스페이스의 압력은 스퍼터링을 효과적으로 실행하기 위하여 0.1 내지 50 mTorr가 바람직하다. 투명한 전극층의 증착율은 방전 스페이스 내의 압력과 방전 전압에 의존하고, 양호한 증착율은 0.01 내지 10 nm/sec의 범위 내에 있다.
진공 증착법에 의해 투명한 전극층을 증착하기에 적당한 증착 소스로서, 금속 틴(tin), 금속 인듐 틴, 인듐-틴 합금(indium-tin alloy) 등이 포함된다. 또한, 투명한 전극층이 증착될 때 기판 온도로서, 25℃ 내지 600℃의 범위 내의 온도가 적절하다. 또한, 5×10-5Torr 내지 9×10-4Torr의 범위 내의 압력하에서 산소(O2)가 유입되고, 증착을 실행하는 것이 바람직하다. 이러한 범위에서 산소를 유입함으로써, 증착 소스로부터 증착된 금속은 양호한 투명 전극층을 증착하기 위하여 증기상에서 산소와 반응한다. 상기 조건하에서 투명한 전극층의 증착율의 양호한 범위는 0.01 내지 10 nm/sec이다. 만약, 상기 증착율이 0.01 nm/sec이하라면, 가동성은 저하될 것이다. 반면, 만약 증착율이 10 nm/sec 이상이라면, 결과로서 생긴 막은 조잡한 막이 될것이고, 투과율, 전기 도전율 및 점착성은 양호하지 못할 것이다.
투명한 전극층은 무반사막을 위한 조건을 만족시키는 그런 범위의 바람직한 두께로 증착된다. 투명한 전극층 두께의 특정 범위는 대략 50 내지 500 nm이다.
(콜렉터 전극 107)
콜렉터 전극은 투명한 전극층의 전기 도전율을 벌충하기 위하여 제공된다. 광전지층으로서 i형 층에 더 많은 광을 입사하기 위하여 그리고 생성된 캐리어들을 전극으로 효과적으로 모으기 위하여, 콜렉터 전극의 모양(광의 입사측으로부터 관찰된 모양임) 및 콜렉터 전극의 물질은 중요하다. 보통, 콜렉터 전극의 모양은 빗 모양이고 콜렉터 전극의 라인 수 및 폭은 광전기 소자, 콜렉터 전극의 물질 등의 광 입사측으로부터 관찰된 모양 및 크기에 의해 결정된다. 보통, 라인폭은 약 0.1 mm 내지 5 mm이다. 콜렉터 전극에 대한 물질로서, Fe, Cr, Ni, Au, Ti, Pd, Ag, Al, Cu, AlSi, C(흑연) 등이 사용된다. 보통, 작은 특정 저항을 갖는 이들 물질들, 예를 들어 Ag, Cu, Al, Cr, 및 C 또는 이들 물질들의 합금과 같은 물질들이 적당하다. 콜렉터 전극은 단일층 또는 다수의 층으로 형성될 수 있다. 이들 금속층들은 진공 증착법, 스퍼터링법, 도금법, 인쇄법 등으로 형성된다. 콜렉터 전극의 두께로는 10nm 내지 0.5 mm가 적당하다.
콜렉터 전극이 진공 증착법에 의해 형성될 때, 콜렉터 전극의 모양을 가진 마스크가 투명한 전극층 상에 가까이 접촉하고, 바람직한 금속 증착 소스는 투명한 전극층 상에 금속을 증착하기 위하여 전자빔 또는 진공의 저항 히팅에 의해 증착됨 에 따라, 투명한 전극층 상에 바람직한 모양(패턴)의 콜렉터 전극을 형성한다. 콜렉터 전극이 스퍼터링에 의해 형성될 때, 콜렉터 전극의 모양을 가진 마스크는 투명한 전극층 상에 근접하게 배치되고, Ar 가스는 진공으로 유입되고, DC는 글로 방전을 유도하기 위하여 바람직한 금속 스퍼터링 타겟에 인가됨에 따라, 금속을 스퍼터하고, 이에 따라 투명한 전극층 상에 바람직한 모양의 콜렉터 전극을 형성한다.
콜렉터 전극이 인쇄법에 의해 형성될 때, Ag 페이스트, Al 페이스트 또는 카본 페이스트는 화면 인쇄기에 의해 인쇄된다. 또한, 콜렉터 전극은 도전성 페이스트와 금속 와이어를 결합하여 형성될 수 있다.
상기 핀 구조의 광전지 소자가 기술되었지만, 본 발명은 핀핀(pinpin) 구조와 핀핀핀(pinpinpin) 구조와 같은 스택된 핀 구조의 광전지 소자들 또는 닙(nip) 구조 또는 닙닙(nipnip) 구조, 닙닙닙(nipnipnip) 구조 등과 같은 스택된 닙 구조의 광전지 소자들에 응용될 수 있다.
[실시예]
본 발명은 예들과 함께 더욱 상세히 기술될 것이지만, 본 발명이 다음 예들로 국한되지는 않는다는 점에 주목해야 한다.
도 2는 본 발명에 사용된 반도체 박막을 형성하기 위한 장치의 예를 도시하는 개략적인 도면이다. 기판(201)은 형성 장치의 내부벽의 상층부에 홀드되었고, 히터(202)에 의해 알맞은 온도가 되도록 가열되었다. 소스 가스들은 가스 주입 파이프(203)를 통해 주입되었다. 소스 가스들로서, 최고 순도로 각각 정제된 SiH4가스 및 H2가스가 사용되었다. 플라즈마 생성 소스로서, 각각 VHF 또는 RF의 주파수 밴드에서, 필요한 경우에 자체로서 또는 조합하여 전력원(205) 또는 전력 소스(207)가 사용되었다. 이러한 구조에서, 고주파 전력은 플라즈마를 유도하기 위하여 VHF 전극(206) 및/또는 RF 전극(208)에서 형성 챔버 내로 유입되었다. 방전 스페이스의 실제적인 부피는 약 300 cm3이었다. 소스 가스들의 유입 이전에, 형성 챔버의 내측은 터보 분자 펌프를 사용하여 약 10-5Torr로 증착됨에 따라, 불순물들이 제거되었다.
<예비 실험 1-1>
미세결정 실리콘 막은 표 1(f = 105 MHz, P = 0.3 Torr, d = 3.0 cm, Q = 1102)에 도시된 조건하에서 7059 유리 플레이트 상에 약 1㎛의 두께로 증착되었다. 증착된 막은 라만 산란법 및 X-레이 회절법에 의해 평가되었다. 결과는 각각 도 3 및 도 4에 도시된다. 미세한 피크는 라만 시프트 520cm-1근처에서 관찰되었고 증착된 막은 이에 따라 결정화된 것이 도 3의 결과로부터 확인되었다. 도 4의 결과로부터, 형성된 막 내에 (111) 방향 및 (220) 방향의 피크들이 보여진다. (220) 피크에 기초한 sheller 공식을 사용하여 계산된 결정 그레인 크기는 약 400Å이었다.
<예비 실험 1-2>
미세결정 실리콘 막은 표 2(f = 105 MHz, P = 0.25 Torr, d = 3.0 cm, Q = 919)에 도시된 조건하에서 7059 유리 기판 상에 약 1㎛의 두께로 증착되었다. 증착된 막이 라만 산란법 및 X-레이 회절법에 의해 평가될 때, <예비 실험 1-1>과 유사한 결과가 얻어지고 증착막이 결정화되었다는 것이 입증되었다. 또한, (220) 피크에 기초한 sheller 공식을 사용하여 계산된 결정 그레인 크기는 약 250Å이었다.
<예비 실험 1-3>
미세결정 실리콘 막은 표 3(f = 500 MHz, P = 0.05 Torr, d = 6.0 cm, Q = 1250)에 도시된 조건하에서 7059 유리 기판 상에 약 1㎛의 두께로 증착되었다. 증착막은 라만 산란법 및 X-레이 회절법에 의해 평가되었다. 얻어진 결과는 <예비 실험 1-1>의 결과와 유사하고, 또한 증착막이 결정화되었다는 것이 입증되었다. 또한, (220) 피크에 기초한 sheller 공식을 사용하여 계산된 결정 그레인 크기는 약 150Å이었다.
<예비 실험 1-4>
상기 언급된 <예비 실험 1-1> 내지 <예비 실험 1-3>의 형성 압력 p와 기판 전극 길이 d를 변화시켜서 7059 유리 기판 상에 막을 형성시켰다. 따라서, 400 < Q < 10000의 관계식을 만족하는 범위에서, 한정된 피크는 라만 시프트 520 cm-1근처에서 관찰되었고 결정화된 막은 이에 따라 형성됨이 분명해졌다. X-레이 회절에 의해 추정된 이득 크기는 50Å이상이고, 미세결정 실리콘 막은 태양 전지의 광전지 변환층에 응용 기능한 이득 크기를 가졌다. 반면, 400 < Q < 10000의 관계식을 만족시키지 못하는 Q의 범위에서, 결과는 비정질막의 퇴적, 50Å이하의 그레인 크기의 미세결정막의 퇴적중 하나이거나 막 퇴적이 아님에 따라, 광전 변환층에 적당한 임의의 미세결정 실리콘막이 얻어지지 못했다.
(태양 전지의 제작예)
<실시예 1>
본 실시예는 도 2에 도시된 형성 장치를 사용하여 도 1의 구조로 제작된 태양 전지의 예이다. 이러한 예는 아래에 기술될 것이다.
먼저, 광 반사층을 가진 기판이 준비되었다. 두께 0.5 mm와 면적 50 × 50 mm2의 스테인레스 스틸판이 아세톤 및 이소프로필 알코올에 담겨져 있고, 초음파 세척을 하고, 그런 후에 온풍 건조시킨다. DC 자전관 스퍼터링법을 사용하여, 촘촘한 구조를 가진 Ag층은 형성 온도 300℃에서 0.8 ㎛ 두께로 증착되었고, 그런 다음 촘촘한 구조를 가진 ZnO의 투명한 도전막은 형성 온도 300℃에서 4.0 ㎛의 두께로 증착되었다.
다음, 핀층은 증착 장치를 사용하여 투명한 도전막 ZnO 상에 형성되었다. n-형 층은 수소를 포함하는 미세결정 실리콘이었고 미 도시된 형성 장치를 사용하여 표 4(형성 온도 230℃)의 조건하에서 RF법에 의해 약 200Å의 두께로 증착되었다. i-형 층은 수소를 포함하는 미세결정 실리콘이었고, 도 2의 형성 장치를 사용하여, 표 1의(Q = 1102)의 조건하에서 단지 VHF(105 MHz의 고주파형)를 사용하여 약 2.0Å/s의 형성율에서 약 1.0㎛ 두께로 증착되었다. p-형 층은 수소를 포함하는 미세결정 실리콘이었고 미 도시된 형성 장치를 사용하여, 표 5(형성 온도 170℃)의 조건하에서 RF법에 의해 약 100Å의 두께로 증착되었다.
따라서, ITO는 저항 가열을 사용하는 진공 증착법에 의해 약 600Å의 두께로 투명한 전극층으로서 증착되었다. 또한, Au는 전자빔을 사용하는 진공 증착법으로 마스크와 함께 약 8000Å 두께의 콜렉터 전극으로서 선택적으로 증착되었다.
이러한 핀형 태양 전지는 (셀-1)로 불려질 것이다. 기준값으로서 (셀-1)에 대해 얻어진 광전지 변환 효율성을 사용하여, 셀 특성들의 압력 관계 및 기판-전극 거리 관계가 연구되었다.
(압력 의존)
Q는 i-형 층의 형성동안 압력(p)을 변화시킴으로써 변경되었다. Q = 400은 p = 약 0.1Torr와 같고, Q = 10000은 P = 약 2.7Torr와 같다. 셀을 최적화하는 시도는 막 형성율이 거의 일정한 조건하에서 실행되었고, 양호한 변환 효율성은 도 5a에 도시된 바와 같이, 400 < Q < 10000의 범위에서 얻어졌다.
(기판-전극 거리 의존)
Q는 i-형 층의 형성 동안 기판-전극 거리 d를 변화시킴으로써 변경되었다. Q = 400은 d = 약 8.3cm와 같고, Q = 10000은 d = 약 0.3 cm와 같다. 셀을 최적화하는 시도는 막 형성율이 거의 일정한 조건하에서 실행되었고, 양호한 변환 효율 결과가 도 5b에 도시된 바와 같이 400 < Q < 10000로 얻어졌다.
<실시예 2>
따라서, (셀-2)는 (셀-1)의 형성 속도보다 i-형층의 더 높은 형성 속도에서 제작되었다. (셀-2)에서, i-형 층은 표 2(Q = 919)에 도시된 바와 같이 VHF 상에 RF(13.56 MHz의 고주파형)를 겹쳐 놓음으로써 약 7.0Å/s의 형성 속도에서 약 1.0 ㎛의 두께로 증착되었다. RF 인가로 인한 i-형 층의 형성 속도의 변화는 작고, 따라서 RF는 소스 가스의 분해에 실제적으로 기여한다고 여겨지지 않는다. 그러나, RF 인가가 형성된 셀의 특성을 향상시킨다는 것이 양호한 재현성으로 확인된다. RF 인가는 얼마의 효과, 즉 플라즈마의 전위 분포의 개선을 실현시킨다고 여겨진다. 특히, RF 인가의 효과는 5Å/s 이상의 높은 속도에서 미세결정 실리콘을 형성할 때 중요한 것으로 여겨진다.
기준값으로서 (셀-2)에 대해 얻어진 광전 변환 기준치를 사용하여, 셀 특성의 압력 의존 및 기판-전극간 거리 의존이 조사되었다.
(압력 의존)
Q는 i-형 층의 형성 동안 압력(p)을 변화시킴으로써 변경되었다. Q = 400은 p = 약 0.1Torr와 같고, Q = 10000은 p = 약 2.7 Torr와 같다. 막 형성 속도가 거의 일정한 조건 하에서 셀 최적화를 시도한 결과, 도 6a에 나타난 바와 같이, 400 < Q < 10000 범위에서 양호한 변환 효율을 얻었다.
(기판 - 전극 거리 의존)
Q는 i-타입 층 형성 중에 기판 - 전극 거리(d)를 변화시킴으로써 Q를 변경시켰다. Q = 400은 d = 약 8.3 cm에 해당하며, Q = 10000은 d = 약 0.3 cm에 해당한다. 막 형성 속도가 거의 일정한 조건 하에서 셀 최적화를 시도한 결과, 도 6b에 나타난 바와 같이, 400 < Q < 10000 범위에서 양호한 변환 효율을 얻었다.
<실시예 3>
다음에, (셀-2)의 i-타입 층의 형성 속도보다 더 높은 형성 속도로 (셀-3)을 제조하였다. (셀-3)에서는 i-타입 층을 표 3(Q = 1250)에 나타난 바와 같이 VHF(500 MHz의 고주파)상에 RF(13.56 MHz의 고주파)를 중첩시켜서 약 15 Å/s의 형성 속도로 약 1.0 ㎛의 두께로 퇴적시켰다. RF 인가로 인한 i-타입 층의 형성 속도 변화는 작았고, 따라서 RF는 소오스 가스의 분해에 거의 기여하지 않는다고 생각된다. 그러나 RF 인가가 형성된 셀의 특성을 개선하였음은 반복적으로 확인되었다. RF 인가는 예컨대 플라즈마의 전위 분포를 개선시키는 효과가 있는 것으로 생각된다. RF 인가의 효과는 (셀-2)에 대해서 설명한 바와 같이 15 Å/s의 고속으로 미결정 실리콘을 형성할 때에도 현저한 것으로 보인다.
(셀-3)에 대해서 얻어진 광전 변환 효율을 기준치로서 이용하여, 셀 특성의 압력 의존성과 기판 - 전극 거리 의존성을 검사하였다.
(압력 의존)
Q는 i-타입 층 형성 중에 압력(P)를 변화시킴으로써 Q를 변경시켰다. Q = 400은 d = 약 0.01 Torr에 해당하며, Q = 10000은 d = 약 0.24 Torr에 해당한다. 막 형성 속도가 거의 일정한 조건 하에서 셀 최적화를 시도한 결과, 도 7a에 나타난 바와 같이, 400 < Q < 10000 범위에서 양호한 변환 효율을 얻었다.
(기판 - 전극 거리 의존)
Q는 i-타입 층 형성 중에 기판 - 전극 거리(d)를 변화시킴으로써 Q를 변경시켰다. Q = 400은 d = 약 19 cm에 해당하며, Q = 10000은 d = 약 0.8 cm에 해당한다. 막 형성 속도가 거의 일정한 조건 하에서 셀 최적화를 시도한 결과, 도 7b에 나타난 바와 같이, 400 < Q < 10000 범위에서 양호한 변환 효율을 얻었다.
i-타입 층의 형성 조건(주파수 f = 105 MHz, 압력 P = 0.3 Torr, 거리 d = 3.0 cm [Q = 1102])
가스 유속형성 온도VHF(105 MHz) 전력RF(13.56 MHz) 전력형성 속도 SiH420 sccm; H2600 sccm200 ℃3 W공급않됨∼2.0 Å/s
i-타입 층의 형성 조건(주파수 f = 105 MHz, 압력 P = 0.25 Torr, 거리 d = 3.0 cm [Q = 919])
가스 유속형성 온도VHF(105 MHz) 전력RF(13.56 MHz) 전력형성 속도 SiH460 sccm; H21800 sccm250 ℃150 W10 W∼7.0 Å/s
i-타입 층의 형성 조건(주파수 f = 500 MHz, 압력 P =0.03 Torr, 거리 d = 6.0 cm [Q = 1250])
가스 유속형성 온도VHF(500 MHz) 전력RF(13.56 MHz) 전력형성 속도 SiH460 sccm; H21650 sccm350 ℃400 W20 W∼15 Å/s
n-타입 층의 형성 조건(n-타입 미결정 실리콘: 막두께 200 Å)
가스 유속형성 압력형성 온도RF(13.56 MHz) 전력형성 속도 SiH4/ H2(10%) 4.0 sccm; PH3/H2(2%) 1.0 sccm; H2100 sccm1.0 Torr230 ℃15 W0.4 Å/s
p-타입 층의 형성 조건(p-타입 미결정 실리콘: 막두께 100 Å)
가스 유속형성 압력형성 온도RF(13.56 MHz) 전력형성 속도 SiH4/ H2(10%) 1.0 sccm; BH3/H2(2%) 0.2 sccm; H235 sccm2.0 Torr170 ℃33 W0.6 Å/s
상술한 바와 같이, 본 발명에 따라서 높고 낮은 형성 속도 범위에서 입자 크기가 크고 품질이 양호한 미결정 실리콘을 형성하는 것이 가능하다. 더욱이, 본 발명에 따른 미결정 실리콘막은 박막 광기전 소자의 광전 변환층에 적합하며, 따라서 변환 효율이 높고 광안정성이 좋고 가격도 저렴한 박막 광기전 소자를 구현하는 것이 가능하다.

Claims (15)

  1. 플라즈마 CVD에 의해 미세결정(microcrystalline) 실리콘막을 형성하는 방법에 있어서,
    막 형성 공간내로 전극을 통해 고주파 전자기파를 유입시켜 플라즈마를 유기함으로써 기판상에 퇴적막을 형성하는 단계를 포함하며,
    Q를 Q = P·f2/d - 여기서, d(cm)는 기판과 전극 사이의 거리, P(Torr)는 퇴적막 형성 중의 막 형성 공간의 압력, 그리고 f(MHz)는 고주파 전자기파의 주파수라 함 -로 정의할 때, 400 < Q < 10000의 관계가 충족되는 것을 특징으로 하는 미세결정 실리콘막 형성 방법.
  2. 제1항에 있어서, 상기 고주파 전자기파의 주파수 f가 50 내지 550 MHz의 범위에 있고, 상기 기판의 온도는 150 내지 500 ℃의 범위에 있고, 상기 형성 압력 P는 0.01 내지 0.5 Torr의 범위에 있고, 상기 전자기파의 입력 전력 밀도는 0.001 내지 0.5 W/㎤의 범위에 있는 것을 특징으로 하는 미세결정 실리콘막 형성 방법.
  3. 제1항에 있어서, 상기 고주파 전자기파의 주파수 f가 50 내지 200 MHz의 범위에 있고, 상기 기판의 온도는 150 내지 500 ℃의 범위에 있고, 상기 형성 압력 P는 0.1 내지 0.5 Torr의 범위에 있고, 상기 전자기파의 입력 전력 밀도는 0.001 내지 0.2 W/㎤의 범위에 있는 것을 특징으로 하는 미세결정 실리콘막 형성 방법.
  4. 제1항에 있어서, 상기 고주파 전자기파의 주파수 f가 200 내지 550 MHz의 범위에 있고, 상기 기판의 온도는 150 내지 500 ℃의 범위에 있고, 상기 형성 압력 P는 0.01 내지 0.3 Torr의 범위에 있고, 상기 전자기파의 입력 전력 밀도는 0.01 내지 0.5 W/㎤의 범위에 있는 것을 특징으로 하는 미세결정 실리콘막 형성 방법.
  5. 제1항에 있어서, 실리콘 화합물 가스와 증류 가스를 포함하는 소오스 가스의 총 유속은 500 sccm보다 작지 않고, 상기 실리콘 화합물 가스의 유속이 1일 때 상기 증류 가스의 유속이 20보다 작지 않는 것을 특징으로 하는 미세결정 실리콘막 형성 방법.
  6. 제1항에 있어서, 소오스 가스의 분해에 거의 기여하지 않는 제2 고주파 전자기파가 상기 플라즈마에 중첩되는 것을 특징으로 하는 미세결정 실리콘막 형성 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 기재된 미세결정 실리콘막 형성 방법에 의해 형성된 미세결정 실리콘막을 구비한 광기전 소자.
  8. 제7항에 있어서, 상기 미세결정 실리콘막이 i-타입 반도체층인 것을 특징으로 하는 광기전 소자.
  9. 광기전 소자를 제조하는 방법에 있어서,
    플라즈마 CVD를 이용하여 막 형성 공간내로 전극을 통해 고주파 전자기파를 유입시켜 플라즈마를 유기함으로써 기판상에 적어도 일부가 미세결정 실리콘막인 반도체층을 형성하는 단계를 포함하며,
    Q를 Q = P·f2/d - 여기서, 상기 미세결정 실리콘막을 형성하는 경우에, d(cm)는 기판과 전극 사이의 거리, P(Torr)는 퇴적막 형성 중의 막 형성 공간의 압력, 그리고 f는 고주파 전자기파의 주파수라 함 -로 정의할 때, 400 < Q < 10000의 관계가 충족되는 것을 특징으로 하는 광기전 소자 형성 방법.
  10. 제9항에 있어서, 상기 미세결정 실리콘막이 i-타입 반도체층인 것을 특징으로 하는 광기전 소자 형성 방법.
  11. 제9항에 있어서, 상기 고주파 전자기파의 주파수 f가 50 내지 550 MHz의 범위에 있고, 상기 기판의 온도는 150 내지 500 ℃의 범위에 있고, 상기 형성 압력 P는 0.01 내지 0.5 Torr의 범위에 있고, 상기 전자기파의 입력 전력 밀도는 0.001 내지 0.2 W/㎤의 범위에 있는 것을 특징으로 하는 광기전 소자 형성 방법.
  12. 제9항에 있어서, 상기 고주파 전자기파의 주파수 f가 50 내지 200 MHz의 범위에 있고, 상기 기판의 온도는 150 내지 500 ℃의 범위에 있고, 상기 형성 압력 P는 0.1 내지 0.5 Torr의 범위에 있고, 상기 전자기파의 입력 전력 밀도는 0.001 내지 0.2 W/㎤의 범위에 있는 것을 특징으로 하는 광기전 소자 형성 방법.
  13. 제9항에 있어서, 상기 고주파 전자기파의 주파수 f가 200 내지 550 MHz의 범위에 있고, 상기 기판의 온도는 150 내지 500 ℃의 범위에 있고, 상기 형성 압력 P는 0.1 내지 0.3 Torr의 범위에 있고, 상기 전자기파의 입력 전력 밀도는 0.01 내지 0.5 W/㎤의 범위에 있는 것을 특징으로 하는 광기전 소자 형성 방법.
  14. 제9항에 있어서, 상기 미세결정 실리콘막 형성 중에, 실리콘 화합물 가스와 증류 가스를 포함하는 소오스 가스의 총 유속은 500 sccm보다 작지 않고, 상기 실리콘 화합물 가스의 유속이 1일 때 상기 증류 가스의 유속이 20보다 작지 않는 것을 특징으로 하는 광기전 소자 형성 방법.
  15. 제9항에 있어서, 상기 미세결정 실리콘막의 형성 중에, 소오스 가스의 분해에 거의 기여하지 않는 제2 고주파 전자기파가 상기 플라즈마에 중첩되는 것을 특징으로 하는 광기전력 소자 형성 방법.
KR1019980051387A 1997-11-27 1998-11-27 미세결정실리콘막형성방법및광기전소자제조방법 KR100322699B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32623897A JP3581546B2 (ja) 1997-11-27 1997-11-27 微結晶シリコン膜形成方法および光起電力素子の製造方法
JP97-326238 1997-11-27

Publications (2)

Publication Number Publication Date
KR19990045662A true KR19990045662A (ko) 1999-06-25
KR100322699B1 KR100322699B1 (ko) 2002-06-20

Family

ID=18185543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051387A KR100322699B1 (ko) 1997-11-27 1998-11-27 미세결정실리콘막형성방법및광기전소자제조방법

Country Status (6)

Country Link
US (1) US6100466A (ko)
EP (1) EP0919643A3 (ko)
JP (1) JP3581546B2 (ko)
KR (1) KR100322699B1 (ko)
CN (1) CN1122299C (ko)
AU (1) AU760963B2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852266B1 (ko) * 2004-03-26 2008-08-14 닛신덴키 가부시키 가이샤 실리콘막 형성장치

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581546B2 (ja) * 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
JPH11233801A (ja) * 1998-02-17 1999-08-27 Canon Inc 微結晶シリコン膜の形成方法、および光起電力素子
JPH11246971A (ja) * 1998-03-03 1999-09-14 Canon Inc 微結晶シリコン系薄膜の作製方法及び作製装置
US6713329B1 (en) 1999-05-10 2004-03-30 The Trustees Of Princeton University Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film
AU5587500A (en) * 1999-05-10 2000-11-21 Trustees Of Princeton University, The Inverter made of complementary LTiGTpLT/iGT and LTiGTnLT/iGT channel transistorsusing a single directly-deposited microcrystalline silicon film
US20040229412A1 (en) * 1999-05-10 2004-11-18 Sigurd Wagner Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film
DE19935046C2 (de) 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2001135841A (ja) * 1999-08-24 2001-05-18 Canon Inc 光起電力素子の製造方法
JP2001345273A (ja) * 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
US6344368B1 (en) * 2000-06-26 2002-02-05 United Microelectronics Corp. Method for forming CMOS sensor
US6706336B2 (en) 2001-02-02 2004-03-16 Canon Kabushiki Kaisha Silicon-based film, formation method therefor and photovoltaic element
JP2002371357A (ja) * 2001-06-14 2002-12-26 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置
JP3504940B2 (ja) * 2002-05-17 2004-03-08 沖電気工業株式会社 半導体装置の製造方法
JP4085421B2 (ja) * 2002-08-23 2008-05-14 ソニー株式会社 色素増感型光電変換装置及びその製造方法
JP2004207012A (ja) * 2002-12-25 2004-07-22 Sony Corp 色素増感型光電変換装置およびその製造方法
JP4674435B2 (ja) * 2003-01-15 2011-04-20 ソニー株式会社 光電変換素子
JP2004234988A (ja) * 2003-01-30 2004-08-19 Sony Corp 光電変換素子およびその製造方法ならびに電子装置およびその製造方法ならびに半導体層およびその製造方法
DE102005013537A1 (de) * 2004-03-24 2005-10-20 Sharp Kk Fotoelektrischer Wandler und Herstellverfahren für einen solchen
KR101224377B1 (ko) * 2006-02-17 2013-01-21 삼성디스플레이 주식회사 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법
WO2007120776A2 (en) 2006-04-14 2007-10-25 Silica Tech, Llc Plasma deposition apparatus and method for making solar cells
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US20080072953A1 (en) * 2006-09-27 2008-03-27 Thinsilicon Corp. Back contact device for photovoltaic cells and method of manufacturing a back contact device
US8203071B2 (en) * 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080173350A1 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20080223440A1 (en) * 2007-01-18 2008-09-18 Shuran Sheng Multi-junction solar cells and methods and apparatuses for forming the same
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance
US20080295882A1 (en) * 2007-05-31 2008-12-04 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
US7875486B2 (en) * 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
JP2010534938A (ja) * 2007-07-24 2010-11-11 アプライド マテリアルズ インコーポレイテッド 多接合太陽電池および多接合太陽電池を形成するための方法および装置
US7611930B2 (en) * 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP5058909B2 (ja) 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
US20090101201A1 (en) * 2007-10-22 2009-04-23 White John M Nip-nip thin-film photovoltaic structure
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
US7741144B2 (en) * 2007-11-02 2010-06-22 Applied Materials, Inc. Plasma treatment between deposition processes
KR101078396B1 (ko) * 2008-09-08 2011-11-01 (주)에프에스디글로벌 이미지 센서, 이의 제조방법 및 이를 포함하는 사무기기
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
CN101550544B (zh) * 2009-05-11 2011-05-04 南开大学 一种改善高速沉积微晶硅材料中非晶孵化层的方法
WO2010144480A2 (en) * 2009-06-10 2010-12-16 Thinsilicon Corporation Photovoltaic module and method of manufacturing a photovoltaic module having multiple semiconductor layer stacks
US20120073644A1 (en) * 2009-06-12 2012-03-29 Seung-Yeop Myong Photovoltaic Device
KR101079027B1 (ko) * 2009-07-07 2011-11-02 한국철강 주식회사 광기전력 장치의 제조 방법
JP2011119397A (ja) * 2009-12-02 2011-06-16 Canon Inc 半導体装置及びその製造方法
US20110232753A1 (en) * 2010-03-23 2011-09-29 Applied Materials, Inc. Methods of forming a thin-film solar energy device
KR101262871B1 (ko) * 2010-03-26 2013-05-09 한국철강 주식회사 플렉서블 기판 또는 인플렉서블 기판을 포함하는 광기전력 장치 및 그의 제조 방법
CN103022209A (zh) * 2011-09-22 2013-04-03 吉富新能源科技(上海)有限公司 新型中间层金属氧化物制作高效率双结硅薄膜太阳能电池
KR101431720B1 (ko) 2011-12-13 2014-08-22 주식회사 엘지화학 신규한 구조의 스위칭 보드 및 그것을 포함하고 있는 전지모듈
KR101871273B1 (ko) * 2012-05-11 2018-08-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
RU2599769C2 (ru) * 2013-06-13 2016-10-10 Общество с ограниченной ответственностью специальное конструкторско-технологическое бюро "ИНВЕРСИЯ" Способ получения фотоактивной многослойной гетероструктуры на основе микрокристаллического кремния
IT201700004876A1 (it) * 2017-01-18 2018-07-18 Enel Green Power Spa Apparato a cella solare e relativo metodo di produzione per celle singole, tandem e sistemi a eterogiunzione
US11142820B2 (en) * 2019-01-17 2021-10-12 Seagate Technology Llc High refractive index hydrogenated silicon carbide and process
CN113437184A (zh) * 2021-01-14 2021-09-24 宣城睿晖宣晟企业管理中心合伙企业(有限合伙) 一种异质结太阳能电池的制备方法及异质结太阳能电池
CN114203833A (zh) * 2021-11-30 2022-03-18 福建金石能源有限公司 一种低激光损伤的背接触异质结太阳能电池制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57187971A (en) * 1981-05-15 1982-11-18 Agency Of Ind Science & Technol Solar cell
CH668145A5 (fr) * 1986-09-26 1988-11-30 Inst Microtechnique De L Unive Procede et installation de depot de silicium amorphe hydrogene sur un substrat dans une enceinte a plasma.
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP3571785B2 (ja) * 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US6057005A (en) * 1996-12-12 2000-05-02 Canon Kabushiki Kaisha Method of forming semiconductor thin film
JP3581546B2 (ja) * 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852266B1 (ko) * 2004-03-26 2008-08-14 닛신덴키 가부시키 가이샤 실리콘막 형성장치

Also Published As

Publication number Publication date
EP0919643A3 (en) 2001-04-04
JP3581546B2 (ja) 2004-10-27
JPH11162857A (ja) 1999-06-18
KR100322699B1 (ko) 2002-06-20
AU9416298A (en) 1999-06-17
EP0919643A2 (en) 1999-06-02
US6100466A (en) 2000-08-08
CN1220484A (zh) 1999-06-23
AU760963B2 (en) 2003-05-22
CN1122299C (zh) 2003-09-24

Similar Documents

Publication Publication Date Title
KR100322699B1 (ko) 미세결정실리콘막형성방법및광기전소자제조방법
EP0860885B1 (en) Photovoltaic device, photoelectric transducer and method of manufacturing same
JP4208281B2 (ja) 積層型光起電力素子
JP3768672B2 (ja) 積層型光起電力素子
US6383576B1 (en) Method of producing a microcrystal semiconductor thin film
JP4560245B2 (ja) 光起電力素子
US6488995B1 (en) Method of forming microcrystalline silicon film, method of fabricating photovoltaic cell using said method, and photovoltaic device fabricated thereby
US6268233B1 (en) Photovoltaic device
JP2000004036A (ja) 微結晶半導体層の形成方法、および光起電力素子
JPH11233443A (ja) 微結晶シリコン膜の形成方法、光起電力素子、および半導体薄膜の形成装置
JPH10313125A (ja) 薄膜形成方法
KR20120021849A (ko) 전자-빔을 이용한 알루미늄이 첨가된 산화아연 박막의 제조방법
JP3710312B2 (ja) 光起電力素子及びその製造方法
JP2003258286A (ja) 薄膜太陽電池とその製造方法
JP2788798B2 (ja) 光起電力素子
JP2004296599A (ja) 薄膜多結晶シリコン太陽電池及びその製造方法
JP2915628B2 (ja) 光起電力素子
JP2004031518A (ja) 薄膜太陽電池
JPH09191119A (ja) 光起電力素子の製造方法
JP2004296653A (ja) 光起電力素子形成方法
JPH0590619A (ja) 光起電力素子
JP2002217114A (ja) シリコン系薄膜の製造方法、その製造装置、光起電力素子及びその製造方法
JPH11243060A (ja) 高周波プラズマ処理方法、並びにそれを用いた高周波プラズマ処理装置、光起電力素子及び電子写真感光体
JPH11312818A (ja) 光起電力素子の製造方法
JPH05167092A (ja) 光起電力素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee