KR19990029923A - Method of manufacturing a flat panel - Google Patents

Method of manufacturing a flat panel Download PDF

Info

Publication number
KR19990029923A
KR19990029923A KR1019980038625A KR19980038625A KR19990029923A KR 19990029923 A KR19990029923 A KR 19990029923A KR 1019980038625 A KR1019980038625 A KR 1019980038625A KR 19980038625 A KR19980038625 A KR 19980038625A KR 19990029923 A KR19990029923 A KR 19990029923A
Authority
KR
South Korea
Prior art keywords
method
forming
flat panel
characterized
semiconductor layer
Prior art date
Application number
KR1019980038625A
Other languages
Korean (ko)
Other versions
KR100305524B1 (en
Inventor
고지 우스다
나오하루 스기야마
Original Assignee
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP25395997A priority Critical patent/JPH1197692A/en
Priority to JP97-253959 priority
Application filed by 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990029923A publication Critical patent/KR19990029923A/en
Application granted granted Critical
Publication of KR100305524B1 publication Critical patent/KR100305524B1/en

Links

Abstract

본 발명은, 거의 균일하고 입자직경이 큰 결정입자로 구성된 다결정을 용이하게 제조할 수 있는 다결정, 및 화질이 높은 화상을 표시할 수 있고 내구성면에서도 우수한 액정표시장치를 제공하는 것을 목적으로, 기재(基材)상에 얇게 퇴적한 제1물질로 이루어진 박막층이 그 표면이 산화되지 않는 조건으로 가열했을 때에 괴상화(塊狀化)하는 성질을 이용하여 복수의 미세한 결정을 생성시키고, 그런 후 제2물질을 복수의 미세한 결정 위에 퇴적하여 가열처리를 실시함으로써 다결정을 형성한다. The invention, for the purpose of substantially uniform and may be particles having a diameter of display a high image polycrystalline, and the image quality that can be easily produced a polycrystalline consisting of large crystal grains provide an excellent liquid crystal display device in durability, substrate (基材) a thin film layer made of a first material and a thin layer deposited on its surface when it is heated to not oxidation conditions by using the property of bulk Chemistry (塊狀 化) to produce a plurality of fine crystal, after that the depositing a second material over a plurality of fine crystal to form a polycrystalline by carrying out the heat treatment.

Description

플랫 패널의 제조방법 Method of manufacturing a flat panel

본 발명은 액정표시장치 등의 반도체소자를 탑재한 플랫 패널의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a flat panel with a semiconductor element such as a liquid crystal display device.

일반적으로, 비정질 실리콘(Amorphous Silicon)은 예컨대 플라즈마 CVD(Che mical Vapor Deposition)법에 의해 제조되고 있다. In general, amorphous silicon (Amorphous Silicon) has been manufactured by, for example, plasma CVD (Che mical Vapor Deposition) method. 이 방법은 저온에서 비정질 실리콘의 박막층을 형성하는데 적합하다. The method is suitable for forming a thin film layer of the amorphous silicon at low temperature. 예컨대, 유리기판상에 퇴적하는 것이 가능하기 때문에, 액정표시장치에 탑재되는 TFT(Thin Film Transistor) 등의 채널층으로서 널리 이용되어 왔다. For example, it is possible to deposition on a glass substrate, it has been widely used as a channel layer, such as a TFT (Thin Film Transistor) is mounted on the liquid crystal display device. TFT의 제조공정에 있어서, 비정질상태의 반도체 재료를 가열해서 용융·재결정화하여 다결정으로 하는 공정은 제조된 반도체소자의 품질에 지극히 큰 영향을 미치고 있다. In the production process of the TFT, by heating the amorphous semiconductor material, a step of melting and recrystallization into a polycrystalline by screen it is having a very great impact on the quality of the manufactured semiconductor device. 예컨대, Si의 TFT에서의 전자의 이동도(移動度)는, 비정질 실리콘을 이용한 경우, 기껏해야 10㎠/V·sec 정도의 값밖에 얻어지지 않는다. For example, the movement of electrons in the Si TFT also (移動 度), the case of using the amorphous silicon, at most, must not be obtained only the value of the degree 10㎠ / V · sec. 이에 대해, 다결정 실리콘을 이용한 경우에는, 1자리수 이상 높은 100㎠/V·sec를 넘는 이동도도 실현가능하다. On the other hand, in the case where a polycrystalline silicon, it is possible mobility is realized over a high 100㎠ / V · sec at least one order. 따라서, 비정질 실리콘을 대신하는 재료로서 다결정 실리콘이 주목되고 있다. Thus, a polysilicon drawn attention as a material in place of amorphous silicon.

종래, TFT에 다결정 실리콘을 적용한 액정표시장치를 형성하는 방법은, 미리 기판상에 퇴적시킨 비정질 실리콘을 가열함으로써 실리콘 다결정을 형성하는 공정을 거치고 있다. Conventionally, a method of forming a liquid crystal display device employing the polycrystalline silicon TFT is undergoing a process of forming a polycrystalline silicon by heating the amorphous silicon was deposited on the substrate in advance. 특히, 10인치를 넘는 대면적의 플랫 패널형상의 기판에 대해 고속으로 다결정 실리콘을 생성하는 방법으로서는, ELA(Excimer Laser Annealing)법이 소자를 양산성 좋게 제조할 수 있으므로 좋다. In particular, a method for generating a polysilicon at a high speed with respect to the substrate of the flat panel shape having a large area of ​​more than 10 inches, it may method ELA (Excimer Laser Annealing) is possible to produce a device good mass productivity. 왜냐 하면, ELA법은 기판을 거대한 노(爐)에 수시간에 걸쳐 도입하여 처리하는 고상성장법(固相成長法)과 달리, 비정질 실리콘에 대해 예컨대 2㎜/sec의 고속으로 레이저 빔을 주사(走査)함으로써 수분내에 대면적의 기판상에 다결정 실리콘을 생성할 수 있기 때문이다. When waenya, ELA method is the scanning of the laser beam unlike the solid-phase growth method (固 相 成長 法) for processing is introduced over a period of several hours in a furnace (爐) giant a substrate, at a high speed of, for example 2㎜ / sec for amorphous silicon by (走 査) because it can produce a polycrystalline silicon on a large area substrate in a matter of minutes.

그렇지만, ELA법으로 제조된 다결정의 결정입자의 크기는 통상 0.1∼0.5㎛ 정도이고, 조건을 한정해도 기껏해야 1㎛ 정도이며, 게다가 균일한 결정입자를 얻을 수 없다는 문제가 있었다. However, the size of the crystal grains of the polycrystalline produced by the ELA method is 0.1~0.5㎛ but normally, if a degree of the limitation condition 1㎛ at best, yet there was no possible to obtain a uniform crystal grain problem.

또, ELA법으로 제조된 다결정 실리콘을 갖춘 TFT 등의 반도체소자에 있어서, 전자의 이동도를 100㎠/V·sec를 넘도록 하기 위해서는, ELA법에 즈음하여 좁은 조건으로 다결정의 성장을 행할 필요가 있고, 이 조건에 의해 ELA를 실시했다고 해도 결정입자의 입자직경이 변동하기 때문에, 플랫 패널의 표면에 복수의 반도체소자를 형성한 경우에는 전기적인 특성이 면내(面內)에서 불균일하게 되어 버린다. Further, in the semiconductor device such as TFT ELA method with a polycrystalline silicon produced in, the order more than the electron mobility of the 100㎠ / V · sec, necessary to the growth of the polycrystalline narrow conditions on the occasion of the ELA method and, because even when the grain diameter of the crystal grain variations that conduct ELA by this condition, the case of forming a plurality of semiconductor elements on the surface of the flat panel turns the electrical characteristic is non-uniform in-plane (面 內). 이 플랫 패널을 이용하여 액정표시장치를 작성한 경우, 표시화면의 휘도가 장소에 따라 변화하기 때문에 화질이 높은 화상을 표시할 수 없다고 하는 문제가 있었다. If you have created a liquid crystal display device using a flat panel, it was because the luminance of the display screen to change according to the place is a problem that it can not display a high quality image.

상술한 바와 같이, 반도체소자를 기판 전면에 형성한 종래의 플랫 패널은 결정의 크기가 기판 표면의 장소에 따라 다르기 때문에, 반도체소자의 성능이 형성되는 장소에 따라 변동한다는 문제가 있었다. , There is a problem in that because conventional flat panel forming the semiconductor element over the entire surface of the substrate are different in size based on the location of the substrate surface, the variation depending on the environment where the performance of the semiconductor device formed as described above. 특히, 플랫 패널 디스플레이는 표시화면의 휘도가 면내의 장소에 따라 변화하여 화질이 나쁘다는 문제가 있었다. In particular, flat panel display, there is a problem in the image quality is bad to changed according to the place in the surface luminance of the display screen.

본 발명은 상기 문제점을 감안하여 이루어진 것으로, 거의 균일하고 입자직경이 큰 결정입자로 구성되고, 경제성면에서도 우수한 다결정을 제공하는 것을 목적으로 한다. An object of the present invention is to provide that, substantially uniform particle size and are configured as a large crystal grain, excellent in economical efficiency polycrystalline surface made in view of the above problems. 또, 반도체소자를 기판 전면에 어레이형상으로 규칙성을 갖고 소자형성한 플랫 패널의 반도체소자의 특성균일화를 목적으로 한다. Further, the semiconductor element has a regularity in an array shape on the entire surface of the substrate and the uniformity characteristics of the semiconductor element of the element forming a flat panel for the purpose. 더욱이, 디스플레이를 목적으로 한 플랫 패널의 표시화면의 면내의 휘도를 균일화하는 것을 목적으로 한다. Furthermore, the to uniform the brightness within the surface of the display screen of a flat panel display in order for the purpose.

도 1은 본 발명의 제1실시형태인 액정표시장치의 1화소를 나타낸 도면, Figure 1 is a view of the one pixel of the liquid crystal display device of the first embodiment of the present invention,

도 2는 본 발명의 제1실시형태인 액정표시장치의 단면도, 2 is a cross-sectional view of a liquid crystal display device of the first embodiment of the present invention,

도 3은 본 발명의 제1실시형태인 액정표시장치의 제조공정순의 단면도, Figure 3 is a cross-sectional view of a first embodiment process scheme of the liquid crystal display device of the present invention,

도 4는 본 발명의 제1실시형태인 반도체소자의 단면도, 4 is a sectional view of a semiconductor device according to the first embodiment of the present invention,

도 5는 본 발명의 제1실시형태인 플랫 패널의 제조 도중의 평면도, 5 is a plan view during the manufacture of the first embodiment of the flat panel of the present invention,

도 6은 비교예의 제조공정순의 단면도, 6 is a cross-sectional view of the comparative example produced a process scheme,

도 7은 본 발명의 제1실시형태의 TFT와 비교예의 TFT의 성능비교를 설명하는 도면, Figure 7 is a view for explaining a first embodiment of a performance comparison of the TFT and the TFT of the comparative example of the present invention,

도 8은 본 발명의 제1실시형태인 액정표시장치의 제조공정순의 단면도, 8 is a cross-sectional view of a first embodiment process scheme of the liquid crystal display device of the present invention,

도 9는 본 발명의 제1실시형태인 액정표시장치의 제조공정순의 단면도, 9 is a cross-sectional view of the process scheme of the liquid crystal display device of the first embodiment of the present invention,

도 10은 본 발명의 제1실시형태인 액정표시장치의 단면도, 10 is a cross-sectional view of a liquid crystal display device of the first embodiment of the present invention,

도 11은 본 발명의 제1실시형태인 액정표시장치를 나타낸 단면도, 11 is a cross-sectional view showing a first embodiment of a liquid crystal display of the present invention,

도 12는 본 발명의 제2실시형태인 플랫 패널의 제조공정순의 단면도이다. 12 is a cross-sectional view of a process scheme of a flat panel, a second embodiment of the present invention.

상기 과제를 해결하기 위해 본 발명은 다음과 같은 구성을 채용하고 있다. The present invention to solve the above problems has adopted the following configuration.

표면이 절연성을 나타내는 플랫 패널형상의 제1기판상에 제1비결정 반도체층을 형성하는 제1막 형성공정과, 상기 비결정 반도체층을 가열용융하여 괴상화(塊狀化) 결정을 형성하는 괴상화공정, 상기 괴상화 결정의 표면을 덮도록 제2비결정 반도체층을 형성하는 제2막 형성공정, 상기 제2비결정 반도체층을 가열하여 상기 괴상화 결정을 핵으로 하여 용융·재결정화층을 형성하는 가열공정 및, 상기 용융·재결정화층의 일부를 에칭하여 매트릭스형상의 섬영역으로 분리하고 이 섬영역에 반도체소자를 형성하는 소자형성공정을 갖춘 플랫 패널의 형성방법. Chemistry bulk to the surface to form a first film and a forming step of forming a first amorphous semiconductor layer on a first substrate of an insulating flat panel showing the shape, bulk Chemistry (塊狀 化) determined by melt heating the amorphous semiconductor layer process, wherein the bulk is heated to a second film forming step, the second amorphous semiconductor layer to form the non-crystal semiconductor layer so as to cover the surface of the sum determined in the bulk crystallized as a core heating to form a melt, recrystallization hwacheung process and the melting and etching a portion of the re-crystallization hwacheung separated in an island region of the matrix shape and forming method of the flat panel with an element forming step of forming semiconductor devices in the island region.

표면이 절연성을 나타내는 플랫 패널형상의 제1기판상에 제1비결정 반도체층을 형성하는 제1막 형성공정, 상기 비결정 반도체층을 가열용융하여 괴상화 결정을 형성하는 괴상화공정, 상기 괴상화 결정의 표면을 덮도록 제2비결정 반도체층을 형성하는 제2막 형성공정, 상기 제2비결정 반도체층을 가열하여 상기 괴상화 결정을 핵으로 하여 용융·재결정화층을 형성하는 가열공정, 상기 용융·재결정화층의 일부를 에칭하여 매트릭스형상의 섬영역으로 분리하고 이 섬영역에 반도체소자를 형성하는 소자형성공정, 상기 제1기판에 형성되고 상기 반도체소자에 따라 인가전압이 제어되는 화소전극 형성공정, 상기 화소전극에 대향하는 위치에 대향전극이 형성된 제2기판을 형성하는 공정 및, 상기 제1기판과 제2기판 사이에 액정층을 형성하는 공정을 갖춘 Odd-lowering process, the bulk crystallized, which surface is formed a bulk crystallized by heating the first film forming step, the amorphous semiconductor layer to form the first amorphous semiconductor layer on a first substrate of indicating an insulating flat panel-like molten a second film forming step of forming a second amorphous semiconductor layer so as to cover the surface, the second heating step, the melting and recrystallization of heating the amorphous semiconductor layer to form the in the bulk crystallized as a core melting and recrystallization hwacheung etching a portion of hwacheung separated in an island region of the matrix shape and the element forming step, is formed on the first substrate a pixel electrode forming step is the applied voltage is controlled in accordance with the semiconductor device to form a semiconductor device in the island region, and the forming a second substrate opposite electrode is formed at a position opposite to the pixel electrode, and, with the step of forming the second liquid crystal layer between the first substrate and the second substrate 랫 패널의 형성방법. The method of forming a panel rats.

이상 설명한 플랫 패널은, 완전히 플랫한 형상의 것에서부터 다소 만곡한 형상의 패널이라도 실질적으로 플랫형상의 것을 포함한다. Above-described flat panel, the panel completely of any one of, from a flat shape slightly curved shape, substantially free of the flat shape. 또, 플라스틱 기판을 사용한 플랫 패널은 제조후에 만곡한 곡면에 붙여 사용하는 경우도 있을 수 있다. In addition, flat panel using the plastic substrate may be a case of using paste on a curved surface after manufacture. 결국, 플랫, 곡면에 상관없이 2차원 평면에 반도체소자가 규칙적으로 올바르게 배열되어 있는 패널을 발명의 설명중에서 플랫 패널(flat panel)이라 칭한다. Eventually, the flat panel in a two-dimensional plane, irrespective of the surface the semiconductor element is correctly arranged in a regularly described in the invention is referred to as flat panel (flat panel).

본 발명에 따른 플랫 패널의 형성방법에 의하면, 기판상에 비교적 등간격으로 나란히 결정이 형성되는 괴상화 결정을 핵으로서 사용한다. According to the method for forming a flat panel according to the present invention, it uses a bulk crystallized crystals that are side by side is formed with a relatively equal spacing on the substrate as nuclei. 괴상화 결정을 이와 같이 비교적 규칙적으로 올바르게 형성할 수 있는 것은 발명자들의 아주 새로운 발견에 근거한다. It is having a massive crystallized to form correctly in a relatively regular basis, as this is based on a brand new discovery of the inventors. 이 괴상화 결정을 핵으로 하여 용융·재결정화층을 형성함으로써, 결정입자의 크기 등의 형태를 제어할 수 있으므로, 거의 균일한 절정입자로 구성된 다결정으로 하는 것이 가능하게 된다. By using the bulk crystallized by nucleation the melting and recrystallization hwacheung, it is possible to control the form of the size of the crystal grains, it is possible to a polycrystalline consisting of a substantially uniform peak particle.

따라서, 본 발명에 따른 반도체소자에 적용하면, 전기적인 특성이 거의 균일한 반도체소자를 플랫 패널의 전면에서 얻는 것이 가능하게 된다. Therefore, when applied to a semiconductor device according to the present invention, it is possible to obtain a semiconductor device having electrical characteristics substantially uniform in the entire surface of the flat panel. 또, 반도체소자를 어레이형상으로 규칙성을 갖고 배열형성할 필요가 있는 액정표시장치에 본 발명의 플랫 패널을 적용한 경우에는, 휘도 등의 표시특성이 표시화면에서 균일하게 된다. Further, when applying the flat panel of the present invention to a liquid crystal display device that needs to have a regularity of a semiconductor device in an array-like arrangement is formed, the display characteristics of the luminance and the like are uniform in a display screen.

본 발명에 있어서는, 기판상에 얇게 퇴적시킨 제1비결정 반도체층이 그 표면이 산화되지 않는 조건으로 가열했을 때에 괴상화하는 성질을 이용하여 복수의 미세한 결정을 생성시키고, 그런 후 제2비결정 반도체층을 괴상화 결정상에 퇴적하여 가열처리를 실시함으로써 용융·고화(固化)하여 다결정을 형성하고 있다. In the present invention, the first amorphous semiconductor layer was thinly deposited on the substrate the surface when heated to a non-oxidizing conditions by using the property of bulk screen to produce a plurality of fine crystal, then a second amorphous semiconductor layer by carrying out the heat treatment it is deposited on a bulk crystal phase screen by melting and solidifying (固化) to form a polycrystalline. 여기에서, 종래의 ELA법에 의한 다결정화와 비교하면서 괴상화의 메카니즘을 설명한다. Here, as compared with the crystallization by conventional ELA method describes the mechanism of bulk screen.

예컨대, 종래의 ELA법을 이용한 비정질 실리콘의 다결정화는, 기판상에 비정질 실리콘만을 형성한 후, ELA법에 의해 비정질 실리콘을 가열용융하여 실리콘을 재결정화시킨다. For example, the after the crystallization of the amorphous silicon using the conventional ELA method, an amorphous silicon is formed only on the substrate, and heating and melting the amorphous silicon by the ELA method recrystallized silicon. 종래의 방법에 의하면, 산화막 표면의 랜덤한 위치에 불균일한 초기결정핵이 형성된다. According to the conventional method, the initial crystal nucleus is formed in a non-uniform random position of the oxide film surface. ELA법으로 형성하는 다결정은 결정핵을 근원으로 성장하므로, 불균일한 형태의 결정입자가 최종 형성된다. Forming a polycrystalline ELA method, so growth the crystal nucleus as a source, the crystal grains of the uneven shape is the final form. 이 때, 용융한 실리콘은 결정핵으로부터 온도구배에 수직한 방향, 즉, 기판과는 반대로 되는 표면측을 향하여 성장을 개시하지만, 기판 표면에 평행한 방향에 대해서도 성장한다. At this time, the molten silicon toward the direction perpendicular to the temperature gradient from the crystal nuclei, i.e., the substrate, as opposed to the front side is started to grow, but the growth also in a direction parallel to the substrate surface. 그렇지만, 서로 인접한 결정핵으로부터 성장한 결정입자는, 결정입자의 입자 경계가 접하면 평행한 방향에 대한 결정성장을 정지하기 때문에, 결정입자의 입자직경은 결정핵의 밀도에 따라 제한된다. However, crystal grains grown from the adjacent nucleation is, when the grain boundary of the crystal grains contact with the stop because the crystal growth in a direction parallel to the particle diameter of the crystal grains is limited by the density of nucleation. 따라서, 종래의 ELA법에 의해 절연성 기판상에 다결정을 생성하면, 결정입자의 입자직경 등의 형태가 불균일한 결정입자가 형성된다. Thus, by the conventional ELA method produce a polycrystalline on the insulating substrate, it is formed a crystal grain forms a non-uniform, such as particle size of crystal grains. 이 다결정을 이용하여 반도체소자, 예컨대 TFT를 제조하면, TFT의 전기적 특성이 불균일하게 되고, TFT를 탑재한 액정표시장치에서는 TFT의 전기적인 특성의 변동이 각 화소에서의 표시의 변동을 직접 좌우하기 때문에 높은 화질의 화상을 표시하는 것이 곤란하게 된다. To this when using a poly-crystalline manufacturing a semiconductor device, for example, a TFT, the electrical characteristics of the TFT is non-uniform, in the liquid crystal display device equipped with a TFT variations in the electrical characteristics of the TFT depends directly a variation of the display in each pixel to display an image of high image quality is difficult because of.

한편, 결정입자의 형태의 제어는 비정질 실리콘이 용융된 후의 재결정화의 과정에 있어서 초기결정핵의 밀도를 제어함으로써 실현할 수 있다. On the other hand, the control of the shape of the crystal grains can be achieved by controlling the density of the initial crystal nucleus in the process of re-crystallization after the amorphous silicon is melted. 실리콘 산화막상에 실리콘의 박막층을 퇴적하고 가열처리를 실시하면, 실리콘 원자가 산화막의 표면상을 이동(migration)하여 표면의 형태를 변화시키고, 입자모양의 실리콘 결정의 덩어리로 되는 (괴상화)성질이 있다. When depositing the silicon thin film layer in the film of silicon oxide is subjected to a heat treatment, by moving (migration) to the surface of the silicon atoms are oxidized film changes the shape of the surface, the (odd Chemistry) properties that are agglomerated particle shaped silicon crystals of have. 발명자들의 연구에 의하면, 이 괴상화 결정은 기판상에서 균일하게 분포한다는 것을 알아냈다. According to studies by the inventors, the bulk crystallized was found that evenly distributed on the substrate. 따라서, 이 성질을 이용하여 산화막상에 퇴적하는 실리콘의 박막층의 두께, 어닐의 온도 및 어닐에 요하는 시간을 제어함으로써, ㎚의 단위로 실리콘의 미결정을 형성할 수 있다. Therefore, by making use of a tendency controlling the time required for the annealing temperature and the thickness, annealing the silicon thin film layer deposited on the oxide film, it is possible to form the microcrystalline silicon of a unit of ㎚. 그래서, 산화막상에 미리 실리콘의 미결정을 형성한 후, 실리콘의 미결정이 형성된 산화막상에 비정질 실리콘을 적층하고, 가열처리를 실시하면, 실리콘의 미결정을 핵으로 하여 용융 실리콘의 재결정화(다결정화)를 꾀할 수 있다. Thus, after pre-forming a microcrystalline silicon in the film oxide, laminating an amorphous silicon on oxide film of silicon microcrystals formed, when subjected to a heat treatment and re-crystallization of the molten silicon and microcrystalline silicon as a nucleus Chemistry (polycrystallized) the can be achieved.

괴상화에 필요한 어닐온도는 600℃∼900℃, 바람직하게는 700℃∼800℃가 좋다. Annealing temperature required for bulk screen may have 600 ℃ ~900 ℃, preferably 700 ℃ ~800 ℃. 또, 어닐시간은 1분∼10시간, 바람직하게는 30분∼1시간이 좋다. The annealing time is good is 1-10 minutes, preferably 30 minutes ~1 hour.

이렇게 해서, 상기 다결정을 채널층(채널영역)에 적용한 반도체소자의 전기적인 특성 등의 고성능화를 달성할 수 있고, 그 반도체소자를 탑재한 액정표시장치에 있어서는 각 화소의 특성이 균일화되고 표시 얼룩 등이 해소된 화질 높은 표시를 달성할 수 있다. In this way, it is possible to achieve high performance such as electrical characteristics of the semiconductor device is applied to the polycrystalline to the channel layer (channel region), that in the liquid crystal display device equipped with a semiconductor device the characteristics of each pixel is made uniform display unevenness etc. the image quality solved can achieve high display. 한편, 괴상화 결정에 적합한 제1비결정 반도체층으로서는 기재(基材)의 표면상을 이동하는 물질이면 좋은 바, 반도체, 금속 및 금속 실리사이드 등의 금속과 반도체와의 합금을 들 수 있고, 예컨대 Si, SiGe, Ge, C 및 SiC 등의 IV족 원소 및 그 화합물이나 In, As, InAs, Ga, GaAsAl, AlAs, InAlGaAs, InAlAs, InAlP 및 InP 등의 III-V족 및 그 화합물을 결정 또는 비정질의 상태로 적용할 수 있다. On the other hand, there may be mentioned the first alloy with the metal such as the non-crystal semiconductor layer as a substance which moves over the surface of the substrate (基材) good bar, a semiconductor, a metal and a metal silicide with the semiconductor suitable for bulk crystallized, for example, Si , of SiGe, Ge, C and SiC, or the like of the IV group elements and their compounds, in, As, InAs, Ga, GaAsAl, AlAs, InAlGaAs, InAlAs, InAlP and InP such as the III-V group, and crystalline or amorphous the compounds It can be applied to the state. 더욱이, 제2비결정 반도체층으로서는, 예컨대 비정질 실리콘, 비정질 SiGe 및 비정질 게르마늄 등을 적용할 수 있다. Further, as the second amorphous semiconductor layer, for example, it can be applied, such as amorphous silicon, amorphous SiGe and amorphous germanium. 또, 기재로서는, 예컨대 실리콘 산화막 등의 각종 산화물로 이루어진 박막 및 표면이 산화막인 기판을 적용할 수 있다. Further, as described, for example, a thin film and a surface made of a variety of oxides such as silicon oxide can be applied to the oxide film on the substrate.

여기에서, 본 발명의 바람직한 실시형태로서는 다음의 것을 들 수 있다. Here, as a preferred embodiment of the present invention include the following.

(1) 제1비결정 반도체층은, Si, SiGe, Ge, C, SiC, In, As, InAs, Ga, GaAsAl, AlAs, InAlGaAs, InAlAs, InAlP 및 InP로부터 선택된다. (1) a first amorphous semiconductor layer is selected from Si, SiGe, Ge, C, SiC, In, As, InAs, Ga, GaAsAl, AlAs, InAlGaAs, InAlAs, InAlP, and InP.

(2) 제2비결정 반도체층은, 비정질 실리콘, 비정질 SiGe 및 비정질 게르마늄으로부터 선택된다. (2) a second amorphous semiconductor layer is selected from amorphous silicon, amorphous SiGe and amorphous germanium.

(3) 기판의 표면은, 실리콘 산화막, Si질화막, Al막, F를 첨가한 각종 산화막, 질소를 첨가한 각종 산화막 및 W(텅스텐)막으로부터 선택되는 막으로 형성된다. 3, the surface of the substrate is formed of a silicon oxide film, Si nitride film, a film selected from the Al film, various types of oxide films, various types of oxide films, and W (tungsten) film added with nitrogen was added F.

(3) 반도체 소자는 TFT이다. 3, a semiconductor element TFT.

(4) 어닐온도는, 600℃∼900℃이다. 4, the annealing temperature is 600 ℃ ~900 ℃.

(5) 어닐온도는, 700℃∼800℃이다. 5, the annealing temperature is 700 ℃ ~800 ℃.

(6) 어닐시간은, 1분∼10시간이다. 6, the annealing time is 1 minute to 10 hours.

(7) 어닐시간은, 30분∼1시간이다. 7, the annealing time is 30-1 minutes.

(8) 제2비결정 반도체층의 함유산소량은 10%∼1×10 -5 %이다. (8) a second amount of oxygen contained in the amorphous semiconductor layer is 10% ~1 × 10 -5%.

(9) 제2비결정 반도체층의 함유산소량은 1%∼1×10 -5 %이다. 9, the second amount of oxygen contained in the amorphous semiconductor layer is 1% ~1 × 10 -5%.

(10) 괴상화공정은, 진공, 질소 또는 불활성 가스로부터 선택되는 분위기중에서 행한다. 10, odd-lowering process is carried out in an atmosphere selected from a vacuum, nitrogen, or inert gas.

(11) 가열공정은 ELA법으로 행한다. 11, the heating step is carried out by ELA method.

(12) 괴상화공정 전에, 제1비결정 반도체층의 표면을 불산으로 세정한다. 12 is odd, the first cleaning surface of the amorphous semiconductor layer by hydrofluoric acid before the lowering process.

(13) 제1비결정 반도체층을 형성함에 즈음하여, 소정의 형상으로 개구된 마스크상으로부터 제1비결정 반도체층을 섬형상으로 퇴적형성한다. 13 on the occasion of the formation of the first amorphous semiconductor layer, forming a first amorphous semiconductor layer is deposited from the openings into a predetermined shape of a mask in an island shape.

(발명의 실시형태) (Embodiment of the invention)

이하, 첨부된 예시도면을 참조하여 본 발명의 실시형태를 설명한다. See below, the accompanying illustrative drawings will be described embodiments of the present invention.

제1실시형태 First Embodiment

이하에 본 발명에 따른 제1실시형태를 도면을 참조하여 상세히 설명한다. Reference to the figures of the first embodiment according to the present invention will be described in detail.

도 1 및 도 2는, 제1실시형태에 따른 액정표시장치의 1화소를 나타낸 도면이다. 1 and 2 is a diagram showing one pixel of a liquid crystal display device according to the first embodiment. 도 1은 1화소의 평면도이다. 1 is a plan view of one pixel. 도 2a∼도 2c는 도 1에 나타낸 구조를 갖춘 액정표시소자에서의 플랫 패널형상의 기판의 AA' 단면, BB' 단면 및 CC' 단면을 나타낸다. FIG 2a~ Figure 2c illustrates the substrate of the AA 'cross section, BB' cross-section of the flat panel and the CC 'cross section of the liquid crystal display device with the structure shown in Fig.

도 1 및 도 2에 있어서, 액정표시장치는 p-Si로 이루어진 TFT의 활성층(채널영역, 소스영역 및 드레인영역을 포함한다)(101)과 임플레인 전극(102)상에 위치하는 게이트 절연막을 매개로 하여 형성되는 게이트 전극선(103) 및 화소전극(104)를 구비하고 있다. 1 and 2, (including the channel region, a source region and a drain region), a liquid crystal display device is an active layer of the TFT made of a p-Si gate insulating film which is located on the (101) and Im plane electrode 102 and a gate electrode lines 103 and the pixel electrode 104 that is formed by the medium. 임플레인 전극선(106)은 콘택트 홀(107)을 매개로 하여 임플레인 전극(102)과 접속되어 있다. Im plane electrode line 106 is connected to the plane electrodes being 102 by the medium and a contact hole 107. 활성층(101)과 화소전극(104)은 콘택트 홀(108,109)을 매개로 하여 전극패턴(110)에 의해 전기적으로 접속되어 있다. The active layer 101 and the pixel electrode 104 is electrically connected by the electrode pattern 110 by the medium and a contact hole (108 109). 더욱이, 활성층(101)과 신호선(105)은 콘택트 홀(111)에 의해 접속되어 있다. Further, the active layer 101 and the signal line 105 is connected by a contact hole 111. 여기에서, 유리기판(123)상에는 산화실리콘의 게이트 절연막(113) 및 층간 절연막(124)이 형성되어 있다. Here, the gate insulating film 113 and the interlayer insulating film 124 of silicon oxide is formed on the glass substrate 123 are formed. 활성층(101)을 중심으로 하는 이 TFT는 코플래너형의 TFT이다. The TFT which is centered around the active layer 101 is a TFT of a coplanar type.

여기에서, 도 1에 나타낸 액정표시장치의 제조공정을 도 3∼도 5에 따라 설명한다. Here, also a process of manufacturing the liquid crystal display device shown in Figure 1 will be described with reference to Fig. 3 to 5.

먼저, 도 3a에 나타낸 바와 같이, 유리기판(123)상에 실리콘 산화막(124)을 플라즈마 CVD법에 의해 100㎚의 두께로 되도록 형성하였다. First, to form, as shown in Figure 3a, such that the silicon oxide film 124 on a glass substrate 123 with the 100㎚ thickness by the plasma CVD method. 그 다음에, 이 유리기판(123)을 초고진공(UHV: Ultra High Vacuum)-CVD장치에 도입하고, 이 기판(123)을 가열시키지 않고 두께 1㎚의 매우 평탄한 비정질 실리콘층(125)을 퇴적하였다. Then, the ultra-high to the glass substrate 123 is a vacuum (UHV: Ultra High Vacuum) introduced in -CVD apparatus, and without heating the substrate 123, depositing a very flat amorphous silicon layer 125 having a thickness of 1㎚ It was. 여기에서, 비정질 실리콘층(125)의 퇴적에는 Si 2 H 6 으로 이루어진 가스(126)을 이용하였다. Here, the deposition of the amorphous silicon layer 125 was used as a gas 126 consisting of a Si 2 H 6. 구체적으로는, CVD장치내에 있어서 기판(123)의 표면에 대향하는 위치에 설치된 보조 히터로 가스(126)의 분자를 열분해한 후에 기판(123)에 공급한다. Specifically, it supplied to the substrate 123 after the thermal decomposition of the gas molecules 126 in the auxiliary heater is installed at a position opposed to the surface of the substrate 123. In the CVD apparatus. 이 방법에 의해, 기판(123)의 표면에서의 가스(126)의 분해가 일어나지 않는 실온에 있어서도 실리콘의 박막을 형성할 수 있다. Also in room temperature degradation it is not induced in the gas 126, at the surface of the substrate 123, and by this way it is possible to form a thin film of silicon. 이 비정질 실리콘의 박막을 형성할 때, UHV-CVD법을 이용한 장치(예컨대, 일본 공개특허 특개평 7-245263호 공보를 참조)를 알맞게 이용할 수 있지만, 이 장치에 한정되지 않고 고체의 실리콘을 전자선으로 가열하여 기판에 공급하는 분자선 결정성장(MBE)법, 플라즈마 방전에 의해 기체상태의 원료를 분해하여 기판에 공급하는 플라즈마 CVD법, ECR 플라즈마법 및 원료로 되는 가스를 전계 등에 의해 끌어내어 방향성을 갖게 한 CVD법 등을 이용한 장치에 의해 형성할 수 있다. The time of forming a thin film of amorphous silicon, and can be suitably used (see for example, Japanese Patent Laid-Open Patent Publication 7-245263 gazette) apparatus using a UHV-CVD method is not limited to the electron beam apparatus of the silicone solids heating to a molecular beam epitaxy (MBE) method, a plasma CVD method to be supplied to the substrate by decomposing a raw material for the gas phase by a plasma discharge, the direction for taking up by the gas to the ECR plasma method and material field, etc. to be supplied to the substrate by It has can be formed by a device using such a CVD process. 어느 쪽의 장치에 의해 제조된 박막을 적용한 경우에도, 후술하는 괴상화 미결정을 얻을 수 있다. In case of applying the thin film prepared by either of the apparatus, it is possible to obtain a bulk microcrystalline screen to be described later. 또, 상기 비정질 실리콘 대신에, 실리콘 다결정으로 그 일부 또는 전체가 구성되는 박막을 이용해도 좋다. Further, instead of the a-Si, may be used for part or whole thin film is composed of polycrystalline silicon. 여기에서, 가장 중요한 포인트는, 비정질 실리콘층(125)의 박막층으로의 산소 등의 불순물의 혼입을 억제하는 것에 있다. Here, the most important point, and that to suppress the inclusion of impurities such as oxygen in the amorphous silicon layer 125, the thin film layer. 비결정 실리콘층(125)에 산소가 다량으로 함유되면, 실리콘 원자의 마이그레이션이 방해되기 때문에 실리콘 원자가 이동할 수 없고, 미결정의 생성(괴상화)을 제어할 수 없기 때문이다. When contained in the amorphous silicon layer 125 in a large amount of oxygen, the silicon atoms can not move since the migration of silicon atoms disturbance, is because it is not possible to control the production of microcrystalline (lump formation). 비결정 실리콘층(125)의 함유산소량은 10%∼1×10 -5 %, 바람직하게는 1%∼1×10 -5 %가 좋다. An amorphous content of oxygen in the silicon layer 125 is 10% ~1 × 10 -5%, preferably from 1% ~1 × 10 -5%.

그 다음에, 비정질 실리콘층(125)을 대기에 폭로(暴露)하는 일없이 진공중에 보존하고, 830℃에서 가열하였다. Then, the vacuum retention of the amorphous silicon layer 125 without being exposed (暴露) to the atmosphere, and the mixture was heated at 830 ℃. 즉, UHV-CVD장치로 비정질 실리콘층(125)을 형성한 후, 가스(126)를 구성하는 분자를 분해하기 위한 보조 히터를 정지함과 더불어, 기판(123)을 가열하는 히터를 승온하여 기판(123)을 초고진공중에서 3분간에 걸쳐 가열하였다. That is, after a UHV-CVD apparatus to form an amorphous silicon layer 125, and, with also a second heater to decompose the molecules constituting the gas 126 is stopped, heating of the heater for heating the substrate 123, the substrate to 123 and heated for 3 minutes in ultra-high vacuum. 그 결과, 도 3b에 나타낸 바와 같이, 실리콘 산화막(124)상에 평탄하게 형성되어 있던 비정질 실리콘층(125)은, 괴상화 현상에 의해 최대 직경이 40㎚이고 높이가 10㎚ 정도의 독립한 복수의 실리콘의 미결정(127)으로 되었다. As a result, as shown in Figure 3b, the amorphous silicon layer 125 that is formed flat on the silicon oxide film 124, the maximum diameter of 40㎚ by bulk phenomenon and a plurality height is independent of the degree 10㎚ It was of the microcrystalline 127 silicon. 또, 결정의 간격도 0.09㎛∼0.11㎛로 비교적 등간격으로 나란하였다. Further, the distance was also determined in a relatively side-by-side at equal intervals in 0.09㎛~0.11㎛. 여기에서, 비정질 실리콘층(125)의 두께 및 가열온도를 변화시킴으로써, 미결정(127)의 크기 등의 형태를 제어하는 것이 가능하다. Here, it is possible by varying the thickness and the heating temperature of the amorphous silicon layer 125, for controlling the form of the size of the microcrystalline 127. 예컨대, 비정질 실리콘층(125)의 두께를 0.5㎚로, 가열온도를 730℃로 한 경우에는, 최대의 직경이 25㎚이고, 높이가 2㎚ 정도의 미결정을 얻을 수 있다. For example, the thickness of the amorphous silicon layer 125 to 0.5㎚, in the case where the heating temperature was 730 ℃, and the maximum diameter of 25㎚, it is possible to obtain a microcrystalline of approximately the height 2㎚. 이때, 괴상화하기 전의 비정질 실리콘층(125)을 대기에 폭로하지 않은 것은, 상기한 바와 같이 비정질 실리콘층(125)이 대기중에서 산화되는 것을 방지하기 위함이기 때문에, 비정질 실리콘층(125)을 고순도 질소, 고순도 아르곤 및 고순도 헬륨 등의 불활성 가스의 분위기에서 보지(保持)하는 등으로 해서 산화를 방지하는 수단이 강구되어 있으면 특별히 진공중에 보지할 필요는 없다. At this time, it is not exposed to the atmosphere the amorphous silicon layer 125 prior to bulk screen, since in order to prevent the oxide from the amorphous silicon layer 125, the air, as described above, high-purity a-Si layer 125, If it as such for holding (保持) in an atmosphere of inert gas such as nitrogen, high purity argon and helium of high purity is taken a means for preventing oxidation it is not particularly necessary to look in vacuo.

또, 사용하는 기판은, 가열중에 비정질 실리콘층(125)과 믹싱(mixing) 등을 일으키지 않는 것이라면, 본 실시예에서 인용한 유리기판(123) 대신에, 실리콘, 알칼리유리, 석영, SiC, 사파이어, 각종의 플라스틱, 플라스틱 필름 및 비닐 필름 등으로 이루어진 기판을 이용할 수 있다. The substrate to be used is, if it does not cause the amorphous silicon layer 125 and the mixing (mixing) during the heating, in place of the glass substrate 123 is incorporated in the present embodiment, silicon, an alkali glass, quartz, SiC, sapphire , it may be used a substrate made of various types of plastic, plastic films and plastic films. 이들 경우에서도 상기 미결정의 생성(괴상화)이 가능하다. In these cases it is possible to produce (bulk Tuesday) of the microcrystalline. 더욱이, 본 실시형태에서는 기판재료로서 실리콘 산화막을 이용한 예를 나타냈지만, 기판재료는 가열처리에 의해 미결정을 생성하는(괴상화하는) 재료가 기판의 표면을 이동(migration)하고, 표면의 형태를 변화시켜 입자모양의 결정(미결정)을 생성하는 것이라면, 특별히 한정은 되지 않고, 예컨대 SiNx막, Al막, F를 첨가한 각종 산화막, 질소를 첨가한 각종 산화막 및 W(텅스텐)막 등을 적용할 수 있다. Furthermore, in the present embodiment Despite an example as a substrate material using a silicon oxide film, a ceramic material is the material moves (migration) to the surface of the substrate (for bulk screen) for generating a microcrystalline by heat treatment, and the shape of the surface changed by long as it generates a decision (undecided) of the particle shape is not particularly limited, for example, SiNx film, Al film, various types of oxide films, the addition of F, applicable to such various types of oxide films, the addition of nitrogen, and W (tungsten) film can. 또, 가스(126)의 종류 또는 조성을 바꾸고, 온도 및 처리시간 등의 가열조건을 변화시키면, SiH 4 , Si 3 H 8 등의 수소화 Si가스나, GeH 4 , Ge 2 H 6 등의 각종의 가스를 적용할 수도 있다. Further, by changing the heating conditions, such as changing the type or composition of the gas 126, temperature and treatment time, SiH 4, Si 3 H 8, etc. hydrogenated Si gas or, GeH 4, various kinds of gas, such as Ge 2 H 6 of You may apply.

그 다음에, 도 3c에 나타낸 바와 같이, 실리콘의 미결정(127)이 형성된 유리기판(123)상에 플라즈마 CVD법에 의해 50㎚의 비정질 실리콘층(128)을 형성하였다. Next, to form an amorphous silicon layer 128 of the 50㎚ by plasma CVD on the glass substrate 123, microcrystalline 127 of silicon is formed as shown in Figure 3c. 따라서, 실리콘 산화막(124)과 비정질 실리콘층(128)과의 경계면에 실리콘의 미결정(127)이 존재하는 구조가 얻어졌다. Therefore, a structure in which microcrystalline 127 Silicon is present is obtained in the interface between the silicon oxide film 124 and the amorphous silicon layer 128. 바람직하게는, 비정질 실리콘층(128)을 형성하기 전에, 실리콘의 미결정(127)에 형성된 산화막을 제거하기 위해, 실리콘 기판(123)을 0.01%의 희HF중에 약 1초간 정도 담기게 하면 좋다. Preferably, before forming the amorphous silicon layer 128, in order to remove the oxide film formed on the silicon microcrystalline 127, it may be to the silicon substrate 123 Add about 1 seconds out of a 0.01% dilute HF. 또, 예컨대 질소, 아르곤, 헬륨 및 수소 등의 분위기 하에서 반송할 수 있는 장치 등에 의해, 실리콘의 미결정(127)의 표면을 산화시키지 않도록 플라즈마 CVD를 실시할 수 있는 것이라면, 유리기판(123)을 희HF중에 담글 필요는 없고, 유리기판(123)을 대기에 폭로한 경우라도, 수시간 이내에 유리기판(123)의 반송이 종료하는 것과 같은 조건이라면, 실리콘의 미결정(127)상에 형성되는 산화막은 기껏해야 수Å 이내이고 비정질 실리콘층(128)을 이용한 다결정화는 방해되지 않는다. In addition, for example, nitrogen, or the like argon, helium or device capable of carrying out in an atmosphere of hydrogen or the like, so long as it can be subjected to plasma CVD so as not to oxidize the surface of the silicon microcrystalline 127, the diluent, the glass substrate 123 it is not necessary to dip the HF, if conditions such as even when the exposure of the glass substrate 123 to the air, the conveyance of the glass substrate 123 is completed within several hours, the oxide film formed on the silicon microcrystalline 127 the crystallization using the within several Å at most, and the amorphous silicon layer 128 is not disturbed.

이어서, 도 3d에 나타낸 바와 같이, 실리콘 기판(123)에 형성된 비정질 실리콘층(128)을 ELA법에 의해 용융하여 결정입자(129)로 이루어진 다결정 실리콘층을 얻었다. Then, as shown in Fig. 3d, by the amorphous silicon layer 128 formed on the silicon substrate 123 is melted by the ELA method to obtain a polycrystalline silicon layer made of the crystal grain 129. 이 경우, ELA법에 의해 다결정을 생성할 때에, 대기중에 있어서, XeCl 레이저의 단위면적당 조사에너지밀도는 340mJ/㎠이고, 조사시의 유리기판(123)의 온도는 실온이었다. In this case, when generating the polycrystal by the ELA method, in the atmosphere, per unit area irradiation energy density of the laser was XeCl temperature is room temperature of the glass substrate 123 at the time and 340mJ / ㎠, irradiation. 그 결과, 실리콘 산화막(124)상의 비정질 실리콘층(128)이 용융하고, 입자직경이 0.1㎛ 정도의 균일한 결정입자(129)로 구성된 다결정이 형성되었다. As a result, the amorphous silicon layer 128 on the silicon oxide film 124 is melted, the poly-crystalline composed of uniform crystal grains 129 of the degree to which the particle diameter 0.1㎛ was formed. 이때, XeCl 레이저의 단위면적당 조사에너지밀도를 330mJ/㎠로 한 경우에 있어서도, 다결정을 구성하는 결정입자의 입자직경분포에 변화는 없었다. At this time, even when the irradiation energy density per unit area of ​​the XeCl laser with 330mJ / ㎠, there was no change in the particle diameter distribution of the crystal grains constituting the polycrystalline. 따라서, 종래의 ELA법과 비교하여 낮은 조사에너지밀도에서의 프로세스를 실현하기 위해, 레이저의 출력변동이 있는 엑시머레이저를 이용한 ELA법에서의 프로세스 마진을 확대할 수 있기 때문에, 다결정 실리콘의 수율의 향상도 달성할 수 있었다. Therefore, it is possible to increase the process margin in the ELA method, an improvement in the polysilicon yield to compared law conventional ELA to realize a process at a low irradiation energy density, using an excimer laser with output variation of the laser Fig. It could be achieved.

여기에서, 상기 제조공정을 이용하여 형성한 본 발명에 따른 다결정 실리콘층(129)을 능동영역으로 하는 n-ch TFT를 형성하였다. Here, a polycrystalline silicon layer 129 according to the present invention formed by using the manufacturing process to form a n-ch TFT of the active region. TFT의 단면도가 도 4이다. The cross-sectional view of the TFT 4. 채널영역(207), 소스영역(208) 및 드레인영역(209)에는, 다결정 실리콘(129)이 사용되고 있다. The channel region 207, source region 208 and drain region 209, the polysilicon 129 is being used. 이 채널영역(207), 소스·드레인영역(208,209)상에는 산화실리콘의 게이트 절연막(113)을 매개로 하여 게이트 전극(103), 소스·드레인전극(210,211)이 형성되어 있다. This is the channel region 207, the source and drain regions (208 209), the gate electrode 103 by the medium of the gate insulating film 113 of silicon oxide is formed on the source and drain electrodes 210 and 211 are formed. 참조부호 124는 산화실리콘의 보호막이다. Reference numeral 124 is a protective layer of silicon oxide. 도 5는 플랫 패널형상의 기판(123)상에 TFT(202)를 형성한 상태의 평면도이다. Figure 5 is a plan view of a substrate forming a TFT (202) on the 123 of the flat panel-like state. 이러한 TFT(202)를 플랫 패널형상의 기판(123)의 중심영역(200)상에 복수개 형성하였다. This TFT (202) to form a plurality in the central region 200 of the substrate 123 of the flat panel shape.

기판(123)상에 형성한 TFT(202)의 전자의 이동도(Vds)를 측정한 결과가, 도 7의 701이다. The movement of the electron is also a result of measuring the (Vds) of a TFT (202) formed on the substrate 123, and 701 of FIG. 702는 비교예의 TFT의 전자의 이동도(Vds)이다. 702 is an electron mobility of TFT of the comparative example, Fig. (Vds). 이 비교예는, 덩어리모양의 결정(괴상 결정)을 핵으로 채용하고 있지 않다. This comparative example does not, adopting the crystal shape of the mass (bulk crystal) as a core. 괴상 결정 대신에 ELA로 재결정화한 실리콘의 핵으로부터 다결정 실리콘을 형성하고, 이 다결정을 능동층으로 하는 TFT이다. Forming the polycrystalline silicon from the nucleus of a recrystallized by ELA, instead of bulk crystalline silicon and a TFT for an active layer into a polycrystalline. 비교예의 TFT의 제조방법은 도 6에 나타내었다. Method of manufacturing a TFT of the comparative example is shown in Fig. 즉, 도 6a에 나타낸 바와 같이, 비정질 실리콘의 박막을 ELA로 용융·고화시켜 얻은 다결정 실리콘(132)을 결정핵으로 하여 다결정 실리콘(133)을 성장시켰다. That is, as shown in FIG. 6a, and the obtained solidified melt, the amorphous silicon thin film by ELA polysilicon 132 were grown by nucleation of polycrystalline silicon (133). 이 밖의 점 이외는 도 3에서 설명한 제조방법과 동일하다. The other points are the same other than the production method described in FIG.

도 7에 나타낸 바와 같이, 각 Vds가 약 0.1V일 때의 전자의 이동도는 모두 약 50㎠/V·s이었지만, 본 발명에 따른 다결정 실리콘층에 n-ch TFT를 형성한 경우, 전자의 이동도의 변동은 35㎠/V·s 정도의 범위내로 들어간 것에 반해, 다결정 성장법을 이용하여 형성한 다결정 실리콘층에 n-ch TFT를 형성한 경우에는, 전자의 이동도의 변동은 40㎠/V·s 정도의 범위내까지 확대되었다. 7, each of the Vds of about 0.1V when the electron mobility of the degree of both was about 50㎠ / V · s, the case of forming an n-ch TFT in the polysilicon layer in accordance with the present invention, e whereas entered into the movement variation range of about 35㎠ / V · s of the road, if the formation of the n-ch TFT in the polysilicon layer is formed using a polycrystalline growth method, the variation of the electron mobility is 40㎠ / V · s degree was extended to the range. 따라서, 본 발명에 따른 다결정 실리콘층에 n-ch TFT를 형성한 경우에는, 다결정 성장법을 이용하여 형성한 다결정 실리콘층에 n-ch TFT를 형성한 경우와 비교하여, 전자의 이동도의 변동이 대략 10% 저감했다. Therefore, in the case of forming an n-ch TFT in the polysilicon layer in accordance with the present invention, as compared with the case of forming an n-ch TFT in the polysilicon layer is formed using a polycrystalline growth method, the variation of the electron mobility this reduction was approximately 10%. 이 결과로부터, 괴상화 결정을 결정핵으로 하여 다결정 실리콘을 형성하는 방법이, 플랫 패널형상의 기판 전면에서 능동소자의 균일성을 높이는 효과가 있다. From the results, the effect of enhancing the uniformity of the active element, the method by the bulk crystallized as the crystal nuclei to form the polycrystalline silicon, the substrate in front of a flat panel shape.

더욱이, 도 8a에 나타낸 바와 같이, 상술한 다결정 실리콘(129)을 패터닝하여 TFT(202)의 활성층(101) 및 임플레인 전극(102)을 섬형상으로 분리형성하였다. Further, to form a separation active layer 101 and the electrode plane being 102, TFT (202) by patterning the above-described polycrystalline silicon 129 as shown in Figure 8a in an island shape.

그 다음에, APCVD법, PECVD법 또는 ECR-PECVD법 등에 의해 게이트 절연막을 70㎚∼100㎚ 정도의 두께로 되도록 형성하고, 게이트 절연막상에 Mo, Al, Ta, W, Cu 및 이들의 합금 또는 도프한 실리콘막 등의 금속막을 두께가 200㎚∼400㎚ 정도로 되도록 형성하여, 도 8b에 나타낸 바와 같이 게이트 전극선(103) 및 화소전극(104)을 패터닝하였다. Then, APCVD method, PECVD method or the ECR-PECVD method or the like is formed by such a thickness to just 70㎚~100㎚ a gate insulating film, a gate insulating layer and Mo, Al, Ta, W, Cu and an alloy thereof, or by forming such a metal such as a doped silicon film having a film thickness so that 200㎚~400㎚, was as shown in Figure 8b pattern the gate electrode lines 103 and the pixel electrode 104.

이어서, 게이트 전극선(103)을 마스크로 하여 TFT의 소스·드레인으로 되는 영역 및 임플레인 전극(102)에 불순물, 예컨대 n-ch TFT인 경우에는 1×10 22-3 개 정도의 인을 이온주입법이나 이온도핑법에 의해 도입하였다. Then, the impurity in the gate electrode lines and the area being plane electrodes 102 to 103 as the source and the drain of the TFT as a mask, for example, when the n-ch TFT is 1 × 10 22 ㎝ ion -3 or so in the It was introduced by implantation or ion doping. 즉, 도 8b에 나타낸 사선의 영역에 불순물을 주입하였다. That is, an impurity was implanted into the area of ​​the oblique line shown in Figure 8b. 그 다음에, 실리콘 산화막, 실리콘 질화막 또는 이들을 적층한 구조의 층간 절연막을 APCVD법, PECVD법 또는 ECR-PECVD법 등에 의해 전면에 형성하고, 먼저 주입한 불순물을, 엑시머레이저 어닐 또는 450℃∼550℃ 정도의 열어닐에 의해 활성화 및 저저항화하였다. Then, the silicon oxide film, a silicon nitride film, or by those of the interlayer insulating film of a laminated structure such as APCVD method, PECVD method or the ECR-PECVD method to form the front, and a first impurity implantation, an excimer laser annealing or 450 ℃ ~550 ℃ opening degree of the screen was activated and the low-resistance by a carbonyl.

이어서, 도 9a에 나타낸 바와 같이, 콘택트 홀(107,108,109,111)을 개구하고, 전면에 Mo, Al, Ta, W, Cu 및 이들의 합금 또는 도프한 실리콘막 등의 금속막을 두께가 300㎚∼600㎚ 정도로 되도록 형성하고, 도 9b에 나타낸 바와 같이 패터닝하여 신호선(105), 임플레인 전극선(106) 및 전극패턴(110)을 형성하였다. Then, as shown in Figure 9a, the contact hole (107 108 109 111) and the opening degree, the front Mo, Al, Ta, W, Cu, and the thickness of the metal film such as an alloy thereof, or a doped silicon film 300㎚~600㎚ to be formed and to form a patterned signal line 105, p-plane electrode line 106 and the electrode pattern 110 as shown in Figure 9b. 금속막의 두께는, 커버리지의 관계로부터 층간 절연막보다 두꺼운 것이 바람직하다. The metal film thickness is preferably thicker than the interlayer insulating film from the relationship between the coverage. 또, 상술한 바와 같이, 임플레인 전극선(106) 및 임플레인 전극(102)은 콘택트 홀(107)을 매개로 하여 접속되고, 화소전극(104)과 활성층(101)은 콘택트 홀(108, 109)을 매개로 하여 전극패턴(110)에 의해 전기적으로 접속되어 있다. In addition,, p-plane electrode line 106 and the Im-plane electrode 102 is connected to the contact hole 107, as a medium, the pixel electrode 104 and the active layer 101 has contact holes (108, 109, as described above ) can by the medium are electrically connected by an electrode pattern (110). 또, 신호선(105)과 활성층(101)은 콘택트 홀(111)에 의해 접속되어 있다. In addition, the signal line 105 and the active layer 101 is connected by a contact hole 111.

마지막으로, 도 10에 나타낸 바와 같이, 화소전극(ITO)(201)에 접속한 TFT (202) 등을 형성한 어레이 기판(300)과, 칼라 필터나 블랙 매트릭스(도시하지 않음)가 형성되고, 표면에 대향전극(204)이 형성된 대향기판(205)과의 사이에 액정분자(206)가 봉입되며, 화소전극(201)과 대향전극(204)과의 사이에 전계(E1)를 인가하여 액정분자(206)를 배향시키고, 빛의 투과성을 변화시킴으로써 표시를 행하는 방식의 액정표시장치를 얻었다. Finally, as shown in Fig. 10, pixel electrodes (ITO), a TFT (202) including an array substrate 300 to form a connection (201), a color filter or a black matrix (not shown) is formed, and the liquid crystal molecules 206 is sealed between the opposed to the surface electrode opposite to the substrate 205, 204 is formed, by an electric field (E1) between the pixel electrode 201 and the counter electrode 204 is applied to the liquid crystal orienting the molecules 206 and to obtain a liquid crystal display device of the system for performing display by varying the permeability of light. 필요에 따라 보호막(207)을 형성하고 패터닝하였다. A protective film 207 were formed and patterned as required. 이 액정표시장치에 대해, 인터페이스장치를 이용하여 텔레비전 화면을 표시시킨 바, 각 화소의 특성이 균일화되었기 때문에, 구동전압±6∨에서 양호한 동화상을 표시할 수 있고, 표시 얼룩 등이 해소된 화질이 높은 표시가 장기간에 걸쳐 달성되었다. For this liquid crystal display device, since by using the interface device has been the characteristics of that bar, the pixels display a television screen uniform, it is possible to display the moving image in a satisfactory driving voltage ± 6∨, the display unevenness such as the image quality solved high display was achieved over a long period of time.

한편, 도 6에서 설명한 ELA법에 의해 다결정화한 폴리실리콘을 갖춘 TFT를 탑재한 이외는, 상기 실시형태와 마찬가지의 액정표시장치를 준비하고, 인터페이스회로를 이용하여 텔레비전 화면을 표시시킨 바, 각 화소의 특성이 불균일하기 때문에, 구동전압±6∨에서도 양호한 동화상을 표시할 수 없고, 표시된 화상에는 휘도 얼룩 등이 확인되며, 내구성도 약간 떨어지는 것으로 되었다. On the other hand, also other than mounting the polycrystallized a TFT having a polysilicon by ELA method described in 6, the embodiment in which preparing the liquid crystal display of the same, and display a TV screen by using the interface circuit bar, and each since the characteristic of the pixel non-uniformity, can not display the moving image in a satisfactory driving voltage ± 6∨, the displayed image is viewed and the like brightness unevenness, has to be a little less durable.

또한, 본 실시형태에서는, 능동소자를 코플래너형의 TFT로 하였지만, TFT 등의 반도체소자는 스태거형, 역스태거형 등의 다른 TFT를 채용해도 좋다. Further, in the present embodiment, the active elements in TFT of a coplanar type, a semiconductor element such as the TFT may be employed, such as another TFT stagger type, reverse stagger type. 이 TFT는, 본 발명의 요지를 이탈하지 않은 범위에서 변형하는 것이 가능하다. The TFT, it is possible to strain in a range not departing from the gist of the present invention.

또, 미세한 화소 피치에도 충분히 대응할 수 있는 동시에, 외부부착 드라이버와 그 실장부에 요하는 면적과 비교하여 구동회로에 요하는 면적을 현저히 저감할 수 있고 액정표시장치의 협액연화(狹額緣化)를 달성할 수 있는 등의 이점을 갖기 때문에, 도 11에 나타낸 바와 같이 액정표시장치를 제어하는 주변구동회로를 액정표시장치에 내장할 수도 있다. In addition, at the same time which can fully cope with a fine pixel pitch, as compared with the external driver and the area required for the mounting portion to substantially reduce the area required for the driver circuit and hyeopaek softening (狹 額 緣 化) of the liquid crystal display device because to have advantages such as can be achieved, it may be integrated as a peripheral driver circuit for controlling a liquid crystal display device as shown in Fig. 11 in the liquid crystal display device. 도 11에 있어서는, 액정표시장치는 상기 다결정을 갖는 P-채널 TFT(120)와 N-채널 TFT(121)로 이루어진 CMOS 구동회로(122)를 갖추고 있고, 화소의 일예로서 상술한 도 1 또는 도 2에 나타낸 화소로 구성되어 있다. In Figure 11, the liquid crystal display device is equipped with a 122 to the CMOS driver circuit composed of P- channel TFT (120) and N- channel TFT (121) having the polycrystalline, Fig. 1 or also as an example of a pixel It consists of a pixel shown in FIG. 참조부호 117a, 117b는 게이트전극, 118, 119는 폴리실리콘층, 116a는 드레인 전극, 116c는 소스전극, 116b는 P-채널 TFT(120)와 N-채널 TFT(121)를 접속하는 전극이다. Reference numerals 117a, 117b has a gate electrode, 118, and 119 is a polysilicon layer, 116a is a drain electrode, a source electrode 116c, 116b is an electrode for connecting the P- channel TFT (120) and N- channel TFT (121).

이상 설명한 바와 같이 본 실시형태에 따른 다결정층에 의하면, 다결정을 TFT 등의 반도체소자에 적용하면 반도체소자의 전기특성 등을 향상시킬 수 있는 동시에 반도체소자의 제조수율을 향상시킬 수 있기 때문에 우수한 반도체소자를 경제적으로 제공하는 것이 가능하게 된다. Excellent semiconductor element, because at least according to a polycrystalline layer according to the present embodiment as described above, application of the polycrystalline to the semiconductor device of the TFT and so on can improve the manufacturing yield of the semiconductor device at the same time to improve the electrical characteristics of the semiconductor element a it is possible to provide an economical. 또, 다결정 실리콘의 형성에 필요한 열처리온도의 저하를 실현할 수 있고, 열처리조건의 변동에 기인하는 프로세스 마진을 확대할 수 있다. In addition, it is possible to realize the heat treatment temperature required for the formation of polycrystalline silicon decreases, the process margin can be enlarged due to the variation in heat treatment conditions.

더욱이, 본 발명에 따른 액정표시장치에 의하면, 거의 균일한 결정입자로 구성된 다결정의 채널영역을 갖춘 TFT를 구비함으로써, 채널영역을 통하여 소스영역과 드레인영역 사이에서 전자 등의 캐리어를 고속이면서 또한 균일하게 이동시킬 수 있다. Further, according to the liquid crystal display device of the present invention, by providing the TFT with the channel region of the polycrystalline consisting of a substantially uniform crystal grain, while the carrier of the electron, such as in between the source region and the drain region through the channel region high speed also uniform it can be moved. 따라서, 표시화면의 휘도의 변화가 억제되어 화질이 높은 화상을 표시할 수 있고, 또 내구성면에서도 우수한 액정표시장치를 제공할 수 있다. Therefore, the change in the brightness of the display screen is suppressed, it is possible to display a high quality image, it is possible to also provide a liquid crystal display excellent in durability. 또, 각 화소의 휘도가 균일하고, 색 얼룩이 억제된 표시를 가능하게 하므로, 화면의 시인성(視認性)이 우수하기 때문에 눈의 피로 등을 저감할 수 있다. Further, since the uniformity and the luminance of each pixel, enabling the display of the suppressed color unevenness, the visibility of the screen (視 認 性) because it is excellent and to reduce the fatigue of the eyes. 또, 상기 다결정층은, 화소 외에, 주변구동회로에 탑재할 수도 있으므로, 더 고속으로 응답가능한 액정표시장치를 제공할 수 있다. Further, the polycrystalline layer, in addition to the pixel, so may be mounted on a peripheral driving circuit, it is possible to provide a liquid crystal display device in response to the higher rate.

제2실시형태 Second Embodiment

다음에, 도 1에 나타낸 구성을 갖춘 액정표시장치에 있어서, 제1실시형태와는 별도의 제조방법을 채용한 제2실시형태를 설명한다. In the following, the liquid crystal display with the configuration shown in Figure 1, the first embodiment will be described a second embodiment employing a separate method. 이 실시형태에서 설명하는 다결정층을 액정표시장치에 적용한 경우의 구성은 제1실시형태와 마찬가지이다. Configuration in the case in which the polycrystalline layer that is described in this embodiment, the liquid crystal display device is the same as in the first embodiment.

미리 유리기판(123)상에 실리콘 산화막(124)을 형성한 후, 유리기판(123)의 근방에 준비한 슬릿(130)을 설치하고 나서, 비정질 실리콘층(125)을 형성하였다. After forming the silicon oxide film 124 on the previously glass substrate 123, and then install the slit 130 it is prepared in the vicinity of the glass substrate 123, thereby forming an amorphous silicon layer 125. 이때, 가스(126)는 지향성을 갖고 유리기판(123)에 대해 거의 수직한 방향으로부터 유리기판(123)상으로 도달하므로, 슬릿(130)은 기판(123)으로부터 1mm 사이를 두고 설치하였다(도 12a). At this time, and the gas 126, so it has the directivity from the substantially vertical direction with respect to the glass substrate 123 to reach the glass substrate 123, a slit 130 is provided at between 1mm from the board 123 (FIG. 12a).

이 후, 유리기판(123)을 가열처리함으로써, 소망하는 위치에 괴상화한 실리콘의 미결정(127)을 형성하였다. Thereafter, by heat treatment of the glass substrate 123, thereby forming a microcrystalline 127 of a bulk silicon that at a desired position. 이때, 가스(126)의 공급을 노즐 등을 이용하여 유리기판(123)상의 임의의 위치에 직접 퇴적시킨 경우라도, 소망하는 위치에 괴상화한 실리콘의 미결정(127)을 형성할 수 있었다. At this time, it was possible to form an even, microcrystalline 127 of a bulk silicon that at a desired position when that is deposited directly on the arbitrary position on the gas 126, the glass substrate 123 by using a nozzle including a supply of. 또, 미리 다른 개구부를 갖는 슬릿에 의해 패터닝을 실시해 두면, 패턴에 따라 미결정의 배치를 임의로 제어하는 것이 가능하다(도 12b). The leaving perform patterning by a slit having a different pre-opening, it is possible to control the arrangement of the microcrystalline random according to a pattern (Fig. 12b).

그 다음에, 실리콘의 미결정(127)을 유리기판(123)상에 형성할 때에 이용한 슬릿(130)을 상기 위치에 재차 배치하고, 비정질 실리콘층(128)을 슬릿(130)을 매개로 하여 형성하였다(도 12c). Then, formed by the slit 130, the re-arrangement, and the amorphous silicon layer 128, a slit 130 in the position with microcrystalline 127 silicon when formed on a glass substrate 123 as a medium It was (Fig. 12c). 한편, 통상의 플라즈마 CVD법에서는, 도 12a와 같이 지향성이 있는 비정질 실리콘층(128)의 형성은 불가능하므로, 슬릿(130)과 유리기판(123)과의 간격을 좁힘에 따라, 소망하는 위치에만 비정질 실리콘(128)을 형성할 수 있다. On the other hand, in the conventional plasma CVD process of FIG. Since the directional formation of the amorphous silicon layer 128 in this is not possible, such as 12a, in accordance with the narrowing of the distance between the slit 130 and the glass substrate 123, only the desired location It can be formed of amorphous silicon (128). 그리고, 비정질 실리콘층(128)을 ELA법에 의해 미결정(127)을 핵으로 하여 다결정화함으로써, 소망하는 위치에 거의 균일한 입자직경을 갖는 결정입자(129)로 구성된 섬형상의 다결정 실리콘층을 형성할 수 있었다. Then, by the crystallization and the microcrystalline 127 by an amorphous silicon layer 128, the ELA method as nuclei, a polycrystalline silicon layer of the island-shaped consisting of a crystal having a substantially uniform particle size at a desired position particles 129 It was formed. 그리고, 이 도 12에 나타낸 다결정 실리콘층의 제조방법을 이용하여 액정표시장치를 형성한 경우, 화소부 또는 주변구동회로의 TFT를 작성하는 위치에만, 결정입자의 입자직경이 크고 각 결정입자의 형태가 거의 균일한 다결정을 제조할 수 있는 효과가 있다. And, also possible to use a method of manufacturing a polycrystalline silicon layer shown in FIG. 12 the case of forming the liquid crystal display device, the shape of the pixel portion, or only in the position to create a TFT in a peripheral drive circuit, the particle diameter of the crystal grains large, each crystal grain that there is an effect that it is possible to produce a substantially uniform polycrystalline. 그 외, 본 실시형태는 제1실시형태에서 얻어지는 효과를 발휘하는 것은 말할 것도 없다. In addition, this embodiment is not to say that it exhibits the effect obtained in the first embodiment.

이상 설명한 바와 같이 본 발명에 의하면, 거의 균일하고 입자직경이 큰 결정입자로 구성되고 경제성면에서도 우수한 다결정을 제공할 수 있고, 반도체소자를 기판 전면에 어레이형상으로 규칙성을 갖고 소자형성한 플랫 패널의 반도체소자의 특성균일화를 도모할 수 있으며, 디스플레이를 목적으로 한 플랫 패널의 표시화면의 면내의 휘도를 균일화할 수 있다. Or more, according to the present invention as described above, substantially uniform, and the particle size is composed of large crystal grains economical in may provide superior polycrystalline surface, the semiconductor element has a regularity in an array shape on the entire surface of the substrate a device forming a flat panel the characteristics can be made uniform in the semiconductor device, and the brightness can be made uniform in the plane of the display screen of a flat panel display purposes.

Claims (22)

  1. 표면이 절연성을 나타내는 플랫 패널형상의 제1기판상에 제1비결정 반도체층을 형성하는 제1막 형성공정과, The first film-forming step of this surface forms a first non-crystalline semiconductor layer on a first substrate of the flat panel shape and showing an insulating,
    상기 비결정 반도체층을 가열용융하여 괴상화 결정을 형성하는 괴상화공정, Bulk drawing process to form a bulk crystallized by melting and heating the amorphous semiconductor layer,
    상기 괴상화 결정의 표면을 덮도록 제2비결정 반도체층을 형성하는 제2막 형성공정, The second film-forming step of forming a second amorphous semiconductor layer so as to cover the surface of the bulk crystallized,
    상기 제2비결정 반도체층을 가열용융하여 상기 괴상화 결정을 핵으로 하여 결정화층으로 하는 가열공정 및, The second heating step of the crystallized layer by heating and melting a non-crystal semiconductor layer to the bulk crystallized as a core, and,
    상기 결정화층의 일부를 에칭하여 매트릭스형상의 섬영역으로 분리하고, 이 섬영역에 반도체소자를 형성하는 소자형성공정을 갖춘 것을 특징으로 하는 플랫 패널의 형성방법. The method of forming a flat panel, characterized in that with an element formation step of etching to remove a portion of the crystallized layer in an island region of the matrix shape to form a semiconductor device in the island regions.
  2. 제1항에 있어서, 제1비결정 반도체층은, Si, SiGe, Ge, C, SiC, In, As, InAs, Ga, GaAsAl, AlAs, InAlGaAs, InAlAs, InAlP 및 InP로부터 선택되는 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 1, wherein the first amorphous semiconductor layer, Si, SiGe, Ge, C, SiC, In, As, InAs, Ga, GaAsAl, AlAs, InAlGaAs, InAlAs, flat, characterized in that selected from InAlP and InP the method of forming a panel.
  3. 제1항에 있어서, 제2비결정 반도체층은 비정질 실리콘인 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 1, wherein the second amorphous semiconductor layer forming method of the flat panel, characterized in that the amorphous silicon.
  4. 제1항에 있어서, 제1기판의 표면은, 실리콘 산화막, 실리콘 질화막, Al막, F를 첨가한 실리콘 산화막 및 W(텅스텐)막으로부터 선택되는 막으로 형성되는 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 1, wherein the surface of the first substrate, the method of forming the silicon oxide film, a silicon nitride film, Al film, flat panel, characterized in that formed in a film selected from a silicon oxide film and a W (tungsten) film added with F .
  5. 제3항에 있어서, 상기 반도체소자는, 상기 섬영역에 활성층을 형성하는 TFT인 것을 특징으로 하는 플랫 패널의 형성방법. 4. The method of claim 3 wherein the semiconductor device, the method of forming the flat panel, wherein the TFT to form the active layer in the island region.
  6. 제3항에 있어서, 상기 가열공정의 어닐온도는 600℃∼900℃인 것을 특징으로 하는 플랫 패널의 형성방법. 4. The method of claim 3, the method of forming the flat panel of the annealing temperature is characterized in that 600 ℃ ~900 ℃ of the heating step.
  7. 제6항에 있어서, 상기 가열공정의 어닐온도는 700℃∼800℃인 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 6, wherein the forming method of the flat panel of the annealing temperature is characterized in that 700 ℃ ~800 ℃ of the heating step.
  8. 제6항에 있어서, 상기 가열공정의 어닐시간은 1분∼10시간인 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 6, wherein the forming method of the flat panel to the annealing time of the heating process is characterized in that one minute to 10 hours.
  9. 제8항에 있어서, 상기 가열공정의 어닐시간은 30분∼1시간인 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 8 wherein the method of forming a flat panel, characterized in that the annealing time of the heating step is a step of 30-1 minutes.
  10. 제3항에 있어서, 제1비결정 반도체층의 함유산소량은 10%∼1×10 -5 %인 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 3, wherein a method of forming a flat panel, characterized in that the first amount of oxygen contained in the amorphous semiconductor layer is 10% ~1 × 10 -5%.
  11. 제10항에 있어서, 제1비결정 반도체층의 함유산소량은 1%∼1×10 -5 %인 것을 특징으로 하는 플랫 패널의 형성방법. 11. The method of claim 10, the method of forming a flat panel, characterized in that the first amount of oxygen contained in the amorphous semiconductor layer is 1% ~1 × 10 -5%.
  12. 제3항에 있어서, 상기 괴상화공정은, 진공, 질소 또는 불활성 가스로부터 선택되는 분위기중에서 행하는 것을 특징으로 하는 플랫 패널의 형성방법. 4. The method of claim 3 wherein the bulk-lowering process, the vacuum forming method of the flat panel, characterized in that carried out in an atmosphere selected from nitrogen or an inert gas.
  13. 제3항에 있어서, 상기 가열공정은 ELA법으로 행하는 것을 특징으로 하는 플랫 패널의 형성방법. 4. The method of claim 3 wherein the heating step is a method of forming the flat panel, characterized in that for performing the ELA method.
  14. 제3항에 있어서, 상기 괴상화공정 전에, 제1비결정 반도체층의 표면을 불산으로 세정하는 것을 특징으로 하는 플랫 패널의 형성방법. 4. The method of claim 3 wherein the bulk before the lowering process, the first method of forming the flat panel to the surface of the amorphous semiconductor layer is characterized in that the cleaning with hydrofluoric acid.
  15. 제3항에 있어서, 제1비결정 반도체층을 형성함에 즈음하여, 소정의 형상으로 개구된 마스크상으로부터 제1비결정 반도체층을 섬형상에 퇴적형성하는 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 3, wherein the first non-crystalline on the occasion of the formation the semiconductor layer, a method of forming a flat panel, characterized in that deposition for forming a first amorphous semiconductor layer from the openings in a predetermined shape of a mask on the island shape.
  16. 표면이 절연성을 나타내는 플랫 패널형상의 제1기판상에 제1비결정 반도체층을 형성하는 제1막 형성공정과, The first film-forming step of this surface forms a first non-crystalline semiconductor layer on a first substrate of the flat panel shape and showing an insulating,
    상기 비결정 반도체층을 가열용융하여 괴상화 결정을 형성하는 괴상화 공정, Bulk drawing process to form a bulk crystallized by melting and heating the amorphous semiconductor layer,
    상기 괴상화 결정의 표면을 덮도록 제2비결정 반도체층을 형성하는 제2막형성 공정, The second film-forming step of forming a second amorphous semiconductor layer so as to cover the surface of the bulk crystallized,
    상기 제2비결정 반도체층을 가열용융하여 상기 괴상화 결정을 핵으로 하여 결정화층으로 하는 가열공정, The second heating step of the crystallized layer by heating and melting a non-crystal semiconductor layer to the bulk crystallized into the nucleus,
    상기 용융·재결정화층의 일부를 에칭하여 매트릭스형상의 섬영역으로 분리하고, 이 섬영역에 반도체소자를 형성하는 소자형성공정, The melting and the element formation step of etching a portion of the re-crystallization hwacheung separated in an island region of the matrix pattern, and forming semiconductor devices on the island region,
    상기 제1기판에 형성되고, 상기 반도체소자에 의해 인가전압이 제어되는 화소전극 형성공정, Formed on the first substrate, a pixel electrode forming step is the applied voltage is controlled by the semiconductor device,
    상기 화소전극에 대향하는 위치에 대향전극이 형성된 제2기판을 형성하는 공정 및, Forming a second substrate opposite electrode is formed at a position opposite to the pixel electrode, and,
    상기 제1기판과 제2기판 사이에 액정층을 형성하는 공정을 갖춘 것을 특징으로 하는 플랫 패널의 형성방법. The method of forming the flat panel, characterized in that with a step of forming a liquid crystal layer between the first substrate and the second substrate.
  17. 제16항에 있어서, 제2비결정 반도체층은 비정질 실리콘인 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 16, wherein the second amorphous semiconductor layer forming method of the flat panel, characterized in that the amorphous silicon.
  18. 제16항에 있어서, 상기 가열공정의 어닐온도는 700℃∼800℃인 것을 특징으로 하는 플랫 패널의 형성방법. 17. The method of claim 16, the method of forming the flat panel of the annealing temperature is characterized in that 700 ℃ ~800 ℃ of the heating step.
  19. 제18항에 있어서, 상기 가열공정의 어닐시간은 30분∼1시간인 것을 특징으로 하는 플랫 패널의 형성방법. The method of claim 18, wherein the forming method of the flat panel, characterized in that the annealing time of the heating step is a step of 30-1 minutes.
  20. 제17항에 있어서, 제1비결정 반도체층의 함유산소량은 1%∼1×10 -5 %인 것을 특징으로 하는 플랫 패널의 형성방법. 18. The method of claim 17, the method of forming a flat panel, characterized in that the first amount of oxygen contained in the amorphous semiconductor layer is 1% ~1 × 10 -5%.
  21. 제17항에 있어서, 상기 괴상화공정 전에, 제1비결정 반도체층의 표면을 불산으로 세정하는 것을 특징으로 하는 플랫 패널의 형성방법. 18. The method of claim 17 wherein the bulk prior to drawing process, the first method of forming the flat panel to the surface of the amorphous semiconductor layer is characterized in that the cleaning with hydrofluoric acid.
  22. 제17항에 있어서, 소자형성공정중에, 상기 결정화층으로부터 매트릭스형상의 섬영역의 형성과 동시에 임플레인 전극을 형성하는 것을 특징으로 하는 플랫 패널의 형성방법. 18. The method of claim 17, the device forming step, a method of forming a flat panel, characterized in that for forming the electrode plane being at the same time with the formation of the island-shaped region of the matrix from the crystallized layer.
KR1019980038625A 1997-09-18 1998-09-18 Method for manufacturing a flat pannel KR100305524B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25395997A JPH1197692A (en) 1997-09-18 1997-09-18 Polycrystal and liquid crystal display
JP97-253959 1997-09-18

Publications (2)

Publication Number Publication Date
KR19990029923A true KR19990029923A (en) 1999-04-26
KR100305524B1 KR100305524B1 (en) 2002-10-04

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870507B1 (en) * 2001-02-12 2008-11-25 에이에스엠 아메리카, 인코포레이티드 Deposition over mixed substrates using trisilane

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870507B1 (en) * 2001-02-12 2008-11-25 에이에스엠 아메리카, 인코포레이티드 Deposition over mixed substrates using trisilane
KR100934169B1 (en) * 2001-02-12 2009-12-29 에이에스엠 아메리카, 인코포레이티드 Improved Process for Semiconductor Thin Film Deposition

Also Published As

Publication number Publication date
JPH1197692A (en) 1999-04-09

Similar Documents

Publication Publication Date Title
US6608325B1 (en) Transistor and semiconductor device having columnar crystals
US6306213B1 (en) Electro-optical device and method for manufacturing the same
KR100433360B1 (en) A semiconductor device
US6987283B2 (en) Semiconductor device structure
KR100321000B1 (en) A semiconductor device
US6492213B1 (en) Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same
US5403772A (en) Method for manufacturing semiconductor device
JP3344072B2 (en) A method of manufacturing a thin film transistor
US5710050A (en) Method for fabricating a semiconductor device
US6500704B1 (en) Semiconductor device, display device and method of fabricating the same
CN1041148C (en) Method and apparatus for mfg. of semiconductor device
EP1722403B1 (en) Fabrication method for a thin film semiconductor device
JP2975973B2 (en) A semiconductor device and a manufacturing method thereof
KR100420230B1 (en) Semiconductor device
EP0886319B1 (en) Method for making a thin film transistor
US5766989A (en) Method for forming polycrystalline thin film and method for fabricating thin-film transistor
KR100193144B1 (en) Semiconductor device and manufacture thereof
US7098479B1 (en) Electro-optical device and method for manufacturing the same
JP2814049B2 (en) A semiconductor device and a manufacturing method thereof
US5894151A (en) Semiconductor device having reduced leakage current
KR100254600B1 (en) Semiconductor device, method for producing the same, and liquid crystal display device including the same
KR100426210B1 (en) Method for crystallizing silicone layer
JP3306258B2 (en) A method of manufacturing a semiconductor device
US20070018165A1 (en) Electro-optical device and method for manufacturing the same
JP3580473B2 (en) Crystallizing method of amorphous film and thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee