KR19990024352A - 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드 - Google Patents

칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드 Download PDF

Info

Publication number
KR19990024352A
KR19990024352A KR1019970045373A KR19970045373A KR19990024352A KR 19990024352 A KR19990024352 A KR 19990024352A KR 1019970045373 A KR1019970045373 A KR 1019970045373A KR 19970045373 A KR19970045373 A KR 19970045373A KR 19990024352 A KR19990024352 A KR 19990024352A
Authority
KR
South Korea
Prior art keywords
chip
substrate
card
package
board package
Prior art date
Application number
KR1019970045373A
Other languages
English (en)
Other versions
KR100435210B1 (ko
Inventor
권영신
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970045373A priority Critical patent/KR100435210B1/ko
Publication of KR19990024352A publication Critical patent/KR19990024352A/ko
Application granted granted Critical
Publication of KR100435210B1 publication Critical patent/KR100435210B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드에 관한 것으로, 카드 몸체를 형성하기 전의 칩 온 보드 패키지의 취급이 용이하고, 칩 온 보드 패키지에 대한 코일의 평탄도를 유지하기 위하여, 복수개의 칩 패드가 형성된 반도체 칩과; 상기 반도체 칩을 실장하기 위하여 일면에 형성된 칩 실장 영역과, 상기 칩 실장 영역에 부착된 상기 반도체 칩과의 전기적 연결을 위하여 상기 칩 실장 영역의 외측에 형성된 복수개의 기판 본딩 패드 및 상기 칩 실장 영역의 둘레에 형성되며 양끝이 상기 기판 본딩 패드에 연결된 코일 패턴을 포함하는 기판과; 상기 반도체 칩의 칩 패드와 상기 기판 본딩 패드를 전기적으로 연결하는 본딩 와이어; 및 상기 반도체 칩, 본딩 와이어 및 본딩 와이어와 연결된 기판 본딩 패드가 봉지된 패키지 몸체;를 포함하며, 상기 코일 패턴이 상기 기판의 일면 상에 형성되는 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드가 개시되어 있다.

Description

칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드
본 발명은 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드에 관한 것으로, 더욱 상세하게는 칩 온 보드 패키지의 기판 상에 코일 패턴 또는 코일이 형성된 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드에 관한 것이다.
반도체 칩 패키지의 기술 발전의 추이를 보면, 고밀도화, 소형화의 추세에 따라 리드 프레임을 사용하여 패키지를 구성한 후 인쇄회로기판에 실장하는 과정을 생략하여, 반도체 칩을 직접 인쇄회로기판 상에 실장하는 새로운 패키징(Packaging) 방법이 주목받고 있다. 이처럼 반도체 칩을 직접 인쇄회로기판 상에 실장한 패키지를 칩 온 보드 패키지(Chip On Board; COB)라 한다.
이와 같은 칩 온 보드 패키지는 주로 칩 카드(Chip Card)에 이용되는데, 칩 카드는 반도체 칩을 포함하는 칩 온 보드 패키지와, 칩 온 보드 패키지를 둘러싸는 카드 몸체를 형성함으로써 칩 카드가 완성된다. 여기서, 카드 몸체는 칩 온 보드 패키지만으로는 외부 전자 장치에 직접 전기적으로 연결시키거나 취급상 용이하지 않기 때문에 칩 온 보드 패키지의 취급을 용이하게 하며, 칩 온 보드 패키지와 외부 전자 장치와의 전기적 연결을 보조하기 위해서 사용된다. 그리고, 칩 카드는 현재 통용되고 있는 자기 스트라이프 카드(magnetic stripe card)를 대체할 것으로 기대되며, 공중전화 카드, 버스 카드, 신용 카드 등을 비롯하여 그 활용 폭이 점차 넓어질 것으로 전망된다. 또한 종래의 자기 테이프(Magnetic Tape)를 이용한 ID 카드나 디스켓에 비하여 용량이 크고, 저장 및 보관이 용이하므로 그 활용 폭이 넓어질 것으로 전망된다.
이와 같은 칩 카드는 외부 단말기에 칩 카드의 외부 접속 단자를 접촉하여 사용하는 접촉형 칩 카드와, 칩 카드를 외부 단말기에 근접하게 위치시켜 사용하는 비접촉형 칩 카드가 있다. 이때, 비접촉형 칩 카드의 외부 접속 단자로서는 코일이 사용된다.
종래 기술에 따른 비접촉형 칩 카드를 도 1 및 도 2를 참조하여 설명하면, 비접촉형 카드(100)는 칩 온 보드 패키지(10)와, 코일(20) 및 카드 몸체(30)로 이루어져 있다.
칩 온 보드 패키지(10)는 기판(16)의 일면에 반도체 칩이 실장되며, 실장된 반도체 칩은 기판의 일면에 형성된 회로 패턴(14)과 본딩 와이어에 의해 전기적으로 연결되며, 반도체 칩, 본딩 와이어 및 본딩 와이어와 연결된 회로 패턴의 일부분이 봉지되어 기판(16)의 일면에 패키지 몸체(12)가 형성된 구조를 갖는다.
외부 단말기와의 전기적 신호를 무선으로 교환하기 위한 안테나 구실을 하는 코일(20)은 칩 온 보드 패키지의 회로 패턴(14)에 솔더링(Soldering)되는 접속부(26)와, 외부 단말기와 반도체 칩 사이의 전기적 신호를 무선으로 교환하기 위한 통신부(24)를 갖는다. 코일의 접속부(26)는 코일(20)의 양 끝부분에 해당되며, 통신부(24)는 코일(20)의 양 끝부분과 일체로 형성되어 칩 온 보드 패키지(10)의 둘레에 설치된다. 여기서, 도 2는 코일의 끝부분(26)이 기판의 회로 패턴(14)에 접속된 상태를 도시하고 있다.
이와 같이 칩 온 보드 패키지(10)에 코일(20)이 접속된 상태에서 적층 쉬트(32, 34)를 양쪽에 대고 열압착하여 카드 몸체(30)를 형성함으로써 칩 카드(100)의 제조를 완료하게 된다. 여기서, 적층 쉬트(32, 34)는 플라스틱 재질이며, 통상적으로 PVC(Polyvinyl Chloride)가 사용된다.
이와 같은 구조를 갖는 칩 카드(100)는 칩 온 보드 패키지(10)에 접속된 코일(20)이 칩 온 보드 패키지(10)의 외측에 위치하기 때문에 코일(20)이 접속된 칩 온 보드 패키지(10)의 적재, 운반과 같은 취급상에 주의가 필요하다. 그리고, 코일(20)이 접속된 칩 온 보드 패키지(10)에 있어서, 코일(20)이 칩 온 보드 패키지(10)의 기판(16) 상부면에 대하여 아래로 쳐질 우려가 있으며, 그에 따른 카드 몸체(30)를 형성하는 과정에서 칩 온 보드 패키지(10)에 대한 코일(20)의 평탄도가 틀리게 되어 카드 몸체(30)의 외측면이 울퉁불퉁하게 되는 외관불량을 발생시킬 수도 있다.
따라서, 본 발명은 코일이 접속된 칩 온 보드 패키지의 취급이 용이하고, 칩 온 보드 패키지에 대한 코일의 평탄도를 유지할 수 있는 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드를 제공하는 데 있다.
도 1은 종래 기술에 따른 비접촉형 칩 카드를 나타내는 부분 절개 사시도,
도 2는 도 1의 A 부분을 확대하여 나타내는 도면,
도 3은 본 발명의 실시예에 따른 비접촉형 칩 카드를 나타내는 부분 절개 사시도,
도 4는 도 3에 삽입된 칩 온 보드 패키지를 나타내는 사시도,
도 5는 도 4의 5-5선 단면도,
도 6은 본 발명의 다른 실시예에 따른 비접촉형 칩 카드를 나타내는 부분 절개 사시도이다.
도면의 주요 부분에 대한 설명
10, 110, 210 : 칩 온 보드 패키지 14, 114, 214 : 기판 패드
16, 116, 216 : 기판 20, 220 : 코일
30, 130 : 카드 몸체 112 : 패키지 몸체
113 : 반도체 칩 115 : 회로 패턴
117 : 본딩 와이어 118 : 칩 실장 영역
100, 200, 300 : 비접촉형 칩 카드 120 : 코일 패턴
상기 목적을 달성하기 위하여, 칩 온 보드 패키지용 기판의 일면에 반도체 칩이 실장될 수 있는 칩 실장 영역을 형성하고, 칩 실장 영역에 근접하게 회로 패턴을 형성할 때, 반도체 칩과 전기적으로 연결되는 두 개의 기판 본딩 패드와, 두 개의 기판 본딩 패드와 각기 일체로 형성되어 칩 실장 영역의 둘레에 형성된 코일 패턴을 포함하는 회로 패턴이 형성된 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드를 제공한다. 특히, 코일 패턴은 기존의 코일 역할을 대신하게 되며, 칩 온 보드 패키지용 기판의 일면에 회로 패턴의 형성과정에서 형성되는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위하여, 칩 온 보드 패키지용 기판의 일면에 반도체 칩이 실장될 수 있는 칩 실장 영역을 형성하고, 칩 실장 영역에 근접하게 두 개의 기판 본딩 패드를 형성하며, 상기 기판의 일면에 칩 실장 영역의 둘레에 형성되며, 양끝이 기판 본딩 패드에 각기 솔더링에 의해 접속되는 코일을 포함하는 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드를 제공한다. 특히, 코일은 칩 온 보드 패키지용 기판의 일면에 안착되는 것을 특징으로 한다.
즉, 칩 온 보드 패키지의 기판의 일면에 외부 단말기와 반도체 칩을 무선으로 연결하기 위한 종래의 코일에 대응하는 코일 패턴을 형성하거나, 종래의 코일을 기판의 일면에 솔더링 함으로써, 외부 접속 단자가 기판의 일면에 안착된 구조를 갖는다.
이하, 첨부 도면을 참조하여 본 발명의 보다 상세히 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 비접촉형 칩 카드를 나타내는 부분 절개 사시도이고, 도 4는 도 3에 삽입된 칩 온 보드 패키지를 나타내는 사시도이고, 도 5는 도 4의 5-5선 단면도이다.
도 3을 참조하여 본 발명에 따른 비접촉형 칩 카드를 설명하면, 비접촉형 칩 카드(200)는 기판(116)의 일면에 회로 패턴(115)이 형성된 칩 온 보드 패키지(110)와, 칩 온 보드 패키지(110)를 둘러싸는 카드 몸체(130)로 이루어진다.
본 발명에 따른 칩 온 보드 패키지(110)의 구조를 도 4 및 도 5를 참조하여 설명하면, 칩 온 보드 패키지(110)는 기판(116)의 일면에 반도체 칩(113)이 실장될 수 있는 칩 실장 영역(118)이 형성되며, 칩 실장 영역(118)의 외측에 반도체 칩(113)과 전기적으로 연결될 회로 패턴(115)이 형성된다. 여기서, 칩 실장 영역(118)은 전체 패키지의 높이를 낮추기 위하여 보통 캐비티(Cavity) 가공이 이루어진다. 캐비티란 기판(116)의 일면에 소정의 깊이만큼 함몰된 일종의 구덩이 형태를 말하며, 밀링(Milling)에 의해 형성된다. 회로 패턴(115)은 반도체 칩(113)과 전기적으로 접속을 이루어 전기적 신호의 전달 경로의 역할을 수행하는 것으로서, 얇은 구리박을 기판(116)의 일면에 접착하고 나서 통상적인 포토 에칭(Photo Etching)과 같은 방법으로 형성한다. 이때, 본 발명에 따른 회로 패턴(115)은 반도체 칩(113)과 본딩 와이어(117)에 의해 전기적으로 연결되는 두 개의 기판 본딩 패드(114)와, 칩 실장 영역(118)의 둘레에 형성되며 양끝이 기판 본딩 패드(114)에 연결된 코일 패턴(120)으로 이루어져 있다.
상기와 같은 구조를 갖는 기판의 칩 실장 영역(118)에 반도체 칩(113)이 접착제(119)가 개재된 상태에서 부착되며, 반도체 칩(113)과 기판 본딩 패드(114)는 본딩 와이어(117)에 의해 전기적으로 연결된다. 그리고, 반도체 칩(113), 본딩 와이어(117) 및 본딩 와이어(117)와 전기적으로 연결된 기판 본딩 패드(114)의 일부분이 에폭시 계열의 봉지 수지에 의해 봉지되어 패키지 몸체(112)가 형성된 구조를 갖는다.
여기서, 코일 패턴(120)에 대하여 좀더 상세히 설명하면, 코일 패턴(120)은 기판(116)의 일면에 회로 패턴(115)의 형성 단계에서 기판 본딩 패드(114)와 각기 일체로 연결되어 칩 실장 영역(118)의 둘레에 형성되며, 패키지 몸체(112)가 형성된 이후의 위치 관계는 패키지 몸체(112)에서 이격된 패키지 몸체(112)의 둘레에 형성된다. 즉, 본 발명에 따른 코일 패턴(120)은 종래의 기판 본딩 패드에 솔더링되는 코일에 대응된다. 따라서, 코일 패턴(120)은 외부 단말기와 무선으로 반도체 칩(113)과 전기적 신호를 연결하는 역할을 하게 된다.
이와 같은 구조를 갖는 칩 온 보드 패키지(110)는 적층 쉬트(132, 134)를 양쪽에 대고 열압착하여 칩 온 보드 패키지(110)를 보호할 수 있는 카드 몸체(130)를 형성함으로써 비접촉형 칩 카드(200)의 제조를 완료하게 된다. 여기서, 적층 쉬트(132, 134)는 플라스틱 재질이며, 통상적으로 PVC가 사용된다.
본 발명의 실시예에서는 기판(116)의 일면에 회로 패턴(115)을 형성하는 단계에서 종래의 코일에 해당되는 코일 패턴(120)을 형성하였지만, 도 6에 도시된 바와 같이 본 발명의 다른 실시예에 따른 비접촉형 칩 카드(300)는 기판(216)의 일면에 회로 패턴을 형성하는 단계에서 기판 본딩 패드(214)만을 형성하고, 기판 본딩 패드(214)에 솔더링에 의해 종래와 동일한 구조를 갖는 코일(220)을 접속한다. 이때, 코일(220)은 칩 온 보드 패키지의 외측에 위치하는 것이 아니라 칩 온 보드 패키지의 기판(216)의 일면에 놓여지게 된다.
따라서, 본 발명의 구조를 따르면 코일 패턴 또는 코일과 같은 외부 접속 단자가 기판의 일면에 형성된 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드를 제공하기 때문에 카드 몸체를 형성하기 전의 칩 온 보드 패키지의 취급이 용이하고, 기판의 일면에 외부 접속 단자가 놓여지기 때문에 칩 온 보드 패키지에 대한 외부 접속 단자의 평탄도를 유지할 수 있어 카드 몸체가 울퉁불퉁하게 되는 불량을 억제할 수 있다.

Claims (9)

  1. 복수개의 칩 패드가 형성된 반도체 칩과;
    상기 반도체 칩을 실장하기 위하여 일면에 형성된 칩 실장 영역과, 상기 칩 실장 영역에 부착된 상기 반도체 칩과의 전기적 연결을 위하여 상기 칩 실장 영역의 외측에 형성된 복수개의 기판 본딩 패드 및 상기 칩 실장 영역의 둘레에 형성되며 양끝이 상기 기판 본딩 패드에 연결된 외부 접속 단자를 포함하는 기판과;
    상기 반도체 칩의 칩 패드와 상기 기판 본딩 패드를 전기적으로 연결하는 본딩 와이어; 및
    상기 반도체 칩, 본딩 와이어 및 본딩 와이어와 연결된 기판 본딩 패드가 봉지된 패키지 몸체;를 포함하며,
    상기 외부 접속 단자가 상기 기판의 일면 상에 형성되는 것을 특징으로 하는 칩 온 보드 패키지.
  2. 제 1항에 있어서, 상기 외부 접속 단자는 상기 기판 본딩 패드와 일체로 형성된 코일 패턴인 것을 특징으로 하는 칩 온 보드 패키지.
  3. 제 1항에 있어서, 상기 외부 접속 단자는 상기 패키지 몸체의 외측에 노출된 상기 기판 본딩 패드에 솔더링에 의해 연결되는 코일인 것을 특징으로 하는 칩 온 보드 패키지.
  4. 제 1 내지 제 3항의 어느 한 항에 있어서, 상기 외부 접속 단자는 상기 패키지 몸체의 외측에 형성된 것을 특징으로 하는 칩 온 보드 패키지.
  5. (a) 복수개의 칩 패드가 형성된 반도체 칩과, (b) 상기 반도체 칩을 실장하기 위하여 일면에 형성된 칩 실장 영역과, 상기 칩 실장 영역에 부착된 상기 반도체 칩과의 전기적 연결을 위하여 상기 칩 실장 영역의 외측에 형성된 복수개의 기판 본딩 패드 및 상기 칩 실장 영역의 둘레에 형성되며 양끝이 상기 기판 본딩 패드에 연결된 코일 패턴을 포함하는 기판과, (c) 상기 반도체 칩의 칩 패드와 상기 기판 본딩 패드를 전기적으로 연결하는 본딩 와이어 및 (d) 상기 반도체 칩, 본딩 와이어 및 본딩 와이어와 연결된 기판 본딩 패드가 봉지된 패키지 몸체;를 포함하는 칩 온 보드 패키지; 및
    상기 칩 보드 패키지를 둘러싸며 카드의 외형을 이루는 카드 몸체;를 포함하며,
    상기 코일 패턴은 상기 칩 온 보드 패키지의 기판 일면에 형성된 것을 특징으로 하는 비접촉형 칩 카드.
  6. 제 5항에 있어서, 상기 외부 접속 단자는 상기 기판 본딩 패드와 일체로 형성된 코일 패턴인 것을 특징으로 하는 비접촉형 칩 카드.
  7. 제 5항에 있어서, 상기 외부 접속 단자는 상기 패키지 몸체의 외측에 노출된 상기 기판 본딩 패드에 솔더링에 의해 연결되는 코일인 것을 특징으로 하는 비접촉형 칩 카드.
  8. 제 5항에 있어서, 상기 카드 몸체는 상기 칩 온 보드 패키지를 포함하는 표면적을 갖는 상부 적층 쉬트와, 하부 적층 쉬트 사이에 상기 칩 온 보드 패키지를 위치시킨 상태에서 상기 상부 및 하부 적층 쉬트를 상기 칩 온 보드 패키지에 열압착하여 상기 카드 몸체를 형성하는 것을 특징으로 하는 비접촉형 칩 카드
  9. 제 5항 내지 제 8항의 어느 한 항에 있어서, 상기 외부 접속 단자는 상기 패키지 몸체의 외측에 형성된 것을 특징으로 하는 비접촉형 칩 카드.
KR1019970045373A 1997-09-01 1997-09-01 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드 KR100435210B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970045373A KR100435210B1 (ko) 1997-09-01 1997-09-01 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045373A KR100435210B1 (ko) 1997-09-01 1997-09-01 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드

Publications (2)

Publication Number Publication Date
KR19990024352A true KR19990024352A (ko) 1999-04-06
KR100435210B1 KR100435210B1 (ko) 2004-07-16

Family

ID=37341100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045373A KR100435210B1 (ko) 1997-09-01 1997-09-01 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드

Country Status (1)

Country Link
KR (1) KR100435210B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2674052A1 (fr) * 1991-03-15 1992-09-18 Philips Composants Carte a microcircuit.
DE4403753C1 (de) * 1994-02-08 1995-07-20 Angewandte Digital Elektronik Kombinierte Chipkarte
JPH07239922A (ja) * 1994-02-25 1995-09-12 Dainippon Printing Co Ltd Ｉｃカード用ｉｃモジュール
JPH09123651A (ja) * 1995-11-01 1997-05-13 Mitsubishi Plastics Ind Ltd 非接触ｉｃカード
KR100237407B1 (ko) * 1997-05-13 2000-01-15 김규현 칩을 직접 패키징한 카드 구조

Also Published As

Publication number Publication date
KR100435210B1 (ko) 2004-07-16

Similar Documents

Publication Publication Date Title
KR100363296B1 (ko) 칩 모듈 및 칩 모듈 제조방법
US6717256B1 (en) Mounting structure for semiconductor device having entirely flat leads
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
US6031724A (en) IC card and method of manufacturing the same
JP3517374B2 (ja) 非接触型ｉｃカードの製造方法
KR100435210B1 (ko) 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드
JP3572216B2 (ja) 非接触データキャリア
US4380357A (en) System and method for effecting electrical interconnections using a flexible media with radially extending electrical conductors
JP3599031B2 (ja) 半導体装置
US7193305B1 (en) Memory card ESC substrate insert
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JPH1111058A (ja) Ｉｃモジュールおよびこれを用いたｉｃカード
KR100895815B1 (ko) 반도체 패키지 및 이의 제조 방법
US10763203B1 (en) Conductive trace design for smart card
JP2003067695A (ja) 半導体装置
JPH11288449A (ja) Ｉｃモジュール、ｉｃカードおよびｉｃチップの樹脂封止方法
KR100649864B1 (ko) 반도체 패키지 및 그 제조방법
JP7306123B2 (ja) Ｉｃモジュール、デュアルｉｃカードおよびｉｃモジュールの製造方法
KR19990000701A (ko) 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
KR19980027872A (ko) 칩 카드
US20120049386A1 (en) Semiconductor package
KR100476669B1 (ko) 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
JPH08190616A (ja) Ｉｃカード
CN112151564A (zh) 应用于图像传感器的叠层封装结构及封装方法
JPH115384A (ja) 薄型電子機器ならびにその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee