KR19980084214A - 선택적 다결정 실리콘 산화법을 이용한 필드 산화막 형성방법 - Google Patents
선택적 다결정 실리콘 산화법을 이용한 필드 산화막 형성방법 Download PDFInfo
- Publication number
- KR19980084214A KR19980084214A KR1019970019929A KR19970019929A KR19980084214A KR 19980084214 A KR19980084214 A KR 19980084214A KR 1019970019929 A KR1019970019929 A KR 1019970019929A KR 19970019929 A KR19970019929 A KR 19970019929A KR 19980084214 A KR19980084214 A KR 19980084214A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- polycrystalline silicon
- field oxide
- silicon layer
- oxidation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 54
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 34
- 230000003647 oxidation Effects 0.000 title claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000009279 wet oxidation reaction Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 210000003323 beak Anatomy 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 선택적 다결정 실리콘 산화(SEPOX ; selective polysilicon oxidation) 방법으로 필드 산화막을 형성하는 공정에서 다결정 실리콘층을 식각하는 공정을 생략할 수 있는 방법을 제공하여 제조공정시간의 단축과 생산성 증대를 제공하는 것에 관한 것으로서, 반도체 기판에 패드 산화막, 다결정 실리콘층 및 질화막이 소정의 두께를 갖고 순차적으로 적층되어 있는 기판을 준비하고, 기판에 포토 레지스트를 도포하고 사진 공정을 진행하여 질화막과 다결정 실리콘층을 식각하여 패턴을 형성하고, 포토 레지스트를 제거하고 산화 공정을 진행하여 패턴으로 노출된 부분에 필드 산화막을 형성하고, 계속해서 기판의 질화막을 제거하고 희생 산화막을 소정의 두께로 성장시키고, 희생 산화막을 소정의 두께로 식각하여 선택적 다결정 실리콘 산화 법을 이용한 반도체 장치의 필드 산화막 형성 방법을 제공하므로써 필드 산화막을 형성하는 공정수를 감소할 수 있으므로 공정 시간이 단축되고, 다결정 실리콘층을 식각하는 장비를 사용하지 않아 원가절감의 이점(利點)이 있다.
Description
본 발명은 반도체 장치의 제조 방법 중 소자간을 격리하기 위한 필드 산화막을 형성하는 방법에 관한 것으로서, 보다 상세하게는 선택적 다결정 실리콘 산화(SEPOX ; selective polysilicon oxidation) 방법으로 필드 산화막을 형성하는 공정에서 다결정 실리콘층을 식각하는 공정을 생략할 수 있는 필드 산화막(field oxide) 형성방법에 관한 것이다.
하나의 반도체 웨이퍼(wafer) 또는 기판에 수많은 소자를 동시에 제조하는 고집적 기술에서는 개별 소자들을 전기적으로 분리하는 것이 필요하다. 소자 분리에는 p-n 접합에 역방향 바이어스를 인가하는 접합분리방법, 절연기판위에 소자를 형성하는 방법과 산화막을 이용하는 방법 등이 있다.
산화막을 이용한 소자분리 기술로는 실리콘 부분 산화법(LOCOS ; local oxidation of silicon), 선택적 다결정 실리콘 산화법(SEPOX ; selective polysilicon oxidation), PSL(poly space LOCOS) 및 STI(shallow trench isolation) 등이 있다.
소자의 분리를 위해 형성되는 필드 산화막은 주로 실리콘 부분 산화법(local oxidation of silicon)을 이용하였으나, 소자분리막인 필드 산화막이 소자가 형성될 활성영역(active area)을 밀고 들어오는 현상(bird's beak)이 크게 발생되어 고집적화를 위한 트랜지스터(transistor)의 셀영역(cell area) 확보 및 소자 분리 효과를 높이는 데 한계가 있어서 고집적 제품에는 적용할 수 없다. 한편 상기 실리콘 부분 산화법의 문제를 해결하기 위하여 다결정 실리콘(polysilicon)막을 선택적으로 산화시켜 소자 분리막을 형성하는 방법인 선택적 다결정 실리콘 산화 방법을 사용하고 있다.
이하, 도면을 참조하여 종래 기술에 의한 선택적 다결정 실리콘 산화 방법으로 필드 산화막을 형성하는 공정을 설명고자 한다.
먼저, 도 1에 도시된 것처럼, 반도체 기판(10) 상부면에 패드 산화막(pad oxide)(20)을 공지 기술로 알려진 열 산화법(thermal oxidation) 또는 화학기상증착(CVD ; chemical vapor deposition) 방법 등을 이용하여 소정의 두께로 성장시키고, 패드 산화막(20)의 상부면에 다결정 실리콘층(30)을 저압화학기상증착(LPCVD ; low pressure chemical vapro deposition) 방법으로 약 500Å 정도 두께로 증착시키고, 계속해서 다결정 실리콘층(30) 상부면에 질화막(40 ; Si3N4)을 화학기상증착으로 도포한다.
이와 같이 반도체 기판(10) 상부면에 순차적으로 패드 산화막(20), 다결정 실리콘층(30) 및 질화막(40)을 적층 형성하는 공정 및 공정조건은 반도체 장치 제조를 위한 공지기술로 널리 알려져 있으므로 상세한 설명은 생략하기로 한다.
도 2는 필드 산화막을 형성하기 위한 사진공정을 진행한 모양을 나타낸 것이다. 상기 도 1의 결과물에 포토 레지시트(photo resist)(50)를 소정의 두께로 도포한 다음 소프트 경화(soft bake), 정렬, 노광 및 현상등의 공지 기술인 사진공정을 적용하여 포토 레지스트(50)의 패턴(pattern)을 형성하고, 포토 레지스트(50)로 노출된 부분인 질화막(40)을 식각하고, 계속해서 다결정 실리콘층(30)을 식각하여 창(60)을 형성한 것이다. 그리고, 포토 레지스트(50) 및 질화막(40)으로부터 노출된 다결정 실리콘층(30)이 식각될 때 다결정 실리콘층(30)의 하부에 있는 패드 산화막(20)이 일부 식각된다.
도 3은 필드 산화막이 형성된 모양을 나타낸 것이다. 즉, 도 2의 포토 레지스트(50)를 제거한 후 습식 산화(wet oxidation)하는 방법을 적용하여 질화막(40)과 다결정 실리콘층(30)으로 노출된 부분에 필드 산화막(70)을 성장시킨 것이다.
산화 공정을 진행할 때 질화막(40)이 있는 부분에서는 산화막이 거의 성장하지 않는 성질을 이용하여 산화 공정을 진행하고, 산화막의 성장속도가 빠른 습식 산화법으로 필드 산화막(70)을 형성하는 것이다. 필드 산화막(70)은 소자간을 전기적으로 분리하기 위하여 형성하는 것이며, 이와 같은 방법은 공지 기술로 잘 알려져 있으므로 여기서는 상세한 설명은 생략하기로 한다.
도 4와 도 5는 도 3의 결과물에서 질화막(40)과 다결정 실리콘층(30)을 순차적으로 식각하여 제거한 모양을 나타내고 있다. 즉, 기판(10)의 상부면에는 패드 산화막(20)과 필드 산화막(70)이 형성되어 있고, 필드 산화막(70)의 테두리부에는 버즈비크(72)가 형성되어 있다.
버즈비크(72)는 필드 산화막(70)을 형성하기 위하여 습식 산화공정을 진행할 때 질화막(40)과 다결정 실리콘층(30)사이에 있는 다결정 실리콘층(30)의 노출된 단면이 산소와 반응하면서 형성된 것이다. 이와 같은 버즈비크(72)는 반도체 소자의 불량을 야기하므로 버즈비크(72)를 제거하여야 한다.
도 6은 전술한 산화막의 버즈비크(72)를 제거하기 위하여 도 5의 결과물에 희생 산화막(80)을 형성한 모양을 나타내고 있다. 즉, 반도체 기판(10) 전면에 희생 산화막(80)을 성장시키켜 버즈비크(72)가 희생 산화막(80)으로 둘러싸이도록 형성하는 것이다.
그리고, 도 7은 희생 산화막(80) 및 패드 산화막(20)을 식각하여 반도체 소자가 형성될 기판(10)의 일부가 노출되고 필드 산화막(75)이 형성된 모양을 나타내고 있다. 즉, 기판(10) 상부면 전체에 형성되어 있는 산화막을 일률적으로 식각하여 필드 산화막(75)이 형성되어 있지 않는 부분의 기판(10)을 노출시킨 것이다. 이때 희생 산화막(80)으로 덮혀져 있던 버즈비크(72) 부분도 일률적으로 식각이 진행되어 버즈비크(72) 부분이 제거되는 것이다.
이와 같이 현재 사용되고 있는 선택적 다결정 실리콘 산화(SEPOX) 방법은 기존 부분산화법 보다 공정상 버즈비크의 감소, 스트레스(stress) 감소 및 활성영역이 넓어져 트랜지스터 형성시 여백 확보에 유리한 반면에 공정 단계가 증가하고 양산시 공기(工期)가 증가되는 단점이 있다.
본 발명의 목적은 전술한 필드 산화막을 형성하기 위한 선택적 다결정 실리콘 산화(SEPOX) 방법에서, 다결정 실리콘층을 식각하는 공정을 생략할 수 있는 방법을 제공하여 공정시간의 단축 및 생산성을 향상시키는 데 있다.
도 1내지 7은 종래 기술에 의한 선택적 다결정 실리콘 산화 방법으로 필드 산화막을 형성하는 공정을 나타내는 단면도.
도 8내지 10는 본 발명에 의한 선택적 다결정 실리콘 산화 방법을 적용하여 필드 산화막을 형성하는 공정을 나타내는 단면도.
도 11은 본 발명에 의한 선택적 다결정 실리콘 산화 방법을 적용하여 필드 산화막을 형성하는 공정을 나타내는 흐름도.
도면의 주요 부호에 대한 설명
10, 12 ; 반도체 기판 20, 22 ; 패드 산화막
30, 32 ; 선태적 다결정 실리콘 층 40, 42 ; 질화막
50, 52 ; 포토 레지스트 60 ; 창
70, 71 ; 필드 산화막 72 ; 버즈비크
상기 목적을 달성하기 위하여 선택적 다결정 실리콘 산화법을 적용한 필드 산화막 형성공정에서, (a) 반도체 기판에 패드 산화막, 다결정 실리콘층 및 질화막을 순차적으로 적층하는 단계; (b) 상기 기판에 포토 레지스트를 도포하고 사진 공정을 진행하여 상기 질화막과 다결정 실리콘층을 선택적으로 식각하여 패턴을 형성하는 단계; (c) 상기 포토 레지스트를 제거하고 산화 공정을 진행하여 상기 패턴으로 노출된 부분에 필드 산화막을 형성하는 단계; (d) 상기 패턴 형성된 질화막을 제거하는 단계; (e) 상기 결과물에 희생 산화막을 소정의 두께로 성장시키는 단계; 그리고, (f) 상기 희생 산화막을 소정의 두께로 식각하는 단계; 를 포함하는 것을 특징으로 하는 필드 산화막 형성 방법을 제공한다.
이하, 도면을 참조하여 본 발명에 관해 좀더 상세하게 설명하고자 한다.
먼저, 도 8은 반도체 기판위에 필드 산화막이 형성되어 있는 모양을 나타내고 있다. 이는 상기 전술한 종래 기술에 의한 선택적 다결정 실리콘 산화법을 적용하여 반도체 기판(12)의 상부면에 필드 산화막(71)이 형성되어 있고, 필드 산화막(71)이 형성되지 않은 부분에는 패드 산화막(22), 다결정 실리콘층(32) 및 질화막(42)이 순차적으로 적층되어 있는 모양을 나타내고 있다.
이와 같이 반도체 기판(12)에 필드 산화막(71)을 형성하는 방법은 전술한 종래 기술에서 설명하였으므로 여기서는 설명은 생략하기로 한다.
도 9는 필드 산화막의 버즈비크를 제거하기 위한 모양을 나타내고 있다.
즉, 도 8의 결과물에서 질화막(42)을 식각하여 제거하고, 다결정 실리콘층(32)이 있는 상태에서 산소 및 산화 화합물 가스(gas)를 이용하여 희생 산화막(73)을 형성하는 것이다. 이때 버즈비크(73)는 희생 산화막(73)으로 인하여 희생 산화막(82) 내부로 들어가게 되고, 희생 산화막(82)을 형성하기 위한 산화 공정을 진행할 때 반응실 내부로 들어온 산소 가스는 다결정 실리콘층과 반응하여 새로운 산화막(84)이 형성된다.
즉, 종래 기술에서는 다결정 실리콘층을 완전히 식각하여 제거한 다음 희생산화막을 형성하였으나 본 발명에 의하면, 다결정 실리콘층을 건식 식각(dry etch)하는 방법으로 식각하지 않고, 바로 희생 산화막을 성장시키는 산화 공정을 진행하여 그 다결정 실리콘층을 산화시켜 산화막으로 형성시키는 것이다.
희생 산화막을 형성시키기 위한 산화 방법을 좀더 설명하면, 산화시키고자 하는 반도체 기판을 반응용기에 넣고 온도를 약 800℃ 내지 1,200℃ 상태로 유지하면서 산소 가스와 산화를 돕는 화합물을 반응용기에 공급한다. 그러면, 다결정 실리콘층과 산소가 반응하여 산화막이 형성되며, 계속해서 희생 산화 공정을 진행하면 희생 산화막이 반도체 기판 전면에 적층된다.
이와 같이 반도체 기판에 형성된 다결정 실리콘층이 희생 산화막으로 형성되는 화학 반응 메카니즘은 공지기술인 산화 반응과 동일하므로 상세한 설명은 생략하기로 한다. 즉, 버즈비크가 형성되어 있는 부분의 다결정 실리콘층이 산화되면서 버즈비크가 자동적으로 산화막으로 둘러싸이게 되는 것이고, 버즈비크, 희생 산화막 및 필드 산화막은 모두 이산화 실리콘 재질이며, 이는 같은 물질에 식각됨을 의미하게 되는 것이다.
도 10은 본 발명에 의한 필드 산화막이 형성된 모양을 나태내고 있다. 즉, 상기 도 9의 결과물에 산화막을 제거하기 위한 식각공정을 일정시간 진행하여 균일한 높이로 산화막을 제거하면, 필드 산화막(76)이 형성되지 않은 부분의 반도체 기판(12)이 노출되고, 그 노출된 반도체 기판(12) 부분은 소자가 형성될 영역이 되는 것이다.
또한, 희생 산화막을 식각하는 동안 버즈비크가 같이 식각되어 원하고자 하는 필드 산화막의 모양을 얻을 수 있는 것이다.
본 발명에 의한 선택적 다결정 실리콘 산화 방법에 의한 필드 산화막의 형성방법을 도 11을 통해 좀더 상세하게 설명하기로 한다.
먼저, 반도체 기판에 패드 산화막을 공지 기술인 산화 공정을 적용하여 소정의 두께로 적층시키고, 그 패드 산화막 상부면에 다결정 실리콘층을 저압화학기상증착하는 방법을 적용하여 소정의 두께로 적층시키고, 계속해서 질화막을 적층시킨다. 상기 패드 산화막은 질화막 적층등 고온 공정을 진행할 때 반도체 기판을 열응력으로부터 보호하는 역할을 하도록 하기 위하여 성장시킨 것이며, 상기 다결정 실리콘층은 질화막층이 안정적으로 증착되도록 하는 역할 및 질화막에 패턴 형성을 용이하게 하도록 하는 역할을 한다. 또한, 패턴화된 질화막은 공지 기술로 알려진 필드 산화막을 형성하기 마스크(mask) 역할로서, 그 패턴화된 질화막으로 노출된 반도체 기판을 국부적으로 산화시키는 역할을 한다. 그리고, 공지 기술로 알려진 사진 공정을 진행하여 패턴을 형성하고, 그 패턴으로 필드 산화막이 형성될 부분을 식각한다. 먼저, 제일 상층부에 형성되어 있는 질화막을 식각하고, 그 다음 다결정 실리콘 층을 포토 레지스트를 이용하여 선택적으로 식각하는 공정을 진행한다. 그러면, 필드 산화막이 형성될 부분에 창이 형성되어 반도체 기판의 상부면에 있는 패드 산화막이 노출된다.
계속해서, 상기 반도체 기판에 필드 산화막을 형성하는 습식 산화공정을 진행한다. 그러면, 질화막으로 노출된 부분인 상기 창부분에 산화물이 적층되어 필드 산화막이 형성되고, 상기 질화막 부분에는 산화막이 거의 형성되지 않게 된다. 필드 산화막 형성이 완료되면, 질화막을 식각하여 제거하고, 질화막이 제거된 반도체 기판에 전술한 희생 산화막 형성 공정을 진행하여 다결정 실리콘층을 산화하면서, 희생 산화막을 소정의 두께로 성장 시킨다. 그리고, 상기 희생 산화막을 식각하는 공정인 산화막 식각 공정을 진행하여 반도체 기판의 일부분을 노출시키면, 선택적 다결정 실리콘 산화법을 이용한 필드 산화막이 형성된 반도체 기판을 형성하는 것이다.
따라서, 본 발명에 의한 선택적 산화법을 적용한 필드 산화막의 형성방법은 다결정 실리콘층을 건식 식각하는 공정을 생략할 수 있어, 필드 산화막을 형성하는 공정수를 감소할 수 있으므로 공정 시간이 단축되고, 또한 다결정 실리콘층을 식각하기 위한 설비를 다른 공정에 이용할 수 있으므로 원가 절감 및 생산성을 향상시키는 이점이 있다.
Claims (4)
- 선택적 다결정 실리콘 산화법을 적용한 필드 산화막 형성공정에서,(a) 반도체 기판에 패드 산화막, 다결정 실리콘층 및 질화막을 순차적으로 적층하는 단계;(b) 상기 기판에 포토 레지스트를 도포하고 사진 공정을 진행하여 상기 질화막과 다결정 실리콘층을 선택적으로 식각하여 패턴을 형성하는 단계;(c) 상기 포토 레지스트를 제거하고 산화 공정을 진행하여 상기 패턴으로 노출된 부분에 필드 산화막을 형성하는 단계;(d) 상기 패턴 형성된 질화막을 제거하는 단계;(e) 상기 결과물에 희생 산화막을 소정의 두께로 성장시키는 단계; 및(f) 상기 희생 산화막을 소정의 두께로 식각하는 단계;를 포함하는 것을 특징으로 하는 필드 산화막 형성 방법.
- 제 1항에 있어서, 상기 (d)단계 다음에는 상기 제거된 질화막에 의해 노출된 다결정 실리콘층을 산화시키는 단계가 포함되는 것을 특징으로 하는 필드 산화막 형성 방법.
- 제 2항에 있어서, 상기 다결정 실리콘층을 산화시키는 방법이 열산화 하는 방법으로 온도가 800℃ 내지 1,200℃ 정도 유지되면서 산소 가스가 다결정 실리콘층과 반응하여 이산화 실리콘으로 산화되는 것을 특징으로 하는 필드 산화막 형성 방법.
- 제 1항에 있어서, 상기 (c) 단계의 필드 산화막이 습식 산화법으로 형성되는 것을 특징으로 하는 필드 산화막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019929A KR100479172B1 (ko) | 1997-05-22 | 1997-05-22 | 선택적다결정실리콘산화법을이용한필드산화막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019929A KR100479172B1 (ko) | 1997-05-22 | 1997-05-22 | 선택적다결정실리콘산화법을이용한필드산화막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980084214A true KR19980084214A (ko) | 1998-12-05 |
| KR100479172B1 KR100479172B1 (ko) | 2005-07-12 |
Family
ID=37303443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970019929A KR100479172B1 (ko) | 1997-05-22 | 1997-05-22 | 선택적다결정실리콘산화법을이용한필드산화막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100479172B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100302878B1 (ko) * | 1999-09-15 | 2001-11-07 | 황인길 | 반도체 소자 분리를 위한 트렌치 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2529714A1 (fr) * | 1982-07-01 | 1984-01-06 | Commissariat Energie Atomique | Procede de realisation de l'oxyde de champ d'un circuit integre |
| KR100196422B1 (ko) * | 1995-10-19 | 1999-06-15 | 윤종용 | 반도체장치의 소자분리 영역의 형성방법 |
| KR970053430A (ko) * | 1995-12-26 | 1997-07-31 | 김광호 | Sepox법을 이용한 반도체장치의 소자분리방법 |
| KR19980026851A (ko) * | 1996-10-11 | 1998-07-15 | 김광호 | 세폭스 소자분리 방법 |
-
1997
- 1997-05-22 KR KR1019970019929A patent/KR100479172B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100302878B1 (ko) * | 1999-09-15 | 2001-11-07 | 황인길 | 반도체 소자 분리를 위한 트렌치 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100479172B1 (ko) | 2005-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909629A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate | |
| JPH11204633A (ja) | トレンチ隔離の形成方法 | |
| US6479354B2 (en) | Semiconductor device with selective epitaxial growth layer and isolation method in a semiconductor device | |
| JPH10233440A (ja) | 半導体装置の素子分離方法 | |
| US6083808A (en) | Method for forming a trench isolation in a semiconductor device | |
| US5891789A (en) | Method for fabricating isolation layer in semiconductor device | |
| KR100479172B1 (ko) | 선택적다결정실리콘산화법을이용한필드산화막형성방법 | |
| US5786229A (en) | Method for providing isolation between semiconductor devices using epitaxial growth and polishing | |
| KR100190363B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR100532406B1 (ko) | 선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체소자의트렌치 소자분리방법 | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| KR0171982B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPS6021541A (ja) | 半導体装置の製造方法 | |
| JP3194807B2 (ja) | 素子分離構造の形成方法 | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| KR19990060858A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US6780774B2 (en) | Method of semiconductor device isolation | |
| KR100248349B1 (ko) | 필드산화막제조방법 | |
| KR20010003417A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR0139890B1 (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| KR20000004213A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |