KR19980080528A - 전자 방출 소자를 구비하는 전자원 기판 제작 방법 및그 기판을 사용한 전자 장치의 제작 방법 - Google Patents

전자 방출 소자를 구비하는 전자원 기판 제작 방법 및그 기판을 사용한 전자 장치의 제작 방법 Download PDF

Info

Publication number
KR19980080528A
KR19980080528A KR1019980009860A KR19980009860A KR19980080528A KR 19980080528 A KR19980080528 A KR 19980080528A KR 1019980009860 A KR1019980009860 A KR 1019980009860A KR 19980009860 A KR19980009860 A KR 19980009860A KR 19980080528 A KR19980080528 A KR 19980080528A
Authority
KR
South Korea
Prior art keywords
liquid
substrate
electron
conductive film
electron source
Prior art date
Application number
KR1019980009860A
Other languages
English (en)
Other versions
KR100378097B1 (ko
Inventor
미야모또마사히꼬
하세가와미쯔또시
산도가즈히로
시게오까가즈야
Original Assignee
미따라이후지오
캐논가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이후지오, 캐논가부시끼가이샤 filed Critical 미따라이후지오
Publication of KR19980080528A publication Critical patent/KR19980080528A/ko
Application granted granted Critical
Publication of KR100378097B1 publication Critical patent/KR100378097B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Ink Jet (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

전자원 기판을 생성하기 위한 새로운 공정이 보다 낮은 형태의 불규칙성으로 고효율을 갖는 전자 방출 소자의 형성을 위하여 발명되었다. 상기 공정에서, 전도성막 형성을 위한 영역은 전도성막이 제각기 형성되는 다수의 하부 영역들로 분할된다. 다수의 액체들의 공급에 의해서 전도성막을 형성하는데 있어서, 두 방울들의 공급 사이의 시간 간격은 연속적으로 공급된 액체의 확산을 억제하기 위해 한계 내에서 필요한 시간 길이 보다 더 크도록 제어된다.

Description

전자 방출 소자를 구비하는 전자원 기판 제작 방법 및 그 기판을 사용한 전자 장치의 제작 방법
본 특허 출원에 의해 다루어지는 본 발명은 전자 방출 소자를 구비하는 전자원 기판 제작 방법 및 그 기판을 사용한 전자 장치의 제작 방법에 관한 것이다.
전자 방출 소자(electron emitting element)는 이제까지 대체로 두 개, 즉 열전 방출 소자(thermoelectron emitting element) 및 냉음극 전자 방출 소자(cold cathode electron emitting element)로 분류된 형태로 공지되어 왔다. 냉음극 전자 방출 소자는 예를 들면 필드 방출형(이하 FE형으로함), 금속/절연막/금속형(이하 MIM형으로함) 및 표면 도전형과 같은 형태들이 쓰인다.
FE형 전자 방출 소자의 예들로서는, W. P. Dyke W. W. Doran의 Field Emission, Advance in Electron Physics, 8, 89 (1956) 또는 C. A. Spindt의 Physical Properties of Thin-film Field Emission Cathodes with Molybdenium Cones, J. Appl. Phys., 47, 5248 (1976)에 개시된 소자들이 공지되어 있다.
MIM형 전자 방출 소자의 일예로서는, C. A. Mead의, Operation of Tunnel-Emission Devices, J. Appl. Phys., 32, 646 (1961)에 개시된 소자가 공지되어 있다.
표면 도전형 전자 방출 소자의 일예로서는, M. I. Elinson, Radio Eng. Electron Phys., 10, 1290 (1965)에 개시된 소자가 공지되어 있다.
표면 도전형 전자 방출 소자는 기판 상에 형성된 작은 영역의 박막 표면과 평행한 전자 전류의 흐름이 전자 방출을 초래하는 현상을 사용한다. 표면 도전형 전자 방출 소자들은 상술한 Elinson에 의해 제안된 SnO2로 된 박막을 사용한 소자 외에 또 G. Dittmer: Thin Solid Films, 9, 317 (1972)에 보고된 Au로 된 박막을 사용한 소자와, M. Hartwell and C. G Fonstad: IEEE Trans. ED Conf., 519 (1975)에 보고된 In2O3/SnO2로 된 박막을 사용한 소자와, Hisashi Araki et al.: Vacuum, Vol. 26, No. 1, 페이지 22 (1983)에 보고된 카본으로 된 박막을 사용한 소자를 포함한다.
표면 도전형 전자 방출 소자의 전형적인 예로서, 위에서 언급한 M. Hartwell et al.에 의해 제안된 소자의 구조가 도 20에 모델 형태로 도시되어 있다. 도면에서, 1은 기판을 나타내고 4는 스퍼터링에 의해 문자 H와 같은 모양의 패턴에 금속 산화물로 형성된 전도성 박막 등이며, 이하 구체적으로 설명될 에너자이제이션 형성(energization forming)으로 불리는 대전 처리(electrification treatment)에 의해 전자 방출 부분(5)과 결합되도록 만들어 진다. 도면에 나타낸 바와 같이, 소자 전극들(2와 3) 사이의 간격 L은 0.5 내지 1 mm 범위의 길이로 설정되고 이 박막의 폭 W'는 0.1m로 설정된다. 전자 방출 부분(5)은 그 위치와 모양이 불명료하고 불명확하기 때문에 모형적인 방식으로 도시되어 있다.
이 부류의 표면 도전형 전자 방출 소자에서는, 전도성 박막(4)이 전자 방출 전에 에너자이제이션 형성이라 불리는 대전 처리를 받도록 하여 그것에 의해 전자 방출 부분(5)를 형성하는 관례가 유행되어 왔다. 구체적으로 말하면, 에너자이제이션 형성은 전자 방출 부분이 에너자이제이션에 의해 형성되도록 유발시키는데 목적이 있다. 예를 들어, 이것은 DC 전압 또는 매우 서서히 상승하는 전압을 상기 전도성 박막(4)의 마주하는 단자들에 인가하여 그것에 의해 이 박막이 지엽적인 분열(local fracture), 변형(deformation), 또는 축퇴(degeneration)를 견디게 만들어서, 그 결과, 전기적으로 높은 저항 상태에서 전자 방출 부분(5)의 형성을 허용한다. 이 처리는, 예를 들면, 피저(fisure)를 전도성 박막(4)에 지엽적으로 가하여 이 박막이 피저의 근처로부터 전자들을 방출하도록 해준다. 상술한 에너자이제이션 형성 처리를 받은 표면 도전형 전자 방출 소자는 전도성 박막(4)으로의 전압의 인가에 응답하여 전자 방출 부분(6)으로부터 전자 방출을 초래하여, 그 결과 이 소자를 통한 전류 흐름이 유도될 수 있다.
상술한 품질의 표면 도전형 전자 방출 소자는 구성의 간단함을 갖고 있고, 그 제조에 있어 반도체 제작의 종래 기술을 사용할 수 있게 허용하고, 그러므로, 넓은 표면 영역에 걸쳐 다양한 표면 도전형 전자 방출 소자들이 배열되어 형성될 수 있게 허용한다는 잇점을 야기한다. 다양한 응용 연구들이 이 독특한 특성의 응용에 대해 수행되어 왔다. 충전된 빔 소오스들과 디스플레이 장치와 같은 화상 형성 장치들이 이 응용 연구들의 목표들에 대한 적절한 예들로서 언급될 수 있다. 본 출원인에 의해 특허 JP-A-02-56822에 개시된 전자 방출 소자의 구조는 도 19에 도시되어 있다. 이 도면에서, 1은 기판을, 2와 3은 각각 소자 전극을, 4는 전도성 박막을, 그리고 5는 전자 방출 부분을 나타낸다. 이 전자 방출 소자의 제조를 위해 다양한 방법들이 이용될 수 있다. 예를 들면, 전자 전극들(2와 3)은 반도체 공정의 통상적인 진공 박막 기술과 포토리소그래피 에칭 기술에 의해 기판(1) 상에 형성된다. 그 다음, 전도성 박막(4)이 분산 코팅 방법(dispersion coating methods), 예를 들면, 스핀 코트(spin coat)에 의해 형성된다. 그 후, 소자 전극들(2와 3)에 전압을 인가하고 그것에 의해 에너자이제이션 처리를 초래함으로써 전자 방출 부분(5)이 형성된다. 상술한 종래 제조 방법은, 넓은 표면 영역상에 배열된 다양한 소자들을 형성하는데 사용될 경우, 넓은 스케일의 포토리소그래픽 에칭 장치의 설비를 필요 불가결하게 만들고, 많은 수의 단계들을 필요로 하고, 그리고 제작 비용을 높이는 단점을 갖는다. 반도체 공정을 사용하지 않고 표면 도전형 전자 방출 소자의 전도성 박막을 패터닝함에 의해 이 결점들을 극복하는 방법으로서, 잉크 분사식 원리에 의해 표면에 금속 원소를 포함하는 액체 상태의 용액을 직접 피착하는 JP-A-08-171850에서와 같은 방법이 제안되었다.
그러나, JP-A-08-171850 등에 개시된 종래의 잉크 분사식 방법은 도 18a, 18b, 18c( 이 도면들에 도시된 구성 부분들은 도 19의 구성 부분들과 같은 의미를 갖음)에 도시된 바와 같이 단일 헤드의 사용에 의한 액체의 직접적인 피착을 초래한다. 기판의 표면 영역이 더 넓을수록, 한 개 기판을 패터닝하는데 많은 시간이 요구됨에 따라, 작업 처리량(throughput)의 증가에는 제한이 있다. 종래 방법들은 또한 기판의 크기에 따라 기판과 헤드 사이의 상대적인 움직임의 스트로크(stroke)가 증가될 것을 필요로하기 때문에, 장비 비용을 상승시키는 단점을 갖는다.
본 발명에 주어진 과제는 전자원 기판 제조에 필요한 시간의 절감, 전자원 기판 제조의 수율 증대, 그리고 전자원 기판의 품질 향상을 포함한다.
도 1은 본 발명의 일 실시예에서 액체 공급 방법을 나타낸 개략도.
도 2는 소자 부분의 일부와 헤드 부분의 확대도.
도 3a와 도 3b는 종래 단일 헤드에 의한 액체 공급 상태의 개략도.
도 4a와 도 4b는 본 발명의 분할된 영역들 상의 액체 공급 상태를 나타낸 개략도.
도 5는 m × n개의 균등한 영역들로 분할된 소자 영역을 나타낸 도면.
도 6은 본 발명의 제1 실시예에서 마련된 매트릭스 배열형의 전자원 기판의 개략도.
도 7은 본 발명의 제2 실시예에서 마련된 사다리(ladder) 배열형의 전자원 기판의 개략도.
도 8a 및 도 8b는 본 발명이 적용되는 표면 도전형 전자 방출 소자의 구성을 나타낸 개략적인 단면도 및 평면도.
도 9는 본 발명에 사용된 일 예의 잉크 분사식 장치의 구성을 나타낸 도면.
도 10은 본 발명에 사용된 일 예의 잉크 분사식 장치의 다른 구성을 나타낸 도면.
도 11a 및 도 11b는 본 발명의 표면 도전형 전자 방출 소자 제작에서 전류 형성 방법에 적용 가능한 일 예의 전압 파형을 도시한 도면.
도 12는 본 발명이 적용된 매트릭스 배열형 전자원 기판을 나타낸 개략도.
도 13은 본 발명이 적용된 화상 형성 장치의 매트릭스 배선형 디스플레이 패널의 개략도.
도 14a 및 도 14b는 화상 형성 장치에 사용된 일 예의 인광막(phosphor film)을 나타낸 개략도.
도 15는 본 발명의 공정에 따른 화상 형성 장치에서 NTSC 시스템의 텔레비젼 신호를 디스플레이하기 위한 일예의 구동 회로의 블록도.
도 16은 본 발명이 적용된 사다리형 배선을 사용한 전자원 기판을 나타낸 개략도.
도 17은 본 발명이 적용된 매트릭스 배열형의 전자원 기판에서 액체 공급 부분들을 나타낸 도면.
도 18a, 도 18b 그리고 도 18c는 종래의 액체 공급 상태를 개략적으로 나타낸 도면들.
도 19는 종래의 표면 도전형 전자 방출 소자의 투시도.
도 20은 종래의 표면 도전형 전자 방출 소자의 개략적인 평면도.
도면의 주요 부분에 대한 부호의 설명
2, 3 : 소자 전극
4 : 전도성 박막
5 : 전자 방출 부분
8 : 액체
10 : 소자 영역
61 : 기판
본 발명의 목적들 중의 하나는 전자원 기판 제작에 드는 시간을 줄이는 것이다. 이 목적을 위해, 본 발명은 아래와 같은 구성을 갖는다.
본 발명의 공정은 간격을 두고 대응되게 배치된 소자 전극들 한쌍을 각각 갖는 다수의 전자 방출 소자들과, 상기 간격 내에 배치되고 상기 한쌍의 소자 전극들 모두에 접속된 전도성막과, 그리고 전도성막에 형성된 전자 방출 부분을 갖는 전자원 기판을 제작한다. 이 공정은 금속 원소를 포함하는 액체 상태의 용액을 기판 상의 전도성막 형성 영역들에 인가하여 전도성막을 형성하는 단계를 포함하되, 다수의 전도성막 형성 부분들을 각각 갖는 영역들 각각에 최소한 한 개의 액체 배출기가 대응되게 배치되고, 이 액체 배출기들과 기판은 전도성막 형성 부분들 각각에 이 액체를 최소한 한번 공급하기 위해 상대적으로 움직인다.
제작 시간이 줄어들 수 있고, 배출기로부터 각 영역들에 액체를 공급함으로써 상기 상대적인 움직임의 범위가 줄어들 수 있다.
액체 배출기와 기판의 상대적인 움직임의 범위는 다수의 액체 배출기들의 상대적인 위치들을 고정함으로써 감소될 수 있다. 다수의 배출기들의 상대적인 위치들은 바람직하게 미리 조정될 수 있다.
본 발명에서, 상술한 다수의 영역들은 기판 상의 전도성막 형성 영역을 제1 방향 및 제1 방향과 평행하지 않은 제2 방향으로 분할함에 의해 형성된다. 이 액체는 액체 배출기를 제1 방향으로 움직이면서(scanning) 액체 배출기로부터 각각의 전도성막 형성 부분들에 액체를 방전하고, 액체 배출기를 제2 방향으로 이동하고, 제1 방향으로 움직이면서 계속해서 액체를 배출함으로써 각 영역들상에 공급될 수 있다.
이 액체 공급은 본 발명에서 이 다수의 영역들을 합동의 모양을 만듦에 의해 효율적으로 수행될 수 있다.
최소한 한 개의 헤드가 각 다수의 영역들에 제공될 수 있고, 최소한 한 개 액체가 본 발명에서 각 헤드에 제공될 수 있다.
액체가 하나의 전도성막 형성 영역에 복수번 인가되는 경우, 본 발명의 공정은 전도성막의 변형을 방지하고 전도성막의 균일성을 향상시키기 위해 아래와 같은 구성을 갖는다.
본 발명의 공정은 간격을 두고 대응되게 배치된 소자 전극들 한쌍과, 상기 간격 내에 배치되고 상기 한쌍의 소자 전극들 모두에 접속된 전도성막과, 그리고 전도성막에 형성된 전자 방출 부분을 포함한 전자 방출 소자를 갖는 전자원 기판을 제작한다. 이 공정은 금속 원소를 포함하는 액체 상태의 용액을 액체 배출기로부터 기판 상의 전도성막 부분에 두 번 또는 그 이상 인가하여 전도성막을 형성하는 단계를 포함하되, 하나의 액체 공급과 그 다음의 액체 공급 사이의 시간 간격은 허용할 수 있는 한도 내에서 연속적으로 인가된 액체의 확산을 억제하기 위한 시간 길이보다 더 길다.
본 발명의 이 구성에서, 액체를 다수의 전도성막 형성 부분들에 인가함에 있어서, 전도성막 형성 부분의 개수와, 액체 공급시 온도 및 습도와, 사용된 액체의 용액 구성과, 이 용액의 솔벤트 구성 등은 제2 또는 더 나중의 액체 공급에서 상술한 조건들을 만족하고 대기 시간을 줄이기 위해 알맞게 선택되어 진다.
본 발명에서, 최소한 한 개의 액체 배출기가 다수의 전도성막 형성 부분들을 각각 갖는 다수의 영역들에 대해 대응되게 배치되고, 액체 배출기와 기판이 액체를 최소한 한번 전도성막 형성 부분들 각각에 인가하기 위해 상대적으로 움직이는 경우, 액체 공급시 온도 및 습도, 사용된 액체의 용액 구성, 이 용액의 솔벤트 구성, 전도성막 영역의 분할된 하부 영역들의 개수 등의 조건들은 상술한 액체 공급의 시간 간격 조건들을 만족하고 대기 시간을 줄이기 위해 알맞게 선택되어 진다.
계속적으로 인가된 액체의 확산을 허용 가능한 한도 내로 억제하는 상술한 시간 간격은 본 명세서에서 연속적으로 또는 더 나중에 인가된 액체를 첫 번째 인가된 액체의 확산의 대략적 범위 내로 유지하는 시간 간격일 수 있고, 또는 액체가 두 번 또는 그 이상 인가되는 경우 원하는 전자 방출 소자를 만드는 최종적으로 수용할 수 있는 확산의 범위를 달성하기 위해 각 액체 공급시 액체의 확산을 억제하기 위한 시간 간격일 수도 있다. 더 구체적으로, 이 시간 간격은 1.8초 보다 더 길 수 있다.
본 발명에서, 액체 공급은 잉크 분사식 시스템에 의해 수행될 수 있다. 구체적으로, 이 잉크 분사식 시스템은 버블(bubbles)에 의해 용액을 배출하기 위해 용액 내에 버블을 발생하기 위한 열 에너지를 사용하는 것일 수 있고, 또는 용액을 배출하기 위해 압전기-소자를 사용한 것일 수 있다.
간격을 두고 대응되게 배치된 한 쌍의 소자 전극들과, 상기 간격 내에 배치되고 한 쌍의 소자 전극들에 모두 접속된 전도성막과, 그리고 상기 전도성막에 형성된 전자 방출 부분을 포함한 다수의 전자 방출 소자들과; 전자 방출 소자로부터 방출된 전자들에 의해 방출되는 조사 수신 부재(irradiation-recieving member);를 갖는 전자원 기판을 갖는 전자 장치를 제작하기 위한 본 발명의 공정은 전자원 기판을 제작하기 위한 위의 방법들 중의 임의의 것에 의해 전자원 기판을 제작하는 단계를 포함한다.
이 조사 수신 부재는 전자들의 방출에 의해 화상을 형성하는 화상 형성 부재일 수 있고 또는 빛 방출기 또는 전자들의 방출에 의해 빛을 방출하는 인광체일 수도 있다.
본 발명의 바람직한 실시예를 이하에서 설명한다.
우선, 본 발명이 응용된 표면 도전형 소자는 본 발명이 응용할 수 있는 것으로 설명된다. 도 8a와 8b는 본 발명이 응용할 수 있는 표면 도전형 전자 방출 소자의 구성을 나타낸 개략적인 평면도와 개략적인 단면도이다. 도 8a와 도 8b에서, 이 소자는 기판(1), 소자 전극들(2와 3), 전도성 박막(4), 그리고 전자 방출 부분(5)을 포함한다.
기판(1)은 석영 글래스(quartz glass), Na와 같은 불순물 함유를 적게 포함하는 저불순물 글래스, 소다 라임 글래스(soda lime glass), 기판 상에 피착된 SiO2를 갖는 글래스 베이스 플레이트(glass base plate), 알루미나 플레이트와 같은 세라믹 베이스 플레이트, 등과 같은 것으로 만들어질 수 있다.
서로 마주하는 대응 전극들(2와 3)을 위한 물질은 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, 그리고 Pd와 같은 금속들과, 그들의 합금; 금속이나, Pd, As, Ag, Au, RuO2와 같은 금속 산화물, Pd-Ag와, 글래스와 같은 프린트된 도체들; In2O3-SnO2와 같은 투명한 도체들과 폴리실리콘과 같은 반도체 물질들을 포함하는 다양한 전도성 물질들로부터 적합하게 선택될 수 있다.
소자 전극들 사이의 간격 L, 소자 전극들의 길이 W, 전도성 박막(4) 등은 실제적인 사용에 적합하도록 디자인된다. 소자 전극 간격 L은 바람직하게 수천 Å으로부터 수백 ㎛까지의 범위이고, 보다 바람직하게는 소자 전극들 사이에 인가된 전압을 고려하여 1 ㎛로부터 100 ㎛ 까지의 범위이다.
소자 전극들의 길이 W는 전극들의 저항과 전자 방출 특징들을 고려하여 수 ㎛로부터 수백 ㎛까지의 범위이다. 소자 전극들(2와 3)의 두께 d는 100 Å으로부터 1 ㎛까지의 범위이다.
도 8에 도시된 것과 다른 또 하나의 구성, 즉 전도성 박막(4)과 대응하는 소자 전극들(2와 3)이 이 순서대로 기판(1) 상에 적층되는 구성이 사용될 수 있다.
전도성 박막(4)은 원하는 전자 방출 특징을 얻기 위해 미세한 입자들을 포함하는 미세한 입자막(fine particle film)으로부터 바람직하게 만들어질 수 있다. 이 막의 두께는 소자 전극들(2와 3)의 스텝 커버리지와, 소자 전극들(2와 3) 사이의 저항과, 후술할 에너자이제이션 형성 등등을 고려하여 디자인된다. 그 두께는 바람직하게는 수 Å으로부터 수천 Å까지이고 , 더 바람직하게는 10 Å으로부터 500 Å까지의 범위이다. 저항은 Rs에 대해 102으로부터 107Ω/square 까지의 범위이다. 여기서 Rs값은 R의 함수이다: R = Rs(1/W), 여기서 R은 그 두께가 t이고, 너비가 W이고, 길이가 l이고, 박막 물질의 저항율이 ρ에서 Rs = ρ/t이다. 본 명세서에서, 형성 처리는 일 예로 에너자이제이션 처리에 관계되서 설명되지만, 거기에 한정되지는 않는다. 필름 내의 피저 형성에 의해 고 저항 상태를 주는 임의의 형성 방법이 적용 가능하다.
전도성막(4)은 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, 그리고 Pb와 같은 금속들과; HfB2, ZrB2, LaB6, CeB6, YB4, 그리고 GdB4와 같은 붕화물과; TiC, ZrC, HfC, TaC, SiC, 그리고 WC와 같은 탄화물들; TiN, ZrN, 그리고 HfN과 같은 질화물들; Si, 그리고 Ge와 같은 반도체들; 카본; 등과 같은 것들을 포함하는 물질을 포함할 수 있다.
본 명세서에서 미세 입자 막은 미세한 입자들과, 개개의 미세한 입자들의 분산 상태를 포함한 미세 구조와, 그리고 서로 인접해 있는 또는 쌓여 있는(미세 입자들의 집합을 포함하는 섬-모양의 구조를 포함하는) 미세 입자들의 상태이다. 미세 입자의 반경은 바람직하게 수 Å으로부터 1 ㎛까지의 범위이고, 바람직하게 10 Å으로부터 200 Å까지 범위이다.
본 발명에 따른 표면 도전형 전자 방출 소자의 전도성 박막 형성에 대한 방법이 아래에 설명되어 있다.
도 1은 본 발명에 따라 다수의 잉크 분사식 헤드들을 사용하여 전자원 기판을 제작하는 공정을 개략적으로 도시한다. 도 1에서, 참조 번호 6은 잉크 분사식 헤드를, 9는 스테이지를, 10은 전자 방출 영역을, 그리고 61은 전자원 기판을 나타낸다. 도 2는 도 1의 우상 면에서 헤드 주위의 확대도이고, 잉크 분사식 헤드(6)와, 소자 전극들(2와 3)과, 액체(8)의 상대적인 위치들을 개략적으로 나타낸다. 참조 번호 1은 기판을 나타낸다. 도면들에서, 소자 영역의 동등한 구획들(하부 영역들) 각각에, 하나의 잉크 분사식 헤드가 일 대 일 대응되어 전도성 박막 물질을 포함하는 액체를 공급하는데 사용된다.
액체 방전 헤드의 메카니즘은, 원하는 액체를 원하는 일정한 또는 가변적인 양만큼 방전할 수 있기만 하면, 제한되지 않는다. 특히, 잉크 분사식 시스템은 약 수십 나노그램(ng)의 액체들을 형성하는데 적합하다. 잉크 분사식 시스템은 압전 소자를 사용한 압전 분사식 시스템과, 배출용 버블을 형성하기 위해 히터의 열 에너지를 사용하는 버블 분사식 시스템들과 같은 임의의형일 수 있다.
도 9와 도 10은 잉크 분사식 헤드 장치의 예들을 나타낸다. 도 9는 기판(221)과 히트 발생 부분(222)과, 지지 플레이트(223)와, 액체 흐름 경로(224)와, 제1 노즐(225)과, 제2 노즐(226)과, 잉크 흐름 경로를 분할하는 분할 벽(227), 잉크 액체 룸들(228과 229), 잉크 피드 인렛들(2210과 2211, ink feed inlets)과, 커버 플레이트(2212)를 나타낸다.
도 10은 글래스로 만들어진 제1 노즐(231)과, 글래스로 만들어진 제2 노즐(232)과, 원통 모양의 압전 소자(233)와, 필터(234)와, 액체 잉크 공급 튜브들(235와 236)과, 전기 신호 입력 단자(237)를 갖는 압전 분사식 시스템의 헤드 장치를 나타낸다. 도 9와 10에서, 두 개의 노즐들이 사용되지만, 노즐들의 개수는 거기에 제한되지 않는다.
도 1과 도 2에서, 액체(8)는 수성 용액 또는 전도성 박막을 형성하는 원소나 화합물을 포함하는 유기 솔벤트로 구성될 수 있다. 예를 들어, 전도성 박막을 형성하는 원소나 화합물로서 팔라듐 또는 그것의 화합물을 포함하는 액체는 팔라듐 아세테이트-에탄올라민 복합체(palladium acetate-ethanolamine complex, PA-ME), 팔라듐 아세테이트-디에탄올라민 복합체(palladium acetate-diethanolamine complex, PA-DE), 팔라듐 아세테이트-트리에탄올라민 복합체(palladium acetate-triethanolamine complex, PA-TE), 팔라듐 아세테이트-부틸에탄올라민 복합체(palladium acetate-butylethanolamine complex, PA-BE), 그리고 팔라듐 아세테이트-디메틸에탄올라민 복합체(palladium acetate-dimethylethanolamine complex, PA-DME)와 같은 에탄올라민형의 복합체인 수성 용액들과; 팔라듐-글리신 복합체(palladium-glycine complex, Pd-Gly), 팔라듐-베타-알라닌 복합체(palladium-β-alanine complex, Pd-β-Ala), 그리고 팔라듐-디엘-알라닌 복합체(palladium-DL-alanine complex, Pd-Dl-Ala)와 같은 아미노 액시드형 복합체의 수용액과; 그리고 팔라듐 아세테이트-비스 복합체[palladium acetate-bis(dipropylamine) complex]를 포함한다.
이 액체의 공급시, 도 1에 도시된 바와 같이, 기판(1)의 영역이 m × n개 하부 영역들로 동등하게 분할되고, m × n개( 또는 다수의 정수개) 잉크 분사식 헤드들이 동등하게 분할된 하부 영역들 각각에 대응하여 사용되고, 그리고 헤드와 기판의 상대적인 움직임에 의해서 최소한 하나의 액체 용액이 기판상의 소자 부분의 하부 영역들 각각에 인가된다.
이 실시예에 있어서, m × n개 잉크 분사식 헤드들은 단일 헤드 기능의 m × n배의 액체-드롭 공급 기능을 갖고 있어서, 같은 기판과 헤드의 상대적인 움직임의 속도에서, 액체 인가는 1/(m × n)배 만큼 더 짧은 시간에 수행될 수 있고 그것에 의해 작업 처리량이 향상될 수 있다.
또한, m × n개 잉크 분사식 헤드들과 기판의 상대적인 움직임 영역은 서로 동시에 발생하도록 되며, 모든 헤드들이 기판에 대해 동일한 방향으로 움직여 진다. 그것에 의해, 상대적 움직임에 대한 구동 메카니즘의 스트로크는 단일 헤드에 의한 처리의 스트로크에 비해 1/(m × n)배 만큼 줄일 수 있어서 구동 메카니즘과 대 영역 기판 제작에서 전체 장치를 소형으로 만들 수 있다.
이전에 공급된 액체를 건조(drying)하기 전에 하나의 그리고 동일한 소자 상에 액체 공급이 복수번 수행되는 경우, 액체 양이 이전에 인가된 액체의 양보다 증가되어 액체의 도트(dot) 반경을 증가시키고 전도성 박막에 형성된 패턴의 정확함(fineness)을 손상하는 문제점이 수반된다. 그러므로, 복수번 액체 공급시, m × n개 하부 영역들은 액체 공급시의 온도 및 습도와, 액체의 솔벤트 구성에 따라 건조용 시간 간격이 취해지도록 디자인되어, 정확한 전도성 박막 패턴이 안정되게 그리고 균일하게 형성될 수 있다.
그리하여 기판 상에 공급된 유기 금속 용액 드롭은 발화(firing)에 의해 열적으로 분해되어 전도성 박막을 형성한다.
도 8의 전자 방출 부분(5)이 다음에 설명된다. 전자 방출 부분(5)은 전도성 박막(4)의 일부에 형성된 고저항의 피져를 포함하고, 전도성 박막(4)의 물질, 품질, 그리고 두께와, 에너자이제이션 형성에 의존한다. 전자 방출 부분(5)은 반경이 1000Å 또는 내부적으로 더 작은 전도성 미세 입자들을 포함할 수 있다. 이 전도성 미세 입자들은 전도성 박막(4)의 특정한 일부 또는 모든 원소들을 포함한다. 전자 방출 부분(5)과 그것에 이웃한 전도성 박막(4)은 카본 또는 카본 컴파운드를 포함할 수 있다.
그리하여 형성된 전도성 박막(4)은 형성 처리를 받게 된다. 예를 들어, 이 형성 처리는, 전류가 도면에 도시되지 않은 전원으로부터 소자 전극들(2 와 3) 사이에 흘러서 전도성 박막의 구조를 변형하여 전자 방출 부분을 형성하는 에너자이제이션 처리에 의해 수행된다.
에너자이제이션 형성은 파괴, 변형, 그리고 변경과 같은 전도성 박막(4)의 지엽적인 구조 변화를 유발한다. 이 변화된 부분은 전자 방출 부분(5)을 포함한다.
도 11a와 도 11b는 이 에너자이제이션 형성을 위한 전압 파형의 예들을 나타낸다. 전압 파형은 바람직하게 도 11a에 도시된 바와 같이 연속적으로 인가되는 일정 높이의 전압 펄스와 도 11b에 도시된 바와 같이 증가하는 전압 펄스를 포함하는 펄스 파형이다.
도 11a에서, T1은 펄스 폭을 나타내고, T2는 전압 파형의 펄스 간격을 나타낸다. 일반적으로 T1은 1 ㎲로부터 10 ㎳까지의 범위 내에서, T2는 10 ㎲로부터 100 ㎳까지의 범위 내에서 선택된다. 에너자이제이션 형성시 피크 전압인 삼각파의 파 높이는 표면 도전형 전자 방출 소자의 모양에 대응하여 알맞게 선택된다. 그러한 조건들 하에서, 이 전압은 수 초로부터 수십 분까지 범위의 시간 동안 인가된다. 이 펄스 파형은 삼각파에 한정되지 않고, 사각파와 같이 임의의 원하는 파형일 수 있다.
도 11b에서, T1과 T2는 도 11a의 그것들과 유사할 수 있다. 에너자이제이션 형성시 피크 전압인 파의 높이는, 예를 들어, 단계당 약 0.1 V씩 증가될 수 있다.
에너자이제이션 형성의 완성은 펄스 간격 내에서 전도성 박막(4)을 지엽적으로 변형하지 않는 또는 파괴하지 않는 전압을 인가하고 그 전류 강도를 측정함으로써 검출될 수 있다. 예를 들어, 에너자이제이션 형성은 약 0.1 V 전압 인가시 소자 전류에 의해 측정된 저항이 1 ㏁ 또는 그 이상이 될 때 정지된다.
형성 처리 후, 바람직하게는 이 소자를 활성화 처리한다. 활성화 처리는 소자 전류(If)와 방출 전류(Ie)를 현저하게 변화시킨다.
활성화 처리는, 예를 들면, 유기 물질을 포함하는 가스 분위기 내에서 에너자이제이션에서와 같은 반복된 펄스 인가에 의해 수행될 수 있다. 유기 물질을 포함하는 가스 분위기는 예를 들면, 오일 확산 펌프(oil diffussion pump) 또는 로터리 펌프(rotary pump)에 의해 진공실을 비우고 남은 유기 가스를 사용함으로써, 또는 이온 펌프 또는 그와 비슷한 것으로 진공실을 비우고 적합한 유기 물질 가스를 진공 내로 넣음으로써 형성될 수 있다. 유기 물질 가스의 압력은 앞에 언급했던 실제적인 사용 형태, 진공실의 모양, 유기 물질의 종류 등에 따라 결정된다. 적합한 유기 물질은 알칸스 알케인스(alkanes alkenes)와 알킨스(alkynes) 같은 알리패틱 하이드로카본(aliphatic hydrocarbons); 방향성 하이드로카본스(aromatic hydrocarbones); 알콜(alcohols); 알데히드; 키톤(ketones); 아민(amines); 페놀(phenols);그리고 카르복실산(carboxylic acid)과 같은 유기산; 그리고 설폰산(sulfonic acid)을 포함한다. 그들의 구체적인 예들은 메탄, 에탄, 그리고 프로판과 같은 CnH2n+2로 표시되는 포화 하이드로카본과; 에틸렌, 그리고 프로필렌과 같은 CnHn으로 표시되는 불포화 하이드로카본; 벤젠;톨루엔; 메탄올; 에탄올; 포르말데히드; 아세트알데히드; 아세톤; 메틸 에틸 케톤; 메틸라민; 에틸라민; 페놀; 포름산; 아세트산; 프로피오닉산; 등과 같은 것을 포함한다. 이 처리에 의해 카본 또는 카본 컴파운드 분위기 내의 유기 물질로부터 소자로 피착하여 소자 전류 If와 방출 전류 Ie를 현저하게 변화시킨다. 펄스 폭, 펄스 간격, 펄스 파 높이 등은 적절하게 결정된다. 활성화 처리의 완성은 소자 전류 If와 방출 전류 Ie를 측정하여 검출된다.
상술한 카본 또는 유기 컴파운드는 그라파이트(모노크리스탈린 또는 폴리크리스탈린), 아모퍼스 카본(심플 아모퍼스 카본 또는 아모퍼스 카본과 상기 그라파이트의 미세 크리스탈린의 믹스쳐)을 포함한다. 피착 막 두께는 바람직하게 500 Å을 넘지 않고, 더 바람직하게는 300 Å을 넘지 않는다.
활성화 처리 후, 바람직하게는 전자 방출 소자를 안정화 처리한다. 이 안정화 처리는 유기 물질의 부분압이 1 × 10-8Torr 보다 높지 않고 더 바람직하게는 1 × 10-10Torr 보다 높지 않은 진공실 내에서 수행된다. 진공실 내의 압력은 바람직하게는 1 × 10-6.5Torr부터 10-7Torr까지 범위이고, 더 바람직하게는 1 × 10-8Torr 보다 높지 않다. 진공실을 비우는 진공 장치는 오일의 악 영향이 소자의 특성들에 미치는 것을 피하기 위해 바람직하게 오일이 없다. 구체적으로 이 진공 장치는 흡수 펌프들과 이온 펌프들을 포함한다. 비우는 과정(evacuation)에서, 진공실은 전체적으로 가열되어 진공실 벽과 전자 방출 소자 상에 흡착된 유기 물질 분자들의 배출을 용이하게 한다. 가열 하에서의 배출은 바람직하게는 80부터 200℃까지 범위 온도에서 5 시간 또는 그 이상 동안 수행되지만 그것에 한정되지는 않는다. 배출 조건들은 진공실의 크기, 전자 방출 소자의 구성, 등등을 고려하여 적절하게 선택된다. 부수적으로, 상기 유기 물질의 분압은 질량 스펙트로메터를 사용하여 카본과 하이드로겐이 주로 포함된 질량수 10 내지 200의 유기 분자들의 분압을 측정하고 그 분압들을 통합함으로써 검출된다.
안정화 처리 후, 실제 구동에서, 안정화 처리의 분위기는 바람직하게 유지되지만, 그것들로 한정되지는 않는다. 유기 물질의 충분한 제거에 의해, 소자의 특성은 비록 진공도가 약간 떨어지더라도 안정하게 유지될 수 있다. 그러한 진공 분위기는 카본 또는 카본 컴파운드의 부가적인 피착을 방지하여, 소자 전류 If와 방출 전류 Ie가 안정화되게 한다.
본 발명의 화상 형성 장치를 이하에서 설명한다. 화상 형성 장치에서, 전자 방출 소자는 다양한 방식으로 전자원 기판 상에 배치될 수 있다. 하나의 배치 방식에서, 병렬로 배열된 많은 전자 방출 소자들은 각각의 끝단들에 접속된다. 그러한 전자 방출 소자들의 배열은 행 방향의 병렬 라인 상에 배치된다. 이 배선 위에, 그리드(grids)라고 불리는 제어 전극이 상기 배선에 수직한 방향, 즉 열 방향으로 제공되어 사다리 모양의 배열을 형성하고 전자 방출 소자들로부터의 전자들을 제어한다.
또 다른 배열에서, 전자 방출 소자들은 매트릭스 상의 X 방향과 Y 방향으로 배치되고, 각 전자 방출 소자들의 한쪽 전극들은 상기 X 방향으로 공통적으로 접속되고, 다른쪽 전극들은 상기 Y 방향으로 공통적으로 접속된다. 이런형의 배열은 단순 매트릭스 배열이고, 아래에 더 상세히 설명된다.
본 발명의 매트릭스식으로 배열된 전자 방출 소자들을 갖는 전자원 기판은 도 12를 참조하여 설명된다. 도 12에서, 참조 번호 71은 전자원 기판을, 72는 X 방향 배선을, 73은 Y 방향 배선을, 74는 표면 도전형 전자 방출 소자를, 75는 배선을 나타낸다.
X 방향 배선(72)은 전도성 금속 또는 그와 같은 것을 포함할 수 있는 m개 배선 라인들, Dx1, Dx2, ..., Dxm을 포함한다. 그 물질, 그 층 두께, 그리고 배선의 폭은 적합하게 결정된다. Y 방향 배선(73)은 X-방향 배선(72)과 같은 방식으로 형성된 n개 배선 라인들, Dy1, Dy2, ..., Dyn을 포함한다. m 개 라인들의 X 방향 배선(72)과 n 개 라인들의 Y 방향 배선(73) 사이에 도면에 도시되지 않은 층간 절연막이 이 양측을 전기적으로 분리시키기 위해 제공된다(표시 m과 n은 각각 정수이다).
도면에 도시되지 않은 층간 절연막은 SiO2또는 그와 같은 물질을 포함한다. 예를 들면, 층간 절연막은 X 방향 배선(72)을 갖는 기판(71) 표면 전면 또는 일부 상에 제공된다. 그 두께, 그 물질, 그리고 층간 절연막 형성 공정은 X 방향 배선(72)과 Y 방향 배선(73)의 교차점들에서 전위차를 견딜 수 있도록 선택된다. X 방향 배선(72)과 Y 방향 배선(73)은 각각 외부 단자들로서 인출된다. 전자 방출 소자(74)를 포함하는 도면에 도시되지 않은 한쌍의 전극들은 m 개 라인들의 X 방향 배선(72), n 개 라인들의 Y 방향 배선(73), 그리고 연결 라인들(75)에 의해 전기적으로 접속된다.
배선(72)과 배선(73)용 물질을 구성하는 화학 원소들, 연결 라인들(75)용 물질, 그리고 소자 전극 쌍들용 물질은 전부 같은 것일 수 있고, 또는 서로 부분적으로 다를 수 있다. 이 물질들은, 예를 들면, 소자 전극들에 대해 전에 언급했던 물질들로부터 적합하게 선택될 수 있다. 배선용 물질은 소자 전극들의 그것과 같은 경우, 소자 전극에 접속된 배선은 소자 전극으로 불릴 수 있다.
X 방향 배선(72)에는, X 방향의 전자 방출 소자들(74)의 라인을 선택하기 위한 스캔닝 신호를 인가하기 위해 도면에 도시되지 않은 스캔닝 신호 인가 장치가 접속된다. Y 방향 배선(73)에는, 입력 신호에 따라 Y 방향의 전자 방출 소자들(74)의 각 라인들을 변조하기 위해 도면에 도시되지 않은 변조 신호 발생 장치가 접속된다. 각 전자 방출 소자들에 대한 구동 전압은 스캔닝 신호들과 변조 신호들 사이의 전압차로서 공급된다.
상기 구성에서, 각 소자는 단순 매트릭스 배선을 사용하여 독립적으로 선택되고 구동될 수 있다.
단순 매트릭스 배열의 전자원 기판으로 구성된 화상 형성 장치는 도 13 내지 도 15를 참조하여 설명된다. 도 13은 화상 형성 장치의 디스플레이 패널의 일 예를 개략적으로 나타낸다. 도 14a와 도 14b는 도 13의 디스플레이 패널 내에 사용된 인광막을 개략적으로 나타낸다. 도 15는 NTSC형 텔레비젼 신호에 대응하여 디스플레이하기 위한 구동 회로의 일 예의 블록도이다.
도 13에서, 전자 방출 소자들은 기판(71) 상에 배열된다. 배면 플레이트(81)는 기판(71)을 고정한다. 전면 플레이트(86)는 내부 표면 상에 인광막(84)을 갖는 글래스 기판(83)과, 메탈 백(metal back, 85) 등을 포함한다. 배면 플레이트(81)와 전면 플레이트(86)는 글래스 용융이나 그와 같은 것에 의해 지지 프레임(82)에 접착된다. 수용체(88)는, 예를 들면, 400 ℃ 내지 500 ℃의 공기 또는 질소 분위기에서 10분 이상 동안의 용융에 의해 융해-밀봉(fusion-sealed)된다.
표면 도전형 전자 방출 소자(74)는 도 8A와 도 8B에 도시된 하나의 소자에 대응한다. X 방향 배선(72)과 Y-방향 배선(73)은 표면 도전형 전자 방출 소자들의 소자 전극들의 쌍들에 접속된다.
수용체(88)는 상술한 전면 플레이트(86),지지 프레임(82), 그리고 배면 프레임(81)을 포함한다. 배면 플레이트(81)는 주로 기판(71)의 강도를 증가시키기 위해 주로 제공되기 때문에, 만일 전자원 기판(71) 자체가 충분한 강도를 갖는다면, 별도의 배면 플레이트(81)는 생략될 수 있다. 그것은, 지지용 프레임(82)이 기판(71)에 직접 접착될 수 있고, 그래서 전면 플레이트(86), 지지 프레임(82), 그리고 기판(71)이 수용체(82)를 구성할 수 있다. 반면, 전면 플레이트(86)와 배면 플레이트(81) 사이에, 도면에 도시되지 않은 소위 스패이서( 대기압 저항 부재)인, 지지 부재가 대기압에 반하여 충분한 강도를 수용체(88)에 주기 위해 제공될 수 있다.
도 14a와 도 14b는 형광막을 개략적으로 나타낸다. 단색의 형광막은 인광 체로만 구성될 수 있다. 컬러 형광막은 소위 도 14a의 블랙 스트라이프스(black stripes) 또는 도 14b의 블랙 매트릭스인 블랙 부재(91)와, 인광체의 배열에 따른 인광체들로 구성될 수 있다. 블랙 스트라이프스 또는 블랙 매트릭스는 컬러 디스플레이에 필수적인 삼원색들의 인광체들(92) 사이의 경계들을 검게할 목적으로 제공되어 컬러 믹싱을 덜 두드러지게 만들고 외부 빛의 반사에 기인한 콘트라스트의 저하를 방지한다. 블랙 스트라이프스 또는 블랙 매트릭스는 일반적으로 사용되는 주로 그라파이트로 구성된 것들에서와 같이 낮은 광 투과도 또는 낮은 반사도를 나타내는 물질로부터 만들어진다.
인광체는 단색 또는 다중 컬러 중 하나에 대해 투하 방법(precipitation method) 또는 프린팅 방법(printing method)에 의해 글래스 기판 상에 인가될 수 있다. 일반적으로, 금속 백(85)은 형광막(84)의 내부 표면 상에 제공된다. 이 금속 백은 인광체에 의해 전면 플레이트(86)를 향해 방출된 빛을 휘도를 향상하기 위해 반사하고, 전자 빔 가속 전압을 인가하기 위한 전극으로 쓰이기 위해, 그리고 수용체 내에서 생성된 음이온에 의한 충돌에 의해 야기되는 손상으로부터 인광체를 보호하기 위한 목적으로 제공된다. 형광막 형성 후, 일반적으로 형광막의 내부 표면을 매끄럽게하고[smoothening, 소위 필르밍(filming)으로 칭함]그 위에 진공 증착이나 그와 비슷한 방법에 의해 Al을 피착함으로써 메탈 백이 준비된다.
또한 전면 플레이트(86)에는, 도면에 도시되지 않은 투명한 전극이 형광막(84)의 외부 표면[글래스 기판(83)면] 상에 제공될 수 있다.
상술한 융해-밀봉에서, 컬러 디스플레이에 대해, 컬러 인광체들이 전자 방출 소자와 각각 직면하게 되도록 위치적으로 레지스터(register)되어야 한다.
도 13의 화상 형성 장치는 다음과 같이 제작될 수 있다.
수용체(88)는 상술한 안정화 처리에서와 같은 방식으로 적절한 가열과 함께 이온 펌프 및 흡착 펌프 등의 오일이 없는 배출 장치에 의해 배출구를 통해 10-7Torr 정도의 진공도까지 비워지고, 밀봉된다. 밀봉후 수용체(88) 내의 진공을 유지하기 위해, 게터 처리(getter treatment)가 수행될 수 있다. 게터 처리에서, 수용체(88) 내의 정해진 위치에 배치된 도면에 도시되지 않은 게터는 저항 가열(resistance heating), 고-주파 가열, 또는 증착막을 형성하기 위한 유사한 가열 방법에 의해 수용체(88) 밀봉 이전 또는 이후에 즉각적으로 가열된다.
일반적으로 게터(getter)는 주로 Ba 또는 그와 비슷한 것으로 구성된다. 증착막은, 예를 들면, 수용체(88) 내의 흡착에 의해 10-5내지 10-7Torr의 진공도를 유지한다.
도 15를 참조하여 단순 매트릭스 배열의 전자원 기판을 사용한 디스플레이 패널에서 NTSC 시스템의 텔레비젼 신호에 기초된 텔레비젼 디스플레이를 위한 구동 회로 구성의 일 예가 설명된다. 도 15에서, 참조 번호 101은 화상 디스플레이 패널을, 102는 구동 회로, 103은 제어 회로, 104는 쉬프트 레지스터, 105는 라인 메모리, 106은 동기 신호 분리 회로, 그리고 107은 변조 신호 발생기를 나타내고, 표시 Vx와 Va는 각각 DC 소오스를 나타낸다.
디스플레이 패널 101은 단자들 Dox1, ..., Doxm, 단자들 Doy1, ..., Doyn, 그리고 고전압 단자 Hv를 통해 외부 전기 회로와 접속된다. 스캔닝 신호들은 단자들 전자원을 구동하기 위해 Dox1, ..., Doxm에 라인-바이-라인( 한 라인에 N개 소자들이 있음)으로, 즉, M행 N열의 매트릭스로 배선된 표면 도전형 전자 방출원에, 인가된다.
변조 신호들은 상기 스캔닝 신호들에 의해 선택된 표면 도전형 전자 방출 소자들의 한 라인에 있는 각 소자들의 전자 빔 출력을 제어하기 위해 단자들 Doy1, ..., Doyn로 인가된다. 예를 들면, 10 kV의 DC 전압이 DC 전압원으로부터 고전압 단자 Hv로 인가된다. 이 전압은 인광체를 여기(exit)시키기 위해 전자 방출 소자에 의해 방출된 전자빔에 충분한 에너지를 주는 가속 전압이다.
스캐닝 회로(102)는 내부에 S1, ..., Sm으로 개략적으로 표시한 M개의 스위칭 소자들을 갖는다. 각 스위칭 소자들은 DC 전압원 Vx의 출력 전압과 그라운드 레벨인 0 V 중에 하나를 선택하고, 디스플레이 패널(101)의 단자들 Dx1, ..., Dxm 중 임의의 것에 전기적으로 접속된다. 스위칭 소자들 S1, ..., Sm은 제어 회로(103)로부터 출력된 제어 신호 Tscan에 따라 기능하고, FET와 같은 스위칭 소자들의 조합을 포함할 수 있다.
이 예에서 DC 전압원 Vx는 스캔되지 않을 소자들이 표면 도전형 전자 방출 소자들의 특징에 따른 전자 방출 임계 전압보다 낮은 전압에서 유지하기 위해 일정 전압을 출력하도록 설정된다.
제어 회로(103)는 외부로부터 인가된 화상 신호들에 따라 적합한 디스플레이를 수행하도록 각 섹션들(sections)의 동작을 부합(match)시키는 기능을 한다. 제어 회로(103)는 동기 신호 Tsync에 따라 제어 신호 Tscan, Tsft, 그리고 Tmry를 발생한다.
동기 신호 분리 회로(106)는 외부로부터 입력된 NTSC 시스템의 텔레비젼 신호들을 동기 신호 성분과 휘도 신호 성분으로 분리하여, 정상 주파수 분리 회로(필터)로 구성된다. 상기 분리 신호들은 동기 신호 분리 회로(106)에 의해서 수직 동기 신호들과 수평 동기 신호들로 분리된다. 상기 동기 신호들은 도면 중에서 Tsync 신호들로써 도시된다. 상기 텔레비젼 신호들로부터 분리된 화상 휘도 신호 성분은 DATA 신호들로써 도시된다. 상기 DATA 신호들은 시프트 레지스터(shift resister, 104)로 인가된다.
시프트 레지스터(104)는 제어 회로(103)로부터 인가된 제어 신호 Tsft에 따라서 화상 각각에 대해서 시간순으로 연속적으로 입력된 상기 DATA 신호들을 직/병렬 변환한다[제어 신호 Tsft는 시프트 레지스터(104)의 시프트 시계로 고려할 수 있다]. 한 라인(N 전자 방출 소자들의 구동 데이터에 대응한)에 대한 직/병렬 변환 후, 상기 데이터는 시프트 레지스터(104)로부터 Id1, ..., Idn의 N 개의 병렬 신호들로서 출력된다.
라인 메모리(105)는 단지 필요 시간에 대해서 한 라인을 위한 화상 데이터를 기억하기 위한 기억 장치이며, 제어 신호(103)로부터 보내진 제어 신호 Tmry에 따라서 Id1, ..., Idn의 내용을 기억한다. 상기 기억된 내용은 변조 신호 발생기(107)로 인가되는 I′d1, ..., I′dn으로서 출력된다.
변조 신호 발생기(107)는 화상 데이터 I′d1, ..., I′dn에 적절하게 대응하는 각각의 전자 방출 소자들을 구동하고 변조하기 위한 신호원이다. 상기 출력 신호들은 디스플레이 패널(101)의 전자 방출 소자들로 단자들 Doy1, ..., Doyn을 통하여 인가된다.
본 발명의 표면 도전형 전자 방출 소자는 방전 전류 Ie 이하에서 중요한 특징을 갖는다. 전자 방출에서 정확한 임계 전압 Vth가 그것이다. 상기 소자에 인가되는 전압이 단지 Vth 보다 더 높은 전압에 따를 때, 상기 전자 방출은 일어난다. 그러므로, Vth 이하 전압의 인가에 의해서는 전자 방출은 일어나지 않으며, 따라서 전자 빔은 단지 Vth 이상인 전압의 인가에 의해서만 방출된다. 전자 방출 임계 전압 이상의 전압의 인가될 때, 방출 전류는 상기 소자에 인가되는 전압의 변화에 따라서 변한다. 그러므로, 상기 소자로 펄스 전압을 인가하는데 있어서, 전자 방출 전압 이하의 전압에서는 전자 방출이 일어나지 않으며, 따라서 전자 방출은 상기 전자 방출 임계 전압 이상의 전압에서 출력된다. 상기 전자 빔 출력의 강도는 파동 높이 Vm을 변화시킴으로써 제어될 수 있다. 상기 전자 빔 출력의 총전하량은 펄스 폭 Pw를 변화시킴으로써 제어될 수 있다.
그러므로, 전압 변조 방법, 펄스 폭 변조 방법 등의 방법으로써 입력 신호들에 대응하여 전자 방출 소자는 변조될 수 있다. 전압 변조 방법에서는, 변조 신호 발생기(107)는 일정한 길이의 전압 펄스를 발생시키는 전압 변조형 회로를 사용하여, 입력 데이터에 따라서 적절하게 펄스의 파동 높이를 변조할 수 있다.
펄스 폭 변조 방법에서는, 변조 신호 발생기(107)는 일정한 파동 높이의 전압 펄스를 발생시키는 펄스 폭 변조형 회로를 사용하여, 입력 데이터에 따라서 적절하게 전압 펄스의 펄스 폭을 변조할 수 있다.
화상 신호의 직/병렬 변환 및 기억이 설정된 속도로 진행된다면, 시프트 레지스터(104) 및 라인 메모리(105)는 디지털 신호 시스템이나 아날로그 신호 시스템일 수 있다.
디지털 신호 시스템에서, 동기 신호 분리 회로(106)로부터의 출력 신호 DATA는 디지털 신호들로 변환될 수 있으며, 상기 변환은 회로(106)의 출력 부분이 구비된 A/D 변환기에 의해서 행해질 수 있다. 변조 신호 발생기(107)에 사용되는 회로는 라인 메모리(105)의 출력 신호들, 디지털 또는 아날로그의 종류에 경미하게 의존한다는 것이 다르다. 디지털 신호들을 사용하는 전압 변조 시스템에서, 변조 신호 발생기(107)는 D/A 변환 회로를 사용할 수 있으며, 필요에 따라 증폭 회로 등을 부가적으로 사용할 수 있다. 펄스 변조 시스템에서, 변조 신호 발생기(107)는 고속 발진기, 발진기의 출력 파동수를 계수하기 위한 계수기 및 상기 메모리의 출력과 상기 계수기의 출력을 비교하기 위한 비교기로 조합된 회로를 사용할 수 있다. 필요하다면, 비교기로부터 표면 도전형 전자 방출 소자의 구동 전압으로 펄스 변조된 변조 신호들의 전압을 증폭하기 위해 증폭기가 부가될 수 있다.
아날로그 신호를 사용하는 전압 변조 시스템에서, 상기 변조 신호 발생기(107)는 OP 증폭기 등을 포함하는 증폭 회로를 사용할 수 있다. 필요하다면, 레벨 시프트 회로가 상기 증폭 회로에 부가될 수 있다. 펄스 폭 변조 시스템에서, 전압 제어형 발진 회로(VCO)가 사용될 수 있으며, 필요하다면 상기 전압을 전자 방출 소자의 구동 전압으로 증폭하기 위한 증폭기를 사용할 수 있다.
상술한 구조의 디스플레이 패널에서, 외부 단자들(Dox1, ... Doxm, 및 Doy1, ... Doym)을 통한 전압의 인가에 의해서 개개의 전자 방출 소자들로 전압 방출을 일으킨다. 고 전압은 고 전압 단자(Hv)를 통하여 메탈 백(metal back)이나 투명 전극으로 전자 빔을 가속하기 위하여 인가된다. 상기 가속된 전자들은 형광막(84)과 충돌하여, 화상 형성을 위한 광 방출을 일으킨다.
본 명세서에서 설명되는 화상 형성 장치의 구성은 단지 예일 뿐이며, 본 발명의 기술적 사상에 근거하여 다양한 방법으로 변형될 수 있다. 신호는 상술한 설명에서는 NTSC 시스템에 의해서 입력되지만, 상기 신호 입력 방법은 거기에 제한되지 않으며, 더 많은 스캐닝 라인들을 사용한 PAL 시스템들, SECAM 시스템들 및 다른 TV 신호 시스템들(즉, MUSE 시스템에 의해서 정형화된 고화질 TV)을 포함한다.
전자원 기판 및 화상 형성 장치의 사다리 배열형은 도 16을 참조하여 설명한다.
도 16은 사다리 배열형 전자원 기판의 일례를 개략적으로 도시한다. 도 16에서, 번호 110은 전자원 기판을 표시하며, 번호 111은 전자 방출 소자를 표시한다. 공통 와이어링 112(Dx1, ..., Dx10)는 전자 방출 소자들(111)을 접속한다. 다수의 전자 방출 소자들(111)은 X 방향(소자 라인)으로 병렬로 배치된다. 개개의 상기 소자 라인들은 구동 전압의 인가-전자 빔 방출을 일으키는 전자 방출 임계 전압 이상의 전압을 소자 라인에 인가 및 전자 빔 방출을 일으킬 수 없는 전자 방출 임계 전압 이하의 전압을 소자 라인에 인가-에 의해서 독립적으로 구동된다. 상기 소자 라인들 사이의 공통 와이어링(Dx2, ..., Dx9), 예를 들어 Dx2와 Dx3은 같은 와이어링일 수 있다.
도 12의 전자원을 대치한 도 16의 전자원 기판은 도 13에 도시된 바와 같이 같은 방식으로 화상 형성 장치를 구성할 수 있다.
이하에서는, 본 발명을 실시예의 참조하에 더 상세하게 설명한다.
[실시예 1]
도 1은 본 발명의 최상의 특징을 묘사한 다이어그램이며, 다수의 잉크 분사식 헤드를 사용하는 소자로서 전자원 기판을 생성하기 위한 방법을 도시한다. 도 2는 도 1을 확대 도시하였으며, 확대된 크기로 기판(1) 그리고 상기 잉크 분사식 헤드들과 상기 소자 전극 부분들 사이의 소자 및 액체의 피착 상태를 개략적으로 도시한다. 도 3a, 3b, 4a 및 4b는 잉크 분사식 헤드들과 액체의 피착 동안의 기판의 상대적인 운동을 도시하는 다이어그램이다.
전자원 기판을 생성하기 위한 방법의 단계들을 도 1, 2, 3a, 3b, 4a 및 4b를 주로 참조하여 단계들의 발생 순서로 설명한다.
본 실시예에 있어서, 기판의 크기는 종래의 크기의 약 2배이며, 전자 방출 소자 부분을 m×n 영역들로 동일하게 분할한 개수는 4로 설정한다. 도 1에 도시된 바와 같이, 9는 전도성 박막의 형성을 준비하는 그 위의 전자원 기판(61)을 지지하는 스테이지를 표시한다. 여기서, 10은 전자 방출 소자 영역을 표시한다. 상기 부분은 2×2, 즉 4개의 영역들로 균등하게 분할된다. 상기 균등하게 분할된 영역들은 제각기 4개의 잉크 분사식 헤드들에 대응한다.
상기 헤드 및 상기 소자 부분을 부분적으로 확대하여 도시한 것이 도 2이다. 상기 전자원 기판 상의 표면 도전형 전자 방출 소자는 실시예의 형태에서 상술한 바와 같이 동일한 구조를 갖는다. 구성 소자는 도 8에 도시된 것과 동일하며, 기판(1), 소자 전극들(2와 3) 및 전도성 박막(미세 입자막, 4)으로 구성된다.
상기 전자원 기판의 제조 절차를 이하에서 간략하게 설명한다.
첫번째로, 글래스 기판은 절연 기판으로서 사용된다. 상기 글래스 기판은 예를 들어 유기 솔벤트(organic solvent)로 철저하게 세척한 후, 120℃로 건조 오븐에서 건조한다. 상기 기판 상에서, 각각의 폭이 500μm 및 분리 간격이 20μm인 다수의 소자 전극들의 쌍들이 Pt 막(2000Å)과 함께 형성되며, 상기 전극들은 와이어링에 의해서 상호 접속된다. 도 6에 도시된 바와 같이 구성된 매트릭스 와이어링이 상기 와이어링으로서 선택된다.
액체용 원료로서 사용되는 용액은 중량 농도 0.05%의 폴리비닐 알콜, 중량 농도 15%의 2-프로판올, 중량 농도 1%의 에틸렌글리콜 및 팔라듐 중량 농도 0.15%의 팔라듐 아세테이트-에탄올 아민 복합체[Pd(NH2CH2CH2OH)4(CH3COO)2]의 수용액을 용해함으로써 얻어진다. 상기 잉크 분사식 헤드들에 대해서, 열 에너지에 의해서 상기 수용액에서 버블을 발생시키고 버블의 형성에 의해서 상기 수용액의 방출을 야기하는 버블 분사의 원리가 활용된다.
여기서는, 균등하게 4개로 분할된 전자 방출 영역들에 개별적으로 대응하는 4개의 잉크 분사식 헤드들의 사용에 의해서 액체를 도착(deposit)하는 방법을 도 3a, 3b, 4a, 4b를 참조하여 하나의 헤드의 사용에 의한 작은 기판들을 도착하기 위한 종래의 방법과 비교하여 이하에서 설명한다. 상기 도면들에서, 6은 잉크 분사식 헤드를 표시한다. 도 3a와 3b는 상기 기판(61)에 대하여 X 방향 및 Y 방향으로 소자 부분의 우상에 위치된 헤드의 운동에 기인하는 소자 영역(10)의 구성 소자 부분들 상의 액체를 도착하기 위해 한개의 헤드에 의존하는 경우를 도시한다(도 3a). 상기 경우의 X 및 Y의 구동 동작(stroke)은 도 3b에서 13 및 14로 표시된다. 도착은 Y 방향으로 운동을 하며, 그동안 X 방향으로 스캐닝을 반복함에 의해서 달성된다. 상기 구동은 상기 기판 측 상의 스테이지를 구동함으로써 발생된다.
도 4a 및 4b는 도 3a 및 3b의 기판에 비해 거의 2배의 외곽 크기를 갖는데, 소자 영역(10)은 상술한 기판의 소자 영역의 정확히 두배이다. 상기 소자 영역(10)은 2×2 또는 4개의 영역들로 균등하게 분할된다. 상기 균등하게 분할된 영역들은 제각기 4개의 잉크 분사식 헤드들 전체에 대응한다. X 방향(11) 및 Y 방향(12)으로의 상기 헤드들과 상기 기판들 사이의 상대 운동들은 구동 속력 및 구동 거리에 의하면 4개의 헤드들 사이에서 동등하다.
상기 동일한 상대 운동들이 헤드 구동이나 기판 측 스테이지 구동에 의해서 달성되는데 비해, 본 실시예는 기판 측을 구동하며, 그동안 헤드 측을 고정하도록 의도된다(도 4a).
스테이지를 구동하기 위한 확실한 방법으로서, 본 발명은 X 방향으로 구동하기 위한 LAB(linear air bearing)를 사용하는 방법과 Y 방향으로 구동하기 위한 볼 베어링(ball bearing)을 사용하는 방법을 채택하였다. 소자 영역의 전체 표면을 지나는 액체의 도착이 Y 방향으로 운동을 하는 중에 X 방향으로 스캔을 반복하기 때문에, X 측 상에서 사용되는 더 빠르고 더 정밀한 LAB 동작과 Y 측 상에서 사용되는 더 저렴하고 더 용이하게 취급할 수 있는 볼 베어링의 조합을 선택하였으며, 따라서 X 측에서의 구동이 더 빠르고 더 정밀하게 동작될 수 있는 구동 수단이 요구된다. X 측 및 Y 측 상에 모두 LAB를 채택하는 것도 당연히 가능하다. 상기 두 측들에 기인하는 상기 기능들이 완전히 충족되는 한, 양 측 상에 볼 베어링의 원리를 채택하는 것 역시 가능하다.
상술한 바와 같이 본 실시예는 4개의 헤드를 사용하였다. 상기 헤드들의 부착 동안에 일어날 수 있는 오류를 보정하기 위하여, 상기 헤드들의 부착에 의해서 만들어진 이들 4개의 헤드들의 위치적 관계는 상기 영역 소자에 액체를 도착 하기 전에 조절된다. 상기 실시예에서, 기판 상의 소자 영역 외측에 액체의 도착을 행하고, 상기 기판 상에 실린 개개의 헤드들로부터 액체가 배출되는 위치를 측정하며, 한개의 선택된 헤드의 위치에 대한 다른 헤드들의 위치를 조절하여 상기 조절을 수행함으로써, 정확한 위치에 액체가 도착되게 할 수 있다.
도 4b에 도시된 바와 같은 4개의 균일하게 분할된 영역들에 대응하는 헤드들이 개개의 영역들을 코팅하는 동작을 책임지기 때문에, 도 3b에 도시된 종래의 단일 헤드의 구동 동작(13과 14)과 전체적으로 동일한 동작으로 동일한 시간 동안 표면 면적에서 4배 및 그 크기 면에서 2배로 4개의 분할된 영역들을 코팅할 수 있다. 더우기, 종래의 구동 속력과 동작에 사용되는 구동 메카니즘은 본 명세서에서 그 수정되지 않은 형태로 사용될 수 있다.
상술한 모든 장치들은 CPU에 의해서 총체적으로 제어된다. CPU가 모든 장치들을 제어하기 위하여, XY 스테이지를 구동하기 위해 작동하는 상기 LAB(linear air bearing) 및 상기 볼 베어링은 X 방향 구동 회로 및 Y 방향 구동 회로를 경유하여 접속된다. 상기 잉크 분사식 헤드들은 헤드 구동 회로들을 경유하여 상기 CPU에 접속된다. 또한, XY 스테이지의 위치를 감지하기 위한 X 측 레이저 길이 미터 및 Y 측 레이저 길이 미터가 또한 상기 CPU에 접속되어, XY 위치 상의 정보를 상기 CPU에 입력하도록 동작한다.
상기 CPU에 기억된 구성 소자들의 좌표를 참조하여 상기 스테이지의 위치에 대한 정보를 분석하는 동안, X 측 레이저 길이 미터 및 Y 측 레이저 길이 미터로부터 상기 스테이지의 위치에 대한 정보가 입력된 상기 CPU는 상기 헤드 구동 회로를 경유하여 상기 잉크 분사식 헤드들을 통해 개개의 소자들 상에 액체의 도착을 실시한다. 액체를 도착하는 신호를 상기 헤드들로 전송하는 시간은 상기 스테이지의 운동 속력 및 상기 헤드들로부터 상기 기판들로의 액체의 체공 시간을 고려하여 결정된다.
상기 소자 전극들 사이의 간격 부분들에 대해서, 4개의 겹쳐진 액체의 도착들이 종래의 상태에서와 같은 방식으로 순차적으로 실시된다. 상기 경우에, 한개의 소자에 액체의 도착 시간은 종래의 조건에서와 같다. 그 위에 액체를 도착한 후의, 상기 소자 전극 기판은 상기 유기 기판을 제거하도록 가열 오븐에서 350℃에서 20분 동안 가열된다. 그 결과, 산화 팔라듐(PbO)의 미세 입자들로 구성된 전도성 박막이 상기 소자 전극 부분 상에 형성된다.
가열의 결과 생성된 실린더는 지름 100μm 정도와 막 두께 150Å 정도로 측정된다. 최종 소자 길이는 약 100μm 정도이다.
상술한 절차에 의해서, 종래의 기판에 비해 4배 크기의 소자 형성 영역을 갖는 대 면적 기판 상의 액체의 도착이 종래의 조건과 같은 시간에 종래의 구동 메카니즘에 의해서 달성될 수 있다.
또한, 전도성 박막이 형성되어지는 상기 소자 전극들(2와 3) 사이에 전압을 인가함으로써, 상기 전도성 박막은 에너자이제이션(energization) 형성 처리되며, 따라서 전자 방출 부분을 형성하게된다. 상기 처리로 한 집단의 표면 도전형 전자 방출 소자들을 갖는 전자원 기판의 제조가 종결된다.
상술한 실시예 1에서 설명된 방법에 의해 제조된 대 영역 전자원 기판은 종래의 전자원 기판과 같은 정도의 전자 방출 특성을 갖는 것이 발견된다.
[실시예 2]
실시예 2는 본 발명에 의해 의도된 제조 방법으로써 얻어지는 표면 도전형 전자 방출 소자를 구비하는 화상 형성 장치의 생산을 위한 방법을 설명하는 것을 목적으로 한다. 상기 실시예는 도 7에 도시된 바와 같이 다수의 종렬로 배치되며, 사다리식 배선에 접속되는 전극들을 사용한다.
표면 도전형 전자 방출 소자의 제조 방법은 실시예 1과 기본적인 개념면에서 동일하다. 전자 방출 소자를 2×2, 즉 4개의 영역들로 균일하게 분할하고 상기 균일하게 분할된 영역들에 대응하는 4개의 잉크 분사식 헤드들을 배치하는 원리가 채택된다.
액체용 원료로서, 유기 솔벤트형 팔라듐 아세테이트-비스디프로필 아민 복합체의 부틸 아세테이트 솔벤트가 사용된다. 잉크 분사식 헤드들은 피에조 분사(piezzo jet)의 원리에 의해서 동작되도록 채택된다. 팔라듐 아세테이트-에탄올 아민 복합체의 수용액과 실시예 1에서 사용되었던 버블 분사 원리의 잉크 분사식 헤드들이 지장없이 본 실시예에서 사용될 수 있다.
종래의 절차에서와 동일한 구동 메카니즘 및 동일한 시간에 크기면에서는 2배, 표면 면적면에서는 4배로 효과적으로 처리될 수 있다.
또한, 전도성 박막이 형성되어지는 상기 소자 전극들(2와 3) 사이에 전압을 인가함으로써, 상기 전도성 박막은 에너자이제이션(energization) 처리되며, 따라서 전자 방출 부분을 형성하게된다. 상기 처리로 한 집단의 표면 도전형 전자 방출 소자들을 갖는 전자원 기판의 제조가 종결된다.
상기 전자원 기판은 그 위에 도 13에 도시된 바와 같이 전면 플레이트(86), 지지 프레임(82) 및 배면 플레이트(81)를 갖는 엔벨로퍼(88), 진공 실드(vacuum sealed)가 형성되며, 이 때 도 15에 도시된 바와 같이 NTSC 시스템의 텔레비젼 신호에 기초하여 텔레비젼 디스플레이를 수행하기 위한 구동 회로를 갖는 화상 형성 장치로 제조될 수 있다.
상술한 실시예 2에서 설명된 방법에 의해 제조된 상기 대 영역 화상 형성 장치는 전체 스크린을 4배로 하여, 종래의 장치에 의해서 얻어지는 것과 같은 정도의 화질로 생산할 수 있다.
[실시예 3]
본 발명의 제3 실시예는 실시예 1에서와 같은 방식으로 기판을 4개의 영역들로 균일하게 분할하고 상기 4개의 분할된 영역들에 대응하게 다수의 노즐들을 제각기 구비하는 잉크 분사식 헤드들을 배치함으로써 전자원 기판을 제조하는 경우를 설명한다.
본 실시예는 567 mm × 420 mm의 영역에 총 1.05×106개의 전자 방출 소자들을 제조하는데, 상기 전자 방출 소자 영역은 X 방향으로 270μm의 피치로 배치된 2100 개의 소자들 및 Y 방향으로 840μm의 피치로 배치된 500 개의 소자들을 갖는다.
본 실시예에서, 상기 전자 방출 소자 영역은 2×2, 즉 4개로 균일하게 분할되며, 상기 전자 방출 소자 영역의 액체의 도착에 앞서서 4개의 분할된 영역들에 대응하도록, 50 개의 노즐을 제각기 갖는 잉크 분사식 헤드들이 배치된다.
상기 분할된 영역들은 총 262500 개의 정렬된 소자들을 갖는데, 즉 X 방향으로 1050 개의 소자들 및 Y 방향으로 250 개의 소자들을 갖는다. 본 실시예에서 사용되는 상기 헤드들은 Y 방향에서의 소자들처럼 840μm의 동일한 피치를 갖는 간격으로 배치된 50개의 노즐을 제각기 갖는다. 상기 기판의 Y 방향으로 헤드들의 노즐들의 배치 방향을 정렬하게 하는 동안 액체의 도착을 수행함으로써, Y 방향으로 50개의 소자들 상의 액체의 도착은 X 방향에서 만들어진 한개의 스캔에서 실현될 수 있다. 실시예 1과 유사한 방법으로, 상기 헤드들의 부착 동안에 일어날 수 있는 오류를 보정하기 위하여, 상기 헤드들의 부착에 의해서 만들어진 이들 4개의 헤드들의 위치적 관계는 상기 영역 소자에 액체를 도착 하기 전에 조정된다. 상기 실시예에서는, 헤드들이 50개의 노즐을 갖기 때문에, 상기 4개의 헤드들의 위치적 관계의 조정은 기판 상에 배치된 50개의 노즐들로부터 액체가 배출될 때 형성되는 도트들의 중력적 위치를 측정함으로써, 그리고 한개의 선택된 헤드의 위치에 대해서 상기 헤드들의 위치를 조정함으로써 실시되어진다. 상기 실시예에서, 상기 헤드들의 위치들을 조정하기 위한 액체는 기판 상의 상기 소자 영역의 외부에 도착된다. 그러나, 분리 기판을 사용함으로써, 상기 헤드들의 위치를 배타적으로 조정하는 것도 가능하다. 상기 도트들의 중력적 위치의 측정은 CCD로써 상기 도트들의 위치의 화상 데이터를 생성하여 인가하며, 화상 데이터를 처리하여 그 결과 그 위치들을 계산함으로써 실시된다.
본 실시예가 실시예 1과 유사하게 상기 헤드들과 상기 기판 사이의 상대 운동을 발생하는 상기 기판 측 상의 스테이지의 동작에 의존하기 때문에, 상기 4개의 잉크 분사식 헤드들은 상기 기판에 대해서 한 방향으로 동시에 움직일 수 있다.
상기 도착 동안 액체의 방출 시간의 제어 및 스테이지의 구동 방법은 실시예 1과 같은 방식으로 실행된다.
본 실시예에서 제조된 구성 소자들은 도 8a 및 8b를 참조하여 설명된 바와 같이 실시예와 같은 구조를 갖는다. 상기 구성 소자들이 도 6에 도시된 바와 같이 MTX형 와이어링으로 접속되도록 전자원 기판은 구성된다.
지금부터는, 상기 전자원 기판의 제조 절차를 간략하게 이하에서 설명한다.
첫번째로, 글래스 기판은 절연 기판으로서 사용된다. 상기 글래스 기판은 예를 들어 유기 솔벤트(organic solvent)로 철저하게 세척한 후, 120℃로 건조 오븐에서 건조한다. 상기 기판 상에서, 총 1.05×106개의 소자들, 즉 X 방향으로 270μm의 피치로 배치된 2100 개의 소자들 및 Y 방향으로 840μm의 피치로 배치된 500 개의 소자들을 형성하기 위해 필요한 각각의 폭이 100μm 및 분리 간격이 20μm인 다수의 전자 전극들의 쌍들이 Pt 막(두께 500Å)과 함께 형성되며, 상기 전극들은 관련된 와이어링들에 접속된다.
이 때, 액체의 도착이 상술한 방식으로 기판 상에 실시된다. 액체용 원료로서, 중량 농도 0.05%의 폴리비닐 알콜, 중량 농도 15%의 2-프로판올, 중량 농도 1%의 에틸렌글리콜 및 팔라듐 중량 농도 0.15%의 팔라듐 아세테이트-에탄올 아민 복합체[Pd(NH2CH2CH2OH)4(CH3COO)2]의 수용액을 용해함으로써 얻어진 수용액이 사용된다. 잉크 분사식 헤드들에 대해서는, 버블 분사의 원리가 적용된다. 소자 전극들 사이의 간격 부분에 대해서는, 4개의 겹쳐진 액체의 도착들이 종래의 상태에서와 같은 방식으로 순차적으로 실시된다. 상기 경우에, 한개의 소자에 액체의 도착 시간은 2.4초로 설정된다. 그 위에 액체를 도착한 후, 상기 소자 전극 기판은 상기 유기 기판을 제거하도록 가열 오븐에서 350℃로 20분 동안 가열되어, 그 결과 상기 소자 전극 부분 상에 산화 팔라듐(PbO)의 미세 입자들로 구성된 전도성 박막의 도트들을 형성한다. 가열 후, 상기 도트들은 대략 직경 100μm 및 두께 150Å 정도로 측정된다. 상기 소자의 최종 길이는 약 100μm이다.
또한, 전도성 박막이 형성되어지는 상기 소자 전극들(2와 3) 사이에 전압을 인가함으로써, 상기 전도성 박막은 에너자이제이션(energization) 형성 처리된다. 이 때, 상기 박막은 활성화(activating) 및 안정화 처리되며, 그 결과 전자원 기판으로 변환된다.
본 실시예에서 제조된 전자원 기판은 그 위에 전면 플레이트, 지지 프레임 및 배면 플레이트를 갖는 엔벨로퍼, 진공 실드(vacuum sealed)가 형성되며, 이 때 NTSC 시스템의 텔레비젼 신호에 기초하여 텔레비젼 디스플레이를 수행하기 위한 구동 회로를 접속함으로써 화상 형성 장치로 제조될 수 있다.
액체가 전자원 기판 상에 도착되는 영역들을 4 영역들로 균등하게 분할하며, 50개의 노즐을 제각기 갖는 잉크 분사식 헤드들이 상기 분할된 영역들에 대응하여 상기 기판에 대해 한 방향으로 모든 헤드들이 기판 동시 운동의 동작으로써 생성되기 때문에, 본 실시예는 기판의 표면 전체에 용액의 도착을 고도로 정밀하고도 빠르게 실시할 수 있다.
[실시예 4]
세척된 소다 석회 글래스 상에, 두께 500Å 및 분리 간격 20μm로 측정되는 Pt 막의 대향 전극들은 메트릭스의 형태로, 즉 칼럼 방향으로 배치되는 100개의 전극들 및 로우 방향으로 배치되는 100개의 전극들이 300μm 간격으로 하여 정렬되며, 상기 대향 전극들은 제각기 칼럼 방향 및 로우 방향으로 놓여진 와이어링에 접속된다. 상기 경우에서, 전도성 박막이 형성될 수 있는 범위(액체의 도착이 허용되는 영역)는 도 17에 도시된 바와 같이 120μm ×120μm로 설정된다.
특정한 범위 상에 한정되는 이유는 사용하는 잉크 분사식 헤드들을 통해 도착된 액체의 도트들이 직경 100μm, 액체가 목표물 상에 놓이는 정확도가 약 ±5μm, 스테이지가 접근되는 정확도가 약 ±5μm를 갖기 때문이다.
실시예 1에서와 같이 동일한 잉크 분사식 헤드 및 용액(팔라듐 아세테이트-에탄올 아민 복합체의 수용액)을 사용함으로써 상술한 바와 같이 기판 상에 4개의 균일하게 분할된 소자 부분들에 각각 액체가 4배로 도착될 때, 2초 미만의 간격으로 대부분의 액체를 도착함에 의해서 얻어지는 몇몇 소자들은 지나치게 큰 지름 및 와이어링과의 접속에 기인하는 분열에 민감한 도트들을 생성한다.
와이어링이 없는 기판의 샘플들 상에서 수행된 실시예에서, 생성된 도트들의 지름을 측정하였다. 그 측정 결과를 표 1에 도시한다.
도착의 간격 T(sec) 도트들의 지름(각 4개의 샘플)(μm)
0.4 114 110 112 110
0.6 108 110 110 114
0.8 110 110 112 108
1.0 110 114 114 108
1.2 112 108 114 110
1.4 114 108 110 112
1.6 108 106 110 106
1.8 112 108 110 110
2.0 102 100 104 102
2.2 102 100 100 100
2.4 100 102 100 100
2.6 102 100 100 100
상기 표는 23℃의 온도 및 45%의 습도의 환경에서 시간 간격을 T로 하여 소자 부분당 4배의 액체를 도착함으로써 4개의 소자들의 집합들을 변화시키며 생성된 도트들의 얻어진 지름의 측정 결과들을 도시한다. 부수적으로, 액체의 단 한번의 도착에 의해 생성된 도트들의 지름은 100μm로 측정된다. 적어도 2초의 간격으로 도착된 용액의 도트들은 한 번의 도착에 의해서 생성된 도트들의 지름과 거의 같은 지름을 갖지만, 1.8초를 초과하지 않는 간격으로 도착된 액체의 도트들은 한 번의 도착에 의해서 생성된 도트들의 지름과 비교해 더 큰 지름을 필연적으로 갖는다. 상기 결과들은 도착의 간격 T가 1.8초를 초과하지 않는 곳에서는, 용액이 와이어링에 접촉하여 상기 도트들이 변형되고 가열 후 기판의 소자들이 나쁜 분포의 저항을 보일 가능성을 상술한 와이어링을 구비하는 기판들은 갖는다. 대조적으로, 적어도 2초의 시간 간격으로 액체의 도착하는 와이어링을 구비한 기판들을 사용함으로써, 전자원 기판의 소자들이 와이어링과 액체의 접촉에 기인하는 변형이 없으며, 가열 후에 균일한 저항 분포를 얻을 수 있는 전자원 기판을 본 실시예는 생산할 수 있다. 상기와 같은 기판을 사용하는 화상 디스플레이 장치는 스크린에서 전적으로 만족스러운 루미넌스를 보인다.
상술한 바와 같이 상기 실시예는 전자 방출 소자 영역을 2×2 또는 4개의 영역들로 균등하게 분할하였다. 그러나, 본 발명은 실제 사용되는 구동의 종류, 기판의 크기 및 소자 영역의 크기에 의존하여 임의로 변화되는 상기 분할의 방식을 허용한다. 예를 들면, 상기 분할은 도 5(소자 영역을 10으로 표시함)에 도시된 바와 같이 m×n 영역으로 될 수 있다. 원료 처리량(throughput)이 수자들(m과 n)이 증가함에 따라서 증가될수 있는 반면에, 소자 부분당 다수의 라운드들 상에서 수행되는 액체의 도착은 상응하는 주의를 요한다. 한 라운드의 도착에 의해서 생성된 도트들의 지름과 같은 지름을 갖는 도트들을 형성하기 위해서, 다수의 라운드들의 도착은 온도, 습도 및 솔벤트의 배합에 의해 결정되는 간격을 초과하는 간격을 두어야 한다. 그러므로, 상술한 간격을 허용하는 패턴과 분할 수를 사용함으로써 전도성 박막의 도착을 실행할 수도 있다.
본 명세서에 포함된 상기 발명은 전자원 기판 상에 전자 방출 소자의 전도성막의 형성에서 액체의 도착이 상술한 바와 같이 종래의 구동 메카니즘을 사용함으로써 짧은 처리 시간 동안 종결되도록 한다. 또한, 액체의 도착이 종래의 구동 메카니즘을 사용함으로써 큰 면적 영역 상에서 수행되도록 한다.
또한, 본 명세서에 포함된 상기 발명은 상기 막의 형성 동안 전도성막의 가능한 변형을 억제할 수 있다.
그러므로, 본 발명은 본 발명에 따른 전자원 기판 및 표면 도전형 전자 방출 소자의 제조 공정의 원료 처리량을 향상시킬 수 있으며, 원가 절감을 실현할 수 있다. 또한, 높은 균일도 및 고성능을 갖는 전력원 및 화상 형성 장치를 제공할 수 있다.

Claims (16)

  1. 간격을 두고 대응되게 배치된 소자 전극들 한쌍을 제각기 갖는 복수의 전자 방출 소자들, 상기 간격 내에 배치되며 상기 한쌍의 소자 전극들 모두에 접속된 전도성막 및 상기 전도성막에 형성된 전자 방출 부분을 그 위에 갖는 전자원 기판을 생성하기 위한 공정에 있어서, 상기 공정은 금속 원소를 포함하는 액체 상태의 용액을 기판 상의 전도성막 형성 영역들에 인가하여 전도성막을 형성하는 단계를 포함하되, 최소한 한 개의 액체 배출구는 다수의 전도성막 형성 부분들을 제각기 갖는 다수의 영역들에 각각 대응되게 배치되고, 상기 액체 배출기들 및 상기 기판은 전도성막 형성 부분들 각각에 상기 액체를 최소한 한번 공급하기 위해 상대적으로 움직이는 전자원 기판을 생성하기 위한 공정.
  2. 제1항에 있어서, 상기 다수의 액체 배출구들의 상대적인 위치들을 상기 액체 배출구들과 상기 기판의 상대적인 운동으로 정해지는 전자원 기판을 생성하기 위한 공정.
  3. 제1항에 있어서, 상기 다수의 영역들은 제1 방향으로 및 상기 제1 방향에 평행하지 않는 제2 방향으로 상기 기판의 표면을 분할함으로써 형성된 부분 영역들인 전자원 기판을 생성하기 위한 공정.
  4. 제1항에 있어서, 상기 다수의 영역들이 서로 형태가 일치하는 전자원 기판을 생성하기 위한 공정.
  5. 제1항에 있어서, 상기 배출구를 갖는 헤드는 개개의 영역들에 대응하여 사용되는 전자원 기판을 생성하기 위한 공정.
  6. 제1항에 있어서, 액체는 전도성막 형성 부분에 최소한 두번 공급되고, 한 액체의 공급과 다음 액체 공급간의 시간 간격은 허용 한계 내에서 연속적으로 공급된 액체의 확산을 억제하기 위해 필요한 시간 길이 보다 더 긴 전자원 기판을 생성하기 위한 공정.
  7. 제6에 있어서, 상기 시간 간격은 1.8초 이상인 전자원 기판을 생성하기 위한 공정.
  8. 제1항에 있어서, 상기 액체는 잉크 분사식 시스템에 의해서 공급되는 전자원 기판을 생성하기 위한 공정.
  9. 제8항에 있어서, 상기 잉크 분사식 시스템은 용액에 버블들을 생성하기 위해 열 에너지를 사용하는 시스템이며, 상기 용액은 버블 형성에 의해서 방출되는 전자원 기판을 생성하기 위한 공정.
  10. 제8항에 있어서, 상기 잉크 분사식 시스템은 상기 용액을 방출하는데 피에조 소자를 사용하는 시스템인 전자원 기판을 생성하기 위한 공정.
  11. 간격을 두고 대응되게 배치된 소자 전극들 한쌍을 갖는 전자 방출 소자, 상기 간격 내에 배치되며 상기 한쌍의 소자 전극들 모두에 접속된 전도성막 및 상기 전도성막에 형성된 전자 방출 부분을 그 위에 갖는 전자원 기판을 생성하기 위한 공정에 있어서, 상기 공정은 한 액체의 공급과 다음 액체 공급간의 시간 간격이 허용 한계 내에서 연속적으로 공급된 액체의 확산을 억제하기 위해 필요한 시간 길이 보다 더 길게하여 액체를 전도성막 형성 부분에 최소한 두번 공급하는 전자원 기판을 생성하기 위한 공정.
  12. 제11항에 있어서, 상기 시간 간격은 1.8초 이상인 전자원 기판을 생성하기 위한 공정.
  13. 제11항에 있어서, 상기 액체는 잉크 분사식 시스템에 의해서 공급되는 전자원 기판을 생성하기 위한 공정.
  14. 제13항에 있어서, 상기 잉크 분사식 시스템은 용액에 버블들을 생성하기 위해 열 에너지를 사용하는 시스템이며, 상기 용액은 버블 형성에 의해서 방출되는 전자원 기판을 생성하기 위한 공정.
  15. 제13항에 있어서, 상기 잉크 분사식 시스템은 상기 용액을 방출하는데 피에조 소자를 사용하는 시스템인 전자원 기판을 생성하기 위한 공정.
  16. 간격을 두고 대응되게 배치된 소자 전극들 한쌍을 제각기 갖는 복수의 전자 방출 소자들, 상기 간격 내에 배치되며 상기 한쌍의 소자 전극들 모두에 접속된 전도성막, 전도성막에 형성된 전자 방출 부분 및 상기 전자 방출 소자로부터 방출된 전자들을 수신하기 위한 조사 수신 부재(irradiation-receiving member)를 그 위에 갖는 전자원 기판을 생성하기 위한 공정에 있어서, 상기 공정은 제1항 내지 제15항중 어느 한 항에 따른 단계들을 포함하는 전자원 기판을 생성하기 위한 공정.
KR10-1998-0009860A 1997-03-21 1998-03-21 전자원기판의제조방법 KR100378097B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8554797 1997-03-21
JP97-085547 1997-03-21
JP98-085065 1998-03-17
JP8506598A JP3352385B2 (ja) 1997-03-21 1998-03-17 電子源基板およびそれを用いた電子装置の製造方法

Publications (2)

Publication Number Publication Date
KR19980080528A true KR19980080528A (ko) 1998-11-25
KR100378097B1 KR100378097B1 (ko) 2003-07-16

Family

ID=26426092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0009860A KR100378097B1 (ko) 1997-03-21 1998-03-21 전자원기판의제조방법

Country Status (6)

Country Link
US (3) US6514559B1 (ko)
EP (1) EP0866486B1 (ko)
JP (1) JP3352385B2 (ko)
KR (1) KR100378097B1 (ko)
CN (1) CN1175458C (ko)
DE (1) DE69840462D1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352385B2 (ja) * 1997-03-21 2002-12-03 キヤノン株式会社 電子源基板およびそれを用いた電子装置の製造方法
JP3169926B2 (ja) * 1998-02-13 2001-05-28 キヤノン株式会社 電子源の製造方法
KR20010053303A (ko) * 1998-10-06 2001-06-25 미다라이 후지오 화상 디스플레이 장치의 제어 방법
EP1130617B1 (en) 1998-10-14 2011-06-15 Canon Kabushiki Kaisha Method of manufacturing an image-forming device
JP3697131B2 (ja) * 2000-02-21 2005-09-21 キヤノン株式会社 カラーフィルタの製造方法、製造装置、カラーフィルタを備えた表示装置の製造方法及び該表示装置を備えた装置の製造方法
US7091662B2 (en) * 2002-07-23 2006-08-15 Canon Kabushiki Kaisha Image display device and method of manufacturing the same
IL151354A (en) * 2002-08-20 2005-11-20 Zach Moshe Multi-printhead digital printer
US7482742B2 (en) 2004-03-10 2009-01-27 Canon Kabushiki Kaisha Electron source substrate with high-impedance portion, and image-forming apparatus
JP4393257B2 (ja) * 2004-04-15 2010-01-06 キヤノン株式会社 外囲器の製造方法および画像形成装置
US20060042316A1 (en) * 2004-08-24 2006-03-02 Canon Kabushiki Kaisha Method of manufacturing hermetically sealed container and image display apparatus
JP5072220B2 (ja) * 2005-12-06 2012-11-14 キヤノン株式会社 薄膜の製造方法及び電子放出素子の製造方法
US7972461B2 (en) 2007-06-27 2011-07-05 Canon Kabushiki Kaisha Hermetically sealed container and manufacturing method of image forming apparatus using the same
US7966743B2 (en) * 2007-07-31 2011-06-28 Eastman Kodak Company Micro-structured drying for inkjet printers
US20090237749A1 (en) * 2008-03-24 2009-09-24 Abb Ltd. Dynamic Set-Point Servo Control
JP2009272097A (ja) * 2008-05-02 2009-11-19 Canon Inc 電子源及び画像表示装置

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611077A (en) 1969-02-26 1971-10-05 Us Navy Thin film room-temperature electron emitter
US4566186A (en) 1984-06-29 1986-01-28 Tektronix, Inc. Multilayer interconnect circuitry using photoimageable dielectric
US4600137A (en) 1985-02-21 1986-07-15 Hollis Automation, Inc. Method and apparatus for mass soldering with subsequent reflow soldering
US4668533A (en) 1985-05-10 1987-05-26 E. I. Du Pont De Nemours And Company Ink jet printing of printed circuit boards
JPS62181490A (ja) 1986-02-05 1987-08-08 株式会社豊田自動織機製作所 インクジエツト方式によるプリント回路板の作成方法及びその装置
JPH0797696B2 (ja) 1986-07-05 1995-10-18 株式会社豊田自動織機製作所 ハイブリツドｉｃ基板と回路パタ−ン形成方法
JP2679036B2 (ja) 1986-12-18 1997-11-19 富士通株式会社 ガス放電パネルの製造方法
JPS63200041A (ja) 1987-02-14 1988-08-18 Toyota Autom Loom Works Ltd インクジエツト式ハイブリツドｉｃパタ−ン形成装置における配線不良検出装置
JPS645095A (en) 1987-06-26 1989-01-10 Tdk Corp Formation of conductive pattern
JPS6464290A (en) 1987-09-03 1989-03-10 Murata Manufacturing Co Conductor pattern forming method
US5023110A (en) 1988-05-02 1991-06-11 Canon Kabushiki Kaisha Process for producing electron emission device
JPH0687392B2 (ja) 1988-05-02 1994-11-02 キヤノン株式会社 電子放出素子の製造方法
JPH01296532A (ja) 1988-05-25 1989-11-29 Canon Inc 表面伝導形電子放出素子及び該素子の製造方法
JPH02247939A (ja) 1989-03-22 1990-10-03 Canon Inc 表面伝導形電子放出素子，該素子を用いた画像形成装置及び該素子の製造方法
US5114744A (en) 1989-08-21 1992-05-19 Hewlett-Packard Company Method for applying a conductive trace pattern to a substrate
US5275646A (en) 1990-06-27 1994-01-04 Domino Printing Sciences Plc Ink composition
DE4024545A1 (de) * 1990-08-02 1992-02-06 Boehringer Mannheim Gmbh Verfahren und vorrichtung zum dosierten zufuehren einer biochemischen analysefluessigkeit auf ein target
JPH04121702A (ja) 1990-09-13 1992-04-22 Mitsubishi Electric Corp カラーフィルタの形成方法
DE69231985T2 (de) 1991-05-09 2001-12-20 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung eines kristallinen Gold-Filmes
US5281635A (en) 1991-05-17 1994-01-25 Johnson Matthey Public Limited Company Precious metal composition
JP3072795B2 (ja) * 1991-10-08 2000-08-07 キヤノン株式会社 電子放出素子と該素子を用いた電子線発生装置及び画像形成装置
US5320250A (en) 1991-12-02 1994-06-14 Asymptotic Technologies, Inc. Method for rapid dispensing of minute quantities of viscous material
JP3205167B2 (ja) 1993-04-05 2001-09-04 キヤノン株式会社 電子源の製造方法及び画像形成装置の製造方法
US6005333A (en) * 1993-05-05 1999-12-21 Canon Kabushiki Kaisha Electron beam-generating device, and image-forming apparatus and recording apparatus employing the same
JP3453803B2 (ja) 1993-06-15 2003-10-06 株式会社日立製作所 電子回路基板の配線修正方法およびその装置
EP0658916B1 (en) 1993-11-09 1998-04-15 Canon Kabushiki Kaisha Image display apparatus
CA2137873C (en) * 1993-12-27 2000-01-25 Hideaki Mitsutake Electron source and electron beam apparatus
CA2540606C (en) 1993-12-27 2009-03-17 Canon Kabushiki Kaisha Electron-emitting device and method of manufacturing the same as well as electron source and image-forming apparatus
US5407473A (en) * 1993-12-29 1995-04-18 Matsushita Electric Industrial Co., Ltd. Conductive ink
US5498444A (en) 1994-02-28 1996-03-12 Microfab Technologies, Inc. Method for producing micro-optical components
CA2159292C (en) 1994-09-29 2000-12-12 Sotomitsu Ikeda Manufacture methods of electron-emitting device, electron source, and image-forming apparatus
JP3234730B2 (ja) 1994-12-16 2001-12-04 キヤノン株式会社 電子放出素子および電子源基板の製造方法
JP3241251B2 (ja) * 1994-12-16 2001-12-25 キヤノン株式会社 電子放出素子の製造方法及び電子源基板の製造方法
US5593499A (en) 1994-12-30 1997-01-14 Photocircuits Corporation Dual air knife for hot air solder levelling
JPH08271724A (ja) 1995-03-31 1996-10-18 Canon Inc カラーフィルタの製造装置及び製造方法及びカラーフィルタ及び液晶表示装置及びこの液晶表示装置を備えた装置
DE69629864T2 (de) * 1995-04-03 2004-07-15 Canon K.K. Verfahren zur Herstellung einer elektronenemittierende Vorrichtung, einer Elektronenquelle und eines Bilderzeugungsgerätes
EP0736890B1 (en) 1995-04-04 2002-07-31 Canon Kabushiki Kaisha Metal-containing compostition for forming electron-emitting device and methods of manufacturing electron-emitting device, electron source and image-forming apparatus
DE69619293T2 (de) * 1995-04-24 2002-08-22 DAINICHISEIKA COLOR & CHEMICALS MFG. CO., LTD. Zusammensetzung für eine Schwarzmatrix, Herstellung einer Schwarzmatrix und Gegenstand mit einer solchen Matrix
JP3241613B2 (ja) * 1995-10-12 2001-12-25 キヤノン株式会社 電子放出素子、電子源および画像形成装置の製造方法
US5650199A (en) 1995-11-22 1997-07-22 Aem, Inc. Method of making a multilayer electronic component with inter-layer conductor connection utilizing a conductive via forming ink
JP3302278B2 (ja) 1995-12-12 2002-07-15 キヤノン株式会社 電子放出素子の製造方法並びに該製造方法を用いた電子源及び画像形成装置の製造方法
US5743946A (en) * 1995-12-18 1998-04-28 Asahi Glass Company Ltd. Water-color ink composition and process for forming an inorganic coating film
JPH10326559A (ja) 1997-03-21 1998-12-08 Canon Inc プリント基板、電子放出素子、電子源、および画像形成装置の製造方法
JP3352385B2 (ja) * 1997-03-21 2002-12-03 キヤノン株式会社 電子源基板およびそれを用いた電子装置の製造方法
JPH1125851A (ja) 1997-05-09 1999-01-29 Canon Inc 電子源、その製造方法及び製造装置並びに画像形成装置及びその製造方法
US6220912B1 (en) 1997-05-09 2001-04-24 Canon Kabushiki Kaisha Method and apparatus for producing electron source using dispenser to produce electron emitting portions
ES2282102T3 (es) 1999-04-16 2007-10-16 3M Innovative Properties Company Medio receptor de chorro de tinta que tiene un inhibidor de migracion de la tinta de multiples etapas.
US6786589B2 (en) * 2002-03-27 2004-09-07 Konica Corporation Ink jet printer, ink jet head, and image forming method

Also Published As

Publication number Publication date
US7442405B2 (en) 2008-10-28
CN1175458C (zh) 2004-11-10
US6514559B1 (en) 2003-02-04
KR100378097B1 (ko) 2003-07-16
US20040213897A1 (en) 2004-10-28
DE69840462D1 (de) 2009-03-05
JPH10326558A (ja) 1998-12-08
EP0866486B1 (en) 2009-01-14
JP3352385B2 (ja) 2002-12-03
US20030026893A1 (en) 2003-02-06
CN1208945A (zh) 1999-02-24
EP0866486A3 (en) 1999-01-27
EP0866486A2 (en) 1998-09-23

Similar Documents

Publication Publication Date Title
KR100229232B1 (ko) 전자 방출 소자, 전자 소스 기판, 전자 소스, 디스플레이패널및화상형성장치,및그제조방법
US6613399B2 (en) Production processes of printed substrate, electron-emitting element, electron source and image-forming apparatus
US6220912B1 (en) Method and apparatus for producing electron source using dispenser to produce electron emitting portions
KR100378097B1 (ko) 전자원기판의제조방법
JP3169926B2 (ja) 電子源の製造方法
US6210245B1 (en) Method for producing electron source having electron emitting portions, and apparatus for producing electron source
KR100374273B1 (ko) 전자 방출 디바이스의 제조 방법, 전자원의 제조 방법, 및 화상 형성 장치의 제조 방법
JPH10283917A (ja) 電子放出素子の製造方法、電子放出素子、電子源基板、画像形成装置、および液滴付与装置
JP3428802B2 (ja) 電子源基板および画像形成装置の製造方法
JP3506660B2 (ja) 電子源基板の製造方法、該方法により製造された電子源基板及び該基板を用いた画像表示装置
JPH1125852A (ja) 電子源の製造方法、電子源、画像形成装置の製造方法、画像形成装置及び電子源基板の製造装置
JP3685458B2 (ja) インクジェット装置
JP3416376B2 (ja) 表面伝導型電子放出素子の製造方法並びにそれを用いた電子源基板および画像形成装置の製造方法
JP2001222945A (ja) 電子源基板の製造装置、電子源基板、該基板を用いた画像表示装置
JP3600232B2 (ja) 電子源基板の製造方法、該方法により製造された電子源基板及び該基板を用いた画像表示装置
JP3821643B2 (ja) 素子基板および表示装置
JP3397564B2 (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置の製造方法
JPH10312743A (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JP2004327460A (ja) 電子源基板の製造方法、該方法により製造された電子源基板及び該基板を製造するのに用いる溶液
JP2001307622A (ja) 電子源基板の製造方法、該方法により製造された電子源基板及び該基板を用いた画像表示装置
JPH10283910A (ja) 電子放出部形成用有機金属化合物、電子放出素子の製造方法、電子源、画像形成装置並びにこれらの製造方法
JP2001185022A (ja) 電子源基板の製造装置、電子源基板、該基板を用いた画像表示装置
JPH103851A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP2000082390A (ja) 電子放出素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee