KR19980068094A - 반도체 소자의 격리영역 형성방법 - Google Patents

반도체 소자의 격리영역 형성방법 Download PDF

Info

Publication number
KR19980068094A
KR19980068094A KR1019970004526A KR19970004526A KR19980068094A KR 19980068094 A KR19980068094 A KR 19980068094A KR 1019970004526 A KR1019970004526 A KR 1019970004526A KR 19970004526 A KR19970004526 A KR 19970004526A KR 19980068094 A KR19980068094 A KR 19980068094A
Authority
KR
South Korea
Prior art keywords
forming
oxide film
isolation region
semiconductor substrate
semiconductor device
Prior art date
Application number
KR1019970004526A
Other languages
English (en)
Inventor
서유완
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970004526A priority Critical patent/KR19980068094A/ko
Publication of KR19980068094A publication Critical patent/KR19980068094A/ko

Links

Landscapes

  • Element Separation (AREA)

Abstract

산화막을 이용하여 바이폴라 소자를 격리시키기에 알맞은 격리영역 형성방법에 관한 것으로 이와 같은 격리영역 형성방법은 반도체 기판에 메몰층 형성하는 공정과, 상기 반도체 기판의 소정영역에 산화막을 형성하는 공정과, 상기 산화막을 패터닝하여 격리막을 형성하는 공정과, 상기 반도체 기판에 에피층을 형성하는 공정을 포함하여 형성한다.

Description

반도체 소자의 격리영역 형성방법
본 발명은 반도체 소자에 대한 것으로 특히, 산화막을 이용하여 반도체 소자를 격리시키기에 알맞은 격리영역 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 격리영역 형성방법을 설명하면 다음과 같다.
도 1a 내지 1c는 종래 반도체 소자의 격리영역 형성방법을 나타낸 공정단면도이다.
종래 격리영역 형성방법은 바이폴라 트랜지스터를 형성할 때 사용되는 것으로 도 1a에 도시한 바와 같이 반도체 기판(1)의 소정영역에 메몰층(2)을 형성한 후 메몰층(2)이 형성된 반도체 기판(1)에 제 1 산화막(3)을 증착한다.
이후에 사진 식각으로 메몰층(2) 양측에 격리영역을 형성시킬 부분의 제 1 산화막(3)만 남겨두고 제 1 산화막(3)을 제거한다.
제 1 산화막(3)이 제거되어 드러난 반도체 기판(1)에 고농도 P형 이온을 주입하여 제 1 격리영역(4)을 형성한다.
도 1b에 도시한 바와 같이 남은 제 1 산화막(3)을 제거하고 전면에 에피층(5)을 성장시킨다.
도 1c에 도시한 바와 같이 전면에 제 2 산화막(6)을 증착시킨후 상기 제 1 격리영역(4) 상부의 제 2 산화막(6)을 이방성 식각하여 제거한다.
그리고 P형 불순물 이온을 상기 에피층(5)에 주입하여 제 2 격리영역(7)을 형성한다. 이때 제 2 격리영역(7)은 에피층(6)과 같은 높이를 갖고 형성된다.
다음에 반도체 기판(1)의 전면에 P형으로 도핑된 반도체층(8)을 형성한다.
상기와 같은 종래의 반도체 소자의 격리영역 형성방법은 다음과 같은 문제점이 있다.
첫째, 격리영역을 두 번의 과정을 거쳐서 형성하므로 공정이 복잡하여 생산성이 떨어진다.
둘째, 에피층 형성시 P형으로 형성된 제 1 격리영역에 의하여 에피층에 결정결함을 유발할 수 있어서 소자의 신뢰성이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 공정을 단순화하고 신뢰성이 있는 반도체 소자의 격리영역 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 1c는 종래 반도체 소자의 격리영역 형성방법을 나타낸 공정단면도
도 2a 내지 2c는 본 발명 반도체 소자의 격리영역 형성방법을 나타낸 공정단면도
*도면의 주요 부분에 대한 부호의 설명*
11: 반도체 기판12: 메몰층
13: 산화막14: 격리산화막
15: 에피층
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 격리영역 형성방법은 반도체 기판에 메몰층 형성하는 공정과, 상기 반도체 기판의 소정영역에 산화막을 형성하는 공정과, 상기 산화막을 패터닝하여 격리막을 형성하는 공정과, 상기 반도체 기판에 에피층을 형성하는 공정을 포함하여 형성하는 것을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체 소자의 격리영역 형성방법을 설명하면 다음과 같다.
도 2a 내지 2c는 본 발명 반도체 소자의 격리영역 형성방법을 나타낸 공정단면도이다.
본 발명은 바이폴라 트랜지스터의 격리영역을 형성하기 위한 방법에 대한 것으로 도 2a에 도시한 바와 같이 반도체 기판(11)의 소정 영역에 이온 주입으로 메몰층(12)을 형성한다.
다음에 반도체 기판(11)에 산화막(13)을 증착한다. 이때 산화막(13)은 습식 산화막으로 형성한다.
도 2b에 도시한 바와 같이 메몰층(12) 양측의 소정영역을 남겨두고 플라즈마를 이용한 이방성 식각으로 산화막(13)을 제거하여 격리산화막(14)을 형성한다.
도 2c에 도시한 바와 같이 대기압 상태에서 반도체 기판(11) 전면에 에피층(15)을 형성한다. 이때 에피층(15 )은 상기 격리산화막(14)과 같은 높이를 갖고 형성된다.
상기와 같은 본 발명 반도체 소자의 격리영역 형성방법은 다음과 같은 효과가 있다.
공정이 단순화 되어 생산성을 높일 수 있으며, 정확하고 미세한 격리영역의 형성이 가능하므로 미세(sub-micro) 공정에 적용할 수가 있다.

Claims (4)

  1. 반도체 기판에 메몰층 형성하는 공정과,
    상기 반도체 기판의 소정영역에 산화막을 형성하는 공정과,
    상기 산화막을 식각하여 격리막을 형성하는 공정과,
    상기 반도체 기판에 에피층을 형성하는 공정을 포함하여 형성하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  2. 제 1 항에 있어서, 상기 산화막은 습식산화막을 사용하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  3. 제 1 항에 있어서, 상기 산화막의 식각은 플라즈마를 이용한 이방성 식각으로 형성하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  4. 제 1 항에 있어서, 상기 에피층은 대기압 상태에서 형성하는 것을 특징으로 하는 반도체 소자의 격리영역 형성방법.
KR1019970004526A 1997-02-14 1997-02-14 반도체 소자의 격리영역 형성방법 KR19980068094A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004526A KR19980068094A (ko) 1997-02-14 1997-02-14 반도체 소자의 격리영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004526A KR19980068094A (ko) 1997-02-14 1997-02-14 반도체 소자의 격리영역 형성방법

Publications (1)

Publication Number Publication Date
KR19980068094A true KR19980068094A (ko) 1998-10-15

Family

ID=65984328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004526A KR19980068094A (ko) 1997-02-14 1997-02-14 반도체 소자의 격리영역 형성방법

Country Status (1)

Country Link
KR (1) KR19980068094A (ko)

Similar Documents

Publication Publication Date Title
US5637529A (en) Method for forming element isolation insulating film of semiconductor device
US4624047A (en) Fabrication process for a dielectric isolated complementary integrated circuit
JPH09289323A (ja) 半導体装置の製造方法
KR930011500B1 (ko) 반도체장치의 소자분리방법
KR910000020B1 (ko) 반도체장치의 제조방법
EP0622850B1 (en) Process for making an electrostatic discharge protect diode for silicon-on-insulator technology
JPS6252950B2 (ko)
KR19980068094A (ko) 반도체 소자의 격리영역 형성방법
KR100215841B1 (ko) 바이폴라소자 제조방법
KR910008978B1 (ko) 반도체 장치의 제조방법
KR100281890B1 (ko) 실리콘-온-인슐레이터 소자의 제조방법 및 그 구조
KR0131717B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR100209765B1 (ko) 바이모스 제조방법
KR960002742A (ko) 반도체소자의 제조방법
KR100373710B1 (ko) 반도체 소자의 얕은 트렌치 소자 분리 영역 형성 방법
KR100241053B1 (ko) 바이폴라 트랜지스터의 제조방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR930008540B1 (ko) 반도체장치의 소자분리방법
KR100332116B1 (ko) 바이폴라트랜지스터제조방법
KR100226743B1 (ko) 소자 격리층 형성 방법
KR0148297B1 (ko) 반도체 소자간의 격리방법
KR100344779B1 (ko) 반도체장치의 소자격리막 형성방법
KR0161841B1 (ko) 실리콘 산화막과 보론으로 도핑된 p+지역에 의한 반도체 소자의 격리방법
KR940007540B1 (ko) 반도체 장치의 소자격리방법
JPS62120040A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination