KR19980065701A - 반도체 메모리 장치의 출력회로 - Google Patents

Abstract

본 발명은 반도체 메모리 장치의 출력 회로에 관한 것으로, 데이터를 출력하는 출력 수단 및 상기 출력 수단에 연결되어 상기 데이터가 출력될 때 외부 신호에 상기 데이터와 동시에 제어 신호를 출력하는 제어부를 구비함으로써 고성능 시스템에서는 성능이향상되고 저성능 시스템에서는 양립성이 유지된다.

Description

반도체 메모리 장치의 출력 회로

본 발명은 반도체 메모리 장치의 출력 회로에 관한 것으로서 특히 동기식(syncronous) DRAM(Dynamic Random Access Memory)의 출력 회로에 관한 것이다.

시스템의 고속화에 따라 메모리 특히 DRAM에 대한 고속화의 요구가 증대되고 있으며, 이에 따라 시스템 클럭에 동기되어 제어되는 동기식 DRAM이 출현하게 되었다. 동기식 DRAM의 출현으로 100[MHz] 이상의 동작 주파수가 가능하여짐에 따라 메모리 자체의 한계보다는 시스템 환경에 의해 시스템의 특성이 좌우되게 되었으며 시스템 환경을 극복하기 위한 방법들이 제시되고 있다. 시스템 환경 중 메모리와 관련하여 시스템 특성 향상의 한계는 메모리와 데이터 통로 소자(data path unit)간의 데이터 전송 여부에 달려있다. 즉, 메모리의 수에 따라 데이터 라인의 부하는 증가하게 되어 메모리에서 데이터 통로 소자까지 데이터 전달 시간(data flight time)이 수 나노초(nano seconds)가 걸리게 되며 메모리의 위치에 따라 데이터 전달 시간이 변하게 되는 등 데이터 통로 소자에서 시스템 클럭에 동기되어 시스템의 성능 향상의 한계가 되고 있다.

상기 언급한 문제를 극복하기 위하여 셀프 스트로빙 구조(self-strobing scheme)이 제안되었다. 셀프 스트로빙 구조란 데이터 페치(fetch)를 시스템 클럭에 무관하게 데이터를 출력하는 반도체 메모리 장치에서 입력 쪽에 데이터를 받아들이라는 신호를 함께 출력하는 방법이다. 셀프 스트로빙 구조는 데이터와 데이터 페치 신호를 하나의 반도체 메모리 장치에서 출력하므로 반도체 메모리 장치의 위치, 개수에 따른 전달 시간의 변화의 제약이 없어지며 온도, 전력의 변화도 추적함으로써 데이터 페치 창(window)를 최소로 제어하여 시스템 동작 주파수를 증가시키게 된다. 하지만, 셀프 스트로빙 구조의 경우 반도체 메모리 장치의 핀수가 증가하며 칩셋(chipset)의 변화도 있어야 하므로 양립성(compatibility)이 없어지게된다.

따라서 본 발명이 이루고자하는 기술적 과제는 고성능 시스템에서는 성능이 향상되고 저성능(low-end) 시스템에서는 양립성을 유지하기 위한 반도체 메모리 장치의 출력 회로를 제공하는데 있다.

도 1은 본 발명에 따른 동기식(Syncronous) DRAM의 출력 회로도.

상기 과제를 이루기 위하여 본 발명은, 데이터를 출력하는 출력 수단 및 상기 출력 수단에 연결되어 상기 데이터가 출력될 때 외부 신호에 상기 데이터와 동시에 제어 신호를 출력하는 제어부를 구비하는 반도체 메모리 장치의 출력 회로를 제공한다.

상기 본 발명에 의하여 고성능 시스템에서는 성능이 향상되고 저성능 시스템에서는 양립성을 유지한다.

이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.

도 1은 본 발명에 따른 반도체 메모리 장치의 출력 회로도이다. 상기 도 1에 도시된 출력 회로의 구조는 동기식 DRAM(11)에 구현되는 것으로서, 외부의 데이터를 일시 저장하는 데이터 입력 레지스터(register)(13)와, 상기 데이터 입력 레지스터(13)로부터 입력된 데이터를 저장하는 4개의 메모리 뱅크(15)와, 상기 메모리 뱅크(15)의 데이터를 감지하고 증폭하는 감지 증폭기(17)와, 상기 감지 증폭기(17)에서 출력되는 32비트의 데이터를 16비트로 감소시키는 2비트 프리페치(prefetch)(19)와, 상기 2비트 프리페치(19)로부터 16비트의 데이터를 받아서 이를 외부로 출력하는 출력 버퍼(21)와, 상기 출력 버퍼(21)로부터 클럭 신호를 받아서 상기 출력 버퍼(21)에서 데이터가 출력될 때 동시에 데이터 스트로브 신호를 출력하는 스트로브 발생기(23), 및 상기 스트로브 발생기(23)에 연결되어 상기 스트로브 신호의 출력 상태를 제어하기 위한 외부 신호가 입력되는 패드(25)로 구성되어있다.

상기 1개의 메모리 뱅크의 용량은 512k×32 이다.

상기 제어 신호의 출력을 제어하는 외부 신호가 입력되는 상기 패드 대신에 퓨즈(fuse)나 레지스터를 이용할 수도 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

상술한 바와 같이 본 발명에 따르면, 고성능 시스템에서는 성능이향상되고 저성능 시스템에서는 양립성이 유지된다.

Claims (1)

1. 데이터를 출력하는 출력 수단; 및 상기 출력 수단에 연결되어 상기 데이터가 출력될 때 외부 신호에 상기 데이터와 동시에 제어 신호를 출력하는 제어부를 구비하는 것을 특징으로하는 반도체 메모리 장치의 출력 회로.