Search tools Text Classification Chemistry Measure Numbers Full documents Title Abstract Claims All Any Exact Not Add AND condition These CPCs and their children These exact CPCs Add AND condition
Exact Exact Batch Similar Substructure Substructure (SMARTS) Full documents Claims only Add AND condition
Add AND condition
Application Numbers Publication Numbers Either Add AND condition

Metal contact formation method of semiconductor device

Abstract
translated from Korean

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 장치 제조방법Semiconductor device manufacturing method

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

종래의 텅스텐 플러그/알루미늄막 구조의 금속 콘택은 텅스텐막 플러그 형성을 위한 전면 식각시 홀 리세스가 발생하고, TiN막 상에 불소 성분이 잔류하여 후속 알루미늄막 증착시 알루미늄 핵 생성이 어려운 문제점이 있었음.The conventional metal contact of the tungsten plug / aluminum film structure has a hole recess during front etching for forming a tungsten film plug and a fluorine component remains on the TiN film, which makes it difficult to generate aluminum nuclei during subsequent deposition of the aluminum film. .

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

본 발명은 플러그/주 금속막 구조의 금속 콘택을 형성시 기판 상에 잔류하는 불소성분을 고온의 열처리와 RF 플라즈마 방식의 식각을 통해 제거함으로써 후속 주 금속막 증착 공정을 용이하게 하는 반도체 장치의 금속 콘택 형성방법을 제공하고자함.The present invention provides a metal of a semiconductor device which facilitates a subsequent main metal film deposition process by removing fluorine components remaining on a substrate through high temperature heat treatment and RF plasma etching when forming a metal contact having a plug / main metal film structure. To provide a method for forming a contact.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치의 금속 콘택 및 배선 형성에 이용됨.Used to form metal contacts and wirings in semiconductor devices.

Landscapes

Show more

KR19980057018A

South Korea

Other languages
Korean
Inventor
장현진

Worldwide applications
1996 KR

Application KR1019960076288A events

Description
translated from Korean

반도체 장치의 금속 콘택 형성방법Metal contact formation method of semiconductor device

본 발명은 반도체 장치의 금속 콘택 방법에 관한 것으로, 특히 플러그/주 금속막 구조를 사용하는 반도체 장치의 금속 콘택 형성방법에 관한 것이다. 종래의 반도체 장치의 금속 콘택 및 배선으로 고온 공정을 사용하는 알루미늄막 및 화학 기상 증착 방식의 텅스텐막을 주로 사용하여 왔다. 고온 공정 방식의 알루미늄막은 콘택 필링(contact filling) 특성이 취약하여 향후 고집적 소자에 적용하기 어려운 상황이며, 화학 기상 증착 방식의 텅스텐막이 256메가디램(MDRAM)급 이상의 금속 배선 방식으로 적용되고 있는 상황이다. 그러나, 화학 기상 증착 방식의 텅스텐막을 사용하여 금속 배선을 형성할 경우 알루미늄 합금에 비해 자체 비저항이 높아 RC 지연 시간 증가로 인한 소자의 동작 속도 저하가 큰 문제로 대두되어, 이를 해결하기 위한 방법으로 콘택홀을 화학기상 증착 텅스텐막으로 매립시킨 후 콘택 부위의 텅스텐만 남게 전면성 식각을 하고, 알루미늄 합금막을 고온 방식으로 그 위에 증착하는 방법을 사용하게 되었다. 그러나, 텅스텐막 전면 식각 공정시 콘택 홀내에 텅스텐 막이 과도하게 식각되어 홀 리세스(hole recess)를 유발하며, 기판 표면에 불소(F) 성분이 잔존하게 되어, 후속 알루미늄 합금막 증착시 알루미늄 원자의 핵 생성이 어렵게 된다. 이로인해 알루미늄 합금막이 콘택을 매립 시키지 못하케 되고, TiN막의 표면과의 접착도 나빠지게 되어 결국 소자의 신뢰성을 저하시키게 된다.The present invention relates to a metal contact method of a semiconductor device, and more particularly to a metal contact forming method of a semiconductor device using a plug / main metal film structure. An aluminum film using a high temperature process and a tungsten film of a chemical vapor deposition method have been mainly used for metal contacts and wiring of a conventional semiconductor device. The high temperature process aluminum film is difficult to be applied to highly integrated devices in the future due to its weak contact filling characteristics, and the tungsten film of chemical vapor deposition method is applied to metal wiring method of 256 mega DRAM or more. . However, when the metal wiring is formed using a chemical vapor deposition tungsten film, the resistivity of the device is increased due to the increase in the RC delay time because the resistivity of the metal is higher than that of the aluminum alloy. After the holes were filled with a chemical vapor deposition tungsten film, the entire surface was etched so that only the tungsten at the contact portion remained, and the aluminum alloy film was deposited on the high temperature method. However, the tungsten film is excessively etched in the contact hole during the tungsten film front etching process, causing hole recess, and the fluorine (F) component remains on the substrate surface. Nuclear production becomes difficult. This prevents the aluminum alloy film from filling the contact and the adhesion of the TiN film to the surface is also worsened, resulting in deterioration of the reliability of the device.

본 발명은 플러그/주 금속막 구조의 금속 콘택을 형성시 기판 상에 잔류하는 불소 성분을 고온의 열처리와 RF 플라즈마 방식의 식각을 통해 제거함으로써 후속 주 금속막 증착 공정을 용이하게 하는 반도체 장치의 금속 콘택 형성방법을 제공하는데 그 목적이 있다.The present invention provides a metal of a semiconductor device, which facilitates a subsequent main metal film deposition process by removing fluorine components remaining on a substrate through high temperature heat treatment and RF plasma etching when forming a metal contact having a plug / main metal film structure. It is an object of the present invention to provide a method for forming a contact.

도 1a 내지 도 1e는 본 발명의 일실시예에 따른 반도체 장치의 금속 콘택 형성 공정도.1A through 1E are diagrams illustrating a metal contact forming process of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 실리콘 기판 11 : 층간 절연막10 silicon substrate 11 interlayer insulating film

12 : Ti/TiN막 13 : 텅스텐막12 Ti / TiN film 13 Tungsten film

13a : 텅스텐 플러그 14 : 웨잇팅 Ti막(접합층)13a: tungsten plug 14: wetting Ti film (bonding layer)

15 : 알루미늄막15: aluminum film

상기와 같은 목적을 달성하기 위하여 본 발명은 소정의 하부층 및 층간 절연막이 형성된 반도체 기판 상의 소정 부위에 콘택홀을 형성하고, 전체구조 상부에 장벽 금속막 및 플러그 형성을 위한 제1 금속막을 차례로 형성하는 제1 단계, 상기 제1 금속막을 전면성 식각하여 플러그를 형성하는 제2 단계, 상기 전면성 식각시 전체구조 표면에 흡착된 불소 성분을 제거하기 위하여 열을 가함으로써 상기 불소성분을 표면으로부터 이탈시키고, 이탈된 상기 불소 성분을 배출시키는 제3 단계 및 전체구조 상부에 주 금속막인 제2 금속막을 형셩하는 제4 단계를 포함하여 이루어진다. 이하, 첨부된 도면 도 1a 내지 도 1e를 참조하여 본 발명의 일실시예를 상술한다. 먼저, 도 1a에 도시된 바와 같이 소정의 하부층이 형성된 실리콘 기판(10)상에 층간 절연막(11)을 형성하고, 그 소정 부위를 선택적 식각하여 콘택홀을 형성한다. 다음으로, 도 1b에 도시된 바와 같이 장벽 금속막인 Ti/TiN막(12)을 증착하고, 열처리를 실시한다. 이때, 열처리는 400℃ 이상의 온도로 진행하며, 급속 열처리 또는 통상의 반응로(furnace)를 사용하여 진행한다. 이어서, 도 1c에 도시된 바와 같이 Ti/TiN막(12) 상부에 텅스텐막(13)을 약5000Å 두께로 증착한다. 다음으로, 도 1d에 도시된 바와 같이 텅스텐막(13)을 전면성 식각하여 텅스텐 플러그(13a)를 형성한다. 끝으로, 도 1e에 도시된 바와 같이 전체구조 상부에 접합층인 왯팅Ti(wetting Ti)막(14)을 증착하고, 그 상부에 주 금속막인 알루미늄막(15)을 증착한다. 이를 자세히 설명하면, 첫째로, 약 350℃ 이상의 고온에서 50초 이상 불소성분을 제거하기 위한 탈기(degassing)를 실시한다. 이때, 고온으로 기판에 열을 가함으로써 기판으로부터 불소 성분을 이탈시키고, 이를 배출시킨다. 이러한 탈기방법으로 기판 상의 불소가 완전히 제거되지 못하는 경우에는 Ar 가스를 사용한 RF플라즈마 식각 방식을 사용하여 Ar+이온의 타격에 의해 기판 표면을 식각 함으로써 잔류하는 불소 성분을 제거한다. 둘째로, 약 100℃ 이하의 저온에서 약 500Å 이상의 두께로 왯팅 Ti막(14)을 증착한다. 셋째로, 웨이퍼 냉각을 실시한다. 넷째로, 알루미늄막(15)을 고온에서 2 단계로 증착한다. 우선 제1 단계로,약 300℃ 이상의 온도에서 원하는 두께의 1/2을 Ar 후면 가스를 오프(off)한 상태에서 증착율을 높게하고, 제2 단계에서 나머지 두께를 Ar 후면 가스를 온(on)한 상태에서 증착율이 낮게하여 증착한다. 상기한 탈기, 왯팅 Ti막(14) 증착, 웨이퍼 냉각, 알루미늄막(15)의 2 단계 증착 공정은 스퍼터링 시스템에서 인-시츄(in-situ) 방식으로 진공 상태에서 진행한다. 이후, 전체구조 상부에 반사 방지막인 TiN막을 증착하고, 사진 및 식각 공정을 진행하여 반도체 장치의 금속 배선을 형성하게 된다. 이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.In order to achieve the above object, the present invention forms a contact hole in a predetermined portion on a semiconductor substrate on which a predetermined lower layer and an interlayer insulating film are formed, and sequentially forms a barrier metal film and a first metal film for plug formation on the entire structure. In the first step, the second step of forming a plug by etching the first metal film in a full-face etching, the fluorine component is removed from the surface by applying heat to remove the fluorine component adsorbed on the surface of the entire structure during the full-face etching And a fourth step of discharging the separated fluorine component and a fourth step of forming a second metal film as a main metal film on the entire structure. Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings, FIGS. 1A to 1E. First, as shown in FIG. 1A, an interlayer insulating layer 11 is formed on a silicon substrate 10 on which a predetermined lower layer is formed, and then a predetermined portion is etched to form a contact hole. Next, as shown in Fig. 1B, a Ti / TiN film 12, which is a barrier metal film, is deposited and heat treated. At this time, the heat treatment proceeds to a temperature of 400 ℃ or more, using a rapid heat treatment or a conventional furnace (furnace). Next, as shown in FIG. 1C, a tungsten film 13 is deposited on the Ti / TiN film 12 to a thickness of about 5000 kPa. Next, as shown in FIG. 1D, the tungsten film 13 is etched entirely to form a tungsten plug 13a. Finally, as shown in FIG. 1E, a wetting Ti film 14, which is a bonding layer, is deposited on the entire structure, and an aluminum film 15, which is a main metal film, is deposited thereon. In detail, first, degassing is performed to remove fluorine for at least 50 seconds at a high temperature of about 350 ° C. or more. At this time, by applying heat to the substrate at a high temperature to remove the fluorine component from the substrate, it is discharged. When the fluorine on the substrate cannot be completely removed by the degassing method, the fluorine component is removed by etching the surface of the substrate by the impact of Ar + ions using an RF plasma etching method using Ar gas. Secondly, the coating Ti film 14 is deposited to a thickness of about 500 Pa or more at a low temperature of about 100 ° C. or less. Third, wafer cooling is performed. Fourthly, the aluminum film 15 is deposited in two steps at high temperature. First, in the first step, at a temperature of about 300 ° C. or more, the deposition rate is increased while the Ar rear gas is turned off, and the remaining thickness is turned on. The deposition rate is lowered in one state. The degassing, the deposition of the quenched Ti film 14, the wafer cooling, and the two-step deposition of the aluminum film 15 proceed in a vacuum state in-situ in a sputtering system. Subsequently, a TiN film, which is an anti-reflection film, is deposited on the entire structure, and a metal line of the semiconductor device is formed by performing a photo and etching process. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기한 바와 같이 본 발명은 플러그/주 금속막 구조의 금속 콘택을 형성시플러그 형성을 위한 전면 식각 공정에서 식각제로 사용된 SF6가스에 의해 기판 상에 잔류하는 불소 성분을 고온의 열처리를 통해 탈기 함으로써 후속 주 금속막 증착시 증착을 원할하게 하는 효과가 있으며, 이로 인하여 반도체 장치의 신뢰도 및 제조 수율의 개선을 기대할 수 있다.As described above, in the present invention, when forming a metal contact of a plug / main metal film structure, the fluorine component remaining on the substrate is degassed by heat treatment at high temperature by SF 6 gas used as an etchant in the front surface etching process for plug formation. As a result, there is an effect of smoothing the deposition during the subsequent deposition of the main metal film, thereby improving the reliability and manufacturing yield of the semiconductor device.

Claims (8)
Hide Dependent
translated from Korean

소정의 하부층 및 층간 절연막이 형성된 반도체 기판 상의 소정 부위에 콘택홀을 형성하고, 전체구조 상부에 장벽 금속막 및 플러그 형성을 위한 제1 금속막을 차례로 형성하는 제1 단계, 상기 제1 금속막을 전면성 식각하여 플러그를 형성하는 제2 단계, 상기 전면성 식각시 전체구조 표면에 흡착된 불소 성분을 제거하기 위하여 열을 가함으로써 상기 불소 성분을 표면으로부터 이탈시키고, 이탈된 상기 불소 성분을 탈기시키는 제3 단계 및 전체구조 상부에 주 금속막인 제2 금속막을 형성하는 제4 단계를 포함하여 이루어진 반도체 장치의 금속 콘택 형성방법.A first step of forming a contact hole in a predetermined portion on a semiconductor substrate on which a predetermined lower layer and an interlayer insulating film are formed, and sequentially forming a barrier metal film and a first metal film for plug formation on top of the entire structure; A second step of etching to form a plug; a third step of removing the fluorine component from the surface by applying heat to remove the fluorine component adsorbed on the surface of the entire structure during the entire surface etching, and degassing the separated fluorine component And a fourth step of forming a second metal film as a main metal film on the entire structure. 제 1항에 있어서, 상기 제3 단계 이후에 알.에프.(RF) 플라즈마 방식으로 전체구조 표면의 일부를 식각하여 잔류하는 불소 성분을 제거하는 제5 단계를 더 포함하여 이루어진 반도체 장치의 금속 콘택 형성방법.The metal contact of claim 1, further comprising, after the third step, a fifth step of removing a residual fluorine component by etching a part of the entire structure surface by an RF plasma method. Formation method. 제 1 항 또는 제 2 항에 있어서, 상기 제4 단계 이전에 접합층을 형성하는 제6 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속 콘택 형성방법.The method of claim 1 or 2, further comprising a sixth step of forming a bonding layer before the fourth step. 제 1 항 또는 제 2 항에 있어서, 상기 접합층은 적어도 500Å 두께의 왯팅 Ti막인 것을 특징으로 하는 반도체 장치의 금속 콘택 형성방법.3. The method for forming a metal contact of a semiconductor device according to claim 1 or 2, wherein the bonding layer is a coating Ti film having a thickness of at least 500 GPa. 제 1 항 또는 제 2 항에 있어서, 상기 제3 단계는 적어도 350℃의 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 금속 콘택 형성방법.The method of claim 1, wherein the third step is performed at a temperature of at least 350 ° C. 4. 제 1 항 또는 제 2 항에 있어서, 상기 제1 금속막은 텅스텐막, 상기 제2 금속막은 알루미늄막인 것을 특징으로 하는 반도체 장치의 금속 콘택 형성방법.The method of claim 1 or 2, wherein the first metal film is a tungsten film, and the second metal film is an aluminum film. 제 2 항에 있어서, 상기 플라즈마는 Ar 가스를 포함하는 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 금속 콘택 형성방법.3. The method of claim 2, wherein the plasma is formed using a gas containing Ar gas. 제 3 항에 있어서, 상기 제3 단계는 적어도 50초 동안 수행되는 것을 특징으로 하는 반도체 장치의 금속 콘택 형성방법.4. The method of claim 3, wherein said third step is performed for at least 50 seconds.