KR19980045409A - Gain Control Method Using Multiple Power Control Window - Google Patents
Gain Control Method Using Multiple Power Control Window Download PDFInfo
- Publication number
- KR19980045409A KR19980045409A KR1019960063591A KR19960063591A KR19980045409A KR 19980045409 A KR19980045409 A KR 19980045409A KR 1019960063591 A KR1019960063591 A KR 1019960063591A KR 19960063591 A KR19960063591 A KR 19960063591A KR 19980045409 A KR19980045409 A KR 19980045409A
- Authority
- KR
- South Korea
- Prior art keywords
- gain control
- automatic gain
- control circuit
- agc
- power
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
본 발명은 다중 전력제어 창을 이용한 이득제어 방법에 관한 것으로, 특히 디지털 변복조 방식의 송수신 시스템의 수신신호 이득제어 알고리듬에 관한 것이다. 그 목적은 환경이 갑자기 자주 변하는 수신환경에서도 수신기의 성능저하 또는 반송파 동기 상실을 개선하는 데에 있다. 그 특징은 디지털 변복조 통신방식의 수신기에서 1차 및 2차 이상의 자동이득 제어회로를 구현하여 전력을 제어하는 이득제어 방법에 있어서, 수신단의 프론트-엔드에 가까운 1차 자동이득 제어회로를 개략제어를 수행하는 단계 및 2차 자동이득 제어회로를 정밀제어하여 전력을 제어하는 단계로 이루어지는 데에 있다.The present invention relates to a gain control method using multiple power control windows, and more particularly, to a received signal gain control algorithm of a digital modulation / demodulation system. The purpose is to improve the performance degradation of the receiver or loss of carrier synchronization even in a receiving environment where the environment changes suddenly and frequently. A feature of the present invention is a gain control method for controlling power by implementing primary and secondary automatic gain control circuits in a receiver of a digital modulation / demodulation communication method, and schematically controlling a primary automatic gain control circuit close to the front end of a receiver. And performing power control by precisely controlling the secondary automatic gain control circuit.
Description
상기 문제점을 해결하기 위하여 안출된 본 발명은 환경이 갑자기 자주 변하는 수신환경에서도 수신기의 성능저하 또는 반송파 동기 상실을 개선하는 데에 그 목적이 있다.The present invention devised to solve the above problems is to improve the performance degradation of the receiver or loss of carrier synchronization even in a receiving environment in which the environment changes suddenly and frequently.
상기 목적을 달성하기 위한 본 발명의 특징은 디지털 변복조 통신방식의 수신기에서 1차 및 2차 이상의 자동이득 제어회로를 구현하여 전력을 제어하는 이득 제어 방법에 있어서, 수신단의 프론트-엔드에 가까운 1차 자동이득 제어회로를 개략제어를 수행하는 단계 및 2차 자동이득 제어회로를 정밀제어하여 전력을 제어하는 단계로 이루어지는데에 있다.A feature of the present invention for achieving the above object is a gain control method for controlling power by implementing an automatic gain control circuit of primary and secondary in a digital modulation demodulation communication receiver, the primary close to the front-end of the receiving end And roughly controlling the automatic gain control circuit and precisely controlling the secondary automatic gain control circuit to control power.
즉, 본 발명에서는 1차 AGC 제어 횟수를 가급적 줄여 BER 성능개선 및 반송파 동기 상실(carrier sync. loss) 문재룰 해결하고자 한다.That is, the present invention seeks to solve BER performance improvement and carrier sync.loss problem by reducing the number of first AGC control as much as possible.
도 1은 자동 이득제어의 블록도,1 is a block diagram of automatic gain control;
도 2a는 기존의 이득제어 방법에 대한 1차 AGC의 입출력 변환도,2A is an input / output conversion diagram of a primary AGC for a conventional gain control method;
도 2b는 기존의 이득제어 방법에 따른 입력신호 변화에 따른 1차 AGC의 출력 변화도,2B is a view illustrating a change in output of a primary AGC according to a change in an input signal according to a conventional gain control method;
도 2c는 기존의 이득제어 방법에 따른 1차 AGC의 제어 흐름도,2c is a control flowchart of a primary AGC according to a conventional gain control method;
도 3a는 본 발명에 따른 1차 AGC의 입출력 변환도,3A is an input / output conversion diagram of a primary AGC according to the present invention;
도 3b는 본 발명에 따른 입력신호 변화에 대한 1차 AGC의 출력 변화도,3b is a change diagram of the output of the primary AGC to the input signal change according to the present invention
도 3c는 본 발명에 따른 1차 AGC의 제어 흐름도.3C is a control flow diagram of a primary AGC in accordance with the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1: 1차 AGC1: primary AGC
2: DAC2: DAC
3: 마이크로프로세서3: microprocessor
4: 선형기능 블록4: linear function block
5: 2차 AGC 블록5: secondary AGC block
6: 복조기6: demodulator
본 발명은 다중 전력제어 창을 이용한 이득제어 방법에 관한 것으로서, 특히 디지털 변복조 방식의 송수신 시스템의 수신신호 이득제어 알고리듬에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain control method using multiple power control windows, and more particularly, to a received signal gain control algorithm of a digital modulation and demodulation system.
일반적으로, 기존의 자동 이득제어(Automatic Gain Control, 이하 AGC라고 약칭함) 방식은 단순히 수신되는 신호의 세기를 측정하고 이를 기준 전력세기와 비교하여 허용오차 범위를 벗어나는 경우에 그 오차에 해당되는 값을 단순히 DAC(Digital to Analog Converter)를 통하여 제어하는 것이다.In general, the conventional Automatic Gain Control (AGC) method simply measures the strength of a received signal and compares it with a reference power strength to obtain a value corresponding to the error when it is out of the tolerance range. Is simply controlled through the DAC (Digital to Analog Converter).
도 1은 자동 이득제어의 블록도이다. 도 1을 참조하여 자동 이득제어의 블록을 설명하면 다음과 같다.1 is a block diagram of automatic gain control. A block of automatic gain control will be described with reference to FIG. 1.
1차 AGC(1)에서 마이크로프로세서(3)에 의해 개략적으로 제어된다(course tuning). 수신된 신호(S1)는 2차 AGC 블록(5)에 의해 정교히 제어된다(fine tuning). 2차 AGC 블록(5)을 거친 일정한 신호(S6)는 다음의 복조기(6)에 의해 원래의 신호를 복원한다. 이 때에 2차 AGC 블록(5)은 AGC 궤환으로 구성되어 그 출력(S6)이 설정된 값이 되도록 연속적으로 제어된다(아날로그식 제어). 그러나, 1차 AGC(1)는 2차 AGC 블록(5)의 입력(S5)를 제어가능한 범위 내에 대략적으로 위치하도록 한다. 마이크로프로세서(3)는 1차 AGC(1)의 출력신호(S4) 또는 2차 AGC 블록(5)의 출력신호(S6)의 신호세기를 일정주기로 감시하고 있다가 허용한계를 벗어나는 경우에 디지털적으로 제어한다. 이 때의 제어는 계단형의 불연속 전압(step voltage)이므로 2차 AGC 블록(5)은 추적할 수 없다는 문제점이 있었다. 즉, 디지털 변복조 방식의 수신기의 경우에 환경이 갑자기 자주 변하여서 AGC를 자주 제어하면 복조단 입력신호의 세기가 급작스레 자주 변하여 신호복원 능력이 상당히 저하되거나 순간적으로 반송파 복원을 하지 못한다는 것이다. 이렇게 반송파를 잃어 버리는 것을 반송파 동기 상실(carrier sync. loss)이라고 한다.It is roughly controlled by the microprocessor 3 in the primary AGC 1 (course tuning). The received signal S1 is fine tuned by the secondary AGC block 5. The constant signal S6 that has passed through the secondary AGC block 5 restores the original signal by the next demodulator 6. At this time, the secondary AGC block 5 is constituted by AGC feedback and continuously controlled so that the output S6 becomes a set value (analog control). However, the primary AGC 1 keeps the input S5 of the secondary AGC block 5 roughly within the controllable range. The microprocessor 3 monitors the signal strength of the output signal S4 of the primary AGC 1 or the output signal S6 of the secondary AGC block 5 at regular intervals, and then in case of deviation from the allowable limit. To control. The control at this time has a problem that the secondary AGC block 5 cannot be traced because it is a stepped discontinuous voltage. That is, in case of the receiver of the digital modulation / demodulation method, if the AGC is controlled frequently because the environment changes suddenly and frequently, the strength of the demodulation input signal suddenly changes frequently, so that the signal recovery capability is considerably degraded or the carrier cannot be restored instantaneously. This loss of carrier is called carrier sync.loss.
도 2a는 기존의 이득제어 방법에 따른 1차 AGC의 입출력 변환도이고, 도 2b는기존의 이득제어 방법에 따른 입력신호 변화에 따른 1차 AGC의 출력변화도이며, 도 2c는 기존의 이득제어 방법에 따른 1차 AGC의 제어 흐름도이다. 도 2a~2c를 참조하여 기존의 이득제어 방법을 설명하면 다음과 같다. 종래 수신기의 도 2c와 같은 AGC 알고리듬 방식은 1차 AGC 출력이 도 2b에서의 12 또는 13과 같이 경계부근에 설정된 경우에 입력신호가 11과 같이 변하면 12와 13은 각각 14와 15로 이동하게 된다. 이 때에 14와 15는 1차 AGC 허용오차를 벗어난 것이므로 마이크로프로세서는 이를 다시 제어하게 된다. 이 때에 뒷 단의 디지털 방식의 복조기는 입력신호 레벨이 갑자기 변하므로 BER(Bit Error Rate) 성능이 저하되거나 심하면 반송파의 복원이 불가능해지는 상태, 즉 반송파 동기 상실(carrier sync. Loss)이 발생된다는 문제점이 생긴다.2A is an input / output conversion diagram of a primary AGC according to a conventional gain control method, and FIG. 2B is an output change diagram of a primary AGC according to a change of an input signal according to an existing gain control method, and FIG. 2C is a conventional gain control method. A control flow diagram of a primary AGC according to the method. Referring to Figs. 2a to 2c, the conventional gain control method is as follows. In the AGC algorithm of FIG. 2C of the conventional receiver, when the primary AGC output is set near the boundary as shown in 12 or 13 in FIG. 2B, when the input signal changes as 11, 12 and 13 move to 14 and 15, respectively. . At this point, 14 and 15 are outside the primary AGC tolerance and the microprocessor regains control. In this case, the digital demodulator in the back stage suddenly changes the input signal level, so that the BER (Bit Error Rate) performance is degraded or the carrier is impossible to recover, i.e., carrier sync. Loss occurs. This occurs.
디지털 변복조 통신방식의 수신기에서 1차 2차 이상의 AGC 회로를 구현하여 전력제어 하는 방식에서 수신단의 프론트-엔드(front-end)에 가까운 AGC(통상 1차 AGC)를 마이크로프로세서를 이용하여 개략제어(course tuning)하고 그 다음에 오는 AGC(통상 2차 AGC)를 정밀제어(fine tuning)하여 전력제어하는 경우에, 종래에는 1차 AGC 제어는 단순히 AGC 출력을 검출하여 일정범위 내에 들어오게만 하는 전력추적 모드뿐이었다.In the digital modulation and demodulation communication receiver, the AGC (normal primary AGC) near the front-end of the receiving end is roughly controlled by using a microprocessor in the power control method by implementing the AGC circuit of the primary secondary or higher. In the case of course tuning, and then fine tuning the AGC (usually the secondary AGC) that follows, the power of the primary AGC control simply detects the AGC output and falls within a certain range. It was only in tracking mode.
도 3a는 본 발명에 따른 1차 AGC 본 발명의 입출력 변환도이고, 도 3b는 본 발명에 따른 입력신호 변화에 따른 1차 AGC의 출력 변화도이며, 도 3c는 본 발명에 따른 1차 AGC의 제어 흐름도이다. 도 3a~3c를 참조하여 본 발명에 따른 다중 전력제어 창을 이용한 이득제어 방법을 설명하면 다음과 같다.3A is an input / output conversion diagram of the primary AGC according to the present invention, and FIG. 3B is an output variation diagram of the primary AGC according to the change of the input signal according to the present invention, and FIG. 3C is a diagram of the primary AGC according to the present invention. Control flow chart. The gain control method using the multiple power control window according to the present invention will be described with reference to FIGS. 3A to 3C as follows.
도 3a는 AGC 동작초기에 AGC 출력이 W2의 허용범위 내에 들게 하는 AGC 획득모드와 AGC 획득후 수신시 정상동작 중에 AGC 출력이 W3 내에 위치하도록 제어하는 추적모드를 나타낸다. 이의 동작을 도 3c의 흐름도에 나타내었다.FIG. 3A shows an AGC acquisition mode that allows the AGC output to fall within the allowable range of W2 at the beginning of AGC operation and a tracking mode that controls the AGC output to be within W3 during normal operation upon receipt after AGC acquisition. The operation thereof is shown in the flowchart of FIG. 3C.
S11에서는 수신기의 초기상태에서 AGC(1)가 마이크로프로세서(3)에 의해 초기화된다. S12에서는 AGC(1)의 출력오차를 측정한다. S13에서는 AGC(1) 출력이 전력획득 창(W2) 내에 있는지 판단한다. 상기 S13에서 AGC(1)의 출력이 전력획득 창(W2) 내에 있지 않으면, S14에서는 AGC(1)를 수정하고 상기 S12부터 다시 수행한다. 상기 S13에서 AGC(1)의 출력이 전력 획득 창(W2) 내에 있으며, S15에서는 AGC(1)의 출력오차를 측정한다. S16에서는 AGC(1)의 출력이 전력획득 창(W2) 내에 있는지 판단한다. 상기 S16에서 AGC(1)의 출력이 전력획득 창(W2) 내에 있지 않으면, S17에서는 AGC(1)를 수정하고 상기 S15부터 다시 수행한다. 상기 S16에서 AGC(1)의 출력이 전력획득 창(W3) 내에 있으면, 상기 S15부터 다시 수행한다.In S11, the AGC 1 is initialized by the microprocessor 3 in the initial state of the receiver. In S12, the output error of the AGC 1 is measured. In S13, it is determined whether the AGC 1 output is within the power acquisition window W2. If the output of the AGC 1 is not within the power acquisition window W2 in S13, the AGC 1 is corrected in S14 and again performed from S12. In S13, the output of the AGC 1 is in the power acquisition window W2, and in S15, the output error of the AGC 1 is measured. In S16, it is determined whether the output of the AGC 1 is in the power acquisition window W2. If the output of the AGC 1 is not within the power acquisition window W2 in S16, the AGC 1 is corrected in S17 and the process is performed again from S15. If the output of the AGC 1 in the power acquisition window (W3) in S16, it performs again from S15.
수신기의 초기상태에서 AGC(1)가 마이크로프로세서(3)에 의해 초기화되고, 2차 AGC(5)는 다음의 복조기 입력이 일정하도록 신호세기를 조정한다. 마이크로프로세서(3)는 일정주기마다 1차 AGC(1) 출력을 감시하며 AGC 획득과 추적모드에 따라 1차 AGC(1)의 출력이 W2 또는 W3 내에 위치하도록 제어한다. S11~S14는 AGC 획득모드이고, S15~S17은 AGC 추적모드이다.In the initial state of the receiver, the AGC 1 is initialized by the microprocessor 3, and the secondary AGC 5 adjusts the signal strength so that the next demodulator input is constant. The microprocessor 3 monitors the primary AGC 1 output at regular intervals and controls the output of the primary AGC 1 to be within W2 or W3 depending on the AGC acquisition and tracking mode. S11 to S14 are AGC acquisition modes, and S15 to S17 are AGC tracking modes.
종래의 1차 AGC(1)의 알고리듬이 AGC 추적모드만을 이용하는 것에 반해 본 발명에서는 AGC 획득모드와 AGC 추적모드의 2가지 이상의 제어모드를 도입하였다.In contrast to the conventional algorithm of the primary AGC 1 using only the AGC tracking mode, the present invention introduces two or more control modes, an AGC acquisition mode and an AGC tracking mode.
입력레벨이 많이 변하더라도 어떻게 이를 해결하는지를 나타낸다. 우선 AGC 획득모드에서 1차 AGC(1)의 출력은 도 3b의 22, 33 등에 위치한다.It shows how to solve this problem even if the input level changes a lot. First, the output of the primary AGC 1 in the AGC acquisition mode is located at 22, 33 and the like in FIG. 3B.
즉, W2 내에 존재한다. 이들은 제어범위의 아주 가운데에 위치한다. 그런데 입력신호 세기가 21가 같이 커지거나 작아지는 경우에, 22, 23은 각기 24, 25로 이동한다. 그러나 이들은 모두 여전히 W3의 1차 AGC 추적모드 내에 있기 때문에 마이크로프로세서(3)는 1차 AGC(1)를 제어하지 않는다. 그리고 이들은 2차 AGC 블록(5)에서 모두 적정한 세기로 제어된다. 즉 1차 AGC(1)를 획득한 후, 수신기 동작 중에는 마이크로프로세서(3)에 의한 1차 AGC(1) 제어 횟수를 줄임으로 수신성능 개선을 이룰 수 있다.That is, within W2. These are located in the very center of the control range. However, when the input signal strength increases or decreases with 21, 22 and 23 move to 24 and 25, respectively. However, the microprocessor 3 does not control the primary AGC 1 because they are all still in the primary AGC tracking mode of W3. And they are all controlled to the appropriate intensity in the secondary AGC block 5. That is, after acquiring the primary AGC 1, the receiver performance can be improved by reducing the number of times of controlling the primary AGC 1 by the microprocessor 3 during the receiver operation.
종래 디지털 변복조 방식의 송수신 방식에서 수신 상태가 자주 변하는 환경하에서는 수신성능이 저하되어 수신동작이 매우 불안하였으나, 본 발명을 통하여 이런 환경에서도 수신기의 성능저하 또는 반송파 동기 상실을 방지하여 통신의 질을 높인다는 데에 그 효과가 있다.In the conventional digital modulation and demodulation method, the reception performance is very unstable due to a decrease in reception performance in an environment where the reception state is frequently changed. However, the present invention improves the communication quality by preventing the performance degradation of the receiver or loss of carrier synchronization even in such an environment. It has the effect.
Claims (5)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960063591A KR19980045409A (en) | 1996-12-10 | 1996-12-10 | Gain Control Method Using Multiple Power Control Window |
JP9294283A JPH10178323A (en) | 1996-12-10 | 1997-10-27 | Gain control method using multiple power control window |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960063591A KR19980045409A (en) | 1996-12-10 | 1996-12-10 | Gain Control Method Using Multiple Power Control Window |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980045409A true KR19980045409A (en) | 1998-09-15 |
Family
ID=19486808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960063591A KR19980045409A (en) | 1996-12-10 | 1996-12-10 | Gain Control Method Using Multiple Power Control Window |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH10178323A (en) |
KR (1) | KR19980045409A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040003122A (en) * | 2002-06-29 | 2004-01-13 | 삼성전자주식회사 | A receiver in a telephone-line modem comprising dual automatic gain control circuit and a receiving method comprising dual automatic gain control steps |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005025056A1 (en) * | 2003-08-29 | 2005-03-17 | Sharp Kabushiki Kaisha | Automatic gain control amplification device, reception device, and radio communication device |
CN101635938B (en) * | 2008-07-21 | 2014-11-12 | 美满电子科技(上海)有限公司 | Features window detecting device and method capable of working under rapid AGC mechanism |
-
1996
- 1996-12-10 KR KR1019960063591A patent/KR19980045409A/en not_active Application Discontinuation
-
1997
- 1997-10-27 JP JP9294283A patent/JPH10178323A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040003122A (en) * | 2002-06-29 | 2004-01-13 | 삼성전자주식회사 | A receiver in a telephone-line modem comprising dual automatic gain control circuit and a receiving method comprising dual automatic gain control steps |
Also Published As
Publication number | Publication date |
---|---|
JPH10178323A (en) | 1998-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2143358C (en) | Receiver, automatic gain controller suitable for the receiver, control signal generator suitable for the automatic gain | |
US6173018B1 (en) | Multi level comparator for demodulator | |
KR100626566B1 (en) | Digitized automatic gain control system and methods for a controlled gain receiver | |
US5917372A (en) | Automatic gain control circuit | |
US5521941A (en) | Automatic threshold control for multi-level signals | |
US6081565A (en) | Amplitude based coarse automatic gain control circuit | |
EP0607944B1 (en) | An AGC circuit for burst signal | |
US7149263B2 (en) | AGC method and circuit for digital radio receiver | |
US7295645B1 (en) | System, method and apparatus to implement low power high performance transceivers with scalable analog to digital conversion resolution and dynamic range | |
US6057732A (en) | Transmission power control circuit and method for CDMA system | |
US5222078A (en) | Data signal compensation apparatus for use in a receiver | |
KR100956667B1 (en) | Digital automatic gain control for transceiver devices | |
US6580763B1 (en) | Method and apparatus for controlling the decision threshold and sampling instant of a data generator | |
US6295445B1 (en) | Automatic gain controlling method, automatic gain controlling apparatus, and communication receiving apparatus | |
US7103336B1 (en) | Radio receiver, radio receiving method, and recording medium | |
EP1504527B1 (en) | Digital automatic gain control for transceiver devices | |
KR19980045409A (en) | Gain Control Method Using Multiple Power Control Window | |
EP1456941B1 (en) | Offset calibration system and method for a high gain signal channel | |
HU208201B (en) | Satellite radio receiver | |
KR19990065094A (en) | Automatic Gain Control System in High Speed Digital Subscriber Line System | |
US6035181A (en) | Apparatus and method for maximizing transmit power output | |
US7447283B2 (en) | Method for automatic gain control, for instance in a telecommunication system, device and computer program product therefor | |
US20070177692A1 (en) | Receiver having dc offset voltage correction | |
KR100241764B1 (en) | Automatic gain cintroller using hdtv | |
KR960013650B1 (en) | Agc circuit for hdtv receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |