KR19980035765A - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR19980035765A KR19980035765A KR1019960054209A KR19960054209A KR19980035765A KR 19980035765 A KR19980035765 A KR 19980035765A KR 1019960054209 A KR1019960054209 A KR 1019960054209A KR 19960054209 A KR19960054209 A KR 19960054209A KR 19980035765 A KR19980035765 A KR 19980035765A
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- semiconductor
- semiconductor package
- circuit board
- printed circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 몰딩공정시, 몰딩수지가 열에 의해 그 부피가 수축되어 패키지 워피지가 발생되는 것을 방지가능한 반도체 패키지에 관한 것으로, 반도체 칩이 안착되어 와이어를 통해 전기적으로 연결된, 반도체기판 상에 몰딩수지부가 지지되도록 형성된 프레임부를 설치하고, 프레임부를 통하여 몰딩되는 수지를 구역화하여 수축되기 쉬운 몰딩수지부를 지지한다.
Description
제 1 도는 종래의 일반적인 비지에이 타입의 반도체 패키지를 설명하기 위한 도면으로,
제 1 도의 (가)는 종래의 비지에이 타입의 반도체 패키지의 단면도이고,
제 1 도의 (나)는 몰딩공정 중에 온도에 따른 몰딩수지의 부피변화를 도시한 그래프이고,
제 1 도의 (다)는 워피지가 발생된 종래의 반도체 패키지의 단면도이다.
그리고 제 2 도는 본 발명의 비지에이 타입의 반도체 패키지를 설명하기 위한 도면으로,
제 2 도의 (가)는 본 발명의 비지에이 타입의 반도체 패키지의 단면도이고,
제 2 도의 (나)는 본 발명의 비지에이 타입의 반도체 패키지의 평면도이고,
제 2 도의 (다a)(다b)는 본 발명의 프레임부 및 각 프레임이 서로 결합된 것을 보인 도면이고,
제 2 도의 (라)는 본 발명의 프레임이 반도체기판에 고정된 것을 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10,20 : 반도체 칩12,22 : 인쇄회로기판
13,23 : 솔더볼14,24 : 몰딩수지부
15,25 : 본딩와이어26 : 프레임부
26-1 : 홈26-2 : 걸이홈
본 발명은 반도체 패키지에 관한 것으로, 특히 비지에이 타입의 패키지제조의 몰딩공정에 있어서, 온도변화시 몰딩수지부의 부피수축에 따른 패키지의 워피지 방지하기에 적당한 반도체 패키지에 관한 것이다.
반도체 패키지는 단일소자 및 집적소자가 형성된 실리콘의 반도체 칩을 인쇄회로기판에 실장하기 위하여 리드를 통하여 칩과 인쇄회로기판의 단자를 연결하고, 칩외부를 주위와 밀폐하는 몰딩 컴파운드를 이용하여 칩을 보호하도록 한 것이다.
제 1 도는 종래의 일반적인 반도체 패키지 중 BGA(ball grid arrey)타입의 패키지를 설명하기 위한 도시한 도면으로, 제 1 도의 (가)는 종래의 비지에이 타입의 반도체 패키지의 단면도이고, 제 1 도의 (나)는 몰딩공정 중에 온도에 따른 몰딩수지의 부피변화를 도시한 그래프이고, 제 1 도의 (다)는 워피지가 발생된 종래의 반도체 패키지의 단면도이다.
이하, 첨부된 도면을 참고로 하여 설명하겠다.
종래의 반도체 패키지는 제 1 도의 (가)와 같이, 비지에이 타입의 패키지소자를 인쇄회로기판상에 실장한 것으로, 반도체 칩(10)과, 상면에 반도체 칩(chip)(10)이 안착되는 패들(paddle)이 형성되고, 배면에는 다수의 솔더볼(13)이 형성되어 칩프레임(chip frame)으로 사용되는 인쇄회로기판(PCB : printed circuit board)(12)과, 반도체 칩(10)과 인쇄회로기판(12)을 연결시키는 본딩와이어(bonding wire)(15)와, 반도체 칩(10)을 수지로 고정시키는 몰딩수지부(14)로 이루어진다.
종래의 반도체 패키지는 반도체 칩(10)의 패드형성부위가 본딩와이어(15)를 통하여 인쇄회로기판(12) 상면에 접촉되고, 또한 인쇄회로기판(12)에 형성된 배선을 통하여 솔더볼(13)과 서로 전기적으로 연결되어 있다.
이어서 상기와 같은 구성을 갖는 종래의 일반적인 비지에이 타입의 반도체 패키지 제조공정에 대해 알아보면, 우선 웨이퍼의 쏘잉(sswing)공정 후, 낱개로 절단된 반도체 칩(10)을 패턴이 형성된 인쇄회로기판(11)위에 에폭시를 이용하여 본딩하고, 와이어본딩을 이용하여 인쇄회로기판과 반도체 칩을 전기적으로 연결시킨다.
그리고 온도를 변화시키면서 몰딩수지로 반도체 칩과 내부리드와 본딩와이어를 덮어 내부로 몰딩하고, 몰딩된 인쇄회로기판(12) 하부에 솔더크림(solder cream)을 이용하여 솔더볼(13)을 부착한다.
이때, 히터등의 가열수단을 부가하여 열을 가함에 따라 기판에 부착되는 솔더볼의 접착력이 향상된다.
이어서 인쇄회로기판 배면에 솔더볼 부착공정이 완료되면, 세정과 함께 리드프레임의 리드를 형성시키기 위하여 트림/폼(trim/form)공정을 실시한다.
종래의 비지에이 타입의 반도체 패키지에서는 몰딩공정시에 몰딩수지가 열에 의해 용융되면서 몰딩장비의 캐버티 내로 흐르며, 캐버티 내로 유입된 몰딩수지는 온도가 떨어짐에 따라 일정한 형태로 고정된다.
이때, 제 1 도의 (나)와 같이, 몰딩수지는 온도가 상승됨에 따라 일정온도 범위까지 그 부피가 상승되며, 또한 일정온도에 다다르게 되면 그 부피가 수축된다.
따라서 종래의 비지에이 타입의 반도체 패키지에서는 제 2 도의 (다)와 같이, 인쇄회로기판 상부에만 형성된 몰딩수지부가 수축되어, 즉 기판과 패키지 자체가 A 두께만큼 양 가장자리가 수축되어, 패키지의 워피지가 발생된다.
이러한 패키지의 워피지는 솔더볼 접착공정시 불량을 유발하게 되며, 이에 따라 제품의 신뢰성에 악영향을 끼치게 된다.
따라서 본 발명은 이러한 문제점을 해결하고자 안출된 것으로, 몰딩공정시 발생되는 패키지의 워피지가 방지되는 반도체 패키지를 목적으로 한다.
본 발명은 몰딩공정시, 몰딩수지가 열에 의해 그 부피가 수축되어 패키지의 워피지가 발생되는 것을 방지가능한 반도체 패키지에 관한 것으로, 반도체 칩이 안착되어 와이어를 통해 전기적으로 연결된, 반도체기판 상에 프레임부를 설치하고, 프레임부를 통하여 몰딩되는 수지를 구역하여 틀을 형성함으로써 수축되기 쉬운 몰딩수지부를 지지한다.
제 2 도는 본 발명의 반도체 패키지를 설명하기 위한 도면으로, 제 2 도의 (가)는 본 발명의 비지에이 타입의 반도체 패키지의 단면도이고, 제 2 도의 (나)는 본 발명의 비지에이 타입의 반도체 패키지의 평면도이고, 제 2 도의 (다)(a)와 (다)(b)는 본 발명의 프레임부 및 각 프레임이 서로 결합된 것을 보인 도면이고, 제 2 도의 (라)는 본 발명의 프레임이 반도체기판에 고정된 것을 보인 도면이다.
이하, 첨부된 도면을 참고로 하여 설명하겠다.
본 발명의 반도체 패키지는 제 2 도의 (가)(나)와 같이, 반도체 칩(20)과, 상면에 반도체 칩(20)이 안착되는 패들이 형성되고, 배면에 다수의 솔더볼(23)이 형성된 인쇄회로기판(22)과, 반도체 칩과 인쇄회로기판을 연결시키는 본딩와이어(25)와, 반도체 칩을 수지로 고정시키는 몰딩수지부(24)와, 인쇄회로기판(22) 상에 설치되어, 몰딩되는 수지를 구역화함으로써 몰딩수지부가 지지되도록 틀을 형성시키는 프레임부를 포함하여 이루어진다.
이때, 제 2 도의 (다)(a)와 (다)(b)같이, 프레임부는 중앙에 걸이홈(26-2)이 형성된 프레임(26)으로 이루어져서, 각각의 걸이홈에 의해 결합된 적어도 2개 이상의 프레임을 한 셋트로 구성된다.
또한 프레임의 표면에는 다수의 홈(26-2)이 형성되어져서, 몰딩되는 수지가 홈을 통하여 연결됨으로써 고정된다.
그리고 제 2 도의 (다)(a)의 B부분과 제 2 도의 (라)와 같이, 프레임부의 각각의 양끝부위에 각이 형성되고, 인쇄회로기판(22)에 삽입홈(22-1)이 형성되어져서, 삽입홈(22-1)에 프레임의 양끝부위가 삽입되어 고정된다.
이때, 프레임의 각진 양끝부위의 하단은 점차적으로 뾰족하게 형성시키어, 프레임의 양끝부위를 인쇄회로기판에 형성된 삽입홈(22-1)에 고정시키기가 용이하도록 한다.
그리고 프레임의 재질로는 구리 또는 알루미늄 등의 금속이 사용된다.
다음은 본 발명의 비지에이 타입의 반도체 패키지 제조과정에 대해 알아보면, 우선 웨이퍼의 쏘잉공정 후, 낱개로 절단된 반도체 칩(20)을 패턴이 형성된 인쇄회로기판(22)에 에폭시를 이용하여 본딩하고, 각각의 내부리드와 반도체 칩 사이를 와이어본딩하여 전기적으로 연결시킨다.
그런 후, 에칭방법 또는 스탬핑방법으로 제작된 프레임부를 인쇄회로기판에 형성된 각각의 삽입홈에 삽입시켜 고정시키고, 이어서 몰딩수지로 반도체 칩과 본딩와이어를 덮어 내부를 몰딩한다.
이때, 금형이 프레임부와 인쇄회로기판에 기계적 압력을 가하므로 몰딩수지 주입시 금속프레임의 위치가 변하지 않는다.
이어서 몰딩공정이 완료되면, 몰딩된 인쇄회로기판 하부에 솔더크림(solder cream)을 바른 후, 히터로 열을 가하여 기판에 솔더볼을 부착한다.
그리고 인쇄회로기판 배면에 솔더볼 부착공정이 완료되면 세정과 함께 리드프레임의 리드를 형성시키기 위하여 트림/폼(trim/form)공정을 실시한다.
본 발명의 반도체 패키지는 금속프레임이 몰딩컴파운드를 구역화하므로 수축이 많이 발생되는 비지에이 패키지의 윗부분에 금속프레임이 위치하므로 워피지가 감소된다.
또한, 금속프레임에 형성된 다수의 홀을 통하여 몰딩컴파운드가 서로 연결되므로 몰딩재의 수축을 금속프레임이 억제하게 된다. 따라서 워피지가 감소된다.
Claims (6)
- 반도체 칩과,배면에 다수의 솔더볼이 형성된 반도체기판과,상기 반도체 칩과 상기 반도체기판을 연결시키는 본딩와이어와,상기 반도체 칩을 수지로 고정시키는 몰딩수지부와,상기 반도체기판상에 고정되어, 상기 몰딩수지부가 지지되도록 형성된 틀인 프레임부를 포함하여 이루어지는 것이 특징인 반도체 패키지.
- 제 1 항에 있어서,상기 프레임부는 중앙에 걸이홈이 형성된 프레임으로 이루어져서, 각각의 걸이홈에 의해 결합된 적어도 2개 이상의 프레임으로 이루어진 것이 특징인 반도체 패키지.
- 제 2 항에 있어서,상기 프레임의 표면에는 다수의 홈이 형성되어져서, 상기 몰딩되는 수지가 상기 홈을 통하여 연결되어 상기 프레임에 고정되는 것이 특징인 반도체 패키지.
- 제 2 항 또는 제 3 항에 있어서,상기 프레임의 양끝부위에 각이 형성되고, 상기 반도체기판에 삽입홈이 형성되어져서, 상기 삽입홈에 상기 프레임의 각진 양끝부위가 삽입되어 고정된 것이 특징인 반도체 패키지.
- 제 2 항 도는 제 3 항 또는 제 4 항에 있어서,상기 프레임의 각진 양끝부위의 하단은 점차적으로 뾰족하게 형성되어져서, 상기 반도체기판에 상기 프레임을 고정시키기가 용이한 것이 특징인 반도체 패키지.
- 제 2 항 또는 제 3 항 또는 제 4 항 또는 제 5 항에 있어서상기 프레임의 재질로는 구리 또는 알루미늄 등의 금속이 사용된 것이 특징인 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054209A KR100221659B1 (ko) | 1996-11-15 | 1996-11-15 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960054209A KR100221659B1 (ko) | 1996-11-15 | 1996-11-15 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980035765A true KR19980035765A (ko) | 1998-08-05 |
| KR100221659B1 KR100221659B1 (ko) | 1999-09-15 |
Family
ID=19481926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960054209A KR100221659B1 (ko) | 1996-11-15 | 1996-11-15 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100221659B1 (ko) |
-
1996
- 1996-11-15 KR KR1019960054209A patent/KR100221659B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100221659B1 (ko) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| KR100190981B1 (ko) | 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임 | |
| US6518654B1 (en) | Packages for semiconductor die | |
| US6624006B2 (en) | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| US5362679A (en) | Plastic package with solder grid array | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JP2001094020A (ja) | ストリップ形状のヒート・スプレッダを備えたフリップ・チップ・パッケージおよび製造方法 | |
| US6677665B2 (en) | Dual-die integrated circuit package | |
| US20070290303A1 (en) | Dual leadframe semiconductor device package | |
| US20010042912A1 (en) | Dual-die integrated circuit package | |
| KR19980035765A (ko) | 반도체 패키지 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| KR940006580B1 (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
| US20030214019A1 (en) | Packaging system for semiconductor devices | |
| JP2001352008A (ja) | 半導体装置およびその製造方法 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| KR0138213B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR200167587Y1 (ko) | 반도체 패캐이지 | |
| KR0119755Y1 (ko) | 반도체 패키지 | |
| JPH07106485A (ja) | 樹脂封止型ピングリッドアレイ | |
| KR19980037800U (ko) | 열방출형 볼 그리드 어레이 반도체 패키지 | |
| JPH11204721A (ja) | 半導体装置 | |
| KR19980021715U (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070518 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |