KR19980024155A - Semiconductor chip and mounting method thereof - Google Patents
Semiconductor chip and mounting method thereof Download PDFInfo
- Publication number
- KR19980024155A KR19980024155A KR1019970039970A KR19970039970A KR19980024155A KR 19980024155 A KR19980024155 A KR 19980024155A KR 1019970039970 A KR1019970039970 A KR 1019970039970A KR 19970039970 A KR19970039970 A KR 19970039970A KR 19980024155 A KR19980024155 A KR 19980024155A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tin
- bump electrode
- semiconductor chip
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000002844 melting Methods 0.000 claims abstract description 24
- 230000008018 melting Effects 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 81
- 239000011651 chromium Substances 0.000 claims description 67
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 58
- 229910052804 chromium Inorganic materials 0.000 claims description 56
- 229910000765 intermetallic Inorganic materials 0.000 claims description 35
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000011347 resin Substances 0.000 abstract description 27
- 229920005989 resin Polymers 0.000 abstract description 27
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- 230000004888 barrier function Effects 0.000 abstract 2
- 229910020220 Pb—Sn Inorganic materials 0.000 abstract 1
- 229910001128 Sn alloy Inorganic materials 0.000 abstract 1
- 229910020836 Sn-Ag Inorganic materials 0.000 abstract 1
- 229910020988 Sn—Ag Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 40
- 239000007769 metal material Substances 0.000 description 32
- 239000010931 gold Substances 0.000 description 31
- 238000006243 chemical reaction Methods 0.000 description 24
- 239000010949 copper Substances 0.000 description 24
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 24
- 229910052737 gold Inorganic materials 0.000 description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 230000001681 protective effect Effects 0.000 description 13
- 229910017755 Cu-Sn Inorganic materials 0.000 description 12
- 229910017927 Cu—Sn Inorganic materials 0.000 description 12
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000000203 mixture Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910018100 Ni-Sn Inorganic materials 0.000 description 4
- 229910018532 Ni—Sn Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
저융점 범프전극을 사용한 경우의 신뢰성이 높은 배리어메탈(barrier metal)구조 및 실장방법이 개시된다. 구체적으로는, 반도체 칩의 본딩패트 상에 Cr막으로 이루어지는 배리어메탈이 형성되고, Cr막 상에 Sn리치의 저융점화된 Pb-Sn 땜납 범프전극이나 Sn-Ag 범프전극이 형성된다. 상기 범프전극과 상기 Cr막은 그 사이에 Cr-Sn 합금층을 형성하여 서로 전기적, 기계적으로 접속된다. 상기 범프전극이 접속된 반도체 칩은 내열온도가 낮은 CR4 등의 수지기판 상에 실장된다.A highly reliable barrier metal structure and mounting method in the case of using a low melting bump electrode are disclosed. Specifically, a barrier metal made of a Cr film is formed on the bonding pattern of the semiconductor chip, and a Sn-rich low-melting Pb-Sn solder bump electrode or Sn-Ag bump electrode is formed on the Cr film. The bump electrode and the Cr film are electrically and mechanically connected to each other by forming a Cr—Sn alloy layer therebetween. The semiconductor chip to which the bump electrodes are connected is mounted on a resin substrate such as CR4 having a low heat resistance temperature.
Description
제1도는 본 발명의 제1실시형태인 반도체장치의 단면도.1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention.
제2도는 제1도의 주요부 확대 단면도.2 is an enlarged cross-sectional view of the main part of FIG.
제3도는 실장공정이 행하여지기 전의 상태를 나타내는 반도체 칩의 평면도.3 is a plan view of a semiconductor chip showing a state before the mounting step is performed.
제4도는 상기 반도체 칩의 제조방법을 설명하기 위한 단면도.4 is a cross-sectional view illustrating a method of manufacturing the semiconductor chip.
제5도는 상기 반도체 칩의 제조방법을 설명하기 위한 단면도.5 is a cross-sectional view illustrating a method of manufacturing the semiconductor chip.
제6도는 상기 반도체 칩의 제조방법을 설명하기 위한 단면도.6 is a cross-sectional view illustrating a method of manufacturing the semiconductor chip.
제7도는 상기 반도체 칩의 실장방법을 설명하기 위한 단면도.7 is a cross-sectional view for explaining a method for mounting the semiconductor chip.
제8도는 상기 반도체 칩의 실장방법을 설명하기 위한 단면도.8 is a cross-sectional view for explaining a method for mounting the semiconductor chip.
제9도는 상기 반도체 칩의 실장방법을 설명하기 위한 단면도.9 is a cross-sectional view for explaining a method for mounting the semiconductor chip.
제10도는 상기 반도체 칩의 실장방법을 설명하기 위한 단면도.10 is a cross-sectional view for explaining a method for mounting the semiconductor chip.
제11도는 상기 반도체 칩의 실장방법을 설명하기 위한 단면도.11 is a cross-sectional view for explaining a method for mounting the semiconductor chip.
제12도는 상기 반도체장치를 배선기판에 실장한 상태를 나타내는 주요부단면도.Fig. 12 is a cross sectional view of principal parts showing a state where the semiconductor device is mounted on a wiring board.
제13도는 본 발명의 제2실시형태인 반도체장치의 주요부단면도.13 is a cross-sectional view of principal parts of a semiconductor device according to a second embodiment of the present invention.
제14도는 실장공정이 행하여지기 전의 상태를 나타내는 반도체 칩의 주요부단면도.Fig. 14 is a cross sectional view of a main portion of a semiconductor chip, showing a state before the mounting process is performed.
제15도는 상기 반도체 칩의 제조방법을 설명하기 위한 단면도이다.15 is a cross-sectional view illustrating a method of manufacturing the semiconductor chip.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1 : 반도체 칩2 : 외부단자1: semiconductor chip 2: external terminal
3 : 기초전극3a : 크롬막3: base electrode 3a: chromium film
3b : 금막4 : 적층체3b: gold film 4: laminate
5 : 범프전극6 : 금속간화합물층5: bump electrode 6: intermetallic compound layer
7 : 배선기판8 : 전극패드7: wiring board 8: electrode pad
9 : 기초전극10 : 전극패드9: base electrode 10: electrode pad
11 : 기초전극12 : 수지11 base electrode 12 resin
13 : 범프전극15 : 배선기판13 bump electrode 15 wiring board
16 : 반도체부품17 : 땜납재16 semiconductor component 17 solder material
본 발명은, 배선기판의 실장면상에 범프전극을 개재하여 실장되는 반도체 칩에 적용하여 유효한 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a technique effective for application to a semiconductor chip mounted via bump electrodes on a mounting surface of a wiring board.
배선기판의 실장면상에 반도체 칩을 실장하는 실장기술로서, CCB(Controlled Collapse Bonding)실장기술이 있다. 이 CCB 실장기술은 배선기판의 실장면의 전극패드와 반도체 칩의 주면의 외부단자(본딩패드)와의 사이에 범프전극을 개재하여 양자간을 전기적으로 또한 기계적으로 접속하는 기술이다. 이 CCB 실장기술은 배선기판의 실장면상에 반도체 칩을 그 점유면적내에서 실장할 수 있기 때문에, 실장면적 및 신호전파경로를 축소할 수 있다.As a mounting technique for mounting a semiconductor chip on a mounting surface of a wiring board, there is a controlled collapse bonding (CCB) mounting technique. This CCB mounting technique is a technique for electrically and mechanically connecting the two electrodes via a bump electrode between an electrode pad on a mounting surface of a wiring board and an external terminal (bonding pad) on a main surface of a semiconductor chip. This CCB mounting technique can mount a semiconductor chip within its occupied area on a mounting surface of a wiring board, thereby reducing the mounting area and signal propagation path.
상기 반도체 칩의 외부단자는, 통상, 알루미늄(Al)막 또는 알루미늄합금(예컨대, 알루미늄에 규소(Si) 및 구리(Cu)가 첨가된 합금)막으로 형성되어 있다. 또한, 범프전극은 통상, 주석(Sn)을 함유하는 금속재, 예컨대 납(Pb)-주석(Sn)조성의 금속재로 형성되어 있다.The external terminal of the semiconductor chip is usually formed of an aluminum (Al) film or an aluminum alloy (for example, an alloy in which silicon (Si) and copper (Cu) are added to aluminum). The bump electrode is usually formed of a metal material containing tin (Sn), for example, a metal material of lead (Pb) -tin (Sn) composition.
상기 납-주석 조성의 금속재로 이루어지는 범프전극은 알루미늄막 또는 알루미늄합금막으로 이루어지는 외부단자의 표면에 대하여 피착성(본더빌러티(bondability))이 낮다. 그래서 반도체 칩의 외부단자의 표면상에 BLM(Ball Limiting Metallization)이라 불리는 기초전극(base electrode)을 형성하여, 반도체 칩의 외부단자와 범프전극과의 피착성을 높여, 양자간을 전기적으로 또한 기계적으로 접속하고 있다.The bump electrode made of the lead-tin composition metal material has low adhesion (bondability) to the surface of an external terminal made of an aluminum film or an aluminum alloy film. Thus, a base electrode called ball limiting metallization (BLM) is formed on the surface of the external terminal of the semiconductor chip to increase the adhesion between the external terminal and the bump electrode of the semiconductor chip, thereby electrically and mechanically You are connected to
상기 기초전극은 반도체 칩의 최종보호막에 형성된 개구를 통하여 그 하층에 형성된 외부단자와 전기적으로 또한 기계적으로 접속되어 있다. 이 기초전극은 예컨대 특개소64-194744호 공보에 기재되어 있는 바와 같이 외부단자의 표면측에서, 크롬(Cr)막, 구리(Cu)막, 금(Au)막의 각각을 차례로 적층한 적층구조로 구성되어 있다. 금막은 구리막의 표면의 산호를 방지할 목적으로 형성되어 있다. 이 금막은 반도체 칩의 외부단자에 범프전극을 용융접속할 때, 범프전극내에 확산하여 흡수된다. 구리막은 반도체 칩의 외부단자에 범프전극을 용융접속할 때 범프전극의 주석과 반응하여 Cu-Sn 금속간 화합물층(합금층)을 생성하는 모재로서 사용되고, 반도체 칩의 외부단자와 범프전극과의 피착성을 높일 목적으로 형성되어 있다. Cr막은 반도체 칩의 최종보호막과의 접착성을 높일 목적 및 구리막과 외부단자와의 반응을 억제할 목적으로 형성되어 있다. 요컨대, 반도체 칩의 외부단자와 범프전극은, 범프전극의 주석과 기초전극의 구리막과의 반응에 의해서 생성된 Cu-Sn 금속간 화합물층을 개재하여 간접적으로 접속되어 있다.The base electrode is electrically and mechanically connected to an external terminal formed in the lower layer through an opening formed in the final protective film of the semiconductor chip. The base electrode has a laminated structure in which each of a chromium (Cr) film, a copper (Cu) film, and a gold (Au) film is sequentially stacked on the surface side of an external terminal as described in, for example, Japanese Patent Application Laid-Open No. 64-194744. Consists of. The gold film is formed for the purpose of preventing coral on the surface of the copper film. The gold film diffuses and is absorbed in the bump electrode when the bump electrode is melt-connected to the external terminal of the semiconductor chip. The copper film is used as a base material to form a Cu-Sn intermetallic compound layer (alloy layer) by reacting with the tin of the bump electrode when the bump electrode is melt-connected to the external terminal of the semiconductor chip, and the adhesion between the external terminal of the semiconductor chip and the bump electrode It is formed for the purpose of raising. The Cr film is formed for the purpose of enhancing the adhesiveness of the final protective film of the semiconductor chip and for suppressing the reaction between the copper film and the external terminal. In other words, the external terminal of the semiconductor chip and the bump electrode are indirectly connected via the Cu-Sn intermetallic compound layer produced by the reaction between the tin of the bump electrode and the copper film of the base electrode.
최근, CCB 실장기술에 있어서는, 수지기판으로 이루어지는 배선기판의 실장면상에 범프전극을 게재하여 반도체 칩을 실장하는 시도가 이루어지고 있다. 수지기판으로 이루어지는 배선기판의 실장면상에 범프전극을 개재하여 반도체 칩을 실장하기 위해서는, 범프전극의 융점을 수지기판으로 이루어지는 배선기판의 내열온도보다 낮게 설정하지 않으면 안된다. 예컨대, 유리섬유에 에폭시수지 또는 폴리이미드수지를 함침시킨 수지기판으로 배선기판을 형성한 경우, 배선기판의 내열온도는 260[℃]에서 60∼120[초]정도이기 때문에, 범프전극의 융점을 260[℃]이하로 설정하는 것이 수지기판의 신뢰성을 확보하는데 바람직하다. 범프전극의 융점을 260[℃] 이하로 설정하기 위해서는, 주석의 함유량이 많은 금속재로 범프전극을 형성하는 것이 유효하다. 예컨대. 37[중량%] 납(Pb)-63[중량%] 주석(Sn)조성의 금속재로 범프전극을 형성할 경우, 범프전극의 융점은 183[℃] 정도가 되고, 96.5[중량%] 주석(Sn)-3.5[중량%] 은(Ag)조성의 금속재로 범프전극을 형성한 경우, 범프전극의 융점은 221[℃] 정도가 되기 때문에, 내열온도가 낮은 수지기판으로 이루어지는 배선기판의 실장면상에 반도체 칩을 실장할 수 있다.In recent years, in the CCB mounting technology, attempts have been made to mount a semiconductor chip by placing bump electrodes on a mounting surface of a wiring board made of a resin substrate. In order to mount the semiconductor chip on the mounting surface of the wiring board made of a resin substrate via bump electrodes, the melting point of the bump electrode must be set lower than the heat resistance temperature of the wiring board made of the resin substrate. For example, when the wiring board is formed of a resin substrate impregnated with glass fiber epoxy resin or polyimide resin, the heat resistance temperature of the wiring board is about 60 to 120 [sec] at 260 [deg.] C. It is preferable to set it at 260 degrees C or less to ensure the reliability of a resin substrate. In order to set the melting point of the bump electrode to 260 [° C.] or less, it is effective to form the bump electrode from a metal material containing a large amount of tin. for example. 37 [wt%] Lead (Pb) -63 [wt%] When the bump electrode is formed of a metal material of tin (Sn) composition, the melting point of the bump electrode is about 183 [° C.] and 96.5 [wt%] tin ( Sn) -3.5 [% by weight] When the bump electrode is formed of a silver (Ag) -based metal, the melting point of the bump electrode is about 221 [° C.], so that the mounting surface of the wiring board made of a resin substrate having a low heat resistance temperature A semiconductor chip can be mounted on it.
그렇지만, 저온실장을 달성하기 위해 주석의 함유량이 많은 금속재로 범프전극을 형성할 경우, 반도체 칩의 외부단자에 범프전극을 용융접속할 때 이하의 문제가 생긴다.However, when bump electrodes are formed of a metal material containing a large amount of tin to achieve low temperature mounting, the following problems occur when the bump electrodes are melt-connected to the external terminals of the semiconductor chip.
반도체 칩의 외부단자와 범프전극은 범프전극의 주서과 기초전극의 구리막과의 반응에 대하여 생성된 Cu-Sn 금속간 화합물층을 개재하여 간접적으로 접속된다. 이 Cu-Sn 금속간 화합물층은 범프전극을 용융할 때 생성된다.The external terminal of the semiconductor chip and the bump electrode are indirectly connected via the Cu—Sn intermetallic compound layer generated in response to the reaction of the bump electrode and the copper film of the base electrode. This Cu-Sn intermetallic compound layer is produced when the bump electrodes are melted.
상기 Cu-Sn 금속간 화합물층은 Cr 막에 대하여 접착성이 낮고 박리되기 쉬운 특성이 있다. 또한 Cu-Sn 금속간 화합물층은 범프전극의 주석과 기초전극의 Cu막과의 반응에 의하여 생성되기 때문에, 범프전극의 주석의 함유량[중량%]에 비례하여 막두께가 두껍게 된다. 이 때문에, 주석의 함유량이 많은 금속재로 범프전극을 형성한 경우, 범프전극의 주석과 기초전극의 구리막과의 반응에 의하여 생성되는 Cu-Sn 금속간 화합물층의 막두께가 두껍게 되고, Cu-Sn 금속간 화합물층이 크롬막에 접촉하여, 크롬막으로부터 Cu-Sn 금속간 화합물층이 박리되는 결함이 발생한다. 이 결함은 기초전극의 구리의 막두께를 주석의 함유량에 따라서 두껍게 하여 Cu-Sn 금속간 화합물층과 크롬막과의 접촉을 억제하면 방지할 수 있지만, 구리막의 막두께에 비례하여 기초전극의 막응력이 증가하여, 반도체 칩의 최종보호막에 균열 등의 기계적손상이 발생한다.The Cu-Sn intermetallic compound layer has low adhesiveness to the Cr film and easily peels off. In addition, since the Cu—Sn intermetallic compound layer is formed by the reaction between the tin of the bump electrode and the Cu film of the base electrode, the film thickness becomes thick in proportion to the content [% by weight] of the tin of the bump electrode. For this reason, when the bump electrode is formed of a metal material containing a large amount of tin, the film thickness of the Cu-Sn intermetallic compound layer produced by the reaction between the tin of the bump electrode and the copper film of the base electrode becomes thick and Cu-Sn The intermetallic compound layer is in contact with the chromium film, and a defect occurs in which the Cu-Sn intermetallic compound layer is separated from the chromium film. This defect can be prevented by thickening the copper film thickness of the base electrode in accordance with the tin content to suppress the contact between the Cu-Sn intermetallic compound layer and the chromium film. However, the film stress of the base electrode is proportional to the film thickness of the copper film. This increases, resulting in mechanical damage such as cracking in the final protective film of the semiconductor chip.
따라서, 반도체 칩의 외부단자에 주석의 함유량이 많은 금속재로 이루어지는 범프전극을 접속하는 것은 곤란하다. 또한, 반도체 칩의 외부단자에 주석의 함유량이 많은 금속재로 이루어지는 범프전극을 접속할 수 없기 때문에, 내열 온도가 낮은 수지기판으로 이루어지는 배선기판의 실장면상에 범프전극을 개재하여 반도체 칩을 실장 하는 것은 곤란하다.Therefore, it is difficult to connect the bump electrode which consists of a metal material with high tin content to the external terminal of a semiconductor chip. In addition, since it is not possible to connect a bump electrode made of a metal material containing a large amount of tin to the external terminal of the semiconductor chip, it is difficult to mount the semiconductor chip via the bump electrode on a mounting surface of a wiring board made of a resin substrate having a low heat resistance temperature. Do.
본 발명의 목적은, 반도체 칩의 외부단자에 주석 또는 주석의 함유량이 많은 금속재로 이루어지는 범프전극을 접속하는 것이 가능한 기술을 제공하는데 있다.An object of the present invention is to provide a technique capable of connecting a bump electrode made of tin or a metal material containing a large amount of tin to an external terminal of a semiconductor chip.
또한, 본 발명의 다른 목적은 내열 온도가 낮은 수지기판으로 이루어지는 실장기판의 실장면상에 범프전극을 개재하여 반도체 칩을 실장하는 것이 가능한 기술을 제공하는데 있다.Further, another object of the present invention is to provide a technology capable of mounting a semiconductor chip via bump electrodes on a mounting surface of a mounting substrate made of a resin substrate having a low heat resistance temperature.
본 발명의 상기 및 그 외의 목적과 신규한 특징은 본 명세서의 기술 및 첨부도면에 의해서 분명히 될 것이다.The above and other objects and novel features of the present invention will become apparent from the description and the accompanying drawings.
본원에 있어서 개시되는 발명중, 대표적인 것의 개요를 간단히 설명하면 하기와 같다.Among the inventions disclosed in the present application, an outline of typical ones will be briefly described as follows.
외부단자상에 기초전극을 갖는 반도체 칩에 있어서, 상기 기초전극을 크롬(Cr)막으로 형성한다.In a semiconductor chip having a base electrode on an external terminal, the base electrode is formed of a chromium (Cr) film.
상술한 수단에 의하면, 외부단자에 주석 또는 주석의 함유량이 많은 금속재로 이루어지는 범프전극을 용융접속할 때, 범프전극의 주석과 기초전극의 크롬막과의 반응에 의하여 Cu-Sn 금속간 화합물층이 생성된다. 이 Cu-Sn 금속간 화합물층은 크롬막에 대하여 접착성이 높기 때문에, 반도체 칩의 외부단자와 범프전극을 강고히 접속할 수 있다. 또한, 주석과 크롬막과의 반응속도는 주석과 구리막과의 반응속도에 비교하여 느리기 때문에, 이것에 상당하는 만큼 크롬막의 막두께를 얇게 할 수가 있으며, 기초전극의 막응력을 저감할 수 있다. 따라서, 반도체 칩의 외부단자에 주석 또는 주석의 함유량이 많은 금속재로 이루어지는 범프전극을 접속할 수 있다.According to the above-described means, when the bump electrode made of tin or a metal containing a large amount of tin is fused to an external terminal, a Cu-Sn intermetallic compound layer is formed by the reaction between the tin of the bump electrode and the chromium film of the base electrode. . Since this Cu-Sn intermetallic compound layer has high adhesiveness with respect to a chromium film, the external terminal of a semiconductor chip and bump electrode can be firmly connected. In addition, since the reaction rate between the tin and the chromium film is slow compared to the reaction rate between the tin and the copper film, the film thickness of the chromium film can be made thinner by this amount, and the film stress of the base electrode can be reduced. . Therefore, it is possible to connect a bump electrode made of a metal material containing a large amount of tin or tin to the external terminal of the semiconductor chip.
또한, 반도체 칩의 외부단자에 주석 또는 주석의 함유량이 많은 금속재로 이루어지는 범프전극을 접속할 수 있기 때문에, 내열 온도가 낮은 수지기판으로 이루어지는 배선기판의 실장면상에 범프전극을 개재하여 반도체 칩을 실장할 수 있다.In addition, since the bump electrode made of tin or a metal containing a large amount of tin can be connected to the external terminal of the semiconductor chip, the semiconductor chip can be mounted on the mounting surface of the wiring board made of a resin substrate having a low heat resistance temperature. Can be.
또한, Cu 막을 폐지하고 있으므로 이것에 상당하는 만큼, 반도체 칩의 제조코스트를 저감할 수 있다.In addition, since the Cu film is abolished, the manufacturing cost of the semiconductor chip can be reduced by this amount.
이하, 도면을 참조하여 본 발명의 실시 형태를 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described in detail with reference to drawings.
또, 발명의 실시 형태를 설명하기 위한 모든 도면에 있어서, 동일한 기능을 갖는 동일한 부호를 붙여, 그 반복 설명은 생략한다.In addition, in all the drawings for demonstrating embodiment of the invention, the same code | symbol which has the same function is attached | subjected, and the repeated description is abbreviate | omitted.
[제1실시형태][First Embodiment]
제1도는 본 발명의 제1실시형태인 반도체장치의 단면도이고, 제2도는 제1도의 주요부 확대단면도이고, 제3도는 실장공정이 행하여지기 전의 상태를 나타내는 반도체 칩의 평면도이다.1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is an enlarged cross-sectional view of an essential part of FIG. 1, and FIG. 3 is a plan view of a semiconductor chip showing a state before a mounting process is performed.
제1도에 도시하는 바와 같이, 반도체장치는 배선기판(7)의 실장면상에 범프전극(5)을 개재하여 반도체 칩(1)을 실장하고 있다.As shown in FIG. 1, the semiconductor device mounts the semiconductor chip 1 via the bump electrode 5 on the mounting surface of the wiring board 7. As shown in FIG.
상기 배선기판(7)은 예컨대, 유리섬유에 에폭시수지 또는 폴리이미드수지를 함침시킨 수지기판으로 형성되어 있다. 이 수지기판으로 이루어지는 배선기판(7)은 260[℃]에서 60∼120[초] 정도의 내열 온도를 갖는다.The wiring board 7 is formed of, for example, a resin substrate in which glass fiber is impregnated with epoxy resin or polyimide resin. The wiring board 7 made of this resin substrate has a heat-resistant temperature of about 60 to 120 [seconds] at 260 [° C].
상기 배선기판(7)의 실장면에는 복수개의 전극패드(8)가 배치되어 있다. 또한, 배선기판(7)의 실장면과 대향하는 그 이면에는 복수개의 전극패드(10)가 배치되어 있다. 전극패드(8), 전극패드(10)의 각각은 배선기판(7)의 배선을 통해 전기적으로 접속되어 있다. 전극패드(8), 전극패드(10)의 각각은 예컨대 구리(Cu)막으로 형성되어 있다.A plurality of electrode pads 8 are disposed on the mounting surface of the wiring board 7. Further, a plurality of electrode pads 10 are arranged on the rear surface of the wiring board 7 facing the mounting surface. Each of the electrode pad 8 and the electrode pad 10 is electrically connected through the wiring of the wiring board 7. Each of the electrode pad 8 and the electrode pad 10 is formed of, for example, a copper (Cu) film.
상기 복수개의 전극패드(8)의 각각에는, 기초전극(9)을 개재하여 구형모양의 범프전극(5)이 전기적으로 또한 기계적으로 접속되어 있다. 범프전극(5)은 예컨대 96.5[중량%] 주석(Sn)-3.5[중량%] 은(Ag)조성의 금속재로 형성되어 있다. 이 금속재로 이루어지는 범프전극(5)은 221[℃] 정도의 융점을 갖는다. 기초전극(9)은 상세히 도시하지 않았으나 예컨대, 전극패드(8)의 표면측에서 니켈(Ni)막, 금(Au)막의 각각을 순차 적층한 적층구조로 구성되어 있다. 니켈막은 예컨대 10[㎛] 정도의 막두께로 형성되며 금막은 에컨대 1[㎛] 정도의 막두께로 형성되어 있다. 금막은 전극패드(8)에 범프전극(5)을 용융접속할 때, 범프전극(5)내에 확산하여 흡수된다. 니켈막은 전극패드(8)에 범프전극(5)을 용융접속할 때, 범프전극(5)의 주석과 반응하여 Ni-Sn 금속간 화합물층을 생성하는 모재로서 사용된다. 요컨대, 배선기판(7)의 전극패드(8)와 범프전극(5)은 범프전극(5)의 주석과 기초전극(9)의 니켈막과의 반응에 의하여 생성된 Ni-Sn 금속간 화합물층을 통해 전기적으로 또한 기계적으로 접속되어 있다.Each of the plurality of electrode pads 8 is electrically and mechanically connected to a spherical bump electrode 5 via a base electrode 9. The bump electrode 5 is formed of, for example, a metal material of 96.5 [wt%] tin (Sn) -3.5 [wt%] silver (Ag) composition. The bump electrode 5 made of this metal material has a melting point of about 221 [° C.]. Although the base electrode 9 is not shown in detail, for example, it has a laminated structure in which each of nickel (Ni) film and gold (Au) film is sequentially stacked on the surface side of the electrode pad 8. The nickel film is formed, for example, at a film thickness of about 10 [μm], and the gold film is formed at a film thickness of, for example, about 1 [μm]. The gold film diffuses and is absorbed in the bump electrode 5 when the bump electrode 5 is melt-connected to the electrode pad 8. The nickel film is used as a base material that reacts with tin of the bump electrode 5 to form a Ni-Sn intermetallic compound layer when the bump electrode 5 is melt-connected to the electrode pad 8. In other words, the electrode pad 8 and the bump electrode 5 of the wiring board 7 form a Ni-Sn intermetallic compound layer formed by the reaction of the tin of the bump electrode 5 and the nickel film of the base electrode 9. It is electrically and mechanically connected via it.
상기 복수개의 전극패드(10)의 각각에는 기초전극(11)을 개재하여 구형모양의 범프전극(13)이 전기적으로 또한 기계적으로 접속되어 있다. 범프전극(13)은 예컨대 37[중량%] 납(Pb)-63 [중량%] 주석(Sn)조성의 금속재로 형성되어 있다. 이 금속재로 이루어지는 범프전극(13)은 183[℃] 정도의 융점을 갖는다. 기초전극(11)은, 상세히 도시하지 않았으나 예컨대, 전극패드(10)의 표면측에서 니켈(Ni)막, 금(Au)막의 각각을 순차 적층한 적층구조로 구성되어 있다. 니켈막은 예컨대 10[㎛] 정도의 막두께로 형성되며, 금막은 예컨대 1[㎛]정도의 막두께로 형성되어 있다. 금막은 전극패드(10)에 범프전극(13)을 용융접속할 때, 범프전극(13)내에 확산하여 흡수된다. 니켈막은 전극패드(10)에 범프전극(13)을 용융접속할 때, 범프전극(13)의 주석과 반응하여 Ni-Sn 금속간 화합물층을 생성하는 모재로서 사용된다. 요컨대, 배선기판(7)의 전극패드(10)와 범프전극(13)은 범프전극(13)의 주석과 기초전극(11)의 니켈막과의 반응에 의해서 생성된 Ni-Sn 금속간 화합물층을 통해 전기적으로 또한 기계적으로 접속되어 있다.A spherical bump electrode 13 is electrically and mechanically connected to each of the plurality of electrode pads 10 via a base electrode 11. The bump electrode 13 is formed of, for example, a metal material of 37 [wt%] lead (Pb) -63 [wt%] tin (Sn) composition. The bump electrode 13 made of this metal material has a melting point of about 183 [° C.]. Although not shown in detail, the basic electrode 11 is formed of a laminated structure in which a nickel (Ni) film and a gold (Au) film are sequentially stacked on the surface side of the electrode pad 10, for example. The nickel film is formed, for example, at a film thickness of about 10 [µm], and the gold film is formed, for example, at a film thickness of about 1 [µm]. The gold film diffuses and is absorbed in the bump electrode 13 when the bump electrode 13 is melt-connected to the electrode pad 10. The nickel film is used as a base material for producing a Ni-Sn intermetallic compound layer by reacting with the tin of the bump electrode 13 when the bump electrode 13 is melt-connected to the electrode pad 10. In other words, the electrode pad 10 and the bump electrode 13 of the wiring board 7 form a Ni-Sn intermetallic compound layer formed by the reaction of the tin of the bump electrode 13 and the nickel film of the base electrode 11. It is electrically and mechanically connected via it.
상기 반도체 칩(1)은 예컨대 단결정규소로 이루어지는 반도체기판(1A)을 주체로 하는 구조로 구성되어 있다. 반도체기판(1A)의 소자형성면(제1도에 있어서 하면)에는 복수의 반도체 소자가 형성되고, 그들을 배선으로 접속하는 것에 의해, 논리회로시스템, 기억회로시스템, 혹은 그것들의 혼합회로시스템이 형성되어 있다. 또한, 반도체기판(1A)의 소자형성면상에는 복수게의 외부단자(본딩패드)(2)가 배치되어 있다. 이 복수개의 외부단자(2)의 각각은 반도체기판(1A)의 소자형성면상에 형성된 배선층중에, 최상층의 배선층과 동일층에 형성되어, 반도체기판(1A)의 소자형성면상에 형성된 층간절연막(1B)에 의하여 반도체기판(1A)에서 절연분리되어 있다. 이 복수개의 외부단자(2)의 각각은 알루미늄(Al)막, 또는, 규소(Si) 혹은 구리(Cu) 혹은 양쪽 모두 첨가된 알루미늄합금막으로 형성되어 있다.The semiconductor chip 1 has a structure mainly composed of a semiconductor substrate 1A made of single crystal silicon. On the element formation surface (lower surface in FIG. 1) of the semiconductor substrate 1A, a plurality of semiconductor elements are formed, and by connecting them by wiring, a logic circuit system, a memory circuit system, or a mixed circuit system thereof is formed. It is. Further, a plurality of external terminals (bonding pads) 2 are arranged on the element formation surface of the semiconductor substrate 1A. Each of the plurality of external terminals 2 is formed on the same layer as the uppermost wiring layer among the wiring layers formed on the element formation surface of the semiconductor substrate 1A, and formed on the element formation surface of the semiconductor substrate 1A. Insulated from the semiconductor substrate 1A. Each of the plurality of external terminals 2 is formed of an aluminum (Al) film or an aluminum alloy film to which silicon (Si) or copper (Cu) or both are added.
상기 복수개의 외부단자(2)의 각각에는 범프전극(5)이 전기적으로 또한 기계적으로 접속되어 있다. 요컨대, 반도체 칩(1)의 외부단자(2)는 221[℃] 정도의 융점을 갖는 96.5[중량%] 주석(Sn)-3.5[중량%] 은(Ag)조성의 금속재로 이루어지는 범프전극(5)을 개재하여 배선기판(7)의 전극패드(8)와 전기적으로 또한 기계적으로 접속되어 있다.A bump electrode 5 is electrically and mechanically connected to each of the plurality of external terminals 2. In other words, the external terminal 2 of the semiconductor chip 1 is a bump electrode made of a metal material of 96.5 [wt%] tin (Sn) -3.5 [wt%] silver (Ag) having a melting point of about 221 [° C.] It is electrically and mechanically connected to the electrode pad 8 of the wiring board 7 via 5).
상기 반도체 칩(1)의 외부단자와 범프전극(5)과의 사이에는, 제2도에 도시하는 바와 같이, 기초전극(3)이 개재되어 있다. 기초전극(3)은 반도체 칩(1)의 최종보호막(1C)에 형성된 개구(1C1)를 통하여 그 하층에 형성된 외부단자(2)에 전기적으로 또한 기계적으로 접속되어 있다. 최종보호막(1C)은 예컨대 산화규소막 또는 질화규소막으로 형성되어 있다.The base electrode 3 is interposed between the external terminal of the semiconductor chip 1 and the bump electrode 5 as shown in FIG. The base electrode 3 is electrically and mechanically connected to the external terminal 2 formed in the lower layer through the opening 1C1 formed in the final protective film 1C of the semiconductor chip 1. The final protective film 1C is formed of, for example, a silicon oxide film or a silicon nitride film.
상기 기초전극(3)은 고융점금속막인 크롬(Cr)막으로 형성되어 있다. 크롬막은 반도체 칩(1)의 외부단자(2)에 범프전극(5)을 용융접속할 때, 범프전극(13)의 주석과 반응하여 Cr-Sn 금속간화합물층을 생성하는 모재로서 사용된다. 요컨대, 반도체 칩(1)의 외부단자와 범프전극(5)은 범프전극(5)의 주석과 기초전극(3)의 크롬막과의 반응에 의하여 생성된 Cr-Sn 금속간 화합물층을 개재하여 전기적으로 또한 기계적으로 접속되어 있다.The base electrode 3 is formed of a chromium (Cr) film, which is a high melting point metal film. The chromium film is used as a base material for forming a Cr-Sn intermetallic compound layer by reacting with the tin of the bump electrode 13 when the bump electrode 5 is melt-connected to the external terminal 2 of the semiconductor chip 1. In other words, the external terminal of the semiconductor chip 1 and the bump electrode 5 are electrically connected to each other via the Cr-Sn intermetallic compound layer formed by the reaction between the tin of the bump electrode 5 and the chromium film of the base electrode 3. It is also mechanically connected.
상기 기초전극(3)의 표면은 외부단자(2)에 범프전극(5)을 접속하기 전의 단계에서, 예컨대 금(Au)막으로 피복되어 있다. 금막은 기초전극(3)의 표면의 산화를 방지할 목적으로 형성되어 있다. 금막은 외부단자(2)에 범프전극(5)을 용융접속할ㅍ 때, 범프전극(13) 내에 확산하여 흡수된다.The surface of the base electrode 3 is covered with, for example, a gold (Au) film in a step before connecting the bump electrode 5 to the external terminal 2. The gold film is formed for the purpose of preventing oxidation of the surface of the base electrode 3. The gold film diffuses and is absorbed in the bump electrode 13 when the bump electrode 5 is melt-connected to the external terminal 2.
상기 배선기판(7)과 반도체 칩(1)과의 사이의 빈틈영역에는, 제1도 및 제2도에 도시하는 바와 같이, 수지(12)가 충전되어 있다. 수지(12)는 예컨대, 에폭시계열 경화수지에 실리카충전제, 경화촉진제, 커플링제 등을 첨가한 절연성 수지로 형성되어 있다. 이와 같이, 배선기판(7)과 반도체 칩(1)과의 사이의 빈틈영역에 수지(12)를 충전함으로서, 범프전극(5)의 기계적 강도를 수지(12)의 기계적강도로 보충할 수 있기 때문에, 배선기판(7)과 반도체 칩(1)과의 열팽창계수의 차에 기인하는 범프전극(5)의 파손을 방지할 수 있다.Resin 12 is filled in the gap region between the wiring board 7 and the semiconductor chip 1 as shown in FIG. 1 and FIG. The resin 12 is formed of an insulating resin in which, for example, a silica filler, a curing accelerator, a coupling agent, or the like is added to an epoxy series cured resin. In this way, by filling the resin 12 in the gap between the wiring board 7 and the semiconductor chip 1, the mechanical strength of the bump electrode 5 can be supplemented with the mechanical strength of the resin 12. Therefore, it is possible to prevent breakage of the bump electrode 5 due to the difference in thermal expansion coefficient between the wiring board 7 and the semiconductor chip 1.
상기 기초전극(3)의 평면형상은, 제3도에 도시하는 바와 같이, 원형모양으로 형성되어 있다.The planar shape of the base electrode 3 is formed in a circular shape as shown in FIG.
다음에 상기 반도체 칩(1)의 제조방법에 대하여 제4도 내지 제6도(제조방법을 설명하기 위한 주요부 단면도)를 사용하여 설명한다.Next, the manufacturing method of the said semiconductor chip 1 is demonstrated using FIG. 4 thru | or FIG. 6 (main part sectional drawing for demonstrating a manufacturing method).
우선, 단결정규소로 이루어지는 반도체웨이퍼를 준비한다.First, a semiconductor wafer made of single crystal silicon is prepared.
다음에, 상기 반도체웨이퍼의 소자형성면에 MOSFET 혹은 바이폴라(Bipolar) 등의 반도체소자, 그 소자형성면상에 배선, 층간절연막(1B), 외부단자(2), 최종보호막(1C) 등을 형성하여, 이 반도체웨이퍼에 실질적으로 동일한 회로시스템이 탑재된 반도체 칩을 복수개의 행렬모양으로 형성한다.Next, a semiconductor element such as a MOSFET or a bipolar, a wiring, an interlayer insulating film 1B, an external terminal 2, a final protective film 1C, and the like are formed on the device formation surface of the semiconductor wafer. The semiconductor wafer, in which the substantially same circuit system is mounted on the semiconductor wafer, is formed in a plurality of matrix shapes.
다음에, 제4도에 도시하는 바와 같이, 상기 최종보호막(1C)에 외부단자(2)의 표면을 노출하는 개구(1C1)를 형성한다.Next, as shown in FIG. 4, an opening 1C1 exposing the surface of the external terminal 2 is formed in the final protective film 1C.
다음에, 제5도에 도시하는 바와 같이, 상기 개구(1C1)에서 노출된 외부단자(2)의 표면상을 포함하는 최종보호막(1C)의 표면상에 고융점금속막인 크롬(Cr)막(3A), 금속막인 금(Au)막(3B)의 각각을 스퍼터링법으로 연속적으로 퇴적한다. 크롬막(3A), 금막(3B)의 각각은 예컨대 0.1[㎛] 정도의 막두께로 형성된다.Next, as shown in FIG. 5, a chromium (Cr) film which is a high melting point metal film on the surface of the final protective film 1C including the surface of the external terminal 2 exposed at the opening 1C1. (3A) and each of the gold (Au) film 3B, which is a metal film, are continuously deposited by the sputtering method. Each of the chromium film 3A and the gold film 3B is formed to a film thickness of, for example, about 0.1 [μm].
다음에, 상기 금막(3B), 크롬막(3A)의 각기에 패터닝을 행하고, 제6도에 도시하는 바와 같이, 상기 외부단자(2)의 표면상에, 크롬막(3A)으로 형성하고 또한 표면이 금막(3B)으로 피복된 기초전극(3)을 형성한다. 이 패터닝을 포토리소그래피 기술로 형성된 포토레지스트막을 마스크로 하여 행하여진다. 크롬막(3A)은 산화규소막 및 질화규소막에 대하여 접착성이 높기 때문에, 크롬막(3A)으로 이루어지는 기초전극(3)은 산화규소막 또는 질화규소막으로 이루어지는 최종보호막(1C)에 대하여 강고히 고정된다. 또한, 크롬막(3A)은 알루미늄막 또는 알루미늄합금막에 대하여 접착성이 높기 때문에, 크롬막(3A)으로 이루어지는 기초전극(3)은 알루미늄막 또는 알루미늄합금막으로 이루어지는 외부단자(2)에 대하여 강고히 고정된다. 또한, 기초전극(3)의 표면은 Au막(3B)으로 피복되어 있기 때문에, 기초전극(3)의 표면은 산화되지 않는다.Next, patterning is performed on each of the gold film 3B and the chrome film 3A, and as shown in FIG. 6, a chrome film 3A is formed on the surface of the external terminal 2, and The base electrode 3 whose surface is covered with the gold film 3B is formed. This patterning is performed using a photoresist film formed by photolithography technique as a mask. Since the chromium film 3A has high adhesion to the silicon oxide film and the silicon nitride film, the base electrode 3 made of the chromium film 3A is firmly attached to the final protective film 1C made of the silicon oxide film or the silicon nitride film. It is fixed. In addition, since the chromium film 3A has high adhesion to the aluminum film or the aluminum alloy film, the base electrode 3 made of the chromium film 3A is made to the external terminal 2 made of the aluminum film or the aluminum alloy film. It is firmly fixed. In addition, since the surface of the base electrode 3 is covered with the Au film 3B, the surface of the base electrode 3 is not oxidized.
다음에, 상기 반도체웨이퍼에 형성된 복수의 반도체 칩 사이의 스크라이브영역을 다이싱(dicing)하여, 반도체웨이퍼를 각 반도체 칩마다 분할함으로써, 제3도에 나타내는 반도체 칩(1)이 형성된다.Next, a scribe region between a plurality of semiconductor chips formed in the semiconductor wafer is diced, and the semiconductor wafer 1 is divided for each semiconductor chip, thereby forming the semiconductor chip 1 shown in FIG.
다음에, 상기 반도체장치의 제조방법을 설명하면서 상기 반도체 칩(1)의 실장 방법에 대하여 제7도 내지 제11도(실장방법을 설명하기 위한 단면도)를 사용하여 설명한다.Next, the manufacturing method of the semiconductor chip 1 will be described with reference to FIGS. 7 to 11 (cross section for explaining the mounting method) while explaining the manufacturing method of the semiconductor device.
우선, 외부단자(2) 상에 크롬막을 포함하는 기초전극(3)을 가진 반도체 칩(1)을 준비한다. 기초전극(3)의 표면응 금막(3B)으로 피복되어 있다.First, a semiconductor chip 1 having a base electrode 3 including a chromium film is prepared on an external terminal 2. The base electrode 3 is covered with the surface-coating film 3B.
다음에, 제7도에 도시되어 있는 바와 같이, 상기 반도체 칩(1)의 기초전극(3)상에 96.5[중량%] 주석(Sn)-3.5[중량%] 은(Ag)조성의 금속재로 형성된 범프전극(5)을 배치한다. 이 범프전극(5)은 예컨대 유리마스크를 사용한 볼공급법(전사(傳寫)법)으로 배치된다.Next, as shown in FIG. 7, 96.5 [% by weight] tin (Sn) -3.5 [% by weight] silver (Ag) of a metal material is formed on the base electrode 3 of the semiconductor chip 1. The formed bump electrodes 5 are disposed. The bump electrodes 5 are arranged by, for example, a ball supply method (transfer method) using a glass mask.
다음에, 열처리를 행하여 상기 범프전극(5)을 용융하여, 제8도에 도시하는 바와 같이, 이 범프전극(5)과 상기 반도체 칩(1)의 외부단자(2)를 접속한다. 열처리는 범프전극(5)의 융점(이 경우, 221[℃]보다도 약간 높은 240[℃] 정도의 질소가스분위기중에서 행한다. 이 공정에서, 기초전극(3)의 표면을 피복하고 있는 금막(3B)은 범프전극(5)내에 확산하여 흡수된다. 또한, 제9도에 도시하는 바와 같이, 범프전극(5)의 주석과 기초전극(3)의 크롬막(3A)과의 반응에 의하여 Cr-Sn 금속간 화합물층(6)이 생성된다. 이 Cr-Sn 금속간 화합물층(6)이 생성된다. 이 Cr-Sn 금속간 화합물층(6)은 크롬막(3A)에 대하여 접착성이 높기 때문에, 반도체 칩(1)의 외부단자(2)와 범프전극(5)을 강고히 접속할 수 있다. 또한, 주석과 크롬막(3A)과의 반응속도는 주석과 구리막과의 반응속도에 비해 느리기 때문에, 이것에 상당하는 만큼 크롬막(3A)의 막두께를 얇게 할 수 있으며, 기초전극(3)의 막응력을 저감할 수 있다.Next, the bump electrode 5 is melted by heat treatment, and the bump electrode 5 and the external terminal 2 of the semiconductor chip 1 are connected as shown in FIG. The heat treatment is performed in a nitrogen gas atmosphere of about 240 [° C.] slightly higher than the melting point of the bump electrode 5 (in this case, slightly higher than 221 [° C.]). In this step, the gold film 3B covering the surface of the base electrode 3 is covered. Is diffused and absorbed in the bump electrode 5. Further, as shown in Fig. 9, Cr- is reacted by the reaction between the tin of the bump electrode 5 and the chromium film 3A of the base electrode 3. Sn intermetallic compound layer 6. This Cr-Sn intermetallic compound layer 6 is produced, since the Cr-Sn intermetallic compound layer 6 has high adhesion to the chromium film 3A, the semiconductor The external terminal 2 of the chip 1 and the bump electrode 5 can be firmly connected. In addition, since the reaction rate between the tin and the chromium film 3A is slower than that between the tin and the copper film, As much as this, the film thickness of the chromium film 3A can be made thin, and the film stress of the base electrode 3 can be reduced.
다음에, 상기 반도체 칩(1)을 배선기관(7)의 실장면상에 배치함과 동시에, 반도체 칩(1)의 외부단자(2)에 접속된 범프전극(5)을 배선기판(7)의 실장면의 전극패드(8)에 배치한다.Next, the semiconductor chip 1 is disposed on the mounting surface of the wiring engine 7, and the bump electrode 5 connected to the external terminal 2 of the semiconductor chip 1 is connected to the wiring board 7. It arrange | positions to the electrode pad 8 of a mounting surface.
다음에, 열처리를 행하여 상기 범프전극(5)을 용융하고, 제10도에 도시하는 바와 같이, 이 범프전극(5)과 상기 배선기판(7)의 실장면의 전극패드(8)을 접속한다. 이 공정에서, 제11도에 도시하는 바와 같이, Cr-Sn 금속간 화합물층(6)의 막두께는 반도체칩(1)의 외부단자(2)에 범프전극(5)을 접속할 때보다 약간 두껍게 되지만, 외부단자(2)의 표면에서 접촉되어 있지 않다.Next, the bump electrodes 5 are melted by heat treatment, and the bump electrodes 5 and the electrode pads 8 on the mounting surface of the wiring board 7 are connected as shown in FIG. . In this step, as shown in FIG. 11, the film thickness of the Cr-Sn intermetallic compound layer 6 becomes slightly thicker than when the bump electrode 5 is connected to the external terminal 2 of the semiconductor chip 1. It is not in contact with the surface of the external terminal 2.
다음에, 상기 배선기판(7)과 반도체 칩(1)과의 사이의 빈틈영역에 수지(12)를 충전하고, 그 후, 상기 배선기판(7)의 이면의 전극패드(10)에 구형모양의 범프전극(13)을 접속함으로써, 제1도에 나타내는 반도체장치가 거의 완성된다.Next, the resin 12 is filled in the gap region between the wiring board 7 and the semiconductor chip 1, and then the electrode pad 10 on the back surface of the wiring board 7 is spherical in shape. By connecting the bump electrodes 13, the semiconductor device shown in FIG. 1 is almost completed.
또, 반도체장치는 제품으로서 출하되며, 그 후, 반도체장치는 제12도(주요부단면도)에 도시하는 바와 같이, 모듈기관(15)의 실장면상에 범프전극(13)을 개재하여 실장된다. 이 반도체장치의 실장은, 열처리를 행하여 범프전극(13)을 용융함으로써, 행하여진다. 열처리는 범프전극(5)의 융점(이 경우, 183[℃])보다 약간 높은 온도분위기중에서 행한다. 이 공정에서, 범프전극(5)은 범프전극(13)보다도 높은 융점을 가진 금속재로 형성되어 있기 때문에, 범프전극(5)은 용융되지 않는다.In addition, the semiconductor device is shipped as a product, after which the semiconductor device is mounted on the mounting surface of the module engine 15 via the bump electrodes 13, as shown in FIG. This semiconductor device is mounted by melting the bump electrodes 13 by performing heat treatment. The heat treatment is performed in a temperature atmosphere slightly higher than the melting point of the bump electrode 5 (in this case, 183 [deg.] C). In this step, since the bump electrode 5 is formed of a metal material having a melting point higher than that of the bump electrode 13, the bump electrode 5 is not melted.
이와 같이, 본 실시형태에 의하면, 이하의 작용효과가 얻어진다.Thus, according to this embodiment, the following effect is obtained.
(1) 외부단자(2)상에 기초전극(3)을 갖는 반도체 칩(1)에 있어서, 상기 기초전극(3)을 고융점금속막인 크롬(Cr)막(3A)으로 형성함으로써, 반도체 칩(1)의 외부단자(2)에 주석(Sn)의 함유량이 많은 96.5[중량%] 주석(Sn)-3.5[중량%] 은(Ag)조성의 금속재로 이루어지는 범프전극(5)을 용융접속할 때, 범프전극(5)의 주석과 기초전극(3)의 크롬막(3A)과의 반응에 의하여 Cr-Sn 금속간 화합물충(6)이 생성된다. 이 Cr-Sn 금속간 화합물층(6)은 크롬막(3A)에 대하여 접착성이 높기 때문에, 반도체 칩(1)의 외부단자(2)와 범프전극(5)을 강고히 접속할 수 있다. 또한, 주석과 크롬막(3A)과의 반응속도는 주석과 구리막과의 반응속도에 비교하여 느리기 때문에, 이것에 상당하는 만큼 크롬막(3A)의 막두께를 얇게 할 수 있고, 기초전극(3)의 막응력을 저감할 수 있다. 따라서, 반도체 칩(1)의 외부단자(2)에 주석의 함유량이 많은 96.5[중량%] 주석(Sn)-3.5 [중량%] 은(Ag)조성의 금속재로 이루어지는 범프전극(5)을 접속할 수 있다.(1) In a semiconductor chip 1 having a base electrode 3 on an external terminal 2, the base electrode 3 is formed of a chromium (Cr) film 3A as a high melting point metal film, thereby forming a semiconductor. 96.5 [% by weight] Tin (Sn) -3.5 [% by weight] of a large amount of tin (Sn) in the external terminal 2 of the chip 1 melts the bump electrode 5 made of a metal material of Ag composition. When connecting, the Cr-Sn intermetallic compound charge 6 is produced | generated by reaction of the tin of the bump electrode 5 and the chromium film 3A of the base electrode 3. Since the Cr-Sn intermetallic compound layer 6 has high adhesiveness to the chromium film 3A, the external terminal 2 of the semiconductor chip 1 and the bump electrode 5 can be firmly connected. In addition, since the reaction rate between tin and the chromium film 3A is slow compared to the reaction rate between the tin and the copper film, the film thickness of the chromium film 3A can be made thinner by the amount corresponding to the base electrode ( The film stress of 3) can be reduced. Therefore, 96.5 [wt%] tin (Sn) -3.5 [wt%] silver (Ag) metal material having a large amount of tin can be connected to the external terminal 2 of the semiconductor chip 1. Can be.
또한, 반도체 칩(1)의 외부단자(2)에 주석의 함유량이 많은 조성의 금속재로 이루어지는 범프전극(5)을 접속할 수 있기 때문에, 내열 온도가 낮은 수지기판으로 이루어지는 배선기판(7)의 실장면상에 범프전극(5)을 개재하여 반도체 칩(2)을 실장할 수 있다.In addition, since the bump electrode 5 made of a metal material having a high tin content can be connected to the external terminal 2 of the semiconductor chip 1, the wiring board 7 made of a resin substrate having a low heat resistance temperature is mounted. The semiconductor chip 2 can be mounted on the surface via the bump electrodes 5.
또한, 구리막을 폐지하고 있기 때문에, 이것에 상당하는 만큼, 반도체 칩(2)의 제조코스트를 저감할 수 있다.In addition, since the copper film is abolished, the manufacturing cost of the semiconductor chip 2 can be reduced by this amount.
(2) 상기 기초전극(3)의 표면을 금막(3B)으로 피복함으로써, 기초전극(3)의 표면의 산화를 방지할 수 있기 때문에, 기초전극(3)과 범프전극(5)의 습윤성(wettability)을 확보할 수가 있다.(2) Since the surface of the base electrode 3 is covered with the gold film 3B, oxidation of the surface of the base electrode 3 can be prevented, so that the wettability of the base electrode 3 and the bump electrode 5 ( wettability) can be secured.
(3) 배선기판(7)의 실장면상에 범프전극(5)을 개재하여 실장하는 반도체 칩(1)의 살장방법에 있어서, 외부단자(2)상에, 크롬막(3A)으로 형성된 기초전극(3)을 가진 반도체칩(1)을 준비하는 공정과, 상기 반도체 칩(1)의 기초전극(3)상에 주석의 함유량이 많은 96.5[중량%] 주석(Sn)-3.5[중량%] 은(Ag)조성의 금속재로 이루어지는 범프전극(5)을 배치하는 공정과, 상기 범프전극(5)을 용융하여, 이 범프전극(5)과 상기 반도체 칩(1)의 외부단자(2)를 접속하는 공정을 구비함으로써, 반도체 칩(1)의 외부단자(2)에 주석(Sn)의 함유량이 많은 96.5[중량%] 주석(Sn)-3.5[중량%] 은(Ag)조성의 금속재로 이루어지는 범프전극(5)을 용융접속할 때, 범프전극(5)의 주석과 기초전극(3)의 크롬막(3A)의 반응에 의하여 Cr-Sn 금속간 화합물층(6)이 생성된다. 이 Cr-Sn 금속간화합물층(6)은 크롬막(3A)에 대하여 접착성이 높기 때문에, 반도체 칩(1)의 외부단자(2)의 범프전극(5)을 강고히 접속할 수 있다. 또한, 주석과 크롬막(3A)의 반응속도는 주석과 구리막과의 반응속도에 비교하여 느리기 때문에, 이것에 상당하는 만큼 크롬막(3A)의 막두께를 얇게 할 수 있고, 기초전극(3)의 막응력을 저감할 수 있다. 따라서, 반도체 칩(1)의 외부단자(2)에 주석의 함유량이 많은 96.5[중량%] 주석(Sn)-3.5[중량%] 은(Ag)조성의 금속재로 이루어지는 범프전극(5)를 접속할 수 있다.(3) In the method of mounting a semiconductor chip 1 mounted on a mounting surface of a wiring board 7 via a bump electrode 5, a base electrode formed of a chromium film 3A on an external terminal 2. 96.5 [% by weight] tin (Sn) -3.5 [% by weight] having a large amount of tin on the base electrode 3 of the semiconductor chip 1, Arranging the bump electrodes 5 made of a silver (Ag) metal material, melting the bump electrodes 5 to form the bump electrodes 5 and the external terminals 2 of the semiconductor chip 1. By providing the process of connecting, 96.5 [weight%] tin (Sn) -3.5 [weight%] silver (Ag) composition with a high content of tin (Sn) in the external terminal 2 of the semiconductor chip 1 When the bump electrodes 5 formed are melt-connected, the Cr-Sn intermetallic compound layer 6 is formed by the reaction between the tin of the bump electrodes 5 and the chromium film 3A of the base electrode 3. Since the Cr-Sn intermetallic compound layer 6 has high adhesiveness to the chromium film 3A, the bump electrodes 5 of the external terminals 2 of the semiconductor chip 1 can be firmly connected. In addition, since the reaction rate of the tin and the chromium film 3A is slow compared to the reaction rate between the tin and the copper film, the film thickness of the chromium film 3A can be made thinner by this amount, and the base electrode 3 ), The film stress can be reduced. Therefore, 96.5 [% by weight] tin (Sn) -3.5 [% by weight] silver (Ag) metal material having a large amount of tin can be connected to the external terminal 2 of the semiconductor chip 1. Can be.
(4) 상기 범프전극(5)과 상기 반도체 칩(1)의 외부단자(2)를 접속하는 공정 후에, 상기 범프전극(5)을 용융하여, 이 범프전극(5)과 배선기판(7)의 실장면의 전극패드(8)을 접속하는 공정을 구비함으로써, 내열 온도가 낮은 수지기판으로 이루어지는 배선기판(7)의 실장면상에 범프전극(5)를 개재하여 반도체 칩(1)을 실장할 수가 있다.(4) After the step of connecting the bump electrode 5 and the external terminal 2 of the semiconductor chip 1, the bump electrode 5 is melted, and the bump electrode 5 and the wiring board 7 The step of connecting the electrode pad 8 of the mounting surface of the semiconductor chip 1 is performed by mounting the semiconductor chip 1 via the bump electrode 5 on the mounting surface of the wiring board 7 made of a resin substrate having a low heat resistance temperature. There is a number.
또, 상기 반도체 칩(1)의 외부단자(2)에, 232[℃] 정도의 융점을 갖는 주석으로 형성된 범프전극(5)을 접속하여도 된다. 이 경우에 있어서도, 상술의 실시형태와 같은 효과가 얻어진다.The bump electrode 5 formed of tin having a melting point of about 232 [° C.] may be connected to the external terminal 2 of the semiconductor chip 1. Also in this case, the same effects as in the above-described embodiment can be obtained.
또한, 상기 기초전극(3)은 티탄(Ti)막, 텅스텐(W)막, 몰리브덴(Mo)막중 어느 하나의 고융점금속막으로 형성하여도 좋다. 이 경우에 있어서도, 상술의 실시형태와 같은 효과가 얻어진다.The base electrode 3 may be formed of any one of a high melting point metal film of a titanium (Ti) film, a tungsten (W) film, and a molybdenum (Mo) film. Also in this case, the same effects as in the above-described embodiment can be obtained.
또한, 상기 기초전극(3)의 표면은, 니켈(Ni)막 또는 주석(Sn)막으로 형성하여도 된다. 이 경우에 있어서도, 상술의 실시형태와 같은 효과가 얻어진다.The surface of the base electrode 3 may be formed of a nickel (Ni) film or a tin (Sn) film. Also in this case, the same effects as in the above-described embodiment can be obtained.
또한, 상기 Cr-Sn 금속간 화합물층(6)은 알루미늄막 또는 알루미늄합금막에 대하여도 접착성이 높기 때문에, 반도체 칩(1)의 외부단자(2)의 표면에 접촉시켜도 된다.In addition, since the Cr-Sn intermetallic compound layer 6 has high adhesiveness to an aluminum film or an aluminum alloy film, the Cr-Sn intermetallic compound layer 6 may be brought into contact with the surface of the external terminal 2 of the semiconductor chip 1.
[제2실시형태]Second Embodiment
본 발명의 제2실시형태인 반도체장치의 개략구성을 제13도(주요부단면도)에 나타낸다.A schematic configuration of a semiconductor device according to a second embodiment of the present invention is shown in FIG. 13 (main part sectional view).
제13도에 도시하는 바와 같이, 반도체장치는 배선기판(7)의 실장면상에 반도체 칩(1) 및 반도체부품(16)을 실장하고 있다. 반도체 칩(1)은 범프전극(5)을 개재하여 배선기판(7)의 실장면상에 실장되어 있다.As shown in FIG. 13, the semiconductor device mounts the semiconductor chip 1 and the semiconductor component 16 on the mounting surface of the wiring board 7. As shown in FIG. The semiconductor chip 1 is mounted on the mounting surface of the wiring board 7 via the bump electrode 5.
상기 배선기판(7)은 예컨대, 유리섬유에 에폭시수지 또는 폴리이미드수지를 함침시킨 수지기판으로 형성되어 있다. 이 수지기판으로 이루어지는 배선기판(7)은 260[℃]에서 60∼120[초]정도의 내열 온도를 갖는다.The wiring board 7 is formed of, for example, a resin substrate in which glass fiber is impregnated with epoxy resin or polyimide resin. The wiring board 7 made of this resin substrate has a heat-resistant temperature of about 60 to 120 [seconds] at 260 [° C].
상기 반도체 칩(1)의 외부단자(2)는 범프전극(5)을 개재하여 배선기판(7)의 전극패드(5)에 전기적으로 또한 기계적으로 접속되어 있다. 범프전극(5)은 예컨대, 37[중량%] 납(Pb)-63[중량%] 주석(Sn)조성의 금속재로 형성되어 있다. 이 금속재로 이루어지는 범프전극(5)은 183[℃]정도의 융점을 갖는다.The external terminal 2 of the semiconductor chip 1 is electrically and mechanically connected to the electrode pad 5 of the wiring board 7 via the bump electrode 5. The bump electrode 5 is formed of, for example, a metal material of 37 [% by weight] lead (Pb) -63 [% by weight] tin (Sn). The bump electrode 5 made of this metal material has a melting point of about 183 [° C].
상기 반도체부품(16)의 리드(16A)는 땜납(17)을 개재하여 배선기판(7)의 전극 패드(8A)에 전기적으로 또한 기계적으로 접속되어 있다. 땜납(17)은 범프전극(5)과 같은 금속재로 형성되어 있다.The lead 16A of the semiconductor component 16 is electrically and mechanically connected to the electrode pad 8A of the wiring board 7 via the solder 17. The solder 17 is formed of the same metal material as the bump electrode 5.
상기 범프전극(5)은 배선기판(7)의 실장면상에 반도체 칩(1)을 실장하기 전의 단계에서, 제14도(주요부단면도)에 도시하는 바와 같이, 반도체 칩(1)의 외부단자(2)에 접속되어 있다. 반도체 칩(1)의 외부단자(2)의 범프전극(5)의 사이에는, 전술한 실시형태와 같이, 기초전극(3)이 개재되어 있다. 기초전극(3)은 반도체 칩(1)의 최종보호막(1C)에 형성된 개구(1C1)를 통하여 그 하층에 형성된 외부단자(2)에 전기적으로 또한 기계적으로 접속되어 있다. 최종보호막(1C1)은 예컨대 산화규소막 또는 질화규소막으로 형성되어 있다.The bump electrode 5 is formed at the external terminal of the semiconductor chip 1 as shown in FIG. 14 (main cross-sectional view) in a step before the semiconductor chip 1 is mounted on the mounting surface of the wiring board 7. 2). The base electrode 3 is interposed between the bump electrodes 5 of the external terminals 2 of the semiconductor chip 1 as in the above-described embodiment. The base electrode 3 is electrically and mechanically connected to the external terminal 2 formed in the lower layer through the opening 1C1 formed in the final protective film 1C of the semiconductor chip 1. The final protective film 1C1 is formed of, for example, a silicon oxide film or a silicon nitride film.
상기 기초전극(3)은 고융점금속막인 크롬(Cr)막으로 형성되어 있다. 크롬막은 반도체 칩(1)의 외부단자(2)에 범프전극(5)을 용융접속할 때, 범프전극(5)의 주석과 반응하여 Cr-Sn 금속간 화합물층을 생성하는 모재로서 사용된다. 요컨대, 반도체 칩(1)의 외부단자와 범프전극(5)은 범프전극(5)의 주석과 기초전극(3)의 크롬막과의 반응에 의하여 생성된 Cr-Sn 금속간 화합물층을 개재하여 전기적으로 또한 기계적으로 접속되어 있다.The base electrode 3 is formed of a chromium (Cr) film, which is a high melting point metal film. The chromium film is used as a base material for forming a Cr-Sn intermetallic compound layer by reacting with the tin of the bump electrode 5 when the bump electrode 5 is melt-connected to the external terminal 2 of the semiconductor chip 1. In other words, the external terminal of the semiconductor chip 1 and the bump electrode 5 are electrically connected to each other via the Cr-Sn intermetallic compound layer formed by the reaction between the tin of the bump electrode 5 and the chromium film of the base electrode 3. It is also mechanically connected.
상기 기초전극(3)의 표면은, 외부단자(2)에 범프전극(5)을 접속하기 전의 단계에서, 예컨대 금(Au)막으로 피복되어 있다. 금막은 기초전극(3)의 표면의 산화를 방지할 목적으로 형성되어 있다. 금막의 외부단자(2)에 범프전극(5)을 용융접속할 때, 범프전극(13) 내에 확산하여 흡수한다.The surface of the base electrode 3 is covered with, for example, a gold (Au) film in the step before connecting the bump electrode 5 to the external terminal 2. The gold film is formed for the purpose of preventing oxidation of the surface of the base electrode 3. When the bump electrode 5 is fusion-connected to the external terminal 2 of the gold film, it diffuses and absorbs in the bump electrode 13.
다음에, 상기 반도체 칩(1)의 제조방법에 대하여 설명한다.Next, the manufacturing method of the said semiconductor chip 1 is demonstrated.
우선, 단결정규소로 이루어지는 반도체웨이퍼를 준비한다.First, a semiconductor wafer made of single crystal silicon is prepared.
다음에, 상기 반도체웨이퍼의 소자형성면에 반도체소자, 그 소자형성면상에 배선, 층간절연막(1B), 외부단자(2), 최종보호막(1C) 등을 형성하며, 이 반도체웨이퍼에 실질적으로 동일한 회로시스템이 탑재된 반도체 칩 형성영역을 복수개의 행렬모양으로 형성한다.Next, a semiconductor element, a wiring, an interlayer insulating film 1B, an external terminal 2, a final protective film 1C, and the like are formed on the element formation surface of the semiconductor wafer, and the semiconductor wafer is substantially the same. The semiconductor chip formation region in which the circuit system is mounted is formed in a plurality of matrix shapes.
다음에, 전술한 실시형태와 같은 방법으로, 상기 외부단자(2)의 표면상에 크롬막(3A)으로 형성되고, 또한 표면의 금막(3B)으로 피복된 기초전극(3)을 형성한다.Next, in the same manner as in the above-described embodiment, the base electrode 3 formed of the chromium film 3A on the surface of the external terminal 2 and covered with the gold film 3B on the surface is formed.
다음에, 상기 최종보호박(1C)의 표면상에 마스크(20)을 형성한다. 이 마스크(20)는 포토레지스트막으로 형성되어 있다.Next, a mask 20 is formed on the surface of the final protective foil 1C. This mask 20 is formed of a photoresist film.
다음에, 상기 반도체웨이퍼의 전면에 납막, 주석막의 각각을 진공증착법으로 순차 연속적으로 증착하여, 제15도(주요부단면도)에 도시하는 바와 같이, 외부단자(2)의 표면상에 납막, 주석막의 각각으로 이루어지는 적층체(4)를 형성한다. 납막, 주석막의 각각은, 37[중량%] 납(Pb)-63[중량%] 주석(Sn)조성의 금속재로 되는 막두께로 형성된다. 이 공정에서, 마스크(20)의 표면상에도 같은 적층체(4)가 형성된다.Next, each of the lead film and the tin film is successively deposited on the entire surface of the semiconductor wafer by vacuum deposition, and as shown in FIG. 15 (main cross-sectional view), the lead film and tin film are formed on the surface of the external terminal 2. The laminated body 4 which consists of each is formed. Each of the lead film and the tin film is formed with a film thickness of a metal material of 37 [% by weight] lead (Pb) -63 [% by weight] tin (Sn) composition. In this step, the same laminate 4 is also formed on the surface of the mask 20.
다음에, 포토리소그래피법을 사용하여, 상기 마스크(20)를 제거함과 동시에 이 마스크(20)의 표면상의 적층체(4)를 제거한다.Next, using the photolithography method, the mask 20 is removed and the laminate 4 on the surface of the mask 20 is removed.
다음에, 열처리를 행하여 상기 적층체(4)를 용융하여, 제14도에 도시하는 바와 같이, 외부단자(2)의 표면상에 37[중량%] 납(Pb)-63[중량%] 주석(Sn)조성의 금속재로 이루어지는 구형모양의 범프전극(5)을 형성함과 동시에, 이 범프전극(5)을 외부단자(2)에 접속한다. 열처리는 37[중량%] 납(Pb)-63[중량%] 주석(Sn)조성의 금속재의 용점(183[℃])보다 약간높은 온도분위기중에서 행한다. 이 공정에서, 기초전극(3)의 표면을 피복하고 있는 금막(3B)은 범프전극(5)내에 확산하여 흡수된다. 또한, 전술의 제1실시형태와 같이, 범프전극(5)의 주석과 기초전극(3)의 크롬막(3A)의 반응에 의하여 Cr-Sn 금속간 화합물층(6)이 생성된다. 이 Cr-Sn 금속간화합물층(6)은 크롬막(3A)에 대하여 접착성이 높기 때문에, 반도체 칩(1)의 외부단자(2)와 범프전극(5)을 강고히 접속할 수 있다. 또한, 주석과 크롬막(3A)의 반응속도는 주석과 구리막과의 반응속도에 비교하여 느리기 때문에, 이것에 상당하는 만큼, 크롬막(3A)의 막두께를 얇게 할 수 있으며 기초전극(3)의 막응력을 저감할 수 있다. 이 공정에 의해, 외부단자(2)상에 기초전극(3) 및 범프전극(5)을 갖는 반도체 칩(1)이 형성된다.Next, heat treatment is performed to melt the laminate 4, and as shown in FIG. 14, 37 [% by weight] lead (Pb) -63 [% by weight] tin on the surface of the external terminal 2 A spherical bump electrode 5 made of a (Sn) composition metal material is formed, and the bump electrode 5 is connected to the external terminal 2. The heat treatment is carried out in a temperature atmosphere slightly higher than the melting point (183 [° C.]) of the metal material of 37 [wt%] lead (Pb) -63 [wt%] tin (Sn) composition. In this step, the gold film 3B covering the surface of the base electrode 3 is diffused and absorbed in the bump electrode 5. In addition, as in the first embodiment described above, the Cr-Sn intermetallic compound layer 6 is formed by the reaction of the tin of the bump electrode 5 and the chromium film 3A of the base electrode 3. Since the Cr-Sn intermetallic compound layer 6 has high adhesion to the chromium film 3A, the external terminal 2 of the semiconductor chip 1 and the bump electrode 5 can be firmly connected. In addition, since the reaction rate of tin and the chromium film 3A is slow compared to the reaction rate between the tin and the copper film, the film thickness of the chromium film 3A can be made thinner by the amount equivalent to that of the base electrode 3. ), The film stress can be reduced. By this step, the semiconductor chip 1 having the base electrode 3 and the bump electrode 5 is formed on the external terminal 2.
다음에, 상기 반도체장치의 제조방법을 설명하면서 상기 반도체 칩(1)의 실장방법에 대하여 제13도를 사용하여 설명한다.Next, the method for mounting the semiconductor chip 1 will be described with reference to FIG. 13 while explaining the method for manufacturing the semiconductor device.
우선, 외부단자(2)상에 크롬막으로 형성된 기초전극(3) 및 이 기초전극(3)상에 주석의 함유량이 많은 금속재로 형성된 범프전극(5)을 가지며 외부단자(2)와 범프전극(5)이 범프전극(5)의 주석과 기초전극(3)의 크롬막과의 반응에 의하여 생성된 금속간 화합물층(6)을 개재하여 접속되어 있는 반도체 칩(1)을 준비함과 동시에 배선기판(7)을 준비한다. 배선기판(7)의 전극패드(8A)의 표면에는 스크린인쇄방법으로 땜납 페이스트재가 형성되어 있다.First, a base electrode 3 formed of a chromium film on the external terminal 2 and a bump electrode 5 formed of a metal material containing a large amount of tin on the base electrode 3 have an external terminal 2 and a bump electrode. (5) preparing a semiconductor chip 1 connected via the intermetallic compound layer 6 produced by the reaction between the tin of the bump electrode 5 and the chromium film of the base electrode 3, and at the same time, the wiring board Prepare (7). The solder paste material is formed on the surface of the electrode pad 8A of the wiring board 7 by the screen printing method.
다음에, 상기 배선기판(7) 실장면상에 반도체 칩(1) 및 반도체부품(16)을 배치함과 동시에 배선기판(7)의 전극패드(8)상에 반도체 칩(1)의 범프전극(5)을 배치하여, 배선기판(7)의 전극패드(8A) 상에 땜납 페이스트재를 개재하여 반도체부품(16)의 리드(16A)를 배치한다.Next, the semiconductor chip 1 and the semiconductor component 16 are disposed on the mounting surface of the wiring board 7 and the bump electrodes of the semiconductor chip 1 on the electrode pad 8 of the wiring board 7 are arranged. 5), the lead 16A of the semiconductor component 16 is arranged on the electrode pad 8A of the wiring board 7 via the solder paste material.
다음에, 열처리를 행하여 상기 범프전극(5) 및 땜납 페이스트재를 용융하여, 상기 범프전극(5)과 배선기판(7)의 전극패드(8)를 접속함과 동시에, 반도체부품(16)의 리드(16A)와 배선기판(7)의 전극패드(8A)를 접속한다. 열처리는 37[중량%] 납(Pb)-63[중량%] 주석(Sn)조성의 금속재의 융점(183[℃])보다 약간 높은 온도분위기중에서 행한다. 이 공정에서, 내열 온도가 낮은 수지기판으로 이루어지는 배선기판(7)의 실장면상에 반도체 칩(1) 및 반도체부품(16)이 실장된다.Next, heat treatment is performed to melt the bump electrode 5 and the solder paste material, thereby connecting the bump electrode 5 and the electrode pad 8 of the wiring substrate 7 and simultaneously The lead 16A and the electrode pad 8A of the wiring board 7 are connected. The heat treatment is performed in a temperature atmosphere slightly higher than the melting point (183 [° C.]) of the metal material of 37 [wt%] lead (Pb) -63 [wt%] tin (Sn) composition. In this step, the semiconductor chip 1 and the semiconductor component 16 are mounted on the mounting surface of the wiring board 7 made of a resin substrate having a low heat resistance temperature.
다음에, 상기 배선기판(7)과 반도체 칩(1)과의 사이의 빈틈 영역에 수지(12)를 충전함으로써 반도체장치가 거의 완성된다.Next, the semiconductor device is almost completed by filling the resin 12 in the gap region between the wiring board 7 and the semiconductor chip 1.
이와 같이, 본 실시형태에 의하면, 전술의 실시형태와 같은 작용효과가 얻어진다.Thus, according to this embodiment, the effect similar to embodiment mentioned above is acquired.
이상, 본 발명자에 의하여 이루어진 발명을, 상기 실시형태에 의거하여 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 이탈하지 않은 범위에서 여러가지로 변경가능한 것은 물론이다.As mentioned above, although the invention made by this inventor was demonstrated concretely based on the said embodiment, this invention is not limited to the said embodiment, Of course, it can change variously in the range which does not deviate from the summary.
본원에 있어서 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 하기와 같다.The effect obtained by the typical thing of the invention disclosed in this application is briefly described as follows.
반도체 칩의 외부단자에 주석 또는 주석의 함유량이 많은 금속재로 이루어지는 범프전극을 접속할 수 있다.A bump electrode made of a metal material containing a large amount of tin or tin can be connected to an external terminal of the semiconductor chip.
또한, 내열 온도가 낮은 수지기판으로 이루어지는 배선기판의 실장면상에 범프전극을 개재하여 반도체 칩을 실장할 수 있다.Further, the semiconductor chip can be mounted via bump electrodes on the mounting surface of the wiring board made of a resin substrate having a low heat resistance temperature.
Claims (10)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24279096A JP3615628B2 (en) | 1996-09-13 | 1996-09-13 | Manufacturing method of semiconductor chip and mounting method thereof |
| JP96-242790 | 1996-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980024155A true KR19980024155A (en) | 1998-07-06 |
Family
ID=17094339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970039970A KR19980024155A (en) | 1996-09-13 | 1997-08-21 | Semiconductor chip and mounting method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3615628B2 (en) |
| KR (1) | KR19980024155A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4590783B2 (en) * | 2001-06-13 | 2010-12-01 | パナソニック株式会社 | Method for forming solder balls |
-
1996
- 1996-09-13 JP JP24279096A patent/JP3615628B2/en not_active Expired - Fee Related
-
1997
- 1997-08-21 KR KR1019970039970A patent/KR19980024155A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1092828A (en) | 1998-04-10 |
| JP3615628B2 (en) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420703B2 (en) | Method for manufacturing semiconductor device | |
| USRE39603E1 (en) | Process for manufacturing semiconductor device and semiconductor wafer | |
| KR100846270B1 (en) | Semiconductor device and its manufacturing method | |
| US8154124B2 (en) | Semiconductor device having a chip-size package | |
| EP0097833B1 (en) | Substrate for integrated circuit packages | |
| JP4685834B2 (en) | Integrated circuit device | |
| US10242956B1 (en) | Semiconductor device with metal dam and fabricating method | |
| US6781247B2 (en) | Semiconductor device | |
| KR101095409B1 (en) | Semiconductor device | |
| JPH10326806A (en) | Semiconductor device and its manufacture | |
| US20050151268A1 (en) | Wafer-level assembly method for chip-size devices having flipped chips | |
| JP2002164383A (en) | Circuit structure integrating power distributing function of circuit and lead frame on surface of chip | |
| US7341949B2 (en) | Process for forming lead-free bump on electronic component | |
| JP2000100869A (en) | Semiconductor device and manufacture thereof | |
| US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
| JP3563635B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP3502056B2 (en) | Semiconductor device and laminated structure using the same | |
| JP2021034600A (en) | Semiconductor device | |
| KR100376044B1 (en) | Solder of semiconductor package and semiconductor package utilizing thereof | |
| KR19980024155A (en) | Semiconductor chip and mounting method thereof | |
| KR100348126B1 (en) | Semiconductor device and outer connecting terminal structured body, and method of manufacturing the semiconductor device | |
| JP3582014B2 (en) | Semiconductor pellet mounting method | |
| JP2021022604A (en) | Electronic equipment and manufacturing method of electronic equipment | |
| JP3645391B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JPH03116838A (en) | Semiconductor integrated circuit device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |