KR19980018132A - 리드 프레임, 그의 제조방법 및 그것을 사용한 반도체 장치 - Google Patents

리드 프레임, 그의 제조방법 및 그것을 사용한 반도체 장치 Download PDF

Info

Publication number
KR19980018132A
KR19980018132A KR1019970024122A KR19970024122A KR19980018132A KR 19980018132 A KR19980018132 A KR 19980018132A KR 1019970024122 A KR1019970024122 A KR 1019970024122A KR 19970024122 A KR19970024122 A KR 19970024122A KR 19980018132 A KR19980018132 A KR 19980018132A
Authority
KR
South Korea
Prior art keywords
adhesive
leads
lead
lead frame
application
Prior art date
Application number
KR1019970024122A
Other languages
English (en)
Other versions
KR100474843B1 (ko
Inventor
히로시 수기모토
히로키 타나카
시게오 하기야
타카하루 요네모토
Original Assignee
하라 세이지
히다찌 케이블 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15120796A external-priority patent/JP3341581B2/ja
Priority claimed from JP20475796A external-priority patent/JP3298420B2/ja
Application filed by 하라 세이지, 히다찌 케이블 리미티드 filed Critical 하라 세이지
Publication of KR19980018132A publication Critical patent/KR19980018132A/ko
Application granted granted Critical
Publication of KR100474843B1 publication Critical patent/KR100474843B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명에 따른 반도체 장치용 리드 프레임은, 소정량의 접착제가 그 위에 도포되는 영역(22-2, 22-3, 22-4)을 각각 갖는 제 1 내부 리드(21-2, 21-3, 21-4)와, 상기 제 1 내부 리드의 영역보다 폭이 더 넓은 영역(22-1, 22-5)을 각각 갖는 제 2 내부 리드(21-1, 21-5)를 구비한다. 상기 제 1 내부 리드(21-2, 21-3, 21-4)는 폭 W1을 갖는 한편, 상기 제 2 내부 리드는 W1보다 폭이 더 넓은 폭 W2를 갖는다. 제 2 내부 리드(21-1, 21-5)는 내부 리드에 대해 바니시 같은 접착제의 한 번의 연속적인 도포가 개시되고 종료되는 위치에 각각 배치된다. 바람직하게는, W2에 대한 W1의 비율은 1 대 1.3 (즉, W1:W2= 1:1.3) 또는 그 이상이다. 과량의 바니시 같은 접착제가 개시 내부 리드(21-1) 또는 최종 내부 리드(21-5)에 도포되더라도, 접착제가 상기 영역(22-1, 22-5) 위에서 퍼지게 되므로, 균일한 두께를 갖는 접착제 층이 형성된다.

Description

리드 프레임, 그의 제조방법 및 그것을 사용한 반도체 장치(LEAD FRAME, METHOD OF MAKING THE SAME, AND SEMICONDUCTOR DEVICE USING THE SAME)
본 발명은 리드 프레임(lead frame), 그의 제조방법 및 그것을 사용한 반도체 장치에 관한 것으로, 특히, 반도체 칩이 부착될 수 있도록 접착제가 도포된 복수의 리드를 구비한 리드 프레임, 그것을 제조하는 방법 및 그것을 사용한 반도체 장치에 관한 것이다.
1M 비트에 이르는 DRAM(Dynamic Random Access Memory)과 같은 종래의 반도체 장치에 대해서는, 복수의 내부 리드를 갖는 리드 프레임과, 콘택 패드들이 그 위에 구비되고 상기 내부 리드 상에 장착되되 콘택 패드들이 대응되는 내부 리드들에 본딩 와이어에 의해 전기접속되는 반도체 칩을 구비한 패키지 구조가 사용되어 왔다. 최근에는, 보다 확장된 메모리 용량을 갖는 반도체 장치의 개발에 따라, 4M 비트 이하에 대해서는 COL(Chip On Lead), 16M 비트 이하에 대해서는 LOC(Lead On Chip)과 같은 또 다른 패키지 구조가 사용되어 왔다.
LOC 패키지 구조의 반도체 장치에 사용되는 종래의 리드 프레임은, 내부 리드와 외부 리드를 각각 구비한 복수의 리드와, 상기 내부 리드에 부착되며 그것을 통해 내부 리드가 반도체 칩 상에 장착되는 절연막을 구비한다. 상기 내부 리드와 외부 리드는 에칭 또는 프레싱에 의해 제조된다. 상기 절연막은 폴리이미드 필름과 같은 수지 필름일 수 있는데, 그것의 양면에는 열가소성 수지 또는 열경화성 수지의 접착제 층이 형성된다. 상기 절연막은 펀치 및 다이를 사용하여 소정의 형상으로 천공된 후, 열 및 압력에 의해 리드 프레임의 내부 리드에 부착된다.
반도체 장치의 조립과정에 대해서는, 먼저, 반도체 칩이 상기한 바와 같이 형성된 리드 프레임에 적절히 배치된 후, 열 및 압력에 의해 절연막에 부착된다. 그후, 상기 내부 리드들과 대응되는 콘택 패드들은 본딩 도구를 사용하여 각각 본딩 와이어에 의해 전기접속된다. 최종적으로, 상기 리드 프레임의 외부 리드들이 몰딩 수지로부터 노출되도록, 상기 내부 리드 및 반도체 칩은 몰딩 수지로 덮혀진다.
그러나, 종래의 리드 프레임 및 종래의 반도체 장치에 있어서는, 비용이 높다는 단점을 지니고 있었다. 한가지는, 다양한 리드 프레임을 얻기 위해서는 다양한 종류의 펀치, 다이 및 부착장치를 준비하여 사용하여여만 한다는 점이다. 또 다른 한가지는, 상기 절연막 자체가 고가이며, 특정한 형상의 절연막을 천공함으로써 생성된 잔여 부분은 쓸모가 없어 폐기처분하여야 한다는 점이다.
이에 반해, 절연막을 사용하는 대신에, 접착제 층이 그 위에 형성되도록 바니시 같은(varnish-like) 접착제만이 도포되어진 내부 리드들을 구비한 리드 프레임이 제안된 바 있다. 상기 바니시 같은 접착제는 용제에 용해된 열가소성 수지 또는 열경화성 수지로 이루어지며, 소정량의 바니시 같은 접착제가 분배기로 각 내부 리드에 가해지거나 스크린 프린팅 기술을 사용하여 도포된다. 상기 바니시 같은 접착제의 도포가 완료된 후에, 소정 시간 동안 소정의 온도에서 용제가 증발된다.
상기한 종래의 제 2 리드 프레임에 있어서는, 이하에서 설명하는 이점이 있다:
(a) 최소 및 필요한 양의 바니시 같은 접착제가 각 리드의 필요한 부분에만 도포되어질 수 있다. 따라서, 폴리이미드 필름과 특수한 펀치 및 다이와 같은 고가의 물질 및 도구가 필요없을 뿐만 아니라, 그러한 필름의 잔류물이 더 이상 생성되지 않는다. 결과적으로, 리드 프레임의 비용이 낮아진다.
(b) 폴리이미드 필름과 같은 물질이 제거되어, 반도체 패키지 내에 함유되는 고분자량 물질의 전체 양이 줄어든다. 이에 따라, 패키지가 흡수될 수 있는 수분의 양을 감소시킬 수 있고, 솔더 역류에 의한 패키지 내부의 크랙 발생을 억제할 수 있다.
그러나, 상기한 종래의 제 2 리드 프레임에 있어서는, 상기 리드들 위에 형성된 접착제 층이 비균일하게 되어, 반도체 칩 및 와이어 본딩의 장착시에 결함을 야기시키며, 보다 얇은 반도체 패키지를 얻기가 곤란하다는 단점을 지니고 있었다.
예를 들면, 리드들 중 하나에 바니시 같은 접착제의 도포가 개시될 때, 분배기로부터 분배되는 접착제의 양은 리드에 도포되어질 소정의 정상적인 양보다 대체로 불안정하게 되는 경향이 있다. 이는, 도포과정이 개시되기 이전에 원치 않는 접착제 방울이 생성될 수 있으며, 분배기에 가해진 공기압에 대한 지연된 응답에 기인한 분배의 시간 지체가 존재할 수 있다는 사실에 기인한다. 또한, 접착제의 관성 효과에 의해 바니시 같은 접착제의 양이 마찬가지로 소정의 정상적인 양보다 대체로 불안정하게 되기 때문에, 도포과정이 종료될 때에도 리드 상에 형성된 접착제 층에 대해 유사한 현상이 관찰될 수 있다. 이와 같이 불안정한 양의 접착제를 리드들 위에 도포하게 되면, 리드 상의 접착제 층은 비균일하게 된다.
결국, 본 발명의 주된 목적은 균일한 두께를 갖는 접착제 층이 리드 상에 형성될 수 있는 반도체 장치용 리드 프레임을 제공함에 있다.
본 발명의 또 다른 목적은 반도체 칩이 더욱 견고하게 부착될 수 있는 반도체 장치용 리드 프레임을 제공함에 있다.
본 발명의 또 다른 목적은 견고한 와이어 본딩에 적합한 반도체 장치용 리드 프레임을 제공함에 있다.
본 발명의 또 다른 목적은 보다 얇고 신뢰성이 우수한 반도체 장치를 제공함에 있다.
본 발명의 또 다른 목적은 상기한 종류의 리드 프레임을 제조하는 방법을 제공함에 있다.
도 1은 종래의 제 1 리드 프레임을 나타낸 평면도,
도 2는 도 1과 유사하지만 내부 리드에 한쌍의 접착 테이프가 부착된 종래의 리드 프레임을 나타낸 평면도,
도 3은 LOC 패키지 구조를 갖는 종래의 반도체 장치를 나타낸 단면도,
도 4는 도 1과 유사하지만 내부 리드에 바니시 같은 접착제가 가해진 종래의 제 2 리드 프레임을 나타낸 평면도,
도 5는 분배기로 내부 리드에 바니시 같은 접착제를 가하는 공정을 나타낸 개략도,
도 6은 도 5에 도시된 분배기의 니들로부터 분배된 한 방울의 바니시 같은 접착제를 나타낸 확대 개략도,
도 7a, 도 7b 및 도 7c는 내부 리드에 바니시 같은 접착제를 부적절하게 도포한 예를 나타낸 도면,
도 8은 종래의 제 2 리드 프레임의 내부 리드를 나타낸 확대 사시도,
도 9는 도 8과 유사하지만 본 발명에 따른 바람직한 제 1 실시예에 있어서의 리드 프레임의 내부 리드를 나타낸 확대 사시도,
도 10은 본 발명에 따른 바람직한 제 2 실시예에 있어서의 리드 프레임을 나타낸 평면도,
도 11은 도 10과 유사하지만 본 발명에 따른 바람직한 제 3 실시예에 있어서의 리드 프레임을 나타낸 평면도,
도 12는 도 10과 유사하지만 본 발명에 따른 바람직한 제 4 실시예에 있어서의 리드 프레임을 나타낸 평면도,
도 13은 도 10과 유사하지만 본 발명에 따른 바람직한 제 5 실시예에 있어서의 리드 프레임을 나타낸 평면도,
도 14는 도 10과 유사하지만 본 발명에 따른 바람직한 제 6 실시예에 있어서의 리드 프레임을 나타낸 평면도,
도 15는 도 10과 유사하지만 본 발명에 따른 바람직한 제 7 실시예에 있어서의 리드 프레임을 나타낸 평면도,
* 도면의 주요부분에 대한 부호의 설명 *
1 : 리드 프레임2 : 프레임 레일
3 : 댐 바아4 : 리드
6 : 외부 리드21-1∼21-8 : 내부 리드
22-1∼22-8 : 영역
본 발명의 제 1 특징에 따르면, 반도체 칩이 접착제로 리드에 부착되도록 접착제가 도포되는 영역을 각각 갖는 복수의 리드를 구비한 반도체 장치용 리드 프레임에 있어서,
상기 리드들은,
소정량의 접착제가 연속적으로 도포되는 영역을 갖는 복수의 제 1 리드와,
불안정한 양의 접착제가 수용되는 영역을 갖는 제 2 리드를 구비한 것을 특징으로 하는 리드 프레임이 제공된다.
본 발명의 제 2 특징에 따르면, 반도체 칩이 접착제로 리드에 부착되도록 접착제가 도포되는 영역을 각각 갖는 복수의 리드를 구비한 반도체 장치용 리드 프레임에 있어서,
상기 리드들은,
소정량의 접착제가 연속적으로 도포되는 영역을 갖는 복수의 제 1 내부 리드와,
불안정한 양의 접착제가 그 위에 수용되도록 상기 제 1 내부 리드의 영역보다 폭이 더 넓은 영역을 갖는 제 2 리드를 구비한 것을 특징으로 하는 반도체 장치용 리드 프레임이 제공된다.
본 발명의 제 3 특징에 따르면,
소정량의 접착제가 연속적으로 도포되는 영역을 각각 갖는 복수의 리드와, 불안정한 양의 접착제를 수용하는 수단을 구비한 리드 프레임과,
복수의 콘택 패드를 구비하고, 상기 리드 프레임의 리드 각각이 접착제로 부착되되, 상기 복수의 콘택 패드가 대응되는 리드들에 각각 전기접속되는 반도체 칩과,
상기 리드들의 영역, 상기 수용 수단 및 상기 반도체 칩을 덮는 밀봉 수지를 구비한 반도체 장치가 제공된다.
본 발명의 제 4 특징에 따르면, 반도체 칩이 접착제로 리드에 부착되도록 접착제가 연속적으로 도포되는 영역을 각각 구비하고, 소정량의 접착제가 도포되는 복수의 내부 리드와, 접착제의 도포가 개시 및 종료되는 위치에 각각 형성된 제 1 수용 수단 및 제 2 수용 수단을 구비하며 불안정한 양의 접착제를 수용하는 수단을 구비한, 복수의 리드를 갖는 반도체 장치용 리드 프레임의 제조방법에 있어서,
분배기가 상기 제 1 수용 수단, 상기 내부 리드들 및 상기 제 2 수용 수단을 연속적으로 가로질러 상대 운동할 때 상기 제 1 수용 수단, 내부 리드들 및 제 2 수용 수단을 향해 연속적으로 접착제를 분배하는 단계와,
상기 제 1 수용 수단에 의해 접착제의 초기 분배액을 수용하는 단계와,
상기 리드 각각의 영역 위에 소정량의 접착제를 연속적으로 도포하는 단계와,
제 2 수용 수단에 의해 접착제의 최종 분배액을 수용하는 단계를 구비한 것을 특징으로 하는 반도체 장치용 리드 프레임의 제조방법이 제공된다.
이하, 본 발명을 첨부도면을 참조하여 보다 상세히 설명한다.
본 발명의 바람직한 제 1 실시예에 따른 반도체 장치용 리드 프레임을 설명하기 전에, 전술한 종래의 리드 프레임 및 그것을 제조하는 방법을 설명한다.
도 1은 종래의 제 1 반도체 장치용 리드 프레임을 나타낸 것이다. LOC 패키지 구조의 반도체 장치에 사용되는 리드 프레임(1)은, 평행하게 연장된 한쌍의 프레임 레일(2)과, 2개의 프레임 레일(2)을 연결하는 한쌍의 댐 바아(dam bar)(3)와, 내부 리드(5) 및 외부 리드(6)를 각각 구비하고, 댐 바아 각각으로부터 서로 대향되도록 상기 프레임 레일(2)의 중심을 향해 연장된 복수의 리드(4)를 구비한다.
도 2는 절연막이 부착된 종래의 리드 프레임을 나타낸 것으로, 동일한 부분은 도 1에서 사용된 것과 동일한 도면부호로 나타내었다. 한쌍의 절연막(7) 스트립이 내부 리드들(5)에 반도체 칩(미도시)이 (점선 12로 나타낸 것 같이) 부착되는 범위까지 부착된다. 이 실시예에서는, 상기 내부 리드들(5)은 절연막(7)을 통하여 반도체 칩(미도시) 상에 장착된다. 상기 내부 리드(5)와 외부 리드(6)는 에칭 또는 프레싱에 의해 제조된다. 상기 절연막(7)은 폴리이미드 필름과 같은 수지 필름일 수 있으며, 그것의 양면에는 열가소성 수지 또는 열경화성 수지로 이루어진 접착제가 형성된다. 상기 절연막(7)은 펀치 및 다이(미도시)로 소정의 형상으로 천공된 후, 열 및 압력에 의해 리드 프레임(1)의 내부 리드(5)에 부착된다.
도 3은 종래의 반도체 장치를 나타낸 것으로, 동일한 부분은 도 1 및 도 2에서 사용된 것과 동일한 도면부호로 나타내었다. 반도체 장치(30)의 조립과정에 대해서는, 먼저, 복수의 콘택 패드(14)를 상부에 갖는 반도체 칩(13)이 상기한 바와 같이 형성된 리드 프레임(1)에 적절히 배치된 후, 열 및 압력에 의해 상기 절연막(7)에 부착된다. 그후, 상기 내부 리드들(5)과 대응되는 콘택 패드들(14)은 본딩 도구(미도시)를 사용하여 각각 본딩 와이어(15)에 의해 전기접속된다. 최종적으로, 상기 내부 리드들(5), 반도체 칩(13) 및 본딩 와이어들(15)은, 반도체 장치(30)의 이면을 향해 J-형상으로 연장된 외부 리드(6)가 노출되도록 몰딩 수지(16)로 덮혀진다.
그러나, 상기한 종래의 리드 프레임과 종래의 반도체 장치에 있어서는, 전술한 바와 같이, 비용이 높다는 단점을 지니고 있었다. 이러한 단점을 극복하기 위하여, 종래의 제 2 반도체 장치용 리드 프레임이 제안된 바 있다.
도 4는 종래의 제 2 리드 프레임을 나타낸 것으로, 동일한 부분은 도 1 및 도 2에서 사용된 것과 동일한 도면부호로 나타내었다. 상기 리드 프레임(1)은 내부 리드(5)를 가지며, 그것의 소정 영역(17) 위에는 바니시 같은 접착제가 도포되어 접착제 층(18)을 형성한다.
전술한 바와 같이, 상기한 종래의 제 2 리드 프레임에 있어서는, 리드 프레임의 비용이 낮아지고, 반도체 패키지가 더 작은 양의 수분을 함유하여 패키지 내부의 크랙 발생을 피할 수 있다는 이점이 있다.
도 5는 종래의 제 2 리드 프레임의 내부 리드에 바니시 같은 접착제를 도포하는 공정을 나타낸 것이다. 비록, 편의상 서로 소정 간격만큼 분리된 8개의 내부 리드(5-1∼5-8)가 도시되어 있으나, 이러한 리드들의 개수는 임의의 수이다. 소정량의 바니시 같은 접착제가 분배기(50)로 화살표 A로 나타낸 방향으로 움직이면서 연속적으로 내부 리드들(5-1∼5-8) 각각의 소정 영역(17-1∼17-8)에 도포되어, 반원통 형상을 각각 지닌 접착제 층(18-1, 18-2, 18-3, 18-4)이 그 위치에 형성된다. 상기 바니시 같은 접착제는 용제에 용해된 열가소성 수지 또는 열경화성 수지로 이루어진다.
상기 분배기(50)는 니들(51), 배럴(barrel)(52) 및 제어기(53)를 포함하는 구동 장치를 구비한다. 상기 배럴(52)은 비닐, 고무 등으로 이루어질 수 있는 가요성 에어 파이프(54)로 제어기(53)에 연결된다. 상기 니들(51)은, 예를 들어 약 0.34mm의 내경, 0.64mm의 외경 및 약 13mm의 길이를 갖는 튜브 구조를 지니며, 스테인레스 스틸로 제조된다. 상기 니들(51)의 일단은 폴리에테르아미도이미드(polyetheramidoimide)의 열가소성 수지 등의 바니시 같은 접착제(52a)를 담을 수 있도록 약 30cc의 용량을 갖는 배럴(52)에 연결된다. 상기 배럴(52)은 폴리프로필렌 등으로 이루어진다. 상기 제어기(53)는 상기 에어 파이프(54)를 통해 에어 펌프(미도시)로부터 배럴(52)로 공급되는 공기에 의해 바니시 같은 접착제의 분배 압력 및 분배 시간을 조절하도록 하는 회로 및 장치를 구비한다.
작동시에는, 상기 배럴(52) 내부의 바니시 같은 접착제(52a)는 공기압에 의해 니들(51)로 이송되어 니들의 개방단으로부터 분배된다. 상기 배럴(52) 및 니들(51)이 도 5의 화살표 A로 표시된 방향으로 내부 리드(개시 내부 리드)(5-1)를 가로 질러 움직임에 따라, 바니시 같은 접착제(52a)가 니들(51)로부터 분배되어, 일정량의 접착제가 상기 내부 리드(5-1)의 영역(17-1)에 도포됨으로써, 접착제 층(18-1)을 형성한다. 또 다른 접착제 층들(18-2, 18-3, 18-4)은 상기 배럴(52) 및 니들(51)을 동일한 방향 A로 연속적으로 움직이면서, 니들(51)로부터 바니시 같은 접착제(52a)를 연속적으로 분배함으로써, 유사한 방법으로 형성된다. 이 경우에, 각 내부 리드 상에 접착제 층을 적절히 형성하기 위해서는, 상기 니들(51)과 각 내부 리드(5-1∼5-8) 사이의 틈새 및 니들(51)의 이동 속도와 같은 여타의 조건이 최적화될 필요가 있다. 이러한 최적 조건 하에서는, 접착제 층은 인접한 내부 리드 사이에 어떠한 과잉 부분이 없이 내부 리드 상에 형성된다. 상기 바니시 같은 접착제 층들(18-1∼18-8)이 내부 리드(5-1∼5-8) 상에 형성된 후에, 수분간 소정 온도로 가열된 핫 플레이트 상에 내부 리드를 배치함으로써 그 내부에 함유된 용제를 증발시킨다.
상기 종래의 제 2 리드 프레임에 있어서는, 상기 배럴(52)과 니들(53)이 내부 리드(5-1∼5-8)를 가로 질러 연속적으로 움직일 때, 배럴(52)에 공기를 공급함으로써, 바니시 같은 접착제(52a)가 연속적으로 분배된다. 이러한 경우에, 공기에 의한 배럴의 가압으로부터 니들로부터 접착제의 분배까지에 시간 지체가 존재하며, 그것은 배럴(52) 내부에 함유된 접착제(52a)의 양에 의존한다. 더우기, 내부 리드(최종 내부 리드)(5-8)에 대한 의도된 접착제의 도포가 이루어진 후에 배럴에 대한 가압이 중지된다 하더라도, 배럴(52) 내부의 잔류 공기압에 기인하여 접착제의 분배가 이와 동시에 중지되지는 않는다. 따라서, 개시 내부 리드(5-1)에 도포된 접착제의 양과 최종 내부 리드(5-8)에 도포된 접착제의 양은 불안정하게 되며, 소정의 정상적인 접착제의 양보다 대체로 많다.
도 6, 도 7a, 도 7b 및 도 7c는 내부 리드에 바니시 같은 접착제를 부적절하게 도포한 예를 나타낸 것이다. 내부 리드(5-1)에 대한 접착제의 도로가 개시되기 이전에, 도 6에 도시된 것 같이, 중력 및 표면장력 등에 의해 니들(51)의 개방단에서 한 방울(19)의 접착제가 생성된다. 만일, 상기 방울(19)에 부가하여, 소정량의 접착제가 니들(51)로부터 더 분배되는 경우에는, [상기 방울(19)의 양과 분배되어지는 소정의 정상적인 양의 합과 동일한] 과도한 양의 접착제가 개시 내부 리드(5-1)의 소정의 영역(17-1) 상에 도포되어, 도 7a에 도시된 것 같이, 제 2 및 제 3 내부 리드(중간 내부 리드)(5-2, 5-3) 상에 형성된 후속되는 접착제 층(18-2, 18-3)보다 더 두꺼운 접착제 층(18-1)을 형성하게 된다. 이와 같은 비균일한 두께의 접착제 층은 반도체 장치의 제조를 위한 후속의 와이어 본딩과정에서 결함을 야기할 수 있다.
한편, 도 7b 및 도 7c에 도시된 것 같이, 이러한 과도한 양의 접착제가 내부 리드에 도포되는 경우에는, 상기 내부 리드(5-1)의 양 모서리에 과잉 부분(20a)이나, 인접한 내부 리드(5-1, 5-2) 사이에 브리지(20b)가 생성될 수 있다. 만일, 내부 리드의 이면이 이러한 접착제로 오염되는 경우에는, 내부 리드에 대한 와이어 본딩에 결함이 일어날 수 있다.
니들 내부의 잔류 접착제의 관성 효과에 기인하여, 바니시 같은 접착제의 양이 불안정하게 되어 소정의 정상적인 양보다 대체로 많아지기 때문에, 최종 내부 리드 상에 형성된 접착제 층에 대해서도 유사한 현상이 관찰될 수 있다.
결국, 내부 리드 상에 형성된 접착제 층이 광범위한 범위에 걸쳐 균일하지 않으면, 내부 리드 및 와이어 본딩 상에 반도체 칩을 장착하는 과정에 결함이 발생하게 되어, 더 얇은 반도체 패키지를 얻기가 곤란하게 된다.
다음에, 본 발명의 바람직한 제 1 실시예에 따른 반도체 장치용 리드 프레임을 도 9 및 도 10을 참조하여 설명하는데, 동일한 부분은 도 4에서 사용된 것과 동일한 도면부호로 나타내었다.
도 9는 바람직한 제 1 실시예에 있어서의 리드 프레임의 내부 리드의 주요부를 나타낸 것으로, 편의상 단지 5개의 내부 리드만을 나타내었다. 상기 리드 프레임은 2가지 다른 종류의 내부 리드, 즉 소정량의 접착제가 그 위에 도포되는 영역(22-2, 22-3, 22-4)을 각각 갖는 제 1 내부 리드(21-2, 21-3, 21-4)와, 상기 제 1 내부 리드의 영역보다 더 넓은 영역(22-1, 22-5)을 각각 갖는 제 2 내부 리드(21-1, 21-5)를 구비한다. 상기 제 1 내부 리드(21-2, 21-3, 21-4)는 도 8에 도시된 종래의 리드 프레임의 폭과 유사한 폭 W1을 갖는 한편, 제 2 내부 리드(21-1, 21-5)는 W1보다 더 넓은 폭 W2를 갖는다. 상기 제 2 내부 리드(21-1, 21-5)는 내부 리드에 대한 바니시 같은 접착제의 일련의 도포가 각각 개시되고 종료되는 위치에 배치된다[이하, 개시 내부 리드(21-1)와 최종 내부 리드(21-5)라 칭한다]. 이 경우에, 바람직하게는, W2에 대한 W1의 비율은 1 내지 1.3 (즉, W1:W2= 1: 1.3) 또는 그 이상이다. 더우기, 개시 및 최종 내부 리드(21-1, 21-5)의 두께(t)는 여타의 내부 리드(21-2, 21-3, 21-4)(이하, 중간 내부 리드라 칭한다)의 두께와 동일하다.
상기 개시 내부 리드(21-1) 및 최종 내부 리드(21-5)는 제 1 내부 리드들(21-2, 21-3, 21-4)보다 폭이 더 넓기 때문에 [즉, 개시 및 최종 내부 리드는 중간 내부 리드들(21-2, 21-3, 21-4)의 영역보다 더 넓은 영역(22-1, 22-5)을 갖고 있기 때문에], 상기한 현상에 기인하여 과도한 양의 바니시 같은 접착제가 개시 내부 리드(21-1) 또는 최종 내부 리드(21-5)에 도포된다 하더라도, 도포된 바니시 같은 접착제는 영역(22-1, 22-5)에 걸쳐, 특히 그것의 측면 방향으로 퍼지므로, 두께가 중간 내부 리드들(21-2, 21-3, 21-4) 위에 형성된 접착제 층의 두께와 거의 동일한 적절한 접착제 층을 형성하게 된다. 상기 제 1 실시예에 따르면, 와이어 본딩시 결함을 야기시킬 수 있는, 내부 리드들 위에 형성된 접착제 층 사이의 두께 차이가 최소화된다.
도 10은 본 발명에 따른 바람직한 제 2 실시예에 있어서의 리드 프레임을 나타낸 것으로, 동일한 부분은 도 4 및 도 9에서 사용된 것과 동일한 도면부호로 나타내었다. 리드 프레임(1)은, 소정량의 접착제가 그 위에 도포되는 영역(22-2∼22-7)을 각각 갖는 중간 내부 리드들(21-1∼21-7)과, 상기 중간 내부 리드들의 영역보다 폭이 더 넓은 영역(22-1, 22-8)을 각각 갖는 개시 내부 리드(21-1) 및 최종 내부 리드(21-8)를 구비한, 편의상 8개의 리드(4)를 갖는다. 내부 리드 각각에 대한 바니시 같은 접착제의 도포가 화살표 A로 표시된 방향으로 진행됨에 따라, 도포가 개시되는 개시 내부 리드(21-1)의 폭이 더 넓은 영역(22-1)은 과도한 양의 접착제를 수용할 수 있으며, 도포가 종료되는 최종 내부 리드(21-8)의 영역(22-8)은 과도한 양의 접착제를 수용할 수 있다.
본 발명에 따른 리드 프레임의 실예가 종래의 리드 프레임의 실예와 함께 이하에 설명하는 것과 같이 본 발명자에 의해 실험으로 증명되었다.
0.15mm의 두께 t를 갖는 Fe-42%Ni 합금으로 이루어진 금속판을 에칭하여 2가지 종류의 리드 프레임을 형성하였다. 하나는 도 8에 도시된 것과 같은 종래의 리드 프레임(이하, 실시예 1로 칭한다)이고, 다른 하나는 도 9에 도시된 것과 같은 본 발명에 따른 리드 프레임(이하, 실시예 2라 칭한다)이다. 상기 리드 프레임 각각은 인접한 내부 리드들 사이에 0.3mm의 동일한 폭을 가지고 있다. 비록, 도 8 및 도 9에서는 5개의 리드 만을 도시하였지만, 실예는 하나의 피스(piece) 내에 약 20∼80개의 리드를 갖는다.
실시예 1의 내부 리드 각각은 0.3mm의 폭을 가지며, 실시예 2의 중간 내부 리드 각각은 실시예 1의 그것과 동일한 폭(0.3mm)을 갖는 한편, 바니시 같은 접착제의 도포가 개시되는 실시예 2의 개시 내부 리드 각각과 도포가 종료되는 최종 내부 리드 각각은 0.5mm의 폭을 갖는다.
도 5에 도시된 분배기(50)로 바니시 같은 접착제를 리드 프레임 각각의 내부 리드들에 도포하였다. 상기 바니시 같은 접착제는, 점성 계수가 25℃에서 약 100 Pa·s이고 고형 성분이 약 20 wt%인 폴리에테르아미도이미드의 열가소성 수지를 포함한다. 상기 바니시 같은 접착제를 약 30c의 용량을 갖는 배럴(52) 내부에 충전시키고, 밀봉시켰다. 상기 니들(51)이 (심지어 인접한 내부 리드 사이의 간격 상에서도 멈추지 않으면서) 연속적으로 내부 리드들을 가로질러 움직일 때, 바니시 같은 접착제를 니들(51)로부터 연속적으로 배출하였다. 분배용 압력은 3.5 kg/㎠이고, 니들의 이동 속도는 10 mm/s이며, 니들의 선단(개방단)과 내부 리드 사이의 거리는 0.15 mm이었다. 이들 조건들은 접착제에 함유된 용매를 증발시킨 후에 30㎛ 두께의 접착제 층을 형성하도록 결정된다. 따라서, 이들 조건들은 접착제 층의 요구되는 두께에 따라 변경될 수 있다. 상기 바니시 같은 접착제가 내부 리드 각각에 도포된 이후에는, 그 내부에 함유된 용매를 온도가 각각 100℃, 200℃ 및 300℃인 3단계의 핫 플레이트에 의해 증발시켰다. 접착제 층이 그 위에 형성된 내부 리드를 갖는 리드 프레임 각각을 100℃, 200℃ 및 300℃의 핫 플레이트 상에 그 순서로 연속적으로 이송하여, 각각 5분간 가열하였다.
상기한 공정에 따라, 바니시 같은 접착제가 도포된 실시예 1 및 실시예 2에 대한 100매의 리드 프레임을 각각 제조하였으며, 이와 같이 형성된 리드 프레임 각각의 접착제 층의 두께를 측정하였다. 측정은, (0.1㎛까지의 거리를 검출할 수 있는) 상업적으로 입수가능한 초점 현미경을 사용하여 수행하여, 접착제 층 각각의 표면과 상기 접착제 부근의 내부 리드의 표면 사이의 거리(즉, 접착제 층 각각의 두께)를 얻었다. 실시예 1 및 실시예 2에 대한 이들 측정 결과를 각각 하기 표 1 및 표 2에 나타내었다.
실시예 1(종래 기술) 최소 두께 평균 두께 최대 두께
개시 내부 리드 35.9 ㎛ 40.5 ㎛ 52.2 ㎛
중간 내부 리드 29.0 ㎛ 30.5 ㎛ 31.7 ㎛
최종 내부 리드 38.9 ㎛ 43.1 ㎛ 55.6 ㎛
실시예 1의 종래의 리드 프레임에 따르면, 최소 두께차는 9.9㎛이고(38.9㎛ - 29.0㎛ = 9.9㎛), 평균 두께차 및 최대 두께차는 각각 12.6㎛(43.1㎛ - 30.5㎛ = 12.6㎛) 및 23.9㎛(55.6㎛ - 31.7㎛ = 23.9㎛)이다. 따라서, 접착제 층의 상당한 두께차가 관측되었다.
실시예 2(본 발명) 최소 두께 평균 두께 최대 두께
개시 내부 리드 29.4 ㎛ 30.5 ㎛ 32.7 ㎛
중간 내부 리드 28.9 ㎛ 31.0 ㎛ 31.6 ㎛
최종 내부 리드 30.1 ㎛ 31.3 ㎛ 32.9 ㎛
이에 반해, 본 발명에 따른 실시예 2의 리드 프레임에 따르면, 최소 두께차는 1.2㎛이고(30.1㎛ - 28.9㎛ = 1.2㎛), 평균 두께차 및 최대 두께차는 각각 0.8㎛(31.3㎛ - 30.5㎛ = 0.8㎛) 및 1.3㎛(32.9㎛ - 31.6㎛ = 1.3㎛)이다. 따라서, 접착제 층의 두께차가 최소화된다.
이하, 본 발명의 바람직한 제 3 실시예에 따른 리드 프레임을 도 11을 참조하여 설명하는데, 동일한 부분은 도 10에서 사용된 것과 동일한 도면부호로 나타내었다.
리드 프레임(1)은 소정량의 바니시 같은 접착제가 그 위에 도포되는 영역(22-1∼22-8)을 각각 갖는 내부 리드(21-1∼21-8)와, 불안정한 양의 접착제가 그 위에 도포되는 영역(24-1, 24-2, 24-3)을 각각 갖는 3개의 보조 리드(23-1, 23-2, 23-3)를 구비한다. 보조 리드들(23-1, 23-3)은 일련의 내부 리드들(21-1∼21-8)의 양측에 병렬로, 즉 도 11의 화살표 A로 표시된 방향으로 하나의 연속적인 바니시 같은 접착제의 도포가 각각 개시되고 종료되는 위치에 배치된다. 상기 보조 리드(23-1, 23-3)는 내부 리드(21-1, 21-8) 각각으로부터 분기되며, 그것의 영역(24-1, 24-3)은 상기 내부 리드들(21-1∼21-8)의 영역(22-1∼22-8)보다 폭이 2배 넓다.
한편, 보조 리드(23-2)는 일련의 내부 리드들(21-1∼21-8)의 중앙에 배치되고, 그것의 일단은 내부 리드(21-4)에 연결되며 그것으로부터 분기되고, 그것의 영역(24-2)은 상기 내부 리드들(21-1∼21-8)의 영역과 동일한 면적을 갖는다.
상기 인접한 내부 리드들 사이의 간격 및 보조 리드와 그것의 인접한 내부 리드 간의 간격은 동일하다. 더우기, 모든 영역들(22-1∼22-8, 24-1∼24-3)은 나중에 반도체 칩(미도시)이 놓이게 되는 지역(12)의 내부에 배치된다.
220℃의 유리전이온도를 갖는 열가소성 절연성 접착제를 용제로 용해시켜 바니시 같은 접착제를 얻는다. 상기 바니시 같은 접착제는 상기 바람직한 실시예에서와 유사한 분배기에 의해 유사한 방식으로 리드 프레임에 도포된다. 우선, 바니시 같은 접착제가 분배되는 분배기의 니들을 상기 보조 리드(23-1)의 영역(24-1)에 위치시키고, 그곳으로부터 바니시 같은 접착제의 도포를 개시한다. 도포가 개시될 때, 바니시 같은 접착제를 함유하는 배럴은 공기에 의해 가압된다. 상기 배럴을 가압하는 시기와 실제적인 분배 사이에는 시간 지체가 존재하기 때문에, 초기에는 불안정한 양의 접착제가 니들로부터 분배된다. 본 발명의 바람직한 제 3 실시예에 따르면, 이와 같은 불안정한 양의 접착제는 보조 내부 리드(23-1)의 영역(24-1)에 의해 수용된다. 이 경우에, 영역(24-1)의 면적은 내부 리드들(21-1∼21-8)의 영역들(22-1∼22-8)의 면적보다 2배 더 넓기 때문에, 상기 영역(24-1)은 배럴 내부에 함유된 접착제의 잔류 용적에 기인하는 분배의 가변적인 시간 지체에 의존하는 불안정한 양의 접착제를 수용할 수 있을 정도로 충분히 넓다. 상기 분배기의 니들이 일정한 속도로 내부 리드(21-1)를 향해 움직임에 따라, 니들로부터 배출되는 접착제의 양은 안정화되어, 소정량의 접착제가 내부 리드(21-1)의 영역(22-1), 내부 리드(21-2)의 영역(22-1) 등에 도포됨으로써, 그 위에 균일한 접착제 층을 형성하게 된다.
본 발명의 바람직한 제 3 실시예에 있어서는, 접착제의 도포는 보조 리드(23-3)에서 종료된다. 분배기의 바늘이 보조 리드(23-3)의 영역(24-3) 위에서 움직일 때, 배럴은 가압으로부터 해제된다. 잔류 공기압이 접착제를 계속 분배되도록 하여 분배과정이 최종적으로 종료될 때까지 불안정한 양의 접착제가 분배되더라도, 보조 리드(23-3)의 영역(24-3)이 그와 같은 접착제를 수용하게 된다. 상기 영역(24-3)은 배럴 내부에 함유된 접착제의 잔류 용적에 기인한 분배의 가변적인 시간 지체에 의존하는 불안정한 양의 접착제를 수용할 수 있을 정도로 충분히 넓다. 더우기, 상기 보조 리드(23-3)는 잔류 접착제도 수용하는데, 이러한 잔류 접착제를 수용하지 않는 경우에는 한 방울의 접착제로 진전되어, 차후의 리드 프레임에 접착제를 도포시 문제를 야기시키게 된다.
제 3 실시예에서는, 또 다른 보조 리드(23-2)가 일련의 내부 리드(21-1∼21-8)의 중앙에 제공된다. 보조 리드(23-2)도 하나의 연속적인 도포과정에서 분배되는 불안정한 양의 접착제를 수용한다. 따라서, 상기 보조 리드(23-2)에 인접한 내부 리드(21-4, 21-5) 상에 균일한 접착제 층의 형성을 확보할 수 있다.
본 발명의 바람직한 제 3 실시예에 따른 리드 프레임을 사용하여 반도체 장치를 제조하기 위해서는, 반도체 칩을 접착제 층을 개재하여 상기 내부 리드 및 보조 리드 상에 장착한다. 반도체 칩 위의 콘택 패드들을 본딩 와이어에 의해 대응되는 내부 리드들에 각각 전기 접촉하는 반면에, 상기 보조 리드들은 반도체 칩에 전기 접속하지 않는다. 최종적으로, 상기 내부 리드, 보조 리드 및 본딩 와이어를 몰딩 수지로 덮어, 반도체 장치를 형성한다.
상기 제 3 실시예에 따르면, 상기 보조 리드들은 내부 리드와 형상이 유사하고 인접한 내부 리드들로부터 분기되지만, 그것들은 이와 같은 특정한 형상 또는 구조에 한정되지는 않는다. 상기 보조 리드들은 불안정한 양의 접착제를 수용할 수 있는 한 다양한 형상을 지닐 수 있다. 더우기, 상기 보조 리드들은 리드 프레임의 프레임 레일 또는 댐 바아로부터 직접 연장될 수 있다.
본 발명에 따른 리드 프레임에서의 보조 리드의 배치는 이하에 설명되는 것과 같이 변형될 수 있지만, 변형은 이들 실시예에 한정되는 것은 아니다.
도 12는 본 발명의 바람직한 제 4 실시예에 따른 리드 프레임을 도시한 것으로, 동일한 부분은 도 11에서 사용된 것과 동일한 도면부호로 나타내었다. 본 실시예에서는, 불안정한 양의 접착제를 수용하는 보조 리드(23-1, 23-3) 만이 반도체 칩이 장착되는 영역(12)의 외부에 배치된다.
도 13은 본 발명의 바람직한 제 5 실시예에 따른 리드 프레임을 도시한 것으로, 동일한 부분은 도 11에서 사용된 것과 동일한 도면부호로 나타내었다. 이 리드 프레임은 도 11에 도시된 것과 유사하지만, 불안정한 양의 접착제를 수용하는 보조 리드들(23-1, 23-3)이 반도체 칩이 장착되는 영역(12)의 외부에 배치되는 한편, 또 다른 보조 리드(23-2)가 일련의 내부 리드들(21-1∼21-8)의 중앙에 배치된다.
도 14는 본 발명의 바람직한 제 6 실시예에 따른 리드 프레임을 도시한 것으로, 동일한 부분은 도 11에서 사용된 것과 동일한 도면부호로 나타내었다. 본 실시예에 있어서는, 불안정한 양의 접착제를 수용하는 보조 리드들(23-1, 23-3) 만이 반도체 칩이 장착되는 영역(12)의 내부에 배치된다.
도 15는 본 발명의 바람직한 제 7 실시예에 따른 리드 프레임을 도시한 것으로, 동일한 부분은 도 11에서 사용된 것과 동일한 도면부호로 나타내었다. 본 실시예에서는, 보조 리드(23-2) 만이 불안정한 양의 접착제를 수용하기 위해 일련의 내부 리드들(21-1∼21-8)의 중앙에 배치된다.
상기한 바람직한 실시예에 있어서는, 충분한 두께의 접착제 층을 얻을 수 있도록 바니시 같은 접착제는 SiO2, 실리콘 수지 등과 같은 증량제(filler)를 함유할 수 있다. 더우기, 리드에 바니시 같은 접착제를 더욱 효과적으로 도포하기 위하여, 다중 니들 분배기 또는 다중 헤드 분배기를 사용하여 접착제를 좌우로 배치된 한쌍의 내부 리드에 동시에 도포할 수도 있다.
이상에서 상세히 설명하고 입증한 바와 같이, 본 발명에 따르면, 균일한 두께를 갖는 접착제 층이 리드 상에 형성될 수 있는 동시에, 반도체 칩이 더욱 견고하게 부착될 수 있으며, 견고한 와이어 본딩에 적합한 반도체 장치용 리드 프레임을 제공할 수 있을 뿐 아니라, 상기한 종류의 리드 프레임을 간단하고도 경제적으로 제조할 수 있는 방법을 제공할 수 있다. 또한, 본 발명에 따르면, 보다 얇고 신뢰성이 우수한 반도체 장치를 제공할 수 있다.
비록, 명확하고도 상세한 설명을 위해 본 발명을 특정한 실시예를 참조하여 기술하였으나, 첨부된 특허청구범위는 이에 한정되는 것은 아니며, 본 명세서에서 주어진 상세한 설명에 속하는 기술분야의 당업자에 의해 일어날 수 있는 모든 변형 및 또 다른 구성을 실체화하는 것으로 해석되어야 할 것이다.

Claims (24)

  1. 반도체 칩이 접착제로 리드에 부착되도록 상기 접착제가 도포되는 영역을 각각 갖는 상기 복수의 리드를 구비한 반도체 장치용 리드 프레임에 있어서,
    상기 리드들은,
    소정량의 접착제가 연속적으로 도포되는 영역을 갖는 복수의 제 1 리드와,
    불안정한 양의 접착제가 수용되는 영역을 갖는 제 2 리드를 구비한 것을 특징으로 하는 반도체 장치용 리드 프레임.
  2. 반도체 칩이 접착제로 리드에 부착되도록 상기 접착제가 도포되는 영역을 각각 갖는 상기 복수의 리드를 구비한 반도체 장치용 리드 프레임에 있어서,
    상기 리드들은,
    소정량의 접착제가 연속적으로 도포되는 영역을 갖는 복수의 제 1 내부 리드와,
    불안정한 양의 접착제가 그 위에 수용되도록 상기 제 1 내부 리드의 영역보다 폭이 더 넓은 영역을 갖는 제 2 리드를 구비한 것을 특징으로 하는 반도체 장치용 리드 프레임.
  3. 제 2 항에 있어서,
    상기 제 2 리드는 상기 접착제의 상기 도포가 개시되는 위치에 설치된 것을 특징으로 하는 반도체 장치용 리드 프레임.
  4. 제 2 항에 있어서,
    상기 제 2 리드는 상기 접착제의 상기 도포가 종료되는 위치에 설치된 것을 특징으로 하는 반도체 장치용 리드 프레임.
  5. 제 2 항에 있어서,
    상기 제 2 리드는 상기 접착제의 상기 도포가 개시되고 종료되는 위치에 각각 설치된 것을 특징으로 하는 반도체 장치용 리드 프레임.
  6. 제 2 항에 있어서,
    상기 제 2 리드의 상기 영역은 상기 제 1 리드의 영역보다 측방향으로 1.3배 이상 더 폭이 넓은 것을 특징으로 하는 반도체 장치용 리드 프레임.
  7. 반도체 칩이 접착제로 리드에 부착되도록 상기 접착제가 연속적으로 도포되는 영역을 각각 갖는 상기 복수의 리드를 구비한 반도체 장치용 리드 프레임에 있어서,
    상기 리드들은,
    소정량의 접착제가 그 위에 도포되는 복수의 리드와,
    불안정한 양의 접착제를 수용하는 수단을 구비한 것을 특징으로 하는 반도체 장치용 리드 프레임.
  8. 제 7 항에 있어서,
    상기 수용 수단은 일단이 상기 리드 중 하나에 연결된 보조 리드인 것을 특징으로 하는 반도체 장치용 리드 프레임.
  9. 제 8 항에 있어서,
    상기 보조 리드는 상기 반도체 칩이 놓이게 되는 지역 내부에 설치된 것을 특징으로 하는 반도체 장치용 리드 프레임.
  10. 제 8 항에 있어서,
    상기 보조 리드는 상기 반도체 칩이 놓이게 되는 지역 외부에 설치된 것을 특징으로 하는 반도체 장치용 리드 프레임.
  11. 제 7 항에 있어서,
    상기 수용 수단은 상기 접착제의 상기 도포가 개시되는 위치에 설치된 것을 특징으로 하는 반도체 장치용 리드 프레임.
  12. 제 7 항에 있어서,
    상기 수용 수단은 상기 접착제의 상기 도포가 종료되는 위치에 설치된 것을 특징으로 하는 반도체 장치용 리드 프레임.
  13. 제 7 항에 있어서,
    상기 수용 수단은 상기 접착제의 상기 도포가 개시 및 종료되는 위치에 설치된 것을 특징으로 하는 반도체 장치용 리드 프레임.
  14. 소정량의 접착제가 연속적으로 도포되는 영역을 각각 갖는 복수의 리드와, 불안정한 양의 접착제를 수용하는 수단을 구비한 리드 프레임과,
    복수의 콘택 패드를 구비하고, 상기 리드 프레임의 상기 리드 각각이 상기 접착제로 부착되되, 상기 복수의 콘택 패드가 대응되는 리드들에 각각 전기접속되는 반도체 칩과,
    상기 리드들의 상기 영역, 상기 수용 수단 및 상기 반도체 칩을 덮는 밀봉 수지를 구비한 반도체 장치.
  15. 제 14 항에 있어서,
    상기 수용 수단은 일단이 상기 리드 중 하나에 연결된 보조 리드인 것을 특징으로 하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 보조 리드는 상기 반도체 칩이 놓이게 되는 지역 내부에 설치된 것을 특징으로 하는 반도체 장치.
  17. 제 15 항에 있어서,
    상기 보조 리드는 상기 반도체 칩이 놓이게 되는 지역 외부에 설치된 것을 특징으로 하는 반도체 장치.
  18. 제 14 항에 있어서,
    상기 수용 수단은 상기 접착제의 상기 도포가 개시되는 위치에 설치된 것을 특징으로 하는 반도체 장치.
  19. 제 14 항에 있어서,
    상기 수용 수단은 상기 접착제의 상기 도포가 종료되는 위치에 설치된 것을 특징으로 하는 반도체 장치.
  20. 제 14 항에 있어서,
    상기 수용 수단은 상기 접착제의 상기 도포가 개시 및 종료되는 위치에 설치된 것을 특징으로 하는 반도체 장치.
  21. 반도체 칩이 접착제로 리드에 부착되도록 상기 접착제가 연속적으로 도포되는 영역을 각각 구비하고, 소정량의 접착제가 도포되는 복수의 내부 리드와, 상기 접착제의 상기 도포가 개시 및 종료되는 위치에 각각 형성된 제 1 수용 수단 및 제 2 수용 수단을 구비하며 불안정한 양의 접착제를 수용하는 수단을 구비한, 상기 복수의 리드를 갖는 반도체 장치용 리드 프레임의 제조방법에 있어서,
    분배기가 상기 제 1 수용 수단, 상기 내부 리드들 및 상기 제 2 수용 수단을 연속적으로 가로질러 상대 운동할 때 상기 제 1 수용 수단, 상기 내부 리드들 및 상기 제 2 수용 수단을 향해 연속적으로 접착제를 분배하는 단계와,
    상기 제 1 수용 수단에 의해 상기 접착제의 초기 분배액을 수용하는 단계와,
    상기 리드 각각의 상기 영역 위에 소정량의 상기 접착제를 연속적으로 도포하는 단계와,
    상기 제 2 수용 수단에 의해 상기 접착제의 최종 분배액을 수용하는 단계를 구비한 것을 특징으로 하는 반도체 장치용 리드 프레임의 제조방법.
  22. 제 21 항에 있어서,
    상기 접착제는 공기압에 의해 분배기로부터 분배되는 것을 특징으로 하는 반도체 장치용 리드 프레임의 제조방법.
  23. 제 21 항에 있어서,
    상기 제 1 수용 수단 및 제 2 수용 수단은, 상기 내부 리드들보다 불안정한 양의 접착제가 수용되는 더 넓은 영역을 갖는 리드인 것을 특징으로 하는 반도체 장치용 리드 프레임의 제조방법.
  24. 제 21 항에 있어서,
    상기 제 1 수용 수단과 상기 제 2 수용 수단은 보조 리드인 것을 특징으로 하는 반도체 장치용 리드 프레임의 제조방법.
KR1019970024122A 1996-06-12 1997-06-11 리드프레임,그의제조방법및그것을사용한반도체장치 KR100474843B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15120796A JP3341581B2 (ja) 1996-06-12 1996-06-12 半導体装置用リードフレーム
JP151207 1996-06-12
JP204757 1996-08-02
JP20475796A JP3298420B2 (ja) 1996-08-02 1996-08-02 リードフレーム、半導体装置、及びリードフレームの製造方法

Publications (2)

Publication Number Publication Date
KR19980018132A true KR19980018132A (ko) 1998-06-05
KR100474843B1 KR100474843B1 (ko) 2005-07-01

Family

ID=26480526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024122A KR100474843B1 (ko) 1996-06-12 1997-06-11 리드프레임,그의제조방법및그것을사용한반도체장치

Country Status (3)

Country Link
US (1) US6107675A (ko)
KR (1) KR100474843B1 (ko)
TW (1) TW335545B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JPH1070230A (ja) * 1996-08-27 1998-03-10 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
US6621150B1 (en) * 2002-07-10 2003-09-16 Siliconware Precision Industries Co., Ltd. Lead frame adaptable to the trend of IC packaging
TWI296857B (en) * 2005-08-19 2008-05-11 Chipmos Technologies Inc Flexible substrate for package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758677B2 (ja) * 1989-12-21 1998-05-28 株式会社日立製作所 半導体装置及びその製造方法
JP2503738B2 (ja) * 1990-07-18 1996-06-05 日立電線株式会社 リ―ドフレ―ムへの半導体素子の接合方法
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
KR960012635B1 (ko) * 1993-11-27 1996-09-23 삼성전자 주식회사 반도체 패키지 제조방법
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads

Also Published As

Publication number Publication date
TW335545B (en) 1998-07-01
US6107675A (en) 2000-08-22
KR100474843B1 (ko) 2005-07-01

Similar Documents

Publication Publication Date Title
KR100216991B1 (ko) 접착층이 형성된 리드 프레임
KR100350759B1 (ko) 볼 그리드 어레이형 반도체 장치 및 그 제조 방법
US20080134484A1 (en) Apparatus and process for precise encapsulation of flip chip interconnects
US5733802A (en) Semiconductor device and method of manufacturing the same
US8247897B2 (en) Blank including a composite panel with semiconductor chips and plastic package molding compound and method and mold for producing the same
JPH09172038A (ja) 半導体素子の基板上接着連結構造
US6676885B2 (en) Plural semiconductor devices bonded onto one face of a single circuit board for subsequent batch resin encapsulation of the plural semiconductor devices in a single cavity formed by molding dies
JP2004165283A (ja) 半導体装置
US20070224729A1 (en) Method for manufacturing a flip-chip package, substrate for manufacturing and flip-chip assembly
KR0174983B1 (ko) 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임
KR100474843B1 (ko) 리드프레임,그의제조방법및그것을사용한반도체장치
EP0361283B1 (en) Resin-sealed type semiconductor device and method for manufacturing the same
TWI567835B (zh) 以低輪廓包覆體包覆接合線之技術
JP2561943B2 (ja) ペースト塗布用ノズル及びペースト塗布方法
JPH1022443A (ja) リードフレーム
JP3341581B2 (ja) 半導体装置用リードフレーム
JPH1032217A (ja) ベアチップ封止方法及び該方法により製造された半導体装置
CN115020395B (zh) 一种芯片封装结构及封装方法
KR100366110B1 (ko) 반도체장치및그실장방법
JPH10107413A (ja) 半田バンプ製造方法
KR101019706B1 (ko) 반도체 패키지 및 이의 제조 방법
KR0148081B1 (ko) 모쥴 패키지의 방열판
KR100325180B1 (ko) 엘오씨(ｌｏｃ)형 반도체 패키지와 그 제조방법
JP4397748B2 (ja) 半導体装置の製造方法
KR100518243B1 (ko) 칩규모 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100210

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee