KR102684681B1

KR102684681B1 - Display Device Including A Display Panel Having A Through Hole

Info

Publication number: KR102684681B1
Application number: KR1020180092855A
Authority: KR
Inventors: 김동영; 조재민; 안유진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-08-09
Filing date: 2018-08-09
Publication date: 2024-07-15
Also published as: KR20200017677A

Abstract

본 발명의 일 측면에 따른 표시장치는 표시영역과 상기 표시영역을 둘러싸는 비표시영역으로 구분되는 기판; 상기 표시영역 내부에 배치되는 원형의 관통홀; 상기 관통홀을 둘러싸는 관통홀 댐; 상기 관통홀 댐을 둘러싸는 실링부; 상기 실링부를 둘러싸며, 빛을 발광하지 않는 더미픽셀부; 및 상기 더미픽셀부를 둘러싸며, 빛을 발광하는 발광층을 포함하는 픽셀부;를 포함하고, 상기 발광층은 상기 실링부에서 단선되며, 상기 발광층이 단선된 영역은제 1 보호층에 의해 밀폐되는 것을 특징으로 한다.A display device according to one aspect of the present invention includes a substrate divided into a display area and a non-display area surrounding the display area; a circular through hole disposed within the display area; a through-hole dam surrounding the through-hole; a sealing portion surrounding the through-hole dam; a dummy pixel portion surrounding the sealing portion and not emitting light; and a pixel portion surrounding the dummy pixel portion and including a light-emitting layer that emits light, wherein the light-emitting layer is disconnected from the sealing portion, and the area where the light-emitting layer is disconnected is sealed by a first protective layer. Do it as

Description

Display device including a display panel having a through hole {Display Device Including A Display Panel Having A Through Hole}

본 발명은 관통홀을 구비한 표시패널을 포함하는 표시장치에 관한 것으로서, 보다 구체적으로 표시패널 내에 카메라가 인입된 관통홀을 포함하는 표시장치에 관한 것이다.The present invention relates to a display device including a display panel with a through hole, and more specifically, to a display device including a through hole through which a camera is inserted into the display panel.

표시장치는 최초로 개발된 음극선관(CRT)을 시작으로 지속적인 연구/개발을 거듭하여 혁신적인 발전이 이루어왔다. 음극선관의 뒤를 이어 평판표시장치인 액정표시장치(Liquid Crystal Display, LCD)가 개발되면서 표시장치는 박막화, 소형화가 가능해졌으며, 실생활에서 표시장치를 사용할 수 있는 분야가 점점 다양화 되어 가고 있다.Innovative developments have been made in display devices through continuous research and development, starting with the cathode ray tube (CRT), which was first developed. Following the development of the liquid crystal display (LCD), a flat panel display device, following the cathode ray tube, display devices have become thinner and more compact, and the areas in which display devices can be used in real life are becoming increasingly diverse.

최근 들어서는 색재현성, 두께, 소비전력, 시야각, 응답속도 등의 면에서 액정 표시 장치를 뛰어넘는 차세대 평판 표시 장치로 유기물 발광층을 이용하는 유기전계발광표시장치(Organic Light Emitting Display, OLED)가 양산되면서 디스플레이 산업계의 새로운 주류로 자리잡고 있으며, 발광층으로 무기물을 이용하여 유기물의 단점을 극복할 수 있는 양자점발광표시장치(Quantum Dot Light Emitting Display, QLED)가 제품화를 위해 활발히 연구 중에 있다.Recently, organic light emitting displays (OLEDs), which use organic light-emitting layers, have been mass-produced as next-generation flat display devices that surpass liquid crystal displays in terms of color reproducibility, thickness, power consumption, viewing angle, and response speed. Quantum Dot Light Emitting Display (QLED), which has become a new mainstream in the industry and can overcome the shortcomings of organic materials by using inorganic materials as the light emitting layer, is being actively researched for commercialization.

이와 같이 액정표시장치, 유기전계발광표시장치가 시장에서 다양한 애플리케이션(application)으로 제품화되고, 특히 모바일 기기로써 수요가 폭발적으로 증가되면서, 디스플레이의 경량 박형, 컴팩트화 및 디스플레이 화면 최대화에 대한 요구는 갈수록 증가하고 있다. 이에 맞춰 디스플레이 기기에 요구되는 기능도 그 수요에 맞춰 폭발적으로 증가하고 있으며, 이에 부응하여 카메라, 오디오 및 인공지능 기능을 추가하고 발전시키기에 이르렀다. 그러나, 상기의 기술을 모두 적용시키면서 디스플레이의 화면은 최대화 시키면서 박형화 및 소형화 시키는 것은 모두 만족시키기 어려운 기술적 딜레마와 같다.As liquid crystal displays and organic electroluminescent displays are being commercialized for various applications in the market, and demand is growing explosively, especially for mobile devices, the demand for displays to be lightweight, thin, compact, and maximize the display screen is increasing. It is increasing. Accordingly, the functions required for display devices are increasing explosively to meet the demand, and camera, audio, and artificial intelligence functions have been added and developed in response. However, applying all of the above technologies while maximizing the screen size of the display while making it thinner and smaller is a technical dilemma that is difficult to satisfy.

특히 카메라의 경우, 광각 카메라 등 2개 이상의 카메라 모듈을 설치하려면, 비표시 영역의 면적이 다시 늘어나야 하는 물리적인 한계를 가지고 있어 이에 대한 해결책이 필요하다.In particular, in the case of cameras, there is a physical limitation that the area of the non-display area must be increased again when installing two or more camera modules, such as a wide-angle camera, so a solution for this is needed.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 표시패널 내에 관통홀을 배치하고, 카메라가 표시패널 내부의 관통홀에 위치한 표시장치 및 그 제조방법을 제공하는 것을 그 기술적 과제로 한다.The present invention is intended to solve the above-mentioned problems, and its technical task is to provide a display device in which a through hole is disposed in a display panel and a camera is located in the through hole inside the display panel, and a method of manufacturing the same.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 표시장치는 표시영역과 상기 표시영역을 둘러싸는 비표시영역으로 구분되는 기판; 상기 표시영역 내부에 배치되는 원형의 관통홀; 상기 관통홀을 둘러싸는 관통홀 댐; 상기 관통홀 댐을 둘러싸는 실링부; 상기 실링부를 둘러싸며, 빛을 발광하지 않는 더미픽셀부; 및 상기 더미픽셀부를 둘러싸며, 빛을 발광하는 발광층을 포함하는 픽셀부;를 포함하고, 상기 발광층은 상기 실링부에서 단선되며, 상기 발광층이 단선된 영역은제 1 보호층에 의해 밀폐되는 것을 특징으로 한다.A display device according to one aspect of the present invention for achieving the above-described object includes a substrate divided into a display area and a non-display area surrounding the display area; a circular through hole disposed within the display area; a through-hole dam surrounding the through-hole; a sealing portion surrounding the through-hole dam; a dummy pixel portion surrounding the sealing portion and not emitting light; and a pixel portion surrounding the dummy pixel portion and including a light-emitting layer that emits light, wherein the light-emitting layer is disconnected from the sealing portion, and the area where the light-emitting layer is disconnected is sealed by a first protective layer. Do it as

본 발명에 따르면, 표시패널의 내부에 카메라를 배치하여 표시장치의 베젤영역을 최소화할 수 있다.According to the present invention, the bezel area of the display device can be minimized by placing a camera inside the display panel.

또한, 본 발명에 따르면, 카메라가 인입되는 관통홀의 외곽에 위치하는 발광층을 보호층으로 덮어 공기 및 수분에 의한 발광층의 손상을 방지할 수 있는 효과가 있다.In addition, according to the present invention, there is an effect of preventing damage to the light emitting layer due to air and moisture by covering the light emitting layer located on the outside of the through hole through which the camera is inserted with a protective layer.

도 1은 본 발명의 일 실시예에 따른 표시패널을 도시한 평면도;
도 2는 본 발명의 일 실시예에 따른 도 1의 A영역을 개략적으로 도시한 단면도;
도 3은 본 발명의 일 실시예에 따른 도1의 A영역을 확대 도시한 평면도;
도 4는 본 발명의 일 실시예에 따른 도1의 B-B'를 자른 단면을 도시한 단면도;
도 5는 본 발명의 다른 실시예에 따른 도1의 B-B'를 자른 단면을 도시한 단면도;
도 6은 본 발명의 다른 실시예에 따른 도1의 B-B'를 자른 단면을 도시한 단면도; 및
도 7a ~ 7c는 본 발명의 일 실시예에 따른 제조방법을 도시한 단면도.1 is a plan view showing a display panel according to an embodiment of the present invention;
Figure 2 is a cross-sectional view schematically showing area A of Figure 1 according to an embodiment of the present invention;
Figure 3 is an enlarged plan view of area A of Figure 1 according to an embodiment of the present invention;
Figure 4 is a cross-sectional view taken along line B-B' of Figure 1 according to an embodiment of the present invention;
Figure 5 is a cross-sectional view taken along line B-B' of Figure 1 according to another embodiment of the present invention;
Figure 6 is a cross-sectional view taken along line B-B' of Figure 1 according to another embodiment of the present invention; and
7A to 7C are cross-sectional views showing a manufacturing method according to an embodiment of the present invention.

본 발명의 특징 및 효과는 첨부되는 도면과 함께 상세한 설명에서 기술된 실시예들에 의해 명확해질 수 있다. 본 발명은 명세서에서 기재된 실시예들에 제한되지 않고, 본 발명의 동일/유사한 기술의 범주에서 다양한 형태로 구현될 수 있다.The features and effects of the present invention can be made clear by the embodiments described in the detailed description together with the accompanying drawings. The present invention is not limited to the embodiments described in the specification, and may be implemented in various forms within the scope of the same/similar technology of the present invention.

본 발명의 실시예를 도시한 도면에 개시된 구성요소의 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 이에 한정되지 않고 동일/유사한 기술의 범주에서 다양한 형태로 구현될 수 있다. 또한, 도면의 참조 부호는 명세서 전체에 걸쳐 기재된 참조 부호와 일치하며, 각각의 참조 부호는 동일 구성 요소를 지칭한다.The shape, size, ratio, angle, number, etc. of the components disclosed in the drawings showing an embodiment of the present invention are illustrative, and are not limited thereto, and may be implemented in various forms within the scope of the same/similar technology. Additionally, reference signs in the drawings correspond to reference signs used throughout the specification, and each reference sign refers to the same element.

이하, 첨부되는 도면들을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 관통홀(TH)을 구비한 표시패널(DP)을 도시한 평면도이다. 도 1은 카메라 모듈(C)이 배치된 표시패널(DP) 전체를 개략적으로 도시하고 있다. 구체적으로, 관통홀(TH)은 표시패널(DP)의 일측에 배치되어 있고, 관통홀(TH) 내부에 카메라 모듈(C)이 삽입되어 있다. 표시패널(DP)의 종류 또는 카메라 사용 목적에 따라 카메라 모듈(C)의 배치 위치는 달라질 수 있으며, 그에 따라 카메라 모듈(C)의 배치를 위해 형성되는 관통홀(TH)의 위치도 달라질 수 있다. 카메라 모듈(C)은 구체적 관통홀(TH)은 표시패널(DP)의 기판(S)까지 삭제되어 형성되어, 관통홀(TH)의 내부에 카메라 모듈(C)이 외부로부터 인입될 수 있으며, 카메라 모듈(C)이 외부의 카메라 구동부(CD)와 연결될 수 있다. 상기와 같이, 카메라 모듈(C)이 베젤영역(미도시)이 아닌 표시패널(DP) 내부에 설치됨으로써, 표시패널(DP)을 포함하는 표시장치의 베젤영역을 최소화할 수 있다. 또는 다른 실시예로, 관통홀(TH) 내부에 스피커(미도시), 플래시 라이트 광원(미도시) 또는 생체 인식 센서(미도시) 등 카메라 모듈(C) 외 디스플레이 기기에서 필요한 다른 구성 요소가 삽입될 수도 있으며, 그 구성 요소는 상기에 제한되지 않는다.Figure 1 is a plan view showing a display panel (DP) with a through hole (TH) according to an embodiment of the present invention. Figure 1 schematically shows the entire display panel (DP) on which the camera module (C) is arranged. Specifically, the through hole TH is disposed on one side of the display panel DP, and the camera module C is inserted into the through hole TH. Depending on the type of display panel (DP) or the purpose of using the camera, the placement position of the camera module (C) may vary, and the position of the through hole (TH) formed for placement of the camera module (C) may also vary accordingly. . The camera module (C) is formed by removing the specific through hole (TH) up to the substrate (S) of the display panel (DP), so that the camera module (C) can be inserted into the through hole (TH) from the outside, The camera module (C) may be connected to an external camera driver (CD). As described above, by installing the camera module C inside the display panel DP rather than the bezel area (not shown), the bezel area of the display device including the display panel DP can be minimized. Or, in another embodiment, other components required for the display device other than the camera module (C), such as a speaker (not shown), a flash light source (not shown), or a biometric sensor (not shown), are inserted into the through hole (TH). It may be, and its components are not limited to the above.

도 2는 도 1의 A영역을 개략적으로 도시한 단면도이다. 도 1에서 도시된 것과 동일하게 카메라 모듈(C)은 표시패널(DP)에 배치된 관통홀(TH) 내부에 인입되어 있으며, 카메라 구동부(CD)가 카메라 모듈(C) 하부에 배치되어 있다. 도 2와 같이, 카메라 모듈(C)이 카메라 구동부(CD)와 직접 접촉되어 결합될 수도 있고, 연결부(미도시)에 의해 카메라 모듈(C) 및 카메라 구동부(CD)가 서로 연결될 수도 있다. 또한, 카메라 구동부(CD)는 표시패널(DP)의 배면에 배치되어 카메라(C)와 연결되거나, 표시패널(DP)의 구동부(미도시)와 함께 형성되어 연결부(미도시)에 의해 카메라 모듈(C)과 연결될 수 있다. 도 2에서, 표시패널(DP)의 관통홀(TH) 내부에는 카메라 모듈(C)만 배치된 것으로 도시되어 있으나, 이에 제한되지 않고, 카메라 모듈(C)을 안착시키는 안착부(미도시) 및 연결부(미도시) 등이 표시패널(DP) 내부에 위치할 수 있다.Figure 2 is a cross-sectional view schematically showing area A of Figure 1. As shown in FIG. 1, the camera module (C) is inserted into the through hole (TH) disposed in the display panel (DP), and the camera driver (CD) is disposed below the camera module (C). As shown in Figure 2, the camera module (C) may be coupled to the camera driving unit (CD) in direct contact, or the camera module (C) and the camera driving unit (CD) may be connected to each other through a connection part (not shown). In addition, the camera driver (CD) is disposed on the back of the display panel (DP) and connected to the camera (C), or is formed together with the driver (not shown) of the display panel (DP) and connected to the camera module by a connection portion (not shown). It can be connected to (C). In FIG. 2, it is shown that only the camera module (C) is disposed inside the through hole (TH) of the display panel (DP), but this is not limited to this, and a seating part (not shown) for seating the camera module (C) and A connection part (not shown) may be located inside the display panel DP.

도 3은 도1의 A영역을 확대 도시한 평면도이며, 관통홀(TH) 및 그 주변을 상세히 도시한 도면이다.FIG. 3 is an enlarged plan view of area A of FIG. 1 and shows the through hole TH and its surroundings in detail.

본 발명의 일 실시예에 따른 표시장치에는 표시영역 내부에 위치하는 관통홀(TH), 관통홀(TH)을 둘러싸는 관통홀 댐(THD), 관통홀 댐(THD)을 둘러싸는 실링부(SA), 실링부(SA)를 둘러싸는 더미픽셀부(DA) 및 더미픽셀부(DA)를 둘러싸는 픽셀부(P)가 관통홀(TH)을 중심으로 원형으로 배치되어 있다. 특히, 더미픽셀부(DA)에는 게이트 라인(GL), 데이터 라인(DL), 센싱 라인(미도시), 기준전압 라인(미도시) 및 전원 라인(미도시)을 포함하는 도전 라인(CL)이 배치되며, 게이트 라인(GL) 및 데이터 라인(DL)은 서로 교차하며 픽셀(P)을 정의한다. 게이트 라인(GL)은 표시패널(DP)에서 제 1 방향을 따라 배치될 수 있으며, 관통홀(TH)과 대응되는 영역에서는 관통홀(TH)의 외곽을 따라 우회할 수 있다.The display device according to an embodiment of the present invention includes a through hole (TH) located inside the display area, a through hole dam (THD) surrounding the through hole (TH), and a sealing portion surrounding the through hole dam (THD). SA), a dummy pixel portion (DA) surrounding the sealing portion (SA), and a pixel portion (P) surrounding the dummy pixel portion (DA) are arranged in a circle around the through hole (TH). In particular, the dummy pixel unit (DA) has a conductive line (CL) including a gate line (GL), a data line (DL), a sensing line (not shown), a reference voltage line (not shown), and a power line (not shown). are arranged, and the gate line (GL) and data line (DL) intersect each other and define a pixel (P). The gate line GL may be arranged along a first direction in the display panel DP, and may bypass along the outer edge of the through hole TH in an area corresponding to the through hole TH.

데이터 라인(DL)은 게이트 라인(GL)과 교차하는 제 2 방향을 따라 배치될 수 있다. 데이터 라인(DL)은 게이트 라인(GL)과 동일하게 관통홀(TH)과 대응되는 영역에서는 관통홀(TH)의 외곽을 따라 우회할 수 있다.The data line DL may be arranged along a second direction crossing the gate line GL. Like the gate line GL, the data line DL may bypass the through hole TH in an area corresponding to the outer edge of the through hole TH.

여기서, 데이터 라인(DL)이 관통홀(TH)을 우회할 때, 게이트 라인(GL)과 교번 배치될 수 있다. 게이트 라인(GL) 및 데이터 라인(DL) 모두 각 픽셀(P)을 따라 복수 배치되므로, 복수의 픽셀(P)에 대응되는 영역에 배치되는 관통홀(TH)을 우회하는 게이트 라인(GL) 및 데이터 라인(DL)도 복수개가 배치될 수 있다. 관통홀(TH)을 우회하는 복수의 게이트 라인(GL) 중 관통홀(TH)의 중심(C)과 가장 가까운 센터 게이트 라인(CGL)이 관통홀(TH)과 최인접하여 우회하도록 배치될 수 있다. 마찬가지로, 관통홀(TH)을 우회하는 복수의 데이터 라인(DL) 중 카메라 홀 중심(CHC)과 가장 가까운 센터 데이터 라인(CDL)이 관통홀(TH)과 가장 가깝게 우회하도록 배치될 수 있다. 따라서, 도전 라인(CL)과 관통홀(TH)의 중심 간 거리가 클수록 도전 라인(CL)의 우회 반지름은 더 커진다. 우회 반지름은 도전 라인(CL) 관통홀(TH)을 우회할 때, 관통홀(TH)의 중에서부터 도전 라인(CL)까지의 거리로 정의된다. 관통홀(TH)의 중심과 더 가까운 픽셀을 따라 배치된 도전 라인(CL)은 관통홀(TH)의 중심과 더 가까운 더미픽셀부(DA)의 더미픽셀까지 인입된 후, 관통홀(TH)을 따라 우회하게 되므로, 도전 라인(CL)의 우회 반지름은 더 작아질 수 있다. 반대로, 관통홀(TH)의 중심과 더 먼 픽셀을 따라 배치된 도전 라인(CL)은 관통홀(TH)의 중심과 더 먼 더미픽셀부(DA)의 더미픽셀까지 인입된 후, 관통홀(TH)을 따라 우회하게 되므로, 도전 라인(CL)의 우회 반지름은 더 커질 수 있다.Here, when the data line DL bypasses the through hole TH, it may be alternately arranged with the gate line GL. Since both the gate line (GL) and the data line (DL) are disposed in plural numbers along each pixel (P), the gate line (GL) bypassing the through hole (TH) disposed in the area corresponding to the plurality of pixels (P) and A plurality of data lines DL may also be arranged. Among the plurality of gate lines (GL) that bypass the through hole (TH), the center gate line (CGL) closest to the center (C) of the through hole (TH) may be arranged to be closest to and bypass the through hole (TH). . Likewise, among the plurality of data lines (DL) that bypass the through hole (TH), the center data line (CDL) closest to the camera hole center (CHC) may be arranged to bypass the through hole (TH) closest to the center data line (CDL). Accordingly, the larger the distance between the center of the conductive line CL and the through hole TH, the larger the bypass radius of the conductive line CL becomes. The bypass radius is defined as the distance from the middle of the through hole (TH) to the conductive line (CL) when the conductive line (CL) bypasses the through hole (TH). The conductive line (CL) arranged along the pixel closer to the center of the through hole (TH) is drawn into the dummy pixel of the dummy pixel portion (DA) closer to the center of the through hole (TH), and then into the through hole (TH). Since it is detoured along, the detour radius of the conductive line CL can be made smaller. Conversely, the conductive line CL disposed along the pixel further from the center of the through hole TH is inserted into the dummy pixel of the dummy pixel portion DA further from the center of the through hole TH, and then through the through hole ( Since it is detoured along TH), the detour radius of the conductive line (CL) can be larger.

상기 센터 게이트 라인 및 센터 데이터 라인 중 어느 하나는 관통홀(TH)의 중심과 최인접하여 우회할 수 있다. 센터 게이트 라인 및 센터 데이터 라인 외곽에 관통홀(TH)을 우회하도록 관통홀(TH) 외곽 방향으로 차례로 배치되는 나머지 게이트 라인(GL) 및 데이터 라인(DL)은 한 개씩 서로 교번 배치되거나 짝수개 또는 홀수개 등 일정 개수를 페어(pair)로 하여 교번 배치될 수 있다.Either of the center gate line and the center data line can be bypassed by being closest to the center of the through hole (TH). The remaining gate lines (GL) and data lines (DL), which are sequentially placed outside the center gate line and center data line toward the outside of the through hole (TH) to bypass the through hole (TH), are arranged alternately one by one or in an even number or A certain number of pairs, such as an odd number, can be arranged alternately.

다른 실시예에 따르면, 게이트 라인(GL) 및 데이터 라인(DL)이 동일 층에 위치하지 않고 서로 상이한 층에 위치한 경우, 게이트 라인(GL) 및 데이터 라인(DL)은 관통홀(TH)을 우회하면서 서로 중첩 배치될 수 있다. 일반적으로 게이트 라인(GL) 및 데이터 라인(DL)은 박막 트랜지스터의 타입에 따라 서로 다른 층에 형성된다. 바텀 게이트 방식(bottom gate type)의 트랜지스터의 경우, 게이트 라인(GL)과 동일층에 배치되는 게이트 전극(미도시)이 데이터 라인(DL)과 동일층에 배치되는 소소/드레인 전극(미도시) 보다 하부에 위치한다. 탑 게이트 방식(top gate type)의 트랜지스터의 경우에는, 게이트 라인(GL)과 동일층에 배치되는 게이트 전극(미도시)이 데이터 라인(DL)과 동일층에 배치되는 소소/드레인 전극(미도시) 보다 상부에 위치한다. 상기와 같이 서로 상이한 층에 배치된 게이트 라인(GL) 및 데이터 라인(DL)은 더미픽셀부(DA)에서 관통홀(TH)을 우회할 때, 서로 중첩시킴으로써 더미픽셀부(DA) 영역을 최소화 할 수 있는 효과가 있다.According to another embodiment, when the gate line (GL) and the data line (DL) are not located on the same layer but on different layers, the gate line (GL) and the data line (DL) bypass the through hole (TH). They can be placed overlapping each other. Generally, the gate line (GL) and data line (DL) are formed in different layers depending on the type of thin film transistor. In the case of a bottom gate type transistor, a gate electrode (not shown) placed on the same layer as the gate line (GL) and a source/drain electrode (not shown) placed on the same layer as the data line (DL). It is located lower. In the case of a top gate type transistor, the gate electrode (not shown) placed on the same layer as the gate line GL is the source/drain electrode (not shown) placed on the same layer as the data line DL. ) is located above. As described above, the gate line (GL) and data line (DL) arranged in different layers overlap each other when bypassing the through hole (TH) in the dummy pixel portion (DA) to minimize the area of the dummy pixel portion (DA). There is an effect that can be done.

전원 라인은 관통홀(TH)을 우회하는 게이트 라인(GL) 및 데이터 라인(DL)의 외곽부에서 관통홀(TH)을 우회하도록 배치될 수 있다. 따라서, 전원 라인은 센터 게이트 라인 및 센터 데이터 라인의 외곽에서 관통홀(TH)을 우회하도록 배치될 수 있다. 또는, 전원 라인은 센터 게이트 라인 및 센터 데이터 라인 내부에서 관통홀(TH)을 우회하도록 배치될 수 있으며, 이 경우 전원 라인은 관통홀(TH)과 센터 게이트 라인 또는 센터 데이터 라인 사이에 위치할 수 있다. 또는, 전원 라인은 센터 게이트 라인 및 센터 데이터 라인 사이에서 관통홀(TH)을 우회하도록 배치될 수 있다. 전원 라인은 표시패널(DP)에서 데이터 라인(DL)과 평행하게 제 2 방향을 따라 배치될 수 있다. 따라서, 전원 라인은 데이터 라인(DL)과 동일하게 관통홀(TH)에 대응되는 영역에서는 관통홀(TH)의 외곽을 따라 우회할 수 있다.The power line may be arranged to bypass the through hole (TH) at the outer edge of the gate line (GL) and data line (DL) that bypass the through hole (TH). Accordingly, the power line may be arranged to bypass the through hole (TH) outside the center gate line and center data line. Alternatively, the power line may be placed inside the center gate line and center data line to bypass the through hole (TH), in which case the power line may be located between the through hole (TH) and the center gate line or center data line. there is. Alternatively, the power line may be arranged to bypass the through hole (TH) between the center gate line and the center data line. The power line may be arranged along a second direction parallel to the data line DL in the display panel DP. Therefore, like the data line DL, the power line can be bypassed along the outer edge of the through hole TH in the area corresponding to the through hole TH.

관통홀 댐(THD)의 외곽에는 관통홀(TH)을 감싸는 더미픽셀부(DA)가 배치될 수 있다. 관통홀(TH) 및 관통홀 댐(THD)은 원형으로 형성될 수 있으며, 이에 따라 관통홀 댐(THD)과 중첩되는 더미픽셀부(DA)의 더미픽셀은 사각형에서 일부분이 잘려나간 비대칭적인 형태가 될 수 있다. 픽셀부(P)에 배치되는 픽셀은 게이트 라인(GL) 및 데이터 라인(DL)이 교차하면서 형성되며, 사각형 형태를 지닌다. 그러나, 관통홀 댐(THD)과 중첩되는 더미픽셀부(DA)는 사각형 형태에서 일부분이 잘려나간 형태가 될 수 있으며, 잘려나간 영역에는 관통홀 댐(THD)이 위치하므로, 더미픽셀부(DA)에서 잘려나간 부분은 원형의 일부분과 동일한 형태일 수 있다.A dummy pixel portion (DA) surrounding the through hole (TH) may be disposed on the outside of the through hole dam (THD). The through hole (TH) and through hole dam (THD) may be formed in a circular shape, and accordingly, the dummy pixels of the dummy pixel portion (DA) overlapping with the through hole dam (THD) have an asymmetrical shape with a portion cut out of a square. It can be. The pixel disposed in the pixel portion P is formed by crossing the gate line GL and the data line DL, and has a square shape. However, the dummy pixel portion (DA) overlapping with the through-hole dam (THD) may have a portion cut out of the square shape, and since the through-hole dam (THD) is located in the cut-out area, the dummy pixel portion (DA) ), the part cut out may have the same shape as the original part.

도 4는 도1의 B-B'를 자른 단면을 상세히 도시한 단면도이다. 도 4에 도시된 바와 같이 본 발명의 일 실시예에 따른 표시장치는 표시패널(DP)을 포함하고, 표시패널(DP)은 픽셀부(P) 및 픽셀부(P)가 둘러싸는 관통홀(TH)을 포함한다. 관통홀(TH)은 카메라 모듈(C)가 삽입될 정도의 면적을 가지며, 관통홀(TH) 내부에 카메라 모듈(C)이 삽입되기 위한 보조 구조물이 배치될 수 있다. 관통홀(TH)은 도 1~3에 원형으로 도시되어 있으나 이에 한정되지 않고, 사각형 및 사다리꼴 등 다양한 다각형 형태일 수 있다. 또한, 관통홀(TH) 내부에 카메라 모듈(C)이 다수 삽입될 수 있도록 일부만 원형인 형태 또는 타원형 등과 같이 일방향의 길이가 타방향 대비 상이한 형태일 수도 있다. 이에 따라, 관통홀(TH) 외곽에 관통홀(TH)을 둘러싸는 관통홀 댐(THD), 실링부(SA)의 형태도 관통홀(TH)의 형태와 동일할 수 있으며, 더미픽셀부(DA)의 더미픽셀 중 실링부(SA)와 최인접하는 더미픽셀도 그 일부가 실링부(SA)의 외곽의 형태와 동일할 수 있다. 더미픽셀부(DA)의 복수의 더미픽셀의 배치 형태도 관통홀(TH)의 형태와 동일할 수 있다.Figure 4 is a detailed cross-sectional view taken along line B-B' in Figure 1. As shown in FIG. 4, the display device according to an embodiment of the present invention includes a display panel (DP), and the display panel (DP) has a pixel portion (P) and a through hole ( TH). The through hole (TH) has an area large enough to insert the camera module (C), and an auxiliary structure for inserting the camera module (C) may be disposed inside the through hole (TH). The through hole TH is shown as a circle in FIGS. 1 to 3, but is not limited thereto and may have various polygonal shapes such as a square or trapezoid. Additionally, the length of one direction may be different from that of the other direction, such as a partially circular shape or an oval shape, so that multiple camera modules (C) can be inserted into the through hole (TH). Accordingly, the shape of the through-hole dam (THD) and the sealing portion (SA) surrounding the through-hole (TH) on the outside of the through-hole (TH) may be the same as the shape of the through-hole (TH), and the dummy pixel portion ( Among the dummy pixels of DA), a part of the dummy pixel closest to the sealing portion (SA) may have the same shape as the outer shape of the sealing portion (SA). The arrangement shape of the plurality of dummy pixels of the dummy pixel unit DA may also be the same as the shape of the through hole TH.

관통홀(TH)의 외곽에는 관통홀 댐(THD)이 관통홀(TH)을 감싸도록 배치되어 있다. 관통홀 댐(THD)은 기판(S) 상에 배치된 절연층을 포함하며, 상기 절연층은 무기 절연층 및 유기 절연층 중 어느 하나일 수 있다. 또한, 관통홀 댐(THD)은 기판(S) 상에 배치된 액티브층(AL)을 포함할 수 있다. 무기 절연층은 SiO2 나 SiNx 등과 같이 일반적으로 페시베이션층(passivation layer)에 주로 쓰이는 규소 화합물을 포함할 수 있으며, 유기 절연층 중 평탄화층(PLN)은 일반적으로 쓰이는 폴리 염화 알루미늄(Poly Aluminum Chloride) 또는 양성, 음성의 포토 레지스트(photo resist) 물질을 포함할 수 있으며, 뱅크층(B) 또한 유기물 또는 양성, 음성의 포토 레지스트(photo resist) 물질을 포함할 수 있으나 이에 한정되지 않는다. 즉, 관통홀 댐(THD)은 무기 절연층 및 유기 절연층 중 어느 하나를 포함할 수 있으며, 상기 무기 절연층 및 유기 절연층은 서로 적층된 구조로 관통홀(TH)을 구성할 수 있다. 적층 순서는 제한적이지 않으며, 일례로, 무기 절연층 상에 유기 절연층이 배치되거나, 무기 절연층 상에 액티브층(AL)이 배치될 수도 있다. 무기 절연층으로는 구체적으로 도 4 등에 도시된 바와 같이, 멀티 버퍼층(MB), 액티브 버퍼층(AB), 게이트 절연층(미도시), 소스/드레인 전극 절연층(미도시) 등이 있고, 유기 절연층으로는 평탄화층(PLN) 및 뱅크층(B) 등이 있을 수 있다. 관통홀 댐(THD)은 멀티 버퍼층(MB), 액티브 버퍼층(AB), 게이트 절연층(미도시), 소스/드레인 전극 절연층(미도시), 평탄화층(PLN) 및 뱅크층(B) 중 적어도 어느 하나가 기판(S) 상에 순차적으로 적층된 형태일 수 있으며, 일례로, 멀티 버퍼층(MB) 및 액티브 버퍼층(AB), 게이트 절연층(미도시), 소스/드레인 전극 절연층(미도시) 중 적어도 하나 및 평탄화층(PLN) 및 뱅크층(B) 중 적어도 하나가 순차 적층된 구조를 가질 수 있다. 이들 각각의 적층 순서는 변경될 수 있으며, 예시로 든 구조 외에 필요에 따라 공정 중 다양한 화학물질에 대한 손상을 방지하거나 구조적으로 추가적인 역할을 하는 절연층, 보호층 또는 도전라인 등이 추가될 수 있다.On the outside of the through hole (TH), a through hole dam (THD) is arranged to surround the through hole (TH). The through hole dam (THD) includes an insulating layer disposed on the substrate S, and the insulating layer may be either an inorganic insulating layer or an organic insulating layer. Additionally, the through hole dam (THD) may include an active layer (AL) disposed on the substrate (S). The inorganic insulating layer may contain a silicon compound commonly used in a passivation layer, such as SiO2 or SiNx, and the planarization layer (PLN) among the organic insulating layers is made of commonly used poly aluminum chloride. Alternatively, it may include a positive or negative photo resist material, and the bank layer (B) may also include an organic material or a positive or negative photo resist material, but is not limited thereto. That is, the through hole dam (THD) may include either an inorganic insulating layer or an organic insulating layer, and the inorganic insulating layer and the organic insulating layer may be stacked on each other to form a through hole (TH). The stacking order is not limited, and for example, an organic insulating layer may be disposed on an inorganic insulating layer, or an active layer (AL) may be disposed on an inorganic insulating layer. As specifically shown in FIG. 4, the inorganic insulating layer includes a multi-buffer layer (MB), an active buffer layer (AB), a gate insulating layer (not shown), a source/drain electrode insulating layer (not shown), and an organic insulating layer. The insulating layer may include a planarization layer (PLN) and a bank layer (B). The through hole dam (THD) is composed of the multi buffer layer (MB), active buffer layer (AB), gate insulating layer (not shown), source/drain electrode insulating layer (not shown), planarization layer (PLN), and bank layer (B). At least one may be sequentially stacked on the substrate S, for example, a multi-buffer layer (MB), an active buffer layer (AB), a gate insulating layer (not shown), and a source/drain electrode insulating layer (not shown). At least one of the planarization layer (PLN) and the bank layer (B) may have a sequentially stacked structure. The stacking order of each of these can be changed, and in addition to the example structures, insulating layers, protective layers, or conductive lines that prevent damage to various chemicals during the process or play additional structural roles can be added as needed. .

관통홀 댐(THD)은 무기 절연층 및 유기 절연층 또는 액티브층(AL) 중 어느 하나를 포함할 수 있다. 관통홀 댐(THD)을 경계로 발광층(EML)이 단선될 수 있도록 관통홀 댐(THD)은 다양한 구조 및 형상을 가질 수 있다. 관통홀 댐(THD)의 주요 역할은 발광층(EML)의 단선을 위해 상부의 폭이 더 큰 형태의 언더컷(undercut) 구조로 형성되어 발광층(EML)이 단선될 수 있도록 하는 것이 바람직하다. 따라서, 관통홀 댐(THD)의 하부에는 폭이 작은 무기 절연층이 위치하고, 그 상부에 폭이 더 큰 유기 절연층이 적층될 수 있다. 관통홀 댐(THD)을 구성하는 무기 절연층은 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 중 적어도 어느 하나일 수 있으며, 유기 절연층으로는 평탄화층(PLN) 및 뱅크층(B) 중 어느 하나일 수 있다. 바람직하게, 관통홀 댐(THD)은 하부에 멀티 버퍼층(MB)이 위치하고, 상부에 멀티 버퍼층(MB) 보다 폭이 더 큰 뱅크층(B)이 배치될 수 있다. 이 경우, 관통홀 댐(THD)은 상부의 폭이 더 큰 언더컷 구조로 형성되며, 삿갓과 유사한 형태가 되어 발광층(EML)이 단선될 수 있는 구조를 가진다. 또는, 발광층(EML)의 단선을 보다 용이하게 하기 위해 관통홀 댐(THD)의 높이를 최대화할 수 있다. 즉, 폭이 작은 관통홀 댐(THD)의 하부에는 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)을 모두 포함할 수 있으며, 폭이 큰 관통홀 댐(THD) 상부에는 평탄화층(PLN) 및 뱅크층(B)을 모두 포함할 수 있다 있다. 일례로, 폭이 큰 관통홀 댐(THD) 상부에는 평탄화층(PLN) 및 뱅크층(B)을 모두 포함할 경우, 평탄화층(PLN) 및 뱅크층(B)은 동일한 물질로 형성될 수 있으며, 예를 들어 양성 또는 음성의 포토 레지스트로 형성될 수 있다. 그러나, 도 4와 같이, 뱅크층(B)과 평탄화층(PLN)의 폭을 상이하게 하면서 평탄화층(PLN)의 폭과 멀티 버퍼층(MB) 또는 액티브 버퍼층(AB)의 폭을 동일하게 하기 위해서는, 뱅크층(B) 및 평탄화층(PLN)의 물질을 상이하게 설정할 수 있으며, 상기 예를 든 물질과 같이 뱅크층(B) 및 평탄화층(PLN) 중 어느 하나는 양성 포토 레지스트로 형성되고, 다른 하나는 음성 포토 레지스트로 형성될 수 있다.The through hole dam (THD) may include any one of an inorganic insulating layer, an organic insulating layer, or an active layer (AL). The through hole dam (THD) may have various structures and shapes so that the light emitting layer (EML) can be disconnected across the through hole dam (THD). The main role of the through hole dam (THD) is to disconnect the light emitting layer (EML). It is desirable to form an undercut structure with a larger width at the top so that the light emitting layer (EML) can be disconnected. Accordingly, an inorganic insulating layer with a small width may be located below the through hole dam (THD), and an organic insulating layer with a larger width may be laminated on top of the inorganic insulating layer with a smaller width. The inorganic insulating layer constituting the through hole dam (THD) may be at least one of a multi-buffer layer (MB) and an active buffer layer (AB), and the organic insulating layer may be any one of a planarization layer (PLN) and a bank layer (B). It could be one. Preferably, the through hole dam (THD) may have a multi-buffer layer (MB) located at the bottom, and a bank layer (B) whose width is larger than the multi-buffer layer (MB) may be disposed on the top. In this case, the through hole dam (THD) is formed as an undercut structure with a larger width at the top, and has a structure similar to a hat in which the light emitting layer (EML) can be disconnected. Alternatively, the height of the through hole dam (THD) can be maximized to facilitate disconnection of the light emitting layer (EML). That is, the lower part of the small-width through-hole dam (THD) may include both a multi-buffer layer (MB) and the active buffer layer (AB), and the upper part of the large-width through-hole dam (THD) may include a planarization layer (PLN) and a bank. It can include both layers (B). For example, if both a planarization layer (PLN) and a bank layer (B) are included at the top of a wide through hole dam (THD), the planarization layer (PLN) and the bank layer (B) may be formed of the same material. , for example, may be formed of positive or negative photoresist. However, as shown in FIG. 4, in order to make the width of the planarization layer (PLN) and the multi-buffer layer (MB) or the active buffer layer (AB) the same while making the widths of the bank layer (B) and the planarization layer (PLN) different, , the materials of the bank layer (B) and the planarization layer (PLN) can be set differently, and as in the above example materials, one of the bank layer (B) and the planarization layer (PLN) is formed of a positive photoresist, The other can be formed of negative photo resist.

다른 실시예로, 관통홀 댐(THD)은 하부에는 폭이 작은 무기 절연층을 포함하고, 상부에 폭이 더 큰 액티브층(AL)이 적층될 수 있다. 관통홀 댐(THD)을 구성하는 무기 절연층은 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 중 적어도 하나를 포함할 수 있다. 멀티 버퍼층(MB)은 실링부(SA)에서 전체 식각되거나, 추후 설명할 도 5에 도시된 실시예와 같이, 멀티 버퍼층(MB)의 일정 두께가 식각되지 않고 기판(S) 상에 배치될 수 있다. 멀티 버퍼층(MB)을 일정 두께 식각하고 나머지 층이 기판(S) 남겨질 경우, 관통홀 댐(THD)을 구성하는 멀티 버퍼층(MB)과 실링부(SA)에 남겨진 멀티 버퍼층(MB)의 단차는 멀티 버퍼층(MB)이 식각된 두께만큼 형성될 수 있으며, 그 상부에 액티브층(AL), 평탄화층(PLN) 또는 뱅크층(B)이 멀티 버퍼층(MB)의 폭 보다 더 큰 폭을 가지고 배치되어 언더컷 구조를 구현할 수 있다.In another embodiment, the through hole dam (THD) may include an inorganic insulating layer with a small width at the bottom, and an active layer (AL) with a larger width may be stacked on the top. The inorganic insulating layer constituting the through hole dam (THD) may include at least one of a multi buffer layer (MB) and an active buffer layer (AB). The multi-buffer layer (MB) may be entirely etched from the sealing portion (SA), or, as in the embodiment shown in FIG. 5, which will be described later, a certain thickness of the multi-buffer layer (MB) may be disposed on the substrate (S) without being etched. there is. When the multi-buffer layer (MB) is etched to a certain thickness and the remaining layer is left on the substrate (S), the step between the multi-buffer layer (MB) constituting the through-hole dam (THD) and the multi-buffer layer (MB) remaining in the sealing portion (SA) is A multi-buffer layer (MB) can be formed to the same thickness as the etched layer, and an active layer (AL), planarization layer (PLN), or bank layer (B) is placed on top of the multi-buffer layer (MB) with a width greater than the width of the multi-buffer layer (MB). It is possible to implement an undercut structure.

상기의 설명과 같이, 관통홀 댐(THD) 상부는 하부보다 폭이 더 크게 설정되며, 폭이 더 큰 관통홀 댐(THD)의 상부는 폭이 더 작은 관통홀 댐(THD)의 하부의 일측에서 외부로 돌출될 수 있다. 일례로, 무기 절연층이 멀티 버퍼층(MB)이고, 유기 절연층이 뱅크층(B)일 경우, 뱅크층(B)은 멀티 버퍼층(MB)의 일측에서 외부로 돌출될 수 있다. 뱅크층(B)이 돌출된 멀티 버퍼층(MB)의 일측은 바람직하게 실링부(SA) 방향일 수 있다. 실링부(SA) 상의 발광층(EML)은 유기물 또는 무기물로 구성될 수 있다. 발광층(EML) 물질은 스텝 커버리지(step coverage)가 낮아, 증착 공정 시 실링부(SA)의 일부 영역 및 관통홀 댐(THD) 상부에는 증착되지만, 돌출된 뱅크층(B)과 중첩되는 실링부(SA)의 가장자리 영역 및 관통홀 댐(THD)의 측면에는 발광층(EML)이 증착되지 않는다. 따라서, 발광층(EML)은 실링부(SA) 상의 뱅크층(B)의 돌출 영역 및 관통홀 댐(THD)의 측면에서 단선될 수 있다.As described above, the upper part of the through hole dam (THD) is set to be wider than the lower part, and the upper part of the wider through hole dam (THD) is one side of the lower part of the through hole dam (THD) with a smaller width. may protrude outwards. For example, when the inorganic insulating layer is a multi-buffer layer (MB) and the organic insulating layer is a bank layer (B), the bank layer (B) may protrude outward from one side of the multi-buffer layer (MB). One side of the multi-buffer layer (MB) on which the bank layer (B) protrudes may preferably be in the direction of the sealing portion (SA). The light emitting layer (EML) on the sealing portion (SA) may be composed of an organic material or an inorganic material. The light emitting layer (EML) material has a low step coverage, so during the deposition process, it is deposited in some areas of the sealing portion (SA) and on top of the through hole dam (THD), but the sealing portion overlaps the protruding bank layer (B). The light emitting layer (EML) is not deposited on the edge area of (SA) and the side of the through hole dam (THD). Accordingly, the light emitting layer (EML) may be disconnected at the protruding area of the bank layer (B) on the sealing portion (SA) and the side of the through hole dam (THD).

다른 실시예로, 관통홀 댐(THD) 상부가 액티브층(AL)이고 하부가 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 중 적어도 어느 하나를 포함하는 경우, 액티브층(AL)의 폭이 하부의 폭 보다 더 크게 설정되며, 폭이 더 큰 관통홀 댐(THD)의 액티브층(AL)은 폭이 더 작은 관통홀 댐(THD)의 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 중 적어도 어느 하나의 일측에서 외부로 돌출될 수 있으며, 일례로, 폭이 더 큰 관통홀 댐(THD)의 액티브층(AL)은 실링부(SA) 방향으로 돌출될 수 있다.In another embodiment, when the upper part of the through-hole dam (THD) is the active layer (AL) and the lower part includes at least one of a multi-buffer layer (MB) and an active buffer layer (AB), the width of the active layer (AL) is the lower part of the through-hole dam (THD). is set to be larger than the width, and the active layer (AL) of the through-hole dam (THD) with a larger width is at least one of the multi-buffer layer (MB) and the active buffer layer (AB) of the through-hole dam (THD) with a smaller width. It may protrude outward from one side. For example, the active layer AL of the through hole dam THD having a larger width may protrude toward the sealing portion SA.

또한, 관통홀 댐(THD)은 무기 절연층 및 유기 절연층 중 어느 하나가 역테이퍼 형상으로 구성될 수도 있으며, 또는 무기 절연층 및 유기 절연층의 적층체가 역테이퍼 형상으로 구성될 수도 있다. 일례로, 관통홀 댐(THD)에 배치된 뱅크층(B)은 역테이퍼 형태로 형성될 수 있으며, 뱅크층(B)은 상부로 갈수록 실링부(SA) 방향으로 기울어진 형태를 가질 수 있다. 따라서, 발광층(EML)은 실링부의 일부 영역과 관통홀 댐(THD) 상부에 배치되나, 뱅크층(B) 상부와 중첩되는 실링부(SA)의 가장자리 영역 및 관통홀 댐(THD) 측면에서 단절될 수 있다.In addition, the through hole dam (THD) may be composed of either an inorganic insulating layer or an organic insulating layer in an inverted tapered shape, or a laminate of an inorganic insulating layer and an organic insulating layer may be configured in an inverted tapered shape. For example, the bank layer (B) disposed in the through hole dam (THD) may be formed in a reverse tapered shape, and the bank layer (B) may have a shape inclined toward the sealing portion (SA) toward the top. . Accordingly, the light emitting layer (EML) is disposed in some areas of the sealing part and the upper part of the through-hole dam (THD), but is cut off at the edge area of the sealing part (SA) overlapping with the upper part of the bank layer (B) and on the side of the through-hole dam (THD). It can be.

관통홀 댐(THD) 외곽에는 실링부(SA)가 관통홀 댐(THD)을 감싸도록 배치되어 있으며, 실링부(SA) 외곽에는 더미픽셀부(DA)가 실링부(SA)를 감싸도록 배치되어 있다. 실링부(SA)에는 전체 또는 일부 영역에서 절연층, 발광층(EML) 및 보호층의 일부 또는 전체가 삭제된다. 따라서, 실링부(SA)는 무기 절연층, 유기 절연층, 발광층(EML) 및 보호층의 일부가 삭제될 수 있다. 더 구체적으로, 실링부(SA)에서는 픽셀부(P), 더미픽셀부(DA) 및 관통홀 댐(THD) 등을 구성하는 멀티 버퍼층(MB), 액티브 버퍼층(AB), 뱅크층(B), 발광층(EML), 제 1 보호층(FP) 및 제 2 보호층(SP) 중 적어도 하나가 삭제되거나 각 구성요소의 일부가 삭제될 수 있다. 특히, 발광층(EML)의 경우, 손상 방지를 위해 실링부(SA)에서 단선되고, 발광층(EML)의 단선 영역에서 보호층으로 완전히 덮일 수 있다. 바람직하게, 발광층(EML)의 단선 영역은 제 1 보호층(FP) 및 제 2 보호층(SP)으로 완전히 덮일 수 있다. 본 발명의 도면에서는 가장 상부에 배치된 제 1 보호층(FP)에 의해 발광층(EML)이 완전히 덮여 보호될 수 있다. 발광층(EML)이 관통홀(TH)까지 형성될 경우, 관통홀(TH)을 통해 공기 및 수분의 침투가 가능하여 손상될 수 있다. 그러나, 발광층(EML)이 관통홀(TH) 외부에 배치된 관통홀 댐(THD) 외곽에서 단선되고, 발광층(EML)의 단선 영역을 포함한 기판(S) 전면에 보호층이 배치되어, 픽셀부(P)에 위치하는 발광층(EML)은 보호층에 의해 실링부(SA)에서 완전히 밀폐될 수 있다. 따라서, 보호층은 관통홀 댐(THD) 구조를 통해 발광층(EML)의 손상을 방지할 수 있다.A sealing part (SA) is arranged on the outside of the through-hole dam (THD) to surround the through-hole dam (THD), and a dummy pixel part (DA) is placed on the outside of the sealing part (SA) to surround the sealing part (SA). It is done. In the sealing portion (SA), part or all of the insulating layer, the light emitting layer (EML), and the protective layer are removed in all or some areas. Accordingly, parts of the inorganic insulating layer, organic insulating layer, light emitting layer (EML), and protective layer may be removed from the sealing portion SA. More specifically, in the sealing part (SA), a multi-buffer layer (MB), an active buffer layer (AB), and a bank layer (B) that constitute the pixel part (P), the dummy pixel part (DA), and the through-hole dam (THD). , at least one of the light emitting layer (EML), the first protective layer (FP), and the second protective layer (SP) may be deleted or a part of each component may be deleted. In particular, in the case of the light emitting layer (EML), the disconnection at the sealing portion (SA) may be disconnected to prevent damage, and the disconnection area of the light emitting layer (EML) may be completely covered with a protective layer. Preferably, the disconnected area of the light emitting layer (EML) may be completely covered with the first protective layer (FP) and the second protective layer (SP). In the drawing of the present invention, the light emitting layer (EML) can be completely covered and protected by the first protective layer (FP) disposed at the top. If the light emitting layer (EML) is formed up to the through hole (TH), air and moisture may penetrate through the through hole (TH), which may cause damage. However, the light emitting layer (EML) is disconnected outside the through hole dam (THD) disposed outside the through hole (TH), and a protective layer is disposed on the entire surface of the substrate (S) including the disconnected area of the light emitting layer (EML), so that the pixel portion The light emitting layer (EML) located at (P) can be completely sealed in the sealing portion (SA) by a protective layer. Therefore, the protective layer can prevent damage to the light emitting layer (EML) through the through hole dam (THD) structure.

다른 실시예로, 도 4와는 달리 제 1 보호층(FP)이 발광층(EML)의 단선 영역에만 집중적으로 형성될 수 있다. 제 1 보호층(FP)도 제 2 보호층(SP)과 같이 일반적인 페시베이션층(passivation layer) 형성 물질인 SiO2나 SiNx 계열로 형성되는 경우, 스텝 커버리지(Step Coverage)가 발광층(EML)과 유사하게 높지 않기 때문에 실링부(SA)의 가장자리 영역 및 관통홀 댐(THD)의 측면에 적층되지 않을 수 있다. 따라서, 제 1 보호층(FP)이 일반적인 무기 절연 물질로 형성되는 경우, 스텝 커버리지(Step Coverage) 특성을 보완할 수 있도록 발광층(EML)의 단선 영역에만 제 2 보호층(SP) 및 기타 무기 절연층 대비 두껍게 형성되고, 픽셀부(P) 및 더미픽셀부(DA) 등의 영역에는 제 1 보호층(FP)이 형성되지 않거나 더 얇은 박막으로 형성될 수 있다.In another embodiment, unlike FIG. 4 , the first protective layer FP may be formed concentrated only on disconnected areas of the light emitting layer EML. When the first protective layer (FP) is formed of SiO2 or SiNx series, which are common passivation layer forming materials, like the second protective layer (SP), the step coverage is similar to that of the light emitting layer (EML). Because it is not very high, it may not be laminated on the edge area of the sealing portion (SA) and the side of the through hole dam (THD). Therefore, when the first protective layer (FP) is formed of a general inorganic insulating material, the second protective layer (SP) and other inorganic insulating materials are applied only to the disconnected area of the light emitting layer (EML) to complement the step coverage characteristics. It is formed thicker than the other layers, and the first protective layer FP may not be formed in areas such as the pixel portion P and the dummy pixel portion DA, or may be formed as a thinner film.

더미픽셀부(DA)는 실링부(SA) 외곽에 배치된다. 더미픽셀부(DA)는 픽셀부(P)과 달리 발광하지 않으나 픽셀부(P)과 동일하거나 유사한 구조를 가진다. 더미픽셀부(DA) 외곽에는 픽셀부(P)가 더미픽셀부(DA)를 감싸도록 배치되어 있다. 즉, 표시패널(DP)에서 빛을 발광하여 화면을 표시하는 픽셀부(P) 내부에 관통홀(TH)이 위치하고 있고, 관통홀(TH)에서 픽셀부(P) 방향으로 순차적으로 관통홀 댐(THD), 실링부(SA) 및 더미픽셀부(DA)가 관통홀(TH)을 감싸도록 배치되어 있다.The dummy pixel unit (DA) is disposed outside the sealing unit (SA). Unlike the pixel unit P, the dummy pixel unit DA does not emit light, but has the same or similar structure as the pixel unit P. On the outside of the dummy pixel portion (DA), the pixel portion (P) is arranged to surround the dummy pixel portion (DA). That is, a through hole (TH) is located inside the pixel portion (P) that displays the screen by emitting light from the display panel (DP), and the through holes are dammed sequentially in the direction from the through hole (TH) to the pixel portion (P). (THD), sealing portion (SA), and dummy pixel portion (DA) are arranged to surround the through hole (TH).

도전 라인(CL)은 관통홀(TH) 인접 영역에서 더미픽셀부(DA) 내부에 위치한다. 도전 라인(CL)은 관통홀(TH) 인접 영역에서 픽셀부(P)에서 인출되어 더미픽셀부(DA) 내부로 인입되며, 더미픽셀부(DA) 내부를 통과하면서 관통홀(TH)을 우회한다. 관통홀(TH)을 우회한 이후 픽셀부(P)로 인입된다. 따라서, 도전 라인(CL)이 인출된 픽셀부(P)와 도전 라인(CL)이 인입된 픽셀부(P)는 동일한 열 또는 행에 배치된다. 예를 들어, 제 n 행에 배치된 픽셀부(P)에서 인출된 게이트 라인(GL)은 더미픽셀부(DA)로 인입되어 관통홀(TH)을 우회하고, 다시 제 n 행에 배치된 또 다른 픽셀부(P)로 인입된다. 마찬가지로, 제 m 열에 배치된 픽셀부(P)에서 인출된 데이터 라인(DL)은 더미픽셀부(DA)로 인입되어 관통홀(TH)을 우회하고, 다시 제 m 열에 배치된 또 다른 픽셀부(P)로 인입된다.The conductive line CL is located inside the dummy pixel portion DA in an area adjacent to the through hole TH. The conductive line (CL) is drawn out from the pixel unit (P) in the area adjacent to the through hole (TH), enters the dummy pixel unit (DA), and bypasses the through hole (TH) while passing through the inside of the dummy pixel unit (DA). do. After bypassing the through hole (TH), it enters the pixel unit (P). Accordingly, the pixel portion P into which the conductive line CL is drawn and the pixel portion P into which the conductive line CL is inserted are disposed in the same column or row. For example, the gate line (GL) drawn from the pixel portion (P) disposed in the nth row is introduced into the dummy pixel portion (DA), bypassing the through hole (TH), and then again disposed in the nth row. It is introduced into another pixel part (P). Likewise, the data line DL drawn from the pixel portion P disposed in the m-th column is introduced into the dummy pixel portion DA, bypassing the through-hole TH, and then again to another pixel portion disposed in the m-th column ( P) is introduced.

관통홀(TH)을 우회하는 도전 라인(CL)은 다수의 행 및 열에서 인출된다. 즉, 게이트 라인(GL) 및 데이터 라인(DL)은 픽셀부(P) 각각의 행 및 열에서 관통홀(TH)의 일측부에서 픽셀부(P)와 최인접한 더미픽셀부(DA)로 인출되고, 관통홀(TH)을 우회한 후 관통홀(TH)의 타측면에 있는 더미픽셀부(DA)에서 최인접한 픽셀부(P)로 인출된다. 따라서, 게이트 라인(GL)이 픽셀부(P)에서 인출되거나, 또는 픽셀부(P)로 인입될 때, 더미픽셀부(DA) 내에서 데이터 라인(DL)은 관통홀(TH)을 여전히 우회하고 있기 때문에, 게이트 라인(GL)과 데이터 라인(DL)은 서로 교차할 수 있다. 또한, 데이터 라인(DL)이 픽셀부(P)에서 인출되거나, 또는 픽셀부(P)로 인입될 때, 게이트 라인(GL)은 관통홀(TH)을 여전히 우회하고 있기 때문에, 데이터 라인(DL)과 게이트 라인(GL)은 서로 교차할 수 있다.The conductive line CL that bypasses the through hole TH is drawn from multiple rows and columns. That is, the gate line (GL) and data line (DL) are drawn from one side of the through hole (TH) in each row and column of the pixel portion (P) to the dummy pixel portion (DA) closest to the pixel portion (P). After bypassing the through hole (TH), it is drawn from the dummy pixel section (DA) on the other side of the through hole (TH) to the nearest pixel section (P). Accordingly, when the gate line GL is taken out of the pixel section P or entered into the pixel section P, the data line DL still bypasses the through hole TH within the dummy pixel section DA. Because of this, the gate line (GL) and the data line (DL) may cross each other. In addition, when the data line DL is taken out of the pixel portion P or entered into the pixel portion P, the gate line GL still bypasses the through hole TH, so the data line DL ) and the gate line (GL) may cross each other.

뱅크층(B) 상에 발광층(EML)이 위치하며, 도 4에서 전극층(미도시)은 미도시하였지만, 기본적으로 뱅크층(B) 하부의 평탄화층(PLN) 상에 애노드 전극(미도시)이 배치되고, 발광층(EML) 상에 캐소드 전극(미도시)이 배치될 수 있으며, 이와 반대의 순서로 배치될 수도 있다. 즉, 뱅크층(B) 하부의 평탄화층(PLN) 상에 캐소드 전극(미도시)이 배치되고, 발광층(EML) 상에 애노드 전극(미도시)이 배치될 수 있으며, 이를 인버티드(inverted) 구조라고 한다. 발광층(EML) 상에 제 1 보호층(FP)이 위치하며, 실링부(SA)에서 발광층(EML)과 동일하게 단선될 수 있다. 제 1 보호층(FP)은 무기 절연층과 유사하게 SiO2 또는 SiNx 등과 같은 규소화합물을 포함할 수 있으며, 이에 따라 스텝 커버리지(step coverage)가 높지 않아 발광층(EML)과 같이 관통홀 댐(THD)의 측면 및 실링부(SA)의 가장자리 영역에서 단선될 수 있다.The light emitting layer (EML) is located on the bank layer (B), and the electrode layer (not shown) is not shown in FIG. 4, but basically, the anode electrode (not shown) is located on the planarization layer (PLN) below the bank layer (B). is disposed, and a cathode electrode (not shown) may be disposed on the light emitting layer (EML), or may be disposed in the opposite order. That is, a cathode electrode (not shown) may be placed on the planarization layer (PLN) under the bank layer (B), and an anode electrode (not shown) may be placed on the light emitting layer (EML), which may be inverted. It is called rescue. The first protective layer (FP) is located on the light emitting layer (EML), and can be disconnected at the sealing portion (SA) in the same way as the light emitting layer (EML). The first protective layer (FP) may include a silicon compound such as SiO2 or SiNx, similar to the inorganic insulating layer, and accordingly, the step coverage is not high, so that it forms a through hole dam (THD) like the light emitting layer (EML). It may be disconnected at the side and edge area of the sealing portion (SA).

제 2 보호층(SP) 상에 이물질 커버층(PCL)이 배치될 수 있으며, 이물질 커버층(PCL) 상에 제 1 보호층(FP)이 배치될 수 있다. 이물질 커버층(PCL)은 상대적으로 두껍게 표시패널(DP) 전 영역에 적층되어 공정 중 발생한 파티클 또는 이물질을 덮어 기판(S) 전 영역을 보호하는 역할을 하며, 실링부(SA) 및 관통홀 댐(THD) 상에는 삭제될 수 있다.A foreign matter cover layer (PCL) may be disposed on the second protective layer (SP), and a first protective layer (FP) may be disposed on the foreign matter cover layer (PCL). The foreign matter cover layer (PCL) is relatively thickly laminated over the entire area of the display panel (DP) and serves to protect the entire area of the substrate (S) by covering particles or foreign matter generated during the process, as well as the sealing area (SA) and through-hole dam. (THD) may be deleted.

도 5는 본 발명의 다른 실시예에 따른 표시패널(DP)을 구비한 표시장치를 도시한 단면도이다. 도 4에서는 실링부(SA)에서는 평탄화층(PLN), 뱅크층(B) 및 이물질 커버층(PCL)을 포함하여 멀티 버퍼층(MB) 전체가 삭제된 실시예가 도시되어 있으나, 도 5에서 멀티 버퍼층(MB)은 일부만 삭제되어 있고, 일정 두께의 멀티 버퍼층(MB)은 실링부(SA)의 기판(S) 상에 남겨져 있는 실시예가 도시되어 있다. 멀티 버퍼층(MB) 및 액티브 버퍼층(AB) 등을 포함하는 무기 절연층 식각 시, 기판(S) 상에 일정 두께만큼의 멀티 버퍼층(MB)을 남겨둠으로써, 실링부(SA)의 기판(S) 및 기판(S) 상에 형성된 일부 구조층 사이의 틈새가 공정 중에 노출되지 않아 손상이 방지될 수 있다. 본 실시예에서 관통홀 댐(THD)을 구성하는 멀티 버퍼층(MB)은 식각되지 않고 전체 영역이 관통홀 댐(THD)에 포함되어, 멀티 버퍼층(MB)은 실링부(SA)와 관통홀 댐(THD) 사이에서 단차를 형성할 수 있다. 단차가 더 높은 관통홀 댐(THD)의 멀티 버퍼층(MB) 상에 유기 절연층인 평탄화층(PLN) 및 뱅크층(B) 중 적어도 하나가 멀티 버퍼층(MB)보다 더 큰 폭을 가지고 멀티 버퍼층(MB) 상에 배치되어 언더컷 구조를 형성할 수 있다. 상기 관통홀 댐(THD)의 언더컷 구조로 인해, 스텝 커버리지(Step Coverage)가 낮은 발광층(EML) 물질이 증착 공정 시, 실링부(SA)에서 단선될 수 있다.Figure 5 is a cross-sectional view showing a display device including a display panel DP according to another embodiment of the present invention. In Figure 4, an embodiment is shown in which the entire multi-buffer layer (MB), including the planarization layer (PLN), bank layer (B), and foreign material cover layer (PCL), is removed from the sealing portion (SA). However, in Figure 5, the multi-buffer layer An embodiment is shown in which only part of (MB) is deleted, and the multi-buffer layer (MB) of a certain thickness is left on the substrate (S) of the sealing portion (SA). When etching the inorganic insulating layer including the multi-buffer layer (MB) and the active buffer layer (AB), a certain thickness of the multi-buffer layer (MB) is left on the substrate (S), thereby leaving the substrate (S) of the sealing portion (SA). ) and some structural layers formed on the substrate (S) are not exposed during the process, so damage can be prevented. In this embodiment, the multi-buffer layer (MB) constituting the through-hole dam (THD) is not etched and the entire area is included in the through-hole dam (THD), and the multi-buffer layer (MB) is formed in the sealing portion (SA) and the through-hole dam. A step can be formed between (THD). On the multi-buffer layer (MB) of the through-hole dam (THD) with a higher step, at least one of the planarization layer (PLN) and the bank layer (B), which are organic insulating layers, has a width larger than the multi-buffer layer (MB) and is a multi-buffer layer. It can be placed on (MB) to form an undercut structure. Due to the undercut structure of the through hole dam (THD), the light emitting layer (EML) material with low step coverage may be disconnected at the sealing portion (SA) during the deposition process.

도 6은 본 발명의 다른 실시예에 따른 표시패널(DP)을 구비한 표시장치를 도시한 단면도이다. 도 6에서는 이물질 커버층(PCL)이 실링부(SA)에 배치되어 있다. 이물질 커버층 댐(PCLD)은 이물질 커버층(PCL) 형성 공정 시, 이물질 커버층(PCL) 형성 물질이 이물질 커버층 댐(PCLD) 내부로 넘어가지 않도록 제한하는 역할을 할 수 있는 것이 특징이다. 이물질 커버층 댐(PCLD)은 뱅크층(B) 또는 평탄화층(PLN)과 동일한 물질로 동시에 형성될 수 있다. 일례로, 이물질 커버층 댐(PCLD)이 뱅크층(B)과 동일한 물질로 형성될 경우, 실링부(SA)의 멀티 버퍼층(MB), 액티브 버퍼층(AB) 및 평탄화층(PLN)이 식각되어 삭제된 이후, 뱅크층(B)을 패터닝하여 형성할 수 있다. 픽셀부(P) 및 더미픽셀부(DA) 상의 뱅크층(B)의 식각 깊이와 실링부(SA)의 뱅크층(B)의 식각 깊이가 서로 상이하다. 이를 구현하기 위해 하프톤 마스크(Half-tone mask) 등을 사용하여 실링부(SA) 상의 노광량을 픽셀부(P) 및 더미픽셀부(DA) 상의 노광량 보다 더 증가시켜, 실링부(SA)에서의 뱅크층(B)의 식각 깊이를 더 깊게 형성할 수 있다. 도면에 도시되지 않았지만, 또 다른 실시예로, 이물질 커버층 댐(PCLD)은 평탄화층(PLN) 및 뱅크층(B)이 복층으로 적층되어 형성될 수 있다. 평탄화층(PLN) 및 뱅크층(B)이 복층으로 적층될 경우, 기판(S) 상에서 단차를 더 크게 형성할 수 있기 때문에 이물질 커버층(PCL)의 넘침을 방지하는 데 더 효과적일 수 있다.Figure 6 is a cross-sectional view showing a display device including a display panel DP according to another embodiment of the present invention. In Figure 6, the foreign matter cover layer (PCL) is disposed on the sealing portion (SA). The foreign material cover layer dam (PCLD) is characterized by its ability to restrict the foreign material cover layer (PCL) forming material from falling inside the foreign material cover layer (PCLD) during the PCL formation process. The foreign matter cover layer dam (PCLD) may be formed simultaneously with the bank layer (B) or the planarization layer (PLN) from the same material. For example, when the foreign material cover layer dam (PCLD) is formed of the same material as the bank layer (B), the multi-buffer layer (MB), active buffer layer (AB), and planarization layer (PLN) of the sealing portion (SA) are etched. After deletion, the bank layer (B) can be formed by patterning. The etch depth of the bank layer (B) on the pixel portion (P) and the dummy pixel portion (DA) is different from the etch depth of the bank layer (B) on the sealing portion (SA). To implement this, the exposure amount on the sealing part (SA) is increased more than the exposure amount on the pixel part (P) and the dummy pixel part (DA) by using a half-tone mask, etc. The etch depth of the bank layer (B) can be formed deeper. Although not shown in the drawing, in another embodiment, the foreign matter cover layer dam (PCLD) may be formed by stacking a planarization layer (PLN) and a bank layer (B) in multiple layers. When the planarization layer (PLN) and the bank layer (B) are stacked in multiple layers, a larger step can be formed on the substrate (S), which can be more effective in preventing overflow of the foreign matter cover layer (PCL).

다른 실시예로, 뱅크층(B)은 양성 또는 음성의 포토 레지스트(photo resist) 물질로 형성될 수 있다. 뱅크층(B)이 포토 레지스트 물질인 경우, 멀티 버퍼층(MB), 액티브 버퍼층(AB) 및 평탄화층(PLN)을 식각한 이후, 뱅크층(B)은 노광 후 현상 공정만 거쳐도 도 6과 동일한 적층 구조의 구현이 가능할 수 있다.In another embodiment, the bank layer (B) may be formed of a positive or negative photo resist material. If the bank layer (B) is made of a photoresist material, after etching the multi-buffer layer (MB), active buffer layer (AB), and planarization layer (PLN), the bank layer (B) can be formed as shown in FIG. 6 just by going through the post-exposure development process. It may be possible to implement the same stacked structure.

또 다른 실시예로, 이물질 커버층 댐(PCLD)은 관통홀 댐(THD)과 동일한 언더컷 구조를 가질 수 있다. 이 때, 이물질 커버층 댐(PCLD)의 상부는 폭이 큰 뱅크층(B) 및 평탄화층(PLN) 중 적어도 하나를 포함할 수 있고, 이물질 커버층 댐(PCLD)의 하부는 폭이 작은 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)을 포함하는 무기 절연층을 포함할 수 있다. 특히, 이 경우 무기 절연층 중 액티브 버퍼층(AB) 상에 소스 전극(미도시) 및 드레인 전극(미도시)을 절연시키는 무기 절연층을 더욱 포함할 수 있다. 이물질 커버층 댐(PCLD) 및 관통홀 댐(THD)의 이중 언더컷 구조로 발광층(EML)을 더욱 확실히 밀폐시킴으로써, 발광층(EML)의 투습에 의한 손상을 방지할 수 있다.In another embodiment, the foreign matter cover layer dam (PCLD) may have the same undercut structure as the through hole dam (THD). At this time, the upper part of the foreign matter cover layer dam (PCLD) may include at least one of a bank layer (B) and a planarization layer (PLN) with a large width, and the lower part of the foreign matter cover layer dam (PCLD) may include a multi-layer with a small width. It may include an inorganic insulating layer including a buffer layer (MB) and an active buffer layer (AB). In particular, in this case, an inorganic insulating layer that insulates the source electrode (not shown) and the drain electrode (not shown) may be further included on the active buffer layer (AB) among the inorganic insulating layers. By sealing the emitting layer (EML) more securely with the double undercut structure of the foreign matter cover layer dam (PCLD) and through hole dam (THD), damage to the emitting layer (EML) due to moisture infiltration can be prevented.

도 7a ~ 7c는 본 발명의 일 실시예에 따른 표시장치를 제조하는 공정을 도시한 단면도이다. 도 7a 내지 7c을 통해 본 발명의 일 실시예에 따른 표시패널(DP)의 제조방법을 상세히 설명하고자 한다. 도 7a에 도시된 바와 같이 기판(S) 상에 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)을 형성한다. 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)은 액티브층(AL)을 포함하는 박막 트랜지스터(미도시) 및 기타 도전 라인(CL)을 형성하기 전 기판(S) 상에 형성하는 무기물 계열의 절연층으로, 일반적으로 SiO2 및 SiNx 등을 포함하는 규소 산화물 및 규소 질화물 계열의 물질이 주로 사용될 수 있으나 이에 제한되지 않는다. 멀티 버퍼층(MB)은 기판(S) 전체에 형성될 수 있으며, 본격적인 표시패널(DP) 제조 공정 전에, 다양한 공정이 보다 수월하게 진행될 수 있도록 해주면서, 박막 형성을 보다 안정적으로 구현할 수 있는 환경을 제공할 수 있다. 멀티 버퍼층(MB)은 SiO2를 포함하는 제 1 층과 SiNx를 포함하는 제 2 층 중 어느 하나를 포함하거나, 상기 제 1 층 및 상기 제 2 층 모두가 적층되어 형성될 수 있다.7A to 7C are cross-sectional views showing a process for manufacturing a display device according to an embodiment of the present invention. The manufacturing method of the display panel DP according to an embodiment of the present invention will be described in detail through FIGS. 7A to 7C. As shown in FIG. 7A, a multi-buffer layer (MB) and an active buffer layer (AB) are formed on the substrate (S). The multi-buffer layer (MB) and active buffer layer (AB) are inorganic insulating layers formed on the substrate (S) before forming a thin film transistor (not shown) including the active layer (AL) and other conductive lines (CL). In general, silicon oxide and silicon nitride series materials including SiO2 and SiNx can be mainly used, but are not limited thereto. The multi-buffer layer (MB) can be formed on the entire substrate (S), allowing various processes to proceed more easily before the full-scale display panel (DP) manufacturing process, and providing an environment for more stable thin film formation. can do. The multi-buffer layer (MB) may include either a first layer containing SiO2 and a second layer containing SiNx, or may be formed by stacking both the first layer and the second layer.

마찬가지로, 액티브 버퍼층(AB)은 액티브층(AL)을 보다 안정적으로 형성할 수 있는 무기 절연층으로 SiO2를 포함할 수 있다. 액티브 버퍼층(AB) 상에는 일반적인 반도체 물질을 포함하는 액티브층(AL)이 형성될 수 있으며, 박막 트랜지스터의 종류에 따라 게이트 전극(미도시), 소스 전극(미도시) 및 드레인 전극(미도시)과 다양한 배치 관계를 가지며 형성될 수 있다. 게이트 전극(미도시), 소스 전극(미도시) 및 드레인 전극(미도시)은 도전 라인(CL)에 포함될 수 있으며, 게이트 전극(미도시)과 동일층에 배치되는 게이트 라인(GL) 및 소소/드레인 전극(미도시)과 동일층에 배치되는 데이터 라인(DL)도 도전 라인(CL)에 포함될 수 있다. 도 7a에는 도전 라인(CL)이 액티브층(AL)과 동일층에 배치되는 것으로 표현되었으나, 실제로는 액티브층(AL) 및 게이트 전극(미도시)을 서로 절연하는 게이트 절연층(미도시) 등이 추가되어 박막 트랜지스터를 구성하며, 그 외 다양한 도전 라인(CL)을 배치하여 픽셀 내 회로를 구성할 수 있다. 일 실시예로, 바텀 게이트 방식(bottom gate type)의 트랜지스터의 경우, 게이트 라인(GL)과 동일층에 배치되는 게이트 전극(미도시)이 배치되고, 게이트 전극(미도시) 상에 게이트 절연층(미도시)이 배치되며, 게이트 절연층(미도시) 상에 액티브층(AL)이 형성될 수 있다. 다른 실시예로, 탑 게이트 방식(top gate type)의 트랜지스터의 경우에는, 액티브층(AL) 상에 게이트 절연층(미도시)이 배치되고, 게이트 절연층(미도시) 상에 게이트 전극(미도시)이 배치되는 등 그 상세 구조는 다양하게 구현될 수 있다.Likewise, the active buffer layer (AB) may include SiO2 as an inorganic insulating layer that can form the active layer (AL) more stably. An active layer (AL) containing a general semiconductor material may be formed on the active buffer layer (AB), and depending on the type of thin film transistor, a gate electrode (not shown), a source electrode (not shown), and a drain electrode (not shown) may be formed. It can be formed with various arrangement relationships. A gate electrode (not shown), a source electrode (not shown), and a drain electrode (not shown) may be included in the conductive line (CL), and a gate line (GL) and source electrode disposed on the same layer as the gate electrode (not shown). /The data line DL disposed on the same layer as the drain electrode (not shown) may also be included in the conductive line CL. In FIG. 7A, the conductive line (CL) is depicted as being disposed on the same layer as the active layer (AL), but in reality, it is a gate insulating layer (not shown) that insulates the active layer (AL) and the gate electrode (not shown) from each other. is added to form a thin film transistor, and various other conductive lines (CL) can be placed to form a circuit within the pixel. In one embodiment, in the case of a bottom gate type transistor, a gate electrode (not shown) is disposed on the same layer as the gate line GL, and a gate insulating layer is placed on the gate electrode (not shown). (not shown) is disposed, and an active layer (AL) may be formed on the gate insulating layer (not shown). In another embodiment, in the case of a top gate type transistor, a gate insulating layer (not shown) is disposed on the active layer (AL), and a gate electrode (not shown) is placed on the gate insulating layer (not shown). The detailed structure, such as the arrangement of the poem, can be implemented in various ways.

액티브 버퍼층(AB) 상에 액티브층(AL) 및 다양한 도전 라인(CL)이 배치되고, 발광층(EML)이 형성되기 전에 평탄화층(PLN)이 형성되어 액티브층(AL) 및 도전 라인(CL)을 포함하는 픽셀 회로를 평탄화할 수 있다. 평탄화층(PLN)은 픽셀 회를 덮어 그 상부 표현을 평면으로 구현할 수 있을 정도로 충분한 두께를 갖는 유기물로 형성될 수 있다. 평탄화층(PLN) 상에는 애노드 전극(미도시) 및 보조 전극(미도시) 등을 포함한 다양한 도전 라인(CL)이 형성될 수 있다. 평탄화층(PLN) 상에는 뱅크층(B)이 형성될 수 있으며, 뱅크층(B)은 애노드 전극(미도시)의 가장자리와 중첩되어 발광 영역을 정의할 수 있다.The active layer (AL) and various conductive lines (CL) are disposed on the active buffer layer (AB), and a planarization layer (PLN) is formed before the light emitting layer (EML) is formed to form the active layer (AL) and conductive lines (CL). A pixel circuit including a can be flattened. The planarization layer (PLN) may be formed of an organic material with a thickness sufficient to cover the pixel layer and realize its upper representation as a plane. Various conductive lines CL including an anode electrode (not shown) and an auxiliary electrode (not shown) may be formed on the planarization layer (PLN). A bank layer (B) may be formed on the planarization layer (PLN), and the bank layer (B) may overlap the edge of the anode electrode (not shown) to define a light emitting area.

뱅크층(B)까지 형성된 후, 포토 공정 및 식각 공정을 통해 뱅크층(B)을 식각한다. 뱅크층(B)은 픽셀부(P) 및 더미픽셀부(DA) 영역에서는 발광 영역에서만 식각되고, 실링부(SA)에서는 실링부(SA) 전 영역에 걸쳐 식각될 수 있으며, 더 자세하게 뱅크층(B)은 관통홀 댐(THD)의 언더컷 형상을 구현하기 위해 실링부(SA)보다 더 작은 영역에서 식각될 수 있다. 뱅크층(B)이 양성 또는 음성 포토 레지스트로 형성되는 경우, 뱅크층(B)은 식각 공정 없이 현상(development) 공정만으로 패터닝이 가능하다. 이후, 도 7a와 같이 재차 포토 공정을 진행하여 실링부(SA)를 제외한 기판(S) 상의 픽셀부(P) 및 더미픽셀부(DA)에만 포토 레지스트(PR)를 남기고 나머지는 현상 공정을 통해 제거한다. 포토 레지스트(PR)가 제거되는 부분은 실링부(SA) 형성을 위해 식각해야 하는 영역 및 관통홀(TH), 관통홀 댐(THD)에 해당하는 영역이다. 관통홀(TH) 및 관통홀 댐(THD)은 실질적으로 공정 중 손상 방지 필요성이 크지 않기 때문에 이 영역의 포토 레지스트(PR)는 미리 제거될 수도 있고, 남겨졌다가 추후 제거하는 것도 가능하다. 실링부(SA)에는 평탄화층(PLN)을 비롯하여 액티브 버퍼층(AB) 및 멀티 버퍼층(MB)이 적층되어 있으며, 상기 복수의 구조층을 식각하고 기판(S)만 남겨야 한다. 즉, 평탄화층(PLN), 액티브 버퍼층(AB) 및 멀티 버퍼층(MB)을 차례로 식각하여 실링부(SA)를 형성하며, 유기 절연층 및 무기 절연층을 복합적으로 식각해야 하므로, 복수의 식각 공정이 진행될 수 있다. 또한, 관통홀 댐(THD)의 언더컷 구조 형성을 위해 식각 시간을 조정하여 평탄화층(PLN), 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)은 뱅크층(B) 대비 더 많이 식각될 수 있도록 과식각 공정을 진행할 수 있다.After the bank layer (B) is formed, the bank layer (B) is etched through a photo process and an etching process. The bank layer (B) may be etched only in the light emitting area in the pixel area (P) and dummy pixel area (DA), and may be etched over the entire area of the sealing area (SA) in the sealing area (SA). In more detail, the bank layer (B) may be etched in an area smaller than the sealing portion (SA) to implement the undercut shape of the through hole dam (THD). When the bank layer (B) is formed of positive or negative photo resist, the bank layer (B) can be patterned only through a development process without an etching process. Afterwards, the photo process is performed again as shown in Figure 7a, leaving the photo resist (PR) only in the pixel part (P) and the dummy pixel part (DA) on the substrate S excluding the sealing part SA, and the rest is processed through the developing process. Remove. The area from which the photo resist (PR) is removed is the area that needs to be etched to form the sealing portion (SA) and the area corresponding to the through hole (TH) and through hole dam (THD). Since the through-hole (TH) and through-hole dam (THD) are not substantially required to prevent damage during the process, the photo resist (PR) in this area may be removed in advance, or may be left and removed later. A planarization layer (PLN), an active buffer layer (AB), and a multi-buffer layer (MB) are stacked on the sealing portion (SA), and the plurality of structural layers must be etched, leaving only the substrate (S). That is, the planarization layer (PLN), active buffer layer (AB), and multi-buffer layer (MB) are sequentially etched to form the sealing portion (SA). Since the organic insulating layer and the inorganic insulating layer must be etched in a complex manner, multiple etching processes are required. This can proceed. In addition, the etching time was adjusted to form the undercut structure of the through-hole dam (THD) so that the planarization layer (PLN), multi-buffer layer (MB), and active buffer layer (AB) were etched more than the bank layer (B). Each process can be performed.

유기 절연층 식각 시에는 건식 식각(dry etching) 공정이 적용될 수 있으며, 유기 절연층이 양성 또는 음성 포토 레지스트인 경우에는 노광 공정 후 현상액에 의한 현상 공정만 진행하여도 원하는 패턴을 얻어내고 나머지 영역은 제거될 수 있다. 또한, 무기 절연층 식각 시에는 건식 식각 공정 및 습식 식각(wet etching) 공정 모두 적용 가능하다. 따라서, 본 발명에서는 유기 절연층 식각 후 무기 절연층 식각이 진행되어야 하기 때문에 건식 식각 공정만을 사용하여 유기 절연층 및 무기 절연층을 단일 공정에 의해 식각할 수 있다. 즉, 평탄화층(PLN), 액티브 버퍼층(AB) 및 멀티 버퍼층(MB)이 건식 식각 공정만으로 식각될 수 있다. 이 경우, 뱅크층(B)이 양성 또는 음성 포토 레지스트로 형성된다면, 평탄화층(PLN)은 포토 레지스트 물질 외 다른 유기물로 형성되어 평탄화층(PLN) 식각 공정 시, 뱅크층(B)이 식각되는 것을 방지해야 한다. 즉, 평탄화층(PLN)의 식각은 가능하나 뱅크층(B) 식각은 불가능한 건식 식각 공정을 적용하여, 실링부(SA)의 식각 공정을 진행할 수 있다. 또한, 평탄화층(PLN), 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)이 건식 식각 공정만을 통해 식각되는 경우, 도 4 내지 도 7c에 도시된 바와 같이, 뱅크층(B)만 실링부(SA)로 돌출되고, 평탄화층(PLN), 멀티 버퍼층(MB) 및 액티브 버퍼층(AB)은 뱅크층(B) 대비 관통홀(TH) 방향으로 더 많은 식각이 이루어질 수 있도록 상기한 바와 같이 건식 식각 공정 시간을 더 늘려 과식각 공정이 진행될 수 있다.When etching the organic insulating layer, a dry etching process can be applied. If the organic insulating layer is a positive or negative photoresist, the desired pattern can be obtained by only performing a development process using a developer solution after the exposure process, and the remaining area is can be removed In addition, when etching the inorganic insulating layer, both dry etching process and wet etching process can be applied. Therefore, in the present invention, since etching of the inorganic insulating layer must proceed after etching the organic insulating layer, the organic insulating layer and the inorganic insulating layer can be etched in a single process using only a dry etching process. That is, the planarization layer (PLN), active buffer layer (AB), and multi-buffer layer (MB) can be etched only through a dry etching process. In this case, if the bank layer (B) is formed of positive or negative photoresist, the planarization layer (PLN) is formed of an organic material other than the photoresist material, so that the bank layer (B) is etched during the planarization layer (PLN) etching process. must be prevented. That is, the etching process of the sealing portion (SA) can be performed by applying a dry etching process that allows etching of the planarization layer (PLN) but not etching of the bank layer (B). In addition, when the planarization layer (PLN), multi-buffer layer (MB), and active buffer layer (AB) are etched only through a dry etching process, as shown in FIGS. 4 to 7C, only the bank layer (B) forms the sealing portion (SA). ), and the planarization layer (PLN), multi-buffer layer (MB), and active buffer layer (AB) are subjected to a dry etching process as described above so that more etching can be performed in the through-hole (TH) direction compared to the bank layer (B). The overetching process can proceed by further extending the time.

다른 실시예로, 유기 절연층이 건식 식각을 통해 식각되고, 무기 절연층이 습식 식각을 통해 식각될 수 있다. 이러한 경우, 뱅크층(B) 및 평탄화층(PLN)의 식각량이 유사하여 상기 두 층이 모두 실링부(SA) 방향으로 돌출될 수 있으며, 무기 절연층 식각 시 습식 식각 공정 시간을 더 늘려 과식각되어, 무기 절연층의 폭이 유기 절연층의 폭보다 더 작아질 수 있다.In another example, the organic insulating layer may be etched through dry etching, and the inorganic insulating layer may be etched through wet etching. In this case, the etching amounts of the bank layer (B) and the planarization layer (PLN) are similar, so both layers can protrude in the direction of the sealing portion (SA), and the wet etching process time is further extended when etching the inorganic insulating layer, resulting in overetching. Therefore, the width of the inorganic insulating layer may be smaller than the width of the organic insulating layer.

실링부(SA)가 형성된 기판(S) 전면에 발광층(EML) 및 제 2 보호층(SP)이 형성된다. 발광층(EML) 및 제 2 보호층(SP) 사이에는 도시되지 않았지만, 캐소드 전극(미도시)이 추가로 형성될 수 있다. 발광층(EML)은 유기물 및 무기물 중 어느 하나로 형성될 수 있고, 내부의 다양한 소자 적층 구조를 적용할 경우, 유기물층 및 무기물층이 복합된 구조로 형성될 수 있다. 일 실시예로, 발광층(EML)이 유기물인 유기 발광 소자(Organic Light Emitting Diode)로 구현될 수 있고, 다른 실시예로, 발광층(EML)이 무기물인 무기 발광 소자(Inorganic Light Emitting Diode)로 구현될 수 있다. 상기 무기 발광 소자에는 대표적으로 양자점 발광 소자(Quantum Dot Light Emitting Diode)가 있다. 상기 유기 발광 소자 및 상기 무기 발광 소자를 통틀어 전계 발광 소자(Electroluminescence Light Emitting Diode)라고 할 수 있다. 또한, 발광층(EML) 내에는 전하 수송을 위한 다양한 공통층이 구비될 수 있으며, 상기 공통층은 유기물 또는 무기물 중 적어도 어느 하나로 형성될 수 있다. 상기와 같은 발광층(EML)은 제 2 보호층(SP)과 동일하게 스텝 커버리지(Step Coverage)가 낮아 도 7b와 같이 뱅크층(B)에 의해 가려진 실링부(SA)의 가장자리 영역이나 관통홀 댐(THD)의 측면부에는 형성되지 않고 단선될 수 있다.An emission layer (EML) and a second protective layer (SP) are formed on the entire surface of the substrate (S) on which the sealing portion (SA) is formed. Although not shown, a cathode electrode (not shown) may be additionally formed between the light emitting layer (EML) and the second protective layer (SP). The light emitting layer (EML) may be formed of either an organic material or an inorganic material, and when applying various internal element stack structures, it may be formed as a composite structure of an organic material layer and an inorganic material layer. In one embodiment, the light emitting layer (EML) may be implemented as an organic light emitting diode (EML) made of an organic material, and in another embodiment, the light emitting layer (EML) may be implemented as an inorganic light emitting diode (EML) made of an inorganic material. It can be. A representative example of the inorganic light emitting device is a quantum dot light emitting diode. The organic light emitting device and the inorganic light emitting device may collectively be referred to as an electroluminescence light emitting diode. Additionally, various common layers for charge transport may be provided within the light emitting layer (EML), and the common layers may be formed of at least one of organic materials and inorganic materials. The above-described light-emitting layer (EML) has a low step coverage, like the second protective layer (SP), so that it does not cover the edge area of the sealing portion (SA) or the through-hole dam hidden by the bank layer (B), as shown in FIG. 7b. The side portion of (THD) may not be formed and may be disconnected.

제 2 보호층(SP) 상에 이물질 커버층(PCL)이 형성되고, 이물질 커버층(PCL) 상에 제 1 보호층(FP)이 형성된다. 제 1 보호층(FP)은 관통홀 댐(THD)의 언더컷 구조에서 발광층(EML)의 단선 영역에도 형성될 수 있도록 스텝 커버리지(Step Coverage)가 높은 물질로 형성될 수 있다. 또는 증착 공정 시, 증착 시간을 상대적으로 길게 조정하여 발광층(EML)이 단선된 실링부(SA) 가장자리뿐만 아니라, 관통홀 댐(THD)의 측면부까지 일정한 막 두께를 가지면서 증착될 수 있다. 이렇게 발광층(EML)의 단선 영역을 제 1 보호층(FP)이 완전히 덮어 밀폐시킴으로써, 발광층(EML)을 포함한 적층체의 측면을 통한 습기 및 공기의 침입을 방지하여 발광층(EML)의 손상을 방지하고 긴 수명을 확보할 수 있다. 제 1 보호층(FP)을 통해 발광층(EML)을 밀폐시킨 후, 도 7c와 같이, 레이저(L)을 이용하여 관통홀(TH)을 형성한다. 레이저(L)를 통한 관통홀(TH) 형성 시, 레이저 공정 마진을 고려하여 실제 설계치 보다 관통홀(TH)이 다소 크게 형성될 수 있으며, 이에 국한되지 않고 관통홀(TH)은 다양한 크기로 설계되어 형성될 수 있다.A foreign matter cover layer (PCL) is formed on the second protective layer (SP), and a first protective layer (FP) is formed on the foreign matter cover layer (PCL). The first protective layer (FP) may be formed of a material with high step coverage so that it can be formed in the disconnected area of the light emitting layer (EML) in the undercut structure of the through-hole dam (THD). Alternatively, during the deposition process, the deposition time may be adjusted to be relatively long so that the light emitting layer (EML) can be deposited with a constant film thickness not only to the edge of the disconnected sealing portion (SA) but also to the side portion of the through hole dam (THD). In this way, the disconnection area of the light emitting layer (EML) is completely covered and sealed by the first protective layer (FP), thereby preventing moisture and air from entering through the side of the laminate including the light emitting layer (EML), thereby preventing damage to the light emitting layer (EML). and ensure a long lifespan. After sealing the light emitting layer (EML) through the first protective layer (FP), a through hole (TH) is formed using a laser (L), as shown in FIG. 7C. When forming a through hole (TH) using a laser (L), the through hole (TH) may be formed somewhat larger than the actual design value by considering the laser process margin. This is not limited to this, and the through hole (TH) is designed in various sizes. can be formed.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Those skilled in the art to which the present invention pertains will understand that the above-described present invention can be implemented in other specific forms without changing its technical idea or essential features.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of the present invention is indicated by the claims described below rather than the detailed description above, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

DP: 표시패널 S: 기판
TH: 관통홀 C: 카메라
CD: 카메라 구동부 CL: 도전 라인
THD: 관통홀 댐 SA: 실링부
DA: 더미픽셀부 NP: 정상픽셀
MB: 멀티 버퍼층 AB: 액티브 버퍼층
AL: 액티브층 PNL: 평탄화층
B: 뱅크층 EML: 발광층
PCL: 이물질 커버층 PCLD: 이물질 커버층 댐
FP: 제 1 보호층 SP: 제 2 보호층DP: Display panel S: Substrate
TH: Through hole C: Camera
CD: Camera drive unit CL: Conductive line
THD: Through-hole dam SA: Sealing part
DA: Dummy pixel part NP: Normal pixel
MB: Multi-buffer layer AB: Active buffer layer
AL: active layer PNL: planarization layer
B: Bank layer EML: Emitting layer
PCL: Foreign matter cover layer PCLD: Foreign matter cover layer Dam
FP: first protective layer SP: second protective layer

Claims

A substrate divided into a display area and a non-display area surrounding the display area;
a circular through hole disposed within the display area;
a through-hole dam surrounding the through-hole and having an undercut structure with an upper portion having a larger width than a lower portion;
a sealing portion surrounding the through-hole dam;
a dummy pixel portion surrounding the sealing portion and not emitting light;
a pixel portion surrounding the dummy pixel portion and including a light-emitting layer that emits light;
a foreign matter cover layer disposed on the light-emitting layer and spaced apart from the sealing part, the through-hole dam, and the through-hole;
a first protective layer covering the foreign matter cover layer and extending onto the sealing portion and the through-hole dam;
an insulating layer disposed between the substrate and the light emitting layer; and
It includes a second protective layer disposed between the light emitting layer and the foreign matter cover layer,
The through hole is formed by removing the substrate, the insulating layer, the light emitting layer, the first protective layer, and the second protective layer,
The light-emitting layer is disconnected from the sealing portion by the undercut structure of the through-hole dam,
The area where the light emitting layer is disconnected is sealed by a first protective layer,
A portion of the insulating layer is removed from the sealing portion,
The insulating layer includes at least one of an organic insulating layer and an inorganic insulating layer,
The through-hole dam located between the sealing portion and the through hole includes the insulating layer,
A display device in which the through hole directly contacts the through hole dam.

delete

According to claim 1,
A display device further comprising a camera module disposed inside the through hole.

delete

According to claim 1,
The first protective layer completely covers the sealing portion and the through-hole dam on the outside of the through-hole.

According to claim 1,
A display device wherein the disconnection area of the light emitting layer extends to a side of the through-hole dam.

According to claim 1,
The upper part of the through-hole dam includes an organic insulating layer,
A display device comprising an inorganic insulating layer below the through-hole dam.

According to claim 1,
The display device wherein the through hole has a reverse taper shape whose width increases in a direction opposite to the substrate.

According to claim 1,
The inorganic insulating layer is,
a multi-buffer layer disposed on the substrate; and
It includes an active buffer layer disposed on the multi-buffer layer,
The organic insulating layer is,
A display device including a planarization layer disposed on the active buffer layer.

According to claim 1,
A display device in which a conductive line that bypasses a through hole is disposed in the dummy pixel portion.

According to claim 10,
A display device in which the conductive lines disposed in different layers on the substrate overlap each other when bypassing the through hole.

According to claim 10,
A display device in which the conductive lines disposed on the same layer on the substrate maintain a certain gap when bypassing the through hole.

According to claim 10,
Further comprising normal pixels located outside the dummy pixel portion,
The display device wherein the conductive line is drawn out from the normal pixel, bypasses the through-hole inside the dummy pixel portion, and then re-enters the normal pixel.

According to claim 13,
The display device wherein the normal pixel into which the conductive line is drawn and the normal pixel into which the conductive line is inserted are arranged in the same column or row.

According to claim 13,
As the distance between the center of the through hole and the conductive line increases, the bypass radius of the conductive line increases.

According to claim 13,
A display device wherein the conductive line drawn out of or entered into the normal pixel intersects another conductive line that bypasses the through hole.

According to claim 10,
A display device wherein the conductive line includes one of a gate line, a data line, a sensing line, a reference voltage line, and a power line.