KR102611057B1 - memory device with charge storage layer based on functionalized hexagonal boron nitride - Google Patents
memory device with charge storage layer based on functionalized hexagonal boron nitride Download PDFInfo
- Publication number
- KR102611057B1 KR102611057B1 KR1020210114826A KR20210114826A KR102611057B1 KR 102611057 B1 KR102611057 B1 KR 102611057B1 KR 1020210114826 A KR1020210114826 A KR 1020210114826A KR 20210114826 A KR20210114826 A KR 20210114826A KR 102611057 B1 KR102611057 B1 KR 102611057B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- boron nitride
- functionalized
- hexagonal boron
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H01L29/792—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
-
- H01L29/24—
-
- H01L29/4234—
-
- H01L29/43—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
- H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자를 제공한다.
메모리 소자는 기판 상부에 형성된 채널층; 상기 채널층의 양 단부에 연결된 소스 전극부 및 드레인 전극부; 상기 채널층 상부에 형성된 게이트 스토리지 스택; 및 상기 게이트 스토리지 스택 상부에 형성된 게이트 전극부를 포함하며, 상기 게이트 스토리지 스택은 하나 이상의 층으로 형성된 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 포함하는 것을 특징으로 한다.The present invention provides a memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN).
The memory device includes a channel layer formed on an upper part of a substrate; A source electrode portion and a drain electrode portion connected to both ends of the channel layer; a gate storage stack formed on the channel layer; and a gate electrode formed on the gate storage stack, wherein the gate storage stack includes a charge storage layer based on functionalized hexagonal boron nitride (h-BN) formed of one or more layers.
Description
본 발명은 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 가지는 메모리 소자에 관한 것이다.The present invention relates to a memory device having a charge storage layer based on functionalized hexagonal boron nitride.
비휘발성 메모리 소자는 게이트 전극과 반도체 기판 사이에 터널링(tunnelling) 산화막, 전하 저장층 및 블로킹(blocking) 절연막이 들어 있는 구조를 가지고 있다. 블로킹 절연막은 비휘발성 메모리 소자에서 전하 저장층에 저장된 전하가 게이트 전극으로 빠져나가거나 게이트 전극으로부터 들어오는 것을 막아주는 역할을 한다.Non-volatile memory devices have a structure that includes a tunneling oxide film, a charge storage layer, and a blocking insulating film between a gate electrode and a semiconductor substrate. The blocking insulating film serves to prevent charges stored in the charge storage layer in a non-volatile memory device from escaping from or entering the gate electrode.
또한, 비휘발성 메모리 소자는 전하 저장층에 따라 플로팅 게이트 타입(floating gate type) 메모리 소자와 플로팅 트랩 타입(floating trap type) 메모리 소자로 구분된다. 플로팅 게이트 타입 메모리 소자는 반도체 기판과 게이트 전극 사이에 절연층에 의해 고립된 도전체인 플로팅 게이트를 전하 저장층으로 형성하고, 플로팅 게이트 내에 자유전하(free carriers)의 형태로 전하를 저장하는 방법을 이용한다. 반면 플로팅 트랩 타입 메모리 소자는 게이트 전극과 반도체 기판 사이의 트랩층인 비도전성 전하 저장층이 가지는 트랩에 전하를 저장하는 방법을 이용한다.Additionally, non-volatile memory devices are divided into floating gate type memory devices and floating trap type memory devices depending on the charge storage layer. Floating gate type memory devices use a method of forming a floating gate, which is a conductor isolated by an insulating layer between the semiconductor substrate and the gate electrode, as a charge storage layer, and storing charges in the form of free carriers within the floating gate. . On the other hand, floating trap type memory devices use a method of storing charges in a trap of a non-conductive charge storage layer, which is a trap layer between the gate electrode and the semiconductor substrate.
이에 대하여 대한민국 등록 특허공보 제10-1347286호(비휘발성 메모리 소자)에는 종래 비휘발성 메모리 소자에 대한 기술이 소개되고 있다.In relation to this, Republic of Korea Patent Publication No. 10-1347286 (Non-volatile memory device) introduces technology for a conventional non-volatile memory device.
SiO2는 그동안 가공기술이 발달하고 절연성이 좋아서 반도체 소자의 베이스 물질로 사용되어 왔으나, 일반적 실리콘 소재는 딱딱한 재질의 기판으로 제작되어 유연한 제품 개발에 한계가 있었다. 새로운 수요에 대응할 수 있으며, SiO2를 대체할 유연하고 구부리더라도 저장 정보가 소실되지 않은 특성을 가지는 새로운 물질의 개발을 필요로 한다.SiO 2 has been used as a base material for semiconductor devices due to its advanced processing technology and good insulating properties. However, general silicon materials are made of hard substrates, which limits the development of flexible products. It is necessary to develop a new material that can respond to new demands and is flexible to replace SiO 2 and has the property of not losing stored information even when bent.
또한, 사물인터넷, 인공지능, 뉴로모픽 컴퓨팅 우주 개발 등의 미래 기술 실현을 위해서는, 고전적인 실리콘 소재를 대체할 2차원 물질을 활용하여 다양한 환경에서 적응할 수 있는 우수한 물리 기계적 강도 및 전기적 특성을 가진 반도체 소자의 개발이 요구된다.In addition, in order to realize future technologies such as the Internet of Things, artificial intelligence, and neuromorphic computing and space development, two-dimensional materials that can replace classic silicon materials are used to create products with excellent physical mechanical strength and electrical properties that can adapt to various environments. Development of semiconductor devices is required.
본 발명의 목적은 메모지 소재에 실리콘 소재 대신 2차원 소재를 활용하여 기계적으로 유연성을 가지며 강인하고 전기적 특성이 우수한 기능화된 육방정계 질화 붕소(hexagonal boron nitride, h-BN) 기반의 전하 저장층을 가지는 메모리 소자를 제공하는 것이다.The purpose of the present invention is to use a two-dimensional material instead of silicon as a memo pad material and to have a charge storage layer based on functionalized hexagonal boron nitride (h-BN) that is mechanically flexible, strong, and has excellent electrical properties. It provides memory elements.
본 발명의 일 측면에 따르면, 메모리 소자는 기판 상부에 형성된 채널층; 상기 채널층의 양 단부에 연결된 소스 전극부 및 드레인 전극부; 상기 채널층 상부에 형성된 게이트 스토리지 스택; 및 상기 게이트 스토리지 스택 상부에 형성된 게이트 전극부를 포함하며, 상기 게이트 스토리지 스택은 하나 이상의 층으로 형성된 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 포함하는 것을 특징으로 한다.According to one aspect of the present invention, a memory device includes a channel layer formed on an upper portion of a substrate; a source electrode portion and a drain electrode portion connected to both ends of the channel layer; a gate storage stack formed on the channel layer; and a gate electrode formed on the gate storage stack, wherein the gate storage stack includes a charge storage layer based on functionalized hexagonal boron nitride (h-BN) formed of one or more layers.
본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는 전이 금속 디칼코겐 화합물(TMD), 그래핀(graphene) 소재와 함께 반데르발스 이종접합을 이룰 수 있어서, 화학 반응을 통해 증착하는 절연막과 달리 미반응 전구체를 포함하는 잔여물이 없는 깨끗한 계면을 형성할 수 있다.A memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention is a van der Waals heterogeneous material along with transition metal dichalcogenide (TMD) and graphene materials. Bonding can be achieved, forming a clean interface without residues containing unreacted precursors, unlike insulating films deposited through chemical reactions.
본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는, TMD, graphene을 포함하는 2차원 소재들의 전기적인 특성을 최적화할 수 있는 절연막인 육방정계 질화 붕소(h-BN)를 사용함으로써, 전하 저장층 외 구성 요소들의 전기적인 특성을 최적화할 수 있다. A memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention is an insulating film that can optimize the electrical properties of two-dimensional materials including TMD and graphene. By using hexagonal boron nitride (h-BN), the electrical properties of components other than the charge storage layer can be optimized.
기계적으로 취약한 oxide, nitride 계열 절연막들과 달리, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는 기계적으로 강인한 육방정계 질화 붕소(h-BN) 물질로 형성되어 유연 소자로의 활용성이 높은 효과를 가진다.Unlike mechanically weak oxide- and nitride-based insulating films, a memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention uses mechanically strong hexagonal boron nitride (h-BN). -BN) It is formed from a material and has the effect of being highly usable as a flexible device.
도 1은 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자의 예를 도시한 것이다.
도 2a, 2b는 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층의 구조를 설명하기 위한 도면이다.
도 3은 육방정계 질화 붕소(h-BN) 기능화 그룹에 대한 밴드 갭 특성을 도시한 것이다.
도 4는 육방정계 질화 붕소(h-BN) 물질에 Oxygen plasma 노출시간에 따른 밴드 갭 특성을 도시한 것이다.Figure 1 shows an example of a memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention.
Figures 2a and 2b are diagrams to explain the structure of a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention.
Figure 3 shows the band gap characteristics for hexagonal boron nitride (h-BN) functionalized groups.
Figure 4 shows band gap characteristics according to oxygen plasma exposure time for hexagonal boron nitride (h-BN) material.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terms used in this application are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. In this application, when a part “includes” a certain component, this means that it may further include other components rather than excluding other components unless specifically stated to the contrary.
또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 작동을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.In addition, terms such as "...unit", "...unit", "module", and "device" used in the specification refer to a unit that processes at least one function or operation, which refers to hardware, software, or a combination of hardware and software. It can be implemented as:
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속될 수 있지만, 그 구성 요소와 그 다른 구성요소 사이에 또 다른 구성 요소가 '연결', '결합' 또는 '접속'될 수도 있다고 이해되어야 할 것이다.Additionally, when describing components of embodiments of the present invention, terms such as first and second may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, or order of the component is not limited by the term. When a component is described as being 'connected', 'coupled' or 'connected' to another component, that component may be directly connected, coupled or connected to that other component, but that component and that other component It should be understood that another component may be 'connected', 'combined', or 'connected' between elements.
이하 본 발명의 구현에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자에 관해 상세하게 설명한다.Hereinafter, a memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an implementation of the present invention will be described in detail.
도 1은 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자의 예를 도시한 것이다.Figure 1 shows an example of a memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는, 기판(40): 상기 기판 상부에 형성된 채널층(30): 상기 채널층(30)의 양 단부에 연결된 소스 전극부(S) 및 드레인 전극부(D): 상기 채널층(30) 상부에 형성된 게이트 스토리지 스택(H20): 및 상기 게이트 스토리지 스택(H20) 상부에 형성된 게이트 전극부(G10)를 포함한다.Referring to FIG. 1, a memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention includes a substrate 40: a
본 발명의 일 실시 예에 따르면, 상기 기판(40)은 PI, SiO2, 육방정계 질화 붕소(hexagonal boron nitride, 이하 “h-BN”이라 한다.) 중 어느 하나의 재질로 형성되며, 상기 채널층(30)은 2차원 반도체 물질인 전이 금속 디칼코겐 화합물(Transition Metal Dichalcogenides, TMD)로 형성되는 것을 특징으로 한다.According to an embodiment of the present invention, the
전이 금속 디칼코게나이드(TMD, 예: MoS2, WSe2)는 대량 결정체의 간접 밴드 갭에서 단층 나노 시트의 직접 밴드 갭으로의 전이를 겪을 수 있는 조정 가능한 밴드 갭을 나타내는 다수의 적층 물질이다. 따라서 이러한 2D-TMD는 SiO2를 대체할 수 있는 물질로 사용될 수 있다. Transition metal dichalcogenides (TMDs, e.g. MoS2, WSe2) are a number of layered materials that exhibit tunable band gaps that can undergo a transition from the indirect band gap of bulk crystals to the direct band gap of monolayer nanosheets. Therefore, this 2D-TMD can be used as a material that can replace SiO 2 .
본 발명의 일 실시 예에 따른 게이트 전극부(G10) 소스 전극부(S) 및 드레인 전극부(D)는 각각 그래핀 전극층을 포함한다. 그래핀은 우수한 전기적, 광학적, 기계적 성질을 가지며, 그래핀 필름의 전사, 패터닝, 에칭 등의 공정을 이용하여 대면적의 투명 전극 및 플렉시블한 전극층의 제조가 용이하다.The source electrode portion (S) and the drain electrode portion (D) of the gate electrode portion (G10) according to an embodiment of the present invention each include a graphene electrode layer. Graphene has excellent electrical, optical, and mechanical properties, and it is easy to manufacture large-area transparent electrodes and flexible electrode layers using processes such as graphene film transfer, patterning, and etching.
또한, 상기 게이트 스토리지 스택(H20)은 하나 이상의 층으로 형성된 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 포함하는 것을 특징으로 한다.In addition, the gate storage stack (H20) is characterized by including a charge storage layer based on functionalized hexagonal boron nitride (h-BN) formed of one or more layers.
도 1은 본 발명의 일 실시 예의 예시로써, 게이트 스토리지 스택(H20)에 하나의 층으로 형성된 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층이 도시되었으나, 다양한 실시 예에서는 상기 게이트 스토리지 스택(H20)에 복수의 층으로 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층이 형성될 수 있다.1 is an example of an embodiment of the present invention, showing a charge storage layer based on functionalized hexagonal boron nitride (h-BN) formed as one layer in the gate storage stack H20, but in various embodiments, the gate storage layer H20 is formed as a single layer. A charge storage layer based on hexagonal boron nitride (h-BN) functionalized with a plurality of layers may be formed in the storage stack H20.
상기 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층은 내부에 기능화된 n-BN 내부층(F25, CTL)이 형성되고, 상기 기능화된 n-BN 내부층(F25)을 육방정계 질화 붕소(h-BN) 물질로 둘러싸도록 형성된 외벽층(T15)을 포함하는 것을 특징으로 한다.The functionalized hexagonal boron nitride (h-BN)-based charge storage layer has a functionalized n-BN inner layer (F25, CTL) formed inside, and the functionalized n-BN inner layer (F25) is formed in a hexagonal structure. It is characterized in that it includes an outer wall layer (T15) formed to surround it with boron nitride (h-BN) material.
도 2a, 2b는 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층의 구조를 설명하기 위한 도면이다.Figures 2a and 2b are diagrams to explain the structure of a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention.
도 2a, 2b를 참조하면 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층(H20)은 육방정계 질화 붕소(h-BN) 물질로 둘러싸인 외벽층(T15)의 내부에 기능화된 h-BN 내부층(F25)이 형성된다.Referring to Figures 2a and 2b, the charge storage layer (H20) based on functionalized hexagonal boron nitride (h-BN) is a functionalized h -BN inner layer (F25) is formed.
즉, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층은 기존에 ONO(oxide/ nitride/oxide) 구조로 형성된 전하 저장층 구조를 h-BN 층(T15)/ 기능화 n-BN 내부층(F25)/ h-BN 층(T15) 구조로 개선한 것을 특징으로 한다.That is, the charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention is an h-BN layer ( It is characterized by an improved structure of functionalized n-BN inner layer (F25)/h-BN layer (T15).
그래핀, 육방정계 질화 붕소(h-BN)는 상온, 상압에서 안정적이고 유연성을 가지면서 대면적 공정이 가능한 대표적인 2차원 물질이다. MoS2, 그래핀 등과 반 데르 발스 접합을 통해서 계면을 이루었을 때, 낮은 트랩 밀도 및 기계적 스트레인 특성을 가진다. 또한, 기존의 SiO2 등과 비교하여 MoS2, 그래핀 등과의 결합 시 전기적인 성능을 가장 최적화할 수 있는 절연막으로 사용될 수 있다. 따라서 2D 트랜지스터의 게이트 절연막으로 기존의 SiO2를 대체할 수 있는 적합한 물질로 분석된다.Graphene and hexagonal boron nitride (h-BN) are representative two-dimensional materials that are stable and flexible at room temperature and pressure and are capable of large-area processing. When an interface is formed with MoS 2 , graphene, etc. through van der Waals bonding, it has low trap density and mechanical strain characteristics. In addition, compared to existing SiO 2 , it can be used as an insulating film that can best optimize electrical performance when combined with MoS 2 , graphene, etc. Therefore, it is analyzed as a suitable material that can replace existing SiO 2 as a gate insulating film for 2D transistors.
본 발명의 일 실시 예에 따른 기능화된 h-BN 내부층(F25)은 밴드 갭 범위 및 용도에 따라 에어갭 층, 또는 산화물(oxidation), 질화물(nitridation), 수소화물(hydrogenation), 탄화물(carbonization) 및 플루오르화물(flurorination) 중 어느 하나로 형성된 화합물층을 포함할 수 있다. The functionalized h-BN inner layer (F25) according to an embodiment of the present invention is an air gap layer, or an oxidation, nitridation, hydride, or carbonization depending on the band gap range and use. ) and may include a compound layer formed of any one of fluoride.
본 발명의 일 실시 예에 따른 기능화된 h-BN 내부층(F25)의 상, 하 높이 폭은 0.3 ~ 10 nm인 것을 특징으로 한다.The upper and lower height widths of the functionalized h-BN inner layer (F25) according to an embodiment of the present invention are characterized in that they range from 0.3 to 10 nm.
도 3은 육방정계 질화 붕소(h-BN) 기능화 그룹에 대한 밴드 갭 특성을 도시한 것이다.Figure 3 shows the band gap characteristics for hexagonal boron nitride (h-BN) functionalized groups.
도 3은 “A. Bhattacharya, S. Bhattacharya, and G. P. Das, “Band gap engineering by functionalization of BN sheet” Phys. Rev. B 85, 035415 - Published 9 January 2012 논문에서 발췌한 것이다.Figure 3 shows “A. Bhattacharya, S. Bhattacharya, and G. P. Das, “Band gap engineering by functionalization of BN sheet,” Phys. Rev. B 85, 035415 - Published 9 January 2012 This is an excerpt from the paper.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 기능화된 h-BN 기반의 전하 저장층은 기능화된 h-BN 층(F25)의 구성 물질을 변경하여 밴드 갭의 범위를 1~ 6eV, 밴드 offset의 범위를 0~2eV까지 선택적으로 조절하여 제조하는 것을 특징으로 한다.Referring to FIG. 3, the functionalized h-BN-based charge storage layer according to an embodiment of the present invention changes the constituent material of the functionalized h-BN layer (F25) to change the band gap in the range of 1 to 6 eV, band gap It is characterized by being manufactured by selectively adjusting the offset range from 0 to 2 eV.
도 4는 h-BN 물질에 Oxygen plasma 노출시간에 따른 밴드 갭 특성을 도시한 것이다.Figure 4 shows the band gap characteristics of h-BN material according to oxygen plasma exposure time.
도 4는 “Ram Sevak Singh, Roland Yingjie Tay, Wai Leong Chow1, Siu Hon Tsang, Govind Mallick, and Edwin Hang Tong Teo, “Band gap effects of hexagonal boron nitride using oxygen plasma”, Appl. Phys. Lett. 104, 163101 (2014)에서 발췌한 것이다.Figure 4 shows “Ram Sevak Singh, Roland Yingjie Tay, Wai Leong Chow1, Siu Hon Tsang, Govind Mallick, and Edwin Hang Tong Teo, “Band gap effects of hexagonal boron nitride using oxygen plasma”, Appl. Phys. Lett. Excerpted from 104, 163101 (2014).
도 4를 참조하면, 본 발명의 일 실시 예에 따른 기능화된 h-BN 기반의 전하 저장층은 기능화된 h-BN 내부층(F25)에 Oxygen plasma 방법을 적용하여 밴드 갭의 범위를 6.0~ 4.25eV로 선택적으로 조절하여 제조할 수 있다.Referring to FIG. 4, the functionalized h-BN-based charge storage layer according to an embodiment of the present invention applies the Oxygen plasma method to the functionalized h-BN inner layer (F25) to set the band gap in the range of 6.0 to 4.25. It can be manufactured by selectively controlling eV.
본 발명의 일 실시 예에 따른 기능화된 h-BN 기반의 전하 저장층을 가지는 메모리 소자는, 온도, 압력, 플라즈마 밀도를 포함하는 기능화 방법의 조절에 의하여 program/erase 동작의 최적화를 위한 band-offset 조절이 가능하다.A memory device having a functionalized h-BN-based charge storage layer according to an embodiment of the present invention has a band-offset for optimization of program/erase operation by adjusting the functionalization method including temperature, pressure, and plasma density. It is adjustable.
본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는 전이 금속 디칼코겐 화합물(TMD), 그래핀(graphene) 소재와 함께 반데르발스 이종접합을 이룰 수 있어서, 화학 반응을 통해 증착하는 절연막과 달리 미반응 전구체를 포함하는 잔여물이 없는 깨끗한 계면을 형성할 수 있다.A memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention is a van der Waals heterogeneous material along with transition metal dichalcogenide (TMD) and graphene materials. Bonding can be achieved, forming a clean interface without residues containing unreacted precursors, unlike insulating films deposited through chemical reactions.
본 발명의 일 실시 예에 따르면, TMD, graphene은 육방정계 질화 붕소(h-BN)과 맞닿아 있을 때 mobility, stability 등의 성능이 향상되는 것으로 분석된다.According to one embodiment of the present invention, it is analyzed that the performance of TMD and graphene, such as mobility and stability, are improved when in contact with hexagonal boron nitride (h-BN).
따라서, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는, TMD, graphene을 포함하는 2차원 소재들의 전기적인 특성을 최적화할 수 있는 절연막인 육방정계 질화 붕소(h-BN)를 사용함으로써, 전하 저장층 외 구성 요소들의 전기적인 특성을 최적화할 수 있다.Therefore, a memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention can optimize the electrical properties of two-dimensional materials including TMD and graphene. By using hexagonal boron nitride (h-BN), an insulating film, the electrical characteristics of components other than the charge storage layer can be optimized.
기계적으로 취약한 oxide, nitride 계열 절연막들과 달리, 본 발명의 일 실시 예에 따른 기능화된 육방정계 질화 붕소(h-BN) 기반의 전하 저장층을 가지는 메모리 소자는 기계적으로 강인한 육방정계 질화 붕소(h-BN) 물질로 형성되어 유연 소자로의 활용성이 높은 효과를 가진다.Unlike mechanically weak oxide- and nitride-based insulating films, a memory device having a charge storage layer based on functionalized hexagonal boron nitride (h-BN) according to an embodiment of the present invention uses mechanically strong hexagonal boron nitride (h-BN). -BN) It is formed from a material and has the effect of being highly usable as a flexible device.
G10: 게이트 전극부
H20: 게이트 스토리지 스택
F25: 기능화된 n-BN 내부층
T15; 외벽층
30: 채널층
40: 기판
S: 소스전극부
D: 드레인 전극부G10: Gate electrode part
H20: Gate Storage Stack
F25: Functionalized n-BN inner layer
T15; exterior wall layer
30: Channel layer
40: substrate
S: Source electrode part
D: Drain electrode part
Claims (13)
상기 채널층의 양 단부에 연결된 소스 전극부 및 드레인 전극부;
상기 채널층 상부에 형성된 게이트 스토리지 스택; 및
상기 게이트 스토리지 스택 상부에 형성된 게이트 전극부를 포함하며,
상기 게이트 스토리지 스택은 하나 이상의 층으로 형성된 기능화된 육방정계 질화 붕소 기반의 전하 저장층을 포함하되,
상기 전하 저장층은,
내부에 기능화된 h-BN 내부층이 0.3 ~ 10nm 높이로 형성되고, 상기 기능화된 h-BN 내부층을 육방정계 질화 붕소(h-BN) 물질로 둘러싸도록 형성된 외벽층을 포함하며, 상기 기능화된 h-BN 내부층의 물질을 에어갭 층, 산화물(oxidation), 질화물(nitridation), 수소화물(hydrogenation), 탄화물(carbonization) 및 플루오르화물(flurorination) 중에서 어느 하나로 형성하되, 상기 기능화된 h-BN 내부층에 Oxygen plasma 방법에 의한 노출시간을 조절하여 밴드 갭의 범위를 6.0~ 4.25eV로 선택적으로 조절하는 것을 특징으로 하며,
상기 기판층은 육방정계 질화 붕소(h-BN) 재질로 형성하고, 상기 게이트 전극부 소스 전극부 및 드레인 전극부는 각각 그래핀 전극층을 포함하여 형성된 것을 특징으로 하는 메모리 소자.
A channel layer formed of WSe 2 material on the upper part of the substrate;
A source electrode portion and a drain electrode portion connected to both ends of the channel layer;
a gate storage stack formed on the channel layer; and
It includes a gate electrode formed on the gate storage stack,
The gate storage stack includes a functionalized hexagonal boron nitride-based charge storage layer formed of one or more layers,
The charge storage layer is,
A functionalized h-BN inner layer is formed to a height of 0.3 to 10 nm on the inside, and an outer wall layer is formed to surround the functionalized h-BN inner layer with a hexagonal boron nitride (h-BN) material, and the functionalized h-BN inner layer is formed to a height of 0.3 to 10 nm. The material of the h-BN inner layer is formed of any one of an air gap layer, oxidation, nitridation, hydrogenation, carbonization, and fluorination, and the inside of the functionalized h-BN It is characterized by selectively adjusting the band gap range from 6.0 to 4.25 eV by adjusting the exposure time to the layer using the oxygen plasma method.
A memory device wherein the substrate layer is formed of a hexagonal boron nitride (h-BN) material, and the gate electrode, source electrode, and drain electrode parts each include a graphene electrode layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210114826A KR102611057B1 (en) | 2021-08-30 | 2021-08-30 | memory device with charge storage layer based on functionalized hexagonal boron nitride |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210114826A KR102611057B1 (en) | 2021-08-30 | 2021-08-30 | memory device with charge storage layer based on functionalized hexagonal boron nitride |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230032233A KR20230032233A (en) | 2023-03-07 |
| KR102611057B1 true KR102611057B1 (en) | 2024-01-08 |
Family
ID=85512941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210114826A Active KR102611057B1 (en) | 2021-08-30 | 2021-08-30 | memory device with charge storage layer based on functionalized hexagonal boron nitride |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102611057B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020180680A1 (en) * | 2019-03-04 | 2020-09-10 | Boron Nitride Power Llc | Radical anion functionalization of two-dimensional materials |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101347286B1 (en) | 2007-12-20 | 2014-01-03 | 삼성전자주식회사 | Non-volatile memory device |
| KR20110010019A (en) * | 2009-07-23 | 2011-01-31 | 고려대학교 산학협력단 | Method for manufacturing a transparent or flexible nonvolatile memory device using a transparent substrate or a flexible substrate |
| KR101789405B1 (en) * | 2016-02-16 | 2017-10-23 | 성균관대학교산학협력단 | Two terminal tunnelling random access memory |
-
2021
- 2021-08-30 KR KR1020210114826A patent/KR102611057B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020180680A1 (en) * | 2019-03-04 | 2020-09-10 | Boron Nitride Power Llc | Radical anion functionalization of two-dimensional materials |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230032233A (en) | 2023-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liu et al. | The roadmap of 2D materials and devices toward chips | |
| CN111602227B (en) | Ferroelectric memory devices employing conductivity modulation of thin semiconductor materials or two-dimensional charge carrier gases and methods of operating the same | |
| US11677025B2 (en) | Electronic device including ferroelectric layer | |
| Si et al. | Ferroelectric field-effect transistors based on MoS2 and CuInP2S6 two-dimensional van der Waals heterostructure | |
| Price et al. | Uniform growth of sub-5-nanometer high-κ dielectrics on MoS2 using plasma-enhanced atomic layer deposition | |
| Lee et al. | Comparison of trapped charges and hysteresis behavior in hBN encapsulated single MoS2 flake based field effect transistors on SiO2 and hBN substrates | |
| Schmidt et al. | Electronic transport properties of transition metal dichalcogenide field-effect devices: surface and interface effects | |
| Zhang et al. | Tunable charge-trap memory based on few-layer MoS2 | |
| Leong et al. | Tuning the threshold voltage of MoS 2 field-effect transistors via surface treatment | |
| Mattinen et al. | Atomic layer deposition of large-area polycrystalline transition metal dichalcogenides from 100° C through control of plasma chemistry | |
| US8043978B2 (en) | Electronic device and method for producing electronic device | |
| JP7071893B2 (en) | Semiconductor devices and their manufacturing methods | |
| Cao et al. | Can 2D-nanocrystals extend the lifetime of floating-gate transistor based nonvolatile memory? | |
| Zhou et al. | DFT coupled with NEGF study of a promising two-dimensional channel material: black phosphorene-type GaTeCl | |
| JP2011192667A (en) | Transistor and method of manufacturing the same | |
| US10727297B2 (en) | Complimentary metal-oxide-semiconductor circuit having transistors with different threshold voltages and method of manufacturing the same | |
| Kc et al. | Computational study of MoS2/HfO2 defective interfaces for nanometer-scale electronics | |
| Xing et al. | Hydrogen-terminated diamond MOSFETs using ultrathin glassy Ga2O3 dielectric formed by low-temperature liquid metal printing method | |
| Jing et al. | Interface schottky barrier in hf 2 nt 2/msse (t= f, o, oh; m= mo, w) heterostructures | |
| Choi et al. | Low-temperature growth of 2D-MoS2 thin films by plasma-enhanced atomic layer deposition using a new molybdenum precursor and applicability to gas sensors | |
| Ryu et al. | Van der Waals epitaxially grown molecular crystal dielectric Sb2O3 for 2D electronics | |
| Chang et al. | Thermodynamic perspective on the oxidation of layered materials and surface oxide amelioration in 2D devices | |
| Kang et al. | Tunable doping strategy for few-layer MoS2 field-effect transistors via NH3 plasma treatment | |
| Chung et al. | Stacked channel transistors with 2D materials: an integration perspective | |
| Woo et al. | Bi-layer high-k dielectrics of Al2O3/ZrO2 to reduce damage to MoS2 channel layers during atomic layer deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PE0601 | Decision on rejection of patent |
St.27 status event code: N-2-6-B10-B15-exm-PE0601 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PX0901 | Re-examination |
St.27 status event code: A-2-3-E10-E12-rex-PX0901 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| T12-X000 | Administrative time limit extension not granted |
St.27 status event code: U-3-3-T10-T12-oth-X000 |
|
| E601 | Decision to refuse application | ||
| E801 | Decision on dismissal of amendment | ||
| PX0601 | Decision of rejection after re-examination |
St.27 status event code: N-2-6-B10-B17-rex-PX0601 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
St.27 status event code: A-3-3-V10-V11-apl-PJ0201 |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
St.27 status event code: A-3-3-V10-V11-apl-PJ0201 |
|
| PJ1201 | Withdrawal of trial |
St.27 status event code: A-3-3-V10-V13-apl-PJ1201 |
|
| J301 | Trial decision |
Free format text: TRIAL NUMBER: 2023101000690; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20230330 Effective date: 20230602 |
|
| PJ1301 | Trial decision |
St.27 status event code: A-3-3-V10-V15-crt-PJ1301 Decision date: 20230602 Appeal event data comment text: Appeal Kind Category : Appeal against decision to decline refusal, Appeal Ground Text : 2021 0114826 Appeal request date: 20230330 Appellate body name: Patent Examination Board Decision authority category: Office appeal board Decision identifier: 2023101000690 |
|
| PS0901 | Examination by remand of revocation |
St.27 status event code: A-6-3-E10-E12-rex-PS0901 |
|
| GRNO | Decision to grant (after opposition) | ||
| PS0701 | Decision of registration after remand of revocation |
St.27 status event code: A-3-4-F10-F13-rex-PS0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |