KR102495317B1 - apparatus for manufacturing semiconductor device and manufacturing method of same - Google Patents
apparatus for manufacturing semiconductor device and manufacturing method of same Download PDFInfo
- Publication number
- KR102495317B1 KR102495317B1 KR1020180037419A KR20180037419A KR102495317B1 KR 102495317 B1 KR102495317 B1 KR 102495317B1 KR 1020180037419 A KR1020180037419 A KR 1020180037419A KR 20180037419 A KR20180037419 A KR 20180037419A KR 102495317 B1 KR102495317 B1 KR 102495317B1
- Authority
- KR
- South Korea
- Prior art keywords
- shield
- substrate
- housing
- edge
- heat dissipation
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
본 발명은 반도체 소자의 제조장치 및 반도체 소자의 제조방법을 개시한다. 그의 장치는 하우징과 상기 하우징의 일부를 개폐하는 슬릿 밸브를 포함하는 챔버와, 상기 하우징의 하부 내에 배치되고 기판을 가열하는 히터 척과, 상기 히터 척 상에 배치되고 상기 기판 상에 형성되는 박막의 소스를 포함하는 타깃과, 상기 하우징의 상부 내에 배치되고, 상기 타깃 상에 플라즈마를 유도하는 플라즈마 전극과, 상기 플라즈마 전극과 상기 히터 척 사이의 상기 하우징의 내부 측벽을 둘러싸는 방열 쉴드와, 상기 방열 쉴드와 상기 하우징 내부 측벽 사이에 배치되고, 상기 방열 쉴드와 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 포함한다.The present invention discloses a semiconductor device manufacturing device and a semiconductor device manufacturing method. The device includes a chamber comprising a housing and a slit valve opening and closing a portion of the housing, a heater chuck disposed within the lower portion of the housing and heating a substrate, and a source of a thin film disposed on the heater chuck and formed on the substrate. A target including a target, a plasma electrode disposed in an upper portion of the housing and inducing plasma on the target, a heat dissipation shield surrounding an inner sidewall of the housing between the plasma electrode and the heater chuck, and the heat dissipation shield and an edge heating unit disposed between the inner sidewall of the housing and heating the heat dissipation shield and the edge of the substrate to eliminate a temperature difference between the center and the edge of the substrate.
Description
본 발명은 반도체 소자의 제조장치 및 그의 제조방법에 관한 것으로, 상세하게는 상전이 막을 증착하는 반도체 소자의 제조장치 및 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a semiconductor device manufacturing apparatus and a manufacturing method thereof, and more particularly, to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method for depositing a phase change film.
일반적으로 반도체 소자는 다수의 단위 공정들에 의해 제조될 수 있다. 단위 공정들은 박막 증착 공정, 리소그래피 공정, 및 식각 공정을 포함할 수 있다. 박막 증착 공정과 식각 공정은 주로 플라즈마에 의해 수행될 수 있다. 플라즈마는 기판을 고온으로 처리(treat)할 수 있다.In general, a semiconductor device may be manufactured by a plurality of unit processes. Unit processes may include a thin film deposition process, a lithography process, and an etching process. The thin film deposition process and the etching process may be mainly performed by plasma. The plasma can treat the substrate to a high temperature.
본 발명이 해결하고자 하는 과제는 박막을 균일한 두께로 형성시킬 수 있는 반도체 소자의 제조장치 및 반도체 소자의 제조방법을 제공하는 데 있다. The problem to be solved by the present invention is to provide a semiconductor device manufacturing device and a semiconductor device manufacturing method capable of forming a thin film with a uniform thickness.
본 발명은 반도체 소자의 제조장치를 개시한다. 그의 장치는, 하우징과 상기 하우징의 일부를 개폐하는 슬릿 밸브를 포함하는 챔버; 상기 하우징의 하부 내에 배치되고 기판을 가열하는 히터 척; 상기 히터 척 외곽의 상기 하우징의 내부 측벽을 둘러싸는 방열 쉴드; 및 상기 방열 쉴드와 상기 하우징 내부 측벽 사이에 배치되고, 상기 방열 쉴드와 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 포함한다.The present invention discloses an apparatus for manufacturing a semiconductor device. Its device includes a chamber including a housing and a slit valve that opens and closes a portion of the housing; a heater chuck disposed within the lower portion of the housing and heating a substrate; a heat dissipation shield surrounding an inner sidewall of the housing outside the heater chuck; and an edge heating unit disposed between the heat dissipation shield and an inner sidewall of the housing, and removing a temperature difference between the center and the edge of the substrate by heating the heat dissipation shield and the edge of the substrate.
본 발명의 일 예에 따른 반도체 소자의 제조장치는, 하우징과 상기 하우징의 일부를 개폐하는 슬릿 밸브를 포함하는 챔버; 상기 하우징의 하부 내에 배치되고 기판을 가열하는 히터 척; 상기 히터 척 상에 배치되고 상기 기판 상에 형성되는 박막의 소스를 포함하는 타깃; 상기 하우징의 상부 내에 배치되고, 상기 타깃 상에 플라즈마를 유도하는 플라즈마 전극; 상기 플라즈마 전극과 상기 히터 척 사이의 상기 하우징의 내부 측벽을 둘러싸는 방열 쉴드; 및 상기 방열 쉴드와 상기 하우징 내부 측벽 사이에 배치되고, 상기 방열 쉴드와 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 포함한다.An apparatus for manufacturing a semiconductor device according to one embodiment of the present invention includes a chamber including a housing and a slit valve opening and closing a portion of the housing; a heater chuck disposed within the lower portion of the housing and heating a substrate; a target disposed on the heater chuck and including a source of a thin film formed on the substrate; a plasma electrode disposed within the upper portion of the housing and inducing plasma on the target; a heat dissipation shield surrounding an inner sidewall of the housing between the plasma electrode and the heater chuck; and an edge heating unit disposed between the heat dissipation shield and an inner sidewall of the housing, and removing a temperature difference between the center and the edge of the substrate by heating the heat dissipation shield and the edge of the substrate.
본 발명의 일 예에 따른 반도체 소자의 제조방법은 기판 상에 하부전극을 형성하는 단계; 상기 하부 전극을 노출시키는 콘택 홀을 갖는 몰드 막을 형성하는 단계; 및 상기 콘택 홀 내에 상전이 막을 형성하는 단계를 포함한다. 여기서, 상기 상전이 막을 형성하는 단계는 상기 기판의 하부 면을 가열하는 히터 척과, 상기 히터 척 외곽에 배치되고 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 이용한 물리기상증착방법으로 상기 콘택 홀 내에 예비 상전이 막을 증착하는 단계를 포함할 수 있다. A method of manufacturing a semiconductor device according to an embodiment of the present invention includes forming a lower electrode on a substrate; forming a mold layer having a contact hole exposing the lower electrode; and forming a phase change film in the contact hole. Here, the step of forming the phase change film includes a heater chuck for heating the lower surface of the substrate, and an edge heating unit disposed outside the heater chuck and heating the edge of the substrate to eliminate a temperature difference between the center and the edge of the substrate. The method may include depositing a preliminary phase change layer in the contact hole using a physical vapor deposition method.
본 발명의 개념에 따른 반도체 소자의 제조장치는 에지 가열 부를 이용하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하여 박막을 균일한 두께로 형성시킬 수 있다. The apparatus for manufacturing a semiconductor device according to the concept of the present invention can form a thin film with a uniform thickness by removing a temperature difference between the center and the edge of the substrate using an edge heating unit.
도 1은 본 발명의 개념에 따른 반도체 소자의 제조장치를 보여주는 평면도이다.
도 2는 도 1의 I-I' 선상을 절취하여 보여주는 단면도이다.
도 3은 도 1의 기판 상에 제공된 셔터 플레이트를 보여주는 평면도이다.
도 4는 도 3의 II-II' 선상을 절취하여 보여주는 단면도이다.
도 5는 본 발명의 박막의 두께 프로파일과, 일반적인 박막의 두께 프로파일을 비교하여 보여주는 그래프이다.
도 6은 본 발명의 일 예에 따른 반도체 소자의 제조방법을 보여주는 플로우 챠트이다.
도 7 내지 도 15는 도 6의 반도체 소자의 제조방법을 보여주는 공정 단면도들이다.
도 16은 도 6의 상전이 막을 형성하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 17은 본 발명의 일 예에 따른 반도체 소자의 제조장치를 보여주는 단면도이다.1 is a plan view showing an apparatus for manufacturing a semiconductor device according to the concept of the present invention.
FIG. 2 is a cross-sectional view taken along line II′ of FIG. 1 .
3 is a plan view showing a shutter plate provided on the substrate of FIG. 1;
4 is a cross-sectional view taken along line II-II' of FIG. 3;
5 is a graph showing a comparison between the thickness profile of the thin film of the present invention and the thickness profile of a general thin film.
6 is a flow chart showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
7 to 15 are cross-sectional views illustrating a method of manufacturing the semiconductor device of FIG. 6 .
FIG. 16 is a flow chart showing an example of a step of forming a phase change film of FIG. 6 .
17 is a cross-sectional view showing an apparatus for manufacturing a semiconductor device according to an embodiment of the present invention.
도 1은 본 발명의 개념에 따른 반도체 소자의 제조장치(100)를 보여준다. 도 2는 도 1의 I-I' 선상을 절취하여 보여준다. 1 shows an
도 1 및 도 2를 참조하면, 본 발명의 반도체 소자의 제조장치(100)는 스퍼터 설비의 물리기상증착(Physical Vaper Deposition: PVD) 설비를 포함할 수 있다. 일 예에 따르면, 본 발명의 반도체 소자의 제조장치(100)는 챔버(10), 히터 척(20), 플라즈마 전극(30), 타깃(40), 방열 쉴드(50), 셔터 부(60) 및 에지 가열 부(70)를 포함할 수 있다. Referring to FIGS. 1 and 2 , the
상기 챔버(10)는 기판(W)에 대해 외부로부터 독립된 공간을 제공할 수 있다. 예를 들어, 상기 챔버(10)는 약 1X10-8 Torr 내지 약 1X10- 4Torr의 진공 압력을 가질 수 있다. 일 예에 따르면, 상기 챔버(10)는 하우징(12) 및 슬릿 밸브(14)를 포함할 수 있다. 상기 하우징(12)은 상기 히터 척(20, 상기 플라즈마 전극(30), 상기 타깃(40), 상기 방열 쉴드(50), 상기 셔터 부(60) 및 상기 에지 가열 부(70)를 둘러쌀 수 있다. 상기 하우징(12)은 상기 기판(W)을 출입시키는 도어 홀(11)을 가질 수 있다. 상기 슬릿 밸브(14)는 상기 도어 홀(11)을 개폐할 수 있다. 상기 슬릿 밸브(14)는 로봇 암(200)의 상기 기판(W) 반송 시에 상기 도어 홀(11)을 열고, 상기 기판(W)의 제조 공정 진행 시에 상기 도어 홀(11)을 차단할 수 있다. The
상기 히터 척(20)은 상기 하우징(12)의 하부 내에 배치될 수 있다. 상기 히터 척(20)은 상기 하우징(12)의 하부를 관통하는 샤프트(22) 상에 배치될 수 있다. 상기 샤프트(22)는 상기 히터 척(20)을 회전시킬 수 있다. 상기 히터 척(20)은 상기 기판(W)을 수납할 수 있다. 상기 히터 척(20)은 히터 라인(24)을 가질 수 있다. 상기 히터 라인(24)은 히팅 파워를 이용하여 상기 기판(W)을 가열할 수 있다. 예를 들어, 상기 히터 라인(24)은 상기 기판(W)을 약 300℃ 이상의 고온으로 가열할 수 있다.The
상기 플라즈마 전극(30)은 상기 하우징(12)의 상부 내에 배치될 수 있다. 상기 플라즈마 전극(30)은 고주파 파워(38)을 공급하는 고주파 파워 공급 부(32)에 연결될 수 있다. 상기 플라즈마 전극(30)은 고주파 파워(38)를 이용하여 상기 하우징(12) 내에 플라즈마(33)를 유도할 수 있다. The
상기 타깃(40)은 상기 플라즈마 전극(30)과 상기 기판(W) 사이에 배치될 수 있다. 상기 타깃(40)은 상기 플라즈마 전극(30)의 하부 면 상에 고정될 수 있다. 상기 타깃(40)은 상기 히터 척(20) 상의 상기 기판(W) 상에 증착되는 박막(15, ex, 도 12의 예비 상전이 막(116a))의 소스를 포함할 수 있다. 예를 들어, 상기 타깃(40)은 칼코게나이드 화합물(ex, Ge, Sb, Te)를 포함할 수 있다. 상기 타깃(40)과 상기 기판(W) 사이에 상기 플라즈마(33)가 유도되면, 상기 타깃(40)으로부터 소스 입자들(미도시)이 생성될 수 있다. 상기 소스 입자들은 상기 기판(W) 상에 증착되어 상기 박막(15)을 형성할 수 있다. 상기 소스 입자들의 양 또는 상기 박막(15)의 두께는 상기 플라즈마 또는 상기 고주파 파워 세기에 비례하여 증가할 수 있다. The
상기 방열 쉴드(50)는 상기 히터 척(20)과 상기 플라즈마 전극(30) 사이의 상기 하우징 내부 측벽을 둘러쌀 수 있다. 상기 방열 쉴드(50)는 상기 기판(W) 상의 플라즈마(33)의 형성 영역으로 정의될 수 있다. 이와 달리, 상기 방열 쉴드(50)는 상기 기판(W)의 중심과 에지에서의 온도 차이를 감소시킬 수 있다. 일 예에 따르면, 상기 방열 쉴드(50)는 튜브 쉴드(52), 제 1 섹터 쉴드(54) 및 제 2 섹터 쉴드(56)를 포함할 수 있다. The
상기 튜브 쉴드(52)는 상기 히터 척(20)과 상기 플라즈마 전극(30) 사이의 상기 하우징 내부 측벽을 둘러쌀 수 있다. 또한, 상기 튜브 쉴드(52)는 상기 튜브 쉴드(52)는 제 1 및 제 2 개구부들(51, 53)을 가질 수 있다. 상기 제 1 쉴드 개구부(51)는 상기 하우징(12)의 도어 홀(11)에 인접하여 배치될 수 있다. 상기 제 2 쉴드 개구부(53)는 셔터 부(60)에 인접하여 배치될 수 있다. 상기 제 2 쉴드 개구부(53)는 상기 제 1 쉴드 개구부(51)와 마주보고 배치될 수 있다. 상기 제 1 및 제 2 개구부들(51, 53)은 상기 기판(W) 에지의 열 소실 영역들(heat dissipation regions and/or heat sink regions)일 수 있다. The
상기 제 1 섹터 쉴드(54)는 상기 제 1 쉴드 개구부(51)에 인접하여 배치될 수 있다. 제 1 브랜치 암(55)은 상기 제 1 섹터 쉴드(54)를 상기 샤프트(22)에 연결할 수 있다. 상기 제 1 섹터 쉴드(54)는 상기 샤프트(22)의 회전에 따라 상기 제 1 쉴드 개구부(51)를 개폐할 수 있다. 상기 제 1 쉴드 개구부(51)가 상기 제 1 섹터 쉴드(54)에 의해 닫혀질 때, 상기 제 1 섹터 쉴드(54)는 상기 기판(W) 에지에서의 열 소실 영역을 제거하여 상기 기판(W)을 균일하게 가열시킬 수 있다.The
상기 제 2 섹터 쉴드(56)는 상기 제 2 쉴드 개구부(53)에 인접하여 배치될 수 있다. 제 2 브랜치 암(57)은 상기 제 2 섹터 쉴드(56)를 상기 샤프트(22)에 연결할 수 있다. 상기 제 2 섹터 쉴드(56)는 상기 샤프트(22)의 회전에 따라 상기 제 2 쉴드 개구부(53)를 개폐할 수 있다. 상기 제 2 쉴드 개구부(53)가 상기 제 2 섹터 쉴드(56)에 의해 닫혀질 때, 상기 제 2 섹터 쉴드(56)는 상기 기판(W) 에지에서의 열 소실 영역을 제거하여 상기 기판(W)을 균일하게 가열시킬 수 있다.The
상기 셔터 부(60)는 상기 튜브 쉴드(52)의 외곽에 배치될 수 있다. 상기 셔터 부(60)는 유사 시에 상기 기판(W) 상에 제공될 수 있다. 예를 들어, 상기 하우징(12) 내에 상기 플라즈마(33)가 유도되지 않을 때, 상기 셔터 부(60)는 상기 기판(W)을 덮을 수 있다. 또한, 박막(15)의 형성 공정 전 또는 후에 상기 셔터 부(60)는 상기 기판(W) 상에 제공되어 상기 기판(W)을 상기 플라즈마(33)로부터 보호할 수 있다. 일 예에 따르면, 상기 셔터 부(60)는 셔터 구동기(62), 셔터 플레이트(64) 및 셔터 암(66)을 포함할 수 있다. 상기 셔터 구동기(62)는 상기 하우징(12)의 측벽에 인접하여 배치될 수 있다. 상기 셔터 암(66)은 상기 셔터 플레이트(64)를 상기 셔터 구동기(62)로 연결할 수 있다. 상기 셔터 구동기(62)는 상기 셔터 암(66)을 회전시킬 수 있다. 상기 셔터 플레이트(64)는 상기 셔터 암(66)의 회전에 의해 상기 기판(W) 상에 제공되거나 상기 튜브 쉴드(52)의 바깥으로 제공될 수 있다. The
도 3은 도 1의 기판(W) 상에 제공된 셔터 플레이트(64)를 보여준다. 도 4는 도 3의 II-II' 선상을 절취하여 보여주는 단면도이다.FIG. 3 shows a
도 3 및 도 4를 참조하면, 상기 제 2 섹터 쉴드(56)의 회전에 따라 상기 제 2 쉴드 개구부(53)가 열리면, 상기 셔터 플레이트(64)는 상기 기판(W) 상으로 제공될 수 있다. 상기 셔터 플레이트(64)는 상기 기판(W) 상의 상기 플라즈마(33)를 차단하여 상기 박막(15)의 증착 공정을 중지시킬 수 있다. 게다가, 상기 셔터 플레이트(64)는 상기 플라즈마(33)의 생성 전에 상기 기판(W)을 덮을 수 있다. 상기 셔터 플레이트64)가 상기 튜브 쉴드의 외곽으로 이동될 때, 상기 제 2 섹터 쉴드(56)는 상기 제 2 쉴드 개구부(53)를 차단할 수 있다. 3 and 4 , when the second shield opening 53 is opened according to the rotation of the
도 1 내지 도 4를 참조하면, 상기 에지 가열 부(70)는 상기 하우징(12)의 측벽면과 상기 튜브 쉴드(52) 사이에 배치될 수 있다. 상기 에지 가열 부(70)는 상기 기판(W) 에지의 상기 튜브 쉴드(52)를 둘러쌀 수 있다. 상기 에지 가열 부(70)는 튜브 쉴드(52)를 가열하여 상기 기판(W) 에지의 온도를 증가시킬 수 있다. 예를 들어, 상기 에지 가열 부(70)는 할로겐 램프를 포함할 수 있다. 일 예에 따르면, 상기 에지 가열 부(70)는 하부 램프들(72)과 상부 램프들(74)을 포함할 수 있다.Referring to FIGS. 1 to 4 , the
상기 하부 램프들(72)은 상기 히터 척(20)에 인접하는 상기 튜브 쉴드(52) 바깥에 배치될 수 있다. 상기 하부 램프들(72)은 제 1 및 제 2 개구부들(51, 53) 아래의 상기 튜브 쉴드(52)를 둘러쌀 수 있다. 상기 하부 램프들(72)은 상기 기판(W)의 에지를 상기 제 1 및 제 2 개구부들(51, 53) 아래의 상기 튜브 쉴드(52)의 복사열로 가열시킬 수 있다. The
상기 상부 램프들(74)은 상기 제 1 및 제 2 개구부들(51, 53) 위의 상기 튜브 쉴드(52)를 둘러쌀 수 있다. 상기 상부 램프들(74)은 상기 기판(W)의 에지를 상기 제 1 및 제 2 개구부들(51, 53) 상의 상기 튜브 쉴드(52)의 복사 열로 가열시킬 수 있다.The
도 5는 도 2의 하부 램프들(72)과 상부 램프들(74)의 상기 기판(W)의 가열을 이용한 본 발명의 박막(15)의 두께 프로파일(16)과, 일반적인 박막의 두께 프로파일(18)을 비교하여 보여준다. 여기서, 가로 축은 상기 기판(W)의 반경이고, 세로 축은 상기 박막(15)의 두께일 수 있다. 상기 기판(W)의 반지름은 150mm일 수 있다.5 is a
도 5를 참조하면, 본 발명의 상기 박막(15)의 두께 프로파일(16)은 일반적인 박막의 두께 프로파일(18)보다 우수하다. 본 발명의 박막(15)은 상기 기판(W) 중심 영역(ex, 0 내지 ±60cm)과 에지 영역(ex, ±60cm 내지 ±150cm)에 대해 평탄 및/또는 균일한 두께 프로파일(16)을 가질 수 있다. 일반적인 박막의 두께 프로파일(18)은 상기 기판(W)의 중심 영역(ex, 0 내지 ±60cm)보다 에지 영역(ex, ±60cm 내지 ±150cm)에서 약 100nm 정도 높게 나타날 수 있다. 일반적인 박막은 상기 기판(W) 중심 영역 보다 에지 영역에 높게 형성될 수 있다. 본 발명의 박막(15)은 일반적인 박막보다 우수한 두께 산포(thickness uniformity)를 가질 수 있다. 따라서, 상기 하부 램프들(72)과 상기 상부 램프들(74)은 상기 기판(W)의 에지를 가열하여 상기 박막(15)의 두께 산포를 증가시킬 수 있다. Referring to FIG. 5 , the
이와 같이 구성된 본 발명의 반도체 소자의 제조장치(100)를 이용한 반도체 소자의 제조방법을 설명하면 다음과 같다.A method of manufacturing a semiconductor device using the
도 6은 본 발명의 일 예에 따른 반도체 소자의 제조방법을 보여준다. 도 7 내지 도 15는 도 6의 반도체 소자의 제조방법을 보여주는 공정 단면도들이다.6 shows a method of manufacturing a semiconductor device according to an embodiment of the present invention. 7 to 15 are cross-sectional views illustrating a method of manufacturing the semiconductor device of FIG. 6 .
도 6을 참조하면, 본 발명의 반도체 소자의 제조방법은 상전이 메모리 소자의 제조방법을 포함할 수 있다. 일 예에 따르면, 본 발명의 반도체 소자의 제조방법은, 워드 라인을 형성하는 단계(S10), 제 1 몰드 막을 형성하는 단계(S20), 다이오드를 형성하는 단계(S30), 하부 전극을 형성하는 단계(S40), 제 2 몰드 막을 형성하는 단계(S50), 상전이 막을 형성하는 단계(S60), 상부 전극을 형성하는 단계(S70) 및 비트 라인을 형성하는 단계(S80)를 포함할 수 있다.Referring to FIG. 6 , the method of manufacturing a semiconductor device according to the present invention may include a method of manufacturing a phase change memory device. According to an example, the method of manufacturing a semiconductor device of the present invention includes forming a word line (S10), forming a first mold film (S20), forming a diode (S30), and forming a lower electrode. It may include step S40, forming a second mold layer (S50), forming a phase change layer (S60), forming an upper electrode (S70), and forming a bit line (S80).
도 6 및 도 7을 참조하면, 기판(W) 상에 워드 라인(102)을 형성한다(S10). 상기 기판(W)은 실리콘 웨이퍼를 포함할 수 있다. 상기 워드 라인(102)은 도전 층(ex, 실리콘 불순물 층 또는 금속)을 포함할 수 있다. 상기 워드 라인(102)은 상기 기판(W) 내에 도핑될 도전성 불순물의 이온주입공정으로 형성될 수 있다. 이와 달리, 상기 워드 라인(102)은 도전층의 박막증착공정(ex, PVD, or CVD), 포토리소그래피 공정, 및 식각 공정으로 형성될 수 있다. 상기 워드 라인(102)은 상기 기판(W) 상에 제 1 방향(미도시)으로 연장할 수 있다.Referring to FIGS. 6 and 7 , a
도 6 및 도 8을 참조하면, 상기 워드 라인(102)의 일부와 상기 기판(W) 상에 제 1 몰드 막(104)을 형성한다(S20). 상기 제 1 몰드 막(104)은 유전체 층(ex, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물)을 포함할 수 있다. 상기 제 1 몰드 막(104)은 상기 유전체 층의 박막증착공정(ex, CVD)으로 형성될 수 있다. 상기 제 1 몰드 막(104)은 제 1 콘택 홀105)을 가질 수 있다. 상기 제 1 콘택 홀(105)은 상기 워드 라인(102)의 일부를 외부로 노출시킬 수 있다. 상기 제 1 콘택 홀(105)은 포토리소그래피 공정 및 상기 제 1 몰드 막(104)의 식각 공정으로 형성될 수 있다.Referring to FIGS. 6 and 8 , a
도 6 및 도 9를 참조하면, 상기 제 1 몰드 막(104)의 제 1 콘택 홀(105) 내에 다이오드(110)를 형성한다(S30). 상기 다이오드(110)는 상기 제 1 콘택 홀(105)의 하부 내에 형성될 수 있다. 상기 다이오드(110)는 폴리 실리콘의 증착 공정 및 도전성 불순물(ex, 보론, 아세닉)의 이온주입공정으로 형성될 수 있다. 상기 다이오드(110)는 제 1 도핑 영역(106)과 제 2 도핑 영역(108)을 포함할 수 있다. 상기 제 1 도핑 영역(106)은 상기 제 1 콘택 홀(105) 내의 상기 워드 라인(102) 상에 형성될 수 있다. 상기 제 2 도핑 영역(108)은 상기 제 1 도핑 영역(106) 상에 형성될 수 있다. 상기 제 1 도핑 영역(106) 내의 도전성 불순물은 상기 제 2 도핑 영역(108) 내의 도전성 불순물과 다를 수 있다. 예를 들어, 상기 제 1 도핑 영역(106) 내의 도전성 불순물이 보론을 포함할 경우, 상기 제 2 도핑 영역(108) 내의 도전성 불순물은 아세닉을 포함할 수 있다.Referring to FIGS. 6 and 9 , a
도 6 및 도 10을 참조하면, 상기 다이오드(110) 상에 하부 전극(112)을 형성한다(S40). 상기 하부 전극(112)은 상기 제 1 콘택 홀(105)의 상부에 형성될 수 있다. 상기 하부 전극(112)은 다마신 공정으로 형성될 수 있다. 예를 들어, 상기 하부 전극(112)은 금속 또는 금속 실리사이드의 증착 공정과, 연마 공정으로 형성될 수 있다. Referring to FIGS. 6 and 10 , a
도 6 및 도 11을 참조하면, 상기 하부 전극(112) 및 상기 제 1 몰드 막(104) 상에 제 2 몰드 막(114)을 형성한다(S50). 상기 제 2 몰드 막(114)은 유전체 층(ex, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물)을 포함할 수 있다. 상기 제 2 몰드 막(114)은 상기 유전체 층의 박막증착공정(ex, CVD)으로 형성될 수 있다. 상기 제 2 몰드 막(114)은 상기 하부 전극(112)을 노출하는 제 2 콘택 홀(115)을 가질 수 있다. 상기 제 2 콘택 홀(115)은 포토리소그래피 공정 및 상기 제 2 몰드 막(114)의 식각 공정으로 형성될 수 있다.6 and 11 , a
도 6, 도 12 및 도 13을 참조하면, 상기 제 2 콘택 홀(115) 내의 상기 하부 전극(112) 상에 상전이 막(116)을 형성한다(S60). 상기 상전이 막(116)은 다마신 공정으로 형성될 수 있다. Referring to FIGS. 6, 12, and 13 , a
도 16은 도 6의 상전이 막(116)을 형성하는 단계(S60)의 일 예를 보여준다.FIG. 16 shows an example of forming the
도 16을 참조하면, 상기 상전이 막(116)을 형성하는 단계(S60)는 예비 상전이 막을 증착하는 단계(S62) 및 상기 예비 상전이 막을 연마하는 단계(S64)를 포함할 수 있다.Referring to FIG. 16 , forming the phase change film 116 ( S60 ) may include depositing a preliminary phase change film ( S62 ) and polishing the preliminary phase change film ( S64 ).
도 12 및 도 16을 참조하면, 상기 반도체 소자의 제조장치(100)는 상기 하부 전극(112) 및 상기 2 몰드 막(114) 상에 예비 상전이 막(116a)을 증착하여 상기 제 2 콘택 홀(115)을 매립한다(S56). 상기 예비 상전이 막(116a)은 칼코게나이드 화합물(ex, Ge, Sb, Te)을 포함할 수 있다. 예를 들면, 상기 예비 상전이 막(116a)은 상기 방열 쉴드(50) 및 상기 에지 가열 부(70)를 이용한 물리기상증착방법(ex, sputtering)에 의해 균일한 두께로 형성될 수 있다. 상기 에지 가열 부(70)는 상기 기판(W)에 인접하는 상기 방열 쉴드(50)를 가열하여 상기 방열 쉴드(50)의 복사 열로 상기 기판(W)의 에지를 가열할 수 있다. 12 and 16, the semiconductor
도 13 및 도 16을 참조하면, 상기 예비 상전이 막(116a)을 연마하여 상기 제 2 콘택 홀(115) 내에 상기 상전이 막(116)을 형성한다(S58). 상기 예비 상전이 막(116a)은 화학적기계적연마(CMP) 방법으로 연마될 수 있다. 상기 예비 상전이 막(116a)는 상기 기판(W)의 상부면이 노출될 때까지 연마될 수 있다.13 and 16, the preliminary phase change film 116a is polished to form the
도 14 및 도 16를 참조하면, 상기 상전이 막(116) 및 상기 제 2 몰드 막(114) 상에 상부 전극(118)을 형성한다(S60). 상기 상부 전극(118)은 금속의 박막증착공정(ex, PVD 또는 CVD), 포토리소그래피 공정, 및 식각 공정으로 형성될 수 있다.Referring to FIGS. 14 and 16 , an
도 15를 참조하면, 상기 상부 전극(118) 상에 비트 라인(120)을 형성한다(S70). 상기 비트 라인(120)은 금속의 박막증착공정(ex, PVD 또는 CVD), 포토리소그래피 공정, 및 식각 공정으로 형성될 수 있다. 상기 비트 라인(120)은 상기 워드 라인(102)의 제 1 방향과 다른 제 2 방향으로 연장할 수 있다. Referring to FIG. 15 , a
도 17은 본 발명의 일 예에 따른 반도체 소자의 제조장치(100)를 보여준다.17 shows an
도 17을 참조하면, 본 발명의 일 예에 따른 반도체 소자의 제조장치(100)는 화학기상증착(CVD) 설비를 포함할 수 있다. 일 예에 따르면, 반도체 소자의 제조장치(100)는 샤워 헤드(30a)와 가스 공급 부(40a)를 포함할 수 있다. 상기 샤워 헤드(30a)는 챔버(10) 내의 상부에 배치될 수 있다. 상기 가스 공급 부(40a)는 상기 샤워 헤드(30a)에 반응 가스(38a)를 공급할 수 있다. 상기 샤워 헤드(30a)는 기판(W) 상에 반응 가스(38)를 분사할 수 있다. 상기 반응 가스(38)는 상기 기판(W) 상에 박막(15)을 형성시킬 수 있다. 상기 히터 척(20 및 상기 에지 가열 부(70)는 상기 기판(W)을 균일하게 가열하여 상기 박막(15)의 두께 균일도를 증가시킬 수 있다. 챔버(10), 히터 척(20), 방열 쉴드(50), 셔터 부(60) 및 에지 가열 부(70)는 도 2와 동일하게 구성될 수 있다. Referring to FIG. 17 , an
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, embodiments have been disclosed in the drawings and specifications. Although specific terms have been used herein, they are only used for the purpose of describing the present invention and are not used to limit the scope of the present invention described in the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
Claims (10)
상기 하우징의 하부 내에 배치되고 기판을 가열하는 히터 척;
상기 히터 척 외곽의 상기 하우징의 내부 측벽을 둘러싸는 방열 쉴드; 및
상기 방열 쉴드와 상기 하우징 내부 측벽 사이에 배치되고, 상기 방열 쉴드와 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 포함하되,
상기 방열 쉴드는 상기 하우징의 상부 내벽으로부터 상기 히터 척의 아래로 연장하고, 상기 슬릿 밸브에 인접하는 제 1 개구부를 갖는 튜브 쉴드를 포함하는 반도체 소자의 제조장치.
a chamber including a housing and a slit valve opening and closing a portion of the housing;
a heater chuck disposed within the lower portion of the housing and heating a substrate;
a heat dissipation shield surrounding an inner sidewall of the housing outside the heater chuck; and
An edge heating unit disposed between the heat dissipation shield and the inner sidewall of the housing and removing a temperature difference between the center and the edge of the substrate by heating the heat dissipation shield and the edge of the substrate,
The heat dissipation shield includes a tube shield extending from an upper inner wall of the housing to a lower side of the heater chuck and having a first opening adjacent to the slit valve.
상기 에지 가열 부는 상기 슬릿 밸브 아래의 상기 히터 척의 에지에 인접하여 배치되는 하부 램프를 포함하는 반도체 소자의 제조장치.
According to claim 1,
The edge heating unit includes a lower lamp disposed adjacent to an edge of the heater chuck under the slit valve.
상기 에지 가열 부는 상기 슬릿 밸브 상에 배치되는 상부 램프를 더 포함하는 반도체 소자의 제조장치.
According to claim 2,
The edge heating unit further comprises an upper lamp disposed on the slit valve.
상기 히터 척 아래에 배치되어 상기 히터 척을 회전시키는 샤프트를 더 포함하되,
상기 방열 쉴드는 상기 샤프트에 연결되고, 상기 샤프트의 회전에 의해 상기 튜브 쉴드의 상기 제 1 개구부를 개폐하는 제 1 섹터 쉴드를 포함하는 반도체 소자의 제조장치.
According to claim 1,
Further comprising a shaft disposed below the heater chuck to rotate the heater chuck,
The heat dissipation shield is connected to the shaft and includes a first sector shield that opens and closes the first opening of the tube shield by rotation of the shaft.
상기 샤프트의 일 측면로부터 분기되어 상기 제 1 섹터 쉴드에 연결되는 제 1 브랜치 암을 더 포함하는 반도체 소자의 제조장치.
According to claim 5,
The semiconductor device manufacturing apparatus further comprises a first branch arm branched from one side of the shaft and connected to the first sector shield.
상기 슬릿 밸브가 상기 하우징의 일부를 닫을 때, 상기 제 1 섹터 쉴드는 상기 제 1 개구부를 차단하는 반도체 소자의 제조장치.
According to claim 5,
When the slit valve closes a portion of the housing, the first sector shield blocks the first opening.
상기 튜브 쉴드 외곽에 배치되고, 상기 히터 척 상의 상기 기판 상에 제공되는 셔터 부를 더 포함하되,
상기 튜브 쉴드는 상기 셔터 부를 통과시키는 제 2 개구부를 갖는 반도체 소자의 제조장치.
According to claim 5,
Further comprising a shutter unit disposed outside the tube shield and provided on the substrate on the heater chuck,
The apparatus of claim 1 , wherein the tube shield has a second opening through which the shutter unit passes.
상기 방열 쉴드는 상기 샤프트에 연결되고, 상기 샤프트의 회전에 의해 상기 제 2 개구부를 개폐하는 제 2 섹터 쉴드를 더 포함하는 반도체 소자의 제조장치.
According to claim 8,
The heat dissipation shield further includes a second sector shield connected to the shaft and opening and closing the second opening by rotation of the shaft.
상기 샤프트의 일 측면으로부터 분기되어 상기 제 2 섹터 쉴드에 연결되는 제 2 브랜치 암을 더 포함하는 반도체 소자의 제조장치.
According to claim 9,
The semiconductor device manufacturing apparatus further comprises a second branch arm branched from one side of the shaft and connected to the second sector shield.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/149,507 US10818839B2 (en) | 2018-03-15 | 2018-10-02 | Apparatus for and method of fabricating semiconductor devices |
CN201910135852.4A CN110277495B (en) | 2018-03-15 | 2019-02-25 | Apparatus and method for manufacturing semiconductor device |
US17/033,460 US11600776B2 (en) | 2018-03-15 | 2020-09-25 | Apparatus for and method of fabricating semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20180030387 | 2018-03-15 | ||
KR1020180030387 | 2018-03-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190109174A KR20190109174A (en) | 2019-09-25 |
KR102495317B1 true KR102495317B1 (en) | 2023-02-07 |
Family
ID=68068552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180037419A KR102495317B1 (en) | 2018-03-15 | 2018-03-30 | apparatus for manufacturing semiconductor device and manufacturing method of same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102495317B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102466019B1 (en) * | 2022-06-17 | 2022-11-10 | 주식회사 기남테크 | Vacuum Chamber Manifolds in Semiconductor Manufacturing Equipment |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003507881A (en) | 1999-08-12 | 2003-02-25 | エイエスエムエル ユーエス インコーポレイテッド | Hot wall rapid heat treatment machine |
JP2005044881A (en) | 2003-07-24 | 2005-02-17 | Dainippon Screen Mfg Co Ltd | Heat treatment apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7015422B2 (en) * | 2000-12-21 | 2006-03-21 | Mattson Technology, Inc. | System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy |
US20060096851A1 (en) * | 2004-11-08 | 2006-05-11 | Ilya Lavitsky | Physical vapor deposition chamber having an adjustable target |
-
2018
- 2018-03-30 KR KR1020180037419A patent/KR102495317B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003507881A (en) | 1999-08-12 | 2003-02-25 | エイエスエムエル ユーエス インコーポレイテッド | Hot wall rapid heat treatment machine |
JP2005044881A (en) | 2003-07-24 | 2005-02-17 | Dainippon Screen Mfg Co Ltd | Heat treatment apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20190109174A (en) | 2019-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101192099B1 (en) | In-situ clean chamber for front end of line fabrication | |
TWI691612B (en) | Direct deposition of nickel silicide nanowire | |
US11232933B2 (en) | Temperature and bias control of edge ring | |
KR20010012516A (en) | Reliability barrier integration for cu metallisation | |
US20230377958A1 (en) | Cluster processing system for forming a metal containing material | |
US10978276B2 (en) | Substrate processing apparatus including top reflector above annular lamp assembly | |
CN106558480B (en) | High temperature steam delivery system and method | |
TWI655735B (en) | Methods for forming passivation protection for an interconnection structure | |
US11600776B2 (en) | Apparatus for and method of fabricating semiconductor device | |
WO2019032457A1 (en) | Methods and apparatus for deposition of low-k films | |
WO2021133612A1 (en) | Targeted heat control systems | |
KR102495317B1 (en) | apparatus for manufacturing semiconductor device and manufacturing method of same | |
US6743485B2 (en) | Pre-treatment for salicide process | |
US20220375727A1 (en) | Method to improve wafer edge uniformity | |
KR101248182B1 (en) | In-situ clean chamber for front end of line fabrication | |
US20220093373A1 (en) | Method for residue non-uniformity modulation | |
KR102647861B1 (en) | collimator, manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device | |
US10566530B2 (en) | Method of fabricating semiconductor devices | |
KR102535702B1 (en) | method for manufacturing semiconductor device | |
TW202421813A (en) | Buffer layer for dielectric protection in physical vapor deposition metal liner applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |