KR102449368B1 - Multi-layered printed circuit board - Google Patents

Multi-layered printed circuit board Download PDF

Info

Publication number
KR102449368B1
KR102449368B1 KR1020170136836A KR20170136836A KR102449368B1 KR 102449368 B1 KR102449368 B1 KR 102449368B1 KR 1020170136836 A KR1020170136836 A KR 1020170136836A KR 20170136836 A KR20170136836 A KR 20170136836A KR 102449368 B1 KR102449368 B1 KR 102449368B1
Authority
KR
South Korea
Prior art keywords
layer
conductor pattern
metal
laminate
pattern layer
Prior art date
Application number
KR1020170136836A
Other languages
Korean (ko)
Other versions
KR20190044418A (en
Inventor
박용진
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170136836A priority Critical patent/KR102449368B1/en
Priority to JP2018081675A priority patent/JP7472412B2/en
Priority to TW107114061A priority patent/TWI788346B/en
Publication of KR20190044418A publication Critical patent/KR20190044418A/en
Application granted granted Critical
Publication of KR102449368B1 publication Critical patent/KR102449368B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

다층 인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 다층 인쇄회로기판은, 제1 도체패턴층을 포함하는 하부 기판, 제2 도체패턴층을 포함하고 하부 기판 상에 배치되는 인터포저 기판, 하부 기판과 인터포저 기판을 접합하도록 하부 기판과 인터포저 기판 사이에 배치되는 접합절연층; 및 제1 도체패턴층과 제2 도체패턴층을 연결하도록 접합절연층을 관통하는 금속접합부를 포함하고, 금속접합부는, 제2 도체패턴층에 형성된 시드금속층, 금속필라 및 금속필라의 용융점보다 낮은 용융점의 저융점금속층을 포함한다.A multilayer printed circuit board is disclosed. A multilayer printed circuit board according to an aspect of the present invention includes a lower substrate including a first conductor pattern layer, an interposer substrate including a second conductor pattern layer and disposed on the lower substrate, and bonding the lower substrate and the interposer substrate a bonding insulating layer disposed between the lower substrate and the interposer substrate to do so; and a metal junction penetrating the junction insulating layer to connect the first conductor pattern layer and the second conductor pattern layer, wherein the metal junction portion is lower than the melting points of the seed metal layer, the metal pillars and the metal pillars formed on the second conductor pattern layer. It contains a low-melting-point metal layer of the melting point.

Description

다층 인쇄회로기판{MULTI-LAYERED PRINTED CIRCUIT BOARD}Multilayer printed circuit board {MULTI-LAYERED PRINTED CIRCUIT BOARD}

본 발명은 다층 인쇄회로기판에 관한 것이다.The present invention relates to a multilayer printed circuit board.

각종 전자소자들의 고기능 및 소형화에 따라, 전자소자의 크기는 작아지고 있으나 I/O의 수는 증가하고 있다. 이에 따라, 전자소자의 I/O간의 거리(피치) 및 선폭은 점점 줄어들고 있다.With the high function and miniaturization of various electronic devices, the size of the electronic devices is getting smaller, but the number of I/Os is increasing. Accordingly, the distance (pitch) and line width between I/Os of the electronic device are gradually decreasing.

이에 대응하여, 전자소자를 실장하는 패키지 기판의 경우도, 각 도체패턴 간의 거리, 도체패턴 간의 피치 및 선폭이 줄어들어야 한다. 또한, 노이즈 감소 및 신속한 신호전달을 위해 신호전달 경로를 최소화하여야 한다.Correspondingly, in the case of a package substrate on which an electronic device is mounted, the distance between the conductor patterns, the pitch between the conductor patterns, and the line width should be reduced. In addition, a signal transmission path should be minimized for noise reduction and rapid signal transmission.

이러한 패키지용 기판의 요구에 대응하기 위해, 실리콘 베이스의 인터포저를 통상의 패키지용 인쇄회로기판과 능동소자 사이에 배치하는 방식이 개발되고 있다. 다른 방식으로는, 인터포저에 대응되는 정도의 미세한 도체패턴층을 패키지용 인쇄회로기판에 구현하는 기술이 개발되고 있다.In order to respond to the needs of such a package substrate, a method of arranging a silicon-based interposer between a conventional package printed circuit board and an active device has been developed. As another method, a technique for implementing a fine conductor pattern layer corresponding to an interposer on a printed circuit board for a package is being developed.

대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)Republic of Korea Patent Publication No. 10-2011-0066044 (2011.06.16)

본 발명의 실시예에 따르면, 제조 수율이 향상된 다층 인쇄회로기판이 제공될 수 있다.According to an embodiment of the present invention, a multilayer printed circuit board with improved manufacturing yield may be provided.

또한, 본 발명의 다른 실시예에 따르면, 평탄도가 향상된 다층 인쇄회로기판이 제공될 수 있다.In addition, according to another embodiment of the present invention, a multilayer printed circuit board having improved flatness may be provided.

도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타내는 도면.
도 3 내지 도 10은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면.
도 11 내지 도 20는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면.1 is a view showing a multilayer printed circuit board according to an embodiment of the present invention.
2 is a view showing a multilayer printed circuit board according to another embodiment of the present invention.
3 to 10 are views sequentially illustrating a method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention.
11 to 20 are views sequentially illustrating a method of manufacturing a multilayer printed circuit board according to another embodiment of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It is to be understood that this does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof. And, throughout the specification, "on" means to be located above or below the target part, and does not necessarily mean to be located above the direction of gravity.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, in the contact relationship between each component, the term "coupling" does not mean only when there is direct physical contact between each component, but another component is interposed between each component, so that the component is in the other component It should be used as a concept that encompasses even the cases in which each is in contact.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.Since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.

이하, 본 발명에 따른 다층 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a multilayer printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings. A description will be omitted.

다층 인쇄회로기판Multilayer Printed Circuit Board

(일 실시예)(one embodiment)

도 1은 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다.1 is a view showing a multilayer printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)은 하부 기판(100), 인터포저 기판(200), 접합절연층(300) 및 금속접합부(400)를 포함한다.Referring to FIG. 1 , a multilayer printed circuit board 1000 according to an embodiment of the present invention includes a lower substrate 100 , an interposer substrate 200 , a junction insulating layer 300 , and a metal junction 400 . .

이하에서는, 설명의 편의를 위해 하부 기판을 제1 적층체(100)로 지칭하고, 인터포저 기판을 제2 적층체(200)로 지칭하기로 한다.Hereinafter, for convenience of description, the lower substrate will be referred to as the first laminate 100 and the interposer substrate will be referred to as the second laminate 200 .

제1 적층체(100) 및 제2 적층체(200) 각각은, 적어도 2 이상의 도체패턴층(11, 21), 인접한 도체패턴층 사이에 개재되는 절연층(110, 210) 및 인접한 도체패턴층을 서로 전기적으로 연결하도록 절연층에 형성되는 비아(V1, V2)를 포함한다.Each of the first laminate 100 and the second laminate 200 includes at least two or more conductive pattern layers 11 and 21, insulating layers 110 and 210 interposed between adjacent conductive pattern layers, and adjacent conductive pattern layers. and vias V1 and V2 formed in the insulating layer to electrically connect them to each other.

즉, 제1 적층체(100)에는 복수의 제1 절연층(110), 복수의 제1 도체패턴층(11) 및 인접한 제1 도체패턴층을 서로 연결하도록 복수의 제1 비아(V1)가 형성된다. 또한, 제2 적층체(200)에는 복수의 제2 절연층(210), 복수의 제2 도체패턴층(21) 및 인접한 제2 도체패턴층을 서로 연결하도록 제2 비아(V2)가 형성된다.That is, the first laminate 100 includes a plurality of first vias V1 to connect the plurality of first insulating layers 110 , the plurality of first conductive pattern layers 11 and the adjacent first conductive pattern layers to each other. is formed In addition, second vias V2 are formed in the second laminate 200 to connect the plurality of second insulating layers 210 , the plurality of second conductive pattern layers 21 , and the adjacent second conductive pattern layers to each other. .

제1 절연층(110) 및 제2 절연층(210) 각각은, 인접하는 도체패턴층을 서로 전기적으로 절연시키도록 인접하는 도체패턴층 사이에 개재된다. 즉, 제1 절연층(110)은 인접하는 제1 도체패턴층(11)을 서로 전기적으로 절연시키도록 인접하는 제1 도체패턴층(11) 사이에 개재된다. 제2 절연층(210)은 인접하는 제2 도체패턴층(21)을 서로 전기적으로 절연시키도록 인접하는 제2 도체패턴층(21) 사이에 개재된다.Each of the first insulating layer 110 and the second insulating layer 210 is interposed between the adjacent conductive pattern layers to electrically insulate the adjacent conductive pattern layers from each other. That is, the first insulating layer 110 is interposed between the adjacent first conductive pattern layers 11 to electrically insulate the adjacent first conductive pattern layers 11 from each other. The second insulating layer 210 is interposed between the adjacent second conductive pattern layers 21 to electrically insulate the adjacent second conductive pattern layers 21 from each other.

제1 절연층(110) 및 제2 절연층(210) 각각은 에폭시 수지 등의 전기절연성 수지를 포함할 수 있다. 제2 절연층(210)은 감광성 절연수지를 포함하는 감광성 절연층일 수 있다.Each of the first insulating layer 110 and the second insulating layer 210 may include an electrically insulating resin such as an epoxy resin. The second insulating layer 210 may be a photosensitive insulating layer including a photosensitive insulating resin.

제1 절연층(110) 및 제2 절연층(210) 각각은 전기절연성 수지에 함유된 보강재를 포함할 수 있다. 보강재는 글래스 클로스, 글래스 파이버, 무기 필러 및 유기 필러 중 적어도 어느 하나일 수 있다. 보강재는 제1 절연층(110) 및 제2 절연층(210)의 강성을 보강하고 열팽창계수를 낮출 수 있다.Each of the first insulating layer 110 and the second insulating layer 210 may include a reinforcing material contained in an electrically insulating resin. The reinforcing material may be at least one of glass cloth, glass fiber, inorganic filler, and organic filler. The reinforcing material may reinforce the rigidity of the first insulating layer 110 and the second insulating layer 210 and lower the coefficient of thermal expansion.

제2 절연층(210)은 제1 절연층(110) 보다 얇을 수 있다. 즉, 제2 절연층(210)은 제2 적층체(200)인 인터포저 기판을 구성하므로 통상의 인쇄회로기판에 해당하는 제1 적층체(100)의 제1 절연층(110) 보다 얇을 수 있다.The second insulating layer 210 may be thinner than the first insulating layer 110 . That is, since the second insulating layer 210 constitutes the interposer substrate as the second laminate 200, it may be thinner than the first insulating layer 110 of the first laminate 100 corresponding to a general printed circuit board. have.

무기필러로는 실리카(SiO2), 알루미나(Al2O3), 탄화규소(SiC), 황산바륨(BaSO4), 탈크, 진흙, 운모가루, 수산화알루미늄(AlOH3), 수산화마그네슘(Mg(OH)2), 탄산칼슘(CaCO3), 탄산마그네슘(MgCO3), 산화마그네슘(MgO), 질화붕소(BN), 붕산알루미늄(AlBO3), 티탄산바륨(BaTiO3) 및 지르콘산칼슘(CaZrO3)으로 구성된 군에서 선택된 적어도 하나 이상이 사용될 수 있다.As inorganic fillers, silica (SiO 2 ), alumina (Al 2 O 3 ), silicon carbide (SiC), barium sulfate (BaSO 4 ), talc, mud, mica powder, aluminum hydroxide (AlOH 3 ), magnesium hydroxide (Mg ( OH) 2 ), calcium carbonate (CaCO 3 ), magnesium carbonate (MgCO 3 ), magnesium oxide (MgO), boron nitride (BN), aluminum borate (AlBO 3 ), barium titanate (BaTiO 3 ) and calcium zirconate (CaZrO) 3 ) at least one selected from the group consisting of may be used.

제1 도체패턴층(11) 및 제2 도체패턴층(21) 각각은, 비아패드, 신호패턴, 파워패턴, 그라운드패턴 및 외부연결단자 중 적어도 하나를 포함한다.Each of the first conductive pattern layer 11 and the second conductive pattern layer 21 includes at least one of a via pad, a signal pattern, a power pattern, a ground pattern, and an external connection terminal.

복수의 제1 도체패턴층(11)은 모두 동일한 패턴으로 형성될 수도 있지만, 서로 다른 패턴으로 형성될 수도 있다. 마찬가지로 복수의 제2 도체패턴층(21)은 모두 동일한 패턴으로 형성될 수 있지만, 서로 다른 패턴으로 형성될 수도 있다.The plurality of first conductor pattern layers 11 may all be formed in the same pattern or may be formed in different patterns. Similarly, all of the plurality of second conductor pattern layers 21 may be formed in the same pattern, but may also be formed in different patterns.

제2 적층체(200) 즉, 인터포저 기판에 형성되는 제2 도체패턴층(21)은, 패턴 간의 피치, 패턴 간의 거리 및 패턴 폭은 제1 도체패턴층(11)의 그것과 비교할 때 작다. 즉, 제2 도체패턴층(21)은 제1 도체패턴층(11)보다 미세하게 형성된 미세패턴층이다.In the second laminate 200 , that is, the second conductor pattern layer 21 formed on the interposer substrate, the pitch between the patterns, the distance between the patterns, and the pattern width are smaller than those of the first conductor pattern layer 11 . . That is, the second conductor pattern layer 21 is a fine pattern layer formed more finely than the first conductor pattern layer 11 .

복수의 제2 도체패턴층(21) 중 최외층에 배치된 제2 도체패턴층(21)은, 제2 적층체(200)에 매립되어 일면이 제2 적층체(200)의 일면으로 노출된다. 즉, 도 1을 기준으로 제2 적층체(200)의 최하부에 형성된 제2 도체패턴층(21)은, 제2 적층체(200)에 매립되어 하면이 제2 적층체(200)의 하면으로 노출된다.The second conductor pattern layer 21 disposed on the outermost layer among the plurality of second conductor pattern layers 21 is buried in the second laminate 200 , and one surface thereof is exposed as one surface of the second laminate 200 . . That is, as shown in FIG. 1 , the second conductor pattern layer 21 formed in the lowermost portion of the second laminate 200 is embedded in the second laminate 200 , so that the lower surface of the second laminate 200 is the lower surface of the second laminate 200 . are exposed

복수의 제2 도체패턴층(21) 중 최외층에 배치된 제2 도체패턴층(21)의 일면에는, 일 영역이 다른 영역보다 돌출되도록 홈(R)이 형성된다. 즉, 도 1을 기준으로 제2 적층체(200)의 최하층에 배치된 제2 도체패턴층(21)의 하면에는 홈(R)이 형성된다. 따라서, 제2 도체패턴층(21)의 하면의 일 영역은 다른 영역보다 돌출된다.A groove R is formed on one surface of the second conductor pattern layer 21 disposed on the outermost layer among the plurality of second conductor pattern layers 21 so that one region protrudes from the other region. That is, a groove R is formed on the lower surface of the second conductor pattern layer 21 disposed on the lowermost layer of the second laminate 200 with reference to FIG. 1 . Accordingly, one region of the lower surface of the second conductor pattern layer 21 protrudes more than the other region.

제1 도체패턴층(11), 제2 도체패턴층(21), 제1 비아(V1) 및 제2 비아(V2) 각각은 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다.Each of the first conductor pattern layer 11 , the second conductor pattern layer 21 , the first via V1 and the second via V2 has excellent electrical properties such as copper (Cu), silver (Ag), and palladium (Pd). ), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt), or the like.

제1 적층체(100)를 형성하는 복수의 제1 절연층(100)은, 어느 하나가 글래스 클로쓰(glass cloth)가 절연 수지에 함침된 프리프레그로 형성된 코어절연층일 수 있고, 나머지가 ABF(Ajinomoto Build-up Film)와 같은 빌드업 필름으로 형성된 빌드업 절연층일 수 있다. 즉, 제1 적층체(100)는 코어인 제1 절연층의 양면에 다른 제1 절연층이 빌드업된 코어 기판의 구조일 수 있다.One of the plurality of first insulating layers 100 forming the first laminate 100 may be a core insulating layer formed of a prepreg in which a glass cloth is impregnated with an insulating resin, and the rest is ABF. It may be a build-up insulating layer formed of a build-up film such as (Ajinomoto Build-up Film). That is, the first laminate 100 may have a structure of a core substrate in which other first insulating layers are built up on both surfaces of a first insulating layer that is a core.

제2 적층체(200)는 제1 적층체(100) 상에 배치된다. 제2 적층체(200)는 코어절연층을 포함하지 않을 수 있다. 예로써, 제2 적층체(200)는 감광성 절연층이 순차적으로 적층된 코어리스 기판의 구조일 수 있다.The second laminate 200 is disposed on the first laminate 100 . The second laminate 200 may not include a core insulating layer. For example, the second laminate 200 may have a coreless substrate structure in which photosensitive insulating layers are sequentially stacked.

제2 적층체(200) 상에는 IC칩 또는 메모리칩과 같은 전자소자(미도시)가 배치될 수 있다. 제2 적층체(200)는 제1 적층체(100)의 I/O 피치(및/또는 수)와 전자소자의 I/O 피치(및/또는 수) 간의 미스매치를 해소한다. 제2 적층체(200) 상에 배치되는 복수의 전자소자가 배치되는 경우, 제2 적층체(200)는 복수의 전자소자를 서로 전기적으로 연결한다. An electronic device (not shown) such as an IC chip or a memory chip may be disposed on the second stacked body 200 . The second stacked body 200 resolves a mismatch between the I/O pitch (and/or number) of the first stacked body 100 and the I/O pitch (and/or number) of the electronic device. When a plurality of electronic devices disposed on the second stacked body 200 are disposed, the second stacked body 200 electrically connects the plurality of electronic devices to each other.

접합절연층(300)은, 각각 분리되어 별개로 형성된 제1 적층체(100)와 제2 적층체(200)를 접합한다. 즉, 접합절연층(300)은, 제1 적층체(100)와 제2 적층체(200)를 접합하도록 제1 적층체(100)의 일면 및 제2 적층체(200)의 일면 사이에 배치된다. 구체적으로 접합절연층(300)은 제1 적층체(100)의 최외층을 형성하는 제1 절연층(110)과 제2 적층체(200)의 최외층을 형성하는 제2 절연층(210)을 접합한다.The bonding insulating layer 300 bonds the first laminate 100 and the second laminate 200 formed separately from each other. That is, the bonding insulating layer 300 is disposed between one surface of the first laminate 100 and one surface of the second laminate 200 to bond the first laminate 100 and the second laminate 200 to each other. do. Specifically, the junction insulating layer 300 includes the first insulating layer 110 forming the outermost layer of the first laminate 100 and the second insulating layer 210 forming the outermost layer of the second laminate 200 . connect the

접합절연층(300)은, 솔더레지스트 필름 또는 감광성 절연필름으로 형성될 수 있다. 후술하겠지만, 접합절연층(300)은 제1 적층체(100)와 제2 적층체(200)를 접합 시 완전 경화(C-stage)됨으로써 제1 적층체(100)와 제2 적층체(200)를 접합한다.The bonding insulating layer 300 may be formed of a solder resist film or a photosensitive insulating film. As will be described later, the bonding insulating layer 300 is fully cured (C-staged) when the first laminate 100 and the second laminate 200 are bonded to each other to form the first laminate 100 and the second laminate 200 . ) are joined.

금속접합부(400)는 제1 도체패턴층(11)과 제2 도체패턴층(21)을 연결하도록 접합절연층(300)을 관통한다. 금속접합부(400)는 제2 도체패턴층(21)의 돌출된 일 영역에 형성된 시드금속층(410), 시드금속층(410)에 형성된 금속필라(420), 및 금속필라(420)의 용융점보다 낮은 용융점의 저융점금속층(430)을 포함한다.The metal junction 400 penetrates the junction insulating layer 300 to connect the first conductor pattern layer 11 and the second conductor pattern layer 21 . The metal junction 400 is lower than the melting point of the seed metal layer 410 formed in one protruding region of the second conductor pattern layer 21 , the metal pillar 420 formed on the seed metal layer 410 , and the metal pillar 420 . and a low-melting-point metal layer 430 having a melting point.

시드금속층(410)은, 제2 적층체(200) 제조 공정에서 이용되는 캐리어(도 4의 C)의 극박금속박(도 4의 CF2) 중 일부가 제2 적층체(200)에 잔존하여 형성될 수 있다. 또는, 시드금속층(410)은 무전해도금으로 형성될 수 있다. 시드금속층(410)은 구리를 포함할 수 있으나, 이에 제한되는 것은 아니다.The seed metal layer 410 is to be formed while a portion of the ultra-thin metal foil (CF2 in FIG. 4) of the carrier (C in FIG. 4) used in the manufacturing process of the second laminate 200 remains in the second laminate 200. can Alternatively, the seed metal layer 410 may be formed by electroless plating. The seed metal layer 410 may include copper, but is not limited thereto.

금속필라(420)는 시드금속층(410)에 형성된다. 금속필라(420)는, 전기적 특성이 우수한 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등으로 형성될 수 있다. 금속필라(420)는, 제1 도체패턴층(11) 및 제2 도체패턴층(21)을 형성하는 전도성 물질과 동일한 물질로 형성될 수 있으나, 이에 제한되는 것은 아니다.The metal pillars 420 are formed on the seed metal layer 410 . The metal pillar 420 has excellent electrical properties, such as copper (Cu), silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), and platinum (Pt). and the like. The metal pillar 420 may be formed of the same conductive material as the conductive material forming the first conductive pattern layer 11 and the second conductive pattern layer 21 , but is not limited thereto.

저융점금속층(430)은 금속필라(420)와 제1 도체패턴층(11) 사이에 형성된다. 즉, 저융점금속층(430)은 금속필라(420)와 제1 도체패턴층(11)을 전기적으로 연결한다.The low melting point metal layer 430 is formed between the metal pillar 420 and the first conductor pattern layer 11 . That is, the low-melting-point metal layer 430 electrically connects the metal pillar 420 and the first conductor pattern layer 11 .

저융점금속층(430)은, 솔더 재질로 이루어질 수 있다. 여기서 ‘솔더’란 땜납에 사용될 수 있는 금속재료를 의미하며, 납(Pb)을 포함하는 합금일 수도 있지만, 납을 포함하지 않을 수 있다. 예를 들어, 솔더는, 주석(Sn), 은(Ag), 구리(Cu) 또는 이 중에서 선택된 금속들의 합금일 수 있다. 구체적으로 본 발명의 실시예에서 사용되는 솔더는 솔더 전체에 대한 주석(Sn)의 함량이 90% 이상인 주석, 은, 구리 합금일 수 있다.The low-melting-point metal layer 430 may be made of a solder material. Here, 'solder' means a metal material that can be used for solder, and may be an alloy containing lead (Pb), but may not contain lead. For example, the solder may be tin (Sn), silver (Ag), copper (Cu), or an alloy of metals selected from these. Specifically, the solder used in the embodiment of the present invention may be a tin, silver, or copper alloy in which the content of tin (Sn) with respect to the entire solder is 90% or more.

저융점금속층(430)의 용융점은 금속필라(420)의 용융점보다 낮다. 따라서, 저융점금속층(430)의 용융점보다 높고 금속필라(420)의 용융점보다 낮은 온도에서 수행되는 제1 적층체(100)와 제2 적층체(100)의 접합 공정 시 저융점금속층(430)의 적어도 일부가 용융된다. 용융된 저융점금속층(430)은 유동성을 가지므로, 저융점금속층(430)은 제1 도체패턴층(11), 금속필라(420), 시드금속층(410) 및 제2 도체패턴층(21) 주변에 형성될 수 있다. The melting point of the low melting point metal layer 430 is lower than the melting point of the metal pillar 420 . Therefore, in the bonding process of the first laminate 100 and the second laminate 100, which is performed at a temperature higher than the melting point of the low melting point metal layer 430 and lower than the melting point of the metal pillar 420, the low melting point metal layer 430. At least part of it is melted. Since the molten low melting point metal layer 430 has fluidity, the low melting point metal layer 430 includes the first conductor pattern layer 11 , the metal pillar 420 , the seed metal layer 410 , and the second conductor pattern layer 21 . may be formed around it.

접합절연층(300)에는 제1 도체패턴층(11) 및 제2 도체패턴층(21) 각각의 적어도 일부를 노출하는 개구부(310)가 형성될 수 있는데, 용융된 저융점금속층(430)은 개구부(310)의 적어도 일부를 충전할 수 있다.An opening 310 exposing at least a portion of each of the first conductive pattern layer 11 and the second conductive pattern layer 21 may be formed in the junction insulating layer 300 , and the molten low-melting-point metal layer 430 may At least a portion of the opening 310 may be filled.

제1 적층체(100)와 제2 적층체(200)의 접합 공정 시 저융점금속층(430)의 적어도 일부가 용융되는 결과, 제1 도체패턴층(11), 금속필라(420), 시드금속층(410) 및 제2 도체패턴층(21) 중 적어도 하나와 저융점금속층(430) 사이에는 금속간화합물(Inter-Metallic Compound, IMC)층이 형성된다. 금속간화합물층은 주석과 구리를 포함하는 합금으로 형성될 수 있다.As a result of melting at least a portion of the low-melting-point metal layer 430 during the bonding process of the first laminate 100 and the second laminate 200 , the first conductor pattern layer 11 , the metal pillar 420 , and the seed metal layer An inter-metallic compound (IMC) layer is formed between at least one of the 410 and the second conductor pattern layer 21 and the low melting point metal layer 430 . The intermetallic compound layer may be formed of an alloy including tin and copper.

본 실시예에 따른 다층 인쇄회로기판(1000)은, 제1 적층체(100) 및 제2 적층체(200) 각각의 타면 상에 형성된 솔더레지스트층(SR)을 더 포함할 수 있다.The multilayer printed circuit board 1000 according to the present embodiment may further include a solder resist layer SR formed on the other surface of each of the first laminate 100 and the second laminate 200 .

(다른 실시예)(another embodiment)

도 2는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다.2 is a view showing a multilayer printed circuit board according to another embodiment of the present invention.

본 실시예에 따른 다층 인쇄회로기판(2000)과 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)을 비교하면, 금속접합부(40)와 접합절연층(300)이 상이한 바 이하에서는 이에 대해서만 설명하기로 한다.Comparing the multilayer printed circuit board 2000 according to this embodiment and the multilayer printed circuit board 1000 according to an embodiment of the present invention, the metal junction 40 and the junction insulating layer 300 are different from each other. only to be explained.

본 실시예에 적용되는 제1 적층체(100), 제2 적층체(200), 제1 도체패턴층(11), 제2 도체패턴층(21), 제1 절연층(110) 및 제2 절연층(210)에 대한 설명은 본 발명의 일 실시예에서의 설명이 그대로 적용될 수 있다.The first laminate 100 , the second laminate 200 , the first conductor pattern layer 11 , the second conductor pattern layer 21 , the first insulating layer 110 , and the second layer applied to this embodiment For the description of the insulating layer 210, the description in an embodiment of the present invention may be applied as it is.

본 실시예와 본 발명의 일 실시예를 비교하면, 금속접합부(400)의 결합관계가 상이하다. 구체적으로, 본 실시예의 경우 금속필라(420)가 제1 도체패턴층(11)에 형성되고, 저융점금속층(430)이 시드금속층(410)과 금속필라(420) 사이에 형성된다.Comparing this embodiment with one embodiment of the present invention, the coupling relationship of the metal joint portion 400 is different. Specifically, in the present embodiment, the metal pillars 420 are formed on the first conductor pattern layer 11 , and the low-melting-point metal layer 430 is formed between the seed metal layer 410 and the metal pillars 420 .

본 실시예에 적용되는 접합절연층은 본 발명의 일 실시예에 적용되는 접합절연층과 달리 ABF와 같은 통상의 빌드업 필름으로 형성될 수 있다.The bonding insulating layer applied to this embodiment may be formed of a conventional build-up film such as ABF, unlike the bonding insulating layer applied to the embodiment of the present invention.

다층 인쇄회로기판의 제조 방법Method for manufacturing a multilayer printed circuit board

(일 실시예)(one embodiment)

도 3 내지 도 10은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.3 to 10 are views sequentially illustrating a method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention.

구체적으로, 도 3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체에 접합절연층이 형성된 것을 나타내는 도면이고, 도 4 내지 도 8은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제2 적층체의 제조공정을 순차적으로 나타내는 도면이다. 도 9 및 도 10은 제1 적층체와 제2 적층체를 접합하는 것을 나타내는 도면이다.Specifically, FIG. 3 is a view showing that a bonding insulating layer is formed on a first laminate applied to a method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention, and FIGS. 4 to 8 are an embodiment of the present invention It is a view sequentially showing the manufacturing process of the second laminate applied to the manufacturing method of the multilayer printed circuit board according to the example. 9 and 10 are views showing bonding of the first laminate and the second laminate.

(제1 적층체의 제조방법)(Manufacturing method of 1st laminated body)

도 3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체에 접합절연층이 형성된 것을 나타내는 도면이다.3 is a view showing that a bonding insulating layer is formed on the first laminate applied to the method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention.

도 3을 참고하면 제1 적층체를 형성하고, 제1 적층체에 접합절연층을 형성한다.Referring to FIG. 3 , a first laminate is formed, and a bonding insulating layer is formed on the first laminate.

제1 적층체(100)는 통상의 코어드 공법 또는 코어리스 공법으로 형성될 수 있다. 이하에서는 제1 적층체(100)가 코어드 공법으로 형성되는 것을 설명하나, 본 발명의 범위가 이에 제한되는 것은 아니다.The first laminate 100 may be formed by a conventional cored method or a coreless method. Hereinafter, it will be described that the first laminate 100 is formed by a cored method, but the scope of the present invention is not limited thereto.

코어드 공법으로 형성되는 제1 적층체(100)는 아래의 공정으로 형성될 수 있다.The first laminate 100 formed by the cored method may be formed by the following process.

즉, 코어절연층인 제1 절연층(110)에 비아홀을 가공한다. 다음으로, 비아홀을 포함하는 코어절연층의 표면에 무전해도금으로 시드층을 형성한다. 다음으로, 코어절연층의 양면에 드라이필름을 적층한 후 포토리쏘그래피 공정을 통해 도금레지스트를 형성한다. 다음으로, 전해도금을 통해 도금레지스트의 개구부에 전도성 물질을 석출하여 제1 도체패턴층(11)을 형성한다. 다음으로, 도금레지스트를 제거하고, 노출된 시드층을 제거한다. 마지막으로, 통상적인 빌드업 공정을 수회 반복하여 도 3에 도시된 제1 적층체(100)를 제조할 수 있다. 이렇게 함으로써 복수의 제1 절연층(110), 복수의 제1 도체패턴층(11) 및 복수의 제1 비아(V1)가 형성된 제1 적층체(100)를 제조할 수 있다.That is, a via hole is formed in the first insulating layer 110 which is the core insulating layer. Next, a seed layer is formed on the surface of the core insulating layer including the via hole by electroless plating. Next, after laminating a dry film on both sides of the core insulating layer, a plating resist is formed through a photolithography process. Next, the first conductive pattern layer 11 is formed by depositing a conductive material in the opening of the plating resist through electroplating. Next, the plating resist is removed, and the exposed seed layer is removed. Finally, the first laminate 100 shown in FIG. 3 may be manufactured by repeating the conventional build-up process several times. In this way, the first laminate 100 in which the plurality of first insulating layers 110 , the plurality of first conductor pattern layers 11 , and the plurality of first vias V1 are formed may be manufactured.

상술한 복수의 제1 도체패턴층(11) 각각은, 서브트랙티브 공정(Subtractive Process), 새미애더티브 공정(Semi-Additive Process) 및 수정된 새미애더티브 공정(Modified Semi-Additive Process) 중 어느 하나로 형성될 수 있다.Each of the above-described plurality of first conductor pattern layers 11 is formed by a subtractive process, a semi-additive process, and a modified semi-additive process. It may be formed by any one of them.

접합절연층(300)은, 제1 적층체(100)에 솔더레지스트 필름 또는 감광성 절연필름을 적층하여 형성될 수 있다. 이 후, 포토리쏘그래피 공정을 통해 제1 적층체(100)의 최외층(도 1의 경우 제1 적층체의 최상층)의 제1 도체패턴층(1)의 적어도 일부를 노출하는 개구부(310)를 형성한다.The bonding insulating layer 300 may be formed by laminating a solder resist film or a photosensitive insulating film on the first laminate 100 . Thereafter, an opening 310 exposing at least a portion of the first conductor pattern layer 1 of the outermost layer (the uppermost layer of the first laminate in FIG. 1 ) of the first laminate 100 through a photolithography process. to form

한편, 본 단계의 공정을 완료하더라도 접합절연층(300)은 완전경화(C-stage)되지 않는다. 즉, 접합절연층(300)은 제1 적층체(100)에 형성된 후 후술하는 접합공정 전까지 반경화상태(B-stage)이다. On the other hand, even after completing the process of this step, the bonding insulating layer 300 is not completely cured (C-stage). That is, after the bonding insulating layer 300 is formed on the first laminate 100 , it is in a semi-cured state (B-stage) until a bonding process to be described later.

(제2 적층체의 제조방법)(Method for producing the second laminate)

먼저, 도 4를 참고하면 캐리어 상에 제2 도체패턴층 및 제2 절연층을 교대로 형성한다.First, referring to FIG. 4 , a second conductive pattern layer and a second insulating layer are alternately formed on a carrier.

캐리어(C)는 코어리스 공법을 진행하는 데 사용되는 통상적인 부자재일 수 있다. 즉, 캐리어(C)는, 지지판(S), 지지판(S)의 양면에 형성된 캐리어금속박(CF1) 및 캐리어금속박에 형성된 극박금속박(CF2)을 포함할 수 있다.The carrier (C) may be a conventional subsidiary material used to proceed with the coreless method. That is, the carrier C may include a support plate S, a carrier metal foil CF1 formed on both surfaces of the support plate S, and an ultra-thin metal foil CF2 formed on the carrier metal foil.

도 4를 기준으로 최하부에 형성되는 제2 도체패턴층(21)은, 상술한 극박금속박(CF2)을 급전층으로 하는 전해도금으로 형성될 수 있다. 즉, 캐리어(C)의 극박금속박(CF2)에 드라이필름을 적층하고, 포토리쏘그래피 공정을 거쳐 도금레지스트를 형성하고, 도금레지스트의 개구에 전도성 물질을 석출하고, 드라이필름을 제거함으로써 제2 적층체의 최하부에 형성되는 제2 도체패턴층(21)을 형성할 수 있다.The second conductor pattern layer 21 formed at the lowermost portion with reference to FIG. 4 may be formed by electroplating using the ultra-thin metal foil CF2 as a power supply layer. That is, a dry film is laminated on the ultra-thin metal foil (CF2) of the carrier (C), a plating resist is formed through a photolithography process, a conductive material is deposited in the opening of the plating resist, and the dry film is removed to obtain a second lamination. The second conductor pattern layer 21 formed at the bottom of the sieve may be formed.

인쇄회로기판 분야의 회로 형성 공정을 이용할 경우, 제2 도체패턴층(21) 및 제2 비아(V2)는 새미애더티브 공정(Semi-Additive Process) 또는 수정된 새미애더티브 공정(Modified Semi-Additive Process)으로 형성될 수 있다. 또는, 제2 도체패턴층은, 인쇄회로기판 분야의 회로 형성 공정이 아니라 반도체 분야의 전도성 물질 형성 방법으로 형성될 수 있다. 즉, 제2 도체패턴층은 CVD(Chemical Vapor Deposition) 또는 PVD(Physical Vapor Depositon)와 같은 증착 공정으로 형성될 수도 있다.When using the circuit forming process in the printed circuit board field, the second conductor pattern layer 21 and the second via V2 are formed by a semi-additive process or a modified semi-additive process. -Additive Process) can be formed. Alternatively, the second conductor pattern layer may be formed by a method of forming a conductive material in a semiconductor field, not a circuit forming process in the printed circuit board field. That is, the second conductor pattern layer may be formed by a deposition process such as chemical vapor deposition (CVD) or physical vapor deposition (PVD).

제2 절연층(210)은 캐리어(C)에 감광성 절연필름을 적층하여 형성될 수 있다. 또는, 제2 절연층(210)은 캐리어(C)에 ABF와 같은 빌드업 절연필름을 적층하여 형성될 수 있다. 제2 절연층(210)이 감광성 절연필름으로 형성되는 경우, 제2 비아(V2) 형성을 위해 어느 하나의 제2 절연층(210)에 형성되는 복수의 비아홀은 단일의 포토리쏘그래피 공정을 통해 동시에 형성될 수 있다.The second insulating layer 210 may be formed by laminating a photosensitive insulating film on the carrier (C). Alternatively, the second insulating layer 210 may be formed by laminating a build-up insulating film such as ABF on the carrier (C). When the second insulating layer 210 is formed of a photosensitive insulating film, a plurality of via holes formed in any one of the second insulating layers 210 to form the second via V2 are formed through a single photolithography process. can be formed simultaneously.

한편, 도 4에는 캐리어(C)의 일면 측으로만 제2 도체패턴층(21) 및 제2 절연층(210)이 교대로 형성되는 것을 도시하고 있으나 이에 제한되는 것은 아니다. 즉, 캐리어(C)의 양면 측으로 상술한 공정을 동시에 진행할 수 있다.Meanwhile, although FIG. 4 illustrates that the second conductor pattern layer 21 and the second insulating layer 210 are alternately formed only on one side of the carrier C, the present invention is not limited thereto. That is, the above-described process may be simultaneously performed on both sides of the carrier (C).

다음으로, 도 5를 참고하면, 보호층을 형성한 후 캐리어를 제거한다.Next, referring to FIG. 5 , after the protective layer is formed, the carrier is removed.

보호층(PL)은 이형층을 포함할 수 있다. 보호층(PL)은 본 실시예에 따른 제2 적층체(200)를 접합 공정이 완료될 때까지 보호 및 지지한다.The protective layer PL may include a release layer. The protective layer PL protects and supports the second laminate 200 according to the present embodiment until the bonding process is completed.

캐리어금속박(CF1)과 극박금속박(CF2) 간의 계면에서 분리가 진행되어 제2 적층체로부터 캐리어(C)가 제거된다. 따라서, 캐리어(C)의 극박금속박(CF2)은 본 단계 완료 후 제2 적층체(200)에 잔존하게 된다.Separation proceeds at the interface between the carrier metal foil (CF1) and the ultra-thin metal foil (CF2), and the carrier (C) is removed from the second laminate. Therefore, the ultra-thin metal foil CF2 of the carrier C remains in the second laminate 200 after completion of this step.

다음으로, 도 6을 참고하면, 극박금속박이 잔존하는 제2 적층체의 일면에 도금레지스트를 형성한다.Next, referring to FIG. 6 , a plating resist is formed on one surface of the second laminate on which the ultra-thin metal foil remains.

도금레지스트(PR1)는 드라이필름을 제2 적층체(200)의 일면에 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다. 도금레지스트(PR1)에는 극박금속박(CF2)의 적어도 일부를 노출하는 개구가 형성된다.The plating resist PR1 may be formed by laminating a dry film on one surface of the second laminate 200 and then performing a photolithography process. An opening exposing at least a portion of the ultra-thin metal foil CF2 is formed in the plating resist PR1 .

다음으로, 도 7을 참고하면, 도금레지스트의 개구에 금속필라 및 저융점금속층을 형성한다.Next, referring to FIG. 7 , a metal pillar and a low-melting-point metal layer are formed in the opening of the plating resist.

금속필라(420)는 전해동도금으로 개구에 형성될 수 있다. 저융점금속층(430)은 전해도금 또는 페이스트 인쇄로 형성될 수 있다. 금속필라(420)는 극박금속박(CF2)을 급전층으로 하여 바텀업(bottom-up) 방식으로 형성될 수 있다.The metal pillar 420 may be formed in the opening by electrolytic copper plating. The low-melting-point metal layer 430 may be formed by electroplating or paste printing. The metal pillar 420 may be formed in a bottom-up method using the ultra-thin metal foil CF2 as a feeding layer.

다음으로, 도 8을 참고하면, 도금레지스트를 제거하고, 극박금속박 중 금속필라가 형성되지 않은 부분을 제거한다.Next, referring to FIG. 8 , the plating resist is removed, and a portion of the ultra-thin metal foil in which the metal pillars are not formed is removed.

극박금속박(CF2)은 플래쉬 에칭 또는 하프 에칭을 통해 제거될 수 있다. 이 때, 극박금속박(CF2)과 제2 도체패턴층(21)이 동일한 금속으로 형성된 경우, 극박금속박(CF2)과 함께 제2 도체패턴층(21)의 일부가 제거될 수 있다. 즉, 제2 도체패턴층(21)의 일면에는 홈(R)이 형성된다.The ultra-thin metal foil CF2 may be removed through flash etching or half etching. In this case, when the ultra-thin metal foil CF2 and the second conductor pattern layer 21 are formed of the same metal, a portion of the second conductor pattern layer 21 together with the ultra-thin metal foil CF2 may be removed. That is, a groove R is formed on one surface of the second conductor pattern layer 21 .

극박금속박(CF2)은 일부가 제거되어 시드금속층(410)이 된다. 금속접합부(400)는 제2 도체패턴층(21)에 형성된 시드금속층(410), 시드금속층(410)에 형성된 금속필라(420) 및 금속필라(420) 상에 형성된 저융점금속층(430)으로 구성된다.A portion of the ultra-thin metal foil CF2 is removed to become the seed metal layer 410 . The metal junction 400 is a seed metal layer 410 formed on the second conductor pattern layer 21, a metal pillar 420 formed on the seed metal layer 410, and a low melting point metal layer 430 formed on the metal pillar 420. is composed

(제1 적층체와 제2 적층체의 접합공정)(Joining process of 1st laminated body and 2nd laminated body)

도 9를 참고하면, 제1 적층체와 제2 적층체를 정렬한다.Referring to FIG. 9 , the first laminate and the second laminate are aligned.

제1 적층체(100)와 제2 적층체(200)는 각각의 일면이 서로 대향되도록 배치된다. 제1 적층체(100)의 일면에는 개구부(310)가 형성된 접합절연층(300)이 형성되어 있고, 제2 적층체(200)의 일면에는 금속접합부(400)가 형성되어 있다.The first stacked body 100 and the second stacked body 200 are disposed such that one surface thereof faces each other. A bonding insulating layer 300 having an opening 310 formed thereon is formed on one surface of the first laminate 100 , and a metal bonding portion 400 is formed on one surface of the second laminate 200 .

제1 적층체(100)와 제2 적층체(200)는 정렬마크 등을 이용해 정렬될 수 있다. 이때, 제1 적층체(100)와 제2 적층체(200)는 금속접합부(400)의 위치가 접합절연층(300)의 개구부(310)의 위치에 대응되도록 정렬될 수 있다.The first stacked body 100 and the second stacked body 200 may be aligned using an alignment mark or the like. In this case, the first laminate 100 and the second laminate 200 may be aligned so that the position of the metal junction 400 corresponds to the position of the opening 310 of the junction insulating layer 300 .

도 10을 참고하면, 제1 적층체와 제2 적층체를 가열 및 가압하여 접합한다.Referring to FIG. 10 , the first laminate and the second laminate are joined by heating and pressing.

접합 공정은 저융점금속층(430)의 용융점보다 높고 금속필라(420)의 용융점보다 낮은 온도에서 진행된다. 따라서, 저융점금속층(430)의 적어도 일부는 용융되어 접합절연층(300)의 개구부(310)의 적어도 일부를 충전하는 형태로 형성된다.The bonding process is performed at a temperature higher than the melting point of the low melting point metal layer 430 and lower than the melting point of the metal pillar 420 . Accordingly, at least a portion of the low-melting-point metal layer 430 is melted and formed to fill at least a portion of the opening 310 of the junction insulating layer 300 .

이 때, 도시하지는 않았으나, 제1 적층체(100)의 하부에는 제1 적층체(100)를 보호 및 지지하도록 보호층이 형성될 수 있다.At this time, although not shown, a protective layer may be formed under the first laminate 100 to protect and support the first laminate 100 .

다음으로, 도시하지는 않았으나 제1 적층체(100) 및 제2 적층체(200)에 형성된 보호층(PL)을 각각 제거한 후 제1 적층체(100)의 하면 및 제2 적층체(200)의 타면에 솔더레지스트층(도 1의 SR)을 형성함으로써 도 1에 도시된 본 발명의 일 실시예에 따른 다층 인쇄회로기판(1000)이 제조될 수 있다.Next, although not shown, the protective layer PL formed on the first laminate 100 and the second laminate 200 is removed, respectively, and then the lower surface of the first laminate 100 and the second laminate 200 are removed. By forming a solder resist layer (SR in FIG. 1) on the other surface, the multilayer printed circuit board 1000 according to the embodiment of the present invention shown in FIG. 1 may be manufactured.

(다른 실시예)(Other Examples)

도 11 내지 도 20은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.11 to 20 are views sequentially illustrating a method of manufacturing a multilayer printed circuit board according to another embodiment of the present invention.

구체적으로, 도 11 내지 도 15는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체에 접합절연층 및 금속필라를 형성하는 것을 순차적으로 나타내는 도면이고, 도 16 내지 도 18은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제2 적층체의 제조공정을 순차적으로 나타내는 도면이다. 도 19 및 도 20은 제1 적층체와 제2 적층체를 접합하는 것을 나타내는 도면이다.Specifically, FIGS. 11 to 15 are views sequentially illustrating the formation of a bonding insulating layer and a metal pillar on a first laminate applied to a method for manufacturing a multilayer printed circuit board according to another embodiment of the present invention, and FIG. 16 18 to 18 are views sequentially illustrating a manufacturing process of a second laminate applied to a manufacturing method of a multilayer printed circuit board according to another embodiment of the present invention. 19 and 20 are views showing bonding of the first laminate and the second laminate.

(제1 적층체의 제조방법)(Manufacturing method of 1st laminated body)

도 11 내지 도 15는 본 발명의 다른 실시예에 따른 다층 인쇄회로기판의 제조방법에 적용되는 제1 적층체, 접합절연층 및 금속필라 형성방법을 순차적으로 나타내는 도면이다.11 to 15 are views sequentially illustrating a method of forming a first laminate, a bonding insulating layer, and a metal pillar applied to a method of manufacturing a multilayer printed circuit board according to another embodiment of the present invention.

도 11을 참고하면 제1 적층체를 형성한다.Referring to FIG. 11 , a first laminate is formed.

제1 적층체(100)는 통상의 코어드 공법 또는 코어리스 공법으로 형성될 수 있다. 이하에서는 제1 적층체(100)가 코어드 공법으로 형성되는 것을 설명하나, 본 발명의 범위가 이에 제한되는 것은 아니다.The first laminate 100 may be formed by a conventional cored method or a coreless method. Hereinafter, it will be described that the first laminate 100 is formed by a cored method, but the scope of the present invention is not limited thereto.

코어드 공법으로 형성되는 제1 적층체(100)는 아래의 공정으로 형성될 수 있다.The first laminate 100 formed by the cored method may be formed by the following process.

즉, 코어절연층인 제1 절연층(110)에 비아홀을 가공한다. 다음으로, 비아홀을 포함하는 코어절연층의 표면에 무전해도금으로 시드층을 형성한다. 다음으로, 코어절연층의 양면에 드라이필름을 적층한 후 포토리쏘그래피 공정을 통해 도금레지스트를 형성한다. 다음으로, 전해도금을 통해 도금레지스트의 개구부에 전도성 물질을 석출하여 제1 도체패턴층(11)을 형성한다. 다음으로, 도금레지스트를 제거하고, 노출된 시드층을 제거한다. 마지막으로, 통상적인 빌드업 공정을 수회 반복하여 도 11에 도시된 제1 적층체(100)를 제조할 수 있다. 이렇게 함으로써 복수의 제1 절연층(110), 복수의 제1 도체패턴층(11) 및 복수의 제1 비아(V1)가 형성된 제1 적층체(100)를 제조할 수 있다.That is, a via hole is formed in the first insulating layer 110 which is the core insulating layer. Next, a seed layer is formed on the surface of the core insulating layer including the via hole by electroless plating. Next, after laminating a dry film on both sides of the core insulating layer, a plating resist is formed through a photolithography process. Next, the first conductive pattern layer 11 is formed by depositing a conductive material in the opening of the plating resist through electroplating. Next, the plating resist is removed, and the exposed seed layer is removed. Finally, the first laminate 100 shown in FIG. 11 may be manufactured by repeating the conventional build-up process several times. In this way, the first laminate 100 in which the plurality of first insulating layers 110 , the plurality of first conductor pattern layers 11 , and the plurality of first vias V1 are formed may be manufactured.

한편, 본 단계에서는 최외층의 제1 도체패턴층이 최외층의 제1 절연층 형성 시 이용된 RCC(Resin Coated Copper)의 동박으로 인해 전기적으로 단락되어 있다.Meanwhile, in this step, the first conductor pattern layer of the outermost layer is electrically shorted due to the copper foil of resin coated copper (RCC) used when the first insulating layer of the outermost layer is formed.

상술한 복수의 제1 도체패턴층(11) 각각은, 서브트랙티브 공정(Subtractive Process), 새미애더티브 공정(Semi-Additive Process) 및 수정된 새미애더티브 공정(Modified Semi-Additive Process) 중 어느 하나로 형성될 수 있다.Each of the above-described plurality of first conductor pattern layers 11 is formed by a subtractive process, a semi-additive process, and a modified semi-additive process. It may be formed by any one of them.

다음으로, 도 12를 참고하면, 제1 적층체의 일면에 금속필라 형성을 위한 도금레지스트를 형성한다.Next, referring to FIG. 12 , a plating resist for forming a metal pillar is formed on one surface of the first laminate.

도금레지스트(PR2)는 드라이필름을 제1 적층체(100)의 일면에 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다. 도금레지스트(PR2)에는 제1 도체패턴층(11)의 적어도 일부를 노출하는 개구가 형성된다.The plating resist PR2 may be formed by laminating a dry film on one surface of the first laminate 100 and then performing a photolithography process. An opening exposing at least a portion of the first conductor pattern layer 11 is formed in the plating resist PR2 .

한편, 제1 적층체(100)의 타면에는 보호층이 형성될 수 있다. 보호층은 도금레지스트(PR2)와 같이 드라이필름으로 형성될 수 있다. 보호층은 제1 적층체의 일면에 금속필라를 형성하는 전해도금 공정에서 제1 적층체의 타면에 불필요한 도금이 수행되지 않도록 한다.Meanwhile, a protective layer may be formed on the other surface of the first laminate 100 . The protective layer may be formed of a dry film like the plating resist PR2. The protective layer prevents unnecessary plating on the other surface of the first laminate in an electroplating process of forming a metal pillar on one surface of the first laminate.

다음으로, 도 13을 참고하면, 제1 적층체의 일면에 금속필라를 형성하고, 도금레지스트를 제거한 후 노출된 동박을 제거한다.Next, referring to FIG. 13 , a metal pillar is formed on one surface of the first laminate, the plating resist is removed, and then the exposed copper foil is removed.

금속필라(420)는 도금레지스트(PR2)의 개구로 노출된 제1 도체패턴층(11)에 바텀업 방식으로 형성될 수 있다.The metal pillars 420 may be formed on the first conductive pattern layer 11 exposed through the opening of the plating resist PR2 in a bottom-up manner.

도금레지스트(PR2) 제거 후 외부로 노출된 동박은 플래쉬 에칭 또는 하프 에칭을 통해 제거될 수 있다. 본 단계를 거침으로써, 최외층의 제1 도체패턴층(11)의 전기적 단락 상태가 해제된다.After the plating resist PR2 is removed, the copper foil exposed to the outside may be removed through flash etching or half etching. By going through this step, the electrical short circuit state of the first conductor pattern layer 11 of the outermost layer is released.

다음으로, 도 14를 참고하면, 제1 적층체의 타면에 솔더레지스트층을 형성한다.Next, referring to FIG. 14 , a solder resist layer is formed on the other surface of the first laminate.

솔더레지스트층(SR)은 솔더레지스트 필름을 제1 적층체의 타면에 라미네이션하여 형성될 수 있다. 솔더레지스트층(SR)에는 도 14를 기준으로 최하층의 제1 도체패턴층(11)의 일부를 노출하는 개구가 형성될 수 있다. 개구는 포토리쏘그래피 공정을 통해 형성될 수 있다.The solder resist layer SR may be formed by laminating a solder resist film on the other surface of the first laminate. An opening may be formed in the solder resist layer SR to expose a portion of the lowermost first conductive pattern layer 11 with reference to FIG. 14 . The opening may be formed through a photolithography process.

본 단계에서 솔더레지스트층(SR)은 완전경화(C-stage)된다. 완전경화(C-stage)된 솔더레지스트층(SR)은 후속되는 접합 공정에서 솔더레지스트층(SR)은 제1 적층체를 보호 및 지지한다.In this step, the solder resist layer SR is fully cured (C-stage). The fully cured (C-stage) solder resist layer SR protects and supports the first laminate in a subsequent bonding process.

다음으로 도 15를 참고하면, 제1 적층체의 일면에 접합절연층을 형성한다.Next, referring to FIG. 15 , a bonding insulating layer is formed on one surface of the first laminate.

접합절연층(300)은 ABF와 같은 빌드업 필름을 제1 적층체의 일면에 적층함으로써 형성될 수 있다.The bonding insulating layer 300 may be formed by laminating a build-up film such as ABF on one surface of the first laminate.

접합절연층(300)은 금속필라(420)의 상면을 노출한다. 이를 위해, 금속필라(420)의 두께보다 두꺼운 절연필름을 제1 적층체(100)의 일면에 적층한 후 금속필라(420)의 상면이 노출되도록 절연필름을 연마할 수 있다. 이 후, 노출된 금속필라(420)의 일부를 에칭으로 제거하여 수용홈을 형성한다. 수용홈을 통해 후술할 제2 적층체에 형성된 저융점금속층이 삽입될 수 있다(도 19).The junction insulating layer 300 exposes the upper surface of the metal pillar 420 . To this end, an insulating film thicker than the thickness of the metal pillars 420 may be laminated on one surface of the first laminate 100 and then the insulating film may be polished to expose the upper surface of the metal pillars 420 . Thereafter, a portion of the exposed metal pillar 420 is removed by etching to form a receiving groove. A low-melting-point metal layer formed in a second laminate to be described later may be inserted through the receiving groove (FIG. 19).

(제2 적층체의 제조방법)(Method for producing the second laminate)

도 16 내지 도 18을 참고하면, 캐리어 상에 제2 적층체를 형성하고, 제2 적층체의 일면에 시드금속층 및 저용점금속층을 형성한다.16 to 18 , a second laminate is formed on a carrier, and a seed metal layer and a low melting point metal layer are formed on one surface of the second laminate.

도 16 및 도 17에 도시된 단계는, 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법 중 도 4 및 도 5에 도시된 단계와 동일하다. 따라서, 도 4 및 도 5에 대한 설명이 도 16 및 도 17에 그대로 적용될 수 있다.The steps shown in FIGS. 16 and 17 are the same as the steps shown in FIGS. 4 and 5 in the method of manufacturing a multilayer printed circuit board according to an embodiment of the present invention. Accordingly, the description of FIGS. 4 and 5 may be directly applied to FIGS. 16 and 17 .

다음으로, 도 18을 참고하면, 극박금속박이 잔존하는 제2 적층체의 일면에 도금레지스트를 형성하고, 도금레지스트의 개구에 저융점금속층을 형성한 후 도금레지스트를 제거하고 극박금속박 중 금속필라가 형성되지 않은 부분을 제거한다.Next, referring to FIG. 18 , a plating resist is formed on one surface of the second laminate on which the ultra-thin metal foil remains, a low-melting-point metal layer is formed in the opening of the plating resist, the plating resist is removed, and the metal pillars of the ultra-thin metal foil are removed. Remove the unformed parts.

도금레지스트는 드라이필름을 제2 적층체(200)의 일면에 적층한 후 포토리쏘그래피 공정을 수행함으로써 형성될 수 있다. 도금레지스트에는 극박금속박(CF2)의 적어도 일부를 노출하는 개구가 형성된다.The plating resist may be formed by laminating a dry film on one surface of the second laminate 200 and then performing a photolithography process. An opening exposing at least a portion of the ultra-thin metal foil CF2 is formed in the plating resist.

저융점금속층(430)은 전해도금 또는 페이스트 인쇄를 통해 도금레지스트의 개구에 형성될 수 있다.The low-melting-point metal layer 430 may be formed in the opening of the plating resist through electrolytic plating or paste printing.

도금레지스트 제거 후 극박금속박(CF2)은 플래쉬 에칭 또는 하프 에칭을 통해 제거될 수 있다. 이 때, 극박금속박(CF2)과 제2 도체패턴층(21)이 동일한 금속으로 형성된 경우, 극박금속박(CF2)과 함께 제2 도체패턴층(21)의 일부가 제거될 수 있다. 즉, 제2 도체패턴층(21)의 일면에는 홈(R)이 형성된다.After the plating resist is removed, the ultra-thin metal foil CF2 may be removed through flash etching or half etching. In this case, when the ultra-thin metal foil CF2 and the second conductor pattern layer 21 are formed of the same metal, a portion of the second conductor pattern layer 21 together with the ultra-thin metal foil CF2 may be removed. That is, a groove R is formed on one surface of the second conductor pattern layer 21 .

극박금속박(CF2)은 일부가 제거되어 시드금속층(410)이 된다.A portion of the ultra-thin metal foil CF2 is removed to become the seed metal layer 410 .

(제1 적층체와 제2 적층체의 접합공정)(Joining process of 1st laminated body and 2nd laminated body)

도 19 및 도 20은 본 실시예에 적용되는 제1 적층체와 제2 적층체를 접합하는 단계를 도시하고 있다.19 and 20 illustrate a step of bonding the first laminate and the second laminate applied to the present embodiment.

본 단계는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 제조 방법에서와 유사하다. 즉, 도 9 및 도 10에 대한 설명이 본 실시예에 따른 도 19 및 도 20에 그대로 적용되거나 용이하게 변형되어 적용될 수 있다.This step is similar to the method for manufacturing a multilayer printed circuit board according to an embodiment of the present invention. That is, the description of FIGS. 9 and 10 may be applied as it is to FIGS. 19 and 20 according to the present embodiment or may be easily modified and applied.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.In the above, although an embodiment of the present invention has been described, those of ordinary skill in the art can add, change or delete components within the scope that does not depart from the spirit of the present invention described in the claims. It will be possible to variously modify and change the present invention, which will also be included within the scope of the present invention.

11: 제1 도체패턴층
21: 제2 도체패턴층
100: 제1 적층체
110: 제1 절연층
200: 제2 적층체
210: 제2 절연층
300: 접합절연층
310: 개구부
400: 금속접합부
410: 시드금속층
420: 금속필라
430: 저융점금속층
R: 홈부
SR: 솔더레지스트층
C: 캐리어
CF1: 캐리어금속박
CF2: 극박금속박
S: 지지판
PL: 보호층
PR1, PR2: 도금레지스트
V1: 제1 비아
V2: 제2 비아
1000, 2000: 다층 인쇄회로기판11: first conductor pattern layer
21: second conductor pattern layer
100: first laminate
110: first insulating layer
200: second laminate
210: second insulating layer
300: junction insulating layer
310: opening
400: metal joint
410: seed metal layer
420: metal pillar
430: low melting point metal layer
R: groove
SR: Solder resist layer
C: carrier
CF1: carrier metal foil
CF2: ultra-thin metal foil
S: support plate
PL: protective layer
PR1, PR2: plating resist
V1: first via
V2: second via
1000, 2000: multilayer printed circuit board

Claims (12)

제1 도체패턴층을 포함하는 하부 기판;
제2 절연층 및 상기 제2 절연층에 매립되어 일면이 상기 제2 절연층의 일면으로 노출되는 제2 도체패턴층을 포함하고, 상기 하부 기판 상에 배치되는 인터포저 기판;
상기 하부 기판과 상기 인터포저 기판을 접합하도록 상기 하부 기판과 상기 인터포저 기판 사이에 배치되는 접합절연층; 및
상기 제1 도체패턴층과 상기 제2 도체패턴층을 연결하도록 상기 접합절연층을 관통하는 금속접합부를 포함하고,
상기 금속접합부는,
상기 제2 도체패턴층에 형성된 시드금속층, 금속필라 및 상기 금속필라의 용융점보다 낮은 용융점의 저융점금속층을 포함하며,
상기 제2 도체패턴층의 상기 제1 도체패턴층에 대향되는 상기 일면의 일부에는 홈이 형성되고,
상기 시드금속층은 상기 제2 도체패턴층의 상기 일면의 상기 홈이 형성되지 않은 영역에 형성되며,
상기 홈에 의하여 상기 제2 도체패턴층의 상기 일면의 일부는 상기 제2 절연층의 상기 일면과 단차를 가지는,
다층 인쇄회로기판.
a lower substrate including a first conductive pattern layer;
an interposer substrate including a second insulating layer and a second conductor pattern layer buried in the second insulating layer and having one surface exposed as one surface of the second insulating layer, the interposer substrate being disposed on the lower substrate;
a bonding insulating layer disposed between the lower substrate and the interposer substrate to bond the lower substrate and the interposer substrate; and
a metal junction penetrating the junction insulating layer to connect the first conductor pattern layer and the second conductor pattern layer;
The metal joint portion,
a seed metal layer formed on the second conductor pattern layer, a metal pillar, and a low-melting-point metal layer having a melting point lower than the melting point of the metal pillar;
A groove is formed in a portion of the surface of the second conductor pattern layer opposite to the first conductor pattern layer,
The seed metal layer is formed in a region where the groove is not formed on the one surface of the second conductor pattern layer,
A portion of the one surface of the second conductive pattern layer has a step difference from the one surface of the second insulating layer by the groove,
Multilayer printed circuit board.
 제1항에 있어서,
상기 금속필라는 상기 시드금속층에 형성되고,
상기 저융점금속층은 상기 금속필라와 상기 제1 도체패턴층 사이에 형성되는, 다층 인쇄회로기판.
According to claim 1,
The metal pillar is formed on the seed metal layer,
The low melting point metal layer is formed between the metal pillar and the first conductor pattern layer, a multilayer printed circuit board.
 제2항에 있어서,
상기 접합절연층에 형성되고, 상기 제1 도체패턴층 및 상기 제2 도체패턴층 각각의 적어도 일부를 노출하는 개구부를 더 포함하고,
상기 저융점금속층은 상기 개구부의 적어도 일부를 충전하는, 다층 인쇄회로기판.
3. The method of claim 2,
An opening formed in the junction insulating layer and exposing at least a portion of each of the first conductor pattern layer and the second conductor pattern layer;
The low-melting-point metal layer fills at least a portion of the opening.
 제2항에 있어서,
상기 접합절연층은 감광성 물질을 포함하는, 다층 인쇄회로기판.
3. The method of claim 2,
The junction insulating layer comprises a photosensitive material, a multilayer printed circuit board.
 제1항에 있어서,
상기 금속필라는 상기 제1 도체패턴층에 형성되고,
상기 저융점금속층은 상기 시드금속층과 상기 금속필라 사이에 형성되는, 다층 인쇄회로기판.
According to claim 1,
The metal pillar is formed on the first conductor pattern layer,
The low melting point metal layer is formed between the seed metal layer and the metal pillars, a multilayer printed circuit board.
 제1항에 있어서,
상기 홈에 의하여 상기 제2 도체패턴층의 상기 일면의 일 영역이 상기 일면의 다른 영역보다 돌출되며,
상기 시드금속층은 상기 제2 도체패턴층의 상기 일면의 일 영역에 형성되는, 다층 인쇄회로기판.
According to claim 1,
One area of the one surface of the second conductor pattern layer protrudes from the other area of the one surface by the groove,
The seed metal layer is formed in one region of the one surface of the second conductor pattern layer, a multilayer printed circuit board.
 제1항에 있어서,
상기 하부 기판은 상기 제1 도체패턴층이 형성되는 제1 절연층을 더 포함하는,
다층 인쇄회로기판.
According to claim 1,
The lower substrate further comprises a first insulating layer on which the first conductor pattern layer is formed,
Multilayer printed circuit board.
 삭제delete 제1 도체패턴층을 포함하는 제1 적층체;
제2 도체패턴층을 포함하고, 상기 제1 적층체 상에 배치되는 제2 적층체;
상기 제1 적층체와 상기 제2 적층체를 접합하도록 상기 제1 적층체의 일면 및 상기 제2 적층체의 일면 사이에 배치되는 접합절연층; 및
상기 제1 도체패턴층과 상기 제2 도체패턴층을 서로 전기적으로 연결하도록 상기 접합절연층을 관통하는 금속접합부;
를 포함하고,
상기 제2 도체패턴층의 상기 금속접합부와 연결되는 일면의 일부에는 일 영역이 다른 영역보다 돌출되도록 홈이 형성되고,
상기 금속접합부는,
상기 제2 도체패턴층의 상기 일 영역에 형성되는 시드금속층, 금속필라 및 상기 금속필라의 용융점보다 낮은 용융점의 저융점금속층을 포함하는, 다층 인쇄회로기판.
a first laminate including a first conductive pattern layer;
a second laminate including a second conductor pattern layer and disposed on the first laminate;
a bonding insulating layer disposed between one surface of the first laminate and one surface of the second laminate to bond the first laminate and the second laminate; and
a metal junction part penetrating the junction insulating layer to electrically connect the first conductor pattern layer and the second conductor pattern layer to each other;
including,
A groove is formed in a portion of one surface of the second conductor pattern layer connected to the metal joint portion so that one region protrudes from the other region,
The metal joint portion,
A multilayer printed circuit board comprising a seed metal layer, a metal pillar, and a low-melting-point metal layer having a melting point lower than a melting point of the metal pillar formed in the one region of the second conductor pattern layer.
 제9항에 있어서,
상기 제2 도체패턴층은, 상기 제2 적층체에 매립되어 일면이 상기 접합절연층에 접촉하는 상기 제2 적층체의 일면으로 노출되는, 다층 인쇄회로기판.
10. The method of claim 9,
The second conductor pattern layer is embedded in the second laminate and exposed to one surface of the second laminate, one surface of which is in contact with the junction insulating layer.
 제9항에 있어서,
상기 금속필라는 상기 시드금속층에 형성되고,
상기 저융점금속층은 상기 금속필라와 상기 제1 도체패턴층 사이에 형성되는, 다층 인쇄회로기판.
10. The method of claim 9,
The metal pillar is formed on the seed metal layer,
The low melting point metal layer is formed between the metal pillar and the first conductor pattern layer, a multilayer printed circuit board.
 제9항에 있어서,
상기 금속필라는 상기 제1 도체패턴층에 형성되고,
상기 저융점금속층은 상기 시드금속층과 상기 금속필라 사이에 형성되는, 다층 인쇄회로기판.10. The method of claim 9,
The metal pillar is formed on the first conductor pattern layer,
The low melting point metal layer is formed between the seed metal layer and the metal pillars, a multilayer printed circuit board.
KR1020170136836A 2017-10-20 2017-10-20 Multi-layered printed circuit board KR102449368B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170136836A KR102449368B1 (en) 2017-10-20 2017-10-20 Multi-layered printed circuit board
JP2018081675A JP7472412B2 (en) 2017-10-20 2018-04-20 Multilayer Printed Circuit Board
TW107114061A TWI788346B (en) 2017-10-20 2018-04-25 Multi-layered printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170136836A KR102449368B1 (en) 2017-10-20 2017-10-20 Multi-layered printed circuit board

Publications (2)

Publication Number Publication Date
KR20190044418A KR20190044418A (en) 2019-04-30
KR102449368B1 true KR102449368B1 (en) 2022-09-30

Family

ID=66285797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170136836A KR102449368B1 (en) 2017-10-20 2017-10-20 Multi-layered printed circuit board

Country Status (3)

Country Link
JP (1) JP7472412B2 (en)
KR (1) KR102449368B1 (en)
TW (1) TWI788346B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708541B (en) * 2019-06-06 2020-10-21 欣興電子股份有限公司 Circuit carrier board and manufacturing method thereof
US10999939B2 (en) 2018-06-08 2021-05-04 Unimicron Technology Corp. Circuit carrier board and manufacturing method thereof
US11296062B2 (en) * 2019-06-25 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimension large system integration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277393A (en) * 2007-04-26 2008-11-13 Kyocera Corp Mounting structure and its manufacturing method
JP2012079767A (en) * 2010-09-30 2012-04-19 Fujikura Ltd Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof
JP2017174997A (en) * 2016-03-24 2017-09-28 株式会社村田製作所 Multilayer substrate and method of manufacturing multilayer substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3299679B2 (en) * 1996-12-27 2002-07-08 新光電気工業株式会社 Multilayer wiring board and method of manufacturing the same
JP2002190549A (en) * 2000-10-03 2002-07-05 Sumitomo Bakelite Co Ltd Multilayer wiring board and manufacturing method therefor
JP4324573B2 (en) * 2005-03-03 2009-09-02 カシオマイクロニクス株式会社 Semiconductor device and mounting structure
KR101103301B1 (en) 2009-12-10 2012-01-11 엘지이노텍 주식회사 A build-up printed circuit board with odd-layer and Manufacturing method of the same
JP2015162660A (en) * 2014-02-28 2015-09-07 イビデン株式会社 Printed wiring board, manufacturing method of the same, and package-on-package
JP6358431B2 (en) * 2014-08-25 2018-07-18 新光電気工業株式会社 Electronic component device and manufacturing method thereof
KR101947052B1 (en) * 2015-06-29 2019-02-12 삼성전기주식회사 Multi-layered substrate and method for manufacturing the same
WO2017051809A1 (en) * 2015-09-25 2017-03-30 大日本印刷株式会社 Mounting component, wiring board, electronic device, and methods for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277393A (en) * 2007-04-26 2008-11-13 Kyocera Corp Mounting structure and its manufacturing method
JP2012079767A (en) * 2010-09-30 2012-04-19 Fujikura Ltd Printed wiring board, manufacturing method thereof, multilayer printed wiring board, and manufacturing method thereof
JP2017174997A (en) * 2016-03-24 2017-09-28 株式会社村田製作所 Multilayer substrate and method of manufacturing multilayer substrate

Also Published As

Publication number Publication date
TW201918140A (en) 2019-05-01
JP7472412B2 (en) 2024-04-23
JP2019080031A (en) 2019-05-23
KR20190044418A (en) 2019-04-30
TWI788346B (en) 2023-01-01

Similar Documents

Publication Publication Date Title
JP5662551B1 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD
US9226382B2 (en) Printed wiring board
US9021693B2 (en) Method of manufacturing printed circuit board with metal bump
JP6661232B2 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
TWI670814B (en) Single layer coreless substrate
JPWO2008120755A1 (en) Functional element built-in circuit board, manufacturing method thereof, and electronic device
JP2019080032A (en) Multilayer printed circuit board
JPWO2010024233A1 (en) Wiring board capable of incorporating functional elements and method for manufacturing the same
JPWO2010010910A1 (en) Coreless wiring board, semiconductor device and manufacturing method thereof
KR102194722B1 (en) Package board, method for manufacturing the same and package on package having the thereof
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
KR102449368B1 (en) Multi-layered printed circuit board
JP2019041041A (en) Wiring board, semiconductor device, wiring board manufacturing method and semiconductor device manufacturing method
JP7148278B2 (en) Wiring board and its manufacturing method
JP3856743B2 (en) Multilayer wiring board
KR102450598B1 (en) Support attached printed circuit board and manufacturing method thereof
US6913814B2 (en) Lamination process and structure of high layout density substrate
JP7423887B2 (en) multilayer printed circuit board
JP6562483B2 (en) Printed circuit board
JP7131740B2 (en) Printed circuit boards and packages
JP7163549B2 (en) Printed circuit board and printed circuit board manufacturing method
JP7087236B2 (en) Printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant