KR102448435B1 - 입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치 - Google Patents

입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치 Download PDF

Info

Publication number
KR102448435B1
KR102448435B1 KR1020170127903A KR20170127903A KR102448435B1 KR 102448435 B1 KR102448435 B1 KR 102448435B1 KR 1020170127903 A KR1020170127903 A KR 1020170127903A KR 20170127903 A KR20170127903 A KR 20170127903A KR 102448435 B1 KR102448435 B1 KR 102448435B1
Authority
KR
South Korea
Prior art keywords
insulating layer
sensing
layer
mesh pattern
thickness
Prior art date
Application number
KR1020170127903A
Other languages
English (en)
Other versions
KR20190038719A (ko
Inventor
김재능
권도현
임충열
정창용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170127903A priority Critical patent/KR102448435B1/ko
Priority to US16/145,458 priority patent/US10903285B2/en
Publication of KR20190038719A publication Critical patent/KR20190038719A/ko
Application granted granted Critical
Publication of KR102448435B1 publication Critical patent/KR102448435B1/ko

Links

Images

Classifications

    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/323—
    • H01L27/3276—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 입력 감지 감도가 향상된 입력감지유닛, 입력감지유닛의 제조 방법, 및 이를 구비한 표시장치에 관한 것이다.

Description

입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치{INPUT SENSING UNIT, METHOD FOR MANUFACTURING THE SAME, AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치에 관한 것이다.
최근의 표시장치는 영상 표시 기능과 더불어 정보 입력 기능을 구비하는 방향으로 개발되고 있다. 표시장치의 정보 입력 기능은 일반적으로 사용자의 터치를 입력 받기 위한 입력감지유닛으로 구현될 수 있다.
입력감지유닛은 영상 표시 기능을 구현하는 표시 패널의 일면에 부착되거나, 표시 패널과 일체로 형성되어 사용된다. 사용자는 표시 패널에서 구현되는 이미지를 시청하면서 입력감지유닛을 누르거나 터치하여 정보를 입력할 수 있다.
본 발명의 목적은 입력 감지 감도가 향상된 입력감지유닛, 입력감지유닛의 제조 방법, 및 이를 구비한 표시장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 입력감지유닛은, 감지영역 및 상기 감지영역의 주변에 배치되는 주변영역을 포함하는 베이스부; 상기 감지영역 상에 제공되는 감지전극들; 상기 베이스부 상에 제공되며, 상기 감지전극들을 절연시키는 절연층; 및 상기 감지전극들과 연결되며, 서로 이격되어 배열되는 복수 개의 신호라인들;을 구비하며, 상기 감지영역에 대응되는 상기 절연층의 두께와 상기 주변영역에 대응되는 상기 절연층의 두께는 서로 상이할 수 있다.
본 발명에 있어서, 상기 주변영역에 대응되는 상기 절연층의 두께가 상기 감지영역에 대응되는 상기 절연층의 두께보다 더 클 수 있다.
본 발명에 있어서, 상기 신호라인들이 상기 주변영역에 대응되는 상기 절연층 상에 제공되는 경우, 상기 신호라인들과 상기 베이스부 사이의 거리는 상기 감지영역에 대응되는 상기 절연층의 두께보다 더 클 수 있다.
본 발명에 있어서, 상기 감지전극들은 메쉬패턴을 가질 수 있다.
본 발명에 있어서, 상기 감지전극들은 제1 메쉬패턴과, 상기 제1 메쉬패턴 상에 제공되는 제2 메쉬패턴을 포함하며, 상기 절연층은 상기 제1 메쉬패턴과 상기 제2 메쉬패턴 사이에 제공되며, 상기 제2 메쉬패턴은 상기 절연층을 관통하는 적어도 하나의 컨택부에 의해 상기 제1 메쉬 패턴에 전기적으로 연결될 수 있다.
본 발명에 있어서, 상기 신호라인들과 상기 베이스부 사이에 위치하는 상기 절연층의 두께는, 상기 제1 메쉬패턴과 상기 제2 메쉬패턴 사이의 위치하는 상기 절연층의 두께보다 더 클 수 있다.
본 발명에 있어서, 상기 신호라인들은 상기 제2 메쉬패턴과 연결되고, 상기 제2 메쉬 패턴과 동일한 물질을 포함할 수 있다.
본 발명에 있어서, 상기 감지전극들은, 제1 방향으로 연장 형성된 제1 감지전극; 및 상기 제1 방향과 교차하는 제2 방향으로 연장 형성된 제2 감지전극;을 포함하며, 상기 제1 감지전극은, 상기 제1 방향을 따라 배열되는 복수의 제1 센서부들과, 상기 제1 센서부들을 서로 연결하는 제1 연결부를 포함하고, 상기 제2 감지전극은, 상기 제2 방향을 따라 배열되는 복수의 제2 센서부들과, 상기 제2 센서부들을 서로 연결하는 제2 연결부를 포함하며, 상기 제1 센서부들과 상기 제2 센서부들은 동일한 층 상 또는 서로 다른 층 상에 배치되고, 상기 제1 연결부와 상기 제2 연결부 중 어느 하나는 상기 제1 센서부들과 동일한 층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시장치는, 표시 영역과 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함한 표시패널; 및 상기 표시패널 상에 제공되는 입력감지유닛; 을 구비하며, 상기 입력감지유닛은, 감지영역 및 상기 감지영역의 주변에 배치되는 주변영역을 포함하는 베이스부; 상기 감지영역 상에 제공되는 감지전극들; 상기 베이스부 상에 제공되며, 상기 감지전극들을 절연시키는 절연층; 및 상기 감지전극들과 연결되며, 서로 이격되어 배열되는 복수 개의 신호라인들;을 구비하며, 상기 감지영역에 대응되는 상기 절연층의 두께와 상기 주변영역에 대응되는 상기 절연층의 두께는 서로 상이할 수 있다.
본 발명에 있어서, 상기 표시패널은, 기판; 상기 기판 상에 제공되는 발광소자; 상기 발광소자를 커버하며, 하나 또는 그 이상의 층으로 이루어지는 봉지층; 을 포함할 수 있다.
본 발명에 있어서, 상기 주변영역에 대응되는 상기 절연층의 두께가 상기 감지영역에 대응되는 상기 절연층의 두께보다 더 클 수 있다.
본 발명에 있어서, 상기 신호라인들이 상기 주변영역에 대응되는 상기 절연층 상에 제공되는 경우, 상기 신호라인들과 상기 베이스부 사이의 거리는 상기 감지영역에 대응되는 상기 절연층의 두께보다 더 클 수 있다.
본 발명에 있어서, 상기 감지전극들은 메쉬패턴을 가질 수 있다.
본 발명에 있어서, 상기 감지전극들은 제1 메쉬패턴과, 상기 제1 메쉬패턴 상에 제공되는 제2 메쉬패턴을 포함하며, 상기 절연층은 상기 제1 메쉬패턴과 상기 제2 메쉬패턴을 포함하며, 상기 제2 메쉬패턴은 상기 절연층을 관통하는 적어도 하나의 컨택부에 의해 상기 제1 메쉬패턴에 전기적으로 연결될 수 있다.
본 발명에 있어서, 상기 신호라인들과 상기 베이스부 사이에 위치하는 상기 절연층의 두께는, 상기 제1 메쉬패턴과 상기 제2 메쉬패턴 사이의 위치하는 상기 절연층의 두께보다 더 클 수 있다.
본 발명에 있어서, 상기 신호라인들은 상기 제2 메쉬패턴과 연결되고, 상기 제2 메쉬 패턴과 동일한 물질을 포함할 수 있다.
본 발명에 있어서, 상기 감지전극들은, 제1 방향으로 연장 형성된 제1 감지전극; 및 상기 제1 방향과 교차하는 제2 방향으로 연장 형성된 제2 감지전극; 을 포함하며, 상기 제1 감지전극은, 상기 제1 방향을 따라 배열되는 복수의 제1 센서부들과, 상기 제1 센서부들을 서로 연결하는 제1 연결부를 포함하고, 상기 제2 감지전극은, 상기 제2 방향을 따라 배열되는 복수의 제2 센서부들과, 상기 제2 센서부들을 서로 연결하는 제2 연결부를 포함하며, 상기 제1 센서부들과 상기 제2 센서부들은 동일한 층 상 또는 서로 다른 층 상에 배치되고, 상기 제1 연결부와 상기 제2 연결부 중 어느 하나는 상기 제1 센서부들과 동일한 층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 입력감지유닛의 제조방법은, 감지영역 및 상기 감지영역의 주변에 배치되는 주변영역을 포함하는 베이스부를 제공하는 단계; 상기 베이스부 상에 제1 도전층을 제공하는 단계; 상기 제1 도전층을 패터닝하여 제1 도전라인을 형성하는 단계; 상기 제1 도전라인을 덮도록 상기 베이스부 상에 절연층을 제공하는 단계; 상기 제1 도전라인 상의 일부가 노출되도록 상기 절연층에 컨택홀을 형성하는 단계; 상기 컨택홀을 통해 제1 도전라인과 컨택되도록 상기 절연층 상에 제2 도전층을 제공하는 단계; 및 상기 제2 도전층을 패터닝하여 제2 도전라인을 형성하는 단계; 를 구비하며, 상기 주변영역에 대응되는 절연층의 두께는 상기 감지영역에 대응되는 절연층의 두께보다 크게 형성될 수 있다.
본 발명에 있어서, 상기 컨택홀 형성 단계는, 하프톤 마스크를 이용하여 상기 주변영역에 대응하는 상기 절연층의 두께를 상기 감지영역에 대응되는 상기 절연층의 두께보다 크게 형성하며, 상기 컨택홀을 형성할 수 있다.
본 발명에 있어서, 상기 컨택홀 형성 단계 후 제2 도전층 제공 단계 전, 상기 주변영역에 대응되는 상기 절연층 상에 추가 절연층을 형성하는 단계를 구비할 수 있다.
본 발명의 일 실시예에 따르면, 입력감지유닛의 입력감지감도가 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 4는 도 3의 FF를 확대한 평면도이다.
도 5는 도 4의 I-I' 선에 따른 표시장치의 단면도이다.
도 6은 도 3에 도시된 Ⅱ-Ⅱ'선에 따른 표시장치의 단면도이다.
도 7a 내지 도 7e는 본 발명의 일 실시예에 따른 입력감지유닛의 제조방법을 단계별로 나타내는 입력감지유닛의 단면도이다.
도 8a 내지 도 8f는 본 발명의 다른 실시예에 따른 입력감지유닛의 제조방법을 단계별로 나타내는 입력감지유닛의 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)를 나타내는 사시도이고, 도 2는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 1 및 2를 참조하면, 본 발명의 일 실시예에 따른 표시장치(DD)는 다양한 형상으로 마련될 수 있으며, 예를 들어, 서로 평행한 두 쌍의 변들을 가지는 사각형의 판상으로 제공될 수 있다. 상기 표시장치(DD)가 직사각형의 판상으로 제공되는 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다.
본 발명의 일 실시예에 따른 표시장치(DD)는 표시면을 통해 이미지를 표시할 수 있다. 표시면은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행할 수 있다. 표시면의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시할 수 있다.
표시장치(DD)는 영상을 표시하는 표시 소자(미도시)들이 제공된 표시패널(DP) 및 터치를 인식하는 입력감지유닛(ISU)을 포함할 수 있다.
표시패널(DP)은 영상이 표시되는 표시영역(DP-DA)과, 표시영역(DP-DA)의 적어도 일측에 제공된 비표시영역(DP-NDA)을 포함할 수 있다.
표시패널(DP)은 임의의 시각 정보, 예를 들어, 텍스트, 비디오, 사진, 2차원 또는 3차원 영상 등을 표시할 수 있다. 이하, 상기 임의의 시각 정보는 "영상"으로 표기한다. 표시패널(DP)의 종류는 영상을 표시하는 것으로 특별히 한정되는 것은 아니다.
표시패널(DP)은 표시영역(DP-DA) 및 비표시영역(DP-NDA)을 포함하는 제1 베이스 기판(BS1)을 구비할 수 있다. 여기서, 표시영역(DP-DA)은 표시패널(DP)의 중앙부에 위치하며 비표시영역(DP-NDA)에 비해 상대적으로 큰 면적을 가질 수 있다. 표시영역(DP-DA)은 다양한 형상을 가질 수 있다. 예를 들어, 표시영역(DP-DA)은 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 표시영역(DP-DA)이 복수개의 영역들을 포함하는 경우, 각 영역 또한 직선의 변을 포함한 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함한 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 또한, 상기 복수의 영역들의 면적은 서로 동일하거나 서로 다를 수 있다. 본 발명에 따른 일 실시예에서는, 표시영역(DP-DA)이 직선의 변을 포함하는 사각 형상을 가지는 하나의 영역으로 제공된 경우를 예로서 설명한다.
비표시영역(DP-NDA)은 표시영역(DP-DA)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 비표시영역(DP-NDA)은 표시영역(DP-DA)의 둘레를 둘러쌀 수 있다. 본 발명의 일 실시예에 있어서, 비표시영역(DP-NDA)은 제1 방향(DR1)으로 연장된 세로부와, 제2 방향(DR2)으로 연장된 가로부를 포함할 수 있다. 비표시영역(DP-NDA)의 상기 가로부는 표시영역(DP-DA)의 폭 방향을 따라 서로 이격된 한 쌍으로 제공될 수 있다.
표시영역(DP-DA)은 복수의 화소들(PX)이 제공된 복수의 화소 영역들을 포함할 수 있다. 비표시영역(DP-NDA)에는 배선들의 패드들이 제공되는 패드부(DP-PD)를 제공할 수 있다. 다른 예로서, 비표시영역(DP-NDA)에는 상기 화소들(PX)에 데이터 신호를 제공하는 데이터 구동부(미도시)가 제공될 수 있다. 상기 데이터 구동부는 데이터 배선들을 통해 상기 화소들(PX) 각각에 상기 데이터 신호를 제공할 수 있다. 여기서, 상기 데이터 구동부는 비표시영역(DP-NDA)의 가로부에 배치될 수 있으며 비표시영역(DP-NDA)의 폭 방향을 따라 길게 연장될 수 있다.
표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL, 이하 신호라인들), 복수 개의 신호패드들(DP-PD, 이하 신호패드들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시영역(DA)에 배치될 수 있다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함할 수 있다. 구동회로(GDC), 신호라인들(SGL), 신호패드들(DP-PD) 및 화소 구동회로는 도 5에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(GL, 이하 주사 라인들)에 순차적으로 출력할 수 있다.　주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함할 수 있다. 주사 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결될 수 있다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
신호라인들(SGL)은 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩할 수 있다. 신호라인들(SGL)은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩할 수 있다. 패드부는 라인부의 말단에 연결된다. 패드부는 비표시영역(DP-NDA)에 배치되고, 신호패드들(DP-PD) 중 대응하는 신호패드에 중첩한다. 이에 대한 상세한 설명은 후술한다. 비표시영역(DP-NDA) 중 신호패드들(DP-PD)이 배치된 영역은 패드영역(NDA-PD)으로 정의될 수 있다.
실질적으로 화소(PX)에 연결된 라인부가 신호라인들(SGL)의 대부분을 구성한다. 라인부는 화소(PX)의 트랜지스터들(T2, 도 5 참조)에 연결될 수 있다. 라인부는 단층/다층 구조를 가질 수 있고, 라인부는 일체의 형상(single body)이거나, 2 이상의 부분들을 포함할 수 있다. 2 이상의 부분들은 서로 다른 층 상에 배치되고, 2 이상의 부분들 사이에 배치된 절연층을 관통하는 컨택홀을 통해 서로 연결될 수 있다.
표시패널(DP)은 패드영역(NDA-PD)에 배치된 더미 패드들(IS-DPD)을 더 포함할 수 있다. 더미 패드들(IS-DPD)은 신호라인들(SGL)과 동일한 공정을 통해 형성되므로 신호라인들(SGL)과 동일한 층 상에 배치될 수 있다. 더미 패드들(IS-DPD)은 도 2와 같이 입력감지층(ISL, ISL-1)을 포함하는 표시장치(DD)에서 선택적으로 구비되고, 입력감지유닛(ISU)을 포함하는 표시장치(DD)에서는 생략될 수 있다.
도 2에는 표시패널(DP)에 전기적으로 연결되는 회로기판(PCB)을 추가 도시하였다. 회로기판(PCB)은 리지드 회로기판 또는 플렉서블 회로기판일 수 있다. 회로기판(PCB)은 표시패널(DP)에 직접 결합되거나, 또 다른 회로기판을 통해 표시패널(DP)에 연결될 수 있다.
회로기판(PCB)에는 표시패널(DP)의 동작을 제어하는 타이밍 제어회로(TC)가 배치될 수 있다. 또한, 회로기판(PCB)에는 입력감지유닛(ISU)을 제어하는 입력감지회로(IS-C)가 배치될 수 있다. 타이밍 제어회로(TC)와 입력감지회로(IS-C) 각각은 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 다른 예로서 타이밍 제어회로(TC)와 입력감지회로(IS-C)는 하나의 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 회로기판(PCB)은 표시패널(DP)과 전기적으로 연결되는 회로기판 패드들(PCB-P)을 포함할 수 있다. 미도시되었으나, 회로기판(PCB)은 회로기판 패드들(PCB-P)과 타이밍 제어회로(TC) 및/또는 입력감지회로(IS-C)를 연결하는 신호라인들을 더 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 입력감지유닛(ISU)을 나타내는 평면도이고, 도 4는 도 3에 도시된 입력감지유닛의 FF영역을 확대한 평면도이다.
도 3 및 4를 참조하면, 본 발명의 일 실시예에 따른 입력감지유닛(ISU)은 사용자의 입력 예를 들면, 터치 및/또는 터치 시의 압력을 감지하는 감지영역(SA), 및 상기 감지영역(SA)의 적어도 일측에 제공된 주변영역(PA)을 포함할 수 있다.
감지영역(SA)은 표시패널(DP)의 표시영역(DP-DA)에 대응하며, 표시영역(DP-DA)과 실질적으로 동일한 면적을 가지거나, 더 큰 면적을 가질 수도 있다. 주변영역(PA)은 상기 감지영역(SA)에 인접하여 배치될 수 있다. 또한, 주변영역(PA)은 표시패널(DP)의 상기 비표시영역(DP-NDA)에 대응하며, 가로부와 세로부를 포함할 수 있다.
입력감지유닛(ISU)은 감지영역(SA)에 제공되는 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4), 및 주변영역(PA)에 제공되는 제1 신호라인들(SL1-1 내지 SL1-5)과 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 제2 방향축(DR2)을 따라 나열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 제1 방향축(DR1)을 따라 나열된다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결할 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 메쉬패턴을 가질 수 있다. 메쉬패턴은 적어도 하나의 메쉬홀(IS-OPR, IS-OPG, IS-OPB)을 형성하는 금속라인인 메쉬라인을 포함할 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬패턴을 가짐으로써 표시패널(DP)의 전극들과의 기생 커패시턴스가 감소될 수 있다.
또한, 후술하는 것과 같이, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 발광영역들(PXA-R, PXA-G, PXA-B)에 비중첩하므로 표시장치(DD)의 사용자에게 시인되지 않는다.
메쉬패턴을 갖는 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있다. 본 발명은 이에 한정되는 것은 아니며, 감지전극들은 다양한 금속으로 이루어질 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 일 예로서 저온 공정이 가능한 금속으로 이루어지는 경우, 표시패널(DP) 제조 공정 후 연속공정으로 입력감지유닛(ISU)을 형성하더라도 유기발광 다이오드들(OLED, 도 5 참조)의 손상이 방지될 수 있다.
상세하게는, 플렉서블 표시장치의 제조에 있어서 캡핑층으로 유리 봉지층 대신 박막 봉지층(TFE)이 이용될 수 있다. 박막 봉지층(TFE)은 유리 봉지층에 비해 두께가 얇아 박막 봉지층(TFE) 상에 연속공정으로 입력감지유닛의 감지전극들을 형성하는 경우, 감지전극 형성시 발생하는 열로 인하여 표시패널(DP)의 표시 소자층(DP-OLED)에 손상을 가할 수 있다. 감지전극들을 저온 공정이 가능한 금속으로 형성하는 경우, 봉지 공정 이후 연속 공정으로 입력감지유닛을 형성하여도 표시 소자층(DP-OLED)의 손상을 최소화할 수 있다.
다른 예로서 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 고온 공정이 가능한 금속으로 이루어질 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬패턴으로 표시패널(DP) 상에 직접 배치되는 경우, 표시장치(DD)의 플렉서블리티(flexibility)를 향상시킬 수 있다.
도 3에 도시된 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 포함하지만, 본 발명은 이에 한정되는 것은 아니며, 1 센서부들(SP1)과 제2 센서부들(SP2)또 다른 다각형상을 가질 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결될 수 있다. 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결될 수 있다. 본 발명의 다른 실시예에 따르면 제1 신호라인들(SL1-1 내지 SL1-5) 역시 제1 감지전극들(IE1-1 내지 IE1-5)의 양단에 연결될 수 있다. 본 발명의 또 다른 실시예에 따르면 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결될 수도 있다.
도 3에 도시된 바와 같이 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함하는 입력감지유닛(ISU)이 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함하는 입력감지유닛(ISU)에 대비하여 센싱 감도가 향상될 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4)은 제1 감지전극들(IE1-1 내지 IE1-5) 대비 길이가 길기 때문에 검출신호(또는 송신신호)의 전압강하가 더 크게 발생하며, 이에 따라 센싱 감도가 저하될 수 있다. 본 발명의 일 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 통해 검출신호(또는 전송신호)를 제공하므로, 검출신호(또는 송신신호)의 전압 강하를 방지하여 센싱 감도의 저하를 방지할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5)과 제2 신호라인들(SL2-1 내지 SL2-4)의 위치는 서로 바뀔 수 있다. 도 3에 도시된 것과 달리, 제1 신호라인들(SL1-1 내지 SL1-5)은 좌측에 배치되고, 제2 신호라인들(SL2-1 내지 SL2-4)은 우측에 배치될 수도 있다.
제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 라인부(SL-L)와 패드부(SL-P)를 포함할 수 있다. 패드부(SL-P)는 패드영역(NDA-PD)에 정렬될 수 있다. 패드부(SL-P)는 도 2에 도시된 더미 패드들(IS-DPD)에 중첩할 수 있다. 라인부(SL-L)는 한 층으로 이루어진 제1 라인(MTL1)으로 이루어질 수 있다. 이에 대해서는 후술한다.
입력감지유닛(ISU)은 신호패드들(DP-PD)을 포함할 수 있다. 신호패드들(DP-PD)은 패드영역(NDA-PD)에 정렬될 수 있다.
한편, 본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 별도로 제조되어 결합되는 회로기판 등에 의해 대체될 수도 있다.
도 4는 도 3에 도시된 입력감지유닛의 FF영역을 확대한 도면이다. 도 4를 참조하면, 제1 센서부(SP1)는 발광영역들(PXA-R, PXA-G, PXA-B)에 비중첩하고, 비발광영역(NPXA)에 중첩할 수 있다. 발광영역들(PXA-R, PXA-G, PXA-B) 각각은 도 5에 도시된 발광영역(PXA)과 동일하게 정의될 수 있다.
제1 센서부(SP1)의 메쉬라인들(금속라인)은 복수 개의 메쉬홀들(IS-OPR, IS-OPG, IS-OPB, 이하 메쉬홀들)을 정의할 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 발광영역들(PXA-R, PXA-G, PXA-B)의 개구부(ABS-OPG)에 일대일 대응할 수 있다. 즉 발광영역들(PXA-R, PXA-G, PXA-B)은 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)에 의해 노출될 수 있다.
메쉬라인의 선폭은 비발광영역(NPXA)에 대응되는 화소 정의막(PDL)의 폭보다 작을 수 있다.
이와 같이 메쉬라인들은 비발광영역(NPXA) 상에 형성되고, 발광영역들(PXA-R, PXA-G, PXA-B)을 침범하지 않는바, 발광영역들(PXA-R, PXA-G, PXA-B)에서 방출되는 빛이 메쉬라인들에 의해 차단되는 것을 최소화할 수 있으며, 메쉬라인들이 사용자에게 시인되는 것을 방지할 수 있다.
메쉬라인들은 일 예로서 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.
발광영역들(PXA-R, PXA-G, PXA-B)은 유기발광 다이오드들(OLED)에서 생성되는 광의 컬러에 따라 복수 개의 그룹으로 구분될 수 있다. 도 9에는 발광 컬러에 따라 3개의 그룹으로 구분되는 발광영역들(PXA-R, PXA-G, PXA-B)을 도시하였다.
발광영역들(PXA-R, PXA-G, PXA-B)은 유기발광 다이오드(OLED)의 발광층(EML)에서 발광하는 컬러에 따라 다른 면적을 가질 수 있다. 유기발광 다이오드의 종류에 따라 발광영역들(PXA-R, PXA-G, PXA-B)의 면적이 결정될 수 있다.
메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 서로 다른 면적을 갖는 복수 개의 그룹들로 구분될 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)은 대응하는 발광영역들(PXA-R, PXA-G, PXA-B)에 따라 3개의 그룹들로 구분될 수 있다.
이상에서, 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)이 발광영역들(PXA-R, PXA-G, PXA-B)에 일대일 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB) 각각은 2 이상의 발광영역들(PXA-R, PXA-G, PXA-B)에 대응할 수 있다.
발광영역들(PXA-R, PXA-G, PXA-B)의 면적이 다양한 것을 예시적으로 도시하였으나, 이에 제한되지 않는다. 발광영역들(PXA-R, PXA-G, PXA-B)의 크기는 서로 동일할 수 있고, 또한 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 크기도 서로 동일할 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 평면상 형상은 제한되지 않고, 마름모와 다른 다각형상을 가질 수 있다. 메쉬홀들(IS-OPR, IS-OPG, IS-OPB)의 평면상 형상은 코너부가 라운드된 다각형상을 가질 수도 있다.
도 5는 도 4의 I-I' 선에 따른 표시장치의 단면도이다.
도 5를 참조하면, 베이스층(BL)은 예를 들어, 유리, 고분자 금속 등의 다양한 재료로 이루어질 수 있다. 베이스층(BL)은 특히 고분자 유기물로 이루어진 절연성 기판일 수 있다. 상기 고분자 유기물을 포함하는 절연성 기판 재료로는 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 등이 있다. 그러나, 베이스층(BL)을 이루는 재료로는 이에 한정되는 것은 아니며, 예를 들어, 베이스층(BL)은 유리 섬유 강화 플라스틱(FRP, Fiber glass reinforced plastic)으로 이루어질 수 있다.
베이스층(BL) 상에 버퍼층(BFL)이 제공될 수 있다. 버퍼층(BFL)은 베이스층(BL) 상에 제공되는 상기 박막 트랜지스터(TFT)에 불순물이 확산되는 것을 방지하며 베이스층(BL)의 평탄도를 향상시킬 수 있다. 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다. 버퍼층(BFL)은 무기 재료로 이루어진 무기 절연막일 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등으로 형성될 수 있다. 버퍼층(BFL)은 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수도 있다. 버퍼층(BFL)은 경우에 따라 생략될 수도 있다.
버퍼층(BFL) 상에는 트랜지스터(T)의 반도체 패턴(ODP)이 배치될 수 있다. 반도체 패턴(ODP)은 아모포스 실리콘, 폴리 실리콘, 또는 금속 산화물 반도체에서 선택될 수 있다.
반도체 패턴(ODP) 상에 제1 중간 무기막(10)이 배치될 수 있다. 제1 중간 무기막(10) 상에는 트랜지스터(T)의 제어전극(GE)이 배치될 수 있다. 제어전극(GE)은 주사라인들(도 2의 GL)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다.
제1 중간 무기막(10) 상에는 제어전극(GE)을 커버하는 제2 중간 무기막(20)이 배치될 수 있다. 제2 중간 무기막(20) 상에 트랜지스터(T)의 입력전극(DE) 및 출력전극(SE)가 배치될 수 있다.
입력전극(DE) 및 출력전극(SE)은 제1 중간 무기막(10)과 제2 중간 무기막(20)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 반도체 패턴(OSP)에 각각 연결될 수 있다. 한편, 본 발명의 다른 실시예에서 트랜지스터(T)는 바텀 게이트 구조로 변형되어 실시될 수 있다.
제2 중간 무기막(20) 상에 입력전극(DE)과 출력전극(SE)을 커버하는 중간 유기막(30)이 배치된다. 중간 유기막은 평탄면을 제공할 수 있다.
중간 유기막(30) 상에는 표시 소자층(DP-OLED)이 배치된다. 표시 소자층(DP-OLED)은 화소 정의막(PDL) 및 유기발광 다이오드(OLED)를 포함할 수 있다.
화소 정의막(PDL)은 유기물질을 포함할 수 있다. 중간 유기막(30) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제3 관통홀(CH3)을 통해 출력전극(SE)에 연결될 수 있다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킬 수 있다. 변형예로서 화소 정의막(PDL)은 생략될 수도 있다.
화소(도 2의 PX)는 표시영역(DP-DA)에 배치될 수 있다. 표시영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워쌀 수 있다. 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하도록 정의될 수 있다. 비발광영역(NPXA)은 화소 정의막(PDL)에 대응하도록 정의될 수 있다.
발광영역(PXA)은 트랜지스터(T)에 중첩할 수 있다. 개구부(OP)가 더 넓어지고, 제1 전극(AE), 및 후술하는 발광층(EML)도 더 넓어질 수 있다.
유기발광 다이오드(OLED)는 출력 전극(SE)에 접속하는 제1 전극(AE), 제1 전극(AE) 상에 배치되는 발광층(EML), 및 발광층(EML) 상에 배치되는 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE) 및 제2 전극(CE) 중 하나는 애노드(anode) 전극일 수 있으며, 다른 하나는 캐소드(cathode) 전극일 수 있다. 예를 들면, 제1 전극(AE)는 애노드 전극일 수 있으며, 제2 전극(CE)는 캐소드 전극일 수 있다.
또한, 제1 전극(AE) 및 제2 전극(CE) 중 적어도 하나는 투과형 전극일 수 있다. 예를 들면, 표시 소자(OLED)가 배면 발광형 유기 발광 소자인 경우, 제1 전극(AE)이 투과형 전극이며, 제2 전극(CE)이 반사형 전극일 수 있다. 표시 소자(OLED)가 전면 발광형 유기 발광 소자인 경우, 제1 전극이 반사형 전극이며, 제2 전극이 투과형 전극일 수 있다. 표시 소자(OLED)가 양면 발광형 유기 발광 소자인 경우, 제1 전극(AE) 및 제2 전극(CE) 모두 투과형 전극일 수 있다. 본 실시예에서는 표시 소자(OLED)가 전면 발광형 유기 발광 소자이며, 제1 전극(AE)이 애노드 전극인 경우를 예로서 설명한다.
각 화소 영역에서, 제1 전극(AE)은 중간 유기막(30) 상에 배치될 수 있다. 제1 전극(AE)은 광을 반사시킬 수 있는 반사막(미도시), 및 반사막의 상부 또는 하부에 배치되는 투명 도전막(미도시)을 포함할 수 있다. 투명 도전막 및 반사막 중 적어도 하나는 드레인 전극(DE)과 접속할 수 있다.
반사막은 광을 반사시킬 수 있는 물질을 포함할 수 있다. 예를 들면, 반사막은 알루미늄(Al), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 백금(Pt), 니켈(Ni) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
투명 도전막은 투명 도전성 산화물을 포함할 수 있다. 예를 들어, 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 적어도 하나의 투명 도전성 산화물을 포함할 수 있다.
발광층(EML)은 제1 전극(AE)의 노출된 표면 상에 배치될 수 있다. 발광층(EML)은 적어도 광 생성층(light generation layer, LGL)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 발광층(EML)은 정공을 주입하는 정공 주입층(hole injection layer, HIL), 정공의 수송성이 우수하고 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL), 주입된 전자와 정공의 재결합에 의하여 광을 발하는 광 생성층, 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer, HBL), 전자를 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer, ETL), 및 전자를 주입하는 전자 주입층(electron injection layer, EIL)을 구비할 수 있다.
광 생성층에서 생성되는 광의 색상은 적색(red), 녹색(green), 청색(blue) 및 백색(white) 중 하나일 수 있으나, 본 실시예에서 이를 한정하는 것은 아니다. 예를 들어, 발광층(EML)의 광 생성층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 옐로(yellow) 중 하나일 수 있다.
정공 주입층, 정공 수송층, 정공 억제층, 전자 수송층 및 전자 주입층은 서로 인접하는 화소 영역들에서 연결되는 공통막일 수 있다.
제2 전극(CE)은 발광층(EML) 상에 배치될 수 있다. 제2 전극(CE)은 반투과 반사막일 수 있다. 예를 들면, 제2 전극(CE)은 광을 투과시킬 수 있을 정도의 두께를 가지는 박형 금속층일 수 있다. 제2 전극(CE)은 광 생성층에서 생성된 광의 일부는 투과시키고, 광 생성층에서 생성된 광의 나머지는 반사시킬 수 있다.
제2 전극(CE)은 투명 도전막에 비하여 일함수가 낮은 물질을 포함할 수 있다. 예를 들면, 제2 전극(CE)은 몰리브덴(Mo), 텅스텐(W), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
발광층(EML)에서 출사된 광 중 일부는 제2 전극(CE)을 투과하지 못하고, 제2 전극(CE)에서 반사된 광은 반사막에서 다시 반사될 수 있다. 즉, 반사막 및 제2 전극(CE) 사이에서, 발광층(EML)에서 출사된 광은 공진할 수 있다. 광의 공진에 의하여 표시 소자(OLED)의 광 추출 효율은 향상될 수 있다.
반사막 및 제2 전극(CE) 사이의 거리는 광 생성층에서 생성된 광의 색상에 따라 상이할 수 있다. 즉, 광 생성층에서 생성된 광의 색상에 따라, 반사막 및 제2 전극(CE) 사이의 거리는 공진 거리에 부합되도록 조절될 수 있다.
제2 전극(CE) 상에 박막 봉지층(TFE)이 배치될 수 있다. 박막 봉지층(TFE)은 화소들(PX)에 공통적으로 배치된다. 본 실시예에서 박막 봉지층(TFE)은 제2 전극(CE)을 직접 커버한다. 본 발명의 일 실시예에서, 박막 봉지층(TFE)과 제2 전극(CE) 사이에는, 제2 전극(CE)을 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.
박막 봉지층(TFE)은 일 실시예로서 도 5에 도시된 바와 같이 제2 전극(CE) 상에 순차적으로 적층된 제1 봉지 무기막(IOL1), 봉지 유기막(OL), 및 제2 봉지 무기막(IOL2)을 포함할 수 있다. 봉지 무기막은 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연물질로 이루어질 수 있다. 봉지 유기막은 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질로 이루어질 수 있다.
다른 실시예로서, 박막 봉지층(TFE)은 제2 전극(CE)에 접촉하는 제1 봉지 무기막(IOL1)을 포함하여 n개(여기서 n은 2 이상의 자연수)의 제2 봉지 무기막을 포함할 수 있다. 또한 박막 봉지층(TFE)은 n-1개의 봉지 유기막(OL)을 포함할 수 있다. n-1개의 봉지 유기막(OL)은 n개의 봉지 무기막들과 교번하게 배치될 수 있다. n-1 개의 봉지 유기막(OL1)은 평균적으로 n개의 봉지 무기막들보다 더 큰 두께를 가질 수 있다.
n개의 봉지 무기막들 각각은 1개의 물질을 포함하는 단층이거나, 각각이 다른 물질을 포함하는 복층을 가질 수 있다. n-1개의 봉지 유기막(OL)은 유기 모노머들을 증착하여 형성될 수 있다. 예컨대, 유기 모노머들은 아크릴계 모노머를 포함할 수 있고, 특별히 제한되지 않는다.
박막 봉지층(TFE) 상에는 입력감지유닛(ISU)가 제공될 수 있다. 입력감지유닛(ISU)은 제1 도전층(IS-CL1), 제1 절연층(IS-IL1), 제2 도전층(IS-CL2), 및 제2 절연층(IS-IL2)을 포함할 수 있다. 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 단층구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층구조를 가질 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 복수 개의 패턴들을 포함할 수 있다. 이하, 제1 도전층(IS-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(IS-CL2)은 제2 도전패턴들을 포함할 수 있다. 제1 도전패턴들과 제2 도전패턴들 각각은 상술한 감지전극들 및 신호라인들을 포함할 수 있다.
감지전극들의 적층 구조 및 재료는 센싱감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱감도에 영향을 미칠 수 있는데, 금속층은 투명 도전층에 비해 저항이 작기 때문에 금속층을 포함하는 감지전극들은 투명 도전층으로 이루어진 감지전극들에 비해 시정수, 즉 RC 값이 감소하게 된다. 입력감지유닛에서 RC 값은 감지전극들 사이에 정의된 커패시터의 충전시간을 의미하는바, 금속층을 포함하는 감지전극들은 투명 도전층을 포함하는 감지전극들에 비해 커패시터의 충전시간이 짧아 센싱감도가 향상될 수 있다. 이에 반하여 투명 도전층을 포함하는 감지전극들은 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킬 수 있다. 금속층을 포함하는 감지전극들은 사용자에게 시인되는 것을 방지하기 위해 상술하는 것과 같이, 메쉬 형상을 가질 수 있다.
한편, 박막 봉지층(TFE)의 두께(T1)는 표시 소자층(DP-OLED)의 구성들에 의해 발생한 노이즈가 입력감지유닛(ISU)에 영향을 주지 않도록 조절될 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
입력감지유닛(ISU)은 표시패널(DP)에 대응하는 베이스를 가질 수 있다. 다시 말하면, 베이스는 표시패널(DP)를 향하는 면일 수 있다. 표시패널(DP)의 표시영역과 비표시영역 각각은 입력감지유닛(ISU)의 베이스의 감지영역(SA)과 주변영역(PA)에 대응할 수 있다.
도 3 내지 5를 참조하면, 제1 감지전극들(IE1-1 내지 IE1-5)의 제1 센서부(SP1)는 제1 메쉬패턴(SP1-1) 및 제2 메쉬패턴(SP1-2)을 포함하는 2개 층의 메쉬 형상의 금속 레이어로 이루어질 수 있다. 즉, 제2 메쉬패턴(SP1-2)은 제1 메쉬패턴(SP1-1) 상에 위치할 수 있으며, 제2 메쉬패턴(SP1-2)과 제1 메쉬패턴(SP1-1) 사이에 제1 절연층(IS-IL1)이 게재될 수 있다. 제1 절연층(IS-IL1)에는 연결컨택홀(CNT-D)이 형성되고, 연결컨택홀(CNT-D)에 컨택부(SP1-D)가 형성되어 제1 메쉬패턴(SP1-1)과 제2 메쉬패턴(SP1-2)를 전기적으로 연결할 수 있다. 컨택부(SP1-D)는 도전성 물질로 이루어질 수 있다. 일 예로서, 컨택부(SP1-D)는 공정의 편의성을 위해 제1 메쉬패턴(SP1-1) 또는 제2 메쉬패턴(SP1-2)과 동일한 물질로 형성될 수 있다. 다른 예로서 컨택부(SP1-D)는 제1 메쉬패턴(SP1-1) 또는 제2 메쉬패턴(SP1-2) 보다 전기 전도도가 높은 물질로 이루어질 수 있다.
제2 메쉬패턴(SP1-2) 상에는 제2 절연층(IS-IL2)이 형성될 수 있다. 제2 절연층(IS-IL2)은 제2 메쉬패턴(SP1-2)을 모두 덮으며 평탄화층의 기능을 수행할 수 있다.
제2 감지전극들(IE2-1 내지 IE2-4)의 제2 센싱부(SP2)도 제1 감지전극들(IE1-1 내지 IE1-4)의 제1 센서부(SP1)과 마찬가지로 2개 층의 메쉬패턴으로 이루어질 수 있다. 2개 층의 메쉬패턴은 제1 절연층(IS-IL1)을 사이에 두고 배치되며, 제1 절연층(IS-IL1)에 형성된 연결컨택홀(CNT-D)을 통해 컨택부에 의해 전기적으로 연결될 수 있다.
이와 같이 감지전극이 제1 메쉬패턴(SP1-1)과 제2 메쉬패턴(SP1-2)을 구비하고, 제1 메쉬패턴과 제2 메쉬패턴이 전기적으로 연결되는바, 감지전극의 저항을 낮출 수 있으며, 이에 따라 RC 딜레이를 개선할 수 있다.
본 발명은 이에 한정되는 것은 아니며, 감지전극은 다른 예로서 1개 층의 메쉬패턴으로 이루어질 수 있다.
도 6은 도 3에 도시된 Ⅱ-Ⅱ'선에 따른 표시장치의 단면도이다. 즉, 도 6은 표시장치의 비표시영역(DD-NDA)에서의 단면도이다. 표시 영역(DD-DA) 외곽의 비표시영역(DD-NDA)에는 댐부(DPP)가 위치할 수 있다. 이 외에, 비표시영역에는 구동회로(GDC), 전원 배선(PWE), 정전기 방지 패턴 등 기타 다양한 회로 패턴을 포함할 수 있다.
도 6을 참조하면, 회로 소자층(DP-CL)에 포함된 구동회로(GDC)는 비표시영역(DD-NDA)에 배치된다. 구동회로(GDC)는 화소의 트랜지스터인 제2 트랜지스터(도 5의 T)와 동일한 공정을 통해 형성된 적어도 하나의 트랜지스터(GDC-T)를 포함한다. 구동회로(GDC)는 트랜지스터(T)의 입력전극과 동일한 층 상에 배치된 신호라인들(GDC-SL)을 포함할 수 있다. 구동회로(GDC)는 주사 구동회로일 수 있고, 트랜지스터(T)의 제어전극과 동일한 층 상에 배치된 신호라인을 더 포함할 수 있다.
댐부(DPP)는 박막 봉지층(TFE)의 봉지 유기막(OL)의 형성시, 봉지 유기막(OL)을 형성하기 위한 유기물이 베이스층(BL)의 가장자리 방향으로 흐르는 것을 차단할 수 있다. 댐부(DPP)는 표시영역(DP-DA)을 에워싸도록 형성될 수 있다. 봉지 유기막(OL)은 액상의 유기물질을 잉크젯 방식으로 제1 봉지 무기막(IOL1) 상에 형성할 수 있는데, 이때, 댐부(DPP)는 액상의 유기물질이 배치되는 영역의 경계를 설정할 수 있다.
댐부(DPP)는 복층 구조를 가질 수 있다. 하측부분(DPP1)은 중간 유기막(30)과 동시에 형성될 수 있고, 상측부분(DPP2)은 화소정의막(PDL)과 동시에 형성될 수 있다.
다만, 본 발명은 이에 한하지 않으며, 댐부(DPP)는 한 층으로 구성될 수 있다. 또한, 댐부(DPP)는 두 개 이상의 복수 개로 구성될 수 있다. 댐부(DPP)가 복수 개로 구성되는 경우, 베이스층(BL)의 외곽으로 갈수록 댐부(DPP)의 높이가 증가할 수 있다.
댐부(DPP)는 전원전극(PWE)의 적어도 일부와 중첩하여 접하도록 형성될 수 있다. 예를 들어, 댐부(DPP)는 전원전극(PWE)의 적어도 외측 가장자리와 중첩하여 접하도록 형성될 수 있다. 중간 유기막(30) 및 화소정의막(PDL) 중 적어도 어느 하나와 동일한 재질로 형성되는 댐부(DPP)는 무기재질보다 금속과의 접합력이 우수할 수 있다. 따라서, 댐부(DPP)가 금속 재질로 형성되는 전원전극(PWE)과 접하도록 형성되면, 댐부(DPP)가 우수한 접합력을 가지고 안정적으로 형성될 수 있다.
한편, 도 6에서는 댐부(DPP)가 전원전극(PWE)의 외측 가장자리와 중첩하여 형성된 예를 도시하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 댐부(DPP)는 전원전극(PWE) 상에만 형성될 수도 있고, 전원전극(PWE)을 덮도록 형성될 수도 있다.
댐부(DPP)는 봉지 유기막(OL)의 형성시, 유기물이 베이스층(BL)의 가장자리 방향으로 흐르는 것을 차단하므로, 봉지 유기막(OL)은 댐부(DPP)의 내측에 위치하게 된다. 이에 반해, 봉지 무기막들(IOL1, IOL2)은 댐부(DPP)의 외측으로 연장될 수 있고, 댐부(DPP)의 외측에서 봉지 무기막들(IOL1, IOL2)은 서로 접할 수 있다.
표시영역(DD-DA)에서는 박막 봉지층(TFE) 상에 센서부(SP1, SP2)가 위치하며, 비표시영역(DD-NDA)에서는 박막 봉지층(TFE) 상에 신호라인들(SL1-1 내지 SL1-5)이 비표시영역(DD-NDA)에 배치될 수 있다.
상술한 바와 같이 제1 센서부(SP1)는 2개 층의 제1 메쉬패턴(SP1-1)과 제1 메쉬패턴(SP1-2)이 제1 절연층(IS-IL1)을 사이에 두고 적층되며, 제1 절연층(IS-IL1)의 연결컨택홀(CNT-D)에 의해 전기적으로 연결될 수 있다. 박막 봉지층(TFE)의 최상층인 제2 봉지 무기막(IOL2) 상에 제1 메쉬패턴(SP1-1), 제1 절연층(IS-IL1), 제2 메쉬패턴(SP1-2), 및 제2 절연층(IS-IL2) 순으로 형성될 수 있다.
제2 센서부(SP2)도 제1 센서부(SP1)와 같이 제2 봉지 무기막(IOL2) 상에 제1 메쉬패턴(SP2-1), 제1 절연층(IS-IL1), 제2 메쉬패턴(SP2-2), 및 제2 절연층(IS-IL2) 순으로 형성될 수 있다.
표시영역(DD-DA)에서 박막 봉지층(TFE)은 평활면을 유지하는바 센서부(SP1, SP2)와 제2 전극(CE)과의 거리가 일정 수준에서 유지될 수 있다. 센서부(SP1, SP2)의 제1 메쉬패턴(SP1-1, SP2-1)은 제2 전극(CE)과의 관계에서 베이스 커패시턴스를 가진다. 상술한 바와 같이 상기 베이스 커패시턴스의 값에 따라 입력감지유닛(ISU)의 동작 속도가 결정되므로 제1 메쉬패턴(SP1-1, SP2-1)은 제2 전극(CE)과의 거리를 조절하여 입력감지유닛(ISU)의 감도를 조절할 수 있다. 제1 메쉬패턴(SP1-1, SP2-1)과 제2 전극(CE) 사이의 거리는 박막 봉지층(TFE)의 두께, 박막 봉지층(TFE) 중 가장 두꺼운 봉지 유기막(OL)의 두께에 영향을 많이 받는다. 입력감지유닛(ISU)의 감도 유지를 위해 표시영역(DD-DA)에서의 봉지 유기막(OL)의 두께는 일정 수준에서 유지된다.
이에 반하여, 비표시영역(DD-NDA)에서의 봉지 유기막(OL)의 두께(T2)는 일정하지 않으며, 비표시영역(DD-NDA)에서의 봉지 유기막(OL)의 두께(T2)는 표시영역(DD-DA)에서의 봉지 유기막(OL)의 두께(T1)보다 작을 수 있다. 이에 따라 비표시영역(DD-NDA)에서의 박막 봉지층(TFE) 상에 배치되는 신호라인들의 베이스 커패시턴스는 증가할 수 있다.
보다 상세하게는, 도 5 및 도 6에 도시된 바와 같이, 봉지 유기막(OL)은 표시영역(DD-DA) 상에서는 평활면을 유지하지만, 비표시영역(DD-NDA)에서는 경사지도록 형성될 수 있다. 즉 봉지 유기막(OL)은 상술한 바와 같이 액상의 유기물질을 잉크젯 방식으로 제1 봉지 무기막(IOL1) 상에 형성할 수 있다. 제1 봉지 무기막(IOL1)은 표시영역(DD-DA)에서는 평활면을 가지므로 표시영역(DD-DA) 상에 형성되는 봉지 유기막(OL)은 평활면을 가질 수 있다. 그러나 비표시영역(DD-NDA)에서는 화소정의막(PDL)과 중간 유기막(30)에 의한 단차에 따라 형성되는 제1 봉지 무기막(IOL1) 상에 유기물질이 흐르고 댐부(DPP)에 의해 차단되어 봉지 유기막(OL)이 형성되므로, 비표시영역(DD-NDA) 상에 형성되는 봉지 유기막(OL)은 경사면을 가질 수 있다.
또한 비표시영역(DD-NDA) 상에 형성되는 봉지 유기막(OL)은 표시영역(DD-DA)에서의 유기물질이 베이스층(BL)의 가장자리 방향으로 흐르면서 형성되므로, 표시영역(DD-DA) 상의 봉지 유기막(OL)에 비해 그 두께가 작다.
따라서, 비표시영역(DD-NDA)에서의 박막 봉지층(TFE) 상에 배치되는 신호라인들은 얇아진 봉지 유기막(OL)으로 인하여 제2 전극(CE)와의 베이스 커패시턴스가 증가하게 된다. 특히, 신호라인들 중 봉지 유기막(OL)이 존재하지 않는 댐부(DPP)나 댐부(DPP) 외측 상에 배치되는 신호라인들은 제2 전극(CE)과의 거리가 매우 작아져 베이스 커패시턴스가 크게 증가할 수 있다. 베이스 커패시턴스가 크게 증가하는 최외곽의 신호라인들로 인하여 입력감지유닛(ISU)의 입력감지감도에 크게 영향을 미칠 수 있다.
본 발명의 일 실시예에 따르면, 감지영역(SA)(표시영역(DD-DA))에 대응되는 제1 절연층(IS-IL1)의 두께와 주변영역(PA)(비표시영역(DD-NDA))에 대응되는 제1 절연층(IS-IL1)의 두께를 서로 상이하게 형성하며, 일 예로서 주변영역(PA)에 대응되는 제1 절연층(IS-IL1)의 두께(TH2)가 감지영역(PA)에 대응되는 제1 절연층(IS-IL1)의 두께(TH1)보다 더 크게 형성할 수 있다. 더 두껍게 형성된 주변영역(PA)에 대응되는 제1 절연층(IS-IL1) 상에 신호라인들(SL1-1 내지 SL1-5)이 제공됨으로써 신호라인들(SL1-1 내지 SL1-5)과 제2 전극(CE) 사이의 간격이 제1 절연층(IS-IL1)의 두께(TH2)만큼 크게 되며, 이에 따라 신호라인들(SL1-1 내지 SL1-5)의 베이스 커패시턴스를 감소시켜 입력감지유닛(ISU)의 입력감지감도를 향상시킬 수 있다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 입력감지유닛의 제조방법을 단계별로 나타내는 입력감지유닛의 단면도이다.
도 7a를 참조하면, 우선 표시장치(DD)의 박막 봉지층(TFE) 상에 베이스부(BS)를 형성할 수 있다. 베이스부(BS)는 버퍼층의 기능을 한다. 베이스부(BS)는 질화실리콘(SiNx)으로 이루어질 수 있다.
다음으로 베이스부(BS) 상에 제1 도전층을 형성할 수 있다. 제1 도전층은 단층구조 또는 다층구조의 도전층일 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO, IZO, ZnO, ITZO 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
이어서, 상기 제1 도전층을 패터닝하여 제1 도전라인(MTL1)을 형성할 수 있다. 패터닝 마스크를 이용하여 제1 도전층을 패터닝하여 제1 도전라인(MTL1)을 형성할 수 있다. 제1 도전라인(MTL1)은 감지영역(SA)에 대응하여 형성되며, 주변영역(PA)에 대응하여는 형성되지 않는다.
도 7b를 참조하면, 다음으로 제1 금속라인(MTL1)을 덮도록 베이스부(BS) 상에 제1 절연층(IS-IL1)과 포토 레지스트층(PR)을 순차적으로 제공할 수 있다. 제1 절연층은 베이스부(BS) 상의 감지영역(SA) 및 주변영역(PA)에 대응하도록 형성되며, 포토 레지스트층(PR)은 제1 절연층(IS-IL1) 상에 형성될 수 있다.
제1 절연층(IS-IL1)은 단층 또는 다층 구조를 가질 수 있으며, 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제1 절연층(IS-IL1)은 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
제1 절연층(IS-IL1)은 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
포토 레지스트층(PR)은 제1 절연층(IS-IL1) 상에 제공될 수 있다. 포토 레지스트층(PR)은 빛에 노출함으로써 현상액에 대한 용융성이 변화하는 고분자 재료로 이루어질 수 있다. 포토 레지스트층(PR)은 빛에 노출함으로써 현상액에 대하여 불용성(不溶性)이 되는 네거티브형 또는 반대로 가용성이 되는 포지티브형일 수 있다.
이어서, 제1 도전라인(MTL1) 상의 일부가 노출되도록 제1 절연층(IS-IL1)에 컨택홀(CNT-D)을 형성할 수 있다. 컨택홀(CNT-D)은 하프톤 마스크(HMSK)를 이용하여 형성될 수 있다. 컨택홀(CNT-D) 형성시 주변영역(PA)과 감지영역(SA)에서의 제1 절연층의 두께를 상이하게 형성할 수 있다. 즉 하프톤 마스크(HMSK)를 이용하여 주변영역(PA)에 대응하는 제1 절연층(IS-IL1)의 두께를 감지영역(SA)에 대응하는 제1 절연층(IS-IL1)의 두께보다 크게 형성하며, 동시에 컨택홀(CNT-D)도 형성할 수 있다.
상세하게는 하프톤 마스크(HMSK)는 광을 중간 정도로 투과시키는 제1 투광부(TP1)와, 광을 거의 통과시키지 않는 제2 투광부(TP2), 그리고 광의 100% 통과시키는 제3 투광부(TP3)를 구비할 수 있다. 제1 투광부(TP1)는 감지영역(SA)에 대응되는 제1 절연층(IS-IL1)이 될 영역에, 제3 투광부(TP3)는 주변영역(PA)에 대응되는 제1 절연층(IS-IL1)이 될 영역에, 제2 투광부(TP2)는 컨택홀(CNT-D)이 될 영역에 각각 대응되도록 하프톤 마스크(HMSK)를 포토 레지스트층(PR) 상에 배치한다.
하프톤 마스크(HMSK)로 포토 레지스트층(PR)을 노광하고 현상한다. 도 7b에 도시된 포토 레지스트층(PR)은 네거티브형으로서 빛에 노출되지 않은 부분이 현상에 의해 제거될 수 있다. 즉, 도 7b에 도시된 바와 같이, 하프톤 마스크(HMSK)에서 빛을 거의 통과시키지 않는 제2 투광부(TP2)에 대응되는 포토 레지스트층(PR)의 부분은 현상 공정에서 제거되며, 빛을 투과시키는 제3 투광부(TP3)에 대응되는 포토 레지스트층(PR)의 부분은 현상 공정에서 제거되지 않는다. 광을 중간 정도로 투과시키는 제1 투광부(TP1)에 대응되는 포토 레지스트층(PR)의 부분은 현상 공정에서 일부분만이 제거된다.
도 7c를 참조하면, 현상된 포토 레지스트층(PR)을 이용하여 1차 식각을 진행한다. 1차 식각에 의해 제1 도전라인(MTL1) 상의 일부가 노출되는 컨택홀(CNT-D)이 형성될 수 있다.
이어서, 제1 절연층(IS-IL1) 상에 일부 잔류한 포토 레지스트층(PR)을 이용하여 2차 식각을 진행하다. 2차 식각에 의해 주변영역(PA)에 대응되는 제1 절연층(IS-IL1)의 두께가 감지영역(SA)에 대응되는 제1 절연층(IS-IL1)의 두께보다 크게 형성될 수 있다. 즉, 도 7c를 참조하면, 1차 식각 후 일부 포토 레지스트층(PR)이 주변영역(PA)에 대응되는 제1 절연층(IS-IL1) 상에 잔류하나, 감지영역(SA) 상에는 잔류하지 않는다.
도 7d를 참조하면, 잔류한 포토 레지스트층(PR)을 이용하여 2차 식각을 진행하면, 포토 레지스트층(PR)이 잔류한 주변영역(PA)에 대응되는 제1 절연층(IS-IL1)은 식각되지 않고 포토 레지스트층(PR)이 잔류하지 않은 감지영역(SA)에 대응되는 제1 절연층(IS-IL1)이 식각된다. 따라서, 2차 식각에 의해 주변영역(PA)에 대응되는 제1 절연층(IS-IL1)의 두께(TH2)가 감지영역(SA)에 대응되는 제1 절연층(IS-IL1)의 두께(TH1)보다 크게 형성될 수 있다.
이어서 컨택홀(CNT-D)을 통해 제1 도전라인(MTL1)과 컨택되도록 제1 절연층(IS-IL1) 상에 제2 도전층을 형성한다. 제2 도전층은 베이스부(BS) 상에 감지영역(SA)과 주변영역(PA)에 대응되도록 형성될 수 있다.
제2 도전층은 제1 도전층과 동일하게 단층구조 또는 다층구조의 도전층일 수 있다.
도 7e를 참조하면, 다음으로, 제2 도전층을 패터닝하여 제2 도전라인(MTL2)을 형성할 수 있다. 패터닝 마스크를 이용하여 제2 도전층을 패터닝하여 제2 도전라인(MTL2)을 형성할 수 있다. 제2 도전라인(MTL2)은 감지영역(SA)과 주변영역(PA)에 대응하여 형성될 수 있다. 감지영역(SA)에 대응하여 형성되는 제2 도전라인(MTL2)는 제1 도전라인(MTL1)과 컨택홀(CNT-D)을 통해 전기적으로 연결되어 감지전극을 형성할 수 있다. 주변영역(PA)에 대응하여 형성되는 제2 도전라인(MTL2)은 신호라인들을 형성할 수 있다.
이어서, 제2 도전라인(MTL2) 상에 제2 절연층(IS-IL2)을 형성할 수 있다. 제2 절연층(IS-IL2)은 제2 도전라인(MTL2)을 모두 덮으며 평탄화층의 기능을 수행할 수 있다.
제2 절연층(IS-IL2)은 단층 또는 다층 구조를 가질 수 있으며, 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제2 절연층(IS-IL2)을 패터닝하여 패드부를 형성할 수 있다.
도 8a 내지 도 8e는 본 발명의 다른 실시예에 따른 입력감지유닛의 제조방법을 단계별로 나타내는 입력감지유닛의 단면도이다.
도 8a를 참조하면, 우선 표시장치(DD)의 박막 봉지층(TFE) 상에 베이스부(BS)를 형성할 수 있다. 베이스부(BS)는 버퍼층의 기능을 한다. 베이스부(BS)는 질화실리콘(SiNx)으로 이루어질 수 있다.
다음으로 베이스부(BS) 상에 제1 도전층을 형성할 수 있다. 제1 도전층은 단층구조 또는 다층구조의 도전층일 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO, IZO, ZnO, ITZO 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
이어서, 상기 제1 도전층을 패터닝하여 제1 도전라인(MTL1)을 형성할 수 있다. 패터닝 마스크를 이용하여 제1 도전층을 패터닝하여 제1 도전라인(MTL1)을 형성할 수 있다. 제1 도전라인(MTL1)은 감지영역(SA)에 대응하여 형성되며, 주변영역(PA)에 대응하여는 형성되지 않는다.
도 8b를 참조하면, 다음으로 제1 금속라인(MTL1)을 덮도록 베이스부(BS) 상에 제1 절연층(IS-IL1)과 포토 레지스트층(PR)을 제공할 수 있다. 제1 절연층은 베이스부(BS) 상의 감지영역(SA) 및 주변영역(PA)에 대응하도록 형성되며, 포토 레지스트층(PR)은 제1 절연층(IS-IL1) 상에 형성될 수 있다.
제1 절연층(IS-IL1)은 단층 또는 다층 구조를 가질 수 있으며, 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제1 절연층(IS-IL1)은 감지영역(SA) 및 주변영역(PA)에 균일한 두께로 형성될 수 있다.
이어서, 제1 도전라인(MTL1) 상의 일부가 노출되도록 제1 절연층에 컨택홀(CNT-D)을 형성할 수 있다. 컨택홀(CNT-D)은 마스크(MSK1)를 이용하여 형성할 수 있다. 상기 마스크(MSK1)는 노광 마스크일 수 있다.
마스크(MSK)를 포토 레지스트층(PR) 상에 배치하고 노광한 후, 현상한다. 도 8b에 도시된 포토 레지스트층(PR)은 네거티브형으로서 빛에 노출되지 않은 부분이 현상에 의해 제거될 수 있다. 즉, 도 8b에 도시된 바와 같이, 하프톤 마스크(HMSK)에서 빛을 거의 통과시키지 않는 제2 투광부(TP2)에 대응되는 포토 레지스트층(PR)의 부분은 현상 공정에서 제거되며, 빛을 투과시키는 제3 투광부(TP3)에 대응되는 포토 레지스트층(PR)의 부분은 현상 공정에서 제거되지 않는다.
도 8c를 참조하면, 현상된 포토 레지스트층(PR)을 이용하여 1차 식각을 진행한다. 1차 식각에 의해 제1 도전라인(MTL1) 상의 일부가 노출되는 컨택홀(CNT-D)이 형성될 수 있다.
이어서, 도 8d에 도시된 바와 같이, 제1 절연층(IS-IL1) 상에 추가 절연층(IS-IL1a)을 형성하고, 추가 절연층(IS-IL1a) 상에 포토 레지스트층(PR)을 형성한 후 마스크(MSK2)를 포토 레지스트층(PR) 상에 배치하여 노광하고 현상한다.
도 8d에 도시된 포토 레지스트층(PR)은 네거티브형으로서 빛에 노출되지 않은 부분이 현상에 의해 제거될 수 있다. 즉, 도 8d에 도시된 바와 같이, 마스크(MSK2)에서 빛을 거의 통과시키지 않는 제2 투광부(TP2)에 대응되는 포토 레지스트층(PR)의 부분은 현상 공정에서 제거되며, 빛을 투과시키는 제3 투광부(TP3)에 대응되는 포토 레지스트층(PR)의 부분은 현상 공정에서 제거되지 않는다. 주변영역(PA)에 대응되는 포토 레지스트층(PR)은 추가 절연층(IS-Ila) 상에 남게 되고, 감지영역(SA)에 대응되는 포토 레지스트층(PR)은 추가 절연층(IS-Ila) 상에서 제거된다.
이어서, 도 8e를 참조하면, 추가 절연층(IS-ILa) 상에 일부 잔류한 포토 레지스트층(PR)을 이용하여 2차 식각을 진행하다. 상기 노광 공정에서 주변영역(PA)에 대응되는 추가 절연층(IS-Ila) 상에는 포토 레지스트층(PR)이 존재하나, 감지영역(SA)에 대응되는 추가 절연층(IS-Ila) 상에는 포토 레지스트층(PR)이 존재하지 않는다. 포토 레지스트층(PR)이 잔류한 주변영역(PA)에 대응되는 추가 절연층(IS-ILa)은 식각되지 않고 포토 레지스트층(PR)이 잔류하지 않은 감지영역(SA)에 대응되는 추가 절연층(IS-ILa)이 식각된다. 따라서, 2차 식각 결과, 주변영역(PA) 상에는 제1 절연층(IS-IL1)과 추가 절연층(IS-Ila)이 적층되나, 감지영역(SA) 상에는 제1 절연층(IS-IL1) 만이 존재하게 된다.
추가 절연층(IS-IL1)은 제1 절연층(IS-IL1)과 동일한 물질로 이루어질 수 있다.
따라서, 주변영역(PA)에 대응하여서는 제1 절연층(IS-IL1)상에 추가 절연층(IS-IL1a)이 추가로 형성되므로 주변영역(PA)에서의 절연층의 두께가 감지영역(SA)에서의 절연층의 두께보다 크게 된다.
도 8f를 참조하면, 다음으로 컨택홀(CNT-D)을 통해 제1 도전라인(MTL1)과 컨택되도록 제1 절연층(IS-IL1) 상에 제2 도전층을 형성한다. 제2 도전층은 베이스부(BS) 상에 감지영역(SA)과 주변영역(PA)에 대응되도록 형성될 수 있다.
제2 도전층은 제1 도전층과 동일하게 단층구조 또는 다층구조의 도전층일 수 있다.
다음으로, 제2 도전층을 패터닝하여 제2 도전라인(MTL2)을 형성할 수 있다. 패터닝 마스크를 이용하여 제2 도전층을 패터닝하여 제2 도전라인(MTL2)을 형성할 수 있다. 제2 도전라인(MTL2)은 감지영역(SA)과 주변영역(PA)에 대응하여 형성될 수 있다. 감지영역(SA)에 대응하여 형성되는 제2 도전라인(MTL2)는 제1 도전라인(MTL1)과 컨택홀(CNT-D)을 통해 전기적으로 연결되어 감지전극을 형성할 수 있다. 주변영역(PA)에 대응하여 형성되는 제2 도전라인(MTL2)은 신호라인들을 형성할 수 있다.
이어서, 제2 도전라인(MTL2) 상에 제2 절연층(IS-IL2)을 형성할 수 있다. 제2 절연층(IS-IL2)은 제2 도전라인(MTL2)을 모두 덮으며 평탄화층의 기능을 수행할 수 있다.
제2 절연층(IS-IL2)은 단층 또는 다층 구조를 가질 수 있으며, 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제2 절연층(IS-IL2)을 패터닝하여 패드부를 형성할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
WU: 윈도우유닛 RPP: 반사방지패널
ISU: 입력감지유닛 DP: 표시패널
OLED: 유기발광 다이오드 SGL: 신호라인
IS-DPD: 더미패드 TFE: 박막 봉지층

Claims (20)

  1. 감지영역 및 상기 감지영역의 주변에 배치되는 주변영역을 포함하는 베이스부;
    상기 감지영역 상에 제공되는 감지전극들;
    상기 베이스부 상에 제공되며, 상기 감지전극들을 절연시키는 절연층; 및
    상기 감지전극들과 연결되며, 서로 이격되어 배열되는 복수 개의 신호라인들;을 구비하며,
    상기 감지영역에 대응되는 상기 절연층의 두께와 상기 주변영역에 대응되는 상기 절연층의 두께는 서로 상이하되,
    상기 주변영역에 대응되는 상기 절연층의 두께가 상기 감지영역에 대응되는 상기 절연층의 두께보다 더 큰 입력감지유닛.
  2. 삭제
  3. 제1항에 있어서,
    상기 신호라인들이 상기 주변영역에 대응되는 상기 절연층 상에 제공되는 경우, 상기 신호라인들과 상기 베이스부 사이의 거리는 상기 감지영역에 대응되는 상기 절연층의 두께보다 더 큰 입력감지유닛.
  4. 제1항에 있어서,
    상기 감지전극들은 메쉬패턴을 갖는 입력감지유닛.
  5. 제4항에 있어서,
    상기 감지전극들은 제1 메쉬패턴과, 상기 제1 메쉬패턴 상에 제공되는 제2 메쉬패턴을 포함하며,
    상기 절연층은 상기 제1 메쉬패턴과 상기 제2 메쉬패턴 사이에 제공되며,
    상기 제2 메쉬패턴은 상기 절연층을 관통하는 적어도 하나의 컨택부에 의해 상기 제1 메쉬 패턴에 전기적으로 연결되는 입력감지유닛.
  6. 제5항에 있어서,
    상기 신호라인들과 상기 베이스부 사이에 위치하는 상기 절연층의 두께는, 상기 제1 메쉬패턴과 상기 제2 메쉬패턴 사이의 위치하는 상기 절연층의 두께보다 더 큰 입력감지유닛.
  7. 제5항에 있어서,
    상기 신호라인들은 상기 제2 메쉬패턴과 연결되고, 상기 제2 메쉬 패턴과 동일한 물질을 포함하는 입력감지유닛.
  8. 제4항에 있어서,
    상기 감지전극들은,
    제1 방향으로 연장 형성된 제1 감지전극; 및
    상기 제1 방향과 교차하는 제2 방향으로 연장 형성된 제2 감지전극;을 포함하며,
    상기 제1 감지전극은, 상기 제1 방향을 따라 배열되는 복수의 제1 센서부들과, 상기 제1 센서부들을 서로 연결하는 제1 연결부를 포함하고,
    상기 제2 감지전극은, 상기 제2 방향을 따라 배열되는 복수의 제2 센서부들과, 상기 제2 센서부들을 서로 연결하는 제2 연결부를 포함하며,
    상기 제1 센서부들과 상기 제2 센서부들은 동일한 층 상 또는 서로 다른 층 상에 배치되고,
    상기 제1 연결부와 상기 제2 연결부 중 어느 하나는 상기 제1 센서부들과 동일한 층 상에 배치되는 입력감지유닛.
  9. 표시 영역과 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함한 표시패널; 및
    상기 표시패널 상에 제공되는 입력감지유닛; 을 구비하며,
    상기 입력감지유닛은,
    감지영역 및 상기 감지영역의 주변에 배치되는 주변영역을 포함하는 베이스부;
    상기 감지영역 상에 제공되는 감지전극들;
    상기 베이스부 상에 제공되며, 상기 감지전극들을 절연시키는 절연층; 및
    상기 감지전극들과 연결되며, 서로 이격되어 배열되는 복수 개의 신호라인들;을 구비하며,
    상기 감지영역에 대응되는 상기 절연층의 두께와 상기 주변영역에 대응되는 상기 절연층의 두께는 서로 상이하되,
    상기 주변영역에 대응되는 상기 절연층의 두께가 상기 감지영역에 대응되는 상기 절연층의 두께보다 더 큰 표시장치.
  10. 제9항에 있어서,
    상기 표시패널은,
    기판;
    상기 기판 상에 제공되는 발광소자;
    상기 발광소자를 커버하며, 하나 또는 그 이상의 층으로 이루어지는 봉지층; 을 포함하는 표시장치.
  11. 삭제
  12. 제9항에 있어서,
    상기 신호라인들이 상기 주변영역에 대응되는 상기 절연층 상에 제공되는 경우, 상기 신호라인들과 상기 베이스부 사이의 거리는 상기 감지영역에 대응되는 상기 절연층의 두께보다 더 큰 표시장치.
  13. 제9항에 있어서,
    상기 감지전극들은 메쉬패턴을 갖는 표시장치.
  14. 제13항에 있어서,
    상기 감지전극들은 제1 메쉬패턴과, 상기 제1 메쉬패턴 상에 제공되는 제2 메쉬패턴을 포함하며,
    상기 절연층은 상기 제1 메쉬패턴과 상기 제2 메쉬패턴을 포함하며,
    상기 제2 메쉬패턴은 상기 절연층을 관통하는 적어도 하나의 컨택부에 의해 상기 제1 메쉬패턴에 전기적으로 연결되는 표시장치.
  15. 제14항에 있어서,
    상기 신호라인들과 상기 베이스부 사이에 위치하는 상기 절연층의 두께는, 상기 제1 메쉬패턴과 상기 제2 메쉬패턴 사이의 위치하는 상기 절연층의 두께보다 더 큰 표시장치.
  16. 제14항에 있어서,
    상기 신호라인들은 상기 제2 메쉬패턴과 연결되고, 상기 제2 메쉬 패턴과 동일한 물질을 포함하는 표시장치.
  17. 제13항에 있어서,
    상기 감지전극들은,
    제1 방향으로 연장 형성된 제1 감지전극; 및
    상기 제1 방향과 교차하는 제2 방향으로 연장 형성된 제2 감지전극; 을 포함하며,
    상기 제1 감지전극은, 상기 제1 방향을 따라 배열되는 복수의 제1 센서부들과, 상기 제1 센서부들을 서로 연결하는 제1 연결부를 포함하고,
    상기 제2 감지전극은, 상기 제2 방향을 따라 배열되는 복수의 제2 센서부들과, 상기 제2 센서부들을 서로 연결하는 제2 연결부를 포함하며,
    상기 제1 센서부들과 상기 제2 센서부들은 동일한 층 상 또는 서로 다른 층 상에 배치되고,
    상기 제1 연결부와 상기 제2 연결부 중 어느 하나는 상기 제1 센서부들과 동일한 층 상에 배치되는 표시장치.
  18. 감지영역 및 상기 감지영역의 주변에 배치되는 주변영역을 포함하는 베이스부를 제공하는 단계;
    상기 베이스부 상에 제1 도전층을 제공하는 단계;
    상기 제1 도전층을 패터닝하여 제1 도전라인을 형성하는 단계;
    상기 제1 도전라인을 덮도록 상기 베이스부 상에 절연층을 제공하는 단계;
    상기 제1 도전라인 상의 일부가 노출되도록 상기 절연층에 컨택홀을 형성하는 단계;
    상기 컨택홀을 통해 제1 도전라인과 컨택되도록 상기 절연층 상에 제2 도전층을 제공하는 단계; 및
    상기 제2 도전층을 패터닝하여 제2 도전라인을 형성하는 단계; 를 구비하며,
    상기 주변영역에 대응되는 절연층의 두께는 상기 감지영역에 대응되는 절연층의 두께보다 크게 형성되는 입력감지유닛의 제조방법.
  19. 제18항에 있어서,
    상기 컨택홀 형성 단계는,
    하프톤 마스크를 이용하여 상기 주변영역에 대응하는 상기 절연층의 두께를 상기 감지영역에 대응되는 상기 절연층의 두께보다 크게 형성하며, 상기 컨택홀을 형성하는 입력감지유닛의 제조방법.
  20. 제18항에 있어서,
    상기 컨택홀 형성 단계 후 제2 도전층 제공 단계 전, 상기 주변영역에 대응되는 상기 절연층 상에 추가 절연층을 형성하는 단계를 구비하는 입력감지유닛의 제조방법.
KR1020170127903A 2017-09-29 2017-09-29 입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치 KR102448435B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170127903A KR102448435B1 (ko) 2017-09-29 2017-09-29 입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치
US16/145,458 US10903285B2 (en) 2017-09-29 2018-09-28 Input sensor, method for manufacturing the same, and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170127903A KR102448435B1 (ko) 2017-09-29 2017-09-29 입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치

Publications (2)

Publication Number Publication Date
KR20190038719A KR20190038719A (ko) 2019-04-09
KR102448435B1 true KR102448435B1 (ko) 2022-10-04

Family

ID=65897369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170127903A KR102448435B1 (ko) 2017-09-29 2017-09-29 입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치

Country Status (2)

Country Link
US (1) US10903285B2 (ko)
KR (1) KR102448435B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102374754B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
KR102407758B1 (ko) * 2017-10-27 2022-06-10 엘지디스플레이 주식회사 터치표시장치 및 표시패널
KR102449984B1 (ko) * 2017-10-31 2022-10-05 엘지디스플레이 주식회사 터치센서를 포함하는 표시장치 및 그의 제조방법
KR102600934B1 (ko) * 2018-11-23 2023-11-10 엘지디스플레이 주식회사 터치 디스플레이 패널 및 터치 디스플레이 장치
CN111384085B (zh) * 2018-12-28 2022-08-05 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示装置
KR20200126471A (ko) * 2019-04-29 2020-11-09 삼성디스플레이 주식회사 입력감지회로 및 이를 포함하는 표시모듈
KR20210005455A (ko) * 2019-07-05 2021-01-14 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR20210011217A (ko) * 2019-07-22 2021-02-01 엘지디스플레이 주식회사 터치표시장치
CN110561878A (zh) 2019-08-28 2019-12-13 宿州市天艺钢化玻璃有限公司 一种夹层玻璃的生产工艺
CN110600631A (zh) * 2019-08-28 2019-12-20 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN112820753A (zh) * 2019-11-15 2021-05-18 京东方科技集团股份有限公司 阵列基板和显示装置
KR20210070457A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 입력 감지 유닛 및 이를 포함한 표시장치
KR20210123454A (ko) * 2020-04-02 2021-10-14 삼성디스플레이 주식회사 입력 감지 장치 및 이를 포함하는 표시 장치
KR20210127297A (ko) 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시장치의 제조 방법
WO2022061523A1 (zh) * 2020-09-22 2022-03-31 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
KR20220120765A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 표시 장치
KR20220125855A (ko) * 2021-03-04 2022-09-15 삼성디스플레이 주식회사 표시 장치
CN113377229B (zh) * 2021-06-08 2023-11-28 武汉天马微电子有限公司 显示面板及显示装置
US20240206271A1 (en) * 2021-10-15 2024-06-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display Substrate and Preparation Method Therefor, and Display Apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6114664B2 (ja) * 2013-08-29 2017-04-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP6133173B2 (ja) * 2013-08-29 2017-05-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
KR102178796B1 (ko) 2014-01-22 2020-11-16 삼성디스플레이 주식회사 표시 장치
KR102289934B1 (ko) * 2014-11-28 2021-08-13 삼성디스플레이 주식회사 터치 감지 센서를 포함하는 표시 장치
CN107452893B (zh) * 2016-05-31 2020-04-14 乐金显示有限公司 有机发光显示装置
KR20180070218A (ko) * 2016-12-16 2018-06-26 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20190103443A1 (en) 2019-04-04
US10903285B2 (en) 2021-01-26
KR20190038719A (ko) 2019-04-09

Similar Documents

Publication Publication Date Title
KR102448435B1 (ko) 입력감지유닛, 입력감지유닛의 제조 방법, 및 입력감지유닛을 구비한 표시장치
KR102503642B1 (ko) 유기 발광 표시 장치
US12035567B2 (en) Display device having anti-reflection layer
KR102604051B1 (ko) 유기발광 표시장치
JP7254463B2 (ja) 表示装置及びその製造方法
KR102668184B1 (ko) 표시 장치
KR102668610B1 (ko) 표시 장치
US11730010B2 (en) Display device with island-shape spacers in non-display area
KR102593535B1 (ko) 표시 장치
KR102644827B1 (ko) 터치 센서 및 이를 구비하는 표시 장치
US11567595B2 (en) Display device
TWI766481B (zh) 包含觸控感測器的有機發光二極體顯示裝置及其製造方法
KR102464455B1 (ko) 표시 장치 및 이의 제조 방법
KR102078175B1 (ko) 표시모듈
KR20210084766A (ko) 표시 장치 및 이의 제조 방법
KR102636503B1 (ko) 표시모듈
US20240114743A1 (en) Display module having increased transmittance and electronic device including the display module
KR20220121964A (ko) 표시 장치
CN219660311U (zh) 显示装置
KR102279385B1 (ko) 표시모듈
CN218831209U (zh) 包括感测电极的显示装置
CN220915670U (zh) 显示面板
US20230171994A1 (en) Light emitting display device
US20230225175A1 (en) Display panel
KR20240049738A (ko) 표시 패널 및 이의 제조 방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right