KR102393191B1 - 포토레지스트를 활용한 수퍼캐패시터의 제조 방법 - Google Patents
포토레지스트를 활용한 수퍼캐패시터의 제조 방법 Download PDFInfo
- Publication number
- KR102393191B1 KR102393191B1 KR1020200109592A KR20200109592A KR102393191B1 KR 102393191 B1 KR102393191 B1 KR 102393191B1 KR 1020200109592 A KR1020200109592 A KR 1020200109592A KR 20200109592 A KR20200109592 A KR 20200109592A KR 102393191 B1 KR102393191 B1 KR 102393191B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- active material
- electrode active
- material layer
- current collector
- Prior art date
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 157
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000007772 electrode material Substances 0.000 claims abstract description 66
- 239000012212 insulator Substances 0.000 claims abstract description 42
- 239000003792 electrolyte Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000011248 coating agent Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000001879 gelation Methods 0.000 abstract description 3
- 238000010294 electrolyte impregnation Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229920003180 amino resin Polymers 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005470 impregnation Methods 0.000 description 2
- KWGKDLIKAYFUFQ-UHFFFAOYSA-M lithium chloride Chemical compound [Li+].[Cl-] KWGKDLIKAYFUFQ-UHFFFAOYSA-M 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000005518 polymer electrolyte Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229920006305 unsaturated polyester Polymers 0.000 description 2
- 238000010146 3D printing Methods 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910009297 Li2S-P2S5 Inorganic materials 0.000 description 1
- 229910009228 Li2S—P2S5 Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
- H01G11/12—Stacked hybrid or EDL capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/22—Electrodes
- H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/54—Electrolytes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electric Double-Layer Capacitors Or The Like (AREA)
Abstract
본 발명의 실시예는 포토레지스트를 활용한 수퍼캐패시터의 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 소형화 및 경량화가 가능하고, 추가적인 구조물 없이 표면 실장이 가능하면서도 전해질의 누액 현상을 방지할 수 있는 포토레지스트를 활용한 수퍼캐패시터의 제조 방법을 제공하는데 있다.
이를 위해 본 발명은 상호간 갭을 갖는 전극 활물질층을 형성하는 전극 활물질층 형성 단계, 상기 전극 활물질층 상에 집전체를 형성하는 집전체 형성 단계; 전극 활물질층 및 집전체 상에 절연체를 형성하는 절연체 형성 단계; 전극 활물질층 사이의 갭에 전해질을 함침하고 겔화하는 전해질 함침/겔화 단계; 전극 활물질층 및 전해질 상에 절연체를 형성하는 절연체 형성 단계를 포함하는 포토레지스트를 활용한 수퍼캐패시터의 제조 방법을 개시한다.
이를 위해 본 발명은 상호간 갭을 갖는 전극 활물질층을 형성하는 전극 활물질층 형성 단계, 상기 전극 활물질층 상에 집전체를 형성하는 집전체 형성 단계; 전극 활물질층 및 집전체 상에 절연체를 형성하는 절연체 형성 단계; 전극 활물질층 사이의 갭에 전해질을 함침하고 겔화하는 전해질 함침/겔화 단계; 전극 활물질층 및 전해질 상에 절연체를 형성하는 절연체 형성 단계를 포함하는 포토레지스트를 활용한 수퍼캐패시터의 제조 방법을 개시한다.
Description
본 발명의 실시예는 포토레지스트를 활용한 수퍼캐패시터의 제조 방법에 관한 것이다.
정보통신 기기와 같은 각종 전자제품에서 안정적인 에너지의 공급은 중요한 요소가 되고 있다. 일반적으로 이러한 기능은 캐패시터(capacitor)에 의해 수행된다. 즉, 캐패시터는 정보통신 기기 및 각종 전자제품의 회로에서 전기를 모았다가 내보내는 기능을 담당하며, 주로 회로 내의 전류를 안정화시키는 역할을 한다.
최근에, 수퍼 캐패시터 또는 전기 이중층 캐패시터(EDLC, Electric Double Layer Capacitor)는 충방전 시간이 짧으면서 출력 밀도가 높은 특성을 가지므로, 종래의 콘덴서와 이차전지가 수용하지 못하는 성능특성 영역을 만족시킬 수 있는 제품으로서 각광을 받고 있다.
일반적으로, 전기 이중층 캐패시터(EDLC)는 에너지 밀도, 출력 밀도 및 사이클 특성에서 콘덴서와 이차전지의 중간적인 특성을 갖는 것으로 이해될 수 있다.
간단히 설명하면, EDLC의 특징은, ① 과충전 / 과방전을 일으키지 않기 때문에 전기회로가 단순화되고, 제품 가격을 인하하는 요인을 제공하고, ② 전압으로부터 잔류용량의 파악이 가능하며, ③ 광범위의 내구온도특성(-30℃ ~ +90℃)을 나타내며, ④ 친환경적 재료로 구성되어 있는 등의 콘덴서나 이차전지에 없는 장점을 가지고 있다.
특히, EDLC는 휴대전화 또는 AV, 카메라와 같은 가전제품의 백업용 전원으로 활용되고 있으며, 향후에, 무정전 전원장치(UPS), HEV/FCEV 분야 등이 주된 활용분야가 될 것으로 예상된다. 특히, 자동차 수명과 같은 사이클 라이프(cycle life)와 고출력 특성으로 인해 자동차의 가속, 시동용 전원으로서 활용되는 방안도 연구되고 있다.
이러한 EDLC는 다공성 전극과 같이 표면적이 상대적으로 큰 전극(electrode), 전해질(electrolyte), 집전체(current collector), 분리막(separator)을 포함한 기본적인 구조를 가지며, 단위 셀 전극의 양단에 수 볼트의 전압을 가해 전해질 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 전기 화학적 메카니즘을 작동원리로 한다.
이러한 전기 이중층 캐패시터는 회로 기판에 표면 실장하기 위해서 브라킷(bracket)을 전기 이중층 캐패시터의 상하면에 용접하여 회로 기판에 실장될 수 있는 구조를 갖는다. 하지만, 이러한 구조의 전기 이중층 캐패시터는 표면 실장을 위해 필요한 추가 구조물에 의해 두꺼워질 수 있다. 또한, 칩에 외형 케이스 구조물이 사용될 경우에, 후속 공정(에이징, 솔더링 리플로우 등)에서 외형 케이스 구조물의 취약부분으로부터 전해질이 액출되는 문제로 인해 칩형 EDLC의 제품의 신뢰성과 수명이 쉽게 저하되는 문제가 있을 수 있다.
이러한 발명의 배경이 되는 기술에 개시된 상술한 정보는 본 발명의 배경에 대한 이해도를 향상시키기 위한 것뿐이며, 따라서 종래 기술을 구성하지 않는 정보를 포함할 수도 있다.
본 발명의 실시예에 따른 해결하고자 하는 과제는 소형화 및 경량화가 가능하고, 추가적인 구조물 없이 표면 실장이 가능하면서도 전해질의 누액 현상을 방지할 수 있는 포토레지스트를 활용한 수퍼캐패시터의 제조 방법을 제공하는데 있다.
본 발명의 실시예에 따른 포토레지스트를 활용한 수퍼캐패시터의 제조 방법은 작업용 기판 상에 제1포토레지스트를 도포, 노광 및 현상한 후 상기 작업용 기판 상에 전극 활물질층을 형성하는 전극 활물질층 형성 단계; 상기 작업용 기판 및 상기 전극 활물질층 상에 제2포토레지스트를 도포, 노광 및 현상한 후 상기 전극 활물질층 및 상기 제2포토레지스트 상에 금속층을 형성하는 금속층 형성 단계; 상기 금속층 상에 제3포토레지스트를 도포, 노광 및 현상한 후 상기 금속층의 일부를 에칭하여 집전체를 형성하는 집전체 형성 단계; 상기 전극 활물질층, 상기 제2포토레지스트 및 상기 집전체 상에 제4포토레지스트를 도포, 노광 및 현상한 후 상기 전극 활물질층, 상기 제2포토레지스트, 상기 집전체 및 상기 제4포토레지스트 상에 제2절연체를 형성하는 제2절연체 형성 단계; 상기 작업용 기판 및 상기 제2포토레지스트를 제거하는 작업용 기판 및 제2포토레지스트 제거 단계; 상기 제2절연체와 상기 전극 활물질층 사이의 갭에 전해질을 함침하고 겔화하는 전해질함침 및 겔화 단계; 및 상기 전극 활물질층 및 상기 전해질 상에 제1절연체를 도포하는 제1절연체 도포 단계를 포함할 수 있다.
상기 전극 활물질층 형성 단계는 상기 작업용 기판을 준비하는 작업용 기판 준비 단계; 상기 작업용 기판 상에 상기 제1포토레지스트를 도포하는 제1포토레지스트 도포 단계; 제1포토 마스크를 이용하여 상기 제1포토레지스트를 노광하는 노광 단계; 상기 제1포토레지스트를 현상하여 제1포토레지스트 패턴을 형성하는 현상 단계; 상기 작업용 기판 및 상기 제1포토레지스트 패턴 상에 상기 전극 활물질층을 도포하는 전극 활물질층 도포 단계; 및 상기 제1포토레지스트 패턴을 제거하여, 상기 제1포토레지스트 패턴 사이의 상기 전극 활물질층을 잔존시키고 상기 제1포토레지스트 패턴 상의 상기 전극 활물질층을 제거하는 리프트 오프 단계를 포함한다.
상기 금속층 형성 단계는 상기 작업용 기판 및 상기 전극 활물질층 상에 상기 제2포토레지스트를 도포하는 제2포토레지스트 도포 단계; 제2포토 마스크를 이용하여 상기 제2포토레지스트를 노광하는 노광 단계; 상기 제2포토레지스트를 현상하여 상기 전극 활물질층 사이의 갭 상에 제2포토레지스트 패턴이 잔존하도록 하는 현상 단계; 및 상기 전극 활물질층 및 상기 제2포토레지스트 패턴 상에 상기 금속층을 증착하는 금속층 증착 단계를 포함한다.
상기 집전체 형성 단계는 상기 금속층 상에 상기 제3포토레지스트를 도포하는 제3포토레지스트 도포 단계; 제3포토 마스크를 이용하여 상기 제3포토레지스트를 노광하는 노광 단계; 상기 제3포토레지스트를 현상하여 제3포토레지스트 패턴을 형성하는 현상 단계; 상기 제3포토레지스트 패턴을 이용하여 상기 금속층의 일부를 에칭함으로써 상기 집전체를 형성하는 집전체 형성 단계; 및 상기 집전체 상의 상기 제3포토레지스트 패턴을 제거하는 제3포토레지스트 패턴 제거 단계를 포함한다.
상기 제2절연체 형성 단계는 상기 전극 활물질, 상기 제2포토레지스트 패턴 및 상기 집전체 상에 상기 제4포토레지스트를 도포하는 제4포토레지스트 도포 단계; 제4포토 마스크를 이용하여 상기 제4포토레지스트를 노광하는 노광 단계; 상기 제4포토레지스트를 현상하여 상기 집전체 상의 일부 영역에 제4포토레지스트 패턴이 잔존하도록 하는 현상 단계; 및 상기 전극 활물질층, 상기 제2포토레지스트, 상기 집전체 및 상기 제4포토레지스트 패턴을 상기 제2절연체로 덮는 제2절연체 도포 단계를 포함한다.
상기 제2절연체 형성 단계 이후, 상기 작업용 기판 및 제2포토레지스트 제거 단계 이전에, 상기 집전체 상의 일부 영역에 형성된 상기 제4포토레지스트 패턴을 제거하여 상기 집전체 상의 일부 영역이 상기 제2절연체를 통하여 노출되도록 하는 리프트 오프 단계를 더 포함한다.
상기 제2절연체를 통해 노출된 상기 집전체 상의 일부 영역에 본딩 패드를 형성하는 본딩 패드 형성 단계를 더 포함한다.
본 발명의 실시예에 따른 수퍼캐패시터 패키지 제조 방법은 상술한 수퍼캐패시터와, 서브스트레이트 및 덮개를 제공하는 수퍼캐패시터, 서브스트레이트 및 덮개 제공 단계; 상기 서브스트레이트 상에 상기 수퍼캐패시터를 마운트하는 마운트 단계; 상기 수퍼캐패시터와 상기 서브스트레이트를 상호 접속 부재로 본딩하는 본딩 단계; 및 상기 서브스트레이트를 덮개로 덮는 케이싱 단계를 포함한다.
상기 전극 활물질층 형성 단계는 상기 작업용 기판을 준비하는 작업용 기판 준비 단계; 상기 작업용 기판 상에 상기 제1포토레지스트를 도포하는 제1포토레지스트 도포 단계; 제1포토 마스크를 이용하여 상기 제1포토레지스트를 노광하는 노광 단계; 상기 제1포토레지스트를 현상하여 제1포토레지스트 패턴을 형성하는 현상 단계; 상기 작업용 기판 및 상기 제1포토레지스트 패턴 상에 상기 전극 활물질층을 도포하는 전극 활물질층 도포 단계; 및 상기 제1포토레지스트 패턴을 제거하여, 상기 제1포토레지스트 패턴 사이의 상기 전극 활물질층을 잔존시키고 상기 제1포토레지스트 패턴 상의 상기 전극 활물질층을 제거하는 리프트 오프 단계를 포함한다.
상기 금속층 형성 단계는 상기 작업용 기판 및 상기 전극 활물질층 상에 상기 제2포토레지스트를 도포하는 제2포토레지스트 도포 단계; 제2포토 마스크를 이용하여 상기 제2포토레지스트를 노광하는 노광 단계; 상기 제2포토레지스트를 현상하여 상기 전극 활물질층 사이의 갭 상에 제2포토레지스트 패턴이 잔존하도록 하는 현상 단계; 및 상기 전극 활물질층 및 상기 제2포토레지스트 패턴 상에 상기 금속층을 증착하는 금속층 증착 단계를 포함한다.
상기 집전체 형성 단계는 상기 금속층 상에 상기 제3포토레지스트를 도포하는 제3포토레지스트 도포 단계; 제3포토 마스크를 이용하여 상기 제3포토레지스트를 노광하는 노광 단계; 상기 제3포토레지스트를 현상하여 제3포토레지스트 패턴을 형성하는 현상 단계; 상기 제3포토레지스트 패턴을 이용하여 상기 금속층의 일부를 에칭함으로써 상기 집전체를 형성하는 집전체 형성 단계; 및 상기 집전체 상의 상기 제3포토레지스트 패턴을 제거하는 제3포토레지스트 패턴 제거 단계를 포함한다.
상기 제2절연체 형성 단계는 상기 전극 활물질, 상기 제2포토레지스트 패턴 및 상기 집전체 상에 상기 제4포토레지스트를 도포하는 제4포토레지스트 도포 단계; 제4포토 마스크를 이용하여 상기 제4포토레지스트를 노광하는 노광 단계; 상기 제4포토레지스트를 현상하여 상기 집전체 상의 일부 영역에 제4포토레지스트 패턴이 잔존하도록 하는 현상 단계; 및 상기 전극 활물질층, 상기 제2포토레지스트, 상기 집전체 및 상기 제4포토레지스트 패턴을 상기 제2절연체로 덮는 제2절연체 도포 단계를 포함한다.
상기 제2절연체 형성 단계 이후, 상기 작업용 기판 및 제2포토레지스트 제거 단계 이전에, 상기 집전체 상의 일부 영역에 형성된 상기 제4포토레지스트 패턴을 제거하여 상기 집전체 상의 일부 영역이 상기 제2절연체를 통하여 노출되도록 하는 리프트 오프 단계를 더 포함한다.
상기 제2절연체를 통해 노출된 상기 집전체 상의 일부 영역에 본딩 패드를 형성하는 본딩 패드 형성 단계를 더 포함한다.
본 발명의 실시예에 따른 수퍼캐패시터 패키지 제조 방법은 상술한 수퍼캐패시터와, 서브스트레이트 및 덮개를 제공하는 수퍼캐패시터, 서브스트레이트 및 덮개 제공 단계; 상기 서브스트레이트 상에 상기 수퍼캐패시터를 마운트하는 마운트 단계; 상기 수퍼캐패시터와 상기 서브스트레이트를 상호 접속 부재로 본딩하는 본딩 단계; 및 상기 서브스트레이트를 덮개로 덮는 케이싱 단계를 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 실시예는 소형화 및 경량화가 가능하고, 추가적인 구조물 없이 표면 실장이 가능하면서도 전해질의 누액 현상을 방지할 수 있는 포토레지스트를 활용한 수퍼캐패시터의 제조 방법을 제공한다.
도 1 내지 도 26은 본 발명의 실시예에 따른 포토레지스트를 활용한 수퍼캐패시터의 제조 방법을 도시한 단면도이다.
도 27 내지 도 31은 본 발명의 실시예에 따른 포토레지스트를 활용한 수퍼캐패시터 패키지의 제조 방법을 도시한 단면도이다.
도 27 내지 도 31은 본 발명의 실시예에 따른 포토레지스트를 활용한 수퍼캐패시터 패키지의 제조 방법을 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise, include)" 및/또는 "포함하는(comprising, including)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
"하부(beneath)", "아래(below)", "낮은(lower)", "상부(above)", "위(upper)"와 같은 공간에 관련된 용어가 도면에 도시된 한 요소 또는 특징과 다른 요소 또는 특징의 용이한 이해를 위해 이용될 수 있다. 이러한 공간에 관련된 용어는 본 발명의 다양한 공정 상태 또는 사용 상태에 따라 본 발명의 용이한 이해를 위한 것이며, 본 발명을 한정하기 위한 것은 아니다. 예를 들어, 도면의 요소 또는 특징이 뒤집어지면, "하부" 또는 "아래"로 설명된 요소 또는 특징은 "상부" 또는 "위에"로 된다. 따라서, "하부"는 "상부" 또는 "아래"를 포괄하는 개념이다.
도 1 내지 도 26은 본 발명의 실시예에 따른 포토레지스트를 활용한 수퍼캐패시터의 제조 방법을 도시한 단면도이다.
도 1 내지 도 26에 도시된 바와 같이, 본 발명의 실시예에 따른 포토레지스트를 활용한 수퍼캐패시터(100)의 제조 방법은 작업용 기판(1) 준비 단계; 제1포토레지스트(10) 도포 단계; 노광 단계; 현상 단계; 전극 활물질층(120) 도포 단계; 리프트 오프 단계; 제2포토레지스트(20) 도포 단계; 노광 단계; 현상 단계; 금속층(140') 증착 단계; 제3포토레지스트(30) 도포 단계; 노광 단계; 현상 단계; 금속층(140') 에칭 단계; 제3포토레지스트(30) 제거 단계; 제4포토레지스트(40) 도포 단계; 노광 단계; 현상 단계; 제2절연체(150) 도포 단계; 리프트 오프 단계; 작업용 기판(1) 제거 단계; 플립 단계; 제2포토레지스트(20) 제거 단계; 전해질(130) 함침 및 겔화 단계; 제1절연체(110) 도포 단계; 본딩 패드(141a) 형성 단계를 포함할 수 있다.
도 1에 도시된 바와 같이, 작업용 기판(1) 준비 단계에서는, 대략 평평한 상면과, 상면의 반대면으로서 대략 평평한 하면을 갖는 작업용 기판(1)을 준비한다. 일부 예들에서, 작업용 기판(1)은 당업자들에게 주지된 재료를 포함할 수 있다. 일부 예들에서, 작업용 기판(1)은 글래스, 세라믹, 금속, 플라스틱, 유전체 등을 포함할 수 있다.
도 2에 도시된 바와 같이, 제1포토레지스트(10) 도포 단계에서는, 작업용 기판(1) 상에 제1포토레지스트(10)(예를 들면, 네거티브)를 도포한다.
도 3에 도시된 바와 같이, 노광 단계에서는, 패턴을 갖는 제1포토 마스크(11)를 이용하여 제1포토레지스트(10)를 노광한다.
도 4에 도시된 바와 같이, 현상 단계에서는, 제1포토레지스트(10)를 현상하여 작업용 기판(1) 상에 제1포토레지스트(10) 패턴을 형성한다.
도 5에 도시된 바와 같이, 전극 활물질층(120) 도포 단계에서는, 작업용 기판(1) 및 제1포토레지스트(10) 패턴 상에 전극 활물질층(120)을 도포한다. 일부 예들에서, 전극 활물질층(120)은 당업자에게 알려진 재료를 포함할 수 있다. 일부 예들에서, 전극 활물질층(120)은 탄소분말, 도전분말, 바인더 및 용매를 포함할 수 있다.
도 6에 도시된 바와 같이, 리프트 오프 단계에서는, 제1포토레지스트(10) 패턴을 제거하여, 제1포토레지스트(10) 패턴 사이의 전극 활물질층(120)을 잔존시키고 제1포토레지스트(10) 패턴 상의 전극 활물질층(120)을 제거한다. 이에 따라, 전극 활물질층(120) 사이에 갭이 마련될 수 있다.
도 7에 도시된 바와 같이, 제2포토레지스트(20)(예를 들면, 네거티브) 도포 단계에서는, 작업용 기판(1) 및 전극 활물질층(120) 상에 제2포토레지스트(20)를 도포한다.
도 8에 도시된 바와 같이, 노광 단계에서는, 패턴을 갖는 제2포토 마스크(21)를 이용하여 제2포토레지스트(20)를 노광한다.
도 9에 도시된 바와 같이, 현상 단계에서는, 제2포토레지스트(20)를 현상하여 전극 활물질층(120) 사이의 갭 상에 제2포토레지스트(20) 패턴이 잔존하도록 한다.
도 10에 도시된 바와 같이, 금속층(140') 증착 단계에서는, 전극 활물질층(120) 및 제2포토레지스트(20) 상에 금속층(140')을 증착한다. 일부 예들에서, 금속층(140')은 당업자에게 알려진 재료를 포함할 수 있다. 일부 예들에서, 금속층(140')은 알루미늄, 구리, 은, 금, 팔라듐, 니켈 및/또는 크롬 등을 포함할 수 있다.
도 11에 도시된 바와 같이, 제3포토레지스트(30)(예를 들면, 포지티브) 도포 단계에서는, 금속층(140') 상에 제3포토레지스트(30)를 도포한다.
도 12에 도시된 바와 같이, 노광 단계에서는, 패턴을 갖는 제3포토 마스크(31)를 이용하여 제3포토레지스트(30)를 노광한다.
도 13에 도시된 바와 같이, 현상 단계에서는, 제3포토레지스트(30)를 현상하여 금속층(140') 상에 제3포토레지스트(30) 패턴을 형성한다.
도 14에 도시된 바와 같이, 금속층(140') 에칭 단계에서는, 금속층(140') 상의 제3포토레지스트(30) 패턴을 마스크로 이용하여 금속층(140')을 에칭함으로써 집전체(140)를 형성한다.
도 15에 도시된 바와 같이, 제3포토레지스트(30) 제거 단계에서는, 집전체(140) 상의 제3포토레지스트(30)를 제거한다.
도 16에 도시된 바와 같이, 제4포토레지스트(40)(예를 들면, 포지티브) 도포 단계에서는, 전극 활물질층(120), 전극 활물질층(120)의 갭 사이의 제2포토레지스트(20) 및 집전체(140) 상에 제4포토레지스트(40)를 도포한다.
도 17에 도시된 바와 같이, 노광 단계에서는, 패턴을 갖는 제4포토 마스크(41)를 이용하여 제4포토레지스트(40)를 노광한다.
도 18에 도시된 바와 같이, 현상 단계에서는, 제4포토레지스트(40)를 현상하여 집전체(140) 상의 일부 영역에 제4포토레지스트(40) 패턴이 잔존하도록 한다.
도 19에 도시된 바와 같이, 제2절연체(150) 도포 단계에서는, 전극 활물질층(120), 전극 활물질층(120)의 갭 사이의 제2포토레지스트(20), 집전체(140) 및 집전체(140) 상의 일부 영역에 형성된 제4포토레지스트(40) 패턴에 제2절연체(150)를 도포한다. 일부 예들에서, 제2절연체(150)는 당업자들에게 주지된 재료를 포함할 수 있다. 일부 예들에서, 제2절연체(150)는 고무, 페놀수지, 아미노수지, 불포화 폴리에스테르, 에폭시수지, 폴리이미드 또는 실리콘 수지를 포함할 수 있다.
도 20에 도시된 바와 같이, 리프트 오프 단계에서는, 집전체(140) 상의 일부 영역에 형성된 제4포토레지스트(40) 패턴을 제거하여 집전체(140) 상의 일부 영역이 제2절연체(150)를 통하여 노출되도록 한다.
도 21에 도시된 바와 같이, 작업용 기판(1) 제거 단계에서는, 전극 활물질층(120) 및 전극 활물질층(120) 사이의 제2포토레지스트(20)로부터 작업용 기판(1)을 제거한다.
도 22에 도시된 바와 같이, 플립 단계에서는, 현재까지 완성된 기재를 뒤집는다.
도 23에 도시된 바와 같이, 제2포토레지스트(20) 제거 단계에서는, 전극 활물질층(120)의 갭 사이에 잔존하는 제2포토레지스트(20)를 제거한다.
도 24에 도시된 바와 같이, 전해질(130) 함침 및 겔화 단계에서는, 제2포토레지스트(20)가 제거되어 형성된 제2절연체(150)와 전극 활물질층(120) 사이의 갭에 전해질(130)을 함침하고 겔화한다. 일부 예들에서, 전해질(130)은 당업자에게 주지된 재료를 포함한다. 일부 예들에서, 전해질(130)은 PEO/LiCl과 같은 드라이 폴리머 전해질(130), PVA/H2SO4+H2O와 같은 겔 폴리머 전해질(130) 또는 Li2S-P2S5와 같은 무기 전해질(130)을 포함하는 고체 상태 또는 쿼시-고체 상태 전해질(130)을 포함할 수 있다.
도 25에 도시된 바와 같이, 제1절연체(110) 도포 단계에서는, 전극 활물질층(120) 및 전해질(130) 상에 절연체를 도포한다. 일부 예들에서, 제1절연체(110)는 당업자들에게 주지된 재료를 포함할 수 있다. 일부 예들에서, 제1절연체(110)는 고무, 페놀수지, 아미노수지, 불포화 폴리에스테르, 에폭시수지, 폴리이미드 또는 실리콘 수지를 포함할 수 있다.
도 26에 도시된 바와 같이, 본딩 패드(141a) 형성 단계에서는, 기재를 뒤집어서 제2절연체(150)를 통해 노출된 집전체(140) 상의 일부 영역에 본딩 패드(141a)를 형성한다. 일부 예들에서, 본딩 패드(141a)는 당업자에게 알려진 재료를 포함할 수 있다. 일부 예들에서, 본딩 패드(141a)는 알루미늄, 구리, 은, 금, 팔라듐, 니켈 및/또는 크롬 등을 포함할 수 있다.
이와 같이 하여, 칩 타입 수퍼캐패시터(100)가 완성될 수 있으며, 이는 매트릭스 또는 스트립 형태로 형성될 경우, 소잉/싱귤레이션 공정을 통해 낱개의 칩 타입 수퍼캐패시터(100)로 분리될 수 있다.
여기서, 본 발명의 쉬운 이해를 위해 본 발명의 제조 방법을 단순하게 설명하였지만, 수퍼캐패시터(100)로서 동작하기 위해, 당연히 한쌍의 전극 활물질층(120), 한쌍의 집전체(140), 한쌍의 본딩 패드(141a)가 구비되고, 또한 한쌍의 전극 활물질층(120)의 사이에 전해질(130)이 구비됨을 당업자라면 이해할 것이다.
또한, 일부 예들에서, 제1포토레지스트(10), 제2포토레지스트(20), 제3포토레지스트(30), 제4포토레지스트(40), 전극 활물질층(120), 집전체(140), 제2절연체(150), 전해질(130), 제1절연체(110) 및 본딩 패드(141a)중 적어도 하나는 스프레이, 인쇄, 3차원 프린팅, CVD, PVD, 아크, 스퍼터, 진공증착 또는 도금 방식으로 형성될 수 있다.
도 27 내지 도 31은 본 발명의 실시예에 따른 포토레지스트를 활용한 수퍼캐패시터 패키지(200)의 제조 방법을 도시한 단면도이다.
도 27 내지 도 31에 도시된 바와 같이, 본 발명의 실시예에 따른 포토레지스트를 활용한 수퍼캐패시터 패키지(200)의 제조 방법은 칩 타입 수퍼캐패시터(100), 서브스트레이트(210) 및 덮개(230) 제공 단계; 칩 마운트 단계; 본딩 단계; 및 케이싱 단계를 포함할 수 있다.
도 27 및 도 28에 도시된 바와 같이, 칩 타입 수퍼캐패시터(100), 서브스트레이트(210) 및 덮개(230) 제공 단계에서는, 상술한 칩 타입 수퍼캐패시터(100), 도전성 단자(211,212) 및 세라믹 유전체(210a)로 이루어진 세라믹 서브스트레이트(210) 및 덮개(230)를 각각 제공한다.
도 29에 도시된 바와 같이, 칩 마운트 단계에서는, 세라믹 서브스트레이트(210) 상에 칩 타입 수퍼캐패시터(100)를 마운트한다.
도 30에 도시된 바와 같이, 본딩 단계에서는, 칩 타입 수퍼캐패시터(100)와 세라믹 서브스트레이트(210)를 상호 접속 부재(221,222)로 본딩한다.
도 31에 도시된 바와 같이, 케이싱 단계에서는, 세라믹 서브스트레이트(210)를 덮개(230)로 덮는다.
이와 같이 하여, 칩 타입 수퍼캐패시터 패키지(200)가 완성될 수 있으며, 이는 매트릭스 또는 스트립 형태로 형성될 경우, 소잉/싱귤레이션 공정을 통해 낱개의 칩 타입 수퍼캐패시터 패키지(200)로 분리될 수 있다.
이상에서 설명한 것은 본 발명에 따른 포토레지스트를 활용한 수퍼캐패시터의 제조 방법 및 수퍼캐패시터 패키지의 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100; 수퍼캐패시터 1; 작업용 기판
10; 제1포토레지스트 11; 제1포토 마스크
20; 제2포토레지스트 21; 제2포토 마스크
30; 제2포토레지스트 31; 제1포토 마스크
40; 제4포토레지스트 41; 제4포토 마스크
110; 제1절연체 120; 전극 활물질층
130; 전해질 140'; 금속층
140; 집전체 150; 제2절연체
200; 수퍼캐패시터 패키지 210; 서브스트레이트
210a; 유전체 211; 제1도전성 단자
212; 제2도전성 단자 221; 제1상호 접속 부재
222; 제2상호 접속 부재 230; 덮개
10; 제1포토레지스트 11; 제1포토 마스크
20; 제2포토레지스트 21; 제2포토 마스크
30; 제2포토레지스트 31; 제1포토 마스크
40; 제4포토레지스트 41; 제4포토 마스크
110; 제1절연체 120; 전극 활물질층
130; 전해질 140'; 금속층
140; 집전체 150; 제2절연체
200; 수퍼캐패시터 패키지 210; 서브스트레이트
210a; 유전체 211; 제1도전성 단자
212; 제2도전성 단자 221; 제1상호 접속 부재
222; 제2상호 접속 부재 230; 덮개
Claims (8)
- 작업용 기판 상에 제1포토레지스트를 도포, 노광 및 현상한 후 상기 작업용 기판 상에 전극 활물질층을 형성하는 전극 활물질층 형성 단계;
상기 작업용 기판 및 상기 전극 활물질층 상에 제2포토레지스트를 도포, 노광 및 현상한 후 상기 전극 활물질층 및 상기 제2포토레지스트 상에 금속층을 형성하는 금속층 형성 단계;
상기 금속층 상에 제3포토레지스트를 도포, 노광 및 현상한 후 상기 금속층의 일부를 에칭하여 집전체를 형성하는 집전체 형성 단계;
상기 전극 활물질층, 상기 제2포토레지스트 및 상기 집전체 상에 제4포토레지스트를 도포, 노광 및 현상한 후 상기 전극 활물질층, 상기 제2포토레지스트, 상기 집전체 및 상기 제4포토레지스트 상에 제2절연체를 형성하는 제2절연체 형성 단계;
상기 작업용 기판 및 상기 제2포토레지스트를 제거하는 작업용 기판 및 제2포토레지스트 제거 단계;
상기 제2절연체와 상기 전극 활물질층 사이의 갭에 전해질을 함침하고 겔화하는 전해질함침 및 겔화 단계; 및
상기 전극 활물질층 및 상기 전해질 상에 제1절연체를 도포하는 제1절연체 도포 단계를 포함하는, 포토레지스트를 활용한 수퍼캐패시터의 제조 방법. - 제1항에 있어서,
상기 전극 활물질층 형성 단계는
상기 작업용 기판을 준비하는 작업용 기판 준비 단계;
상기 작업용 기판 상에 상기 제1포토레지스트를 도포하는 제1포토레지스트 도포 단계;
제1포토 마스크를 이용하여 상기 제1포토레지스트를 노광하는 노광 단계;
상기 제1포토레지스트를 현상하여 제1포토레지스트 패턴을 형성하는 현상 단계;
상기 작업용 기판 및 상기 제1포토레지스트 패턴 상에 상기 전극 활물질층을 도포하는 전극 활물질층 도포 단계; 및
상기 제1포토레지스트 패턴을 제거하여, 상기 제1포토레지스트 패턴 사이의 상기 전극 활물질층을 잔존시키고 상기 제1포토레지스트 패턴 상의 상기 전극 활물질층을 제거하는 리프트 오프 단계를 포함하는, 포토레지스트를 활용한 수퍼캐패시터의 제조 방법. - 제2항에 있어서,
상기 금속층 형성 단계는
상기 작업용 기판 및 상기 전극 활물질층 상에 상기 제2포토레지스트를 도포하는 제2포토레지스트 도포 단계;
제2포토 마스크를 이용하여 상기 제2포토레지스트를 노광하는 노광 단계;
상기 제2포토레지스트를 현상하여 상기 전극 활물질층 사이의 갭 상에 제2포토레지스트 패턴이 잔존하도록 하는 현상 단계; 및
상기 전극 활물질층 및 상기 제2포토레지스트 패턴 상에 상기 금속층을 증착하는 금속층 증착 단계를 포함하는, 포토레지스트를 활용한 수퍼캐패시터의 제조 방법. - 제3항에 있어서,
상기 집전체 형성 단계는
상기 금속층 상에 상기 제3포토레지스트를 도포하는 제3포토레지스트 도포 단계;
제3포토 마스크를 이용하여 상기 제3포토레지스트를 노광하는 노광 단계;
상기 제3포토레지스트를 현상하여 제3포토레지스트 패턴을 형성하는 현상 단계;
상기 제3포토레지스트 패턴을 이용하여 상기 금속층의 일부를 에칭함으로써 상기 집전체를 형성하는 집전체 형성 단계; 및
상기 집전체 상의 상기 제3포토레지스트 패턴을 제거하는 제3포토레지스트 패턴 제거 단계를 포함하는, 포토레지스트를 활용한 수퍼캐패시터의 제조 방법. - 제4항에 있어서,
상기 제2절연체 형성 단계는
상기 전극 활물질, 상기 제2포토레지스트 패턴 및 상기 집전체 상에 상기 제4포토레지스트를 도포하는 제4포토레지스트 도포 단계;
제4포토 마스크를 이용하여 상기 제4포토레지스트를 노광하는 노광 단계;
상기 제4포토레지스트를 현상하여 상기 집전체 상의 일부 영역에 제4포토레지스트 패턴이 잔존하도록 하는 현상 단계; 및
상기 전극 활물질층, 상기 제2포토레지스트, 상기 집전체 및 상기 제4포토레지스트 패턴을 상기 제2절연체로 덮는 제2절연체 도포 단계를 포함하는, 포토레지스트를 활용한 수퍼캐패시터의 제조 방법. - 제5항에 있어서,
상기 제2절연체 형성 단계 이후, 상기 작업용 기판 및 제2포토레지스트 제거 단계 이전에,
상기 집전체 상의 일부 영역에 형성된 상기 제4포토레지스트 패턴을 제거하여 상기 집전체 상의 일부 영역이 상기 제2절연체를 통하여 노출되도록 하는 리프트 오프 단계를 더 포함하는, 포토레지스트를 활용한 수퍼캐패시터의 제조 방법. - 제6항에 있어서,
상기 제2절연체를 통해 노출된 상기 집전체 상의 일부 영역에 본딩 패드를 형성하는 본딩 패드 형성 단계를 더 포함하는, 포토레지스트를 활용한 수퍼캐패시터의 제조 방법. - 제1항에 기재된 수퍼캐패시터와, 서브스트레이트 및 덮개를 제공하는 수퍼캐패시터, 서브스트레이트 및 덮개 제공 단계;
상기 서브스트레이트 상에 상기 수퍼캐패시터를 마운트하는 마운트 단계;
상기 수퍼캐패시터와 상기 서브스트레이트를 상호 접속 부재로 본딩하는 본딩 단계; 및
상기 서브스트레이트를 덮개로 덮는 케이싱 단계를 포함하는, 수퍼캐패시터 패키지 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20190107551 | 2019-08-30 | ||
| KR1020190107551 | 2019-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210027194A KR20210027194A (ko) | 2021-03-10 |
| KR102393191B1 true KR102393191B1 (ko) | 2022-05-02 |
Family
ID=75148661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200109592A KR102393191B1 (ko) | 2019-08-30 | 2020-08-28 | 포토레지스트를 활용한 수퍼캐패시터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102393191B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214663A (ja) | 2002-12-26 | 2004-07-29 | Samsung Electronics Co Ltd | 金属電極を有するキャパシター製造方法 |
| JP5804087B2 (ja) | 2011-12-27 | 2015-11-04 | 株式会社村田製作所 | 蓄電デバイス及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063078A (ko) * | 1999-12-21 | 2001-07-09 | 박종섭 | 캐패시터의 제조방법 |
| KR100528072B1 (ko) * | 2003-09-24 | 2005-11-15 | 동부아남반도체 주식회사 | 캐패시터 제조방법 |
-
2020
- 2020-08-28 KR KR1020200109592A patent/KR102393191B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214663A (ja) | 2002-12-26 | 2004-07-29 | Samsung Electronics Co Ltd | 金属電極を有するキャパシター製造方法 |
| JP5804087B2 (ja) | 2011-12-27 | 2015-11-04 | 株式会社村田製作所 | 蓄電デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210027194A (ko) | 2021-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4436121B2 (ja) | 蓄電素子および蓄電素子の製造方法 | |
| JP3341886B2 (ja) | 分極性電極、その製造方法、及びその分極性電極を用いた電気二重層コンデンサ | |
| WO2016137807A1 (en) | Methods and devices associated with bonding of solid-state lithium batteries | |
| KR20040100991A (ko) | 전기 이중층 커패시터 및 전기 이중층 커패시터 적층체 | |
| KR101148126B1 (ko) | 슈퍼 커패시터 및 그 제조 방법 | |
| KR102393191B1 (ko) | 포토레지스트를 활용한 수퍼캐패시터의 제조 방법 | |
| US20110188169A1 (en) | Electric double layer capacitor cell, electric double layer capacitor package having the same, and methods of manufacturing the same | |
| JPH1154387A (ja) | チップ型電気二重層キャパシタ | |
| KR102393190B1 (ko) | 칩 타입 수퍼캐패시터 | |
| JP4044295B2 (ja) | 電池及び電気二重層コンデンサ並びにそれらの製造方法 | |
| JP2009188395A (ja) | 電気化学キャパシタの製造方法およびこれにより製造された電気化学キャパシタ | |
| CN211125803U (zh) | 蓄电装置及蓄电装置组结构 | |
| KR101067158B1 (ko) | 칩형 전기이중층 커패시터와 칩형 전기이중층 커패시터의 제조방법 | |
| US20100112438A1 (en) | Energy cell package | |
| US20130194722A1 (en) | Supercapacitor module and fabrication method thereof | |
| KR20140086135A (ko) | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 | |
| KR101297091B1 (ko) | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 | |
| KR20140077522A (ko) | 슈퍼 커패시터 및 이의 제조방법 | |
| KR101624861B1 (ko) | 유연 박막형 슈퍼커패시터를 이용한 모바일 단말용 플래시 모듈 및 이를 구비한 모바일 단말 | |
| KR101546043B1 (ko) | 슈퍼커패시터 및 그 제조방법 | |
| KR101306600B1 (ko) | 표면 실장형 슈퍼 커패시터의 제조 방법 | |
| US20230122858A1 (en) | Method of Embedding a Multi-Layer Lithium Ion Battery on a Flexible Printed Circuit Board | |
| EP3712982A1 (en) | Electronic device | |
| KR20100100482A (ko) | 슈퍼커패시터 및 그 제조방법 | |
| CN107705997B (zh) | 一种超级电容器的元件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |