KR102141578B1 - Thin Film Transistor Having Oxide Semiconductor And Method For Manufacturing The Same - Google Patents

Thin Film Transistor Having Oxide Semiconductor And Method For Manufacturing The Same Download PDF

Info

Publication number
KR102141578B1
KR102141578B1 KR1020130106686A KR20130106686A KR102141578B1 KR 102141578 B1 KR102141578 B1 KR 102141578B1 KR 1020130106686 A KR1020130106686 A KR 1020130106686A KR 20130106686 A KR20130106686 A KR 20130106686A KR 102141578 B1 KR102141578 B1 KR 102141578B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
active layer
intermediate layer
thin film
film transistor
Prior art date
Application number
KR1020130106686A
Other languages
Korean (ko)
Other versions
KR20150028060A (en
Inventor
지광환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130106686A priority Critical patent/KR102141578B1/en
Publication of KR20150028060A publication Critical patent/KR20150028060A/en
Application granted granted Critical
Publication of KR102141578B1 publication Critical patent/KR102141578B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 반도체 박막 트랜지스터와 그 제조 방법에 관한 것으로, 이 산화물 반도체 박막 트랜지스터는 활성층에 매립된 중간층을 포함한다. 상기 중간층은 상기 산화물 반도체 보다 전도도가 높다. The present invention relates to an oxide semiconductor thin film transistor and a method for manufacturing the oxide semiconductor thin film transistor, which includes an intermediate layer embedded in an active layer. The intermediate layer has a higher conductivity than the oxide semiconductor.

Description

산화물 반도체 박막 트랜지스터와 그 제조 방법{Thin Film Transistor Having Oxide Semiconductor And Method For Manufacturing The Same}Oxide semiconductor thin film transistor and its manufacturing method{Thin Film Transistor Having Oxide Semiconductor And Method For Manufacturing The Same}

본 발명은 평판 표시장치에 적용 가능한 박막 트랜지스터 특히, 산화물 반도체 박막 트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)와 그 제조 방법에 관한 것이다.
The present invention relates to a thin film transistor applicable to a flat panel display device, in particular, an oxide semiconductor thin film transistor (Thin Film Transistor, hereinafter referred to as "TFT") and its manufacturing method.

박막트랜지스터(thin film transistor, 이하 "TFT"라 함)는 활성층(active layer)의 재료에 따라 비정질 실리콘(amorphous Si, a-Si) TFT, 다결정 실리콘(polycrystalline Si 또는 poly-Si, p-Si) TFT, 산화물 반도체 TFT, 유기(organic) TFT 등이 있다. a-Si:H TFT는 대부분의 TFT LCD(Liquid Crystal Display)의 스위칭 소자로 적용되고 있다. 다결정 TFT, 산화물 반도체 TFT, 유기 TFT 등은 a-Si:H TFT에 비하여 많은 장점이 있어 미래 소자로 각광 받고 있으나 공정의 안정성이나 신뢰성에 개선이 필요하여 많은 연구 개발이 진행되고 있다.The thin film transistor (hereinafter referred to as "TFT") is an amorphous silicon (amorphous Si, a-Si) TFT, polycrystalline Si (polycrystalline Si or poly-Si, p-Si) depending on the material of the active layer. TFT, oxide semiconductor TFT, organic TFT, and the like. The a-Si:H TFT is applied as a switching element of most TFT LCDs (Liquid Crystal Display). Polycrystalline TFTs, oxide semiconductor TFTs, organic TFTs, etc. have many advantages over a-Si:H TFTs, so they are in the spotlight as future devices, but many research and development are in progress because they require improvement in process stability or reliability.

산화물 반도체는 a-Si:H 보다 개구율이 높고 캐리어 이동도가 비슷하며, 더 저렴하다. 산화물 반도체의 일 예로서, ZnO와 a-IGZO (비정질 InGaZnO4)는 가시광선이 통과하여 픽셀의 개구율을 높일 수 있으며, 저온 공정으로 필름 위에 형성될 수 있고 가볍고 유연하여 플렉시블 디스플레이(flexible display)나 대형 디스플레이에 적용되는 TFT의 활성층에 적용되기에 적합하다. Oxide semiconductors have a higher aperture ratio than a-Si:H, similar carrier mobility, and are cheaper. As an example of the oxide semiconductor, ZnO and a-IGZO (amorphous InGaZnO 4 ) can increase the aperture ratio of a pixel through visible light, can be formed on a film by a low-temperature process, and are flexible and flexible by being light and flexible. It is suitable to be applied to the active layer of TFT applied to large displays.

디스플레이 소자의 대면적, 고해상도로 발전함에 따라, TFT의 이동도를 더 높일 필요가 있다. TFT의 이동도를 높이기 위하여 bilayer 구조, Thin metal under layer 구조 등 많은 연구가 발표되고 있다. Thin metal under layer는 25Å 이하의 두께로 균일하게 금속을 증착하기가 어렵기 때문에 현재의 공정 기술로는 양산 적용이 불가능하다. With the development of large-area, high-resolution display devices, it is necessary to further increase the mobility of TFTs. In order to increase the mobility of TFT, many studies have been published, such as bilayer structure and thin metal under layer structure. Since the thin metal under layer is difficult to deposit metal uniformly with a thickness of 25 mm or less, mass production cannot be applied with current process technology.

최근에는 ADVANCED MATERIALS 2013. 24, 3509-3514에 개시된 Hsiao-Wen Zan, Chun-Cheng Yeh, Hsin-Fei Meng, Chuang-Chuang Tsai, Liang-Hao Chen 공저 "Achieving High Field-Effect Mobility in Amorphous Indium-Gallium-Zinc Oxide by Capping a Strong Reduction Layer"에서 캡핑 레이어(Capping layer)를 사용하여 산화물 반도체 TFT의 이동도를 높이는 방법이 제안된 바 있다. 이 논문은 도 1과 같이 TFT의 소스(Source)와 드레인(Drain) 사이에 Ca, Al, 등의 캡핑 레이어를 증착한 뒤에 일정 시간이 지나면 이 물질들이 활성층(a-IGZO) 내에서 산소와 단단이 결합하여 활성층 내에서 약한 결합들을 제거하는 방법으로 산화물 반도체 TFT의 이동도를 개선한 결과를 보고하고 있다. 그런데 논문에서 제안된 방법은 캡핑 레이어가 차지하는 공간으로 인하여 활성층의 숏채널(short channel)을 구현하기가 어렵다. 또한, 이동도 개선을 위해 일정 시간이 필요한데, 그 시간이 50일 이상이므로 양산 공정에 적용되기가 곤란하다. 또한, 후속 고온 공정에서 캡핑 레이어 금속이 열화되거나 산화될 가능성이 높다.
"Achieving High Field-Effect Mobility in Amorphous Indium-Gallium" by Hsiao-Wen Zan, Chun-Cheng Yeh, Hsin-Fei Meng, Chuang-Chuang Tsai, Liang-Hao Chen, recently disclosed in ADVANCED MATERIALS 2013.24, 3509-3514 In "Zinc Oxide by Capping a Strong Reduction Layer", a method of increasing the mobility of an oxide semiconductor TFT by using a capping layer has been proposed. In this paper, after depositing a capping layer of Ca, Al, etc. between the source and drain of the TFT as shown in FIG. 1, after a certain period of time, these materials are exposed to oxygen and solids in the active layer (a-IGZO). This combines to remove weak bonds in the active layer and reports the result of improving the mobility of the oxide semiconductor TFT. However, the proposed method is difficult to implement a short channel of the active layer due to the space occupied by the capping layer. In addition, a certain time is required to improve mobility, and since the time is 50 days or more, it is difficult to apply to the mass production process. It is also likely that the capping layer metal will deteriorate or oxidize in a subsequent high temperature process.

본 발명의 목적은 양산 공정 수준의 공정에서 이동도를 높일 수 있는 산화물 반도체 TFT와 그 제조 방법을 제공한다.
It is an object of the present invention to provide an oxide semiconductor TFT capable of increasing mobility in a process at a mass production process level and a manufacturing method thereof.

본 발명의 산화물 반도체 TFT는 활성층에 매립된 중간층을 포함한다. 상기 중간층은 상기 산화물 반도체 보다 전도도가 높다. The oxide semiconductor TFT of the present invention includes an intermediate layer embedded in the active layer. The intermediate layer has a higher conductivity than the oxide semiconductor.

상기 중간층의 상면, 저면 및 측면들이 상기 산화물 반도체에 의해 덮여진다. The upper, lower and side surfaces of the intermediate layer are covered by the oxide semiconductor.

상기 산화물 반도체는 InZnO, InGaZnO, InSnZnO, HfZnInO, InGaO, ZnO, InAlZnO, ZnSnO 중 하나 이상을 포함한다.The oxide semiconductor includes one or more of InZnO, InGaZnO, InSnZnO, HfZnInO, InGaO, ZnO, InAlZnO, and ZnSnO.

상기 중간층은 ITO, InSnO, InZnO, Ti, Si, Al, Ca, Mg, Fe, Sn 중 하나 이상을 포함한다. The intermediate layer includes one or more of ITO, InSnO, InZnO, Ti, Si, Al, Ca, Mg, Fe, Sn.

상기 중간층은 전도도가 높은 TCO(conductive transparent oxide) 물질 예를 들면, InSnO, InZnO, SnO2, In2O3, ZnO, CNT(carbon nano tube) 중 하나 이상을 포함한다.The intermediate layer includes one or more of a highly conductive TCO (conductive transparent oxide) material, for example, InSnO, InZnO, SnO2, In2O3, ZnO, or carbon nano tube (CNT).

상기 산화물 반도체 박막 트랜지스터의 제조 방법은 제1 활성층 위에 중간층을 형성하는 단계; 및 상기 중간층을 덮도록 상기 제1 활성층 상에 제2 활성층을 형성하는 단계를 포함한다.
The method of manufacturing the oxide semiconductor thin film transistor includes forming an intermediate layer on the first active layer; And forming a second active layer on the first active layer to cover the intermediate layer.

본 발명은 활성층에 전도도가 높은 중간층을 매립함으로서 양산 공정 수준의 공정에서 산화물 반도체 TFT의 이동도를 높일 수 있다. 활성층에 매립된 중간층은 활성층에 비하여 전자농도가 높은 층 즉, 전도도가 높은층이다. According to the present invention, the mobility of the oxide semiconductor TFT can be increased in a process at a mass production process level by embedding an intermediate layer having high conductivity in the active layer. The intermediate layer embedded in the active layer is a layer having a higher electron concentration than the active layer, that is, a layer having high conductivity.

TFT의 구동조건에서 기존의 활성층만 있을 때 활성층에 누적(accumulation) 되어 소스(Souce)에서 드레인(Drain)으로 흐르는 전자의 수보다 중간층과 같이 전자농도가 높은 활성층을 삽입한 경우에 더 많은 전자들이 활성층에 누적된다. 따라서, 전도도가 높은 중간층이 매립된 활성층에서 많은 전류가 흐르기 때문에 TFT의 이동도가 향상된다. In the driving condition of TFT, when there is only an existing active layer, more electrons are accumulated when an active layer with a higher electron concentration is inserted, such as an intermediate layer, than the number of electrons that accumulate in the active layer and flow from the source to the drain. Accumulate in the active layer. Therefore, the mobility of the TFT is improved because a large amount of current flows in the active layer in which the intermediate layer having high conductivity is embedded.

배경기술에서 언급한 바와 같이, 활성층 내에 산소와 약하게 결합되어 있는 부분들은 결함으로 작용하여 전자가 이동을 방해하게 된다. 이는 이동도를 감소시키는 현상을 야기하며 활성층에 중간층을 삽입함으로써 중간층으로 사용되는 물질들과 산소와 강하게 결합을 형성하여 결함을 최소화시킨다. 따라서, 본 발명은 활성층에서 전자의 이동을 방해하는 요소를 최소화시킴으로써 TFT의 이동도를 향상시킬 수 있다.
As mentioned in the background, parts weakly bonded to oxygen in the active layer act as defects, and electrons interfere with movement. This causes a phenomenon of reducing mobility and minimizes defects by forming a strong bond with oxygen and materials used as the intermediate layer by inserting the intermediate layer in the active layer. Therefore, the present invention can improve the mobility of the TFT by minimizing the elements that interfere with the movement of electrons in the active layer.

도 1은 캡핑 레이어를 가지는 산화물 반도체 TFT를 보여 주는 도면이다.
도 2는 본 발명의 실시예에 따른 산화물 반도체 TFT를 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따른 백 채널 에치 구조의 산화물 반도체 TFT를 보여 주는 단면도이다.
도 4는 본 발명의 실시예에 따른 코플라나 구조의 산화물 반도체 TFT를 보여 주는 단면도이다.
도 5는 도 2에 도시된 산화물 반도체 TFT의 제조 방법을 보여 주는 단면도들이다.
도 6은 도 2에 도시된 산화물 반도체 TFT의 다른 제조 방법을 보여 주는 단면도들이다. 1 is a view showing an oxide semiconductor TFT having a capping layer.
2 is a view showing an oxide semiconductor TFT according to an embodiment of the present invention.
3 is a cross-sectional view showing an oxide semiconductor TFT having a back channel etch structure according to an embodiment of the present invention.
4 is a cross-sectional view showing an oxide semiconductor TFT having a coplanar structure according to an embodiment of the present invention.
5 is a cross-sectional view illustrating a method of manufacturing the oxide semiconductor TFT shown in FIG. 2.
6 is a cross-sectional view showing another manufacturing method of the oxide semiconductor TFT shown in FIG. 2.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Throughout the specification, the same reference numerals refer to substantially the same components. In the following description, when it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description is omitted.

본 발명의 산화물 반도체 TFT는 평판 표시장치의 구동 소자나 스위칭 소자로 적용될 수 있다. 평판 표시장치는 액정표시장치(Liquid Crystal Display Device: LCD), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등이 있으나 이에 한정되지 않는다. 예컨대, 본 발명은 TFT를 포함한 어떠한 평판 표시장치에도 적용 가능하다. The oxide semiconductor TFT of the present invention can be applied as a driving element or switching element of a flat panel display device. The flat panel display device includes, but is not limited to, a liquid crystal display device (LCD), an organic light emitting display device (OLED), and an electrophoretic display device (EPD). For example, the present invention is applicable to any flat panel display device including TFT.

도 2는 본 발명의 실시예에 따른 산화물 반도체 TFT를 보여 주는 단면도(A)와 평면도(B)이다. 도 2에서 TFT를 덮는 보호막은 생략되어 있다. 2 is a cross-sectional view (A) and a plan view (B) showing an oxide semiconductor TFT according to an embodiment of the present invention. In Fig. 2, the protective film covering the TFT is omitted.

도 2를 참조하면, 본 발명의 산화물 반도체 TFT는 기판(10) 상에 형성된 게이트(12), 소스(22S), 드레인(22D), 소스(22S)와 드레인(22D) 사이에 형성된 활성층(14) 등을 포함한다. Referring to FIG. 2, the oxide semiconductor TFT of the present invention includes the gate 12 formed on the substrate 10, the source 22S, the drain 22D, and the active layer 14 formed between the source 22S and the drain 22D. ) And the like.

게이트(12)는 제1 금속 패턴으로 기판(12) 상에 형성된다. 게이트 절연막(14)은 게이트(12)를 덮도록 기판(10) 상에 형성되어 게이트(12)를 소스(22S) 및 드레인(22D)으로부터 절연한다. 게이트 절연막(14)은 무기 절연 물질로 형성될 수 있다. The gate 12 is formed on the substrate 12 in a first metal pattern. The gate insulating film 14 is formed on the substrate 10 to cover the gate 12 to insulate the gate 12 from the source 22S and the drain 22D. The gate insulating layer 14 may be formed of an inorganic insulating material.

활성층(14)의 산화물 반도체는 InZnO, InGaZnO, InSnZnO, HfZnInO, InGaO, ZnO, InAlZnO, ZnSnO 중 하나 이상을 포함한다. 활성층(14)에는 패턴화된 중간층(Petterned Interlayer, 이하 "PIL"이라 함)(20)이 매립되어 있다. PIL(20)의 상하면과 측면들은 활성층(14)의 산화물 반도체에 의해 덮여 있다. 따라서, PIL(20)은 소스(22S) 및 드레인(22D)에 직접 접촉되지 않고 게이트 절연막(14)과 에치 스토퍼(18)에 직접 접촉되지 않는다.The oxide semiconductor of the active layer 14 includes one or more of InZnO, InGaZnO, InSnZnO, HfZnInO, InGaO, ZnO, InAlZnO, ZnSnO. In the active layer 14, a patterned interlayer (hereinafter referred to as "PIL") 20 is embedded. The upper and lower surfaces and side surfaces of the PIL 20 are covered by the oxide semiconductor of the active layer 14. Therefore, the PIL 20 does not directly contact the source 22S and the drain 22D and does not directly contact the gate insulating film 14 and the etch stopper 18.

PIL(20)은 산화물 반도체에 비하여 높은 전도도를 갖는 TCO(conductive transparent oxide) 물질 예를 들면, InSnO, InZnO, SnO2, In2O3, ZnO, CNT(carbon nano tube) 중 하나 이상을 포함할 수 있다. InSnO는 ITO(Indium Tin Oxide)로 알려져 있다. PIL(20)은 활성층(14)의 전도도를 높여 산화물 반도체 TFT의 이동도를 높인다. PIL(20)은 소스(22S) 및 드레인(22D)과 중첩되지 않아도 되고, 숏채널(short channel)을 구현하기 위하여 소스(22S) 및 드레인(22D)과 일부 중첩될 수도 있다. The PIL 20 may include one or more of a conductive transparent oxide (TCO) material having higher conductivity than oxide semiconductors, such as InSnO, InZnO, SnO 2 , In 2 O 3 , ZnO, and CNT (carbon nano tube). Can be. InSnO is known as ITO (Indium Tin Oxide). The PIL 20 increases the conductivity of the active layer 14 to increase the mobility of the oxide semiconductor TFT. The PIL 20 does not need to overlap the source 22S and the drain 22D, and may be partially overlapped with the source 22S and the drain 22D to implement a short channel.

활성층(14)의 채널부에는 에치 스토퍼(Etch stopper)(18)가 형성된다. 에치 스토퍼(18)는 활성층(14)의 습식 식각(Wet etch)시에 식각액(Etchant)에 의해 TFT의 채널 부분을 식각액으로부터 보호한다. 에치 스토퍼(18)는 무기 절연 물질로 형성될 수 있다. 도 3과 같은 백 채널 에치(back channel etch, BCE) 구조의 TFT에서는 에치 스토퍼(18)가 생략된다. An etch stopper 18 is formed in the channel portion of the active layer 14. The etch stopper 18 protects the channel portion of the TFT from the etchant by an etchant during wet etching of the active layer 14. The etch stopper 18 may be formed of an inorganic insulating material. In the TFT having a back channel etch (BCE) structure as shown in FIG. 3, the etch stopper 18 is omitted.

소스(22S) 및 드레인(22D)은 활성층(14)과 에치 스토퍼(18) 상에서 TFT의 채널 부분을 사이에 두고 분리되는 제2 금속 패턴으로 형성된다. The source 22S and the drain 22D are formed on the active layer 14 and the etch stopper 18 with a second metal pattern separated with a channel portion of the TFT therebetween.

본 발명의 활성층 구조는 도 2 내지 도 4와 같이 다양한 TFT 구조에 적용될 수 있다. The active layer structure of the present invention can be applied to various TFT structures as shown in FIGS. 2 to 4.

도 3은 본 발명의 실시예에 따른 백 채널 에치(BCE) 구조의 산화물 반도체 TFT를 보여 주는 단면도이다. 3 is a cross-sectional view showing an oxide semiconductor TFT having a back channel etch (BCE) structure according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 산화물 반도체 TFT는 기판(50) 상에 형성된 게이트(52), 소스(58S), 드레인(58D), 소스(58S)와 드레인(58D) 사이에 형성된 활성층(56) 등을 포함한다. Referring to FIG. 3, the oxide semiconductor TFT of the present invention includes a gate 52 formed on a substrate 50, a source 58S, a drain 58D, and an active layer 56 formed between the source 58S and the drain 58D. ) And the like.

게이트 절연막(54)은 게이트(52)를 덮도록 기판(50) 상에 형성되어 게이트(52)를 소스(58S) 및 드레인(58D)으로부터 절연한다. The gate insulating film 54 is formed on the substrate 50 to cover the gate 52 to insulate the gate 52 from the source 58S and the drain 58D.

활성층(14)은 산화물 반도체로 형성된다. 활성층(14)에는 전도도를 높이기 위한 PIL(60)이 매립되어 있다. 활성층(14)의 채널 부분은 소스(58S) 및 드레인(58D)의 패턴을 통해 식각되어 그 표면이 식각된다. 이와 같은 TFT에는 도 5와 같이 보호막이 덮여진다.The active layer 14 is formed of an oxide semiconductor. The active layer 14 is filled with PIL 60 for increasing conductivity. The channel portion of the active layer 14 is etched through the pattern of the source 58S and the drain 58D to etch the surface. The TFT is covered with a protective film as shown in FIG. 5.

도 4는 본 발명의 실시예에 따른 코플라나(Coplanar) 구조의 산화물 반도체 TFT를 보여 주는 단면도이다. 4 is a cross-sectional view showing an oxide semiconductor TFT having a coplanar structure according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 산화물 반도체 TFT는 활성층(76) 상에 형성된 게이트(72), 소스(82S), 및 드레인(82D) 등을 포함한다. 4, the oxide semiconductor TFT of the present invention includes a gate 72, a source 82S, and a drain 82D formed on the active layer 76.

기판(70)에는 무기 절연 물질로 이루어진 버퍼층(Buffer layer, 71)이 형성된다. 게이트 절연막(74)은 게이트(72)은 게이트(72)와 활성층(76) 사이에 형성되어 게이트(72)와 활성층(76)을 절연한다. 층간 절연막(78)은 게이트(72)를 소스(82S) 및 드레인(82D)과 절연한다. 층간 절연막(78)은 활성층(76)과 게이트(72)를 덮도록 버퍼층(71) 상에 무기 절연 물질로 형성된다. 소스(82S) 및 드레인(82D)은 층간 절연막(78)을 관통하는 콘택홀들을 통해 활성층(76)에 접촉된다 A buffer layer 71 made of an inorganic insulating material is formed on the substrate 70. In the gate insulating layer 74, the gate 72 is formed between the gate 72 and the active layer 76 to insulate the gate 72 and the active layer 76. The interlayer insulating film 78 insulates the gate 72 from the source 82S and the drain 82D. The interlayer insulating film 78 is formed of an inorganic insulating material on the buffer layer 71 to cover the active layer 76 and the gate 72. The source 82S and the drain 82D contact the active layer 76 through contact holes passing through the interlayer insulating film 78.

활성층(76)은 산화물 반도체로 형성된다. 활성층(76)에는 전도도를 높이기 위한 PIL(80)이 매립되어 있다. 보호막(84)은 TFT를 덮도록 층간 절연막(78)과 소스(82S) 및 드레인(82D) 상에 형성된다. 보호막(84)은 무기 절연 물질이나 유기 절연 물질로 형성된다. The active layer 76 is formed of an oxide semiconductor. The active layer 76 is filled with PIL 80 for increasing conductivity. The protective film 84 is formed on the interlayer insulating film 78 and the source 82S and drain 82D to cover the TFT. The protective film 84 is formed of an inorganic insulating material or an organic insulating material.

도 2 내지 도 4와 같은 산화물 반도체 TFT에서 활성층(16, 56, 76)에 PIL(20, 60, 80)을 매립하는 방법은 도 5와 같은 포토리소그래피(Photolithography) 공정 또는 도 6과 같은 리프트 오프 공정(Lift off)을 이용할 수 있다. 이하에서, 도 2와 같은 구조의 산화물 반도체 TFT를 중심으로 산화물 반도체 TFT의 제조 방법을 설명하나 이에 한정되지 않는다. 예컨대, 도 5 및 도 6에 도시된 활성층에 PIL을 매립하는 방법은 도 3 및 도 4의 TFT에도 동일하게 적용될 수 있다.A method of embedding PILs 20, 60 and 80 in the active layers 16, 56 and 76 in the oxide semiconductor TFTs shown in FIGS. 2 to 4 is a photolithography process as shown in FIG. 5 or a lift-off as shown in FIG. Process (Lift off) can be used. Hereinafter, a method of manufacturing an oxide semiconductor TFT with an oxide semiconductor TFT having a structure as shown in FIG. 2 will be described, but is not limited thereto. For example, the method of embedding PIL in the active layers shown in FIGS. 5 and 6 can be equally applied to the TFTs of FIGS. 3 and 4.

도 5는 포토리소그래피 공정을 이용한 산화물 반도체 TFT의 제조 방법을 보여 주는 단면도들이다. 5 is a cross-sectional view showing a method of manufacturing an oxide semiconductor TFT using a photolithography process.

도 5를 참조하면, 본 발명의 산화물 반도체 TFT 제조 방법은 기판(10) 상에 제1 금속을 증착하고 그 위에 포토레지스트을 도포한 후에, 제1 포토 마스크를 포토레지스트층 위에 정렬하여 제1 포토 마스크를 통해 포토레지스트층을 노광하고 현상하여 제1 포토레지스트 패턴을 형성한다. 이어서, 본 발명의 산화물 반도체 TFT 제조 방법은 제1 포토레지스트 패턴을 통해 제1 금속을 식각하여 (A)와 같은 게이트(12)를 기판(10) 상에 형성한다. Referring to FIG. 5, in the method of manufacturing an oxide semiconductor TFT of the present invention, after depositing a first metal on a substrate 10 and applying a photoresist thereon, the first photomask is aligned on the photoresist layer to form a first photomask. The photoresist layer is exposed and developed through to form a first photoresist pattern. Subsequently, in the oxide semiconductor TFT manufacturing method of the present invention, the first metal is etched through the first photoresist pattern to form a gate 12 such as (A) on the substrate 10.

본 발명의 산화물 반도체 TFT 제조 방법은 (B)와 같이 게이트(12)를 덮도록 기판(10) 상에 게이트 절연막(14)을 증착한 후, 그 위에 제1 활성층(16a)과 PIL 재료를 연속하여 전면 증착한 다음, PIL 재료층 상에 포토레지스트를 도포한다. 이어서, 본 발명의 산화물 반도체 TFT 제조 방법은 포토레지스트층 위에 제2 포토 마스크를 정렬하고, 제2 포토 마스크를 통해 포토레지스트층을 노광하고 현상하여 제2 포토레지스트 패턴을 형성한다. 이어서, 본 발명의 산화물 반도체 TFT 제조 방법은 제2 포토레지스트 패턴을 통해 PIL 재료를 건식 식각(Dry etch)하여 PIL(20)을 형성한다. In the method for manufacturing an oxide semiconductor TFT of the present invention, after depositing a gate insulating film 14 on a substrate 10 to cover the gate 12 as shown in (B), the first active layer 16a and the PIL material are continuously deposited thereon. After depositing the entire surface, a photoresist is applied on the PIL material layer. Subsequently, in the method of manufacturing an oxide semiconductor TFT of the present invention, a second photomask is aligned on a photoresist layer, and a photoresist layer is exposed and developed through the second photomask to form a second photoresist pattern. Subsequently, in the method for manufacturing an oxide semiconductor TFT of the present invention, the PIL 20 is formed by dry etching the PIL material through the second photoresist pattern.

본 발명의 산화물 반도체 TFT 제조 방법은 (C)와 같이 PIL(20)을 덮도록 제1 활성층(16a) 상에 제2 활성층(16b)을 증착하고 그 위에 포토레지스트를 도포한다. 이어서, 본 발명의 산화물 반도체 TFT 제조 방법은 포토레지스트층 위에 제3 포토 마스크를 정렬하고, 제3 포토 마스크를 통해 포토레지스트층을 노광하고 현상하여 제3 포토레지스트 패턴을 형성한다. 이어서, 본 발명의 산화물 반도체 TFT 제조 방법은 제3 포토레지스트 패턴을 통해 제1 및 제2 활성층(16a, 16a)을 습식 식각으로 일괄 식각하여 활성층(16)을 형성한다. In the method for manufacturing an oxide semiconductor TFT of the present invention, a second active layer 16b is deposited on the first active layer 16a to cover the PIL 20 as shown in (C), and a photoresist is applied thereon. Subsequently, in the method of manufacturing an oxide semiconductor TFT of the present invention, a third photomask is aligned on a photoresist layer, and a photoresist layer is exposed and developed through the third photomask to form a third photoresist pattern. Subsequently, in the method of manufacturing an oxide semiconductor TFT of the present invention, the first and second active layers 16a and 16a are collectively etched by wet etching through the third photoresist pattern to form the active layer 16.

본 발명의 산화물 반도체 TFT 제조 방법은 활성층(16) 상에 에치 스토퍼 재료를 증착한 다음, 그 에치 스토퍼 재료 상에 포토레지스트를 도포한다. 이어서, 본 발명의 산화물 반도체 TFT 제조 방법은 포토레지스트층 위에 제4 포토 마스크를 정렬하고, 제4 포토 마스크를 통해 포토레지스트층을 노광하고 현상하여 제4 포토레지스트 패턴을 형성한다. 이어서, 본 발명의 산화물 반도체 TFT 제조 방법은 제4 포토레지스트 패턴을 통해 에치 스토퍼 재료를 식각하여 (D)와 같은 에치 스토퍼(18)를 형성한다. In the method for manufacturing an oxide semiconductor TFT of the present invention, an etch stopper material is deposited on the active layer 16, and then a photoresist is applied on the etch stopper material. Subsequently, in the method for manufacturing an oxide semiconductor TFT of the present invention, a fourth photomask is aligned on a photoresist layer, and a photoresist layer is exposed and developed through the fourth photomask to form a fourth photoresist pattern. Subsequently, in the method for manufacturing an oxide semiconductor TFT of the present invention, an etch stopper material is etched through a fourth photoresist pattern to form an etch stopper 18 such as (D).

본 발명의 산화물 반도체 TFT 제조 방법은 (E)와 같이 에치 스토퍼(18)를 덮도록 활성층(16) 상에 제2 금속을 증착하고 그 위에 포토레지스트를 도포한다. 이어서, 본 발명의 산화물 반도체 TFT 제조 방법은 포토레지스트층 위에 제5 포토 마스크를 정렬하고, 제5 포토 마스크를 통해 포토레지스트층을 노광하고 현상하여 제5 포토레지스트 패턴을 형성한다. 이어서, 본 발명의 산화물 반도체 TFT 제조 방법은 제5 포토레지스트 패턴을 통해 제2 금속을 식각하여 채널 부분에서 분리된 소스(22S) 및 드레인(22D)을 형성한다. In the method for manufacturing an oxide semiconductor TFT of the present invention, a second metal is deposited on the active layer 16 to cover the etch stopper 18 as in (E), and a photoresist is applied thereon. Subsequently, in the method of manufacturing an oxide semiconductor TFT of the present invention, a fifth photomask is aligned on a photoresist layer, and a photoresist layer is exposed and developed through the fifth photomask to form a fifth photoresist pattern. Subsequently, in the method for manufacturing an oxide semiconductor TFT of the present invention, the second metal is etched through the fifth photoresist pattern to form the source 22S and the drain 22D separated from the channel portion.

본 발명의 산화물 반도체 TFT 제조 방법은 (F)와 같이 TFT를 덮도록 유기 절연 물질 또는 무기 절연 물질을 증착하여 보호막(24)을 형성한다.In the method for manufacturing an oxide semiconductor TFT of the present invention, an organic insulating material or an inorganic insulating material is deposited to cover the TFT as shown in (F) to form a protective film 24.

도 6은 리프트 오프 공정을 이용한 산화물 반도체 TFT의 제조 방법을 보여 주는 단면도들이다. 6 is a cross-sectional view showing a method of manufacturing an oxide semiconductor TFT using a lift-off process.

도 6을 참조하면, 본 발명의 산화물 반도체 TFT 제조 방법은 도 5에서 전술한 방법과 같은 방법으로 (A) 및 (B)와 같이 기판(10) 상에 게이트(12), 게이트 절연막(14), 제1 활성층(16a)을 형성한 후에 리프트 오프 공정으로 PIL(20a)을 형성한다. Referring to FIG. 6, the method for manufacturing an oxide semiconductor TFT of the present invention is the same as the method described above with reference to FIG. 5, as shown in (A) and (B) on the substrate 10, the gate 12 and the gate insulating film 14 , After forming the first active layer 16a, the PIL 20a is formed by a lift-off process.

리프트 오프 공정은 (C)와 같이 제1 활성층(16a) 상에 포토레지스트를 도포한 후에, 그 위에 포토 마스크를 정렬하고, 그 포토 마스크를 통해 포토레지스트층을 노광하고 현상하여 포토레지스트 패턴을 형성한다. 이어서, 리프트 오프 공정은 포토레지스트 패턴들과 그 사이에 노출된 제1 활성층(16a) 상에 PIL 재료를 증착하고 스트립액으로 포토레지스트와 그 위에 적층된 PIL 재료층을 동시에 제거한다. 그 결과, (D)와 같이 제1 활성층(16a) 위에는 원하는 형태의 PIL 패턴이 잔류한다. 제2 활성층(16b)은 PIL(20)을 덮도록 제1 활성층(16a)과 PIL(20) 상에 증착된다. 이후의 공정은 전술한 도 5의 실시예와 동일하므로 그에 대한 상세한 설명을 생략한다.In the lift-off process, after applying a photoresist onto the first active layer 16a as in (C), a photomask is aligned thereon, and a photoresist layer is exposed and developed through the photomask to form a photoresist pattern. do. Subsequently, the lift-off process deposits the PIL material on the photoresist patterns and the first active layer 16a exposed therebetween, and simultaneously removes the photoresist and the PIL material layer deposited thereon with a strip solution. As a result, a desired type of PIL pattern remains on the first active layer 16a as shown in (D). The second active layer 16b is deposited on the first active layer 16a and the PIL 20 to cover the PIL 20. Since the subsequent process is the same as the embodiment of FIG. 5 described above, detailed description thereof will be omitted.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
Through the above description, those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the present invention should not be limited to the contents described in the detailed description, but should be defined by the claims.

10, 50, 70 : 기판 12, 52, 72 : 게이트
14, 54, 74 : 게이트 절연막 16, 56, 76 : 활성층
18 : 에치 스토퍼 20, 60, 80 : 패턴화된 중간층(PIL)
22S, 58S, 82S : 소스 22D, 58D, 82D : 드레인10, 50, 70: substrate 12, 52, 72: gate
14, 54, 74: gate insulating film 16, 56, 76: active layer
18: etch stopper 20, 60, 80: patterned intermediate layer (PIL)
22S, 58S, 82S: Source 22D, 58D, 82D: Drain

Claims (6)

게이트, 소스, 드레인, 및 산화물 반도체로 이루어진 활성층을 포함하는 산화물 반도체 박막 트랜지스터에 있어서,
상기 활성층에 매립된 중간층을 포함하고,
상기 중간층은 상기 산화물 반도체 보다 전도도가 높은 것을 특징으로 하고,
상기 활성층 상에서 일부가 상기 중간층과 중첩되고 무기 절연 물질인 에치 스토퍼를 더 포함하고,
상기 소스는 상기 에치 스토퍼와 중첩되는 제1 영역을 갖고,
상기 드레인은 상기 에치 스토퍼와 중첩되는 제2 영역을 갖고,
상기 중간층은 상기 제1 영역과 상기 제2 영역 사이에 배치되는 산화물 반도체 박막 트랜지스터. In the oxide semiconductor thin film transistor comprising an active layer consisting of a gate, a source, a drain, and an oxide semiconductor,
Including the intermediate layer embedded in the active layer,
The intermediate layer is characterized in that the conductivity is higher than that of the oxide semiconductor,
A portion of the active layer overlaps the intermediate layer and further includes an etch stopper that is an inorganic insulating material,
The source has a first region overlapping the etch stopper,
The drain has a second region overlapping the etch stopper,
The intermediate layer is an oxide semiconductor thin film transistor disposed between the first region and the second region. 제 1 항에 있어서,
상기 중간층의 상면, 저면 및 측면들이 상기 산화물 반도체에 의해 덮여지는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터. According to claim 1,
An oxide semiconductor thin film transistor, characterized in that the top, bottom and side surfaces of the intermediate layer are covered by the oxide semiconductor. 제 2 항에 있어서,
상기 산화물 반도체는 InZnO, InGaZnO, InSnZnO, HfZnInO, InGaO, ZnO, InAlZnO, ZnSnO 중 하나 이상을 포함하고,
상기 중간층은 InSnO, InZnO, SnO2, In2O3, ZnO, CNT(carbon nano tube) 중 하나 이상을 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터. According to claim 2,
The oxide semiconductor includes one or more of InZnO, InGaZnO, InSnZnO, HfZnInO, InGaO, ZnO, InAlZnO, ZnSnO,
The intermediate layer is an oxide semiconductor thin film transistor, characterized in that it comprises at least one of InSnO, InZnO, SnO 2 , In 2 O 3 , ZnO, CNT (carbon nano tube). 게이트, 소스, 드레인, 및 산화물 반도체로 이루어진 활성층을 포함하는 산화물 반도체 박막 트랜지스터의 제조 방법에 있어서,
제1 활성층 위에 중간층을 형성하는 단계; 및
상기 중간층을 덮도록 상기 제1 활성층 상에 제2 활성층을 형성하는 단계를 포함하고,
상기 중간층은 상기 산화물 반도체 보다 전도도가 높은 것을 특징으로 하고,
상기 제2 활성층 상에서 일부가 상기 중간층과 중첩되고 무기 절연 물질인 에치 스토퍼를 형성하는 단계;를 더 포함하고,
상기 소스는 상기 에치 스토퍼와 중첩되는 제1 영역을 갖고,
상기 드레인은 상기 에치 스토퍼와 중첩되는 제2 영역을 갖고,
상기 중간층은 상기 제1 영역과 상기 제2 영역 사이에 배치되는 산화물 반도체 박막 트랜지스터의 제조 방법. In the method of manufacturing an oxide semiconductor thin film transistor comprising an active layer consisting of a gate, a source, a drain, and an oxide semiconductor,
Forming an intermediate layer over the first active layer; And
Forming a second active layer on the first active layer to cover the intermediate layer,
The intermediate layer is characterized in that the conductivity is higher than that of the oxide semiconductor,
Further comprising a step of forming an etch stopper which is a part of the second active layer overlaps the intermediate layer and is an inorganic insulating material,
The source has a first region overlapping the etch stopper,
The drain has a second region overlapping the etch stopper,
The intermediate layer is a method of manufacturing an oxide semiconductor thin film transistor disposed between the first region and the second region. 제 4 항에 있어서,
상기 중간층은 포토리소그래피 공정 또는 리프트 오프 공정으로 패터닝되고,
상기 중간층의 상면, 저면 및 측면들이 상기 제1 및 제2 활성층의 산화물 반도체에 의해 덮여지는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조 방법. The method of claim 4,
The intermediate layer is patterned by a photolithography process or a lift-off process,
A method of manufacturing an oxide semiconductor thin film transistor, characterized in that the top, bottom and side surfaces of the intermediate layer are covered by the oxide semiconductors of the first and second active layers. 제 5 항에 있어서,
상기 산화물 반도체는 InZnO, InGaZnO, InSnZnO, HfZnInO, InGaO, ZnO, InAlZnO, ZnSnO 중 하나 이상을 포함하고,
상기 중간층은 InSnO, InZnO, SnO2, In2O3, ZnO, CNT(carbon nano tube) 중 하나 이상을 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조 방법.The method of claim 5,
The oxide semiconductor includes one or more of InZnO, InGaZnO, InSnZnO, HfZnInO, InGaO, ZnO, InAlZnO, ZnSnO,
The intermediate layer is an InSnO, InZnO, SnO 2 , In 2 O 3 , ZnO, CNT (carbon nano tube) method of manufacturing an oxide semiconductor thin film transistor comprising at least one of.
KR1020130106686A 2013-09-05 2013-09-05 Thin Film Transistor Having Oxide Semiconductor And Method For Manufacturing The Same KR102141578B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130106686A KR102141578B1 (en) 2013-09-05 2013-09-05 Thin Film Transistor Having Oxide Semiconductor And Method For Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130106686A KR102141578B1 (en) 2013-09-05 2013-09-05 Thin Film Transistor Having Oxide Semiconductor And Method For Manufacturing The Same

Publications (2)

Publication Number Publication Date
KR20150028060A KR20150028060A (en) 2015-03-13
KR102141578B1 true KR102141578B1 (en) 2020-08-05

Family

ID=53023142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130106686A KR102141578B1 (en) 2013-09-05 2013-09-05 Thin Film Transistor Having Oxide Semiconductor And Method For Manufacturing The Same

Country Status (1)

Country Link
KR (1) KR102141578B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200022226A (en) 2018-08-22 2020-03-03 경희대학교 산학협력단 Oxide semiconductor thin film transistor and method of manufacturing the same
KR102282556B1 (en) 2018-08-22 2021-07-28 경희대학교 산학협력단 Oxide semiconductor thin film transistor and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706081B1 (en) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 Thin film transistor, method for manufacturing the same, and liquid crystal display including this
KR101250371B1 (en) * 2011-05-30 2013-04-05 순천대학교 산학협력단 Oxide thin film transistor and manufacturing method for the same

Also Published As

Publication number Publication date
KR20150028060A (en) 2015-03-13

Similar Documents

Publication Publication Date Title
US8664654B2 (en) Thin film transistor and thin film transistor array panel including the same
US8669552B2 (en) Offset electrode TFT structure
US9660060B2 (en) Thin film transistor and fabricating method thereof
JP6416899B2 (en) Semiconductor device and manufacturing method thereof
EP1764839A2 (en) Transparent thin film transistor (TFT) and its method of manufacture
US20110147740A1 (en) Display substrate, method of manufacturing the same
KR102281848B1 (en) Thin film transistor and method of manufacturing the same
WO2017219412A1 (en) Method for manufacturing top gate thin-film transistor
US10263016B2 (en) Active matrix substrate and method for producing the same
KR102141578B1 (en) Thin Film Transistor Having Oxide Semiconductor And Method For Manufacturing The Same
US9373683B2 (en) Thin film transistor
CN104143574A (en) Active component
TW201503374A (en) Oxide semiconductor thin film transistor
TW201327839A (en) Thin-film transistor, method for manufacturing same, and display device
US10409126B2 (en) Thin film transistor unaffected by light and display apparatus having the same
TWI528564B (en) Thin film transistor and fabricating method thereof
KR101831080B1 (en) Thin film transistor substrate manufacturing method, and thin film transistor substrate manufactured via same
CN106992116B (en) Method, array substrate and the display device of manufacturing semiconductor devices
Zeng et al. P‐3: Effect of Light Shielding Metal on the Performance of a‐IGZO TFTs with a Self‐Aligned Top‐Gate Structure
TW201631779A (en) Semiconductor device and manufacturing method thereof
Park et al. 46.4: Self‐Aligned Bottom‐Gate Amorphous IGZO Thin Film Transistor using the Back Side Exposure Technique

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant