KR102089613B1 - Nonvolatile memory device and memory system including the same - Google Patents

Nonvolatile memory device and memory system including the same Download PDF

Info

Publication number
KR102089613B1
KR102089613B1 KR1020130000288A KR20130000288A KR102089613B1 KR 102089613 B1 KR102089613 B1 KR 102089613B1 KR 1020130000288 A KR1020130000288 A KR 1020130000288A KR 20130000288 A KR20130000288 A KR 20130000288A KR 102089613 B1 KR102089613 B1 KR 102089613B1
Authority
KR
South Korea
Prior art keywords
impedance correction
memory
command sequence
nonvolatile memory
impedance
Prior art date
Application number
KR1020130000288A
Other languages
Korean (ko)
Other versions
KR20140088426A (en
Inventor
김동
장순복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130000288A priority Critical patent/KR102089613B1/en
Publication of KR20140088426A publication Critical patent/KR20140088426A/en
Application granted granted Critical
Publication of KR102089613B1 publication Critical patent/KR102089613B1/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008Marginal testing, e.g. race, voltage or current testing of impedance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409Online test
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22Control and timing of internal memory operations
    • G11C2207/2254Calibration

Abstract

불 휘발성 메모리 장치의 동작 방법은 명령 시퀀스를 입력받고, 상기 입력된 명령 시퀀스가 임피던스 교정 동작을 수반하는 지의 여부를 검출하고, 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하는 경우 상기 입력된 명령 시퀀스에 대응하는 동작과 상기 임피던스 교정 동작을 동시에 수행하는 것을 포함한다.The operation method of the nonvolatile memory device receives a command sequence, detects whether the input command sequence is accompanied by an impedance correction operation, and when the input command sequence is accompanied by the impedance correction operation, the input command And simultaneously performing an operation corresponding to the sequence and the impedance correction operation.

Description

불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템{NONVOLATILE MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}Non-volatile memory device and a memory system including the same {NONVOLATILE MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로 좀 더 구체적으로는 불 휘발성 메모리 장치에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a nonvolatile memory device.
반도체 메모리는, 일반적으로, 위성에서 소비자 전자 기술까지의 범위에 속하는 마이크로프로세서를 기반으로 한 응용 및 컴퓨터와 같은 디지털 로직 설계의 가장 필수적인 마이크로 전자 소자이다. 그러므로, 높은 집적도 및 빠른 속도를 위한 축소(scaling)를 통해 얻어지는 프로세스 향상 및 기술 개발을 포함한 반도체 메모리의 제조 기술의 진보는 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.Semiconductor memories are, in general, the most essential microelectronic devices in digital logic design, such as computers and applications based on microprocessors ranging from satellite to consumer electronic technology. Therefore, advancements in semiconductor memory manufacturing techniques, including technological advancements and process enhancements achieved through scaling for high density and high speed, help to establish performance standards for other digital logic families.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불 휘발성 반도체 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치에 있어서, 로직 정보는 스태틱 랜덤 액세스 메모리의 경우 쌍안정 플립-플롭의 로직 상태를 설정함으로써 또는 다이나믹 랜덤 액세스 메모리의 경우 커패시터의 충전을 통해 저장된다. 휘발성 반도체 메모리 장치의 경우, 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다.The semiconductor memory device is roughly divided into a volatile semiconductor memory device and a non-volatile semiconductor memory device. In a volatile semiconductor memory device, logic information is stored by setting the logic state of a bistable flip-flop in the case of a static random access memory or through charging of a capacitor in the case of a dynamic random access memory. In the case of a volatile semiconductor memory device, data is stored and read while power is applied, and data is lost when the power is turned off.
MROM, PROM, EPROM, EEPROM, PRAM, 등과 같은 불 휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 불 휘발성 메모리 데이터 저장 상태는 사용되는 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 불 휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 그리고 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 프로그램 및 마이크로코드의 저장을 위해서 사용된다. 단일 칩에서 휘발성 및 불 휘발성 메모리 저장 모드들의 조합이 빠르고 재프로그램 가능한 불 휘발성 메모리를 요구하는 시스템에서 불 휘발성 RAM (nvRAM)과 같은 장치들에서 또한 사용 가능하다. 게다가, 응용 지향 업무를 위한 성능을 최적화시키기 위해 몇몇 추가적인 로직 회로를 포함하는 특정 메모리 구조가 개발되어 오고 있다.Nonvolatile semiconductor memory devices such as MROM, PROM, EPROM, EEPROM, and PRAM can store data even when the power is turned off. The non-volatile memory data storage state is either permanent or reprogrammable depending on the manufacturing technology used. Nonvolatile semiconductor memory devices are used for the storage of programs and microcode in a wide range of applications such as the computer, avionics, telecommunications, and consumer electronics industries. Combinations of volatile and nonvolatile memory storage modes on a single chip are also available in devices such as nonvolatile RAM (nvRAM) in systems that require fast and reprogrammable nonvolatile memory. In addition, certain memory structures have been developed that include some additional logic circuitry to optimize performance for application-oriented tasks.
불 휘발성 반도체 메모리 장치에 있어서, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해, EEPROM, PRAM, 등과 같은 불 휘발성 반도체 메모리 장치들은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다.In a non-volatile semiconductor memory device, MROM, PROM, and EPROM are not easily erased and written by the system itself, and thus it is not easy for ordinary users to update their memory contents. On the other hand, nonvolatile semiconductor memory devices such as EEPROM, PRAM, and the like are electrically erasable and writeable, and thus application to system programming or auxiliary storage devices requiring continuous updating is expanding.
본 발명의 목적은 임피던스 교정 기능을 갖는 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템에 관한 것이다.An object of the present invention relates to a nonvolatile memory device having an impedance correction function and a memory system including the same.
본 발명의 일 특징은 명령 시퀀스를 입력받고, 상기 입력된 명령 시퀀스가 임피던스 교정 동작을 수반하는 지의 여부를 검출하고, 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하는 경우 상기 입력된 명령 시퀀스에 대응하는 동작과 상기 임피던스 교정 동작을 동시에 수행하는 것을 포함하는 불 휘발성 메모리 장치의 동작 방법을 제공한다.An aspect of the present invention is to receive a command sequence, detect whether or not the input command sequence involves an impedance correction operation, and when the input command sequence involves the impedance correction operation, to the input command sequence Provided is a method of operating a nonvolatile memory device including simultaneously performing a corresponding operation and the impedance correction operation.
예시적인 실시예에 있어서, 동작 방법은 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하지 않을 경우 상기 임피던스 교정 동작없이 상기 입력된 명령 시퀀스에 대응하는 동작을 수행하는 것을 더 포함한다.In an exemplary embodiment, the operation method further includes performing an operation corresponding to the input command sequence without the impedance correction operation when the input command sequence does not involve the impedance correction operation.
예시적인 실시예에 있어서, 상기 임피던스 교정 동작을 수행하는 데 걸리는 시간은 상기 입력된 명령 시퀀스에 대응하는 동작을 수행하는 데 걸리는 시간보다 짧다.In an exemplary embodiment, the time taken to perform the impedance correction operation is shorter than the time taken to perform the operation corresponding to the input command sequence.
예시적인 실시예에 있어서, 상기 입력된 명령 시퀀스에 대응하는 동작은 읽기 동작, 프로그램 동작, 세트 피쳐 동작, 그리고 소거 동작 중 하나이다.In an exemplary embodiment, the operation corresponding to the input command sequence is one of a read operation, a program operation, a set feature operation, and an erase operation.
본 발명의 다른 특징은 메모리 셀 어레이와; 입력된 명령 시퀀스가 임피던스 교정 동작을 수반하는 지의 여부를 검출하는 제어 로직과; 외부 기준 저항에 연결되며, 상기 제어 로직의 검출 결과에 응답하여 임피던스 교정 코드를 발생하는 임피던스 교정 회로와; 그리고 상기 임피던스 교정 코드에 의해서 교정 가능한 출력 임피던스를 갖는 출력 드라이버를 포함하는 불 휘발성 메모리 장치를 제공한다.Another feature of the invention is a memory cell array; Control logic that detects whether the input command sequence involves an impedance correction operation; An impedance correction circuit connected to an external reference resistor and generating an impedance correction code in response to the detection result of the control logic; And it provides a nonvolatile memory device including an output driver having an output impedance that can be corrected by the impedance correction code.
예시적인 실시예에 있어서, 상기 제어 로직은 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반할 때 검출 결과로서 제어 신호를 활성화시키고, 상기 임피던스 교정 회로는 상기 제어 신호의 활성화에 응답하여 상기 임피던스 교정 코드를 발생한다.In an exemplary embodiment, the control logic activates a control signal as a detection result when the input command sequence involves the impedance correction operation, and the impedance correction circuit corrects the impedance in response to activation of the control signal. Generate code.
예시적인 실시예에 있어서, 상기 제어 로직은 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하지 않을 때 검출 결과로서 상기 제어 신호를 비활성화시키고 상기 임피던스 교정 회로는 상기 제어 신호의 비활성화에 의해서 비활성화된다.In an exemplary embodiment, the control logic deactivates the control signal as a result of detection when the input command sequence does not involve the impedance correction operation and the impedance correction circuit is deactivated by deactivating the control signal.
예시적인 실시예에 있어서, 상기 제어 로직을 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하지 않을 때 상기 임피던스 교정 동작없이 상기 입력된 명령 시퀀스에 대응하는 동작을 제어한다.In an exemplary embodiment, the control logic controls an operation corresponding to the input command sequence without the impedance correction operation when the input command sequence does not involve the impedance correction operation.
예시적인 실시예에 있어서, 상기 임피던스 교정 동작을 수행하는 데 걸리는 시간은 상기 입력된 명령 시퀀스에 대응하는 동작을 수행하는 데 걸리는 시간보다 짧다.In an exemplary embodiment, the time taken to perform the impedance correction operation is shorter than the time taken to perform the operation corresponding to the input command sequence.
예시적인 실시예에 있어서, 상기 입력된 명령 시퀀스에 대응하는 동작은 읽기 동작, 프로그램 동작, 세트 피쳐 동작, 그리고 소거 동작 중 하나이다.In an exemplary embodiment, the operation corresponding to the input command sequence is one of a read operation, a program operation, a set feature operation, and an erase operation.
본 발명의 실시예에 의하면, 메모리 시스템의 성능 저하 없이 불 휘발성 메모리 장치의 임피던스 교정 동작을 수행하는 것이 가능하다.According to an embodiment of the present invention, it is possible to perform the impedance correction operation of the nonvolatile memory device without deteriorating the performance of the memory system.
도 1은 본 발명의 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 2는 본 발명의 예시적인 실시예에 따른 도 1의 메모리 제어기를 개략적으로 보여주는 블록도이다.
도 3은 본 발명의 다른 예시적인 실시예에 따른 도 1의 메모리 제어기를 개략적으로 보여주는 블록도이다.
도 4는 본 발명의 예시적인 실시예에 따른 메모리 제어기의 동작을 보여주는 흐름도이다.
도 5는 본 발명의 예시적인 실시예에 따른 도 1의 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도이다.
도 6a 및 도 6b는 본 발명의 예시적인 실시예들에 따른 읽기 커맨드 시퀀스를 보여주는 도면들이다.
도 7a 및 도 7b는 본 발명의 예시적인 실시예들에 따른 프로그램 커맨드 시퀀스를 보여주는 도면들이다.
도 8a 및 도 8b는 본 발명의 예시적인 실시예들에 따른 소거 커맨드 시퀀스를 보여주는 도면들이다.
도 9a 및 도 9b는 본 발명의 예시적인 실시예들에 따른 세트 피쳐 커맨드 시퀀스를 보여주는 도면들이다.
도 10는 본 발명의 실시예에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
도 11은 본 발명의 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.
도 12은 도 11에 도시된 반도체 드라이브를 이용한 스토리지를 개략적으로 보여주는 블록도이다.
도 13은 도 11에 도시된 반도체 드라이브를 이용한 스트리지 서버를 개략적으로 보여주는 블록도이다.
도 14는 본 발명에 따른 모비낸드를 개략적으로 보여주는 블록도이다.
도 15는 본 발명에 따른 통신장치를 개략적으로 보여주는 블록도이다.
도 16은 본 발명의 실시예에 따른 반도체 드라이브가 적용되는 시스템을 개략적으로 보여주는 도면이다.
도 17은 본 발명의 실시예에 따른 메모리 카드(memory card)를 개략적으로 보여주는 블록도이다.
도 18은 본 발명의 실시예에 따른 디지털 스틸 카메라(digital still camera)를 개략적으로 보여주는 블록도이다.
도 19는 도 18의 메모리 카드가 사용되는 다양한 응용 분야들을 보여주는 도면이다.
1 is a block diagram schematically showing a memory system according to an exemplary embodiment of the present invention.
Fig. 2 is a block diagram schematically showing the memory controller of Fig. 1 according to an exemplary embodiment of the present invention.
3 is a block diagram schematically showing the memory controller of FIG. 1 according to another exemplary embodiment of the present invention.
Fig. 4 is a flow chart showing the operation of a memory controller according to an exemplary embodiment of the present invention.
FIG. 5 is a block diagram schematically showing the nonvolatile memory device of FIG. 1 according to an exemplary embodiment of the present invention.
6A and 6B are diagrams illustrating a read command sequence according to exemplary embodiments of the present invention.
7A and 7B are diagrams showing a program command sequence according to exemplary embodiments of the present invention.
8A and 8B are diagrams showing an erase command sequence according to exemplary embodiments of the present invention.
9A and 9B are diagrams showing a set feature command sequence according to exemplary embodiments of the present invention.
10 is a block diagram schematically showing a computing system according to an embodiment of the present invention.
11 is a block diagram schematically showing a semiconductor drive according to an embodiment of the present invention.
FIG. 12 is a block diagram schematically showing storage using the semiconductor drive shown in FIG. 11.
FIG. 13 is a block diagram schematically showing a storage server using the semiconductor drive shown in FIG. 11.
14 is a block diagram schematically showing a mobinand according to the present invention.
15 is a block diagram schematically showing a communication device according to the present invention.
16 is a diagram schematically showing a system to which a semiconductor drive is applied according to an embodiment of the present invention.
17 is a block diagram schematically showing a memory card according to an embodiment of the present invention.
18 is a block diagram schematically showing a digital still camera according to an embodiment of the present invention.
19 is a diagram illustrating various application fields in which the memory card of FIG. 18 is used.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.Advantages and features of the present invention and a method of achieving the same will be described through embodiments described below in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. However, the present embodiments are provided to explain in detail that the technical spirit of the present invention can be easily carried out to a person having ordinary knowledge in the technical field to which the present invention pertains.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소를 나타낸다.In the drawings, embodiments of the present invention are not limited to the specific form shown and are exaggerated for clarity. In addition, parts indicated by the same reference numerals throughout the specification represent the same components.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.In this specification, the expression “and / or” is used to mean including at least one of the components listed before and after. In addition, the expression “connected / combined” is used to mean that it is directly connected to another component or indirectly connected through another component. In the present specification, the singular form also includes the plural form unless otherwise specified in the phrase. Also, components, steps, operations and elements referred to as “comprises” or “comprising” as used in the specification mean the presence or addition of one or more other components, steps, operations, elements and devices.
도 1은 본 발명의 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.1 is a block diagram schematically showing a memory system according to an exemplary embodiment of the present invention.
도 1을 참조하면, 메모리 시스템은 메모리 제어기(1000)와 불 휘발성 메모리 장치(2000)를 포함할 것이다. 메모리 제어기(1000)는 외부(예를 들면, 호스트)로부터의 요청(예를 들면, 쓰기 요청, 읽기 요청, 등)에 응답하여 불 휘발성 메모리 장치(2000)를 제어한다. 메모리 제어기(1000)는 외부 요청없이 내부적인 요청(예를 들면, 서든 파워-오프와 관련된 동작, 웨어-레벨링 동작, 읽기 교정 (read reclaim) 동작, 등)에 따라 불 휘발성 메모리 장치(2000)를 제어한다. 메모리 제어기(1000)의 내부적인 요청에 대응하는 동작은 호스트의 요청이 처리된 후 호스트의 타임아웃 구간 내에서 행해질 것이다. 또는, 메모리 제어기(1000)의 내부적인 요청에 대응하는 동작은 메모리 제어기(2000)의 유휴 시간에 행해질 수 있다. 불 휘발성 메모리 장치(2000)는 메모리 제어기(1000)의 제어에 응답하여 동작하며, 데이터 정보를 저장하는 일종의 저장 매체로서 사용된다. 저장 매체는 하나 또는 그 보다 많은 메모리 칩들로 구성될 수 있다. 불 휘발성 메모리 장치(2000)와 메모리 제어기(1000)는 하나 또는 그 보다 많은 채널들을 통해 통신한다. 불 휘발성 메모리 장치(2000)는, 예를 들면, 낸드 플래시 메모리 장치를 포함한다.Referring to FIG. 1, a memory system may include a memory controller 1000 and a nonvolatile memory device 2000. The memory controller 1000 controls the nonvolatile memory device 2000 in response to a request (eg, a write request, a read request, etc.) from an external (eg, host). The memory controller 1000 responds to the nonvolatile memory device 2000 according to an internal request (eg, a power-off operation, a wear-leveling operation, a read reclaim operation, etc.) without an external request. Control. The operation corresponding to the internal request of the memory controller 1000 will be performed within the timeout period of the host after the host request is processed. Alternatively, an operation corresponding to an internal request of the memory controller 1000 may be performed at an idle time of the memory controller 2000. The nonvolatile memory device 2000 operates in response to the control of the memory controller 1000 and is used as a kind of storage medium for storing data information. The storage medium may consist of one or more memory chips. The nonvolatile memory device 2000 and the memory controller 1000 communicate through one or more channels. The nonvolatile memory device 2000 includes, for example, a NAND flash memory device.
도 1에 도시된 바와 같이, 불 휘발성 메모리 장치(2000)에는 기준 저항(RQ)이 연결되어 있다. 기준 저항(RQ)은 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작을 위해 사용될 것이다. 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 메모리 제어기(1000)의 제어 하에 수행될 것이다. 예를 들면, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 메모리 제어기(1000)로부터 제공되는 임피던스 교정 정보에 의거하여 행해질 것이다. 임피던스 교정 정보는, 예를 들면, 소정 임피던스 교정 조건이 기준을 만족할 때 불 휘발성 메모리 장치(2000)로 제공될 것이다. 여기서, 임피던스 교정 조건으로서 온도, 전압, 그리고 호스트 요청 횟수 중 하나 또는 그것의 조합이 사용될 수 있다. 임피던스 교정 정보는 호스트 요청에 대응하는 명령 시퀀스에 포함되며, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 호스트 요청에 대응하는 동작이 수행되는 동안 행해질 것이다. 다시 말해서, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작과 호스트 요청에 대응하는 동작은 동시에 불 휘발성 메모리 장치(2000) 내에서 행해질 것이다. 이는 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작이 불 휘발성 메모리 장치(2000)의 비지 구간 (또는, 입출력 천이가 없는 구간) 동안 행해짐을 의미한다. 따라서, 비록 임피던스 교정 동작이 수행되더라도, 불 휘발성 메모리 장치(2000)의 성능 또는 메모리 시스템의 성능이 임피던스 교정 동작으로 인해 저하되는 것을 방지할 수 있다.As illustrated in FIG. 1, a reference resistor RQ is connected to the nonvolatile memory device 2000. The reference resistor RQ will be used for the impedance correction operation of the nonvolatile memory device 2000. The impedance correction operation of the nonvolatile memory device 2000 will be performed under the control of the memory controller 1000. For example, the impedance correction operation of the nonvolatile memory device 2000 will be performed based on the impedance correction information provided from the memory controller 1000. The impedance correction information will be provided to the nonvolatile memory device 2000, for example, when a predetermined impedance correction condition satisfies the criteria. Here, one or a combination of temperature, voltage, and the number of host requests may be used as the impedance calibration condition. The impedance correction information is included in the command sequence corresponding to the host request, and the impedance correction operation of the nonvolatile memory device 2000 will be performed while the operation corresponding to the host request is performed. In other words, the impedance correction operation of the nonvolatile memory device 2000 and the operation corresponding to the host request will be simultaneously performed within the nonvolatile memory device 2000. This means that the impedance correction operation of the nonvolatile memory device 2000 is performed during a busy period (or a section without input / output transition) of the nonvolatile memory device 2000. Therefore, even if the impedance correction operation is performed, it is possible to prevent the performance of the nonvolatile memory device 2000 or the performance of the memory system from being degraded due to the impedance correction operation.
도 2는 본 발명의 예시적인 실시예에 따른 도 1의 메모리 제어기를 개략적으로 보여주는 블록도이다.Fig. 2 is a block diagram schematically showing the memory controller of Fig. 1 according to an exemplary embodiment of the present invention.
도 2를 참조하면, 메모리 제어기(1000)는 제 1 인터페이스로서 호스트 인터페이스(1010), 제 2 인터페이스로서 메모리 인터페이스(1020), 중앙 처리 장치(1030), 버퍼 메모리(1040), 그리고 ECC 회로(1050)를 포함한다.Referring to FIG. 2, the memory controller 1000 includes a host interface 1010 as a first interface, a memory interface 1020 as a second interface, a central processing unit 1030, a buffer memory 1040, and an ECC circuit 1050. ).
호스트 인터페이스(1010)는 외부(또는, 호스트)와 인터페이스하도록 구성된다. 메모리 인터페이스(1020)는 도 1에 도시된 불 휘발성 메모리 장치(1000)와 인터페이스하도록 구성된다. CPU(1030)는 메모리 제어기(1000)의 전반적인 동작을 제어하도록 구성된다. 예를 들면, CPU(1030)는 플래시 변환 계층(Flash Translation Layer: FTL)과 같은 펌웨어를 운용하도록 구성된다. 플래시 변환 계층(FTL)은 다양한 기능들을 수행한다. 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 동작, 읽기 교정 동작, 에러 정정 동작, 등을 수행하는 다양한 계층들을 포함할 것이다.The host interface 1010 is configured to interface with an external (or host). The memory interface 1020 is configured to interface with the nonvolatile memory device 1000 illustrated in FIG. 1. The CPU 1030 is configured to control the overall operation of the memory controller 1000. For example, the CPU 1030 is configured to operate firmware such as a Flash Translation Layer (FTL). The flash translation layer (FTL) performs various functions. For example, the flash translation layer (FTL) may include various layers that perform an address mapping operation, a read correction operation, an error correction operation, and the like.
버퍼 메모리(1040)는 호스트 인터페이스(1010)를 통해 외부로 전달되는 데이터를 임시 저장하는 데 사용된다. 버퍼 메모리(1040)는 메모리 인터페이스(1020)를 통해 불 휘발성 메모리 장치(2000)로부터 전달되는 데이터를 임시 저장하는 데 사용된다. 버퍼 메모리(1040)는 불 휘발성 메모리 장치(2000)를 제어하는 데 필요한 정보(예를 들면, 어드레스 맵핑 정보, 등)를 저장하는 데 사용된다. 예를 들면, 버퍼 메모리(1040)는 DRAM, SRAM, 또는 DRAM과 SRAM의 조합으로 구성될 수 있다. 하지만, 버퍼 메모리(1040)로서 사용되는 메모리 장치가 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다. ECC 회로(1050)는 불 휘발성 메모리 장치(2000)에 저장될 데이터를 부호화하도록 그리고 불 휘발성 메모리 장치(2000)로부터 읽혀진 데이터를 복호화하도록 구성될 것이다.The buffer memory 1040 is used to temporarily store data transmitted to the outside through the host interface 1010. The buffer memory 1040 is used to temporarily store data transferred from the nonvolatile memory device 2000 through the memory interface 1020. The buffer memory 1040 is used to store information (eg, address mapping information, etc.) necessary for controlling the nonvolatile memory device 2000. For example, the buffer memory 1040 may be composed of DRAM, SRAM, or a combination of DRAM and SRAM. However, it will be understood that the memory device used as the buffer memory 1040 is not limited to that disclosed herein. The ECC circuit 1050 will be configured to encode data to be stored in the nonvolatile memory device 2000 and to decrypt data read from the nonvolatile memory device 2000.
CPU(1030)는 호스트 요청 횟수가 기준에 도달하였는 지의 여부를 판별할 것이다. 예를 들면, CPU(1030)는 호스트의 읽기 요청 횟수를 카운트하도록 구성될 것이다. 호스트 요청(예를 들면, 읽기 동작 또는 프로그램 동작)시, CPU(1030)는 호스트 요청 횟수가 기준에 도달하였는 지의 여부에 의거하여 호스트 요청을 위한 제 1 및 제 2 커맨드 시퀀스들 중 하나를 선택할 것이다. 선택된 명령 시퀀스에 따라 일련의 명령들이 불 휘발성 메모리 장치(2000)로 제공될 것이다. 예를 들면, 제 1 커맨드 시퀀스는 임피던스 교정 동작을 수반하는 커맨드 시퀀스이고, 제 2 커맨드 시퀀스는 임피던스 교정 동작을 수반하지 않는 커맨드 시퀀스일 것이다. 여기서, 커맨드 시퀀스는 읽기 동작, 프로그램 동작, 소거 동작, 세트 피쳐 동작, 등을 수행하는 데 사용될 것이다.The CPU 1030 will determine whether the number of host requests has reached the reference. For example, the CPU 1030 may be configured to count the number of read requests from the host. Upon a host request (e.g., read operation or program operation), the CPU 1030 will select one of the first and second command sequences for the host request based on whether the number of host requests has reached the reference. . A series of commands will be provided to the nonvolatile memory device 2000 according to the selected command sequence. For example, the first command sequence may be a command sequence that involves an impedance correction operation, and the second command sequence may be a command sequence that does not involve an impedance correction operation. Here, the command sequence will be used to perform read operations, program operations, erase operations, set feature operations, and the like.
예시적인 실시예에 있어서, 메모리 제어기(1000)는, 비록 도면에는 도시되지 않았지만, 불 휘발성 메모리 장치(2000)에 저장될 데이터를 랜덤화하도록 그리고 불 휘발성 메모리 장치(2000)로부터 읽혀진 데이터를 디-랜덤화하도록 구성된 랜덤화기를 더 포함할 것이다. 랜덤화기의 일예가 미국특허공개번호 제2010/0088574호에 "DATA STORAGE SYSTEM AND DEVICE WITH RANDOMIZER / DE - RANDOMIZER"라는 제목으로 게재되어 있으며, 이 출원의 레퍼런스로 포함된다.In an exemplary embodiment, the memory controller 1000, although not shown in the figure, randomizes data to be stored in the nonvolatile memory device 2000 and de-reads data read from the nonvolatile memory device 2000. It will further include a randomizer configured to randomize. An example of a randomizer is " DATA in US Patent Publication No. 2010/0088574 STORAGE SYSTEM AND DEVICE WITH RANDOMIZER / DE - RANDOMIZER ", and is incorporated by reference in this application.
예시적인 실시예에 있어서, 호스트 인터페이스(1010)는 컴퓨터 버스 표준들, 스토리지 버스 표준들, iFCPPeripheral 버스 표준들, 등 중 하나 또는 그 보다 많은 것들의 조합으로 구성될 수 있다. 컴퓨터 버스 표준들(computer bus standards)은 S-100 bus, Mbus, Smbus, Q-Bus, ISA, Zorro II, Zorro III, CAMAC, FASTBUS, LPC, EISA, VME, VXI, NuBus, TURBOchannel, MCA, Sbus, VLB, PCI, PXI, HP GSC bus, CoreConnect, InfiniBand, UPA, PCI-X, AGP, PCIe, Intel QuickPath Interconnect, Hyper Transport, 등을 포함한다. 스토리지 버스 표준들(Storage bus standards)은 ST-506, ESDI, SMD, Parallel ATA, DMA, SSA, HIPPI, USB MSC, FireWire(1394), Serial ATA, eSATA, SCSI, Parallel SCSI, Serial Attached SCSI, Fibre Channel, iSCSI, SAS, RapidIO, FCIP, 등을 포함한다. iFCPPeripheral 버스 표준들(iFCPPeripheral bus standards)은 Apple Desktop Bus, HIL, MIDI, Multibus, RS-232, DMX512-A, EIA/RS-422, IEEE-1284, UNI/O, 1-Wire, I2C, SPI, EIA/RS-485, USB, Camera Link, External PCIe, Light Peak, Multidrop Bus, 등을 포함한다.In an exemplary embodiment, host interface 1010 may be configured with one or more combinations of computer bus standards, storage bus standards, iFCPPeripheral bus standards, and the like. Computer bus standards include S-100 bus, Mbus, Smbus, Q-Bus, ISA, Zorro II, Zorro III, CAMAC, FASTBUS, LPC, EISA, VME, VXI, NuBus, TURBOchannel, MCA, Sbus , VLB, PCI, PXI, HP GSC bus, CoreConnect, InfiniBand, UPA, PCI-X, AGP, PCIe, Intel QuickPath Interconnect, Hyper Transport, etc. Storage bus standards are ST-506, ESDI, SMD, Parallel ATA, DMA, SSA, HIPPI, USB MSC, FireWire (1394), Serial ATA, eSATA, SCSI, Parallel SCSI, Serial Attached SCSI, Fiber Channel, iSCSI, SAS, RapidIO, FCIP, etc. iFCPPeripheral bus standards include Apple Desktop Bus, HIL, MIDI, Multibus, RS-232, DMX512-A, EIA / RS-422, IEEE-1284, UNI / O, 1-Wire, I2C, SPI, EIA / RS-485, USB, Camera Link, External PCIe, Light Peak, Multidrop Bus, etc.
도 3은 본 발명의 다른 예시적인 실시예에 따른 도 1의 메모리 제어기를 개략적으로 보여주는 블록도이다.3 is a block diagram schematically showing the memory controller of FIG. 1 according to another exemplary embodiment of the present invention.
도 3을 참조하면, 메모리 제어기(1000a)는 제 1 인터페이스로서 호스트 인터페이스(1010), 제 2 인터페이스로서 메모리 인터페이스(1020), 중앙 처리 장치(1030), 버퍼 메모리(1040), ECC 회로(1050), 그리고 검출기(1060)를 포함한다. 도 3의 메모리 제어기(1000a)는 아래의 차이점을 제외하면 도 2의 메모리 제어기(1000)와 동일하게 동작하며, 그것에 대한 설명은 그러므로 생략될 것이다.Referring to FIG. 3, the memory controller 1000a includes a host interface 1010 as a first interface, a memory interface 1020 as a second interface, a central processing unit 1030, a buffer memory 1040, and an ECC circuit 1050. And a detector 1060. The memory controller 1000a of FIG. 3 operates in the same manner as the memory controller 1000 of FIG. 2 except for the following differences, and a description thereof will be omitted accordingly.
검출기(1060)는 메모리 제어기(1000)의 온도 및 전압 중 적어도 하나를 검출하도록 구성될 것이다. 검출기(1060)에 의해서 검출된 온도/전압 정보는 CPU(1030)에 제공될 것이다. CPU(1030)는 온도/전압 정보가 특정 범위를 벗어났는 지의 여부를 판별할 것이다. 호스트 요청(예를 들면, 읽기 동작 또는 프로그램 동작)시, CPU(1030)는 온도/전압 정보가 특정 범위를 벗어났는 지의 여부에 의거하여 호스트 요청을 위한 제 1 및 제 2 커맨드 시퀀스들 중 하나를 선택할 것이다. 선택된 명령 시퀀스에 따라 일련의 명령들이 불 휘발성 메모리 장치(2000)로 제공될 것이다. 예를 들면, 제 1 커맨드 시퀀스는 임피던스 교정 동작을 수반하는 커맨드 시퀀스이고, 제 2 커맨드 시퀀스는 임피던스 교정 동작을 수반하지 않는 커맨드 시퀀스일 것이다. 여기서, 커맨드 시퀀스는 읽기 동작, 프로그램 동작, 소거 동작, 세트 피쳐 동작, 등을 수행하는 데 사용될 것이다.The detector 1060 will be configured to detect at least one of the temperature and voltage of the memory controller 1000. The temperature / voltage information detected by the detector 1060 will be provided to the CPU 1030. The CPU 1030 will determine whether the temperature / voltage information is outside a specific range. Upon a host request (eg, a read operation or a program operation), the CPU 1030 determines whether one of the first and second command sequences for the host request is based on whether the temperature / voltage information is out of a specific range. Will choose. A series of commands will be provided to the nonvolatile memory device 2000 according to the selected command sequence. For example, the first command sequence may be a command sequence that involves an impedance correction operation, and the second command sequence may be a command sequence that does not involve an impedance correction operation. Here, the command sequence will be used to perform read operations, program operations, erase operations, set feature operations, and the like.
다른 예시적인 실시예에 있어서, 임피던스 교정 동작은 도 2에서 설명된 호스트 요청 횟수 및 도 3에서 설명된 검출 정보에 의거하여 결정될 수 있다.In another exemplary embodiment, the impedance correction operation may be determined based on the number of host requests described in FIG. 2 and detection information described in FIG. 3.
도 4는 본 발명의 예시적인 실시예에 따른 메모리 제어기의 동작을 보여주는 흐름도이다.Fig. 4 is a flow chart showing the operation of a memory controller according to an exemplary embodiment of the present invention.
S110 단계에서, 메모리 제어기(1000/1000a)는 호스트로부터 액세스 요청을 입력받는다. 여기서, 액세스 요청은 읽기 동작, 프로그램 동작, 등을 포함할 것이다. 메모리 제어기(1000/1000a)의 CPU(1030)는 불 휘발성 메모리 장치(2000)에 대한 임피던스 교정 동작이 요구되는 지의 여부를 판별할 것이다. 예를 들면, CPU(1030)는 호스트 요청 횟수에 의거하여, 불 휘발성 메모리 장치(2000)에 대한 임피던스 교정 동작이 요구되는 지의 여부를 판별할 것이다. 또는, CPU(1030)는 온도/전압 정보에 의거하여, 불 휘발성 메모리 장치(2000)에 대한 임피던스 교정 동작이 요구되는 지의 여부를 판별할 것이다. 또는, CPU(1030)는 호스트 요청 횟수 및 온도/전압 정보에 의거하여, 불 휘발성 메모리 장치(2000)에 대한 임피던스 교정 동작이 요구되는 지의 여부를 판별할 것이다.In step S110, the memory controller 1000 / 1000a receives an access request from the host. Here, the access request will include a read operation, a program operation, and the like. The CPU 1030 of the memory controller 1000 / 1000a will determine whether an impedance correction operation for the nonvolatile memory device 2000 is required. For example, the CPU 1030 will determine whether an impedance correction operation for the nonvolatile memory device 2000 is required based on the number of host requests. Alternatively, the CPU 1030 will determine whether an impedance correction operation for the nonvolatile memory device 2000 is required based on temperature / voltage information. Alternatively, the CPU 1030 may determine whether an impedance correction operation for the nonvolatile memory device 2000 is required based on the number of host requests and temperature / voltage information.
만약 불 휘발성 메모리 장치(2000)에 대한 임피던스 교정 동작이 요구되면, 절차는 S120 단계로 진행할 것이다. S120 단계에서, 메모리 제어기(1000/1000a)는 불 휘발성 메모리 장치(2000)로 임피던스 교정 동작을 수반하는 제 1 커맨드 시퀀스를 전송할 것이다. 이러한 경우, 불 휘발성 메모리 장치(2000)는 커맨드 시퀀스에 대응하는 동작(예를 들면, 읽기 동작, 프로그램 동작, 등)과 임피던스 교정 동작을 동시에 수행할 것이다. 이후, 절차는 종료될 것이다.If an impedance correction operation for the nonvolatile memory device 2000 is required, the procedure will proceed to step S120. In step S120, the memory controller 1000 / 1000a will transmit a first command sequence involving an impedance correction operation to the nonvolatile memory device 2000. In this case, the nonvolatile memory device 2000 will simultaneously perform an operation corresponding to a command sequence (eg, a read operation, a program operation, etc.) and an impedance correction operation. Thereafter, the procedure will end.
만약 불 휘발성 메모리 장치(2000)에 대한 임피던스 교정 동작이 요구되지 않으면, 절차는 S130 단계로 진행할 것이다. S130 단계에서, 메모리 제어기(1000/1000a)는 불 휘발성 메모리 장치(2000)로 임피던스 교정 동작을 수반하지 않는 제 2 커맨드 시퀀스를 전송할 것이다. 이러한 경우, 불 휘발성 메모리 장치(2000)는 커맨드 시퀀스에 대응하는 동작(예를 들면, 읽기 동작, 프로그램 동작, 등)을 수행할 것이다. 즉, 임피던스 교정 동작은 수행되지 않을 것이다. 이후, 절차는 종료될 것이다.If the impedance correction operation for the nonvolatile memory device 2000 is not required, the procedure will proceed to step S130. In step S130, the memory controller 1000 / 1000a will transmit a second command sequence that does not involve an impedance correction operation to the nonvolatile memory device 2000. In this case, the nonvolatile memory device 2000 will perform an operation (eg, a read operation, a program operation, etc.) corresponding to a command sequence. That is, the impedance correction operation will not be performed. Thereafter, the procedure will end.
도 5는 본 발명의 예시적인 실시예에 따른 도 1의 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도이다.FIG. 5 is a block diagram schematically showing the nonvolatile memory device of FIG. 1 according to an exemplary embodiment of the present invention.
불 휘발성 메모리 장치(2000)는, 예를 들면, 낸드 플래시 메모리 장치일 것이다. 하지만, 본 발명이 낸드 플래시 메모리 장치에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 불 휘발성 메모리 장치(2000)는 노아 플래시 메모리 장치, 저항성 램(Resistive Random Access Memory: RRAM) 장치, 상변화 메모리(Phase-Change Memory: PRAM) 장치, 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM) 장치, 강유전체 메모리(Ferroelectric Random Access Memory: FRAM) 장치, 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM), 또는 그와 같은 것으로 구성될 수 있다. 또한, 본 발명의 불 휘발성 메모리 장치(2000)는 3차원 어레이 구조를 갖도록 구현될 수 있다. 3차원 어레이 구조를 갖는 불 휘발성 메모리 장치는 수직 낸드 플래시 메모리 장치라 불린다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치 뿐만 아니라, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash, "CTF"라 불림) 메모리 장치에도 모두 적용 가능하다.The non-volatile memory device 2000 may be, for example, a NAND flash memory device. However, it will be understood that the present invention is not limited to NAND flash memory devices. For example, the nonvolatile memory device 2000 is a Noah flash memory device, a resistive random access memory (RRAM) device, a phase-change memory (PRAM) device, a magnetoresistive random access memory : MRAM) device, a Ferroelectric Random Access Memory (FRAM) device, a Spin Transfer Torque Random Access Memory (STT-RAM), or the like. Further, the nonvolatile memory device 2000 of the present invention may be implemented to have a three-dimensional array structure. A nonvolatile memory device having a three-dimensional array structure is called a vertical NAND flash memory device. The present invention is applicable not only to a flash memory device in which the charge storage layer is composed of a conductive floating gate, but also to a charge trap flash (“CTF”) memory device in which the charge storage layer is composed of an insulating film.
도 5를 참조하면, 불 휘발성 메모리 장치(2000)는 메모리 셀 어레이(2100), 읽기/쓰기 회로(2200), 제어 로직(2300), 입출력 인터페이스(2400), 그리고 임피던스 교정 회로(2500)를 포함할 것이다.Referring to FIG. 5, the nonvolatile memory device 2000 includes a memory cell array 2100, a read / write circuit 2200, a control logic 2300, an input / output interface 2400, and an impedance correction circuit 2500. something to do.
메모리 셀 어레이(2100)는 행들(예를 들면, 워드 라인들)과 열들(예를 들면, 비트 라인들)의 교차 영역들에 배열된 메모리 셀들을 포함할 것이다. 메모리 셀들 각각은 1-비트 데이터 또는 멀티-비트 데이터를 저장할 것이다. 제어 로직(2300)의 제어 하에, 읽기/쓰기 회로(2200)는 메모리 셀 어레이(2100)에 데이터를 쓰도록 그리고 메모리 셀 어레이(2200)로부터 데이터를 읽도록 구성될 것이다. 읽기/쓰기 회로(2200)는, 비록 도면에는 도시되지 않았지만, 메모리 셀 어레이(2100)의 행들을 선택하기 위한 행 선택 회로, 메모리 셀 어레이(2100)의 비트 라인들에 연결되는 페이지 버퍼들, 페이지 버퍼들을 선택하기 위한 열 선택 회로, 등을 포함할 것이다. 입출력 인터페이스(2400)는 DQ 패드들(또는, DQ 핀들) (DQ1~DQi)에 연결되며, 외부(예를 들면, 도 1의 메모리 제어기(1000))와 인터페이스하도록 구성된다. 비록 도면에는 도시되지 않았지만, 입출력 인터페이스(2400)는 데이터를 입력받는 입력 버퍼, 데이터를 출력하는 출력 버퍼, 그리고 그와 같은 것을 포함할 것이다.The memory cell array 2100 will include memory cells arranged in crossing regions of rows (eg, word lines) and columns (eg, bit lines). Each of the memory cells will store 1-bit data or multi-bit data. Under the control of control logic 2300, read / write circuit 2200 will be configured to write data to memory cell array 2100 and to read data from memory cell array 2200. The read / write circuit 2200, although not shown in the figure, a row selection circuit for selecting rows of the memory cell array 2100, page buffers connected to bit lines of the memory cell array 2100, pages Column selection circuitry for selecting buffers, and the like. The input / output interface 2400 is connected to DQ pads (or DQ pins) DQ1 to DQi, and is configured to interface with an external device (for example, the memory controller 1000 of FIG. 1). Although not shown in the figure, the input / output interface 2400 will include an input buffer for receiving data, an output buffer for outputting data, and the like.
임피던스 교정 회로(2500)는 ZQ 패드(또는, ZQ 핀)에 연결되어 있다. ZQ 패드는 불 휘발성 메모리 장치(2000)의 외부에 존재하는 기준 저항(RQ)에 연결될 것이다. 임피던스 교정 회로(2500)는 제어 로직(2300)의 제어에 응답하여 임피던스 교정 동작을 수행할 것이다. 여기서, 제어 로직(2300)은 임피던스 교정 동작을 수반하는 커맨드 시퀀스가 입력될 때 임피던스 교정 회로(2500)를 활성화시킬 것이다. 임피던스 교정 회로(2500)의 활성화는 제어 로직(2300)에서 생성된 제어 신호(ZQ_EN)에 의해서 행해질 것이다. 임피던스 교정 회로(2500)의 임피던스 교정 동작은 커맨드 시퀀스에 대응하는 동작이 수행되는 동안 제어 로직(2300)의 제어 하에 행해질 것이다. 임피던스 교정 동작을 수반하지 않는 커맨드 시퀀스가 입력되는 경우, 임피던스 교정 회로(2500)는 활성화되지 않을 것이다.The impedance correction circuit 2500 is connected to a ZQ pad (or ZQ pin). The ZQ pad will be connected to a reference resistor (RQ) external to the nonvolatile memory device 2000. The impedance correction circuit 2500 will perform an impedance correction operation in response to control of the control logic 2300. Here, the control logic 2300 will activate the impedance correction circuit 2500 when a command sequence involving an impedance correction operation is input. The activation of the impedance correction circuit 2500 will be done by the control signal ZQ_EN generated in the control logic 2300. The impedance correction operation of the impedance correction circuit 2500 will be performed under the control of the control logic 2300 while an operation corresponding to the command sequence is performed. If a command sequence that does not involve an impedance correction operation is input, the impedance correction circuit 2500 will not be activated.
임피던스 교정 회로(2500)는 풀업 코드 발생기(2510)와 풀다운 코드 발생기(2520)를 포함할 것이다. 임피던스 교정 회로(2500)가 제어 로직(2300)에서 생성된 제어 신호(ZQ_EN)에 의해서 활성화될 때, 풀업 코드 발생기(2510) 및 풀다운 코드 발생기(2520)는 기준 저항(RQ)에 의거하여 풀업 코드 및 풀다운 코드를 발생할 것이다. 풀업 코드는 입출력 인터페이스(2400)의 출력 드라이버의 풀업 임피던스를 조정하는 데 사용되며, 풀다운 코드는 입출력 인터페이스(2400)의 출력 드라이버의 풀다운 임피던스를 조정하는 데 사용될 것이다. 임피던스 교정 회로(2500)는 다양하게 구현될 수 있다. 예를 들면, 임피던스 교정 회로(2500)의 예들은 미국특허번호 US6573746, US7407379, US7782079, US7929357, 그리고 US7969182에 개시되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.The impedance calibration circuit 2500 will include a pull-up code generator 2510 and a pull-down code generator 2520. When the impedance correction circuit 2500 is activated by the control signal ZQ_EN generated by the control logic 2300, the pull-up code generator 2510 and the pull-down code generator 2520 are pull-up codes based on the reference resistance RQ. And pull down code. The pull-up code will be used to adjust the pull-up impedance of the output driver of the input / output interface 2400, and the pull-down code will be used to adjust the pull-down impedance of the output driver of the input / output interface 2400. The impedance correction circuit 2500 may be implemented in various ways. For example, examples of the impedance calibration circuit 2500 are disclosed in US Pat. Nos. US6573746, US7407379, US7782079, US7929357, and US7969182, which will be incorporated by reference in this application.
예시적인 실시예에 있어서, 불 휘발성 메모리 장치(2000)는 명령 시퀀스를 입력받고, 상기 입력된 명령 시퀀스가 임피던스 교정 동작을 수반하는 지의 여부를 검출하고, 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하는 경우 상기 입력된 명령 시퀀스에 대응하는 동작과 상기 임피던스 교정 동작을 동시에 수행하는 동작들을 포함하는 동작 방법에 따라 동작할 것이다.In an exemplary embodiment, the nonvolatile memory device 2000 receives a command sequence, detects whether the input command sequence is accompanied by an impedance correction operation, and the input command sequence performs the impedance correction operation. When accompanied, it will operate according to an operation method including operations corresponding to the inputted command sequence and operations to simultaneously perform the impedance correction operation.
도 6a 및 도 6b는 본 발명의 예시적인 실시예들에 따른 읽기 커맨드 시퀀스를 보여주는 도면들이다.6A and 6B are diagrams illustrating a read command sequence according to exemplary embodiments of the present invention.
호스트로부터 읽기 요청이 입력될 때, 메모리 제어기(1000)는 읽기 커맨드 시퀀스에 따라 명령 및 어드레스를 불 휘발성 메모리 장치(2000)로 전송할 것이다. 읽기 커맨드 시퀀스의 전송에 앞서, 메모리 제어기(1000)는 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작이 요구되는 지의 여부를 판별할 것이다. 임피던스 교정 동작이 요구되는 지의 여부는, 도 2 및 도 3을 참조하여 설명된 바와 같이, 온도, 전압, 그리고 호스트 요청 횟수 중 하나 또는 그것의 조합에 의거하여 판별될 것이다. 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작이 요구되는 경우, 메모리 제어기(1000)는 임피던스 교정 동작을 수반하는 읽기 커맨드 시퀀스에 따라 명령 및 어드레스를 불 휘발성 메모리 장치(2000)로 전송할 것이다.When a read request is input from the host, the memory controller 1000 transmits a command and an address to the nonvolatile memory device 2000 according to a read command sequence. Prior to transmission of the read command sequence, the memory controller 1000 will determine whether an impedance correction operation of the nonvolatile memory device 2000 is required. Whether an impedance correction operation is required or not will be determined based on one or a combination of temperature, voltage, and number of host requests, as described with reference to FIGS. 2 and 3. When the impedance correction operation of the nonvolatile memory device 2000 is required, the memory controller 1000 will transmit a command and address to the nonvolatile memory device 2000 according to a read command sequence accompanying the impedance correction operation.
도 6a에 도시된 바와 같이, 메모리 제어기(1000)는 제 1 명령(00h), 어드레스, 제 2 명령(30h), 그리고 제 3 명령(ZQCMD)을 순차적으로 불 휘발성 메모리 장치(2000)로 전송할 것이다. 불 휘발성 메모리 장치(2000)는 제 1 및 제 2 명령들(00h, 30h)에 응답하여 읽기 동작을 수행할 것이다. 이때, 레디/비지 신호(R/BB)는 읽기 동작이 수행되는 동안 로우로 천이할 것이다. 또한, 불 휘발성 메모리 장치(2000)의 제어 로직(2300)은 제 3 명령(ZQCMD)에 응답하여 제어 신호(ZQ_EN)를 활성화시킬 것이다. 제어 신호(ZQ_EN)가 활성화됨에 따라, 임피던스 교정 회로(2500)는 잘 알려진 방식에 따라 임피던스 교정 동작을 수행할 것이다. 즉, 도 6a에 도시된 바와 같이, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 추가적인 시간 없이 읽기 시간(tR) 동안 수행될 것이다. 임피던스 교정 동작을 수행하는 데 걸리는 시간은 읽기 시간(tR)보다 짧을 것이다. 임피던스 교정 동작에 따라 생성되는 풀업 코드 및 풀다운 코드는 입출력 인터페이스(2400)의 출력 드라이버에 제공될 것이다. 읽기 동작이 완료되면, 레디/비지 신호(R/BB)는 읽혀진 데이터가 메모리 제어기(1000)로 전송되도록 하이로 천이할 것이다.As shown in FIG. 6A, the memory controller 1000 will sequentially transmit the first command 00h, the address, the second command 30h, and the third command ZQCMD to the nonvolatile memory device 2000. . The nonvolatile memory device 2000 will perform a read operation in response to the first and second commands 00h and 30h. At this time, the ready / busy signal R / BB will transition low while the read operation is being performed. Further, the control logic 2300 of the nonvolatile memory device 2000 will activate the control signal ZQ_EN in response to the third command ZQCMD. As the control signal ZQ_EN is activated, the impedance correction circuit 2500 will perform an impedance correction operation in a well-known manner. That is, as illustrated in FIG. 6A, the impedance correction operation of the nonvolatile memory device 2000 will be performed for a read time tR without additional time. The time taken to perform the impedance calibration operation will be shorter than the read time (tR). The pull-up code and pull-down code generated according to the impedance correction operation will be provided to the output driver of the input / output interface 2400. When the read operation is completed, the ready / busy signal R / BB will transition high so that the read data is transmitted to the memory controller 1000.
도 6b를 참조하면, 메모리 제어기(1000)는 제 1 명령(00h), 어드레스, 제 2 명령(NCMD)을 순차적으로 불 휘발성 메모리 장치(2000)로 전송할 것이다. 제 2 명령(NCMD)은 도 6a에서 설명된 제 2 명령(30h) 및 제 3 명령(ZQCMD)에 대응하는 정보를 나타내는 데 사용될 것이다. 불 휘발성 메모리 장치(2000)는 제 1 및 제 2 명령들(00h, NCMD)에 응답하여 읽기 동작 및 임피던스 교정 동작을 수행할 것이다. 이때, 임피던스 교정 동작을 제어하기 위한 제어 신호(ZQ_EN)는 임피던스 교정 동작이 수행되는 동안 하이로 천이하고, 레디/비지 신호(R/BB)는 읽기 동작이 수행되는 동안 로우로 천이할 것이다. 제어 신호(ZQ_EN)가 활성화됨에 따라, 임피던스 교정 회로(2500)는 잘 알려진 방식에 따라 임피던스 교정 동작을 수행할 것이다. 즉, 도 6b에 도시된 바와 같이, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 추가적인 시간 없이 읽기 시간(tR) 동안 수행될 것이다. 임피던스 교정 동작을 수행하는 데 걸리는 시간은 읽기 시간(tR)보다 짧을 것이다. 임피던스 교정 동작에 따라 생성되는 풀업 코드 및 풀다운 코드는 입출력 인터페이스(2400)의 출력 드라이버에 제공될 것이다. 읽기 동작이 완료되면, 레디/비지 신호(R/BB)는 읽혀진 데이터가 메모리 제어기(1000)로 전송되도록 하이로 천이할 것이다.Referring to FIG. 6B, the memory controller 1000 may sequentially transmit the first command 00h, the address, and the second command NCMD to the nonvolatile memory device 2000. The second command NCMD will be used to indicate information corresponding to the second command 30h and the third command ZQCMD described in FIG. 6A. The nonvolatile memory device 2000 will perform a read operation and an impedance correction operation in response to the first and second commands 00h and NCMD. At this time, the control signal ZQ_EN for controlling the impedance correction operation will transition high while the impedance correction operation is performed, and the ready / busy signal R / BB will transition low while the read operation is performed. As the control signal ZQ_EN is activated, the impedance correction circuit 2500 will perform an impedance correction operation in a well-known manner. That is, as illustrated in FIG. 6B, the impedance correction operation of the nonvolatile memory device 2000 will be performed for a read time tR without additional time. The time taken to perform the impedance calibration operation will be shorter than the read time (tR). The pull-up code and pull-down code generated according to the impedance correction operation will be provided to the output driver of the input / output interface 2400. When the read operation is completed, the ready / busy signal R / BB will transition high so that the read data is transmitted to the memory controller 1000.
도 6a 및 도 6b를 참조하여 설명된 읽기 커맨드 시퀀스들은 임피던스 교정 동작이 요구될 때 사용될 것이다. 만약 임피던스 교정 동작이 요구되지 않으면, 디폴트 읽기 커맨드 시퀀스가 사용될 것이다. 예를 들면, 디폴트 읽기 커맨드 시퀀스는 제 1 명령(00h), 어드레스, 그리고 제 2 명령(30h)로 구성될 것이다. 디폴트 읽기 커맨드 시퀀스에 따르면, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 수행되지 않을 것이다.The read command sequences described with reference to FIGS. 6A and 6B will be used when an impedance correction operation is required. If no impedance correction operation is required, a default read command sequence will be used. For example, the default read command sequence will consist of a first command (00h), an address, and a second command (30h). According to the default read command sequence, the impedance correction operation of the nonvolatile memory device 2000 will not be performed.
도 7a 및 도 7b는 본 발명의 예시적인 실시예들에 따른 프로그램 커맨드 시퀀스를 보여주는 도면들이다.7A and 7B are diagrams showing a program command sequence according to exemplary embodiments of the present invention.
호스트로부터 프로그램 요청이 입력될 때, 메모리 제어기(1000)는 프로그램 커맨드 시퀀스에 따라 명령, 어드레스, 그리고 데이터를 불 휘발성 메모리 장치(2000)로 전송할 것이다. 프로그램 커맨드 시퀀스의 전송에 앞서, 메모리 제어기(1000)는 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작이 요구되는 지의 여부를 판별할 것이다. 임피던스 교정 동작이 요구되는 지의 여부는, 도 2 및 도 3을 참조하여 설명된 바와 같이, 온도, 전압, 그리고 호스트 요청 횟수 중 하나 또는 그것의 조합에 의거하여 판별될 것이다. 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작이 요구되는 경우, 메모리 제어기(1000)는 임피던스 교정 동작을 수반하는 프로그램 커맨드 시퀀스에 따라 명령, 어드레스, 그리고 데이터를 불 휘발성 메모리 장치(2000)로 전송할 것이다.When a program request is input from the host, the memory controller 1000 transmits commands, addresses, and data to the nonvolatile memory device 2000 according to a program command sequence. Prior to transmission of the program command sequence, the memory controller 1000 will determine whether an impedance correction operation of the nonvolatile memory device 2000 is required. Whether an impedance correction operation is required or not will be determined based on one or a combination of temperature, voltage, and number of host requests, as described with reference to FIGS. 2 and 3. When the impedance correction operation of the nonvolatile memory device 2000 is required, the memory controller 1000 will transmit commands, addresses, and data to the nonvolatile memory device 2000 according to a program command sequence accompanying the impedance correction operation. .
도 7a에 도시된 바와 같이, 메모리 제어기(1000)는 제 1 명령(80h), 어드레스, 데이터, 제 2 명령(10h), 그리고 제 3 명령(ZQCMD)을 순차적으로 불 휘발성 메모리 장치(2000)로 전송할 것이다. 불 휘발성 메모리 장치(2000)는 제 1 및 제 2 명령들(80h, 10h)에 응답하여 프로그램 동작을 수행할 것이다. 이때, 레디/비지 신호(R/BB)는 프로그램 동작이 수행되는 동안 로우로 천이할 것이다. 또한, 불 휘발성 메모리 장치(2000)의 제어 로직(2300)은 제 3 명령(ZQCMD)에 응답하여 제어 신호(ZQ_EN)를 활성화시킬 것이다. 제어 신호(ZQ_EN)가 활성화됨에 따라, 임피던스 교정 회로(2500)는 잘 알려진 방식에 따라 임피던스 교정 동작을 수행할 것이다. 즉, 도 7a에 도시된 바와 같이, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 추가적인 시간 없이 프로그램 시간(tPGM) 동안 수행될 것이다. 임피던스 교정 동작을 수행하는 데 걸리는 시간은 프로그램 시간(tPGM)보다 짧을 것이다. 임피던스 교정 동작에 따라 생성되는 풀업 코드 및 풀다운 코드는 입출력 인터페이스(2400)의 출력 드라이버에 제공될 것이다. 프로그램 동작이 완료되면, 레디/비지 신호(R/BB)는 하이로 천이할 것이다. 이후, 불 휘발성 메모리 장치(2000)는 상태 읽기 명령(70h)에 응답하여 상태 데이터(SR)를 메모리 제어기(1000)로 제공될 것이다.As shown in FIG. 7A, the memory controller 1000 sequentially transmits the first command 80h, the address, the data, the second command 10h, and the third command ZQCMD to the nonvolatile memory device 2000. Will send. The nonvolatile memory device 2000 will perform a program operation in response to the first and second commands 80h and 10h. At this time, the ready / busy signal R / BB will transition low while the program operation is being performed. Further, the control logic 2300 of the nonvolatile memory device 2000 will activate the control signal ZQ_EN in response to the third command ZQCMD. As the control signal ZQ_EN is activated, the impedance correction circuit 2500 will perform an impedance correction operation in a well-known manner. That is, as illustrated in FIG. 7A, the impedance correction operation of the nonvolatile memory device 2000 will be performed during the program time tPGM without additional time. The time taken to perform the impedance calibration operation will be shorter than the program time (tPGM). The pull-up code and pull-down code generated according to the impedance correction operation will be provided to the output driver of the input / output interface 2400. When the program operation is completed, the ready / busy signal R / BB will transition high. Thereafter, the nonvolatile memory device 2000 will provide the status data SR to the memory controller 1000 in response to the status read command 70h.
도 7b를 참조하면, 메모리 제어기(1000)는 제 1 명령(80h), 어드레스, 데이터, 제 2 명령(NCMD)을 순차적으로 불 휘발성 메모리 장치(2000)로 전송할 것이다. 제 2 명령(NCMD)은 도 7a에서 설명된 제 2 명령(10h) 및 제 3 명령(ZQCMD)에 대응하는 정보를 나타내는 데 사용될 것이다. 불 휘발성 메모리 장치(2000)는 제 1 및 제 2 명령들(80h, NCMD)에 응답하여 프로그램 동작 및 임피던스 교정 동작을 수행할 것이다. 이때, 임피던스 교정 동작을 제어하기 위한 제어 신호(ZQ_EN)는 임피던스 교정 동작이 수행되는 동안 하이로 천이하고, 레디/비지 신호(R/BB)는 프로그램 동작이 수행되는 동안 로우로 천이할 것이다. 제어 신호(ZQ_EN)가 활성화됨에 따라, 임피던스 교정 회로(2500)는 잘 알려진 방식에 따라 임피던스 교정 동작을 수행할 것이다. 즉, 도 7b에 도시된 바와 같이, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 추가적인 시간 없이 프로그램 시간(tPGM) 동안 수행될 것이다. 임피던스 교정 동작을 수행하는 데 걸리는 시간은 프로그램 시간(tPGM)보다 짧을 것이다. 임피던스 교정 동작에 따라 생성되는 풀업 코드 및 풀다운 코드는 입출력 인터페이스(2400)의 출력 드라이버에 제공될 것이다. 프로그램 동작이 완료되면, 레디/비지 신호(R/BB)는 하이로 천이할 것이다. 이후, 불 휘발성 메모리 장치(2000)는 상태 읽기 명령(70h)에 응답하여 상태 데이터(SR)를 메모리 제어기(1000)로 제공될 것이다.Referring to FIG. 7B, the memory controller 1000 sequentially transmits the first command 80h, the address, data, and the second command NCMD to the nonvolatile memory device 2000. The second command NCMD will be used to indicate information corresponding to the second command 10h and the third command ZQCMD described in FIG. 7A. The nonvolatile memory device 2000 will perform a program operation and an impedance correction operation in response to the first and second commands 80h and NCMD. At this time, the control signal ZQ_EN for controlling the impedance correction operation will transition high while the impedance correction operation is performed, and the ready / busy signal R / BB will transition low while the program operation is performed. As the control signal ZQ_EN is activated, the impedance correction circuit 2500 will perform an impedance correction operation in a well-known manner. That is, as illustrated in FIG. 7B, the impedance correction operation of the nonvolatile memory device 2000 will be performed during the program time tPGM without additional time. The time taken to perform the impedance calibration operation will be shorter than the program time (tPGM). The pull-up code and pull-down code generated according to the impedance correction operation will be provided to the output driver of the input / output interface 2400. When the program operation is completed, the ready / busy signal R / BB will transition high. Thereafter, the nonvolatile memory device 2000 will provide the status data SR to the memory controller 1000 in response to the status read command 70h.
도 7a 및 도 7b를 참조하여 설명된 프로그램 커맨드 시퀀스들은 임피던스 교정 동작이 요구될 때 사용될 것이다. 만약 임피던스 교정 동작이 요구되지 않으면, 디폴트 프로그램 커맨드 시퀀스가 사용될 것이다. 예를 들면, 디폴트 프로그램 커맨드 시퀀스는 제 1 명령(80h), 어드레스, 데이터, 그리고 제 2 명령(10h)로 구성될 것이다. 디폴트 프로그램 커맨드 시퀀스에 따르면, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 수행되지 않을 것이다.The program command sequences described with reference to Figs. 7A and 7B will be used when an impedance correction operation is required. If no impedance calibration operation is required, a default program command sequence will be used. For example, the default program command sequence will consist of a first command 80h, address, data, and a second command 10h. According to the default program command sequence, the impedance correction operation of the nonvolatile memory device 2000 will not be performed.
도 8a 및 도 8b는 본 발명의 예시적인 실시예들에 따른 소거 커맨드 시퀀스를 보여주는 도면들이다.8A and 8B are diagrams showing an erase command sequence according to exemplary embodiments of the present invention.
소거 동작시, 메모리 제어기(1000)는 소거 커맨드 시퀀스에 따라 명령 및 어드레스를 불 휘발성 메모리 장치(2000)로 전송할 것이다. 소거 커맨드 시퀀스의 전송에 앞서, 메모리 제어기(1000)는 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작이 요구되는 지의 여부를 판별할 것이다. 임피던스 교정 동작이 요구되는 지의 여부는, 도 2 및 도 3을 참조하여 설명된 바와 같이, 온도, 전압, 그리고 호스트 요청 횟수 중 하나 또는 그것의 조합에 의거하여 판별될 것이다. 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작이 요구되는 경우, 메모리 제어기(1000)는 임피던스 교정 동작을 수반하는 소거 커맨드 시퀀스에 따라 명령 및 어드레스를 불 휘발성 메모리 장치(2000)로 전송할 것이다.In the erasing operation, the memory controller 1000 will transmit commands and addresses to the nonvolatile memory device 2000 according to the erase command sequence. Prior to transmission of the erase command sequence, the memory controller 1000 will determine whether an impedance correction operation of the nonvolatile memory device 2000 is required. Whether an impedance correction operation is required or not will be determined based on one or a combination of temperature, voltage, and number of host requests, as described with reference to FIGS. 2 and 3. When the impedance correction operation of the nonvolatile memory device 2000 is required, the memory controller 1000 will transmit a command and address to the nonvolatile memory device 2000 according to an erase command sequence accompanying the impedance correction operation.
도 8a에 도시된 바와 같이, 메모리 제어기(1000)는 제 1 명령(60h), 어드레스, 제 2 명령(Doh), 그리고 제 3 명령(ZQCMD)을 순차적으로 불 휘발성 메모리 장치(2000)로 전송할 것이다. 불 휘발성 메모리 장치(2000)는 제 1 및 제 2 명령들(60h, Doh)에 응답하여 소거 동작을 수행할 것이다. 이때, 레디/비지 신호(R/BB)는 소거 동작이 수행되는 동안 로우로 천이할 것이다. 또한, 불 휘발성 메모리 장치(2000)의 제어 로직(2300)은 제 3 명령(ZQCMD)에 응답하여 제어 신호(ZQ_EN)를 활성화시킬 것이다. 제어 신호(ZQ_EN)가 활성화됨에 따라, 임피던스 교정 회로(2500)는 잘 알려진 방식에 따라 임피던스 교정 동작을 수행할 것이다. 즉, 도 8a에 도시된 바와 같이, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 추가적인 시간 없이 소거 시간(tERS) 동안 수행될 것이다. 임피던스 교정 동작을 수행하는 데 걸리는 시간은 소거 시간(tERS)보다 짧을 것이다. 임피던스 교정 동작에 따라 생성되는 풀업 코드 및 풀다운 코드는 입출력 인터페이스(2400)의 출력 드라이버에 제공될 것이다. 소거 동작이 완료되면, 레디/비지 신호(R/BB)는 하이로 천이할 것이다. 이후, 불 휘발성 메모리 장치(2000)는 상태 읽기 명령(70h)에 응답하여 상태 데이터(SR)를 메모리 제어기(1000)로 제공될 것이다.As shown in FIG. 8A, the memory controller 1000 will sequentially transmit the first command 60h, the address, the second command Doh, and the third command ZQCMD to the nonvolatile memory device 2000. . The nonvolatile memory device 2000 will perform an erase operation in response to the first and second commands 60h and Doh. At this time, the ready / busy signal R / BB will transition low while the erase operation is being performed. Further, the control logic 2300 of the nonvolatile memory device 2000 will activate the control signal ZQ_EN in response to the third command ZQCMD. As the control signal ZQ_EN is activated, the impedance correction circuit 2500 will perform an impedance correction operation in a well-known manner. That is, as illustrated in FIG. 8A, the impedance correction operation of the nonvolatile memory device 2000 will be performed for an erase time tERS without additional time. The time taken to perform the impedance calibration operation will be shorter than the erase time (tERS). The pull-up code and pull-down code generated according to the impedance correction operation will be provided to the output driver of the input / output interface 2400. When the erase operation is completed, the ready / busy signal R / BB will transition high. Thereafter, the nonvolatile memory device 2000 will provide the status data SR to the memory controller 1000 in response to the status read command 70h.
소거 동작시, 도 8b를 참조하면, 메모리 제어기(1000)는 제 1 명령(60h), 어드레스, 그리고 제 2 명령(NCMD)을 순차적으로 불 휘발성 메모리 장치(2000)로 전송할 것이다. 제 2 명령(NCMD)은 도 8a에서 설명된 제 2 명령(Doh) 및 제 3 명령(ZQCMD)에 대응하는 정보를 나타내는 데 사용될 것이다. 불 휘발성 메모리 장치(2000)는 제 1 및 제 2 명령들(Doh, NCMD)에 응답하여 소거 동작 및 임피던스 교정 동작을 수행할 것이다. 이때, 임피던스 교정 동작을 제어하기 위한 제어 신호(ZQ_EN)는 임피던스 교정 동작이 수행되는 동안 하이로 천이하고, 레디/비지 신호(R/BB)는 소거 동작이 수행되는 동안 로우로 천이할 것이다. 제어 신호(ZQ_EN)가 활성화됨에 따라, 임피던스 교정 회로(2500)는 잘 알려진 방식에 따라 임피던스 교정 동작을 수행할 것이다. 즉, 도 8b에 도시된 바와 같이, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 추가적인 시간 없이 소거 시간(tERS) 동안 수행될 것이다. 임피던스 교정 동작을 수행하는 데 걸리는 시간은 소거 시간(tERS)보다 짧을 것이다. 임피던스 교정 동작에 따라 생성되는 풀업 코드 및 풀다운 코드는 입출력 인터페이스(2400)의 출력 드라이버에 제공될 것이다. 소거 동작이 완료되면, 레디/비지 신호(R/BB)는 하이로 천이할 것이다. 이후, 불 휘발성 메모리 장치(2000)는 상태 읽기 명령(70h)에 응답하여 상태 데이터(SR)를 메모리 제어기(1000)로 제공될 것이다.In the erase operation, referring to FIG. 8B, the memory controller 1000 sequentially transmits the first command 60h, the address, and the second command NCMD to the nonvolatile memory device 2000. The second command NCMD will be used to indicate information corresponding to the second command Doh and the third command ZQCMD described in FIG. 8A. The nonvolatile memory device 2000 will perform an erase operation and an impedance correction operation in response to the first and second commands Doh and NCMD. At this time, the control signal ZQ_EN for controlling the impedance correction operation will transition high while the impedance correction operation is performed, and the ready / busy signal R / BB will transition low while the erase operation is performed. As the control signal ZQ_EN is activated, the impedance correction circuit 2500 will perform an impedance correction operation in a well-known manner. That is, as illustrated in FIG. 8B, the impedance correction operation of the nonvolatile memory device 2000 will be performed for the erase time tERS without additional time. The time taken to perform the impedance calibration operation will be shorter than the erase time (tERS). The pull-up code and pull-down code generated according to the impedance correction operation will be provided to the output driver of the input / output interface 2400. When the erase operation is completed, the ready / busy signal R / BB will transition high. Thereafter, the nonvolatile memory device 2000 will provide the status data SR to the memory controller 1000 in response to the status read command 70h.
도 8a 및 도 8b를 참조하여 설명된 소거 커맨드 시퀀스들은 임피던스 교정 동작이 요구될 때 사용될 것이다. 만약 임피던스 교정 동작이 요구되지 않으면, 디폴트 소거 커맨드 시퀀스가 사용될 것이다. 예를 들면, 디폴트 소거 커맨드 시퀀스는 제 1 명령(60h), 어드레스, 그리고 제 2 명령(Doh)로 구성될 것이다. 디폴트 소거 커맨드 시퀀스에 따르면, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 수행되지 않을 것이다.The erase command sequences described with reference to FIGS. 8A and 8B will be used when an impedance correction operation is required. If no impedance correction operation is required, a default erase command sequence will be used. For example, the default erase command sequence will consist of a first command 60h, an address, and a second command Doh. According to the default erase command sequence, the impedance correction operation of the nonvolatile memory device 2000 will not be performed.
도 9a 및 도 9b는 본 발명의 예시적인 실시예들에 따른 세트 피쳐 커맨드 시퀀스를 보여주는 도면들이다.9A and 9B are diagrams showing a set feature command sequence according to exemplary embodiments of the present invention.
세트 피쳐 동작시, 메모리 제어기(1000)는 세트 피쳐 커맨드 시퀀스에 따라 명령 및 데이터를 불 휘발성 메모리 장치(2000)로 전송할 것이다. 세트 피쳐 커맨드 시퀀스의 전송시, 메모리 제어기(1000)는 임피던스 교정 동작을 수반하는 세트 피쳐 커맨드 시퀀스에 따라 명령 및 데이터를 불 휘발성 메모리 장치(2000)로 전송할 것이다.In operation of the set feature, the memory controller 1000 will transmit commands and data to the nonvolatile memory device 2000 according to the set feature command sequence. Upon transmission of the set feature command sequence, the memory controller 1000 will send the command and data to the nonvolatile memory device 2000 according to the set feature command sequence involving an impedance correction operation.
도 9a에 도시된 바와 같이, 메모리 제어기(1000)는 제 1 명령(EFh), 제 2 명령(XXh), 데이터, 그리고 제 3 명령(ZQCMD)을 순차적으로 불 휘발성 메모리 장치(2000)로 전송할 것이다. 불 휘발성 메모리 장치(2000)는 제 1 및 제 2 명령들(EFh, XXh)에 응답하여 세트 피쳐 동작을 수행할 것이다. 이때, 레디/비지 신호(R/BB)는 세트 피쳐 동작이 수행되는 동안 로우로 천이할 것이다. 또한, 불 휘발성 메모리 장치(2000)의 제어 로직(2300)은 제 3 명령(ZQCMD)에 응답하여 제어 신호(ZQ_EN)를 활성화시킬 것이다. 제어 신호(ZQ_EN)가 활성화됨에 따라, 임피던스 교정 회로(2500)는 잘 알려진 방식에 따라 임피던스 교정 동작을 수행할 것이다. 즉, 도 9a에 도시된 바와 같이, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 추가적인 시간 없이 세트 피쳐 시간(tFEAT) 동안 수행될 것이다. 임피던스 교정 동작을 수행하는 데 걸리는 시간은 세트 피쳐 시간(tFEAT)보다 짧을 것이다. 임피던스 교정 동작에 따라 생성되는 풀업 코드 및 풀다운 코드는 입출력 인터페이스(2400)의 출력 드라이버에 제공될 것이다. 세트 피쳐 동작이 완료되면, 레디/비지 신호(R/BB)는 하이로 천이할 것이다.As shown in FIG. 9A, the memory controller 1000 will sequentially transmit the first command EFh, the second command XXh, data, and the third command ZQCMD to the nonvolatile memory device 2000. . The nonvolatile memory device 2000 will perform the set feature operation in response to the first and second commands EFh and XXh. At this time, the ready / busy signal R / BB will transition low while the set feature operation is being performed. Further, the control logic 2300 of the nonvolatile memory device 2000 will activate the control signal ZQ_EN in response to the third command ZQCMD. As the control signal ZQ_EN is activated, the impedance correction circuit 2500 will perform an impedance correction operation in a well-known manner. That is, as illustrated in FIG. 9A, the impedance correction operation of the nonvolatile memory device 2000 will be performed during the set feature time tFEAT without additional time. The time taken to perform the impedance calibration operation will be shorter than the set feature time (tFEAT). The pull-up code and pull-down code generated according to the impedance correction operation will be provided to the output driver of the input / output interface 2400. When the set feature operation is completed, the ready / busy signal R / BB will transition high.
세트 피쳐 동작시, 도 9b를 참조하면, 메모리 제어기(1000)는 제 1 명령(EFh), 제 2 명령(NCMD), 그리고 데이터를 순차적으로 불 휘발성 메모리 장치(2000)로 전송할 것이다. 제 2 명령(NCMD)은 도 9a에서 설명된 제 2 명령(XXh) 및 제 3 명령(ZQCMD)에 대응하는 정보를 나타내는 데 사용될 것이다. 불 휘발성 메모리 장치(2000)는 제 1 및 제 2 명령들(EFh, NCMD)에 응답하여 세트 피쳐 동작 및 임피던스 교정 동작을 수행할 것이다. 이때, 임피던스 교정 동작을 제어하기 위한 제어 신호(ZQ_EN)는 임피던스 교정 동작이 수행되는 동안 하이로 천이하고, 레디/비지 신호(R/BB)는 세트 피쳐 동작이 수행되는 동안 로우로 천이할 것이다. 제어 신호(ZQ_EN)가 활성화됨에 따라, 임피던스 교정 회로(2500)는 잘 알려진 방식에 따라 임피던스 교정 동작을 수행할 것이다. 즉, 도 9b에 도시된 바와 같이, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 추가적인 시간 없이 세트 피쳐 시간(tFEAT) 동안 수행될 것이다. 임피던스 교정 동작을 수행하는 데 걸리는 시간은 세트 피쳐 시간(tFEAT)보다 짧을 것이다. 임피던스 교정 동작에 따라 생성되는 풀업 코드 및 풀다운 코드는 입출력 인터페이스(2400)의 출력 드라이버에 제공될 것이다. 프로그램 동작이 완료되면, 레디/비지 신호(R/BB)는 하이로 천이할 것이다.In operation of the set feature, referring to FIG. 9B, the memory controller 1000 will sequentially transmit the first command EFh, the second command NCMD, and data to the nonvolatile memory device 2000. The second command NCMD will be used to indicate information corresponding to the second command XXh and the third command ZQCMD described in FIG. 9A. The nonvolatile memory device 2000 will perform a set feature operation and an impedance correction operation in response to the first and second commands EFh and NCMD. At this time, the control signal ZQ_EN for controlling the impedance correction operation will transition high while the impedance correction operation is performed, and the ready / busy signal R / BB will transition low while the set feature operation is performed. As the control signal ZQ_EN is activated, the impedance correction circuit 2500 will perform an impedance correction operation in a well-known manner. That is, as illustrated in FIG. 9B, the impedance correction operation of the nonvolatile memory device 2000 will be performed during the set feature time tFEAT without additional time. The time taken to perform the impedance calibration operation will be shorter than the set feature time (tFEAT). The pull-up code and pull-down code generated according to the impedance correction operation will be provided to the output driver of the input / output interface 2400. When the program operation is completed, the ready / busy signal R / BB will transition high.
도 9a 및 도 9b를 참조하여 설명된 세트 피쳐 커맨드 시퀀스들은 임피던스 교정 동작이 요구될 때 사용될 것이다. 만약 임피던스 교정 동작이 요구되지 않으면, 디폴트 세트 피쳐 커맨드 시퀀스가 사용될 것이다. 예를 들면, 디폴트 세트 피쳐 커맨드 시퀀스는 제 1 명령(EFh), 제 2 명령(XXh), 그리고 데이터로 구성될 것이다. 디폴트 세트 피쳐 커맨드 시퀀스에 따르면, 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작은 수행되지 않을 것이다.The set feature command sequences described with reference to FIGS. 9A and 9B will be used when an impedance correction operation is required. If no impedance calibration operation is required, a default set feature command sequence will be used. For example, the default set feature command sequence will consist of a first instruction (EFh), a second instruction (XXh), and data. According to the default set feature command sequence, the impedance correction operation of the nonvolatile memory device 2000 will not be performed.
비록 도면에는 도시되지 않았지만, 불 휘발성 메모리 장치(2000)가 비지 상태로 유지되는 구간을 필요로 하는 동작들은 불 휘발성 메모리 장치(2000)의 임피던스 교정 동작을 수행하는 데 사용될 수 있다. 이러한 경우, 불 휘발성 메모리 장치(2000)가 비지 상태로 유지되는 구간을 필요로 하는 동작의 비지 시간은 임피던스 교정 동작을 수행하는 데 걸리는 시간보다 길 것이다.Although not shown in the drawings, operations that require a section in which the nonvolatile memory device 2000 remains busy may be used to perform an impedance correction operation of the nonvolatile memory device 2000. In this case, the busy time of an operation requiring a section in which the nonvolatile memory device 2000 is maintained in a busy state will be longer than a time taken to perform an impedance correction operation.
도 10는 본 발명의 실시예에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다. 컴퓨팅 시스템은 처리 유니트(2101), 사용자 인터페이스(2202), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(2303), 메모리 제어기(2404), 그리고 저장 매체(2505)를 포함한다.10 is a block diagram schematically showing a computing system according to an embodiment of the present invention. The computing system includes a processing unit 2101, a user interface 2202, a modem 2303 such as a baseband chipset, a memory controller 2404, and a storage medium 2505.
메모리 제어기(2404)는 도 2 또는 도 3에 도시된 것과 실질적으로 동일하게 구성되고, 저장 매체(2505)는 기준 저항(RQ)과 연결되는 도 5의 불 휘발성 메모리 장치로 구성될 것이다. 예를 들면, 호스트 요청, 소거 동작, 또는 세트 피쳐 동작시, 메모리 제어기(2404)는 불 휘발성 메모리 장치의 임피던스 교정 동작이 요구되는 지의 여부에 따라 제 1 및 제 2 커맨드 시컨스들 중 어느 하나를 선택할 것이다. 여기서, 제 1 커맨드 시퀀스는 임피던스 교정 동작을 수반하는 명령 시퀀스이고, 제 2 커맨드 시퀀스는 임피던스 교정 동작을 수반하지 않는 디폴트 커맨드 시퀀스일 것이다. 임피던스 교정 동작을 수반하는 명령 시퀀스가 불 휘발성 메모리 장치로 전송될 때, 임피던스 교정 동작은 명령 시퀀스에 대응하는 동작이 수행되는 동안 (또는, 비지 구간) 동안 수행될 것이다.The memory controller 2404 is configured substantially the same as that shown in FIG. 2 or 3, and the storage medium 2505 will be configured as the nonvolatile memory device of FIG. 5 connected to the reference resistor RQ. For example, in a host request, erase operation, or set feature operation, the memory controller 2404 selects one of the first and second command sequences depending on whether an impedance calibration operation of the nonvolatile memory device is required. will be. Here, the first command sequence will be a command sequence that involves an impedance correction operation, and the second command sequence will be a default command sequence that does not involve an impedance correction operation. When the command sequence accompanying the impedance correction operation is transmitted to the nonvolatile memory device, the impedance correction operation will be performed during (or busy period) the operation corresponding to the command sequence.
저장 매체(2505)에는 처리 유니트(2101)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 제어기(2404)를 통해 저장될 것이다. 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(2606)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 잘 이해될 것이다.The storage medium 2505 will store N-bit data to be processed / processed by the processing unit 2101 (N is an integer greater than or equal to 1) through the memory controller 2404. If the computing system is a mobile device, a battery 2606 will be additionally provided to supply the operating voltage of the computing system. Although not shown in the drawings, it will be understood that an application chipset, a camera image processor (CIS), a mobile DRAM, and the like may be further provided in the computing system according to the present invention.
도 11은 본 발명의 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.11 is a block diagram schematically showing a semiconductor drive according to an embodiment of the present invention.
도 11을 참조하면, 반도체 드라이브(4000)(SSD)는 저장 매체(4100)와 제어기(4200)를 포함할 것이다. 저장 매체(4100)는 복수의 채널들(CH0~CHn-1)을 통해 제어기(4200)와 연결될 것이다. 각 채널에는 복수의 불 휘발성 메모리들이 공통으로 연결될 것이다. 제어기(4200)는 도 2 또는 도 3에 도시된 것과 실질적으로 동일하게 구성되고, 저장 매체(4100)의 불 휘발성 메모리 장치들 각각은 도 5에 도시된 불 휘발성 메모리 장치과 실질적으로 동일하게 구성될 것이다. 저장 매체(4100)의 불 휘발성 메모리 장치들 각각은 임피던스 교정 동작을 수행하도록 구성될 것이다. 임피던스 교정 동작을 위한 기준 저항은, 비록 도면에는 도시되지 않았지만, 채널 단위 또는 웨이 단위로 공유되거나, 각 불 휘발성 메모리 장치와 연결될 수 있다.Referring to FIG. 11, the semiconductor drive 4000 (SSD) will include a storage medium 4100 and a controller 4200. The storage medium 4100 will be connected to the controller 4200 through a plurality of channels CH0 to CHn-1. A plurality of nonvolatile memories will be commonly connected to each channel. The controller 4200 is configured substantially the same as that shown in FIG. 2 or 3, and each of the nonvolatile memory devices of the storage medium 4100 will be configured substantially the same as the nonvolatile memory device shown in FIG. 5. . Each of the nonvolatile memory devices of the storage medium 4100 will be configured to perform an impedance correction operation. The reference resistance for the impedance correction operation, although not shown in the drawing, may be shared on a channel-by-channel or way-by-way basis or may be connected to each nonvolatile memory device.
예를 들면, 호스트 요청, 소거 동작, 또는 세트 피쳐 동작시, 메모리 제어기(4200)는 불 휘발성 메모리 장치의 임피던스 교정 동작이 요구되는 지의 여부에 따라 제 1 및 제 2 커맨드 시컨스들 중 어느 하나를 선택할 것이다. 여기서, 제 1 커맨드 시퀀스는 임피던스 교정 동작을 수반하는 명령 시퀀스이고, 제 2 커맨드 시퀀스는 임피던스 교정 동작을 수반하지 않는 디폴트 커맨드 시퀀스일 것이다. 임피던스 교정 동작을 수반하는 명령 시퀀스가 불 휘발성 메모리 장치로 전송될 때, 임피던스 교정 동작은 명령 시퀀스에 대응하는 동작이 수행되는 동안 (또는, 비지 구간) 동안 수행될 것이다.For example, in a host request, erase operation, or set feature operation, the memory controller 4200 selects one of the first and second command sequences depending on whether an impedance calibration operation of the nonvolatile memory device is required. will be. Here, the first command sequence will be a command sequence that involves an impedance correction operation, and the second command sequence will be a default command sequence that does not involve an impedance correction operation. When the command sequence accompanying the impedance correction operation is transmitted to the nonvolatile memory device, the impedance correction operation will be performed during (or busy period) the operation corresponding to the command sequence.
도 12은 도 11에 도시된 반도체 드라이브를 이용한 스토리지를 개략적으로 보여주는 블록도이고, 도 13은 도 11에 도시된 반도체 드라이브를 이용한 스트리지 서버를 개략적으로 보여주는 블록도이다.FIG. 12 is a block diagram schematically showing storage using the semiconductor drive shown in FIG. 11, and FIG. 13 is a block diagram schematically showing a storage server using the semiconductor drive shown in FIG. 11.
본 발명의 실시예에 따른 반도체 드라이브(4000)는 스토리지를 구성하는 데 사용될 수 있다. 도 12에 도시된 바와 같이, 스토리지는 도 11에서 설명된 것과 실질적으로 동일하게 구성되는 복수의 반도체 드라이브들을 포함할 것이다. 본 발명의 실시예에 따른 반도체 드라이브(4000)는 스토리지 서버를 구성하는 데 사용될 수 있다. 도 13에 도시된 바와 같이, 스토리지 서버는 도 11에서 설명된 것과 실질적으로 동일하게 구성되는 복수의 반도체 드라이브들(4000), 그리고 서버(4000A)를 포함할 것이다. 또한, 이 분야에 잘 알려진 RAID 제어기(4000B)가 스토리지 서버에 제공될 수 있음은 잘 이해될 것이다.The semiconductor drive 4000 according to an embodiment of the present invention may be used to configure storage. 12, the storage will include a plurality of semiconductor drives configured substantially the same as described in FIG. The semiconductor drive 4000 according to an embodiment of the present invention may be used to configure a storage server. As shown in FIG. 13, the storage server will include a plurality of semiconductor drives 4000 and a server 4000A configured substantially the same as described in FIG. 11. It will also be understood that a RAID controller 4000B, well known in the art, may be provided in the storage server.
도 14는 본 발명에 따른 모비낸드를 개략적으로 보여주는 블록도이다. 도 14를 참조하면, 모비낸드(5000)는 기준 저항(RQ)에 연결된 적어도 하나의 낸드 플래시 메모리 장치(5100) 및 제어기(5200)를 포함할 수 있다. 모비낸드(5000)는 MMC 4.4(다른 말로, eMMC) 규격을 지원한다.14 is a block diagram schematically showing a mobinand according to the present invention. Referring to FIG. 14, the Mobinand 5000 may include at least one NAND flash memory device 5100 and a controller 5200 connected to a reference resistor RQ. Mobinand 5000 supports MMC 4.4 (in other words, eMMC) specifications.
낸드 플래시 메모리 장치(5100)는 SDR(Sing Data Rate) 낸드 혹은 DDR(Double Data Rate) 낸드일 수 있다. 예시적인 실시 예에 있어서, 낸드 플래시 메모리 장치(5100)는 단품의 낸드 플래시 메모리 장치들을 포함할 수 있다. 여기서, 단품의 낸드 플래시 메모리 장치들은 하나의 패키지(예를 들어, FBGA, Fine-pitch Ball Grid Array)에 적층되어 구현될 수 있다. 단품의 낸드 플래시 메모리 장치들 각각은 도 5에 도시된 것과 실질적으로 동일하게 구성되며, 제어기(5200)는 도 2 또는 도 3에 도시된 것과 실질적으로 동일하게 동작할 것이다. 예를 들면, 호스트 요청, 소거 동작, 또는 세트 피쳐 동작시, 메모리 제어기(5200)는 불 휘발성 메모리 장치의 임피던스 교정 동작이 요구되는 지의 여부에 따라 제 1 및 제 2 커맨드 시컨스들 중 어느 하나를 선택할 것이다. 여기서, 제 1 커맨드 시퀀스는 임피던스 교정 동작을 수반하는 명령 시퀀스이고, 제 2 커맨드 시퀀스는 임피던스 교정 동작을 수반하지 않는 디폴트 커맨드 시퀀스일 것이다. 임피던스 교정 동작을 수반하는 명령 시퀀스가 불 휘발성 메모리 장치로 전송될 때, 임피던스 교정 동작은 명령 시퀀스에 대응하는 동작이 수행되는 동안 (또는, 비지 구간) 동안 수행될 것이다.The NAND flash memory device 5100 may be a SDR (Sing Data Rate) NAND or a DDR (Double Data Rate) NAND. In an exemplary embodiment, the NAND flash memory device 5100 may include a single item of NAND flash memory devices. Here, the NAND flash memory devices of a single item may be implemented by being stacked in one package (for example, FBGA, Fine-pitch Ball Grid Array). Each of the single-piece NAND flash memory devices is configured substantially the same as shown in FIG. 5, and the controller 5200 will operate substantially the same as shown in FIG. 2 or FIG. For example, in a host request, erase operation, or set feature operation, the memory controller 5200 selects one of the first and second command sequences depending on whether an impedance calibration operation of the nonvolatile memory device is required. will be. Here, the first command sequence will be a command sequence that involves an impedance correction operation, and the second command sequence will be a default command sequence that does not involve an impedance correction operation. When the command sequence accompanying the impedance correction operation is transmitted to the nonvolatile memory device, the impedance correction operation will be performed during (or busy period) the operation corresponding to the command sequence.
메모리 제어기(5200)는 복수의 채널들을 통하여 플래시 메모리 장치(5100)에 연결된다. 제어기(5200)는 적어도 하나의 제어기 코어(5210), 호스트 인터페이스(5220) 및 낸드 인터페이스(5230)를 포함한다. 적어도 하나의 제어기 코어(5210)는 모비낸드(3000)의 전반적인 동작을 제어한다. 호스트 인터페이스(5220)는 제어기(5210)와 호스트의 인터페이싱을 수행한다. 낸드 인터페이스(5230)는 낸드 플래시 메모리 장치(5100)와 제어기(5200)의 인터페이싱을 수행한다. 예시적인 실시 예에 있어서, 호스트 인터페이스(5220)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 다른 실시 예에 있어서, 모비낸드(5000)의 호스트 인터페이스(5220)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다.The memory controller 5200 is connected to the flash memory device 5100 through a plurality of channels. The controller 5200 includes at least one controller core 5210, a host interface 5220 and a NAND interface 5230. At least one controller core 5210 controls the overall operation of Mobinand 3000. The host interface 5220 interfaces the controller 5210 with the host. The NAND interface 5230 performs interfacing between the NAND flash memory device 5100 and the controller 5200. In an exemplary embodiment, the host interface 5220 may be a parallel interface (eg, MMC interface). In another embodiment, the host interface 5220 of the Mobinand 5000 may be a serial interface (eg, UHS-II, UFS interface).
모비낸드(5000)는 호스트로부터 전원 전압들(Vcc, Vccq)을 제공받는다. 여기서, 제 1 전원 전압(Vcc: 3.3V)은 낸드 플래시 메모리 장치(5100) 및 낸드 인터페이스(5230)에 제공되고, 제 2 전원 전압(Vccq: 1.8V/3.3V)은 제어기(5200)에 제공된다. 예시적인 실시 예에 있어서, 모비낸드(5000)는 외부 고전압(Vpp)을 옵션적으로 제공받을 수 있다.The Mobinand 5000 receives power voltages Vcc and Vccq from the host. Here, the first power supply voltage (Vcc: 3.3V) is provided to the NAND flash memory device 5100 and the NAND interface 5230, and the second power supply voltage (Vccq: 1.8V / 3.3V) is provided to the controller 5200 do. In an exemplary embodiment, the mobinand 5000 may be provided with an external high voltage (Vpp) as an option.
본 발명에 따른 모비낸드(5000)는 대용량의 데이터를 저장하는 데 유리할 뿐 아니라, 향상된 읽기 동작 특성을 갖는다. 본 발명의 실시 예에 따른 모비낸드(5000)는 소형 및 저전력이 요구되는 모바일 제품(예를 들어, 갤럭시S, 갤럭시노트, 아이폰 등)에 응용 가능하다.The Mobinand 5000 according to the present invention is advantageous not only for storing large amounts of data, but also has improved read operation characteristics. The Mobinand 5000 according to an embodiment of the present invention is applicable to mobile products (eg, Galaxy S, Galaxy Note, iPhone, etc.) that require small size and low power.
도 15는 본 발명에 따른 통신장치를 개략적으로 보여주는 블록도이다. 도 15를 참조하면, 모바일 장치(6000)는 통신 유닛(6100), 제어기(6200), 메모리 유닛(6300), 디스플레이 유닛(6400), 터치 스크린 유닛(6500), 및 오디오 유닛(6600)을 포함한다. 메모리 유닛(6300)은 적어도 하나의 디램(6310), 적어도 하나의 원낸드(6320), 및 적어도 하나의 모비낸드(6330)를 포함한다.15 is a block diagram schematically showing a communication device according to the present invention. Referring to FIG. 15, the mobile device 6000 includes a communication unit 6100, a controller 6200, a memory unit 6300, a display unit 6400, a touch screen unit 6500, and an audio unit 6600. do. The memory unit 6300 includes at least one DRAM 6310, at least one One NAND 6320, and at least one Mobin NAND 6330.
모바일 장치에 대한 좀더 자세한 것은 미국 공개 번호들 US 2010/0010040, US 2010/0062715, US 2010/0309237, 그리고 US 2010/0315325에서 설명되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.More details on mobile devices are described in US Publication Numbers US 2010/0010040, US 2010/0062715, US 2010/0309237, and US 2010/0315325, which will be incorporated by reference in this application.
도 16은 본 발명의 실시예에 따른 반도체 드라이브가 적용되는 시스템을 개략적으로 보여주는 도면이다.16 is a diagram schematically showing a system to which a semiconductor drive is applied according to an embodiment of the present invention.
도 16에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 드라이브는 메일 서버(8100)에도 적용될 수 있다.As shown in FIG. 16, the semiconductor drive according to the embodiment of the present invention can be applied to the mail server 8100.
도 17은 본 발명의 실시예에 따른 메모리 카드(memory card)를 개략적으로 보여주는 블록도이다.17 is a block diagram schematically showing a memory card according to an embodiment of the present invention.
메모리 카드는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.The memory card is, for example, MMC card, SD card, multiuse card, micro SD card, memory stick, compact SD card, ID card, PCMCIA card, SSD card, chip card, smart card ), USB card, and the like.
도 17를 참조하면, 메모리 카드는 외부와의 인터페이스를 수행하는 인터페이스부(9221), 버퍼 메모리를 갖고 메모리 카드의 동작을 제어하는 제어기(9222), 하나 또는 그 보다 많은 불 휘발성 메모리 장치들(9207)을 포함할 것이다. 하나 또는 그 보다 많은 불 휘발성 메모리 장치들(9207) 각각은 기준 저항(RQ)에 연결되도록 구성되거나, 하나 또는 그 보다 많은 불 휘발성 메모리 장치들(9207)은 하나의 기준 저항(RQ)을 공유하도록 구성될 수 있다.Referring to FIG. 17, the memory card includes an interface unit 9221 for performing an interface with the outside, a controller 9222 having a buffer memory and controlling operation of the memory card, one or more nonvolatile memory devices 9207 ). Each of the one or more nonvolatile memory devices 9207 is configured to be connected to a reference resistor RQ, or one or more nonvolatile memory devices 9207 share one reference resistor RQ. Can be configured.
제어기(9222)는 프로세서로서, 불 휘발성 메모리 장치(9207)의 라이트 동작 및 리드 동작을 제어할 수 있다. 구체적으로, 제어기(9222)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 불 휘발성 메모리 장치(9207) 및 인터페이스부(9221)와 커플링되어 있다. 인터페이스부(9221)는 호스트와 메모리 카드 사이에 데이터 교환을 수행하기 위한 카드 프로토콜(예를 들어, SD/MMC)을 통해 호스트와 인터페이싱한다. The controller 9222 is a processor, and can control the write operation and the read operation of the nonvolatile memory device 9207. Specifically, the controller 9222 is coupled to the nonvolatile memory device 9207 and the interface portion 9121 through a data bus DATA and an address bus ADDRESS. The interface unit 9221 interfaces with the host through a card protocol (eg, SD / MMC) for performing data exchange between the host and the memory card.
제어기(9222)는 도 2 또는 도 3에 도시된 것과 실질적으로 동일하게 구성되고, 불 휘발성 메모리 장치(9207)는 도 5에 도시된 불 휘발성 메모리 장치와 실질적으로 동일하게 구성될 것이다. 예를 들면, 호스트 요청, 소거 동작, 또는 세트 피쳐 동작시, 메모리 제어기(9222)는 불 휘발성 메모리 장치의 임피던스 교정 동작이 요구되는 지의 여부에 따라 제 1 및 제 2 커맨드 시컨스들 중 어느 하나를 선택할 것이다. 여기서, 제 1 커맨드 시퀀스는 임피던스 교정 동작을 수반하는 명령 시퀀스이고, 제 2 커맨드 시퀀스는 임피던스 교정 동작을 수반하지 않는 디폴트 커맨드 시퀀스일 것이다. 임피던스 교정 동작을 수반하는 명령 시퀀스가 불 휘발성 메모리 장치로 전송될 때, 임피던스 교정 동작은 명령 시퀀스에 대응하는 동작이 수행되는 동안 (또는, 비지 구간) 동안 수행될 것이다.The controller 9222 is configured substantially the same as that shown in FIG. 2 or 3, and the nonvolatile memory device 9207 will be configured substantially the same as the nonvolatile memory device shown in FIG. 5. For example, in a host request, erase operation, or set feature operation, the memory controller 9222 selects one of the first and second command sequences depending on whether an impedance calibration operation of the nonvolatile memory device is required. will be. Here, the first command sequence will be a command sequence that involves an impedance correction operation, and the second command sequence will be a default command sequence that does not involve an impedance correction operation. When the command sequence accompanying the impedance correction operation is transmitted to the nonvolatile memory device, the impedance correction operation will be performed during (or busy period) the operation corresponding to the command sequence.
도 18은 본 발명의 실시예에 따른 디지털 스틸 카메라(digital still camera)를 개략적으로 보여주는 블록도이다.18 is a block diagram schematically showing a digital still camera according to an embodiment of the present invention.
도 23을 참조하면, 디지털 스틸 카메라는 바디(9301), 슬롯(9302), 렌즈(9303), 디스플레이부(9308), 셔터 버튼(9312), 스트로브(strobe)(9318) 등을 포함한다. 특히, 슬롯(9308)에는 메모리 카드(9331)가 삽입될 수 있고, 메모리 카드(9331)는 도 2 또는 도 3에서 설명된 메모리 제어기 및 도 5에서 설명된 불 휘발성 메모리 장치를 포함할 것이다. 예를 들면, 호스트 요청, 소거 동작, 또는 세트 피쳐 동작시, 메모리 제어기는 불 휘발성 메모리 장치의 임피던스 교정 동작이 요구되는 지의 여부에 따라 제 1 및 제 2 커맨드 시컨스들 중 어느 하나를 선택할 것이다. 여기서, 제 1 커맨드 시퀀스는 임피던스 교정 동작을 수반하는 명령 시퀀스이고, 제 2 커맨드 시퀀스는 임피던스 교정 동작을 수반하지 않는 디폴트 커맨드 시퀀스일 것이다. 임피던스 교정 동작을 수반하는 명령 시퀀스가 불 휘발성 메모리 장치로 전송될 때, 임피던스 교정 동작은 명령 시퀀스에 대응하는 동작이 수행되는 동안 (또는, 비지 구간) 동안 수행될 것이다.Referring to FIG. 23, the digital still camera includes a body 9301, a slot 9302, a lens 9303, a display portion 9308, a shutter button 9312, a strobe 9318, and the like. In particular, a memory card 931 may be inserted into the slot 9308, and the memory card 931 will include the memory controller described in FIG. 2 or 3 and the nonvolatile memory device described in FIG. 5. For example, in a host request, erase operation, or set feature operation, the memory controller will select one of the first and second command sequences depending on whether an impedance calibration operation of the nonvolatile memory device is required. Here, the first command sequence will be a command sequence that involves an impedance correction operation, and the second command sequence will be a default command sequence that does not involve an impedance correction operation. When the command sequence accompanying the impedance correction operation is transmitted to the nonvolatile memory device, the impedance correction operation will be performed during (or busy period) the operation corresponding to the command sequence.
메모리 카드(9331)가 접촉형(contact type)인 경우, 메모리 카드(9331)가 슬롯(9308)에 삽입될 때 메모리 카드(9331)와 회로 기판 상의 특정 전기 회로가 전기적으로 접촉하게 된다. 메모리 카드(9331)가 비접촉형(non-contact type)인 경우, 무선 신호를 통해서 메모리 카드(9331)가 액세스될 것이다.When the memory card 931 is a contact type, when the memory card 931 is inserted into the slot 9308, the memory card 931 and a specific electrical circuit on the circuit board are in electrical contact. When the memory card 931 is a non-contact type, the memory card 931 will be accessed through a wireless signal.
도 19는 도 18의 메모리 카드가 사용되는 다양한 응용 분야들을 보여주는 도면이다.19 is a diagram illustrating various application fields in which the memory card of FIG. 18 is used.
도 19를 참조하면, 메모리 카드(9331)는 비디오 카메라(VC), 텔레비전(TV), 오디오 장치(AD), 게임장치(GM), 전자 음악 장치(EMD), 휴대폰(HP), 컴퓨터(CP), PDA(Personal Digital Assistant), 보이스 레코더(voice recorder)(VR), PC 카드(PCC), 등에 사용될 수 있다.Referring to FIG. 19, the memory card 931 includes a video camera (VC), a television (TV), an audio device (AD), a game device (GM), an electronic music device (EMD), a mobile phone (HP), and a computer (CP). ), PDA (Personal Digital Assistant), voice recorder (VR), PC card (PCC), and the like.
본 발명의 실시예에 있어서, 메모리 셀들은 가변 저항 메모리 셀로 구성될 수 있으며, 예시적인 가변 저항 메모리 셀 및 그것을 포함한 메모리 장치가 미국특허번호 제7529124호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.In an embodiment of the present invention, memory cells may be composed of variable resistance memory cells, and exemplary variable resistance memory cells and memory devices including the same are disclosed in US Pat. No. 7529124, which will be incorporated by reference in this application. .
본 발명의 다른 실시예에 있어서, 메모리 셀들은 전하 저장층을 갖는 다양한 셀 구조들 중 하나를 이용하여 구현될 수 있다. 전하 저장층을 갖는 셀 구조는 전하 트랩층을 이용하는 전하 트랩 플래시 구조, 어레이들이 다층으로 적층되는 스택 플래시 구조, 소오스-드레인이 없는 플래시 구조, 핀-타입 플래시 구조, 등을 포함할 것이다.In another embodiment of the present invention, memory cells may be implemented using one of various cell structures having a charge storage layer. The cell structure having a charge storage layer will include a charge trap flash structure using a charge trap layer, a stack flash structure in which arrays are stacked in multiple layers, a flash structure without source-drain, a pin-type flash structure, and the like.
전하 저장층으로서 전하 트랩 플래시 구조를 갖는 메모리 장치가 미국특허 제6858906호, 미국공개특허 제2004-0169238호, 그리고 미국공개특허 제2006-0180851호에 각각 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다. 소오스/드레인이 없는 플래시 구조는 대한민국특허 제673020호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.A memory device having a charge trap flash structure as a charge storage layer is disclosed in U.S. Patent No. 6,685,061, U.S. Patent Publication No. 2004-0169238, and U.S. Patent Publication No. 2006-0180851, respectively, and will be incorporated by reference in this application. . The source / drain-free flash structure is published in Korean Patent No. 673020 and will be incorporated by reference in this application.
본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 제어기는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.The flash memory device and / or memory controller according to the present invention may be mounted using various types of packages. For example, the flash memory device and / or the memory controller according to the present invention include PoP (Package on Package), Ball grid arrays (BGAs), Chip scale packages (CSPs), Plastic Leaded Chip Carrier (PLCC), Plastic Dual In- Line Package (PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board (COB), Ceramic Dual In-Line Package (CERDIP), Plastic Metric Quad Flat Pack (MQFP), Thin Quad Flatpack (TQFP), Small Outline (SOIC), Shrink Small Outline Package (SSOP), Thin Small Outline (TSOP), System In Package (SIP), Multi Chip Package (MCP), Wafer-level Fabricated Package (WFP), Wafer-Level Processed Stack Package ( WSP), and the like.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.It is apparent to those skilled in the art that the structure of the present invention can be variously modified or changed without departing from the scope or technical spirit of the present invention. In view of the foregoing, if the modifications and variations of the present invention fall within the scope of the following claims and equivalents, it is believed that the present invention includes the modifications and variations of this invention.
1000: 메모리 제어기
2000: 불 휘발성 메모리 장치
1000: memory controller
2000: Non-volatile memory device

Claims (10)

  1. 명령 시퀀스를 입력받고,
    상기 입력된 명령 시퀀스가 임피던스 교정 동작을 수반하는 지의 여부를 검출하고,
    상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하는 경우 상기 입력된 명령 시퀀스에 대응하는 동작과 상기 임피던스 교정 동작을 동시에 수행하는 것을 포함하되,
    상기 입력된 명령 시퀀스에 대응하는 상기 동작은 읽기 동작, 프로그램 동작, 세트 피쳐 동작, 그리고 소거 동작 중 하나인 불 휘발성 메모리 장치의 동작 방법.
    Command sequence,
    It is detected whether the input command sequence is accompanied by an impedance correction operation,
    When the input command sequence is accompanied by the impedance correction operation, including performing the operation corresponding to the input command sequence and the impedance correction operation at the same time,
    The operation corresponding to the input command sequence is one of a read operation, a program operation, a set feature operation, and an erase operation.
  2. 제 1 항에 있어서,
    상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하지 않을 경우 상기 임피던스 교정 동작없이 상기 입력된 명령 시퀀스에 대응하는 상기 동작을 수행하는 것을 더 포함하는 동작 방법.
    According to claim 1,
    And when the input command sequence does not involve the impedance correction operation, performing the operation corresponding to the input command sequence without the impedance correction operation.
  3. 제 1 항에 있어서,
    상기 임피던스 교정 동작을 수행하는 데 걸리는 시간은 상기 입력된 명령 시퀀스에 대응하는 상기 동작을 수행하는 데 걸리는 시간보다 짧은 동작 방법.
    According to claim 1,
    The time required to perform the impedance correction operation is shorter than the time taken to perform the operation corresponding to the input command sequence.
  4. 삭제delete
  5. 메모리 셀 어레이와;
    입력된 명령 시퀀스가 임피던스 교정 동작을 수반하는 지의 여부를 검출하는 제어 로직과;
    외부 기준 저항에 연결되며, 상기 제어 로직의 검출 결과에 응답하여 임피던스 교정 코드를 발생하는 임피던스 교정 회로와; 그리고
    상기 임피던스 교정 코드에 의해서 교정 가능한 출력 임피던스를 갖는 출력 드라이버를 포함하되,
    상기 입력된 명령 시퀀스에 대응하는 동작은 읽기 동작, 프로그램 동작, 세트 피쳐 동작, 그리고 소거 동작 중 하나인 불 휘발성 메모리 장치.
    A memory cell array;
    Control logic that detects whether the input command sequence involves an impedance correction operation;
    An impedance correction circuit connected to an external reference resistor and generating an impedance correction code in response to the detection result of the control logic; And
    An output driver having an output impedance that can be corrected by the impedance correction code,
    The operation corresponding to the input command sequence is one of a read operation, a program operation, a set feature operation, and an erase operation.
  6. 제 5 항에 있어서,
    상기 제어 로직은 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반할 때 검출 결과로서 제어 신호를 활성화시키고, 상기 임피던스 교정 회로는 상기 제어 신호의 활성화에 응답하여 상기 임피던스 교정 코드를 발생하는 불 휘발성 메모리 장치.
    The method of claim 5,
    The control logic activates a control signal as a detection result when the input command sequence is accompanied by the impedance correction operation, and the impedance correction circuit generates a non-volatile memory that generates the impedance correction code in response to activation of the control signal. Device.
  7. 제 6 항에 있어서,
    상기 제어 로직은 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하지 않을 때 검출 결과로서 상기 제어 신호를 비활성화시키고 상기 임피던스 교정 회로는 상기 제어 신호의 비활성화에 의해서 비활성화되는 불 휘발성 메모리 장치.
    The method of claim 6,
    The control logic deactivates the control signal as a result of detection when the input command sequence does not involve the impedance correction operation, and the impedance correction circuit is deactivated by deactivating the control signal.
  8. 제 7 항에 있어서,
    상기 제어 로직을 상기 입력된 명령 시퀀스가 상기 임피던스 교정 동작을 수반하지 않을 때 상기 임피던스 교정 동작없이 상기 입력된 명령 시퀀스에 대응하는 상기 동작을 제어하는 불 휘발성 메모리 장치.
    The method of claim 7,
    A non-volatile memory device that controls the control logic to the operation corresponding to the input command sequence without the impedance correction operation when the input command sequence does not involve the impedance correction operation.
  9. 제 5 항에 있어서,
    상기 임피던스 교정 동작을 수행하는 데 걸리는 시간은 상기 입력된 명령 시퀀스에 대응하는 상기 동작을 수행하는 데 걸리는 시간보다 짧은 불 휘발성 메모리 장치.
    The method of claim 5,
    The time required to perform the impedance correction operation is a nonvolatile memory device shorter than the time taken to perform the operation corresponding to the input command sequence.
  10. 삭제delete
KR1020130000288A 2013-01-02 2013-01-02 Nonvolatile memory device and memory system including the same KR102089613B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130000288A KR102089613B1 (en) 2013-01-02 2013-01-02 Nonvolatile memory device and memory system including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130000288A KR102089613B1 (en) 2013-01-02 2013-01-02 Nonvolatile memory device and memory system including the same
US14/144,659 US9361985B2 (en) 2013-01-02 2013-12-31 Nonvolatile memory devices including simultaneous impedance calibration and input command

Publications (2)

Publication Number Publication Date
KR20140088426A KR20140088426A (en) 2014-07-10
KR102089613B1 true KR102089613B1 (en) 2020-03-16

Family

ID=51017047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130000288A KR102089613B1 (en) 2013-01-02 2013-01-02 Nonvolatile memory device and memory system including the same

Country Status (2)

Country Link
US (1) US9361985B2 (en)
KR (1) KR102089613B1 (en)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102226370B1 (en) 2015-01-13 2021-03-15 삼성전자주식회사 Integrated circuit and storage device
US9570182B1 (en) 2015-09-02 2017-02-14 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
US9665462B2 (en) 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
KR20170099431A (en) 2016-02-23 2017-09-01 삼성전자주식회사 Flash memory device
US10068634B2 (en) 2016-03-16 2018-09-04 International Business Machines Corporation Simultaneous write and read calibration of an interface within a circuit
JP6640677B2 (en) 2016-08-19 2020-02-05 キオクシア株式会社 Semiconductor storage device
JP2018045743A (en) * 2016-09-13 2018-03-22 東芝メモリ株式会社 Semiconductor device and memory system
KR20180032039A (en) * 2016-09-21 2018-03-29 에스케이하이닉스 주식회사 Data storage device and operating method thereof
KR20180062809A (en) 2016-12-01 2018-06-11 삼성전자주식회사 ZQ calibration method of memory device with shared ZQ pin
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
KR20180083975A (en) 2017-01-13 2018-07-24 삼성전자주식회사 Memory system perporming training operation
US10062453B1 (en) 2017-03-09 2018-08-28 Toshiba Memory Corporation Calibrating I/O impedances using estimation of memory die temperature
US10090065B1 (en) 2017-03-14 2018-10-02 International Business Machines Corporation Simultaneous write, read, and command-address-control calibration of an interface within a circuit
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
JP2019050071A (en) * 2017-09-11 2019-03-28 東芝メモリ株式会社 Semiconductor storage device and memory system
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
US10901655B2 (en) 2018-09-27 2021-01-26 Western Digital Technologies, Inc. Non-volatile storage system with command response piggybacking

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974225B1 (en) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 Impedance calibration period setting circuit and semiconductor integrated circuit
US20110102073A1 (en) 2009-11-05 2011-05-05 Elpida Memory, Inc. Semiconductor device, system with semiconductor device, and calibration method
US20110115509A1 (en) 2009-11-18 2011-05-19 Samsung Electronics Co., Ltd. Semiconductor Devices Including Design for Test Capabilities and Semiconductor Modules and Test Systems Including Such Devices
US20110193590A1 (en) 2010-02-05 2011-08-11 Elpida Memory, Inc. Semiconductor device and circuit board having the semiconductor device mounted thereon
US20130007562A1 (en) 2011-07-01 2013-01-03 Apple Inc. Controller Interface Providing Improved Data Reliability
US8988940B2 (en) 2012-07-31 2015-03-24 International Business Machines Corporation Structure and method for narrowing voltage threshold distribution in non-volatile memories

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307568A (en) 1999-02-17 2000-11-02 Sony Corp Semiconductor ic, information processing method, information processor and program storing medium
US6965529B2 (en) 2002-06-21 2005-11-15 Intel Coproration Memory bus termination
US7126853B2 (en) 2003-08-14 2006-10-24 Mosel Vitelic, Inc. Electronic memory having impedance-matched sensing
US7164600B2 (en) * 2004-12-10 2007-01-16 Micron Technology Inc Reducing DQ pin capacitance in a memory device
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
KR100862316B1 (en) 2007-03-08 2008-10-13 주식회사 하이닉스반도체 Semiconductor Memory Device, ZQ Calibration Operation Controlling Circuit of the same and Method for ZQ Calibration Operation of the same
US7728619B1 (en) * 2007-03-30 2010-06-01 Cypress Semiconductor Corporation Circuit and method for cascading programmable impedance matching in a multi-chip system
US8064250B2 (en) 2008-12-16 2011-11-22 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller
US8085611B2 (en) 2009-01-22 2011-12-27 Macronix International Co., Ltd. Twisted data lines to avoid over-erase cell result coupling to normal cell result
KR101642831B1 (en) 2009-07-31 2016-07-26 삼성전자주식회사 Equalizer and semiconductor memory device comprising the same
US9160349B2 (en) 2009-08-27 2015-10-13 Micron Technology, Inc. Die location compensation
US8307270B2 (en) 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability
KR20110051860A (en) 2009-11-11 2011-05-18 삼성전자주식회사 Semiconductor device having on-die termination structure for reducing current consumption and termination method thereof
US20110141829A1 (en) 2009-12-14 2011-06-16 Ware Frederick A Circuits for Reducing Power Consumption of Memory Components
KR101854232B1 (en) 2010-11-09 2018-05-04 삼성전자주식회사 Pseudo-open drain type output driver having de-emphasis function and semiconductor memory device, and control method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974225B1 (en) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 Impedance calibration period setting circuit and semiconductor integrated circuit
US20110102073A1 (en) 2009-11-05 2011-05-05 Elpida Memory, Inc. Semiconductor device, system with semiconductor device, and calibration method
US20110115509A1 (en) 2009-11-18 2011-05-19 Samsung Electronics Co., Ltd. Semiconductor Devices Including Design for Test Capabilities and Semiconductor Modules and Test Systems Including Such Devices
US20110193590A1 (en) 2010-02-05 2011-08-11 Elpida Memory, Inc. Semiconductor device and circuit board having the semiconductor device mounted thereon
US20130007562A1 (en) 2011-07-01 2013-01-03 Apple Inc. Controller Interface Providing Improved Data Reliability
US8988940B2 (en) 2012-07-31 2015-03-24 International Business Machines Corporation Structure and method for narrowing voltage threshold distribution in non-volatile memories

Also Published As

Publication number Publication date
US20140185384A1 (en) 2014-07-03
KR20140088426A (en) 2014-07-10
US9361985B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
US9280420B2 (en) Memory systems and block copy methods thereof
US9400750B2 (en) Nonvolatile memory device and nonvolatile memory system and random data read method thereof
US9761287B2 (en) Semiconductor memory device, memory system including the same and operating method thereof
US9519576B2 (en) Memory controller, method of operating the same and memory system including the same
US9176808B2 (en) Storage device and nonvolatile memory device and operating method thereof
KR101626528B1 (en) Flash memory device and data read method thereof
JP6072442B2 (en) Memory system and operation method thereof
JP5660615B2 (en) Data storage system including multi-bit memory device and method of operating the same
US9128623B2 (en) Non-volatile memory devices, methods of operating non-volatile memory devices, and systems including the same
US9368234B2 (en) Nonvolatile memory device and method of operating the same
KR101563647B1 (en) Memory system and data processing method thereof
KR102048765B1 (en) Method of operating memory system and memory system
US9852061B2 (en) Memory device and operating method of memory device
US9672104B2 (en) Memory system and read reclaim method thereof
KR20140008705A (en) Non_volatile memory device and memory system having the same and memory management, erase and programming methods thereof
US8644066B2 (en) Multi-level non-volatile memory device, system and method with state-converted data
KR101844346B1 (en) Memory system and method of operating a memory system
KR20130052971A (en) Method of operating non-volatile memory devices
US20120005451A1 (en) Data storage device and bad block managing method thereof
JP2012195047A (en) Nonvolatile memory device with page flag, driving method and memory system including the same
KR101772951B1 (en) Non-volatile memory device and read method thereof
US9177660B2 (en) Method of operating memory device
US9053790B1 (en) Counter for write operations at a data storage device
KR101824227B1 (en) Memory system and programming method thereof
US10311920B2 (en) Apparatus and method for controlling memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant