KR102061501B1 - Method of fabricating tin sulfide thin film - Google Patents

Method of fabricating tin sulfide thin film Download PDF

Info

Publication number
KR102061501B1
KR102061501B1 KR1020180058386A KR20180058386A KR102061501B1 KR 102061501 B1 KR102061501 B1 KR 102061501B1 KR 1020180058386 A KR1020180058386 A KR 1020180058386A KR 20180058386 A KR20180058386 A KR 20180058386A KR 102061501 B1 KR102061501 B1 KR 102061501B1
Authority
KR
South Korea
Prior art keywords
tin
thin film
disulfide
forming
sulfide thin
Prior art date
Application number
KR1020180058386A
Other languages
Korean (ko)
Other versions
KR20190133443A (en
Inventor
김성근
편정준
김상태
송현철
백승협
김진상
최지원
강종윤
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020180058386A priority Critical patent/KR102061501B1/en
Publication of KR20190133443A publication Critical patent/KR20190133443A/en
Application granted granted Critical
Publication of KR102061501B1 publication Critical patent/KR102061501B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1072—Layered
    • H01L2924/10724—Tin sulfide [SnS]

Abstract

본 발명은 기저막 상에 상대적으로 저온에서 이황화주석 시드층을 형성하는 제 1 단계 및 상기 이황화주석 시드층 상에 상대적으로 고온에서 이황화주석 메인층을 형성하는 제 2 단계를 포함하는, 황화주석 박막의 형성 방법을 제공한다. The present invention provides a tin sulfide thin film comprising a first step of forming a tin disulfide seed layer at a relatively low temperature on a base film and a second step of forming a tin disulfide main layer at a relatively high temperature on the tin disulfide seed layer. It provides a formation method.

Description

황화주석 박막의 형성 방법{Method of fabricating tin sulfide thin film}Method of fabricating tin sulfide thin film

본 발명은 박막의 형성 방법에 관한 것으로, 보다 상세하게는 황화주석 박막의 형성 방법에 관한 것이다.The present invention relates to a method for forming a thin film, and more particularly, to a method for forming a tin sulfide thin film.

최근 높은 전자 및 홀 전계이동도를 가지며, 밴드갭을 가지는 이차원 황화물 반도체 소재에 대한 관심이 급증하고 있다. 그러나, 이러한 이차원 황화물 소재의 우수한 물성이 산업적으로 활용되기 위해서는 이차원 황화물 소재의 대면적 합성 공정 확보가 필수적이다. 특히, 기존 전자 소자 및 센서 등등에 적용되기 위해서는 이차원 황화물 소재의 합성이 기존 소자 공정 가능 온도(< 500 ℃)범위 내에서 이루어져야 한다. Recently, interest in two-dimensional sulfide semiconductor materials having high electron and hole field mobility and band gaps has increased rapidly. However, in order to industrially utilize the excellent physical properties of these two-dimensional sulfide materials, it is essential to secure a large-area synthesis process of the two-dimensional sulfide materials. In particular, in order to be applied to existing electronic devices and sensors, the synthesis of a two-dimensional sulfide material should be performed within the range of the existing device processing temperature (<500 ℃).

이차원 황화물 소재의 현재까지 합성 방법으로는 테이프 등을 이용한 물리적 박리 및 화학기상증착법(chemical vapor deposition, CVD) 등이 가장 널리 이용되고 있다. 물리적 박리법은 결정으로부터 박리된 일부 조각을 이용하는 방법으로 실질적 합성법이라 보기는 어려우며, 화학기상증착법으로 실질적으로 가장 많이 사용되고 있다. 그러나 화학기상증착법은 이차원 황화물 소재의 결정립이 수십 마이크로미터까지 성장하는 등 우수한 결정성을 확보할 수 있으나, 연속적이지 않은 박막이 형성되는 경우가 많으며, 700 내지 900℃의 매우 높은 공정 온도를 요구하는 등 문제를 가지고 있다. 뿐만 아니라, 반응원료의 주입량에 매우 민감하기 때문에 넓은 면적에서의 균일한 박막 형성 역시 어려운 문제가 있어 실제 응용분야에 적용까지는 어려울 것으로 예상된다.Until now, as a synthesis method of a two-dimensional sulfide material, physical peeling using a tape or the like and chemical vapor deposition (CVD) are widely used. The physical exfoliation method is a method of using some pieces peeled from the crystal, which is hardly considered as a synthetic method, and is most frequently used as a chemical vapor deposition method. However, chemical vapor deposition can secure excellent crystallinity, such as grain growth of two-dimensional sulfide materials up to several tens of micrometers, but in many cases, non-contiguous thin films are formed and require very high process temperatures of 700 to 900 ° C. I have a back problem. In addition, since it is very sensitive to the injection amount of the reaction raw material, it is also difficult to form a uniform thin film in a large area, and thus it is expected to be difficult to apply in actual applications.

이러한 방법 이외에도 최근 이차원 황화물 소재를 형성하는데 원자층 증착법(Atomic Layer Deposition, ALD)을 이용한 기술이 보고되고 있다. 원자층 증착법은박막의 두께 균일도가 우수하며, 대면적 증착에 있어 장점을 가지고 있는 기술이다. 또한 증착 온도가 화학기상증착법에 비해 낮으며, 두께를 서브-옹스트롬(sub-angstrom) 단위로 제어할 수 있어 이차원 층상 구조 소재의 층수 제어에도 매우 효과적이다. 그러나 증착 온도가 낮기 때문에 결정성이 좋지 않아, 많은 경우 700 내지 1000℃ 이상의 높은 온도 영역에서 후속 열처리가 필요하며, 이러한 높은 열처리 온도 역시 응용 분야에서의 활용 가능성을 크게 떨어뜨리는 요소이다.In addition to these methods, a technique using atomic layer deposition (ALD) has recently been reported to form a two-dimensional sulfide material. Atomic layer deposition is a technique that has excellent thickness uniformity and has an advantage in large area deposition. In addition, the deposition temperature is lower than that of chemical vapor deposition, and the thickness can be controlled in sub-angstrom units, which is very effective for controlling the number of layers of two-dimensional layered materials. However, due to the low deposition temperature, the crystallinity is not good, and in many cases, subsequent heat treatment is required in a high temperature range of 700 to 1000 ° C. or more, and such high heat treatment temperature also greatly reduces the applicability in an application field.

소재 측면에서는 우수한 전계효과 이동도를 가지는 많은 이차원 금속칼코겐화합물이 존재하나, 대부분의 이차원 금속칼코겐화합물은 1000℃를 훨씬 넘는 녹는점을 가지고 있어 높은 공정 온도가 요구된다. 그러나 약 2.2eV의 밴드갭을 가지며, 비교적 높은 전자 이동도를 가지는 이황화주석은 녹는점이 869℃로 다른 이차원 금속칼코겐화합물 보다 크게 낮은 값을 가지고 있어 저온에서 고품질의 층상 구조 형성이 가능할 것으로 예상된다. 그러나 SnS2, SnS, Sn2S3 등 주석의 산화가 차이에 따라 다양한 상이 존재하기 때문에 기존 원자층 증착법 등의 공정에서는 단일상의 SnS2의 형성이 어려운 문제가 있으며, 화학양론 정량비가 맞지 않는 등의 문제가 존재한다. In terms of materials, many two-dimensional metal chalcogenides have excellent field effect mobility, but most two-dimensional metal chalcogenides have melting points well above 1000 ° C, requiring high process temperatures. However, tin disulfide having a bandgap of about 2.2 eV and relatively high electron mobility has a melting point of 869 ° C., which is significantly lower than that of other two-dimensional metal chalcogenides. However, since various phases exist due to the oxidation of tin such as SnS 2 , SnS, and Sn 2 S 3 , it is difficult to form single-phase SnS 2 in conventional atomic layer deposition processes, and the stoichiometric ratio does not match. Problem exists.

한국 공개 특허 공보 KR20170122433A (2017-11-06)Korean Unexamined Patent Publication KR20170122433A (2017-11-06)

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 이차원 층상 구조 소재인 이황화주석 박막을 대면적에서 연속적이며, 균일한 두께로 형성하며, 400℃ 이하의 공정 온도에서 형성하는 원자층 증착법을 제공하는데 그 목적이 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다. The present invention has been proposed to solve the above problems of the prior art, an atomic layer for forming a tin disulfide thin film, which is a two-dimensional layered structure material, in a large area in continuous, uniform thickness, and formed at a process temperature of 400 ° C. or less. The purpose is to provide a deposition method. However, these problems are exemplary, and the scope of the present invention is not limited thereby.

상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 황화주석 박막의 형성 방법을 제공한다. 상기 황화주석 박막의 형성 방법은 기저막 상에 상대적으로 저온에서 이황화주석 시드층을 형성하는 제 1 단계; 및 상기 이황화주석 시드층 상에 상대적으로 고온에서 이황화주석 메인층을 형성하는 제 2 단계; 를 포함한다. Provided is a method of forming a tin sulfide thin film according to an aspect of the present invention for solving the above problems. The method of forming the tin sulfide thin film may include a first step of forming a tin disulfide seed layer on a base film at a relatively low temperature; And a second step of forming a tin disulfide main layer at a relatively high temperature on the tin disulfide seed layer. It includes.

상기 황화주석 박막의 형성 방법의 상기 제 1 단계에서 상기 이황화주석 시드층은 비정질이며, 상기 제 2 단계에서 상기 이황화주석 시드층은 결정화될 수 있다. The tin disulfide seed layer may be amorphous in the first step of the method of forming the tin sulfide thin film, and the tin disulfide seed layer may be crystallized in the second step.

상기 황화주석 박막의 형성 방법에서, 상기 제 1 단계는 플라즈마 여기 원자층 증착법(PEALD)을 이용하여 이황화주석 시드층을 형성하는 단계를 포함할 수 있다. In the method of forming the tin sulfide thin film, the first step may include forming a tin disulfide seed layer using plasma excitation atomic layer deposition (PEALD).

상기 황화주석 박막의 형성 방법에서, 상기 플라즈마 여기 원자층 증착법은, 상기 기저막 상에 주석 원료를 주입하는 제 1-1 단계; 상기 주석 원료를 퍼지하는 제 1-2 단계; 플라즈마로 여기된 황 원료를 주입하는 제 1-3 단계; 및 상기 플라즈마로 여기된 황 원료를 퍼지하는 제 1-4 단계; 를 포함할 수 있다. In the method of forming the tin sulfide thin film, the plasma excitation atomic layer deposition method may include the steps of: 1-1 injecting a tin raw material onto the base film; A first 1-2 step of purging the tin raw material; Injecting a sulfur raw material excited by plasma into a first to third step; And purging the sulfur raw material excited by the plasma; It may include.

상기 황화주석 박막의 형성 방법에서, 상기 기저막은 상기 이황화주석 시드층 보다 표면 에너지가 큰 물질을 포함할 수 있다. In the method of forming the tin sulfide thin film, the base layer may include a material having a greater surface energy than the tin disulfide seed layer.

상기 황화주석 박막의 형성 방법에서, 상기 기저막은 Al2O3 막일 수 있다. In the method of forming the tin sulfide thin film, the base layer may be an Al 2 O 3 film.

상기 황화주석 박막의 형성 방법의 상기 제 1 단계에서 상기 상대적으로 저온은 90℃ 내지 200℃이며, 상기 제 2 단계에서 상기 상대적으로 고온은 200℃ 내지 300℃일 수 있다. In the first step of the method of forming the tin sulfide thin film, the relatively low temperature may be 90 ° C to 200 ° C, and in the second step, the relatively high temperature may be 200 ° C to 300 ° C.

상기 황화주석 박막의 형성 방법의 상기 제 1 단계에서 상기 이황화주석 시드층은 연속적이고 균일한 두께를 가지는 이황화주석 단위박막이 1 내지 5층으로 적층되어 이루어질 수 있다. In the first step of the method of forming the tin sulfide thin film, the tin disulfide seed layer may be formed by stacking 1 to 5 layers of tin disulfide unit thin films having a continuous and uniform thickness.

상기 황화주석 박막의 형성 방법에서, 상기 제 1 단계 및 상기 제 2 단계를 수행하여 형성된 황화주석 박막은 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타날 수 있다. In the method of forming the tin sulfide thin film, the tin sulfide thin film formed by performing the first step and the second step is a single phase of tin disulfide, not a mixed phase of tin sulfide and tin disulfide, and has a layered structure parallel to the base film. Although, the layered structure does not appear only at the top of the tin sulfide thin film, but may appear over the entire thickness from the bottom to the top of the tin sulfide thin film.

상기 과제를 해결하기 위한 본 발명의 다른 관점에 의한 트랜지스터 구조체를 제공한다. 상기 트랜지스터 구조체는 기저막; 및 상기 기저막 상에 상술한 방법으로 형성된 황화주석 박막; 을 포함한다. Provided is a transistor structure according to another aspect of the present invention for solving the above problems. The transistor structure includes a base film; And a tin sulfide thin film formed on the base film by the method described above. It includes.

상기 트랜지스터 구조체에서, 상기 황화주석 박막은 트랜지스터의 채널층으로서, 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타날 수 있다. In the transistor structure, the tin sulfide thin film is a channel layer of a transistor, which is a single phase of tin disulfide, not a mixed phase of tin sulfide and tin disulfide, and has a layered structure parallel to the base layer, wherein the layer structure is the tin sulfide It may not appear only at the top of the thin film but may appear over the entire thickness from the bottom to the top of the tin sulfide thin film.

상기한 바와 같이 이루어진 본 발명의 다양한 실시예들에 따르면, 이차원 층상 구조 소재인 이황화주석 박막을 대면적에서 연속적이며, 균일한 두께로 형성할 수 있는 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to various embodiments of the present invention made as described above, it is possible to implement a method capable of forming a tin disulfide thin film, which is a two-dimensional layered structure material, in a large area in a continuous and uniform thickness. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 층상 구조 이황화주석 박막 형성방법의 순서도이다.
도 2는 90℃, 150℃, 210℃, 240℃의 온도에서 SiO2 기판(도 2의 (a), (b), (c), (d)) 및 Al2O3 기판(도 2의 (e), (f), (g), (h)) 상에 성장된 이황화주석(SnS2)박막의 표면 SEM 사진이다.
도 3a는 90℃ ~ 240℃에서 성장한 Al2O3 기판 위에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이고, 도 3b는 SiO2와 비정질 Al2O3 기판 상에서 150℃에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이다.
도 4는 Al2O3 기판 위에서 90℃ ~ 240℃ 온도 범위에서 단일 PEALD 공정으로 형성된 이황화주석의 주석과 황의 비율을 나타내는 그래프이다.
도 5는 Al2O3 기판 위 150℃ 온도에서 단일 PEALD 공정으로 성장시킨 이황화주석 박막의 층상 구조를 보여주는 TEM 사진이다.
도 6은 1 nm 이하의 이황화주석 시드층을 Al2O3 기판 위에서 150℃에서 형성한 뒤에 이황화주석 박막을 SEED층 위에 240℃에서 성장시킨 표면 SEM 사진이다.
도 7은 이황화주석 시드층 위에서 형성된 이황화주석 박막의 주석과 황의 진동 결합을 보여주는 라만(Raman) 그래프이다.
도 8은 이황화주석 시드층 위에 형성된 이황화주석 박막의 층상 구조를 보여주는 TEM 사진이다.
도 9는 본 발명의 다른 실시예에 따른 트랜지스터 구조체의 구성을 도해하는 도면이다. 1 is a flow chart of a method for forming a layered tin disulfide thin film according to an embodiment of the present invention.
FIG. 2 shows SiO 2 substrates ((a), (b), (c), (d) of FIG. 2) and Al 2 O 3 substrates (at FIG. 2) at temperatures of 90 ° C., 150 ° C., 210 ° C. and 240 ° C. FIG. SEM image of the surface of a tin disulfide (SnS 2 ) thin film grown on (e), (f), (g), and (h)).
FIG. 3A is an XRD graph showing the crystallinity of a tin disulfide thin film grown on an Al 2 O 3 substrate grown at 90 ° C. to 240 ° C., and FIG. 3B is a crystallinity of a tin disulfide thin film grown at 150 ° C. on an SiO 2 and amorphous Al 2 O 3 substrate. XRD graph showing.
Figure 4 is a graph showing the ratio of tin and sulfur of the tin disulfide formed in a single PEALD process in the temperature range of 90 ℃ ~ 240 ℃ on Al 2 O 3 substrate.
FIG. 5 is a TEM photograph showing the layered structure of a tin disulfide thin film grown by a single PEALD process at 150 ° C. on an Al 2 O 3 substrate.
FIG. 6 is a surface SEM photograph of a tin disulfide seed layer of 1 nm or less formed on an Al 2 O 3 substrate at 150 ° C., and then a tin disulfide thin film grown on the SEED layer at 240 ° C. FIG.
FIG. 7 is a Raman graph showing vibration coupling of tin and sulfur of a tin disulfide thin film formed on a tin disulfide seed layer.
8 is a TEM photograph showing the layered structure of a tin disulfide thin film formed on a tin disulfide seed layer.
9 is a diagram illustrating a configuration of a transistor structure according to another embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, the following examples are intended to complete the disclosure of the present invention, the scope of the invention to those skilled in the art It is provided to inform you completely. In addition, in the drawings, at least some of the components may be exaggerated or reduced in size. Like numbers in the drawings refer to like elements.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는"가지다" 등의 용어는 설시 된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this specification, terms such as "comprise" or "have" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof that is described, and that one or more other features or numbers are present. It is to be understood that the present invention does not exclude, in advance, the possibility of addition, presence of steps, actions, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as meanings consistent with the meanings in the context of the related art, and shall not be construed in ideal or excessively formal sense unless clearly defined herein. . Like reference numerals in the drawings denote like elements. However, in describing the embodiments, when it is determined that detailed descriptions of related known functions or configurations may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted. In addition, the size of each component in the drawings may be exaggerated for description, it does not mean the size that is actually applied.

본 발명은 단일상 이차원 이황화주석(SnS2)박막의 성장방법에 관련된 것으로, 구체적으로는 층상 구조의 이황화주석 층을 기판 표면과 평행하게 형성하며, 대면적에서 연속적인 박막이 균일하게 형성하는 방법, 500℃ 이하의 낮은 공정 온도 범위에서 박막을 형성하는 방법에 관련되며, 더욱 구체적으로는 이차원 층상 구조 소재인 이황화주석 박막을 대면적에서 연속적이며, 균일한 두께로 형성하며, 400℃ 이하의 공정 온도에서 형성하는 원자층증착법에 관련된다. The present invention relates to a method for growing a single-phase two-dimensional tin disulfide (SnS 2 ) thin film, specifically, a layer of a tin disulfide layer having a layered structure parallel to the surface of a substrate, and a method of forming a continuous thin film uniformly in a large area. And a method of forming a thin film in a low process temperature range of 500 ° C. or less, and more specifically, a tin disulfide thin film, which is a two-dimensional layered structure material, is formed in a large area in a continuous, uniform thickness, and is a process of 400 ° C. or less. It relates to the atomic layer deposition method formed at temperature.

본 발명의 일 예에 따른 층상 구조 이황화주석 박막 성장 방법은 산화물 기저막 상에 플라즈마 여기 원자층 증착법(plasma-enhanced ALD, PEALD)을 사용하여 이황화주석 박막을 형성하는 단계를 포함한다.The layered tin disulfide thin film growth method according to an embodiment of the present invention includes forming a tin disulfide thin film using plasma-enhanced ALD (PEALD) on an oxide base layer.

또한 일 예에 따른 이황화주석 박막 성장 방법에 있어 이황화주석 박막 형성은 두 단계로 진행된다, 첫번째는 1 내지 5층 이하의 이황화주석 시드(seed) 층을 형성하는 단계, 두번째는 이황화주석 박막을 시드층 위에 형성하는 단계를 포함한다.In addition, in the tin disulfide thin film growth method according to one embodiment, the tin disulfide thin film is formed in two steps, the first step of forming a tin disulfide seed layer of 1 to 5 or less layers, the second seed tin oxide disulfide thin film Forming over the layer.

또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 산화물 기저막은, 이황화주석 보다 표면에너지가 큰 산화알루미늄(Al2O3), 이산화티타늄 (TiO2), 산화지르코늄(ZrO2) 및 산화하프늄(HfO2) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.In addition, in the method of forming a tin disulfide thin film according to an embodiment, the oxide base layer includes aluminum oxide (Al 2 O 3 ), titanium dioxide (TiO 2 ), zirconium oxide (ZrO 2 ), and hafnium oxide, which have a larger surface energy than tin disulfide. At least one of (HfO 2 ) may be included, but is not limited thereto.

또한 일 예에 따른 이황화주석 박막 형성 방법에 있어, 상기 플라즈마 원자층 증착법은, 상기 산화물 기저막 상에 주석 원료를 주입하는 단계, 상기 주석 원료를 퍼지하는 단계, 플라즈마에 의해 여기된 황 원료를 주입하는 단계 및 상기 황 원료를 퍼지하는 단계를 순차적으로 포함하는 단위 사이클을 복수회 수행하여 구현할 수 있다.In addition, in the method of forming a tin disulfide thin film according to an embodiment, the plasma atomic layer deposition method includes injecting a tin raw material onto the oxide base layer, purging the tin raw material, and injecting a sulfur raw material excited by plasma. It can be implemented by performing a plurality of unit cycles comprising a step and a step of purging the sulfur raw material in sequence.

또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 주석 원료는 SnCl2, SnCl4, tetrakis(dimethylamino)tin, tetrakis(diethylamido)tin, tetrakis(ethylmethylamino)tin, bis[bis(trimethylsilyl)amino]tin, tetramethyltin, tetraethyltin, trimethyl(phenyl)tin, dimethylamino-2-methyl-2-propoxy-tin(II) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.In addition, in the tin disulfide thin film formation method according to an embodiment, the tin raw material is SnCl2, SnCl4, tetrakis (dimethylamino) tin, tetrakis (diethylamido) tin, tetrakis (ethylmethylamino) tin, bis [bis (trimethylsilyl) amino] tin, tetramethyltin , tetraethyltin, trimethyl (phenyl) tin, and dimethylamino-2-methyl-2-propoxy-tin (II), but are not limited thereto.

또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 황 원료로는 질소와 황화수소(H2S)의 혼합가스 및 아르곤(Ar)과 황화수소 (H2S)의 혼합가스 중 적어도 하나를 포함할 수 있다.In addition, in the method of forming a tin disulfide thin film according to an embodiment, the sulfur raw material may include at least one of a mixed gas of nitrogen and hydrogen sulfide (H 2 S) and a mixed gas of argon (Ar) and hydrogen sulfide (H 2 S). Can be.

또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 이황화주석 시드층을 형성하는 단계는 90℃ ~ 200℃온도에서 수행될 수 있다.In addition, in the method of forming a tin disulfide thin film according to an example, the forming of the tin disulfide seed layer may be performed at a temperature of 90 ° C. to 200 ° C.

또한 일 예에 따른 이황화주석 박막 형성 방법에 있어서, 상기 이황화주석 메인층을 형성하는 단계는 200℃ ~ 300℃온도에서 수행될 수 있다.In addition, in the method of forming a tin disulfide thin film according to an example, the forming of the tin disulfide main layer may be performed at a temperature of 200 ° C to 300 ° C.

도 1은 본 발명의 일 실시예에 따른 이황화주석 박막 형성방법의 순서도이다. 도 1을 참조하면 기저막 상에 저온에서 이황화주석 시드층을 형성하는 단계(S100) 및 이황화주석 시드층 상에 이황화주석 메인층을 형성하는 단계(S200)를 포함할 수 있다. 1 is a flow chart of a method for forming a tin disulfide thin film according to an embodiment of the present invention. Referring to FIG. 1, the method may include forming a tin disulfide seed layer at a low temperature on a base film (S100) and forming a tin disulfide main layer on a tin disulfide seed layer (S200).

기저막 상에 이황화주석 시드층을 형성하는 단계(S100)에서 PEALD로 이황화주석 박막을 1 ~ 5 층 범위에서 형성한다. 이황화주석 시드층을 형성하는 단계(S100)는 상기 기저막 상에 주석 원료를 주입하는 단계, 상기 주석 원료를 퍼지하는 단계, 플라즈마로 여기된 황 원료를 주입하는 단계, 상기 황 원료를 퍼지하는 단계를 포함할 수 있다.In the step of forming a tin disulfide seed layer on the base film (S100), a tin disulfide thin film is formed in the range of 1 to 5 layers by PEALD. Forming a tin disulfide seed layer (S100) includes injecting a tin raw material on the base film, purging the tin raw material, injecting a sulfur raw material excited by plasma, and purging the sulfur raw material. It may include.

예를 들어, Sn 소스 가스로는 dimethylamino-2-methyl-2-propoxy-tin(II)가 사용되었고, S의 소스가스로는 H2S가 사용되었다. 일 실험예에서 황화주석 시드층을 형성하는 단계는 증착 온도 90℃ ~ 200℃ 에서 수행될 수 있으나 이에 본 발명이 제한되는 것은 아니다. For example, dimethylamino-2-methyl-2-propoxy-tin (II) was used as the Sn source gas, and H 2 S was used as the source gas of S. In one embodiment, the step of forming the tin sulfide seed layer may be performed at a deposition temperature of 90 ° C. to 200 ° C., but the present invention is not limited thereto.

상기 기저막은, 예를 들어, Al2O3, TiO2, ZrO2, HfO2, WO3, SnO2, MgO 또는 ZnO 등 표면에너지가 높은 물질이거나 SiO2 위에 상기 물질의 얇은 층을 이용할 수 있으나, 상기 물질에 제한되는 것은 아니다.The base layer may be, for example, a material having high surface energy such as Al 2 O 3 , TiO 2 , ZrO 2 , HfO 2 , WO 3 , SnO 2 , MgO, or ZnO, or may use a thin layer of the material on SiO 2 . It is not limited to the above materials.

위에서 기술한 기저막 물질층은 ALD로 증착할 수 있으나, 이에 제한되는 것은 아니다.The base film material layer described above may be deposited by ALD, but is not limited thereto.

일 실험예에서 황화주석 메인층을 황화주석 시드층 위에 형성하는 단계(S200)는 PEALD로 진행하며, 200℃ ~ 300℃에서 수행될 수 있으나 이에 본 발명이 제한되는 것은 아니다.In an experimental example, the step of forming the tin sulfide main layer on the tin sulfide seed layer (S200) proceeds to PEALD and may be performed at 200 ° C to 300 ° C, but the present invention is not limited thereto.

도 2는 90℃, 150℃, 210℃, 240℃의 온도에서 각각 SiO2 기판(도 2의 (a), (b), (c), (d)) 및 Al2O3 기판(도 2의 (e), (f), (g), (h)) 상에 성장된 이황화주석(SnS2) 박막의 표면 SEM 사진이다. FIG. 2 shows SiO 2 substrates ((a), (b), (c), and (d) of FIG. 2) and Al 2 O 3 substrates at temperatures of 90 ° C., 150 ° C., 210 ° C., and 240 ° C., respectively. SEM image of the surface of a tin disulfide (SnS 2 ) thin film grown on (e), (f), (g), and (h)).

도 3a는 90℃ ~ 240℃에서 성장한 Al2O3 기판 위에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이고, 도 3b는 SiO2와 비정질 Al2O3 기판 상에서 150℃에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이다.FIG. 3A is an XRD graph showing the crystallinity of a tin disulfide thin film grown on an Al 2 O 3 substrate grown at 90 ° C. to 240 ° C., and FIG. 3B is a crystallinity of a tin disulfide thin film grown at 150 ° C. on an SiO 2 and amorphous Al 2 O 3 substrate. XRD graph showing.

도 3a 및 도 3b를 참조하면 SiO2 기판 상에 증착된 이황화주석 박막은 90℃ 성장 온도에서는 박막 표면이 거칠지 않고 연속된 균일한 박막이 형성된 것을 알 수 있지만, 150℃ 이상의 성장 온도에서는 이황화주석 박막의 층상 구조가 기판과 평행하지 않게 성장하여 박막 표면이 거칠고, 균일한 박막이 성장하지 않는 것을 관찰할 수 있다. 이에 반해 Al2O3 기판 위에서 성장시킨 이황화주석 박막은 150℃ 성장 온도까지 박막 표면이 거칠지 않고 연속된 매우 균일한 박막이 성장한 것을 알 수 있고, 200 ℃ 이상의 성장 온도에서는 SiO2 기판 위에서 성장한 이황화주석 박막과 마찬가지로 SnS2의 층상 구조가 기판 표면에 평행하지 않고 다양한 배향으로 형성되었음을 관찰할 수 있다.Referring to FIGS. 3A and 3B, the tin disulfide thin film deposited on the SiO 2 substrate may be formed at a 90 ° C. growth temperature, but the surface of the thin film is not rough, but a continuous uniform thin film is formed. It can be observed that the layered structure of is grown not parallel to the substrate, the surface of the thin film is rough, and the uniform thin film does not grow. In contrast, the tin disulfide thin film grown on the Al 2 O 3 substrate showed that the surface of the thin film was grown to a very uniform thin continuous surface without roughness up to 150 ° C., and the tin disulfide grown on the SiO 2 substrate at a growth temperature of 200 ° C. or higher. Like the thin film, it can be observed that the layered structure of SnS 2 is formed in various orientations without being parallel to the substrate surface.

도 3a는 Al2O3 기판 위에서 90℃ ~ 240℃에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이고, 도 3b는 150℃ 성장 온도의 SiO2 기판 상에서 성장한 이황화주석 박막의 결정화도와 Al2O3 기판 상에서 성장한 이황화주석 박막의 결정화도를 나타내는 XRD 그래프이다.FIG. 3A is an XRD graph showing the crystallinity of a tin disulfide thin film grown on an Al 2 O 3 substrate at 90 ° C. to 240 ° C., and FIG. 3B is a crystallinity and Al 2 O 3 crystal of a tin disulfide thin film grown on a SiO 2 substrate at a 150 ° C. growth temperature. An XRD graph showing the crystallinity of a tin disulfide thin film grown on a substrate.

도 3a를 참조하면, Al2O3 기판 위의 150℃ ~ 240℃ 성장 온도 내에서 이황화주석 단일상이 성장 온도에 관계없이 형성되는 것을 이황화주석의 X-ray diffraction (XRD) (001) 픽으로 확인하였다. 하지만 90℃ 온도에서는 이황화주석의 XRD 픽이 관찰되지 않은 것으로 보아 이황화주석이 결정상이 아닌 비정질로 존재한다는 것을 알 수 있다.Referring to FIG. 3A, the tin disulfide single phase is formed within 150 ° C. to 240 ° C. growth temperature on an Al 2 O 3 substrate, regardless of the growth temperature, as an X-ray diffraction (XRD) (001) pick of tin disulfide. Confirmed. However, XRD picks of tin disulfide were not observed at 90 ° C, indicating that tin disulfide was present in amorphous rather than crystalline phases.

또한 성장 온도를 증가시킬수록 이황화주석의 XRD 픽의 크기가 커지는 것으로 보아 성장 온도가 증가할수록 이황화주석의 결정화도는 증가하는 것을 확인하였다.Also, as the growth temperature increases, the size of the XRD pick of tin disulfide increases, and it is confirmed that the crystallinity of tin disulfide increases as the growth temperature increases.

도 3b를 참조하면, 150℃ 성장 온도에서 이황화주석을 SiO2 기판과 Al2O3 기판 위에 각각 성장시켰을 때 Al2O3 기판 위에서의 이황화주석 XRD 픽이 더 큰 것으로 보아, 표면에너지가 큰 Al2O3 기판 위에서 이황화주석 박막이 더 (001) 방향으로, 즉 이황화주석 층상 구조가 기판과 평행하게 성장한 것을 알 수 있다.Referring to FIG. 3B, when tin disulfide is grown on a SiO 2 substrate and an Al 2 O 3 substrate at a growth temperature of 150 ° C., the tin disulfide XRD peak on the Al 2 O 3 substrate is larger. It can be seen that the tin disulfide thin film was further grown in the (001) direction on the 2 O 3 substrate, that is, the tin disulfide layered structure was parallel to the substrate.

도 4는 Al2O3 기판 위에서 90℃ ~ 240℃의 성장 온도로 증착시킨 이황화주석의 주석과 황의 원소비를 나타내는 그래프이다. 단일상 이황화주석의 결정화된 150 ℃ 온도 이상부터 주석과 황의 비율이 약 1 : 1.93으로 관찰되는 것을 확인하였다.4 is a graph showing the element ratios of tin and sulfur of tin disulfide deposited on an Al 2 O 3 substrate at a growth temperature of 90 ° C. to 240 ° C. FIG. From the crystallization temperature of 150 ° C. or higher of the single-phase tin disulfide, it was confirmed that the ratio of tin and sulfur was about 1:93.

도 5는 Al2O3 기판 위 150℃ 온도에서 단일 PEALD 공정으로 성장시킨 이황화주석 박막의 층상 구조를 보여주는 TEM 사진이다. 즉, 150℃ 온도에서 비정질 Al2O3 표면 위에 단일 스텝으로 형성한 이황화주석 박막의 층상 구조를 보여주는 사진이다. FIG. 5 is a TEM photograph showing the layered structure of a tin disulfide thin film grown by a single PEALD process at 150 ° C. on an Al 2 O 3 substrate. That is, the photo shows the layered structure of the tin disulfide thin film formed in a single step on the surface of the amorphous Al 2 O 3 at 150 ℃ temperature.

도 5에서 이황화주석의 층상 구조를 살펴보면, 윗부분에서는 이황화주석의 층상 구조가 보이는 것을 알 수 있지만, Al2O3 표면과 이황화주석 박막 사이의 계면 쪽에서는 층상 구조가 전혀 관찰되지 않는 것으로 보아, 초기 성장 시에는 결정화가 제대로 이루지지 않고, 박막이 성장하여 두께가 두꺼워질수록 결정화가 일어나 이차원 층상 구조가 형성되는 것을 알 수 있다. 이러한 현상은 이황화주석을 채널물질로 사용할 때 전기적 특성을 크게 저하시킬 수 있는 문제점을 야기할 수 있다.Referring to the layered structure of tin disulfide in FIG. 5, it can be seen that the layered structure of tin disulfide is seen in the upper portion, but no layered structure is observed at the interface between the Al 2 O 3 surface and the tin disulfide thin film. It can be seen that the crystallization is not properly performed during growth, and as the thin film grows and becomes thicker, crystallization occurs to form a two-dimensional layered structure. This phenomenon may cause a problem that can significantly reduce the electrical characteristics when using tin disulfide as the channel material.

도 6은 1 nm 이하의 이황화주석 시드층을 Al2O3 기판 위에서 150℃에서 형성한 뒤에 그 시드층 위에 이황화주석 메인층을 240℃에서 성장시킨 박막의 표면 SEM결과이다. 두 단계 성장법 이용을 통해 도 6에서 관찰할 수 있듯이 박막 표면이 거칠지 않고 연속된 매우 균일한 박막이 성장한 것을 확인하였다.6 is a surface SEM result of a thin film in which a tin disulfide seed layer of 1 nm or less is formed at 150 ° C. on an Al 2 O 3 substrate, and a tin disulfide main layer is grown at 240 ° C. on the seed layer. As can be observed in FIG. 6 through the use of the two-step growth method, it was confirmed that the surface of the thin film was not rough but continuous, very uniform thin film was grown.

도 7은 시드층 위에 형성한 이황화주석 박막의 주석과 황의 라만(Raman) 진동 결합을 보여주는 그래프이다. 시드층 위에서 240℃로 성장시킨 박막에서 이황화주석의 주석과 황의 진동결합을 의미하는 Raman peak (A1g)을 확인할 수 있다. 또한 일황화주석(SnS)의 라만 픽이 관찰되지 않는 것을 확인하였다. 이를 통해, 플라즈마 여기 원자층 증착법으로 성장시킨 이황화주석 박막이 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이라는 것을 확인할 수 있다.FIG. 7 is a graph showing Raman vibration coupling of tin and sulfur of a tin disulfide thin film formed on a seed layer. In the thin film grown at 240 ° C. on the seed layer, a Raman peak (A1g), which indicates vibrational coupling of tin and sulfur of tin disulfide, can be confirmed. It was also confirmed that no Raman pick of tin sulfide (SnS) was observed. Through this, it can be confirmed that the tin disulfide thin film grown by the plasma excitation atomic layer deposition method is a single phase of tin disulfide rather than a mixed phase of tin disulfide and tin disulfide.

도 8은 Al2O3 기판에서 150℃에서 형성한 이황화주석 시드층 위에 240℃의 온도에서 형성된 이황화주석 박막의 층상 구조를 보여주는 TEM 결과이다. 150℃에서 단일 과정으로 형성된 이황화주석 박막과 달리 박막 전체에서 이황화주석의 층상 구조가 확연히 드러나는 것을 알 수 있다. 8 is a TEM result showing a layered structure of a tin disulfide thin film formed at a temperature of 240 ° C. on a tin disulfide seed layer formed at 150 ° C. in an Al 2 O 3 substrate. Unlike the tin disulfide thin film formed by a single process at 150 ° C., it can be seen that the layered structure of tin disulfide is clearly revealed in the entire thin film.

따라서 플라즈마 원자층 증착법을 사용하여 황화주석 시드층을 먼저 성장시킴으로써, 박막과 계면 사이에 이황화주석이 결정화가 되지 않는 문제점을 해결할 수 있었고, 이황화주석 박막 전체가 층상 구조로 잘 발달하였으며, 비정질 Al2O3 표면 위에서 기판과 평행하게 층상 구조가 잘 구현됨을 확인하였다. Therefore, the plasma by atom using a layer deposition growth sulfide tin oxide layer, first, could solve the problems that are not crystallized are disulfide tin between the thin film and the interface, was the overall disulfide tin thin well-developed in the layer structure, an amorphous Al 2 It was confirmed that the layer structure was well implemented in parallel with the substrate on the O 3 surface.

본 발명의 일 실시예에 따르면 결정성이 우수한 층상 구조 이황화주석 단일상 박막을 결정립이 연결된 박막 형태로 대면적에서 균일하게 형성할 수 있다.According to an embodiment of the present invention, the layered tin disulfide single phase thin film having excellent crystallinity may be uniformly formed in a large area in the form of a thin film in which crystal grains are connected.

도 9는 본 발명의 다른 실시예에 따른 트랜지스터 구조체의 구성을 도해하는 도면이다. 9 is a diagram illustrating a configuration of a transistor structure according to another embodiment of the present invention.

도 9를 참조하면, 본 발명의 다른 실시예에 따른 트랜지스터 구조체는 소스 전극(40)과 드레인 전극(50)을 포함한다. 상기 트랜지스터 구조체는 기저막(20) 및 상기 기저막(20) 상에 상술한 방법으로 형성된 황화주석 박막(30)을 포함한다. 9, a transistor structure according to another embodiment of the present invention includes a source electrode 40 and a drain electrode 50. The transistor structure includes a base film 20 and a tin sulfide thin film 30 formed on the base film 20 by the above-described method.

기저막(20)은 이황화주석 보다 표면 에너지가 큰 물질을 포함할 수 있는 바, 예를 들어, Al2O3, TiO2, ZrO2, HfO2, WO3, SnO2, MgO 및 ZnO 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.The base film 20 may include a material having a greater surface energy than tin disulfide, for example, at least one of Al 2 O 3 , TiO 2 , ZrO 2 , HfO 2 , WO 3 , SnO 2 , MgO, and ZnO. It may include, but is not limited thereto.

상기 황화주석 박막(30)은 트랜지스터의 채널층으로서, 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막(20)과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타난다. The tin sulfide thin film 30 is a channel layer of a transistor, and is a single phase of tin disulfide, not a mixed phase of tin sulfide and tin disulfide, and has a layered structure parallel to the base layer 20, wherein the layer structure is the sulfide It does not appear only at the top of the tin thin film but over the entire thickness from the bottom to the top of the tin sulfide thin film.

황화주석 박막(30)과 접촉하는 기저막(20)의 일면과 반대면인 기저막(20)의 타면에는 제 2 기저막(10)이 제공될 수 있다. 제 2 기저막(10)은, 예를 들어, 산화실리콘막일 수 있다. 황화주석 박막(30)은 트랜지스터 구조체의 채널막으로 기능할 수 있으며, 기저막(20)과 제 2 기저막(10)은 트랜지스터 구조체의 게이트 절연막으로 기능할 수 있다. The second base film 10 may be provided on the other surface of the base film 20, which is opposite to one surface of the base film 20 in contact with the tin sulfide thin film 30. The second base film 10 may be, for example, a silicon oxide film. The tin sulfide thin film 30 may function as a channel film of the transistor structure, and the base film 20 and the second base film 10 may function as a gate insulating film of the transistor structure.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (11)

기저막 상에 상대적으로 저온에서 이황화주석 시드층을 형성하는 제 1 단계; 및
상기 이황화주석 시드층 상에 상대적으로 고온에서 이황화주석 메인층을 형성하는 제 2 단계;
를 포함하되,
상기 제 1 단계에서 상기 상대적으로 저온은 90℃ 내지 200℃이며,
상기 제 2 단계에서 상기 상대적으로 고온은 200℃ 내지 300℃인,
황화주석 박막의 형성 방법.Forming a tin disulfide seed layer at a relatively low temperature on the base film; And
Forming a tin disulfide main layer at a relatively high temperature on the tin disulfide seed layer;
Including,
The relatively low temperature in the first step is 90 ℃ to 200 ℃,
The relatively high temperature in the second step is 200 ℃ to 300 ℃,
Method of forming a tin sulfide thin film. 제 1 항에 있어서,
상기 제 1 단계에서 상기 이황화주석 시드층은 비정질이며, 상기 제 2 단계에서 상기 이황화주석 시드층은 결정화되는 것을 특징으로 하는,
황화주석 박막의 형성 방법.The method of claim 1,
In the first step, the tin disulfide seed layer is amorphous, and in the second step, the tin disulfide seed layer is crystallized,
Method of forming a tin sulfide thin film. 제 1 항에 있어서,
상기 제 1 단계는 플라즈마 여기 원자층 증착법 (PEALD)을 이용하여 이황화주석 시드층을 형성하는 단계를 포함하는,
황화주석 박막의 형성 방법.The method of claim 1,
Wherein the first step comprises forming a tin disulfide seed layer using plasma excitation atomic layer deposition (PEALD),
Method of forming a tin sulfide thin film. 제 3 항에 있어서,
상기 플라즈마 여기 원자층 증착법은,
상기 기저막 상에 주석 원료를 주입하는 제 1-1 단계;
상기 주석 원료를 퍼지하는 제 1-2 단계;
플라즈마로 여기된 황 원료를 주입하는 제 1-3 단계; 및
상기 플라즈마로 여기된 황 원료를 퍼지하는 제 1-4 단계;
를 포함하는, 황화주석 박막의 형성 방법. The method of claim 3, wherein
The plasma excited atomic layer deposition method,
Injecting a tin raw material into the base film;
A first 1-2 step of purging the tin raw material;
Injecting a sulfur raw material excited by plasma into a first to third step; And
A first step of purging the sulfur raw material excited by the plasma;
Forming a tin sulfide thin film comprising a. 제 1 항에 있어서,
상기 기저막은 상기 이황화주석 시드층 보다 표면 에너지가 큰 물질을 포함하는 것을 특징으로 하는,
황화주석 박막의 형성 방법.The method of claim 1,
The base film is characterized in that it comprises a material having a greater surface energy than the tin disulfide seed layer,
Method of forming a tin sulfide thin film. 제 5 항에 있어서,
상기 기저막은 Al2O3 막인 것을 특징으로 하는,
황화주석 박막의 형성 방법.The method of claim 5,
The base film is characterized in that the Al 2 O 3 film,
Method of forming a tin sulfide thin film. 삭제delete 제 1 항에 있어서,
상기 제 1 단계에서 상기 이황화주석 시드층은 연속적이고 균일한 두께를 가지는 이황화주석 단위박막이 1 내지 5층으로 적층되어 이루어진 것을 특징으로 하는,
황화주석 박막의 형성 방법.The method of claim 1,
In the first step, the tin disulfide seed layer is characterized in that the tin disulfide unit thin film having a continuous and uniform thickness is laminated with 1 to 5 layers,
Method of forming a tin sulfide thin film. 제 1 항에 있어서,
상기 제 1 단계 및 상기 제 2 단계를 수행하여 형성된 황화주석 박막은,
일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타나는 것을 특징으로 하는,
황화주석 박막의 형성 방법.The method of claim 1,
Tin sulfide thin film formed by performing the first step and the second step,
It is a single phase of tin disulfide, not a mixed phase of tin monosulfide and tin disulfide, and has a layered structure parallel to the base layer, wherein the layered structure does not appear only at the top of the tin sulfide thin film but is entirely from the bottom to the top of the tin sulfide thin film. Characterized in that over the thickness of,
Method of forming a tin sulfide thin film. 기저막; 및
상기 기저막 상에 제 1 항에 의한 방법으로 형성된 황화주석 박막;
을 포함하는, 트랜지스터 구조체.Basement membrane; And
Tin sulfide thin film formed on the base film by the method according to claim 1;
Comprising a transistor structure. 제 10 항에 있어서,
상기 황화주석 박막은 트랜지스터의 채널층으로서, 일황화주석과 이황화주석의 혼합상이 아닌 이황화주석의 단일상이며, 상기 기저막과 나란한 층상 구조를 가지되, 상기 층상 구조는 상기 황화주석 박막의 상부에만 나타나지 않고 상기 황화주석 박막의 하부에서 상부까지 전체의 두께에 걸쳐 나타나는 것을 특징으로 하는,
트랜지스터 구조체.







The method of claim 10,
The tin sulfide thin film is a channel layer of a transistor, which is a single phase of tin disulfide, not a mixed phase of tin monosulfide and tin disulfide, and has a layered structure parallel to the base layer, wherein the layer structure appears only on an upper portion of the tin sulfide thin film. Characterized in that it appears over the entire thickness from the bottom to the top of the tin sulfide thin film,
Transistor structure.







KR1020180058386A 2018-05-23 2018-05-23 Method of fabricating tin sulfide thin film KR102061501B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180058386A KR102061501B1 (en) 2018-05-23 2018-05-23 Method of fabricating tin sulfide thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180058386A KR102061501B1 (en) 2018-05-23 2018-05-23 Method of fabricating tin sulfide thin film

Publications (2)

Publication Number Publication Date
KR20190133443A KR20190133443A (en) 2019-12-03
KR102061501B1 true KR102061501B1 (en) 2020-01-02

Family

ID=68837890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180058386A KR102061501B1 (en) 2018-05-23 2018-05-23 Method of fabricating tin sulfide thin film

Country Status (1)

Country Link
KR (1) KR102061501B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101869337B1 (en) 2016-04-27 2018-06-20 영남대학교 산학협력단 Tin sulfide thin film and method of forming the same, thin film solar cell and method of manufacturing the same

Also Published As

Publication number Publication date
KR20190133443A (en) 2019-12-03

Similar Documents

Publication Publication Date Title
KR102602311B1 (en) NbMC LAYERS
US10400331B2 (en) Method for manufacturing metal chalcogenide thin film and thin film manufactured thereby
Shim et al. Process–property relationship in high-k ALD SrTiO 3 and BaTiO 3: a review
KR100753020B1 (en) Preparation of nanolaminates by atomic layer deposition for non-volatile floating gate memory devices
TW201833374A (en) A method for passivating a surface of a semiconductor and related systems
US7091568B2 (en) Electronic device including dielectric layer, and a process for forming the electronic device
US20120015166A1 (en) Graphene/(multilayer) boron nitride heteroepitaxy for electronic device applications
US9816203B2 (en) Crystalline strontium titanate and methods of forming the same
KR101937293B1 (en) Method of manufacturing for two-dimensional tin disulfide thin film
JP2001068467A (en) Preparation of semiconductor structure having metallic oxide interface with silicon
US20180226472A1 (en) Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same
WO2012051799A1 (en) Gate dielectric material of high dielectric constant and method for preparing same
Liu Recent progress in atomic layer deposition of multifunctional oxides and two-dimensional transition metal dichalcogenides
KR20160093375A (en) Method for manufacturing metal chalcogenide film
EP1850373B1 (en) Method of forming highly orientated silicon film, method of manufacturing three-dimensional semiconductor device, and three-dimensional semiconductor device
Kukli et al. Atomic layer deposition of calcium oxide and calcium hafnium oxide films using calcium cyclopentadienyl precursor
Henderson et al. A versatile metal-halide vapor chemistry for the epitaxial growth of metallic, insulating and semiconducting films
WO2004010466A2 (en) Metal organic chemical vapor deposition and atomic layer deposition of metal oxynitride and metal silicon oxynitride
Lee et al. Crystallographic structure and ferroelectricity of epitaxial hafnium oxide thin films
KR102061501B1 (en) Method of fabricating tin sulfide thin film
KR102029180B1 (en) Method for manufacturing of tin sulfide (II)(SnS) thin film
JP6477315B2 (en) Phosphorene film forming method and semiconductor device manufacturing method
KR20190013602A (en) Semiconductor thin film, and method for manufacturing same, and thin film transistor containing same
KR102635426B1 (en) C-axis aligned IZO material film, and manufacturing method thereof
TW202246176A (en) A wafer for the cvd growth of uniform graphene and method of manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant