KR101969444B1

KR101969444B1 - Liquid Crystal Display Device And Method Of Driving The Same

Info

Publication number: KR101969444B1
Application number: KR1020130004552A
Authority: KR
Inventors: 김태상; 정훈
Original assignee: 엘지디스플레이 주식회사
Priority date: 2013-01-15
Filing date: 2013-01-15
Publication date: 2019-04-17
Also published as: KR20140093357A

Abstract

본 발명은, m(m은 자연수) 개의 데이터라인들과 n(n은 자연수) 개의 게이트라인들이 교차되고, 제1 수평라인에는 R 액정셀들이 인접하여 배치되고, 제2 수평라인에는 G 액정셀들이 인접하여 배치되며, 제3 수평라인에는 B 액정셀들이 인접하여 배치되는 수직 RGB 화소 구조를 갖는 액정표시패널장치로서, 상기 데이터라인들에 데이터전압들을 공급하기 위한 데이터 구동회로와; 상기 데이터 구동회로의 m/k(k는 자연수이며, 하나의 디멀티플렉서에서 출력 채널의 개수) 개의 출력 채널들에 접속되는 소스 배선들과 상기 데이터라인들 사이에 배치되어 상기 m/k 개의 소스 배선들을 통해 시분할 되어 입력되는 데이터전압들을 기수번째 데이터라인들과 우수번째 데이터라인들에 시분할하여 분배하는 디멀티플렉서회로와; 상기 디멀티플렉서회로의 BTS 특성을 보상하기 위해 보상회로를 구비하는 것을 특징으로 하는 액정표시장치를 제공한다.In the present invention, m (m is a natural number) data lines and n (n is a natural number) gate lines intersect, R liquid crystal cells are arranged adjacent to the first horizontal line, A liquid crystal display panel device having a vertical RGB pixel structure in which B liquid crystal cells are disposed adjacent to a third horizontal line, the liquid crystal display panel device comprising: a data driving circuit for supplying data voltages to the data lines; And source lines connected to output channels of m / k (where k is a natural number, the number of output channels in one demultiplexer) of the data driving circuit and a plurality of source lines arranged between the data lines, A demultiplexer circuit for time-divisionally distributing the data voltages inputted through time division to the odd-numbered data lines and the even-numbered data lines; And a compensation circuit for compensating a BTS characteristic of the demultiplexer circuit.

Description

[0001] The present invention relates to a liquid crystal display device and a method of driving the same,

본 발명은 액정표시장치에 관한 것으로, 특히 디멀티플렉서(DEMUX)에 산화물 박막트랜지스터를 사용해 고해상도 구현이 가능한 액정표시장치와 그 구동방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a liquid crystal display capable of realizing a high resolution using an oxide thin film transistor in a demultiplexer (DEMUX) and a driving method thereof.

일반적으로 액정표시장치는 액정의 광학적 이방성을 이용한 장치이다.In general, a liquid crystal display device is an apparatus using optical anisotropy of a liquid crystal.

즉, 액정표시장치는 전압이 가해지면 전계의 세기에 따라 액정의 분자배열이 바뀌고, 상기 액정의 분자배열에 따라 빛을 조절할 수 있는 특성을 이용하여 화상을 표현하는 장치로서, 액정셀들이 매트릭스 형태로 배열된 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로들을 구비한다.That is, a liquid crystal display device displays an image by changing the molecular arrangement of liquid crystals according to the intensity of an electric field when a voltage is applied and adjusting the light according to the molecular arrangement of the liquid crystal, And a driving circuit for driving the liquid crystal display panel.

이하, 첨부된 도면을 참조하여 조금 더 상세히 액정표시패널에 대해 설명한다.Hereinafter, a liquid crystal display panel will be described in more detail with reference to the accompanying drawings.

도 1은 종래의 액정표시패널를 개략적으로 도시한 평면도이다.1 is a plan view schematically showing a conventional liquid crystal display panel.

도 1을 참조하면, 액정표시패널에는 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(GL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)가 형성된다. TFT는 게이트라인(GL)을 통해 공급되는 스캔펄스(SP)에 응답하여 데이터라인을 통해 공급되는 데이터전압(Vd)을 액정셀(Clc)의 화소전극(Ep)에 공급한다. 이를 위하여 TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 액정셀(Clc)의 화소전극(Ep)에 접속된다. 액정셀(Clc)은 화소전극(Ep)에 공급되는 데이터전압(Vd)과 공통전극(Ec)에 공급되는 공통전압(Vcom)의 전위차로 충전된다. 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량이 조절되게 된다. 공통전극(Ec)은 액정셀(Clc)에 전계를 인가하는 방식에 따라 액정표시패널의 상부 유리기판 또는 하부 유리기판에 형성되며, 공통전극(Ec)과 액정셀(Clc) 화소전극(Ep) 사이에는 액정셀(Clc)의 충전 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor : Cst)가 형성된다.1, a liquid crystal display panel includes a thin film transistor (TFT) for driving a liquid crystal cell Clc at an intersection of a gate line GL and a data line DL and an intersection of a gate line GL and a data line GL. (Hereinafter referred to as " TFT ") is formed. The TFT supplies the data voltage Vd supplied through the data line to the pixel electrode Ep of the liquid crystal cell Clc in response to the scan pulse SP supplied through the gate line GL. To this end, the gate electrode of the TFT is connected to the gate line GL, the source electrode thereof is connected to the data line DL, and the drain electrode thereof is connected to the pixel electrode Ep of the liquid crystal cell Clc. The liquid crystal cell Clc is charged with the potential difference between the data voltage Vd supplied to the pixel electrode Ep and the common voltage Vcom supplied to the common electrode Ec. The arrangement of the liquid crystal molecules is changed by the electric field formed by this potential difference, and the light amount of the transmitted light is adjusted. The common electrode Ec is formed on the upper glass substrate or the lower glass substrate of the liquid crystal display panel according to a method of applying an electric field to the liquid crystal cell Clc and the common electrode Ec and the liquid crystal cell Clc pixel electrode Ep, A storage capacitor Cst for holding the charged voltage of the liquid crystal cell Clc is formed.

액정표시장치의 구동회로들에는 입력되는 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 액정표시패널의 데이터라인들에 공급하기 위한 데이터 구동회로와 스캔펄스를 액정표시패널의 게이트라인들에 공급하기 위한 게이트 구동회로가 포함된다.The driving circuits of the liquid crystal display device include a data driving circuit for converting input digital video data into analog data voltages and supplying the analog data voltages to the data lines of the liquid crystal display panel and a gate for supplying scan pulses to the gate lines of the liquid crystal display panel And a drive circuit.

한편, 최근 액정표시장치의 고해상도와 네로우 베젤(Narrow Bezel)이 요구되고 있으며, 이에 부응하여 액정표시패널의 구동회로에서 고해상도를 구현하기 위해 출력 채널수를 증가시키고 네로우 베젤을 갖는 표시장치가 연구중이다.Recently, a high resolution liquid crystal display device and a narrow bezel have been demanded. In order to realize high resolution in a driving circuit of a liquid crystal display panel, a number of output channels is increased and a display device having a narrow bezel It is under study.

그 중 액정표시장치에 있어서 데이터 구동회로의 출력 채널수를 줄여 데이터 구동회로를 간소화하기 위해, 상대적으로 적은 수의 출력 채널들로부터 공급되는 데이터전압들을 다수의 데이터라인들로 분배하는 구동 방식이 제안된 바 있다. 이를 위해, 이 컬러 액정표시장치에는 디멀티플렉서회로가 더 포함된다.In order to simplify the data driving circuit by reducing the number of output channels of the data driving circuit in a liquid crystal display device, a driving method of distributing data voltages supplied from a relatively small number of output channels to a plurality of data lines is proposed . To this end, the color liquid crystal display device further includes a demultiplexer circuit.

이하 도 2를 참조하여 디멀티플렉서회로를 상세히 설명한다.Hereinafter, the demultiplexer circuit will be described in detail with reference to FIG.

도 2는 데이터 구동회로의 출력 채널수를 줄이기 위한 디멀티플렉서회로를 설명하기 위한 도면이다.2 is a diagram for explaining a demultiplexer circuit for reducing the number of output channels of a data driving circuit.

도 2를 참조하면, 디멀티플렉서회로(20)는 도 2와 같이 데이터 구동회로(30)의 출력 채널들에 접속되는 m/k(m,k는 자연수) 개의 소스 배선들과 액정표시패널(20)에 형성된 m 개의 데이터라인들 사이에 배치되어 데이터 구동회로(30)로부터의 데이터전압을 데이터라인들에 공급한다. 디멀티플렉서회로(20)는 m/k 개의 소스 배선들로부터의 데이터전압을 m 개의 데이터라인들에 공급함으로써 데이터 구동회로의 출력 채널들 수를 줄이게 된다. 이를 위해, 디멀티플렉서회로(20)는 m/k 개의 소스 배선들 중 어느 한 라인과 k 개의 데이터라인들 사이에 각각 접속된 m/k 개의 디멀티플렉서(DEMUX)들을 포함하며, 디멀티플렉서 각각은 k 개의 MUX TFT들을 포함한다.2, the demultiplexer circuit 20 includes m / k (m, k is a natural number) source lines and a liquid crystal display panel 20 connected to the output channels of the data driving circuit 30, And supplies the data voltages from the data driving circuit 30 to the data lines. The demultiplexer circuit 20 reduces the number of output channels of the data driving circuit by supplying the data voltages from the m / k source lines to the m data lines. To this end, the demultiplexer circuit 20 includes m / k demultiplexers (DEMUX) connected between any one of m / k source lines and k data lines, each demultiplexer having k MUX TFTs .

도 3은 m/3 개의 멀티플렉서를 포함하는 디멀티플렉서회로(20)를 도시한 회로도이고, 도 4는 도 2의 m/3개의 멀티플렉서의 제어신호의 타이밍도이다.FIG. 3 is a circuit diagram showing a demultiplexer circuit 20 including m / 3 multiplexers, and FIG. 4 is a timing chart of control signals of m / 3 multiplexers in FIG.

도 3 및 도 4를 참조하여, 디멀티플렉서회로(20)가 m/3 개의 디멀티플렉서들(DMX1 내지 DMX(m/3))을 포함하고 있다면, 디멀티플렉서들(DMX1 내지 DMX(m/3)) 각각은 3 개의 MUX TFT들(MT1 내지 MT3)을 구비하게 된다. 3 and 4, if the demultiplexer circuit 20 includes m / 3 demultiplexers DMX1 to DMX (m / 3), each of the demultiplexers DMX1 to DMX And three MUX TFTs MT1 to MT3.

MUX TFT들(MT1 내지 MT3)은 도 4와 같이 제1 수평기간(1 H) 동안 순차적으로 턴 온되는 제어신호들(φ1 내지 φ3)에 응답하여 각각 턴 온 됨으로써 m/3 개의 소스 배선들(S1 내지 S(m/3))로부터의 데이터전압들을 데이터라인들(D1 내지 Dm)에 공급하게 된다. The MUX TFTs MT1 to MT3 are turned on in response to the control signals? 1 to? 3 sequentially turned on during the first horizontal period 1H as shown in FIG. 4, S1 to S (m / 3) to the data lines D1 to Dm.

다시 말해, 제1 MUX TFT들(MT1)은 제1 제어신호(φ1)에 의해 턴 온 됨으로써 3a-2(1≤a≤m, a는 자연수)번째 데이터라인들을 통해 기수번째 R 데이터전압들(R1,R3,...R(m-1/3))을 해당 액정셀들에 공급한다. In other words, the first MUX TFTs MT1 are turned on by the first control signal? 1 so that odd-numbered R data voltages (1? A? M, a is a natural number) R1, R3, ... R (m-1/3)) to the corresponding liquid crystal cells.

제2 MUX TFT들(MT2)은 제2 제어신호(φ2)에 의해 턴 온 됨으로써 3a-1 번째 데이터라인들을 통해 기수번째 G 데이터전압들(G1,G3,...G(m-1/3))을 해당 액정셀들에 공급한다. The second MUX TFTs MT2 are turned on by the second control signal? 2 so that the odd-numbered G data voltages G1, G3, ... G (m-1/3 ) To the corresponding liquid crystal cells.

제3 MUX TFT들(MT3)은 제3 제어신호(φ3)에 의해 턴 온 됨으로써 3a 번째 데이터라인들을 통해 기수번째 B 데이터전압들(B1,B3,...B(m-1/3))을 해당 액정셀들에 공급한다. The third MUX TFTs MT3 are turned on by the third control signal? 3 to turn odd-numbered B data voltages B1, B3, ..., B (m-1/3) To the corresponding liquid crystal cells.

그런데, 이러한 디멀티플렉서회로(20)를 이용하여 데이터 구동회로의 출력 채널수를 줄이는 액정표시장치에서 일정 시간 간격으로 턴 온되는 MUX TFT들에 의해 액정셀들 간 충전 타이밍이 종래의 제1 수평기간(1 H)에서 제2 수평기간(1/3 H)으로 달라지게 되어 MUX TFT들에게 고속의 스위칭 능력이 필요로 한다.In the liquid crystal display device using the demultiplexer circuit 20 to reduce the number of output channels of the data driving circuit, the charging timing between the liquid crystal cells is controlled by the MUX TFTs turned on at predetermined time intervals in the conventional first horizontal period 1 H) to the second horizontal period (1/3 H), so that the MUX TFTs require high-speed switching capability.

하지만 종래의 일반적인 스위칭 소자로는 수소화된 비정질 실리콘(a-Si:H)을 주로 이용하는데, 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가 시 준 안정상태로 변화되어 박막 트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있으며, 특히 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)이 좋지 않아 고해상도 모델의 구현에 문제가 발생한다.
However, as a general switching element, hydrogenated amorphous silicon (a-Si: H) is mainly used as a conventional switching element. Since amorphous silicon is disordered in its atomic arrangement, weak Si- Si bond and dangling bond, And it is changed into a metastable state when light irradiation or electric field is applied. As a result, stability becomes a problem when it is used as a thin film transistor device. Especially, electric characteristics (low field effect mobility: 0.1 to 1.0 cm 2 / V · s) There is a problem in the implementation of high resolution models.

본 발명에서는 위와 같이 액정표시장치의 디멀티플렉서 등가모델에서 트랜지스터의 채널의 신호전달 지연시간이 커지는 문제를 해결하고자 한다.
The present invention solves the problem that the signal transmission delay time of the channel of the transistor becomes larger in the demultiplexer equivalent model of the liquid crystal display as described above.

위와 같은 과제의 해결을 위해, 본 발명은, m(m은 자연수) 개의 데이터라인들과 n(n은 자연수) 개의 게이트라인들이 교차되고, 제1 수평라인에는 R 액정셀들이 인접하여 배치되고, 제2 수평라인에는 G 액정셀들이 인접하여 배치되며, 제3 수평라인에는 B 액정셀들이 인접하여 배치되는 수직 RGB 화소 구조를 갖는 액정표시패널장치로서, 상기 데이터라인들에 데이터전압들을 공급하기 위한 데이터 구동회로와; 상기 데이터 구동회로의 m/k(k는 자연수이며, 하나의 디멀티플렉서에서 출력 채널의 개수) 개의 출력 채널들에 접속되는 소스 배선들과 상기 데이터라인들 사이에 배치되어 상기 m/k 개의 소스 배선들을 통해 시분할 되어 입력되는 데이터전압들을 기수번째 데이터라인들과 우수번째 데이터라인들에 시분할하여 분배하는 디멀티플렉서회로와; 상기 디멀티플렉서회로의 BTS 특성을 보상하기 위해 보상회로를 구비하는 것을 특징으로 하는 액정표시장치를 제공한다.According to an aspect of the present invention, there is provided a liquid crystal display device including: m (m is a natural number) data lines and n (n is a natural number) gate lines crossing each other; A liquid crystal display panel device having a vertical RGB pixel structure in which G liquid crystal cells are disposed adjacent to a second horizontal line and B liquid crystal cells are disposed adjacent to a third horizontal line, A data driving circuit; And source lines connected to output channels of m / k (where k is a natural number, the number of output channels in one demultiplexer) of the data driving circuit and a plurality of source lines arranged between the data lines, A demultiplexer circuit for time-divisionally distributing the data voltages inputted through time division to the odd-numbered data lines and the even-numbered data lines; And a compensation circuit for compensating a BTS characteristic of the demultiplexer circuit.

이때, 상기 보상회로는 문턱전압을 센싱하기 위한 센싱 트랜지스터와;상기 센싱 트랜지스터가 다이오드로 동작할 수 있게 전류패스로 구동되는 전류패스 트랜지스터와; 상기 센싱 트랜지스터에 스트레스를 턴 온, 오프 시키는 스위칭 트랜지스터와; 상기 센싱 트랜지스터로 정전류를 인가하는 전류인가 트랜지스터와; 상기 정전류를 상기 센싱 트랜지스터에서 방출하는 전류방출 트랜지스터와; 상기 센싱 트랜지스터에 충전된 전압을 방전시키는 리셋 트랜지스터로 구성되는 것을 포함한다.The compensation circuit includes: a sensing transistor for sensing a threshold voltage; a current path transistor driven by a current path such that the sensing transistor can operate as a diode; A switching transistor for turning on and off the stress to the sensing transistor; A current application transistor for applying a constant current to the sensing transistor; A current-discharging transistor for discharging the constant current from the sensing transistor; And a reset transistor for discharging the voltage charged in the sensing transistor.

또한, 상기 센싱 트랜지스터에 전류를 인가하는 정전류원과; 상기 스위칭 트랜지스터의 게이트에 신호를 인가하여 스위칭 트랜지스터의 턴 온, 오프를 결정하는 제1 제어신호와; 상기 전류인가 트랜지스터와 전류패스 트랜지스터 및 전류방출 트랜지스터에 신호를 인가하여 턴 온, 오프를 결정하는 제2 제어신호와; 상기 리셋 트랜지스터의 턴 온, 오프를 결정하는 제3 제어신호와; 상기 스위칭 트랜지스터의 턴 온, 오프를 결정하는 제4 제어신호를 포함한다.A constant current source for applying a current to the sensing transistor; A first control signal for applying a signal to the gate of the switching transistor to determine whether the switching transistor is turned on or off; A second control signal for applying a signal to the current application transistor, the current path transistor and the current emission transistor to determine turn-on and turn-off; A third control signal for determining whether the reset transistor is turned on or off; And a fourth control signal for determining whether the switching transistor is turned on or off.

이때, 상기 센싱 트랜지스터와 전류패스 트랜지스터와 스위칭 트랜지스터와 전류인가 트랜지스터와 전류방출 트랜지스터 및 리셋 트랜지스터는 In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물, 및 Zn-O계 금속 산화물등 금속 산화물 중 어느 하나로 구성되는 것을 포함한다.The sensing transistor, the current path transistor, the switching transistor, the current application transistor, the current emission transistor, and the reset transistor may be formed of an In-Sn-Zn-O based metal oxide, an In- Zn-O-based metal oxide, Sn-Zn-O-based metal oxide, Sn-Al-Zn-O-based metal oxide, In- -O-based metal oxide, an In-O-based metal oxide, a Sn-O-based metal oxide, and a Zn-O-based metal oxide.

이때, 상기 스위칭 트랜지스터는 더블 게이트로 형성하는 것을 포함한다.At this time, the switching transistor includes a double gate.

그리고, 상기 보상회로는 상기 m/k 개의 소스 배선과 상기 m개의 데이터 배선의 비에 따라서 디멀티플렉서회로의 출력채널의 수가 k개로 달라지는 것을 포함한다.And, the compensation circuit includes that the number of output channels of the demultiplexer circuit is changed to k according to the ratio of the m / k number of source wirings to the m number of data wirings.

또한 본 발명은 액정표시패널에서, 상기 액정표시패널이 구동하도록 데이터 구동회로에서 제1 신호를 출력하는 단계와; 상기 액정표시패널이 구동하도록 게이트 구동회로에서 제3 신호를 출력하는 단계와; 상기 제1 신호를 보상회로와 디멀티플렉서에 입력하는 단계와; 상기 보상회로의 스위칭 트랜지스터에 상기 제 3 신호를 입력하는 단계와; 상기 디멀티플렉서에서 m/k(k는 자연수이며, 하나의 디멀티플렉서에서 출력 채널의 개수)개의 소스배선과 m개의 데이터 배선으로 상기 액정표시 패널에 상기 제 1 신호를 분배하는 단계와; 상기 보상회로의 스위칭 트랜지스터에서 상기 제 3 신호를 입력받아 센싱 트랜지스터에서 전압을 센싱하는 단계와; 상기 센싱 트랜지스터에서 상기 데이터 구동회로로 센싱한 값을 출력하는 단계와; 상기 데이터 구동회로에서 상기 보상회로와 디멀티플렉서에 제2 신호를 출력하는 단계와; 상기 디멀티플렉서에서 액정표시패널로 상기 제2 신호를 분배하는 단계와; 상기 보상회로의 스위칭 트랜지스터에서 상기 제 3 신호를 받아 센싱 트랜지스터에서 전압을 센싱하는 단계와; 상기 센싱 트랜지스터에서 상기 데이터 구동회로로 센싱한 값을 출력하는 단계와; 상기 게이트 구동회로에서 제 4신호를 출력하는 단계를 포함하는 액정표시장치의 구동방법을 제공한다.According to another aspect of the present invention, there is provided a method of driving a liquid crystal display panel, comprising: outputting a first signal in a data driving circuit to drive the liquid crystal display panel; Outputting a third signal at a gate driving circuit to drive the liquid crystal display panel; Inputting the first signal to a compensation circuit and a demultiplexer; Inputting the third signal to the switching transistor of the compensation circuit; Distributing the first signal to the liquid crystal display panel by m / k (where k is a natural number, the number of output channels in one demultiplexer) and m data lines in the demultiplexer; Sensing the voltage of the sensing transistor by receiving the third signal from the switching transistor of the compensation circuit; Outputting a sensing value from the sensing transistor to the data driving circuit; Outputting a second signal to the compensation circuit and the demultiplexer in the data driving circuit; Distributing the second signal from the demultiplexer to a liquid crystal display panel; Sensing the voltage at the sensing transistor by receiving the third signal from the switching transistor of the compensation circuit; Outputting a sensing value from the sensing transistor to the data driving circuit; And outputting a fourth signal in the gate driving circuit.

이때, 상기 게이트 구동회로에서 제3 신호를 출력하는 단계는, 상기 스위칭 트랜지스터에 로우(low)신호를 입력하는 단계와; 전류인가 트랜지스터와 전류패스 트랜지스터와 전류방출 트랜지스터에 하이(high) 신호를 입력하는 단계와; 상기 스위칭 트랜지스터가 턴 오프 되어 센싱 트랜지스터에 상기 제 3 신호를 출력하지 않는 단계와; 상기 전류패스 트랜지스터와 상기 전류인가 트랜지스터 및 상기 전류방출 트랜지스터는 턴 온 되어 센싱 트랜지스터가 다이오드 형태로 구동되는 단계와; 상기 센싱 트랜지스터와 상기 전류인가 트랜지스터의 사이 구간의 전압변화를 센싱하는 단계와; 상기 데이터 구동회로에 상기 센싱 트랜지스터에서 센싱한 값을 출력하는 단계와; 상기 데이터 구동회로에서 상기 제2 신호를 출력하는 단계와; 리셋 트랜지스터(Tr)에서 상기 제4 신호를 입력받아 상기 센싱 트랜지스터와 상기 전류인가 트랜지스터 사이 구간의 전압을 방전하는 단계를 포함한다.At this time, the step of outputting the third signal in the gate driving circuit may include the steps of: inputting a low signal to the switching transistor; Applying a high signal to the current applying transistor, the current passing transistor and the current discharging transistor; The switching transistor is turned off to not output the third signal to the sensing transistor; The current path transistor, the current application transistor and the current emission transistor are turned on to drive the sensing transistor in a diode form; Sensing a voltage change between the sensing transistor and the current application transistor; Outputting a value sensed by the sensing transistor to the data driving circuit; Outputting the second signal in the data driving circuit; And receiving the fourth signal from the reset transistor Tr to discharge a voltage between the sensing transistor and the current application transistor.

본 발명은 액정표시장치에, 디멀티플렉서를 사용하여 소스 배선의 수를 줄이고 범퍼패드의 수를 감소하여, 데이터 링크라인의 간격을 좁혀 고해상도 액정디스플레이에서 네로우 베젤을 확보할 수 있고, 디멀티플렉서에 산화물 박막트랜지스터를 사용할 때 산화물 박막트랜지스터의 특성상 나타나는 변화를 보상할 수 있는 효과가 있다.
The present invention can reduce the number of source wirings and the number of bumper pads by using a demultiplexer in a liquid crystal display, narrow the interval of data link lines to secure a narrow bezel in a high resolution liquid crystal display, There is an effect of compensating for a change in characteristics of the oxide thin film transistor when using the transistor.

도 1은 종래의 액정표시장치를 개략적으로 도시한 평면도이다.
도 2는 데이터 구동회로의 출력 채널수를 줄이기 위한 디멀티플렉서회로를 설명하기 위한 도면이다.
도 3은 m/3 개의 멀티플렉서를 포함하는 디멀티플렉서회로를 도시한 회로도이다.
도 4는 도 2의 m/3개의 멀티플렉서의 제어신호의 타이밍도이다.
도 5는 본 발명의 일실시예에 따른 디멀티플렉서 구동방식의 액정표시장치를 개략적으로 도시한 회로도이다.
도 6는 산화물 박막트랜지스터의 BTS(Bias Temperature Stress)곡선을 도시한 도면이다.
도 7은 본 발명의 제1 실시예에 따른 보상회로를 개략적으로 도시한 회로이다.
도 8은 본 발명의 제 1실시예를 적용한 액정표시장치의 보상회로를 개략적으로 도시한 회로도이다.
도 9는 마더 글래스(Mother Glass)에서 산화물 TFT의 균일성(Uniformity)을 측정하기 위해 측정구역을 정한 도면이다.
도 10는 도 9의 측정구역에 따른 측정치를 나타낸 도면이다.
도 11는 액티브 백 채널 게이트(Active Back Channel Gate)를 이용한 더블(Doule) 게이트 구조의 단면도이다.
도 12은 도 11를 적용한 기판의 문턱전압 시프트 특성곡선이다.
도 13은 본발명의 제2 실시예에 따른 보상회로를 개략적으로 도시한 회로이다
도 14는 본 발명의 제2 실시예를 적용한 액정표시장치의 보상회로를 개략적으로 도시한 회로이다.1 is a plan view schematically showing a conventional liquid crystal display device.
2 is a diagram for explaining a demultiplexer circuit for reducing the number of output channels of a data driving circuit.
3 is a circuit diagram showing a demultiplexer circuit including m / 3 multiplexers.
4 is a timing diagram of control signals of m / 3 multiplexers in Fig.
5 is a circuit diagram schematically showing a demultiplexer-driven liquid crystal display device according to an embodiment of the present invention.
6 is a graph showing a BTS (Bias Temperature Stress) curve of an oxide thin film transistor.
7 is a circuit diagram schematically showing a compensation circuit according to the first embodiment of the present invention.
8 is a circuit diagram schematically showing a compensation circuit of a liquid crystal display device to which the first embodiment of the present invention is applied.
FIG. 9 is a view showing a measurement region for measuring the uniformity of an oxide TFT in a mother glass. FIG.
FIG. 10 is a view showing measured values according to the measurement region of FIG. 9; FIG.
11 is a cross-sectional view of a double gate structure using an active back channel gate.
12 is a threshold voltage shift characteristic curve of the substrate to which FIG. 11 is applied.
13 is a circuit diagrammatically showing a compensation circuit according to a second embodiment of the present invention
14 is a circuit diagram schematically showing a compensation circuit of a liquid crystal display device to which the second embodiment of the present invention is applied.

이하, 첨부된 도면을 참조하여 본 발명의 액정표시장치에 대해 자세히설명한다.Hereinafter, a liquid crystal display device of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 제 1 실시예에 따른 디멀티플렉서 구동방식의 액정표시장치를 개략적으로 도시한 회로도이다.5 is a circuit diagram schematically showing a demultiplexer-driven liquid crystal display device according to the first embodiment of the present invention.

도 5를 참고하면, 본 발명의 제1 실시예에 따른 디멀티플렉서 구동방식의 액정표시장치는 다수의 데이터라인들(D1 내지 Dm)과 다수의 게이트라인들(G1 내지 Gn)이 교차되고 그 교차영역에 마련되는 m × n개의 액정셀들과 이 액정셀들을 구동하기 위한 TFT가 형성된 액정표시패널(100)과, 입력되는 다수의 제어신호들(φ1, φ2, φ3)에 응답하여 m/3 개의 소스 배선들(S1 내지 Sm/3)로부터 입력되는 데이터전압을 m 개의 데이터라인들(D1 내지 Dm)로 시분할 하여 분배하는 디멀티플렉서회로(120)와, 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 액정표시패널의 데이터라인들에 공급하기 위한 데이터 구동회로와 스캔펄스를 액정표시패널의 게이트라인들에 공급하기 위한 게이트 구동회로를 포함한다.Referring to FIG. 5, a demultiplexer-driven liquid crystal display device according to the first embodiment of the present invention includes a plurality of data lines D1 to Dm and a plurality of gate lines G1 to Gn, A liquid crystal display panel 100 having m × n liquid crystal cells and a TFT for driving the liquid crystal cells provided in the liquid crystal display panel 100, A demultiplexer circuit 120 for time-dividing and dividing a data voltage input from the source wirings S1 to Sm / 3 into m data lines D1 to Dm and converting the digital video data into analog data voltages, A data driving circuit for supplying data lines to the panel, and a gate driving circuit for supplying a scan pulse to the gate lines of the liquid crystal display panel.

이때 디멀티플렉서회로(120)는 데이터 구동회로(110)의 출력 채널들에 접속되는 소스 배선들(S1 내지 Sm/3)과 데이터라인들(D1 내지 Dm) 사이에 배치되어 한 개의 소스 배선을 통해 시분할되어 입력되는 데이터전압들을 세 개의 데이터라인들에 분배하여 공급한다.At this time, the demultiplexer circuit 120 is disposed between the source lines S1 to Sm / 3 connected to the output channels of the data driving circuit 110 and the data lines D1 to Dm, And supplies the data voltages to the three data lines.

디멀티플렉서회로(120)는 m/3 개의 소스 배선들(S1 내지 Sm/3)로부터의 데이터전압을 m 개의 데이터라인들(D1 내지 Dm)에 공급함으로써 데이터 구동회로의 출력 채널들 수를 데이터라인들의 갯수에 비해 1/3로 줄인다. 이는 본 발명의 제1 실시예로 m/k(m,k는 자연수)개의 소스 배선들과 m개의 데이터라인들의 비로 필요에 따라 달라질 수 있다.The demultiplexer circuit 120 supplies the data voltages from the m / 3 source lines S1 to Sm / 3 to the m data lines D1 to Dm to output the number of output channels of the data drive circuit to the data lines It is reduced by 1/3 compared with the number. This may be varied according to the necessity in the ratio of m / k (m, k is a natural number) source lines to m data lines in the first embodiment of the present invention.

이를 위해, 디멀티플렉서회로(120)는 m/3 개의 소스 배선들(S1 내지 Sm/3) 중 어느 한 라인과 m 개의 데이터라인들 사이에 각각 접속된 m/3 개의 디멀티플렉서들(DMX1 내지 DMX(m/3))을 포함하며, 디멀티플렉서 각각은 3 개의 MUX 산화물 TFT들(MOT1, MOT2, MOT3)을 포함한다.To this end, the demultiplexer circuit 120 includes m / 3 demultiplexers DMX1 to DMX (m (n)) connected between any one of m / 3 source lines Si to Sm / / 3)), and each of the demultiplexers includes three MUX oxide TFTs (MOT1, MOT2, MOT3).

이때, MUX 산화물 TFT들(MOT1, MOT2, MOT3)는 인가되는 바이어스와 온도에 의해 시간에 따라 BTS(Bias Temperature Stress)를 받는데, BTS로 인하여 MUX Oxide TFT들(MOT1, MOT2, MOT3)의 특성이 변화한다.At this time, the MUX oxide TFTs (MOT1, MOT2, and MOT3) receive a BTS (Bias Temperature Stress) according to the applied bias and temperature over time. The characteristics of the MUX oxide TFTs (MOT1, MOT2, MOT3) Change.

따라서 MUX Oxide TFT들(MOT1, MOT2, MOT3)이 받는 BTS를 보상하기 위한 보상회로(150)를 액정표시패널(100)에 형성하고, 보상회로에서 데이터전압을 공급받는 더미(Dummy)영역(155)을 형성한다.A compensation circuit 150 for compensating the BTS received by the MUX oxide TFTs MOT1, MOT2 and MOT3 is formed in the liquid crystal display panel 100 and a dummy region 155 ).

도 6는 산화물 박막트랜지스터의 BTS(Bias Temperature Stress)곡선을 도시한 도면이다.6 is a graph showing a BTS (Bias Temperature Stress) curve of an oxide thin film transistor.

도 6를 참조하면, 산화물 박막트랜지스터의 BTS곡선은 산화물 TFT 기판에 온도와 바이어스를 가하여 스트레스를 준 후 측정한 값와 상온의 정상상태 값을 비교하여 도시한 곡선이다.Referring to FIG. 6, the BTS curve of the oxide thin film transistor is a curve obtained by applying stress and temperature to the oxide TFT substrate, and comparing the measured value and the steady state value of the room temperature.

산화물 TFT의 BTS 특성은, 트랜지스터의 게이트 노드에 양(Positive)의 바이어스가 스트레스(Stress)로 작용하면 도 6의 PBTS(Positive Bias Temperature Stress)와 같이 초기값(Initial)과 대비하여 오른쪽으로 이동한다. 이와 반대로 게이트 노드에 음(Negative)의 바이어스가 스트레스로 작용하면 NBST(Negative Bias Temperature Stress)과 같이 초기값(Initial)과 대비하여 왼쪽으로 이동한다. The BTS characteristic of the oxide TFT shifts to the right compared with the initial value (Initial) like the positive bias temperature stress (PBTS) of FIG. 6 when a positive bias is applied to the gate node of the transistor . On the other hand, if a negative bias is applied to the gate node, it moves to the left in comparison with the initial value (Initial) like NBST (Negative Bias Temperature Stress).

따라서, 산화물 TFT의 구동전압 관점에서 보았을 때 A 영역에서 초기의 바이어스와 온도에 영향을 받지 않은 산화물 TFT는 오프 특성을 보이는 반면 음의 바이어스가 스트레스로 작용한 산화물 TFT는 온 특성을 보인다. Therefore, when viewed from the viewpoint of the driving voltage of the oxide TFT, the oxide TFT which is not influenced by the initial bias and temperature in the A region exhibits an off characteristic, while the oxide TFT with a negative bias stress exhibits an on characteristic.

또한 B 영역에서 초기의 산화물 TFT는 온 특성을 보이는 반면 양의 바이어스가 스트레스로 작용한 산화물 박막 트랜지스터는 오프 특성을 보인다. In the region B, the initial oxide TFT exhibits an ON characteristic whereas the oxide thin film transistor with a positive bias stress exhibits an OFF characteristic.

이와 같이 산화물 TFT에 음의 바이어스가 스트레스로 작용하면, 시간이 지나면서 동일한 구동전압에서 전하의 이동도가 증가하는 특성이 발생하여 오작동을 일으킨다.When the negative bias acts on the oxide TFT as stress, the mobility of charge increases at the same driving voltage over time, causing malfunction.

또한 양의 바이어스가 스트레스로 작용하면, 시간이 지나면서 동일한 구동전압에서 전하이동도가 감소하고 채널저항이 증가하는 현상이 발생한다. 이는 비정질 실리콘 TFT를 사용한 경우와 특성이 비슷해지는 것이다.Also, when the positive bias acts as a stress, the charge mobility decreases and the channel resistance increases at the same driving voltage over time. This is similar to the case of using an amorphous silicon TFT.

따라서 산화물 TFT의 문턱전압 시프트(shift)는 디멀티플렉서를 구성하는 산화물 TFT의 특성저하로 표시품위에 문제로 발생하는데, 이는 액정표시장치의 신뢰성 문제로 산화물 TFT를 디멀티플렉서에 적용하기 힘든 문제이다.Therefore, the shift of the threshold voltage of the oxide TFT occurs due to the degradation of the characteristics of the oxide TFT constituting the demultiplexer. This is a problem that it is difficult to apply the oxide TFT to the demultiplexer due to the reliability problem of the liquid crystal display device.

이러한 문제를 해결하기 위해 본 발명에서는 보상회로(도 4의 150)를 제안한다.To solve such a problem, the present invention proposes a compensation circuit (150 in FIG. 4).

도 7은 본 발명의 제1 실시예에 따른 보상회로를 개략적으로 도시한 회로이다.7 is a circuit diagram schematically showing a compensation circuit according to the first embodiment of the present invention.

도 7를 참조하면, 본 발명의 제1 실시예에 따른 보상회로는 문턱전압을 센싱하기 위한 센싱 TFT(MOT)와 센싱 TFT(MOT)를 센싱할 수 있도록 동작하는 전류패스 TFT(Td)와 센싱 TFT(MOT)에 BTS를 인가하는 스위칭 TFT(Tg)와 정전류를 센싱 TFT(MOT)로 인가하는 전류인가 TFT(Ti)와 정전류를 센싱 TFT(MOT)에서 방출하는 전류방출 TFT(Tv)및 센싱 TFT(MOT)에 충전된 전압을 방전시키는 리셋 TFT(Tr)로 구성되어 있다.7, the compensation circuit according to the first embodiment of the present invention includes a sensing TFT (MOT) for sensing a threshold voltage, a current path TFT (Td) for sensing a sensing TFT (MOT) A switching TFT Tg for applying a BTS to the TFT MOT, a current applying TFT Ti for applying a constant current to the sensing TFT MOT, a current-discharging TFT Tv for discharging a constant current from the sensing TFT MOT, And a reset TFT (Tr) for discharging the voltage charged in the TFT (MOT).

그리고, 보상회로의 센싱 TFT(MOT)에 전류를 인가하는 정전류원(Constant Current)과 스위칭 TFT(Tg)의 게이트를 제어하는 제1 제어신호(Vcon1)와 전류인가 TFT(Ti)와 전류패스 TFT(Td) 및 전류방출 TFT(Tv)의 게이트를 제어하는 제2 제어신호(Vcon2)와 센싱 TFT(MOT)의 전압을 방출할 수 있도록 리셋 TFT(Tr)의 게이트를 제어하는 제3 제어신호(Vst(N+1))가 게이트 구동회로로부터 인가되고, 스위칭 TFT(Tg)가 순차적으로 스위칭할 수 있게 제어하는 제4 제어신호(φ)가 데이터 구동회로로부터 인가된다.A constant current source for applying a current to the sensing TFT MOT of the compensation circuit, a first control signal Vcon1 for controlling the gate of the switching TFT Tg, a current application TFT Ti, A second control signal Vcon2 for controlling the gate of the current-emission TFT Tv and the current control TFT Tv and a third control signal Vcon2 for controlling the gate of the reset TFT Tr so as to emit the voltage of the sensing TFT MOT Vst (N + 1)) is applied from the gate driving circuit, and the fourth control signal? Controlling the switching TFT Tg to switch sequentially is applied from the data driving circuit.

이때, 센싱 TFT(MOT)는 디멀티플렉서회로의 TFT의 문턱전압 시프트 정도를 대변하기 위한 센싱 TFT(MOT)로 디멀티플렉서의 BTS 특성을 대변한다. At this time, the sensing TFT (MOT) represents the BTS characteristic of the demultiplexer with the sensing TFT (MOT) for representing the degree of shift of the threshold voltage of the TFT of the demultiplexer circuit.

또한, 센싱 TFT(MOT)와 전류패스 TFT(Td)와 스위칭 TFT(Tg)와 전류인가 TFT(Ti)와 전류방출 TFT(Tv) 및 리셋 TFT(Tr)는 예를들어 In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물, 및 Zn-O계 금속 산화물등 금속 산화물 중 어느 하나로 구성될 수 있다.The sensing TFT MOT, the current path TFT Td, the switching TFT Tg, the current application TFT Ti, the current emission TFT Tv and the reset TFT Tr are formed of, for example, In-Sn-Zn- Al-Zn-O-based metal oxide, Sn-Al-Zn-O-based metal oxide, Sn-Zn-O-based metal oxide, A metal oxide such as a ZnO metal oxide, an Sn-Zn-O metal oxide, an Al-Zn-O metal oxide, an In-O metal oxide, a Sn-O metal oxide, As shown in FIG.

이때, 제1 제어신호(Vcon1)가 로우(low), 제2 제어신호(Vcon2)가 하이(high) 상태가 되면, 스위칭 TFT(Tg)는 오프되어 더 이상 센싱 TFT(MOT)에 BTS를 주지 않으며, 전류패스 TFT(Td)와 전류인가 TFT(Ti) 및 전류방출 TFT(Tv)는 온 상태가 되어 센싱 TFT(MOT)가 다이오드 형태로 구동된다.At this time, when the first control signal Vcon1 is low and the second control signal Vcon2 is high, the switching TFT Tg is turned off to give the BTS to the sensing TFT MOT And the current path TFT (Td), the current application TFT (Ti) and the current emission TFT (Tv) are turned on, and the sensing TFT (MOT) is driven in the form of a diode.

이때, 센싱 TFT(MOT)의 제1 노드(Anode)의 전압변화는 문턱전압 시프트 변화를 나타낸다. At this time, the voltage change of the first node (Anode) of the sensing TFT (MOT) represents the threshold voltage shift change.

이와 같이 일정량의 전류를 인가하여 형성된 초기 센싱 TFT(MOT)의 제1 노드(Anode)의 전압을 기준으로 산화물 TFT의 BTS에 따른 문턱전압의 음과 양의 시프트 정도가 제1 노드의 전압변화로 나타나는데 이것을 데이터 구동회로에서 센싱하여 그 편차에 따라 제4 제어신호 전압을 조절해 산화물 TFT의 BTS로 인한 특성 변화를 보상한다.The degree of shift of the threshold voltage according to the BTS of the oxide TFT on the basis of the voltage of the first node (Anode) of the initial sensing TFT (MOT) formed by applying the predetermined amount of current is controlled by the voltage change of the first node Which is sensed by the data driving circuit and the fourth control signal voltage is adjusted according to the deviation to compensate for the characteristic change due to the BTS of the oxide TFT.

이후, 문턱전압 시프트 센싱의 정확도를 높이기 위해 리셋 TFT(Tr)가 제 2노드(Cathode)를 방전시킨다.Then, the reset TFT (Tr) discharges the second node (Cathode) to improve the accuracy of the threshold voltage shift sensing.

이때, 일반적인 TFT-다이오드 연결의 경우 문턱전압의 음의 시프트 정도를 대변할 수 없기 때문에 일정량의 전류를 인가하여 형성된 초기 센싱 TFT(MOT)의 제1 노드(Anode) 전압을 기준으로 산화물 TFT의 BTS에 따른 문턱전압 시프트정도가 제1 노드(Anode)의 전압변화로 문턱전압 시프트 센싱을 하기 위해 제1 노드(Anode) 쪽 정전류원(Constant Current)이 필요하다.At this time, since it is impossible to represent the degree of negative shift of the threshold voltage in the case of a general TFT-diode connection, the BTS of the oxide TFT on the basis of the first node (anode) voltage of the initial sensing TFT A constant current of the first node (anode) is required for the threshold voltage shift according to the voltage change of the first node (Anode).

이와 같은 방법으로 센싱된 문턱전압의 편차가 디멀티플렉서의 문턱전압 시프트 영향을 방지하기 위한 보상 값으로 사용되어, 구동시간 동안 받는 BTS 영향을 보상한다.The deviation of the sensed threshold voltage in this way is used as a compensation value to prevent the influence of the threshold voltage shift of the demultiplexer, thereby compensating the influence of the BTS received during the driving time.

도 8은 본 발명의 제 1실시예를 적용한 액정표시장치의 보상회로를 개략적으로 도시한 회로도이다.8 is a circuit diagram schematically showing a compensation circuit of a liquid crystal display device to which the first embodiment of the present invention is applied.

도 8을 참조하면, 본 발명의 제1 실시예를 적용한 액정표시장치의 보상회로는 문턱전압을 센싱하기 위한 제1 센싱 TFT(MOT1)와 제1 센싱 TFT(MOT1)를 센싱할 수 있도록 동작하는 제1 전류패스 TFT(Td1)와 제1 센싱 TFT(MOT1)에 BTS를 인가하는 제1 스위칭 TFT(Tg1)와 정전류를 제1 센싱 TFT(MOT1)로 인가하는 제1 전류인가 TFT(Ti1)와 정전류를 제1 센싱 TFT(MOT1)에서 방출하는 제1 전류방출 TFT(Tv1)및 제1 센싱 TFT(MOT1)에 충전된 전압을 방전시키는 제1 리셋 TFT(Tr1)를 포함한다.Referring to FIG. 8, the compensation circuit of the liquid crystal display device according to the first embodiment of the present invention includes a first sensing TFT MOT1 for sensing a threshold voltage and a second sensing TFT MOT2 for sensing a first sensing TFT MOT1 A first switching TFT Tg1 for applying a BTS to the first current-passing TFT Td1 and the first sensing TFT MOT1, a first current-applying TFT Ti1 for applying a constant current to the first sensing TFT MOT1, A first current-emission TFT (Tv1) that emits a constant current from the first sensing TFT (MOT1), and a first reset TFT (Tr1) that discharges the voltage charged in the first sensing TFT (MOT1).

또한, 제1 센싱 TFT(MOT1)와 대응되는 제2 센싱 TFT(MOT2) 및 제3 센싱 TFT(MOT3)와 제1 전류패스 TFT(Td1)와 대응되는 제2 전류패스 TFT(Td2) 및 제3 전류패스 TFT(Td3)와, 제1 스위칭 TFT(Tg1)과 대응되는 제2 스위칭 TFT(Tg2) 및 제3 스위칭 TFT(Tg3)와, 제1 전류인가 TFT(Ti1)와 대응되는 제2 전류인가 TFT(Ti2) 및 제3 전류인가 TFT(Ti3)와, 제1 전류방출 TFT(Tv1)와 대응되는 제2 전류방출 TFT(Tv2) 및 제3 전류방출 TFT(Tv3)와, 제1 리셋 TFT(Tr1)와 대응되는 제2 리셋 TFT(Tr2) 및 제3 리셋 TFT(Tr3)로 구성되어 있다.The second sensing TFT MOT2 and the third sensing TFT MOT3 corresponding to the first sensing TFT MOT1 and the second current path TFT Td2 corresponding to the first current pass TFT Td1 and the third A second switching TFT Tg2 and a third switching TFT Tg3 corresponding to the first switching TFT Tg1 and a second current applying TFT Tg2 corresponding to the first current supplying TFT Ti1, A second current-emitting TFT (Tv2) and a third current-emitting TFT (Tv3) corresponding to the first current-emitting TFT (Tv1), a first current- And a second reset TFT (Tr2) and a third reset TFT (Tr3) corresponding to the first reset TFT (Tr1).

이때, 제1 스위칭 TFT(Tg1)의 게이트를 제어하는 제5 제어신호(Vcon1a)와 제1 전류인가 TFT(Ti1)와 제1 전류패스 TFT(Td1) 및 제1 전류방출 TFT(Tv1)의 게이트를 제어하는 제 8 제어신호(Vcon2a)가 게이트 구동회로로부터 인가되며, 제5 제어신호(Vcon1a)와 대응되는 제6 제어신호(Vcon1b) 및 제7 제어신호(Vcon1c)와, 제8 제어신호(Vcon2a)와 대응되는 제8 제어신호(Vcon2b) 및 제8 제어신호(Vcon2c)가 게이트 구동회로로부터 인가된다.At this time, the fifth control signal Vcon1a for controlling the gate of the first switching TFT Tg1, the gate of the first current supplying TFT Ti1, the first current passing TFT Td1 and the first current emitting TFT Tv1 The sixth control signal Vcon1b and seventh control signal Vcon1c corresponding to the fifth control signal Vcon1a and the eighth control signal Vcon2b are applied from the gate driving circuit, The eighth control signal Vcon2b and the eighth control signal Vcon2c are applied from the gate driver circuit.

그리고, 데이터 구동회로에서 보상회로의 센싱 TFT들(MOT1, MOT2, MOT3)에 인가되는 전류(ICC)와 스위칭 TFT들(Tg1, Tg2, Tg3 )이 순차적으로 스위칭할 수 있게 제어하는 제10 제어신호(φ1)와 제11 제어신호(φ2) 및 제12 제어신호(φ3)가 데이터 구동회로로부터 인가된다A tenth control signal for controlling the current (ICC) applied to the sensing TFTs (MOT1, MOT2, MOT3) of the compensation circuit and the switching TFTs Tg1, Tg2, Tg3 to be sequentially switched in the data driving circuit the first control signal? 1 and the eleventh control signal? 2 and the twelfth control signal? 3 are applied from the data driving circuit

이때, 센싱 TFT들(MOT1, MOT2, MOT3)은 디멀티플렉서 TFT의 문턱전압 시프트 정도를 대변하기 위한 센싱 트랜지스터로 디멀티플렉서의 BST 특성을 대변한다. At this time, the sensing TFTs MOT1, MOT2, and MOT3 represent the BST characteristics of the demultiplexer as a sensing transistor for representing the degree of shift of the threshold voltage of the demultiplexer TFT.

그리고, 센싱 TFT들(MOT1, MOT2, MOT3)과 전류패스 TFT들(Td1, Td2, Td3)과 스위칭 TFT들(Tg1, Tg2, Tg3)과 전류인가 TFT들(Ti1, Ti2, Ti3)과 전류방출 TFT들(Tv1, Tv2, Tv3) 및 리셋 TFT들(Tr1, Tr2, Tr3)은 예를들어 In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물, 및 Zn-O계 금속 산화물등 금속 산화물 중 어느 하나로 구성될 수 있다.The sensing TFTs MOT1, MOT2 and MOT3 and the current path TFTs Td1, Td2 and Td3 and the switching TFTs Tg1, Tg2 and Tg3 and the current application TFTs Ti1, Ti2 and Ti3, The TFTs Tv1, Tv2 and Tv3 and the reset TFTs Tr1, Tr2 and Tr3 may be formed of, for example, an In-Sn-Zn-O based metal oxide, an In- Zn-O-based metal oxide, Sn-Zn-O-based metal oxide, Sn-Al-Zn-O-based metal oxide, In- -O-based metal oxide, an In-O-based metal oxide, a Sn-O-based metal oxide, and a Zn-O-based metal oxide.

이때, 제5 제어신호(Vcon1a)가 로우(low), 제8 제어신호(Vcon2a)가 하이(high) 상태가 되면, 제1 스위칭 TFT(Tg1)는 오프되어 더 이상 제1 센싱 TFT(MOT1)에 BTS를 주지 않으며, 제1 전류패스 TFT(Td1)와 제1 전류인가 TFT(Ti1) 및 제1 전류방출 TFT(Tv1)는 온 상태가 되어 제1 센싱 TFT(MOT1)가 다이오드 형태로 구동된다.At this time, when the fifth control signal Vcon1a is low and the eighth control signal Vcon2a is high, the first switching TFT Tg1 is turned off and no longer the first sensing TFT MOT1, The first current passing TFT (Td1), the first current supplying TFT (Ti1) and the first current emitting TFT (Tv1) are turned on and the first sensing TFT (MOT1) is driven in a diode form .

이때, 제1 센싱 TFT(MOT1)의 제1 노드(Anode)의 전압변화는 문턱전압 시프트 변화를 나타낸다.At this time, the voltage change of the first node (Anode) of the first sensing TFT (MOT1) represents the threshold voltage shift change.

또한 제5 제어신호(Vcon1a)에 대응되는 제6 제어신호(Vcon1b) 및 제7 제어신호(Vcon1c)가 로우 상태가 되고, 제8 제어신호(Vcon2a)에 대응되는 제11 제어신호(Vcon2b) 및 제10 제어신호(Vcon2c)가 하이 상태가 되면, 제2 센싱TFT(MOT2) 및 제3 센싱 TFT(MOT3)도 다이오드 형태로 구동된다.The sixth control signal Vcon1b and the seventh control signal Vcon1c corresponding to the fifth control signal Vcon1a are brought to the low state and the eleventh control signal Vcon2b corresponding to the eighth control signal Vcon2a and When the tenth control signal Vcon2c is in a high state, the second sensing TFT MOT2 and the third sensing TFT MOT3 are also driven in a diode form.

이때, 각각의 센싱 TFT들(MOT1, MOT2, MOT3)의 소스와 각각의 전류인가 TFT들(Ti1, Ti2, Ti3)의 드레인 사이 제3 노드의 전압변화는 문턱전압 시프트 변화를 나타낸다.At this time, the voltage change at the third node between the source of each of the sensing TFTs MOT1, MOT2, and MOT3 and the drain of each of the current application TFTs Ti1, Ti2, and Ti3 represents a threshold voltage shift change.

이와 같이 데이터 구동회로에서 전류를 인가하여 형성된 초기 센싱 TFT들(MOT1, MOT2, MOT3)와 전류인가 TFT들(Ti1, Ti2, Ti3)의 사이 제3 노드의 전압을 기준으로 산화물 TFT의 BTS에 따른 문턱전압의 음과 양의 시프트 정도가 제3 노드의 전압변화로 나타나는데 이것을 데이터 구동회로에서 센싱하여 그 편차에 따라 제10 제어신호와 제11 제어신호 및 제12 제어신호 전압을 조절해 산화물 TFT의 BTS로 인한 특성 변화를 보상한다.As described above, according to the BTS of the oxide TFT based on the voltage of the third node between the initial sensing TFTs (MOT1, MOT2, MOT3) formed by applying the current in the data driving circuit and the current application TFTs (Ti1, Ti2, Ti3) The degree of shift of the negative and positive threshold voltages is represented by the voltage change of the third node, which is sensed by the data driving circuit, and the tenth control signal, the eleventh control signal, and the twelfth control signal voltage are adjusted according to the deviation, Thereby compensating for the characteristic change due to the BTS.

또한, 본 도면에 도시하지 않았지만 정확한 센싱을 위하여 제1 센싱 TFT(MOT1)의 전압을 방출할 수 있도록 제1 리셋 TFT(Tr1)의 게이트를 제어하는 제13 제어신호(Vsta(N+1))가 게이트 구동회로로부터 인가될 수 있고, 제13 제어신호(Vsta(N+1))에 대응되는 제14 제어신호(Vstb(N+1)) 및 제15 제어신호(Vstc(N+1))가 인가될 수 있다.Although not shown in the drawing, a thirteenth control signal Vsta (N + 1) for controlling the gate of the first reset TFT (Tr1) so that the voltage of the first sensing TFT (MOT1) The seventeenth control signal Vstb (N + 1) and the fifteenth control signal Vstc (N + 1) corresponding to the thirteenth control signal Vsta (N + 1) Lt; / RTI >

한편, 본 발명에 쓰이는 산화물 TFT는 마더글래스(Mother glass)의 특성에 따라 초기 문턱전압에 변화가 생긴다.On the other hand, in the oxide TFT used in the present invention, the initial threshold voltage changes depending on the characteristics of the mother glass.

도 9는 마더글래스에서 산화물 TFT의 균일성을 측정하기 위해 측정구역을 정한 도면이고, 도 10는 도 9의 측정구역에 따른 측정치를 나타낸 도면이다.FIG. 9 is a view showing a measurement region for measuring the uniformity of an oxide TFT in a mother glass, and FIG. 10 is a diagram showing measured values according to the measurement region in FIG.

도 9 및 도 10을 참조하면, 마더 글래스(Mother glass, 500)를 9개의 구역으로 나누고 9개의 구역에서의 초기 문턱전압를 측정하면 초기 문턱전압이 구역마다 균일하게 분포되지 않고 마더 글래스(500)의 특성에 따라 구역마다 다르게 측정된다. Referring to FIGS. 9 and 10, when the mother glass 500 is divided into nine regions and the initial threshold voltages of the nine regions are measured, the initial threshold voltage is not uniformly distributed in each region, It is measured differently for each zone depending on the characteristics.

도시된 바와 같이 측정구역은 9개의 구역으로 나눌 수 있는데, 이는 측정의 편의를 위해 나눈 예이고, 측정구역는 필요에 따라 다수의 구역으로 나눌 수 있다.As shown, the measurement zone can be divided into nine zones, which are divided for ease of measurement, and the measurement zones can be divided into multiple zones as needed.

이때, 측정에 따른 산화물 TFT의 인접 문턱전압 균일성(Uniformity)은 보통 '±0.5V'인데, 도 10과 같이 마더 글래스(500)의 특성에 따라 초기 문턱전압의 균일성은 은 '2.0V ~ ±3.0V' 수준이 될 수 있다.In this case, the adjacent threshold voltage uniformity of the oxide TFT according to the measurement is usually ± 0.5 V. As shown in FIG. 10, the uniformity of the initial threshold voltage is 2.0 V ~ 3.0V 'level.

따라서, 초기의 문턱전압이 서로 다른 특성곡선을 갖게 되므로 예를 들어 A 전압영역에서 구동하는 산화물 TFT가 마더 글래스(500)의 특성에 따라 초기 문턱전압이 달라져 신호를 받아 구동이 되는 산화물 TFT와 초기 문턱전압이 음의 영역으로 시프트되어 구동이 되지 않는 산화물 TFT로 나눠질 수 있고, 그에 따라 산화물 TFT에 오작동이 일어나 신호를 제대로 보내지 못하는 문제가 발생한다.Accordingly, since the initial threshold voltages have different characteristic curves, for example, the oxide TFTs driven in the A voltage region have different initial threshold voltages according to the characteristics of the mother glass 500, The threshold voltage is shifted to the negative region and can be divided into the oxide TFTs which are not driven, thereby causing malfunctions in the oxide TFTs and failing to properly transmit the signals.

본 발명은 초기 문턱전압이 마더 글래스(500)에 따라 변화하는 특성을 보상하기 위해 더블게이트 구조를 제안한다.The present invention proposes a double gate structure to compensate for the characteristic that the initial threshold voltage changes in accordance with the mother glass (500).

도 11는 액티브 백 채널 게이트(Active Back Channel Gate)를 이용한 더블(Doule) 게이트 구조의 단면도이고, 도 12은 도 11의 초기 문턱전압 시프트 특성곡선이다.FIG. 11 is a cross-sectional view of a double gate structure using an active back channel gate, and FIG. 12 is an initial threshold voltage shift characteristic curve of FIG.

도 11 및 도 12을 참조하면, 더블게이트 구조(280)는 기판 상부에 제1 게이트(210)가 위치하고, 그 상부에 제1 게이트(210)를 절연하기 위한 절연층(220)이 위치하고, 그 상부에 반도체층(230)이 위치한다. 그 상부에는 에치스토퍼층(240)이 위치하고, 그 상부에는 소스(254) 및 드레인(252)이 위치한다. 그리고 그 상부에 패시베이션막(260)과 제2 게이트(215)가 위치한다.11 and 12, the double gate structure 280 includes a first gate 210 on a substrate, an insulating layer 220 on the first gate 210 for insulating the first gate 210, And the semiconductor layer 230 is located on the upper part. An etch stopper layer 240 is disposed on the upper portion, and a source 254 and a drain 252 are disposed thereon. And a passivation film 260 and a second gate 215 are disposed thereon.

이때 반도체층(230)은 예를들어 In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물, 및 Zn-O계 금속 산화물등 금속 산화물을 이용하여 산화물 반도체층을 형성할 수 있다.In this case, the semiconductor layer 230 may be formed of an In-Sn-Zn-O based metal oxide, an In-Al-Zn-O based metal oxide, a Sn-Ga- Zn-O based metal oxide, Sn-Al-Zn-O based metal oxide, In-Zn-O based metal oxide, Sn-Zn-O based metal oxide, Al- -O-based metal oxide, and a Zn-O-based metal oxide can be used to form the oxide semiconductor layer.

또한, 드레인 전극(252)은 소스 전극(254)과 소정 간격으로 이격되어 서로 마주하도록 형성되고, 패시배이션막(260)의 재질은 무기물질로 이루어질 수 있는데, 예를 들어 산화실리콘(SiO2), 질화실리콘(SiNx) 중 하나를 포함한다.The passivation film 260 may be made of an inorganic material such as silicon oxide (SiO 2). The drain electrode 252 may be formed of silicon oxide (SiO 2) , And silicon nitride (SiNx).

위와 같이 더블게이트구조(280) TFT로 보상회로를 형성하면, 초기 문턱전압을 센싱하여 마더 글래스(도 9의 500)의 특성에 따라 초기 문턱전압이 음의 영역으로 시프트 되어있을 경우 제2 게이트(215)로 전압을 인가해 초기 문턱전압을 음의 영역에서 양의 영역으로 시프트할 수 있다. 이와 같이 초기 문턱전압의 보상을 실시하면 산화물 TFT가 음의 영역에서 오작동이 발생하는 것을 방지하여 문턱전압의 특이값에 영향을 받지 않고 센싱할 수 있다. When the compensation circuit is formed by the TFT of the double gate structure 280 as described above, when the initial threshold voltage is sensed and the initial threshold voltage is shifted to the negative region according to the characteristics of the mother glass (500 in FIG. 9) 215 to shift the initial threshold voltage from the negative region to the positive region. When the initial threshold voltage is compensated in this manner, the oxide TFT can prevent the malfunction from occurring in the negative region, and the sensing can be performed without being influenced by the specific value of the threshold voltage.

도 13은 본발명의 제2 실시예에 따른 보상회로를 개략적으로 도시한 회로도이다.13 is a circuit diagram schematically showing a compensation circuit according to the second embodiment of the present invention.

도 13을 참조하면, 본 발명의 제2 실시예에 따른 보상회로는 문턱전압을 센싱하기 위한 센싱 TFT(MOT)와 센싱 TFT(MOT)를 센싱할 수 있도록 동작하는 전류패스 TFT(Td)와 센싱 TFT(MOT)에 BTS를 인가하는 더블게이트형 스위칭 TFT(DTg)와 정전류를 센싱 TFT(MOT)로 인가하는 전류인가 TFT(Ti)와 정전류를 센싱 TFT(MOT)에서 방출하는 전류방출 TFT(Tv)및 센싱 TFT(MOT)에 충전된 전압을 방전시키는 리셋 TFT(Tr)로 구성되어 있다.13, the compensation circuit according to the second embodiment of the present invention includes a sensing TFT (MOT) for sensing a threshold voltage, a current path TFT (Td) for sensing a sensing TFT (MOT) A double gate type switching TFT DTg for applying a BTS to the TFT MOT, a current application TFT Ti for applying a constant current to the sensing TFT MOT and a current emission TFT Tv for emitting a constant current from the sensing TFT MOT And a reset TFT Tr for discharging the voltage charged in the sensing TFT MOT.

이때, 센싱 TFT(MOT)는 디멀티플렉서회로의 TFT의 문턱전압 시프트 정도를 대변하기 위한 센싱 TFT(MOT)로 디멀티플렉서의 BTS 특성을 대변하는데, 초기 문턱전압이 마더 글래스(도 9의 500)의 특성에 따라 음의 영역으로 시프트 되어있을 경우 데이터 구동회로에서 더블 게이트형 스위칭 TFT(DTg)의 제2 게이트(도 11의 215)로 전압을 인가해 초기 문턱전압을 음의 영역에서 양의 영역으로 시프트할 수 있다. At this time, the sensing TFT (MOT) represents the BTS characteristic of the demultiplexer as a sensing TFT (MOT) for representing the degree of shift of the threshold voltage of the TFT of the demultiplexer circuit, and the initial threshold voltage is set to the characteristic of the mother glass (500 in FIG. 9) When the data is shifted to the negative region, a voltage is applied from the data driving circuit to the second gate (215 in Fig. 11) of the double gate type switching TFT DTg to shift the initial threshold voltage from the negative region to the positive region .

이와 같이 초기 문턱전압의 보상을 실시하면 보상회로의 산화물 TFT가 음의 영역에서 오작동이 발생하는 것을 방지하여 문턱전압의 특이값에 영향을 받지 않고 센싱할 수 있다. By performing compensation of the initial threshold voltage in this manner, it is possible to prevent the oxide TFT of the compensation circuit from malfunctioning in the negative region and to sense it without being affected by the singular value of the threshold voltage.

그리고, 센싱 TFT(MOT)와 전류패스 TFT(Td)와 더블 게이트형 스위칭 TFT(DTg)와 전류인가 TFT(Ti)와 전류방출 TFT(Tv) 및 리셋 TFT(Tr)는 예를들어 In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물, 및 Zn-O계 금속 산화물등 금속 산화물 중 어느 하나로 구성될 수 있다.The sensing TFT (MOT), the current path TFT (Td), the double gate type switching TFT DTg, the current application TFT Ti, the current emission TFT Tv and the reset TFT Tr are formed, for example, Al-Zn-O-based metal oxide, Sn-Al-Zn-O-based metal oxide, Sn-Zn-O-based metal oxide, O-based metal oxide, Sn-O-based metal oxide, Sn-Zn-O based metal oxide, Al-Zn-O based metal oxide, In-O based metal oxide, Sn- And the like.

도 14는 본 발명의 제2 실시예를 적용한 액정표시장치의 보상회로를 개략적으로 도시한 회로이다. 14 is a circuit diagram schematically showing a compensation circuit of a liquid crystal display device to which the second embodiment of the present invention is applied.

도 14를 참조하면, 본 발명의 제2 실시예를 적용한 액정표시장치의 보상회로는 문턱전압을 센싱하기 위한 제1 센싱 TFT(MOT1)와 제1 센싱 TFT(MOT1)를 센싱할 수 있도록 동작하는 제1 전류패스 TFT(Td1)와 제1 센싱 TFT(MOT1)에 BTS를 인가하는 제1 더블 게이트형 스위칭 TFT(DTg1)와 정전류를 제1 센싱 TFT(MOT1)로 인가하는 제1 전류인가 TFT(Ti1)와 정전류를 제1 센싱 TFT(MOT1)에서 방출하는 제1 전류방출 TFT(Tv1)및 제1 센싱 TFT(MOT1)에 충전된 전압을 방전시키는 제1 리셋 TFT(Tr1)를 포함한다.Referring to FIG. 14, the compensation circuit of the liquid crystal display device according to the second embodiment of the present invention includes a first sensing TFT MOT1 for sensing a threshold voltage and a second sensing TFT MOT1 for sensing a first sensing TFT MOT1 A first double gate type switching TFT DTg1 for applying a BTS to the first current passing TFT Td1 and the first sensing TFT MOT1 and a first current application TFT And a first reset TFT (Tr1) for discharging a voltage charged in the first sensing TFT (MOT1) and a first current-emission TFT (Tv1) for emitting a constant current from the first sensing TFT (MOT1).

또한, 제1 센싱 TFT(MOT1)와 대응되는 제2 센싱 TFT(MOT2) 및 제3 센싱 TFT(MOT3)와 제1 전류패스 TFT(Td1)와 대응되는 제2 전류패스 TFT(Td2) 및 제3 전류패스 TFT(Td3)와, 제1 더블 게이트형 스위칭 TFT(DTg1)과 대응되는 제2 더블 게이트형 스위칭 TFT(DTg2) 및 제3 더블 게이트형 스위칭 TFT(DTg3)와, 제1 전류인가 TFT(Ti1)와 대응되는 제2 전류인가 TFT(Ti2) 및 제3 전류인가 TFT(Ti3)와, 제1 전류방출 TFT(Tv1)와 대응되는 제2 전류방출 TFT(Tv2) 및 제3 전류방출 TFT(Tv3)와, 제1 리셋 TFT(Tr1)와 대응되는 제2 리셋 TFT(Tr2) 및 제3 리셋 TFT(Tr3)로 구성되어 있다.The second sensing TFT MOT2 and the third sensing TFT MOT3 corresponding to the first sensing TFT MOT1 and the second current path TFT Td2 corresponding to the first current pass TFT Td1 and the third The second double gate type switching TFT DTg2 and the third double gate type switching TFT DTg3 corresponding to the first double gate type switching TFT DTg1 and the first current supply TFT The second current supplying TFT T2 and the third current supplying TFT T3 corresponding to the first current supplying TFT Tl and the second current supplying TFT Tl2 corresponding to the first current supplying TFT Tl, Tv3), a second reset TFT (Tr2) and a third reset TFT (Tr3) corresponding to the first reset TFT (Tr1).

이때, 센싱 TFT들(MOT1, MOT2, MOT3)은 디멀티플렉서 TFT의 문턱전압 시프트 정도를 대변하기 위한 센싱 트랜지스터로 디멀티플렉서의 BST 특성을 대변하는데, 초기 문턱전압이 마더 글래스(도 9의 500)의 특성에 따라 음의 영역으로 시프트 되어있을 경우 데이터 구동회로에서 더블 게이트형 스위칭 TFT들(DTg1, DTg2, DTg3)의 제2 게이트(도 11의 215)로 전압을 인가해 초기 문턱전압을 음의 영역에서 양의 영역으로 시프트할 수 있다. At this time, the sensing TFTs MOT1, MOT2, and MOT3 represent a BST characteristic of the demultiplexer as a sensing transistor for representing the degree of shift of the threshold voltage of the demultiplexer TFT. The initial threshold voltage is a characteristic of the mother glass (500 in FIG. 9) When the data is shifted to the negative region, a voltage is applied to the second gate (215 in FIG. 11) of the double gate type switching TFTs DTg1, DTg2, DTg3 in the data driving circuit to change the initial threshold voltage To < / RTI >

그리고, 센싱 TFT들(MOT1, MOT2, MOT3)와 전류패스 TFT들(Td1, Td2, Td3)과 더블 게이트형 스위칭 TFT들(DTg1, DTg2, DTg3)과 전류인가 TFT들(Ti1, Ti2, Ti3)과 전류방출 TFT(Tv1, Tv2, Tv3) 및 리셋 TFT(Tr1, Tr2, Tr3)는 예를들어 In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물, In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, In-O계 금속 산화물, Sn-O계 금속 산화물, 및 Zn-O계 금속 산화물등 금속 산화물 중 어느 하나로 구성될 수 있다.The sensing TFTs MOT1, MOT2 and MOT3 and the current path TFTs Td1, Td2 and Td3, the double gate type switching TFTs DTg1, DTg2 and DTg3 and the current application TFTs Ti1, Ti2 and Ti3, And the reset TFTs Tr1, Tr2 and Tr3 may be formed of an In-Sn-Zn-O based metal oxide, an In-Al-Zn-O based metal oxide, a Sn-Ga Zn-O-based metal oxide, Sn-Zn-O-based metal oxide, Al-Zn-O-based metal oxide, Sn- Zn-O-based metal oxide, In-O-based metal oxide, Sn-O-based metal oxide, and Zn-O-based metal oxide.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It can be understood that

100 : 액정표시패널 110 : 데이터 구동회로
115 : 게이트 구동회로 120 : 디멀티플렉서회로
150 : 보상회로 155 : 더미영역100: liquid crystal display panel 110: data driving circuit
115: gate drive circuit 120: demultiplexer circuit
150: compensation circuit 155: dummy area

Claims

m (m is a natural number) data lines and n (n is a natural number) gate lines are crossed. R liquid crystal cells are arranged adjacent to the first horizontal line and G liquid crystal cells are arranged adjacent to the second horizontal line And a liquid crystal cell of a vertical RGB pixel structure in which B liquid crystal cells are arranged adjacent to a third horizontal line,
A data driving circuit for supplying data voltages to the data lines;
And source lines connected to output channels of m / k (where k is a natural number, the number of output channels in one demultiplexer) of the data driving circuit and a plurality of source lines arranged between the data lines, A demultiplexer circuit for time-divisionally distributing the data voltages inputted through time division to the odd-numbered data lines and the even-numbered data lines;
And a compensation circuit for compensating the BTS characteristic of the demultiplexer circuit.

The method according to claim 1,
Wherein the compensation circuit comprises: a sensing transistor for sensing a threshold voltage;
A current path transistor driven by a current path such that the sensing transistor can operate as a diode;
A switching transistor for turning on and off the stress to the sensing transistor;
A current application transistor for applying a constant current to the sensing transistor;
A current-discharging transistor for discharging the constant current from the sensing transistor;
And a reset transistor for discharging the voltage charged in the sensing transistor.

3. The method of claim 2,
A constant current source for applying a current to the sensing transistor;
A first control signal for applying a signal to the gate of the switching transistor to determine whether the switching transistor is turned on or off;
A second control signal for applying a signal to the current application transistor, the current path transistor and the current emission transistor to determine turn-on and turn-off;
A third control signal for determining whether the reset transistor is turned on or off;
And a fourth control signal for determining whether the switching transistor is turned on or off.

3. The method of claim 2,
The sensing transistor, the current pass transistor, the double gate type switching transistor, the current application transistor, the current emission transistor, and the reset transistor may be formed of an In-Sn-Zn-O based metal oxide, an In- Zn-O-based metal oxide, Sn-Zn-O-based metal oxide, Al-Zn-O-based metal oxide, Sn- Zn-O-based metal oxide, In-O-based metal oxide, Sn-O-based metal oxide, and Zn-O-based metal oxide.

3. The method of claim 2,
Wherein the switching transistor is formed as a double gate.

The method according to claim 1,
Wherein the compensation circuit includes a number of output channels of the demultiplexer circuit that varies in accordance with a ratio of the m / k number of source wirings to the number of the m number of data wirings.

In the liquid crystal display panel,
Outputting a first signal in a data driving circuit to drive the liquid crystal display panel;
Outputting a third signal at a gate driving circuit to drive the liquid crystal display panel;
Inputting the first signal to a compensation circuit and a demultiplexer;
Inputting the third signal to the switching transistor of the compensation circuit;
Distributing the first signal to the liquid crystal display panel by m / k (where k is a natural number, the number of output channels in one demultiplexer) and m data lines in the demultiplexer;
Sensing the voltage of the sensing transistor by receiving the third signal from the switching transistor of the compensation circuit;
Outputting a sensing value from the sensing transistor to the data driving circuit;
Outputting a second signal to the compensation circuit and the demultiplexer in the data driving circuit;
Distributing the second signal from the demultiplexer to a liquid crystal display panel;
Sensing the voltage at the sensing transistor by receiving the third signal from the switching transistor of the compensation circuit;
Outputting a sensing value from the sensing transistor to the data driving circuit;
And outputting a fourth signal in the gate driving circuit.

8. The method of claim 7,
Wherein the step of outputting the third signal in the gate driving circuit comprises:
Inputting a low signal to the switching transistor;
Applying a high signal to the current applying transistor, the current passing transistor and the current discharging transistor;
The switching transistor is turned off to not output the third signal to the sensing transistor;
The current path transistor, the current application transistor and the current emission transistor are turned on to drive the sensing transistor in a diode form;
Sensing a voltage change between the sensing transistor and the current application transistor;
Outputting a value sensed by the sensing transistor to the data driving circuit;
Outputting the second signal in the data driving circuit;
And receiving the fourth signal from the reset transistor Tr to discharge a voltage between the sensing transistor and the current application transistor.