KR101967517B1 - 통신 시스템, 수신기 및 이의 동기화 방법 - Google Patents

통신 시스템, 수신기 및 이의 동기화 방법 Download PDF

Info

Publication number
KR101967517B1
KR101967517B1 KR1020170001439A KR20170001439A KR101967517B1 KR 101967517 B1 KR101967517 B1 KR 101967517B1 KR 1020170001439 A KR1020170001439 A KR 1020170001439A KR 20170001439 A KR20170001439 A KR 20170001439A KR 101967517 B1 KR101967517 B1 KR 101967517B1
Authority
KR
South Korea
Prior art keywords
synchronization
channel
signal
channels
receiver
Prior art date
Application number
KR1020170001439A
Other languages
English (en)
Other versions
KR20180080583A (ko
Inventor
최진식
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020170001439A priority Critical patent/KR101967517B1/ko
Publication of KR20180080583A publication Critical patent/KR20180080583A/ko
Application granted granted Critical
Publication of KR101967517B1 publication Critical patent/KR101967517B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

통신 시스템, 수신기 및 이의 동기화 방법이 개시된다. 통신 시스템은 복수의 채널을 통해 동기 신호를 각각 전송하는 송신기; 및 상기 복수의 채널을 통해 복수의 동기 신호를 각각 수신하고, 상기 복수의 동기 신호를 이용하여 클럭을 동기화하는 수신기를 포함한다.

Description

통신 시스템, 수신기 및 이의 동기화 방법{Network system, receiver and synchronization method thereof}
본 발명은 통신 시스템, 수신기 및 이의 동기화 방법에 관한 것이다.
모든 네트워크에 하나의 채널을 통한 동기만을 유지하기 때문에 동기를 유지하는 채널이 끊길 경우 동기 유지가 어려운 문제점이 있다. 특히 여러 개의 인터컨넥트된 네트워크의 경우라도 (GPS 신호를 기반으로) 마스터에서 하나의 채널을 통한 동기가 이루어진 경우에는 하나의 채널만 존재하고 이를 기반으로 모든 슬레이브들의 동기화가 이루어져야 한다.
만약, 레퍼런스 입력 신호의 손실이 발생할 경우 동기화 충격을 받을 수 있다.또한, 채널에 전달 지연이 변경된 경우에도 동기화 충격을 받을 수도 있다. 비록 홀드오버 및 복구 작업이 발생하더라도 일부 시간 동안에 동기화 충격이 발생 할 수 있다. 이는 종래에는 동기를 제공하기 위해서는 하나의 마스터에서 나오는 하나 채널을 통한 동기를 유지하기 때문이다.
본 발명은 통신 시스템, 수신기 및 이의 동기화 방법을 제공하기 위한 것이다.
또한, 본 발명은 복수의 채널을 통해 동기 신호를 이용하여 동기화할 수 있는 통신 시스템, 수신기 및 이의 동기화 방법을 제공하기 위한 것이다.
이를 통해, 본 발명은 일부 채널이 절체되더라도 다른 채널의 동기 정보를 이용하여 동기화함으로써 동기 손실을 방지할 수 있는 통신 시스템, 수신기 및 이의 동기화 방법을 제공하기 위한 것이다.
본 발명의 일 측면에 따르면 복수의 채널을 이용하여 동기 정보를 획득하여 동기화할 수 있는 통신 시스템과 수신기가 제공된다.
본 발명의 일 실시예에 따르면, 복수의 채널을 통해 동기 신호를 각각 전송하는 송신기; 및 상기 복수의 채널을 통해 복수의 동기 신호를 각각 수신하고, 상기 복수의 동기 신호를 이용하여 클럭을 동기화하는 수신기를 포함하는 통신 시스템이 제공될 수 있다.
상기 수신기는, 상기 복수의 채널의 사용 비율에 따라 각 채널을 통해 수신된 동기 신호를 차등적으로 이용하여 상기 클럭을 동기화할 수 있다.
상기 수신기는,
상기 복수의 채널 중 주 채널의 동기 신호를 디폴트로 이용하여 상기 클럭을 동기화하되, 상기 주 채널을 통해 기준 지연 시간 이상 동기 신호가 수신되지 않으면 보조 채널의 동기 신호를 이용하여 상기 클럭을 동기화할 수 있다.
상기 수신기는, 일정 시간 동안 상기 복수의 채널을 통해 각각 동기 신호를 수신하되, 각 채널을 통해 수신된 동기 신호의 딜레이 정보가 최소인 채널의 동기 신호를 이용하여 상기 클럭을 동기화할 수 있다.
본 발명의 다른 실시예에 따르면, 동기 정보를 생성하는 동기 정보 생성 장치; 상기 동기 정보를 복수의 채널을 통해 전송하는 송신기; 및 상기 복수의 채널을 통해 복수의 동기 신호를 각각 수신하고, 상기 복수의 동기 신호를 이용하여 클럭을 동기화하는 수신기를 포함하는 통신 시스템이 제공될 수 있다.
본 발명의 또 다른 실시예에 따르면, 송신기와 제1 채널을 통해 연결되어 제1 동기 신호를 수신하는 제1 수신 모듈; 상기 송신기와 제2 채널을 통해 연결되어 제2 동기 신호를 수신하는 제2 수신 모듈; 및 상기 제1 동기 신호 및 상기 제2 동기 신호 중 적어도 하나를 이용하여 클럭을 동기화하는 동기화 모듈을 포함하는 수신기가 제공될 수 있다.
상기 제1 동기 신호 및 상기 제2 동기 신호는 동일한 동기 정보를 포함하되, 상기 제1 채널 및 상기 제2 채널의 딜레이 정보가 상이하다.
상기 동기화 모듈은, 상기 복수의 채널의 사용 비율에 따라 각 채널을 통해 수신된 동기 신호를 차등적으로 이용하여 상기 클럭을 동기화할 수 있다.
상기 동기화 모듈은, 상기 복수의 채널 중 주 채널의 동기 신호를 디폴트로 이용하여 상기 클럭을 동기화하되, 상기 주 채널을 통해 기준 지연 시간 이상 동기 신호가 수신되지 않으면 보조 채널의 동기 신호를 이용하여 상기 클럭을 동기화할 수 있다.
본 발명의 다른 측면에 따르면, 복수의 채널을 이용하여 동기 정보를 획득하여 동기화할 수 있는 방법이 제공된다.
본 발명의 일 실시예에 따르면, 수신기에서의 동기화 방법에 있어서, 송신기로부터 제1 채널을 통해 제1 동기 신호를 수신하는 단계; 상기 송신기로부터 제2 채널을 통해 제2 동기 신호를 수신하는 단계; 및 상기 제1 동기 신호 및 상기 제2 동기 신호 중 적어도 하나를 이용하여 상기 수신기의 클럭을 동기화하는 단계를 포함하는 동기화 방법이 제공될 수 있다.
상기 송신기는 상기 제1 채널 및 상기 제2 채널을 통해 동일한 동기 정보를 포함하는 상기 제1 동기 신호 및 상기 제2 동기 신호를 동시에 전송할 수 있다.
상기 수신기의 클럭을 동기화하는 단계는, 상기 복수의 채널의 사용 비율에 따라 각 채널을 통해 수신된 동기 신호를 차등적으로 이용하여 상기 클럭을 동기화할 수 있다.
본 발명의 다른 실시예에 따르면, 통신 시스템에서의 동기화 방법에 있어서, 송신기가 외부 장치로부터 동기 정보를 포함하는 동기 신호를 수신하는 단계; 상기 송신기가 상기 수신된 동기 신호를 제1 채널 및 제2 채널을 통해 각각 전송하는 단계; 수신기가 상기 제1 채널 및 상기 제2 채널을 통해 복수의 동기 신호를 수신하는 단계; 및 상기 수신기가 상기 복수의 동기 신호 중 적어도 하나를 이용하여 상기 수신기의 클럭을 동기화하는 단계를 포함하는 동기화 방법이 제공될 수 있다.
본 발명의 일 실시예에 따른 통신 시스템, 수신기 및 이의 동기화 방법을 제공함으로써, 복수의 채널을 통해 동기 신호를 이용하여 동기화할 수 있다.
이를 통해, 본 발명은 일부 채널이 절체되더라도 다른 채널의 동기 정보를 이용하여 동기화함으로써 동기 손실을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 통신 시스템을 개략적으로 도시한 블록도.
도 2는 본 발명의 일 실시예에 따른 복수의 채널을 이용한 동기화 방법을 설명하기 위해 도시한 도면.
도 3은 본 발명의 다른 실시예에 따른 통신 시스템을 개략적으로 도시한 블록도.
도 4는 본 발명의 또 다른 실시예에 따른 통신 시스템을 개략적으로 도시한 블록도.
도 5는 본 발명의 일 실시예에 따른 수신기의 내부 구성을 개략적으로 도시한 블록도.
도 6은 본 발명의 일 실시예에 따른 통신 시스템에서의 동기화 방법을 나타낸 흐름도.
도 7은 본 발명의 다른 실시예에 따른 통신 시스템에서의 동기화 방법을 나타낸 흐름도.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 통신 시스템을 개략적으로 도시한 블록도이고, 도 2는 본 발명의 일 실시예에 따른 복수의 채널을 이용한 동기화 방법을 설명하기 위해 도시한 도면이다.
도 1을 참조하면, 본 발명이 일 실시예에 따른 통신 시스템(100)은 마스터 노드(110) 및 복수의 슬레이브 노드(120)를 포함하여 구성된다.
여기서, 마스터 노드(110) 및 슬레이브 노드(120)는 각각 송신기 및 수신기일 수 있다. 이해와 설명의 편의를 도모하기 위해, 이하에서는 마스터 노드(110)는 송신기인 것을 가정하기로 하며, 슬레이브 노드(120) 중 어느 하나는 수신기인 것을 가정하기로 한다.
마스터 노드(110)는 패킷 통신을 수행하는 망에서 슬레이브 노드(120)와의 동기를 위한 마스터 클럭을 포함하는 동기 신호를 생성하여 이를 슬레이브 노드(120)로 전송할 수 있다. 여기서, 동기 신호의 헤더에는 목적지 주소를 포함할 수 있다.
도 1에서는 마스터 노드(110)가 마스터 클럭을 포함하는 동기 신호를 생성하는 것으로 도시되어 있으나, 다른 예를 들어, 마스터 클럭을 포함하는 동기 신호는 별도의 장치(예를 들어, GPS, 마스터 클럭 생성 장치, SDN인 경우 컨트롤러 등)를 통해 수신되어 마스터 노드(110)로 전송됨에 따라 마스터 노드(110)가 복수의 채널을 통해 슬레이브 노드(120)로 전송할 수도 있다.
마스터 노드(110)는 복수의 채널을 통해 동기 신호를 타겟 슬레이브 노드로 전송할 수 있다. 여기서, 타겟 슬레이브 노드는 복수의 슬레이브 노드 중 어느 하나이며, 나머지 슬레이브 노드는 동기 신호를 타겟 슬레이브 노드로 전달할 수 있다. 슬레이브 노드가 동기 신호를 타겟 슬레이브 노드로 전송함에 있어, 각 슬레이브 노드 또한 복수의 채널을 통해 동기 신호를 타겟 슬레이브 노드로 전송할 수도 있음은 당연하다.
각 슬레이브 노드(120)는 마스터 노드(110)와 네트워크 토폴로지를 통해 연결되어 있으며, 마스터 노드(110)의 동기 신호에 따라 클럭을 동기함으로써 마스터 노드(110)와 패킷 통신을 수행하기 위한 장치이다.
도 1에서 타겟 슬레이브 노드는 슬레이브 노드(120) 중 어느 하나를 지칭한다.
도 2를 참조하여, 보다 상세히 설명하면, 도 2에 도시된 바와 같이, 마스터 노드(110)와 복수의 슬레이브 노드(120)가 네트워크에서 논리적으로 연결되어 있다고 가정하자. 이해와 설명의 편의를 도모하기 위해, 도 2에서 제3 슬레이브 노드(120c)가 타겟 슬레이브 노드이며, 마스터 노드(110)가 제3 슬레이브 노드(120c)로 동기 신호를 전송하는 것을 가정하기로 한다.
마스터 노드(110)는 동기 신호를 생성한 후 제1 슬레이브 노드(120a)를 통해 제3 슬레이브 노드(120c)로 동기 신호를 전송할 수 있다. 동기 신호는 마스터 노드(110)로부터 제1 슬레이브 노드(120a)를 통해 전송하는 제1 경로(제1 채널)를 통해 수신될 수 있다.
또한, 마스터 노드(110)는 동기 신호를 제2 슬레이브 노드(120b), 제4 슬레이브 노드(120d) 및 제5 슬레이브 노드(120e)를 통해 제3 슬레이브 노드(120c)로 전송할 수 있다. 해당 경로를 편의상 제2 경로(채널)라 칭하기로 한다.
이로 인해, 제3 슬레이브 노드(120c)는 제1 경로를 따라 제1 채널을 통해 제1 동기 신호를 수신하고, 제2 경로를 따라 제2 채널을 통해 제2 동기 신호를 각각 독립적으로 수신할 수 있다.
제1 동기 신호와 제2 동기 신호는 마스터 노드(110)에서 동일한 마스터 클럭을 포함하나 각 경로(즉, 각 채널)에 따른 딜레이 정보가 상이할 수 있다. 이로 인해, 제3 슬레이브 노드(120c)는 제1 채널을 통해 수신되는 제1 동기 신호를 별도로 저장/유지하며, 제2 채널을 통해 수신되는 제2 동기 신호를 별도로 저장/유지할 수 있다.
제3 슬레이브 노드(120c)는 제1 채널과 제2 채널을 통해 독립적으로 수신되는 각각의 동기 신호(즉, 제1 동기 신호와 제2 동기 신호)를 동시에 유지할 수 있으며, 해당 복수의 동기 신호를 이용하여 제3 슬레이브 노드(120c)의 클럭을 동기화하여 마스터 노드(110)와 동기를 유지할 수 있다.
제3 슬레이브 노드(120c)가 복수의 채널을 통해 수신된 복수의 동기 신호를 이용하여 클럭을 동기화하는 방법은 매우 다양하다.
예를 들어, 제3 슬레이브 노드(120c)는 복수의 채널을 통해 수신된 복수의 동기 신호의 평균값을 이용하여 클럭을 동기화할 수 있다.
다른 예를 들어, 제3 슬레이브 노드(120c)는 각 채널의 사용 빈도를 고려하여 복수의 동기 신호의 비중을 달리하여 클럭을 동기화할 수 있다.
또 다른 예를 들어, 제3 슬레이브 노드(120c)는 복수의 채널 중 메인 채널을 통해 수신된 동기 신호를 디폴트 동기 신호로 설정하여 메인 채널을 통해 수신된 동기 신호를 우선적으로 이용하여 클럭을 동기화할 수 있다. 이와 같은 경우에도, 보조 채널의 동기 신호를 폐기하지 않고 별도로 유지함으로써, 추후 메인 채널에 에러가 발생한 경우(예를 들어, 일정 딜레이 타임 이후에도 동기 신호가 수신되지 않는 경우 등) 제3 슬레이브 노드(120c)는 별도로 유지하는 보조 채널의 동기 신호를 이용하여 클럭을 동기화할 수 있다.
또 다른 예를 들어, 마스터 노드(110)와 제3 슬레이브 노드(120c)는 복수의 채널을 통해 일정 시간 간격(예를 들어, 10ms)으로 약 100회 정도 동기 신호를 송수신하는 과정을 거친 후 클럭 동기화를 수행할 수 있다. 이때, 제3 슬레이브 노드(120c)는 각 채널별 수신된 동기 신호의 변화(예를 들어, 딜레이 정보)가 최소인 채널의 동기 신호를 이용하여 클럭을 동기화할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 통신 시스템을 개략적으로 도시한 블록도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 통신 시스템(300)는 송신기(310) 및 수신기(320)를 포함한다. 여기서, 수신기(320)는 복수의 채널을 통해 송신기(310)와 연결되어 있는 것을 가정하기로 한다. 도 3에서는 통신 시스템(?)상에 하나의 송신기(310)와 하나의 수신기(320)만 연결된 것으로 도시되어 있으나, 다수의 통신 장치들이 연결되어 있으며, 이들 통신 장치는 송신기에서 송신된 동기 신호를 라우팅하는 역할만 수행하므로 생략하였다.
송신기(310)는 일정 시간 단위로 동기 신호를 복수의 채널을 통해 수신기(320)로 전송하기 위한 수단이다. 여기서, 동기 신호는 송신기(310)에서 생성될 수도 있으며, 별도의 장치(예를 들어, GPS 등)을 통해 수신될 수도 있다.
예를 들어, 송신기(310)는 패킷 통신망에서 제1 채널 및 제2 채널을 통해 동기 신호를 각각 개별적으로 전송할 수 있다.
수신기(320)는 송신기(310)로부터 복수의 채널을 통해 동기 신호를 개별적으로 수신하고, 복수의 동기 신호를 이용하여 송신기(310)와 동기를 유지하기 위한 수단이다.
예를 들어, 수신기(320)는 제1 채널을 통해 동기 신호를 수신하고, 제2 채널을 통해 동기 신호를 수신할 수 있다. 이때, 수신기(320)는 제1 채널과 제2 채널을 통해 각기 상이한 시간에 동기 신호를 수신할 수 있다. 따라서, 수신기(320)는 동일한 동기 정보를 각기 다른 채널(제1 채널 및 제2 채널)을 통해 피어 딜레이(peer delay)가 다른 시간 정보(딜레이 정보)를 수신할 수 있다.
따라서, 수신기(320)는 각 채널별 동기 신호와 딜레이 정보를 각각 저장하여 관리할 수 있다. 편의상 제1 채널을 통해 제1 시간에 수신된 동기 신호를 제1 동기 신호라 칭하기로 하고, 제2 채널을 통해 제2 시간에 수신된 동기 신호를 제2 동기 신호라 칭하기로 한다.
이와 같이, 수신기(320)는 복수의 동기 신호(즉, 제1 동기 신호, 제2 동기 신호)를 이용하여 클럭을 동기화하여 송신기(310)와의 동기를 유지할 수 있다. 수신기(320)에서 복수의 채널을 통해 수신된 복수의 동기 신호를 이용하여 클럭을 동기화하는 방법은 도 1에서 타겟 슬레이브 노드의 클럭 동기화 방법과 동일하므로 중복되는 설명은 생략하기로 한다.
도 4는 본 발명의 또 다른 실시예에 따른 통신 시스템을 개략적으로 도시한 블록도이다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 통신 시스템(400)은 컨트롤러(401), 마스터 노드(110) 및 복수의 슬레이브 노드(120)를 포함하여 구성된다.
컨트롤러(401)는 통신망의 제어 기능을 담당한다. 예를 들어, 컨트롤러(401)는 각 노드의 정의에 관한 룰(Rule)과 같은 다양한 정보를 관리 및 유지할 수 있다.
또한, 컨트롤러(401)는 동기 신호를 생성하여 마스터 노드(110)로 전송할 수도 있다.
마스터 노드(110)는 컨트롤러(401)로부터 동기 신호를 수신받아 복수의 채널을 통해 독립적으로 타겟 슬레이브 노드로 전송할 수 있다.
복수의 슬레이브 노드(120)는 각각 마스터 노드(110)로부터 복수의 채널을 통해 동기 신호를 각각 수신하며, 복수의 동기 신호를 이용하여 마스터 노드(110)와의 동기를 유지하기 위한 수단이다.
보다 상세하게, 복수의 슬레이브 노드(120) 중 어느 하나가 타겟 슬레이브 노드일 수 있으며, 타겟 슬레이브 노드를 제외한 나머지 슬레이브 노드는 동기 신호를 타겟 슬레이브 노드로 라우팅하는 역할을 수행할 수 있다.
타겟 슬레이브 노드는 복수의 채널을 통해 복수의 동기 신호를 마스터 노드(110)로부터 수신하고, 복수의 동기 신호를 이용하여 튜닝 과정을 거친 후 마스터 노드(110)와의 동기를 수행할 수 있다.
또한, 복수의 동기 신호를 이용하여 마스터 노드(110)와 동기를 수행함에 있어, 복수의 동기 신호 중 최적의 동기 신호를 이용할 수도 있으며, 복수의 동기 신호를 모두 이용하여 최적의 동기 정보를 추출하여 마스터 노드(110)와 동기를 수행할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 수신기의 내부 구성을 개략적으로 도시한 블록도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 수신기(320)는 제1 수신 모듈(510a), 제2 수신 모듈(510b), 송신 모듈(515), 동기화 모듈(520), 메모리(525) 및 프로세서(530)를 포함하여 구성된다.
제1 수신 모듈(510a) 및 제2 수신 모듈(510b)은 송신기(310)로부터 각각의 채널(예를 들어, 제1 채널 및 제2 채널)을 통해 개별적으로 동기 신호를 수신하기 위한 수단이다.
예를 들어, 제1 수신 모듈(510a)은 제1 채널을 통해 송신기(310)로부터 동기 신호(제1 동기 신호)를 수신하며, 제2 수신 모듈(510b)은 제2 채널을 통해 송신기(310)로부터 동기 신호(제2 동기 신호)를 수신할 수 있다.
종래에는 복수의 동기 신호가 수신기(320)에 수신되는 경우, 가장 먼저 수신된 동기 신호만을 이용하여 그 이후에 수신되는 동기 신호를 폐기하는 방법이 이용되었다.
그러나, 본 발명의 일 실시예에 따른 수신기(320)는 복수의 채널을 통해 독립적으로 동기 신호를 각각 수신하고, 해당 동기 신호에서 동기 정보를 추출하여 송신기(310)와의 동기에 이용할 수 있다.
또한, 본 발명의 일 실시예에서는 수신 모듈이 복수인 것을 가정하여 이를 중심으로 설명하고 있으나, 수신 모듈은 3개 이상일수도 있음은 당연하다.
송신 모듈(515)은 다른 장치로 데이터를 송신하기 위한 수단이다.
동기화 모듈(520)은 클럭을 동기화하기 위한 수단이다.
예를 들어, 동기화 모듈(520)은 제1 수신 모듈(510a) 및 제2 수신 모듈(510b)을 통해 개별적으로 수신된 제1 동기 신호 및 제2 동기 신호 중 적어도 하나를 이용하여 클럭을 동기화할 수 있다.
예를 들어, 동기화 모듈(520)은 제1 채널 및 제2 채널을 통해 수신된 제1 동기 신호 및 제2 동기 신호 중 어느 하나를 이용할 수도 있으며, 제1 동기 신호 및 제2 동기 신호를 모두 이용하여 동기를 유지할 수도 있다.
예를 들어, 동기화 모듈(520)은 제1 동기 신호를 이용하여 동기를 유지할 수 있으나, 제1 채널이 절체 되어 제1 동기 신호가 수신되지 않는 경우, 제2 동기 신호를 이용하여 송신기(310)와의 동기를 유지할 수 있다.
종래에는 이와 같이, 채널이 절체 되어 동기 신호가 수신되지 않는 경우, 다른 동기 신호를 이용하지 못함에 따라 송신기(310)와 수신기(320)간의 동기가 끊어짐에 따라 데이터 손실이 발생되는 문제가 있었다.
그러나, 본 발명의 일 실시예에 따른 수신기(320)는 송신기(310)로부터 복수의 채널을 통해 개별적으로 동기 신호를 수신하고, 이를 유지함으로써 어느 하나의 채널이 절체되더라도 연결된 다른 채널을 통해 수신된 동기 신호를 통해 동기를 유지할 수 있다.
이를 통해, 본 발명의 일 실시예에 따른 송신기(310) 및 수신기(320)는 데이터 통신에 있어 동기 손실에 따른 데이터 손실 위험을 줄일 수 있는 이점이 있다.
도 6은 본 발명의 일 실시예에 따른 통신 시스템에서의 동기화 방법을 나타낸 흐름도이다. 이해와 설명의 편의를 도모하기 위해 송신기 및 수신기간의 동기화 방법을 중심으로 설명하기로 한다.
단계 610에서 송신기(310)는 제1 채널을 통해 수신기(320)로 동기 신호(편의상 제1 동기 신호라 칭함)를 전송한다.
단계 615에서 송신기(310)는 제2 채널을 통해 수신기(320)로 동기 신호(편의상 제2 동기 신호라 칭하기로 함)를 전송한다.
단계 620에서 수신기(320)는 제1 채널을 통해 제1 동기 신호를 수신하고, 제2 채널을 통해 제2 동기 신호를 수신한다.
단계 620에서 수신기(320)는 제1 동기 신호 및 제2 동기 신호를 이용하여 클럭을 동기화하여 송신기(310)와 동기를 유지한다.
예를 들어, 제1 채널이 메인 채널이고, 제2 채널이 보조 채널인 경우, 수신기(320)는 메인 채널의 우선 순위에 따라 메인 채널을 통해 수신된 제1 동기 신호를 디폴트로 이용하여 클럭을 동기화함으로써 송신기와의 동기를 유지할 수 있다. 제1 채널(메인 채널)에서 수신된 제1 동기 신호를 이용하여 클럭을 동기화하여 송신기(310)와의 동기를 유지하던 중 메인 채널에 에러가 발생되는 경우(예를 들어, 기준 시간 이상 메인 채널을 통해 제1 동기 신호가 수신되지 않는 경우), 수신기(320)는 제2 채널(보조 채널)의 제2 동기 정보를 이용하여 클럭을 동기화하여 송신기(310)와의 동기를 유지할 수 있다.
이외에도 수신기(320)에서 복수의 채널을 통해 수신된 복수의 동기 신호를 이용하여 클럭을 동기화하는 방법은 이미 전술한 바와 동일하므로 중복되는 설명은 생략하기로 한다.
도 7은 본 발명의 다른 실시예에 따른 통신 시스템에서의 동기화 방법을 나타낸 흐름도이다.
이해와 설명의 편의를 도모하기 위해 마스터 노드 및 타겟 슬레이브 노드간의 동기화 방법을 중심으로 설명하기로 한다.
단계 710에서 마스터 노드(110)는 외부 기기로부터 마스터 클럭을 포함하는 동기 신호를 수신한다. 여기서, 외부 기기는 GPS 위성일 수도 있으며, SDN인 경우 컨트롤러일 수도 있다.
물론, 마스터 노드(110)는 마스터 클럭을 포함하는 동기 신호를 생성할 수도 있음은 당연하다.
단계 715에서 마스터 노드(110)는 동기 신호를 제1 채널을 통해 타겟 슬레이브 노드로 전송한다.
또한, 단계 720에서 마스터 노드(110)는 동기 신호를 제2 채널을 통해 타겟 슬레이브 노드로 전송한다.
단계 725에서 타겟 슬레이브 노드는 복수의 채널(즉, 제1 채널, 제2 채널)을 통해 동기 신호를 개별적으로 수신한다.
단계 730에서 타겟 슬레이브 노드(120)는 복수의 동기 신호를 이용하여 클럭을 동기화한다.
한편, 전술된 실시예의 구성 요소는 프로세스적인 관점에서 용이하게 파악될 수 있다. 즉, 각각의 구성 요소는 각각의 프로세스로 파악될 수 있다. 또한 전술된 실시예의 프로세스는 장치의 구성 요소 관점에서 용이하게 파악될 수 있다.
또한 앞서 설명한 기술적 내용들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예들을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 하드웨어 장치는 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100: 통신 시스템
110: 마스터 노드
120: 슬레이브 노드

Claims (14)

  1. 복수의 라우팅 경로를 따라 복수의 채널을 통해 동기 신호를 각각 전송하는 송신기; 및
    상기 복수의 라우팅 경로에 따른 상기 복수의 채널을 통해 복수의 동기 신호를 각각 수신하고, 상기 복수의 동기 신호를 이용하여 클럭을 동기화하는 수신기를 포함하되,
    상기 복수의 채널은 서로 다른 라우팅 경로를 가지도록 형성되되,
    상기 동기 신호는 서로 다른 라우팅 경로에 따른 서로 다른 채널을 통해 각각 전송되는 것을 특징으로 하는 통신 시스템.
  2. 제1 항에 있어서,
    상기 수신기는,
    상기 복수의 채널의 사용 비율에 따라 각 채널을 통해 수신된 동기 신호를 차등적으로 이용하여 상기 클럭을 동기화하는 것을 특징으로 하는 통신 시스템.
  3. 제1 항에 있어서,
    상기 수신기는,
    상기 복수의 채널 중 주 채널의 동기 신호를 디폴트로 이용하여 상기 클럭을 동기화하되, 상기 주 채널을 통해 기준 지연 시간 이상 동기 신호가 수신되지 않으면 보조 채널의 동기 신호를 이용하여 상기 클럭을 동기화하는 것을 특징으로 하는 통신 시스템.
  4. 제1 항에 있어서,
    상기 수신기는,
    일정 시간 동안 상기 복수의 채널을 통해 각각 동기 신호를 수신하되, 각 채널을 통해 수신된 동기 신호의 딜레이 정보가 최소인 채널의 동기 신호를 이용하여 상기 클럭을 동기화하는 것을 특징으로 하는 통신 시스템.
  5. 동기 정보를 생성하는 동기 정보 생성 장치;
    상기 동기 정보를 복수의 경로를 따라 복수의 채널을 통해 전송하는 송신기; 및
    상기 복수의 경로에 따른 상기 복수의 채널을 통해 복수의 동기 신호를 각각 수신하고, 상기 복수의 동기 신호를 이용하여 클럭을 동기화하는 수신기를 포함하되,
    상기 복수의 채널은 서로 다른 라우팅 경로를 가지도록 형성되되,
    상기 동기 신호는 서로 다른 라우팅 경로에 따른 서로 다른 채널을 통해 각각 전송되는 것을 특징으로 하는 통신 시스템.
  6. 송신기와 제1 라우팅 경로에 따른 제1 채널을 통해 연결되어 제1 동기 신호를 수신하는 제1 수신 모듈;
    상기 송신기와 제2 라우팅 경로에 따른 제2 채널을 통해 연결되어 제2 동기 신호를 수신하는 제2 수신 모듈; 및
    상기 제1 동기 신호 및 상기 제2 동기 신호 중 적어도 하나를 이용하여 클럭을 동기화하는 동기화 모듈을 포함하되,
    상기 제1 라우팅 경로 및 상기 제2 라우팅 경로는 서로 상이한 라우팅 경로인 것을 특징으로 하는 수신기.
  7. 제6 항에 있어서,
    상기 제1 동기 신호 및 상기 제2 동기 신호는 동일한 동기 정보를 포함하되, 상기 제1 채널 및 상기 제2 채널의 딜레이 정보가 상이한 것을 특징으로 하는 수신기.
  8. 제6 항에 있어서,
    상기 동기화 모듈은,
    상기 복수의 채널의 사용 비율에 따라 각 채널을 통해 수신된 동기 신호를 차등적으로 이용하여 상기 클럭을 동기화하는 것을 특징으로 하는 수신기.
  9. 제6 항에 있어서,
    상기 동기화 모듈은,
    상기 복수의 채널 중 주 채널의 동기 신호를 디폴트로 이용하여 상기 클럭을 동기화하되, 상기 주 채널을 통해 기준 지연 시간 이상 동기 신호가 수신되지 않으면 보조 채널의 동기 신호를 이용하여 상기 클럭을 동기화하는 것을 특징으로 하는 수신기.
  10. 수신기에서의 동기화 방법에 있어서,
    송신기로부터 제1 라우팅 경로에 따른 제1 채널을 통해 제1 동기 신호를 수신하는 단계;
    상기 송신기로부터 제2 라우팅 경로에 따른 제2 채널을 통해 제2 동기 신호를 수신하는 단계; 및
    상기 제1 동기 신호 및 상기 제2 동기 신호 중 적어도 하나를 이용하여 상기 수신기의 클럭을 동기화하는 단계를 포함하되,
    상기 제1 라우팅 경로 및 상기 제2 라우팅 경로는 서로 상이한 라우팅 경로인 것을 특징으로 하는 동기화 방법.
  11. 제10 항에 있어서,
    상기 송신기는 상기 제1 채널 및 상기 제2 채널을 통해 동일한 동기 정보를 포함하는 상기 제1 동기 신호 및 상기 제2 동기 신호를 동시에 전송하는 것을 특징으로 하는 동기화 방법.
  12. 제10 항에 있어서,
    상기 수신기의 클럭을 동기화하는 단계는,
    상기 복수의 채널의 사용 비율에 따라 각 채널을 통해 수신된 동기 신호를 차등적으로 이용하여 상기 클럭을 동기화하는 것을 특징으로 하는 동기화 방법.
  13. 통신 시스템에서의 동기화 방법에 있어서,
    송신기가 외부 장치로부터 동기 정보를 포함하는 동기 신호를 수신하는 단계;
    상기 송신기가 상기 수신된 동기 신호를 서로 다른 라우팅 경로를 가지는 제1 채널 및 제2 채널을 통해 각각 전송하는 단계;
    수신기가 상기 제1 채널 및 상기 제2 채널을 통해 복수의 동기 신호를 수신하는 단계; 및
    상기 수신기가 상기 복수의 동기 신호 중 적어도 하나를 이용하여 상기 수신기의 클럭을 동기화하는 단계를 포함하는 동기화 방법.
  14. 제10 항 내지 제13 항 중 어느 하나의 항에 따른 방법을 수행하기 위한 프로그램 코드를 기록한 컴퓨터로 판독 가능한 기록매체 제품.

KR1020170001439A 2017-01-04 2017-01-04 통신 시스템, 수신기 및 이의 동기화 방법 KR101967517B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170001439A KR101967517B1 (ko) 2017-01-04 2017-01-04 통신 시스템, 수신기 및 이의 동기화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170001439A KR101967517B1 (ko) 2017-01-04 2017-01-04 통신 시스템, 수신기 및 이의 동기화 방법

Publications (2)

Publication Number Publication Date
KR20180080583A KR20180080583A (ko) 2018-07-12
KR101967517B1 true KR101967517B1 (ko) 2019-04-09

Family

ID=62919985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170001439A KR101967517B1 (ko) 2017-01-04 2017-01-04 통신 시스템, 수신기 및 이의 동기화 방법

Country Status (1)

Country Link
KR (1) KR101967517B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436569B1 (ko) * 2002-02-21 2004-06-19 국방과학연구소 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기동기 획득 회로
KR101223996B1 (ko) * 2011-03-29 2013-01-21 국방과학연구소 다중 채널 컴퓨터의 프레임 클럭 동기화 방법
KR101489890B1 (ko) * 2014-06-24 2015-02-04 엘아이지넥스원 주식회사 통신 시스템에서 동기신호 처리 방법
WO2015172740A1 (en) * 2014-05-16 2015-11-19 Huawei Technologies Co., Ltd. System and method for communicating traffic over licensed or un-licensed spectrums based on quality of service (qos) constraints of the traffic

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498296B1 (ko) * 2008-07-22 2015-03-05 엘지전자 주식회사 무선통신 시스템에서 계층적 셀 정보 처리방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436569B1 (ko) * 2002-02-21 2004-06-19 국방과학연구소 도플러 주파수 영향을 감소시키는 확산통신 시스템의 초기동기 획득 회로
KR101223996B1 (ko) * 2011-03-29 2013-01-21 국방과학연구소 다중 채널 컴퓨터의 프레임 클럭 동기화 방법
WO2015172740A1 (en) * 2014-05-16 2015-11-19 Huawei Technologies Co., Ltd. System and method for communicating traffic over licensed or un-licensed spectrums based on quality of service (qos) constraints of the traffic
KR101489890B1 (ko) * 2014-06-24 2015-02-04 엘아이지넥스원 주식회사 통신 시스템에서 동기신호 처리 방법

Also Published As

Publication number Publication date
KR20180080583A (ko) 2018-07-12

Similar Documents

Publication Publication Date Title
EP3016306B1 (en) Method and apparatus for providing in-vehicle network time synchronization using redundant grandmaster
US8081663B2 (en) Time synchronization method and relay apparatus
US8625641B2 (en) Apparatus, method, and system for synchronizing time
EP2541815B1 (en) Clock synchronization network
RU2638645C2 (ru) Способ для определения опорных синхросигналов, подвергнутых воздействию изменения в асимметрии задержки трассы распространения между узлами в сети связи
US10404392B2 (en) Method and apparatus for determining propagation delay in a communications network
US11444747B2 (en) Measure and improve clock synchronization using combination of transparent and boundary clocks
US9172525B2 (en) Method and device for compensating for time path
US20100318299A1 (en) Synchronizing a seismic data acquisition network
US6839858B1 (en) System for clock synchronization
KR20160126325A (ko) 광전달망 시스템에서의 데이터 손실을 최소화하는 보호절체 장치 및 방법
US20160124459A1 (en) Time synchronization in a communications network with a plurality of network nodes
KR101304745B1 (ko) 적어도 하나의 타이밍 분배 프로토콜을 통해 제 1 및 제 2 데이터를 분리 전송함으로써 클록들을 동기화시키는 방법, 및 연관된 시스템 및 모듈
CN101765199A (zh) 一种通信网络系统及系统内时间同步方法和otn设备
KR101967517B1 (ko) 통신 시스템, 수신기 및 이의 동기화 방법
CN114650113B (zh) 选择时钟源的方法及装置
JP6274918B2 (ja) 通信システム
WO2021139692A1 (zh) 一种时钟端口属性恢复方法, 设备及系统
EP3741059B1 (en) Automatic clock phase synchronization in otn multi-chassis system with fail over mechanism
JP2018046537A (ja) 受動光ネットワークの時刻同期化方法
CN115484570A (zh) 用于车联网的通信方法、车载通信装置和基础通信设施
US10122486B2 (en) Method for clock synchronization between two devices connected by an ethernet wire connection
WO2019023907A1 (zh) 失步处理方法、中间通信装置及通信系统
JP2009200872A (ja) 冗長構成システムにおける基準信号同期制御方法
KR20170104305A (ko) 계전기 및 동기화 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant