KR101964391B1 - 나노구조들을 포함하는 디바이스 및 이의 제조 방법 - Google Patents

나노구조들을 포함하는 디바이스 및 이의 제조 방법 Download PDF

Info

Publication number
KR101964391B1
KR101964391B1 KR1020147001970A KR20147001970A KR101964391B1 KR 101964391 B1 KR101964391 B1 KR 101964391B1 KR 1020147001970 A KR1020147001970 A KR 1020147001970A KR 20147001970 A KR20147001970 A KR 20147001970A KR 101964391 B1 KR101964391 B1 KR 101964391B1
Authority
KR
South Korea
Prior art keywords
substrate
nanostructures
electrically conductive
conductive
layer
Prior art date
Application number
KR1020147001970A
Other languages
English (en)
Other versions
KR20140061358A (ko
Inventor
와콰스 칼리드
Original Assignee
와콰스 칼리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와콰스 칼리드 filed Critical 와콰스 칼리드
Publication of KR20140061358A publication Critical patent/KR20140061358A/ko
Application granted granted Critical
Publication of KR101964391B1 publication Critical patent/KR101964391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H01J1/3044—Point emitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B10/00—Integration of renewable energy sources in buildings
    • Y02B10/10—Photovoltaic [PV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

디바이스(300, 410 내지 412)를 제조하는 방법으로서, 상기 디바이스는 기판 상에 배치된 복수의 나노구조(nanostructure)들의 세트들(207)로 구성된 상기 기판(201)을 포함하고, 여기서 상기 나노구조들의 세트들의 각각은 개별적이게 전기적으로 어드레싱가능하며, 상기 방법은, 제1 면(face)(202)을 가진 기판(200)을 제공하는 단계(101)와, 상기 기판은 절연층과 상기 기판 사이의 인터페이스(203)를 형성하는, 상기 기판의 상기 제1 면(202) 상에 배치된 절연 물질을 포함하는 상기 절연층(210)을 가지고; 상기 기판 상에 복수의 스택(stack)들(204)을 제공하는 단계와, 상기 스택들은 서로로부터 떨어져 간격화되어 있고, 여기서 각각의 스택은 제1 전도성 물질(conductive material)로 구성된 제1 전도층(205) 및 상기 제1 전도성 물질과 다른 제2 전도성 물질로 구성된 제2 전도층(206)을 포함하고, 상기 제2 전도층은 나노구조의 성장을 촉진(catalyzing)시키기 위해 상기 제1 전도층 상에 배치되며; 상기 제2 전도성 물질 상에서 나노구조들을 형성할 수 있도록 환원 분위기(reducing atmosphere)에서 상기 제1 기판 상에 배치된 상기 복수의 스택들을 가지는 상기 기판을 가열하는 단계(103)와; 상기 나노구조들(207)이 상기 제2층(206) 상에 형성되도록 하는 분위기에서 상기 기판 상에 배치된 상기 복수의 스택들(204)을 가진 상기 기판을 가열하는 단계(103)를 포함하며, 상기 절연 물질 및 상기 제1 전도성 물질은, 상기 가열하는 단계들 동안 상기 제1 전도성 물질이 상기 스택들(204)의 각각의 아래의 상기 절연층(201) 내에 전기적으로 전도성인 부분(208)을 형성하기 위해 상기 절연 물질과 상호작용하도록 선택되고, 상기 전기적으로 전도성인 부분은 상기 제1 전도성 물질 및 상기 절연 물질의 혼합물(mixture) 및/또는 상기 제1 전도성 물질 및 상기 절연 물질의 반응 부가물(adduct)들을 포함한다.

Description

나노구조들을 포함하는 디바이스 및 이의 제조 방법{DEVICE COMPRISING NANOSTRUCTURES AND METHOD OF MANUFACTURING THEREOF}
본 발명은 개별적으로 어드레싱가능한 나노구조들의 다발들을 포함하는 전기적 디바이스 및 이의 제조 방법에 관한 것이다.
탄소 나노튜브(CNT)들은 나노미터의 범위의 직경 및 나노미터 내지 센티미터 범위일 수 있는 길이를 갖는 실린더로 롤링 업되는 탄소 원자들의 그래핀 시트들로 구성된다. CNT들은 단일 그래핀 시트의 균일한 실린더의 구조를 가지는 이른바, 단일-벽의 나노튜브(SWNT: single-walled nonotube)들일 수 있다. 대안적으로는, CNT들은, 서로 다른 직경을 가지고 그래서 서로 내에 배치된 복수의 SWNT들로 구성되거나 또는 자신의 주위로 여러 번 롤업 되어서 복수의 층들을 제공하는 단일 그래핀 시트로 구성된 이른바, 다중-벽의 나노튜브(MWNT)일 수 있다.
CNT들을 생산하는 여러 방법들이 예컨대, 아크 방전(arc discharge), 레이져 제거 및 화학적 기상 증착(CVD)을 포함하여 알려져 있고, 여기서 CVD는 CNT들의 상업적 생산에 가장 일반적인 방법이며, 전형적으로는, 아이론(iron), 코발트 또는 니켈과 같은 금속 촉매를 가진 기판을 준비하는 단계와 그리고 후속적으로 암모니아, 질소 또는 수소와 같은 공정 가스 및 예컨대, 아세틸렌, 에틸렌 또는 알코올과 같은 탄소 소스로 구성된 가스를 포함하는 분위기에서 상기 기판을 가열하는 단계를 수반하며, 따라서, 금속 촉매의 표면에서 CNT들이 성장된다. 금속 촉매 상에서의 CNT들의 배향(orientation)은 수직으로 정렬된 CNT들이 생산되도록, 즉 CNT들이 금속 촉매의 표면에 수직으로 확장되도록 반응 조건들을 적응시킴으로써 제어될 수 있다.
CNT들이 높은 기계적 강도뿐만 아니라 높은 열적 그리고 전기적 전도성을 가짐을 고려하여, CNT들에 대한 많은 잠재적 응용들이 예컨대, 다른 것들 중에서도 특히, 센서들, 수소 저장 매체, 프로브들, 반도체 디바이스, FED(field emission device) 및 전도성 및 고-강도 합성물(composite)들을 포함하여 제안되었다.
CNT들에 대한 현재의 종래 제조 방법들과 관련된 문제점은 미리 정의된 배향들 및 구성들을 갖는 CNT들의 기판 상의 특정한 위치에서의 성장 및 금속 전극들 등의 다른 물질들과의 인터페이스를 제어하기가 어렵다는 점이다.
US 6,900,580 B2는 FED 및 이러한 디바이스의 제조를 개시하며, 여기서 상기 디바이스는 기판 상에 정렬된 병렬 CNT들의 다발들을 가지고, 상기 다발들은 촉매 물질로 패터닝된 기판의 영역들로부터만 확장되며 따라서, 기판 표면 상의 다발들의 사이즈, 모양 및 분포의 정확한 제어를 제공하고, 더욱이 이로 인해, 각각의 다발은 상기 다발들에 패터닝된 금속화 라인들을 연결함으로써 개별적으로 제어될 수 있다.
그러나 US 6,900,580 B2에 따른 CNT들의 제조 방법은 지루하며(tedious) 아마 비용효율적이지 않을 것이다.
따라서, 전기적 디바이스들에서의 사용을 위한 CNT들의 제조를 용이하게 하는 것이 이 기술 분야에 필요로 된다.
선행 기술의 상술된 그리고 다른 문제점들에 비추어, 본 발명의 일반적인 목적은 나노구조들을 포함하는 디바이스, 특히 개별적이게 전기적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스의 개선된 제조 방법을 제공하는 것이다.
본 발명에 따르면, 제1 기판 상에 배치된 복수의 나노구조들의 세트들로 구성된 상기 제1 기판을 포함하는 디바이스의 제조 방법이 제공되고, 여기서 상기 나노구조들의 세트들의 각각은 개별적이게 전기적으로 어드레싱가능하며, 상기 방법은, 제1 면(face)을 가진 기판을 제공하는 단계와, 상기 기판은 절연층과 상기 기판 사이의 인터페이스를 형성하는 상기 기판의 제1 면 상에 배치된 절연 물질을 포함하는 절연층을 가지고, 상기 제1 기판 상에 복수의 스택(stack)들을 제공하는 단계와, 상기 스택들은 서로로부터 떨어져 간격화되어 있고, 여기서 각각의 스택은 제1 전도성 물질로 구성된 제1 전도층 및 상기 제1 전도성 물질과 다른 제2 전도성 물질로 구성된 제2 전도층을 포함하며, 상기 제2 전도층은 나노구조의 성장을 촉진하기 위해 상기 제1 전도층 상에 배치되고, 상기 제2 전도성 물질 상에 나노구조들을 형성할 수 있도록 환원 분위기에서 상기 제1 기판 상에 배치된 상기 복수의 스택들을 가진 상기 제1 기판을 가열하는 단계와, 나노구조들이 상기 제2 층 상에 형성되도록 하는 분위기(atmosphere)에서 상기 제1 기판 상에 배치된 상기 복수의 스택들을 가진 상기 제1 기판을 가열하는 단계를 포함하고, 여기서 상기 절연 물질 및 상기 제1 전도성 물질은 상기 가열 단계들 동안 상기 제1 전도성 물질이 상기 스택들의 각각 아래의 상기 절연층 내에 전기적으로 전도성인 부분을 형성하도록 상기 절연 물질과 상호 작용하도록 선택되고, 여기서 상기 전기적으로 전도성인 부분은 상기 전도성 물질 및 상기 절연 물질의 혼합물(mixture) 및/또는 이의 반응 부가물들을 포함한다.
본 발명은, 절연층 상에 제1 및 제2 물질을 각각 포함하는 적어도 제1 및 제2 층의 스택들을 제공함으로써, 나노구조들의 세트들이 절연 물질을 포함하는 절연층을 가진 기판 상에서 성장될 수 있으면서도, 동일한 가열 사이클 동안 각각의 개별적인 나노구조들의 세트를 전기적으로 연결하는 전기적으로 전도성인 부분이 절연층 내에 형성된다는 실현성에 기반하며, 여기서 상기 제2 층은 상기 제1 층 상에 배치되는 바, 상기 제1 층은 또한, 상기 절연층 상에 배치된다. 상기 제2 물질은 상승된 온도에서 나노구조들의 성장을 촉진하도록 선택되고, 상기 제1 물질 및 상기 절연 물질은, 상기 제1 물질이 전도성이며 가열 시, 상기 절연 물질과 혼합 또는 확산 및/또는 반응할 수 있어서 결과적으로, 그 혼합물이 전기적으로 전도성 및/또는 반-전도성(semi-conductive)이 되게 하도록 선택된다. 따라서, 기판 상에 배치된 스택들을 가진 기판을 가열함으로써, 복수의 나노구조들의 세트들은 생산될 수 있고, 여기서 상기 나노구조들의 세트들 아래 놓인 절연층의 부분들은 전도성 및/또는 반-전도성 물질을 포함한다. 그로 인해, 각각의 나노구조들의 세트는 개별적이게 전기적으로 연결가능할 수 있다.
용어, "나노구조"는 본원의 맥락에서, 나노미터 범위의 직경 또는 폭을 가진 어떤 구조로서 이해되어야만 한다. 이러한 나노구조의 예들은, 이들로만 한정되는 것은 아니지만, 탄소 나노튜브들, 예컨대 ZnO 및 탄소 나노파이버들과 같은 다양한 물질들의 나노와이어들 및 나노로드(nanorod)들을 포함한다.
용어, "나노구조들의 세트"는 본원의 맥락에서, 기판의 부분 상에서 서로와 가깝게 (예컨대, 마이크로미터 내지 서브-마이크로미터) 인접하여 배치된 복수의 나노구조들로 이해되어야 하며, 상기 부분은 나노구조들을 포함하는 상기 기판의 다른 부분들로부터 분리되며, 상기 부분은 나노구조들의 세트 아래 놓인 전기적으로 전도성인 부분을 포함한다. 나노구조들의 세트는 다발들로 배치된 나노구조들을 포함할 수 있다. 나노구조의 세트는 나노미터 내지 마이크로미터 범위의 길이 및 폭을 가진 기판의 부분에 대응할 수 있다. 더욱이, 나노구조들의 세트가 개별적으로 어드레싱될 때, 전형적으로 이러한 세트에 포함된 모든 나노구조들은 어드레싱된다.
본 발명의 실시예들에서, 제1 물질은 전기적으로 전도성 또는 반-전도성일 수 있다. 그로 인해, 전도성 또는 반-전도성인 전기적으로 전도성인 부분은 상기 제1 기판으로의 상기 제1 물질의 확산을 통해 달성될 수 있다.
본 발명의 실시예들에서, 제1 층의 제1 물질 및 절연층의 절연 물질은 전도성 또는 반-전도성 물질이 상기 제1 물질과 절연 물질 사이의 화학적 반응을 통해 달성될 수 있도록 선택될 수 있다.
기판의 절연층 상에 배치된 스택들을 가진 상기 기판을 가열하는 것은 제1 스택층의 제1 물질로 하여금 상기 제1 기판의 절연 물질 아래 놓인 부분과 혼합 또는 확산되도록 할 수 있고, 그 결과 이 부분들은 제1 물질의 전기적 특성들에 좌우되어 전기적으로 전도성 또는 반-전도성이 될 수 있다. 추가적으로 또는 대안적으로, 기판의 절연층 상에 배치된 제1 물질을 가진 기판을 가열하는 것은 상기 제1 물질로 하여금 제1 기판의 절연 물질의 아래 놓인 부분과 반응하도록 할 수 있고, 이는 전기적으로 전도성 및/또는 반-전도성일 수 있는 반응 산물(들)을 제공하며, 이 경우 상기 제1 물질은 전기적으로 전도성 또는 반-전도성 부분들을 달성하기 위해 반드시 전기적으로 전도성 또는 반-전도성일 필요가 없다.
본 발명의 실시예들에서, 제1 물질 및 절연 물질은 제1 기판으로의 상기 제1 물질의 확산 및/또는 상기 제1 물질과 상기 절연 물질 사이의 반응이 제1 기판 상에 배치된 스택들을 가지는 상기 제1 기판을 100℃ 내지 1000℃의 바람직한 온도 간격 내에서 가열함으로써 달성될 수 있도록 선택된다.
본 발명의 일 실시예에 따르면, 상기 온도 간격은 바람직하게는 500℃ 내지 1000℃ 사이이고, 보다 바람직하게는 700℃ 내지 900℃ 사이이며, 가장 바람직하게는 750℃ 내지 800℃ 사이이다.
본 발명의 실시예들에서, 상기 제1 물질과 절연 물질 사이의 열적 반응은 환원-산화 반응일 수 있고, 여기서 예컨대 제1 물질은 산화되고 절연 물질은 환원된다. 따라서, 결과적인 반응 혼합물은 산화된 그리고 비-산화된 제1 물질, 및 환원된 그리고 비-환원된 절연 물질을 포함할 수 있다.
본 발명의 실시예들에서, 상기 제1 물질은 금속 및/또는 금속 옥사이드 또는 나이트라이드를 포함할 수 있다. 예를 들어, 상기 제1 물질은 알루미늄일 수 있다.
본 발명의 실시예들에서, 절연 물질은 예컨대 실리콘 다이옥사이드와 같은 준금속(metalloid)(또는 반금속(semimetal))의 옥사이드일 수 있다.
전기적으로 전도성인 부분들의 전기적 특성들은 제1 물질 및/또는 절연 물질의 선택을 통해 제어될 수 있다. 따라서, 제1 물질은 전기적으로 전도성 및/또는 반-전도성 혼합물이 가열 시 달성되도록 절연 물질에 관하여 장점적으로 선택될 수 있고, 반대의 경우도 마찬가지이다.
예시적인 실시예에서, 상기 제1 물질은 알루미늄(Al)일 수 있고, 상기 절연 물질은 실리콘 다이옥사이드(SiO2)일 수 있으며, 이 경우 상기 제1 물질과 절연 물질 사이의 대응하는 반응 혼합물은 Al, AlxOy, SiO2, Alx(SiO2)y 및 Si를 포함할 수 있고, 이는 전도성(즉, Al) 및 반-전도성(즉, Si) 전기적 특성들 둘 모두를 가지는 반응 혼합물을 제공한다. 마찬가지로, 금(Au) 또한 절연 물질 내에 전기적으로 전도성인 부분을 형성하는 데 사용될 수 있다.
또한, 물론 가열 온도 및/또는 인큐베이션 시간(incubation time) 역시 전기적으로 전도성인 부분들의 바람직한 전기적 특성을 달성하기 위해 변경될 수 있다. 예를 들어, 온도를 변경함으로써, 반응 및/또는 확산의 속도가 제어될 수 있고, 반응 시간을 변경함으로써, 반응 및/또는 확산의 정도(extent)가 제어될 수 있다.
제1 기판 내의 각각의 전기적으로 전도성인 부분의 깊이는 절연층으로의 제1 물질의 확산 또는 혼합 및/또는 절연층의 절연 물질과 제1 물질의 반응으로 인해 절연층 내로 제1 물질이 침투(penetration)되는 깊이와 관련되며, 따라서 예컨대, 제1 물질을 포함하는 제1 층의 두께 및/또는 절연층의 두께를 적응시키거나, 기판이 가열되는 온도를 적응시키거나 또는 가열 시간을 적응시킴으로써 제어될 수 있다.
그로 인해, 전기적으로 전도성인 부분들의 확장 및 구조는 소정의 바람직한 응용에 피팅되도록 제어될 수 있다.
본 발명의 실시예들에서, 전기적으로 전도성인 부분은 절연층을 통해 형성된 경로일 수 있고, 그로 인해 절연층과 아래 놓인 기판 사이의 인터페이스에 전기적 연결 접합(junction)을 형성해서 나노구조들의 세트들의 각각은 상기 전기적 연결 접합들의 각각을 통해 전기적으로 연결가능해진다.
대안적으로는, 본 발명의 실시예들에서, 제1 기판 내의 전기적으로 전도성인 부분들의 깊이를 이 전기적으로 전도성인 부분들이 절연층을 통해 관통하지 못하도록 하고 따라서 각각의 전기적으로 전도성인 부분이 상기 기판으로부터 격리되게끔 전기적으로 전도성인 부분들의 구조가 제어될 수 있어서, 그럼으로써 각각의 전기적으로 전도성인 부분들로의 용량성(capacitive) 및/또는 유도성(inductive) 전기적 연결에 대응하는 전기적 연결 접합이 달성될 수 있다.
제2 층 상의 나노구조들의 성장을 촉진하는 상기 제2 층의 제2 물질은 장점적으로는, 전기적으로 전도성 또는 반-전도성일 수 있다. 이러한 촉매 물질들의 예들은 이들로만 한정되는 것은 아니지만, Fe, Co 및 Ni를 포함한다.
본 발명의 실시예들에서, 스택들은 제2 층과 제1 층 사이에 배치된 중간층을 포함할 수 있고, 여기서 상기 중간층은 전기적으로 전도성 및/또는 반-전도성인 물질을 포함할 수 있으며, 각각의 중간층은 예컨대, 기판의 제1 면의 상단의 연결 구조를 통해 파워 소스에 전기적으로 연결가능할 수 있고, 그로 인해 각각의 나노구조들의 세트에 제2의 개별적으로 어드레싱가능한 전기적 연결을 제공한다.
예를 들어, 상기 중간층의 전기적으로 전도성 및/또는 반-전도성인 물질은 예컨대, 몰리브데늄(molybdenum) 및/또는 티타늄(titanium) 또는 몰리브데늄 및/또는 티타늄의 개별 층들 또는 다른 어떤 적절한 금속, 준금속 또는 이들의 옥사이드들 또는 예컨대 Pt, Ti, Au, Mo, Pd 및 W의 합금들을 포함할 수 있다.
본 발명의 실시예들에서, 방법은 전기적으로 전도성인 부분들의 각각의 부분을 통해 나노구조들의 세트들의 각각에 제1 전기적 연결을 제공하도록 구성된, 절연층 아래 놓인 연결 구조를 제공하는 단계를 포함하고, 전기적으로 전도성인 부분들은 본 발명의 방법을 통해 형성된다. 상기 연결 구조는 파워 소스(power source) 또는 감지 디바이스(sensing device)에 연결가능할 수 있고, 그로 인해 파워 소스 또는 감지 디바이스로의 절연층의 전기적으로 전도성인 부분들의 전기적 연결이 가능하다.
본 발명의 실시예들에서, 상기 연결 구조는 상기 연결 구조를 포함하는 제2 기판을 제공하는 단계에 의해 제공될 수 있다. 상기 연결 구조들은 예컨대, 전도성 및/또는 반-전도성 물질을 포함하는 복수의 웰(well)들을 포함할 수 있다.
제2 기판이 상술된 가열 단계에 앞서 제공될 수 있음이 주목된다.
본 발명의 제2 양상에 따르면, 상술된 그리고 다른 목적들이 개별적으로 어드레싱가능한 나노구조들의 세트들을 가지는 디바이스를 통해 달성되는 바, 상기 디바이스는, 제1 면 및, 기판의 상기 제1 면 상에 배치된 절연 물질을 포함하는 절연층을 가진 상기 기판과, 상기 절연층 내에서 상기 절연 물질과 전도성 물질 사이의 반응에 의해 형성된 복수의 전기적으로 전도성인 부분들과, 상기 부분들은 서로로부터 떨어져 간격화되어 있고, 상기 전기적으로 전도성인 부분이 상기 나노구조들의 세트들 중 각각의 세트와 전기적 연결되도록 된 상기 전기적으로 전도성인 부분들의 각각 상에 배치된 나노구조들의 세트와, 상기 절연층 아래 놓인 연결 구조를 포함하고, 상기 연결 구조는 파워 소스 또는 감지 디바이스에 연결가능하며 상기 전기적으로 전도성인 부분들의 각각에 제1 전기적 연결을 제공하도록 구성된 것이고, 그로 인해 각각의 나노구조들의 세트의 개별적인 어드레싱을 가능하게 한다.
파워 소스는 예컨대, 종래의 AC 또는 DC 파워 소스, 배터리, 커패시터 시스템일 수 있고, 감지 디바이스는 예컨대, 디바이스의 요구되는 응용에 따라 멀티미터 또는 균등물들일 수 있다.
본 발명의 실시예들에서, 디바이스는 제1 기판 아래 놓인 제2 기판을 포함할 수 있고, 여기서 상기 제2 기판은 상술된 연결 구조를 포함한다.
본 발명의 실시예들에서, 상기 연결 구조는 복수의 웰들을 포함할 수 있고, 각각의 웰은 전도성 및/또는 반-전도성 물질을 포함하며 파워 소스에 전기적으로 연결가능하고, 각각의 웰은 전기적으로 전도성인 부분들의 각각에 제1 전기적 연결을 제공한다.
본 발명의 실시예들에서, 전기적으로 전도성인 부분들은 절연층을 통해 확장되는 경로들일 수 있고, 그로 인해 전기적 연결은 전기적으로 전도성인 부분들과 연결 구조 사이의 직접적인 전기적 연결일 수 있다.
본 발명의 실시예들에서, 전기적으로 전도성인 부분들은 상기 전기적으로 전도성인 부분이 상기 기판으로부터 분리되도록 하는 바람직한 깊이까지 절연층 내로 확장될 수 있고, 그로 인해 제2 기판의 연결 구조와 전기적으로 전도성인 부분들의 각각과의 사이의 전기적 연결은 용랑성 또는 유도성 전기적 연결에 대응한다.
상술된 바와 같은 나노구조들의 세트들의 개별적인 어드레싱성(addressability)을 고려하여, 본 발명에 따른 디바이스의 많은 응용들, 예컨대 다른 것들 중에서도 특히, 센서들, 정전 액츄에이터(electrostatic actuator)들, 솔라 셀들, 히트 싱크(heat sink)들, 나노 안테나들, 필드 방출로 인한 전자 방출기, 슈퍼 캐패시터들, 전자 방출 디바이스들, 고주파수 액츄에이터들, 회절 광학기기(diffractive optics)들 및 핀치-웨이브 핀셋(pinch-wave tweezer)들이 가능하다.
본 발명의 실시예들에서, 디바이스는 나노구조들의 세트들과 전기적으로 전도성인 부분들과의 사이에 전기적으로 전도성 및/또는 반-전도성인 층을 포함할 수 있고, 따라서 각각의 나노구조들의 세트에 제2의 개별적으로 어드레싱가능한 전기적 연결을 제공한다.
제1 및 제2의 개별적으로 어드레싱 가능한 전기적 연결을 가지는 것은 예컨대, 빔 리소그래피 툴(beam lithography tool)들의 프로그램가능한 어레이들 또는 튜닝가능한 송신기들 또는 프로그램가능한 적응적 광학 디바이스들과 같은 응용들에 장점적일 수 있다.
본 발명의 일 실시예에 따르면, 디바이스는 전기적으로 전도성인 부분에 용량성 연결을 제공하는, 상기 전기적으로 전도성인 부분들로부터 직류-전기적으로(galvanically) 격리된 제2의 전기적으로 전도성 및/또는 반-전도성인 중간층을 포함할 수 있다. 절연층 내의 상기 전기적으로 전도성인 부분으로부터 직류-전기적으로 격리된 추가적인 컨택들을 형성함으로써, 전하 캐리어들의 흐름(flow charge carriers)이 용량성 커플링을 통해 제어될 수 있다. 그로 인해, 트랜지스터와 같은 3-단자 디바이스가 형성될 수 있다. 이러한 컨택들을 형성하는 제2 전도층은 상단 컨택과 전기적으로 전도성인 부분과의 사이의 인터페이스를 제어하기 위해 절연층의 표면에 배치될 수 있다. 대안적으로는, 컨택들은 전기적으로 전도성인 부분의 용량성 제어를 제공하도록 절연층 내에 통합될 수 있다. 절연층 내의 컨택은 예컨대, SOI(silicon on insulator) 웨이퍼 상의 디바이스에 기반하여 그리고 디바이스의 나머지 부분(rest)을 공정처리하기에 앞서 Si 층 상에 상기 컨택들을 형성함으로써 형성될 수 있다.
본 발명의 실시예들에서, 나노구조들은 기판에 실질적으로 수직으로 정렬된다. 나노구조들은 나노미터 내지 센티미터 범위의 길이를 가질 수 있다. 그러나, 나노구조들은 전형적으로는, 나노미터 내지 마이크로미터 범위의 길이를 가질 수 있다. 나노구조들의 바람직한 길이는 물론, 디바이스의 요구되는 응용에 따라 다양할 수 있고, 그래서 나노구조들의 길이는 디바이스의 요구되는 응용에 피팅되도록 장점적으로 적응될 수 있다.
본 발명의 실시예들에서, 나노구조들은 다발들로 배치된 다중-벽의 탄소 나노튜브들이다.
이제, 본 발명의 이들 및 다른 양상들이 본 발명의 예시적인 실시예(들)을 도시하는 첨부된 도면들을 참조하여 더욱 상세히 기술될 것이다.
도 1은 본 발명의 실시예에 따른 나노구조들의 세트를 포함하는 디바이스를 제조하는 방법을 개략적으로 예시하는 흐름도이다.
도 2a 내지 2d는 디바이스의 확대된 단면도들이며, 여기서 각각의 도면은 도 1의 방법에 따른 제조 공정의 단계에 대응한다.
도 3은 본 발명에 따른 디바이스의 실시예의 사시도를 도시한다.
도 4a 내지 4c는 본 발명에 따른 디바이스의 예시적인 실시예들의 단면도를 도시한다.
다음의 상세한 설명에서, 본 발명은 제1 기판 상에 배치된 복수의 나노구조들의 세트들로 구성된 제1 기판을 포함하는 디바이스의 제조 방법을 참조하여 기술되며, 여기서 상기 나노구조들의 세트들의 각각은 개별적이게 전기적으로 제어가능하다.
본 발명자는 절연 물질을 포함하는 절연층의 상단에 나노구조들의 세트들을 성장시키고 동일한 가열 사이클 동안 상기 절연층 내에 각각의 나노구조들의 세트에 개별적으로 어드레싱가능한 전기적 연결들을 형성하는 방법을 발견했다.
이제, 본 발명의 방법에 따른 실시예는 도 1 및 도 2a 내지 2d를 참조하여 상세히 기술될 것이며, 도 1은 발명적 방법의 일 실시예에 따른 단계들(101 내지 104)을 개략적으로 예시하고, 도 2a 내지 2d는 이 단계들 각각 이후의 결과적인 디바이스를 도시한다.
제1 단계(101)는 절연 물질을 포함하는 절연층을 가진 제1 기판(200)을 제공하는 단계를 수반한다. 상기 절연 물질은 예컨대, SiO2 또는 Si3N4 중 하나 일 수 있다. 상기 기판은 Si, SiO2, 석영(quartz) 또는 기타 등등과 같이 반도체 공정에 일반적으로 사용되는 어떤 타입의 절연 또는 반도체 기판일 수 있다.
제2 단계(102)는 절연층의 제1 면(202) 상에 복수의 스택들(204)을 제공하는 단계를 수반한다. 도 2b에 도시된 바와 같이, 스택들은 서로로부터 분리되도록 상기 제1 면(202) 상에 배치된다. 스택들(204)은 전형적으로, 나노미터 내지 마이크로미터 범위의 길이 및/또는 폭(또는 직경)을 가질 수 있다. 더욱이, 각각의 스택은 절연층(201)과 직접 접촉하여 배치된 제1 전도성 물질을 포함하는 제1 층(205) 및 상기 제1 층 상에 배치된 제2 물질을 포함하는 제2 층(206)을 포함한다. 상기 제1 물질은 전형적으로는, 상기 제2 물질과 다르며, 여기서 상기 제2 물질은 나노구조들의 형성을 촉진한다.
나노구조 촉매 활동(activity)을 하는 제2 물질들의 예들은 이들로만 한정되는 것은 아니지만, Fe, Ni 및 Co를 포함한다.
본 발명의 일 실시예에서, 각각의 스택(204)은, 상기 제1 기판 상에 제1 층(205)을 처음으로 증착하고, 상기 제1 층 상에 제2 층(206)을 후속적으로 증착함으로써 상기 제1 기판의 제1 면(202) 상에 제공된다. 대안적으로는, 본 발명의 다른 실시예에서, 제2 층(206)은 상기 제1 층(205) 상으로 처음 증착되고, 후속적으로, 상기 제1 층(205) 및 제2 층(206)을 포함하는 결과적인 스택(204)이 상기 제1 기판(201) 상으로 증착된다. 상기 스택들의 패턴은 예컨대, 포토리소그래피 및 후속적인 에칭을 통해 정의될 수 있다. 대안적으로는, 쉐도우 마스크가 상기 제1 층 및 제2 층을 증착하는 동안 사용될 수 있다.
제3 단계(103)는, 도 2c에 도시된 바와 같은 나노구조들의 세트들(207)이 제2 층(206) 상에 형성되고 그리고 나노구조들의 세트들(207)의 각각 아래의 절연층(201) 내에 전기적으로 전도성인 부분(208)을 형성하도록 제1 전도층(205)의 제1 물질이 절연층(201) 내로 확산 및/또는 상기 절연층(201)의 절연 물질과 반응하도록 하는 분위기에서, 기판 상에 배치된 복수의 스택들을 가진 기판(200)을 가열하는 단계를 수반하고, 여기서 상기 전기적으로 전도성인 부분들은 전기적으로 전도성 및/또는 반-전도성이고 상기 제1 물질 및 절연 물질의 혼합물 및/또는 이의 반응 부가물들을 포함하며, 그로 인해, 상기 전기적으로 전도성인 부분들(208)의 각각은 나노구조들의 세트(207) 중 각각의 세트의 개별적인 전기적 제어를 가능하게 한다.
스택들(204)을 절연층 상에서 서로로부터 분리시킴으로써, 나노구조들의 세트들은 상기 스택들 상에서 달성될 수 있고, 여기서 나노구조들의 세트(207)의 각각은 각각의 스택(204) 상에서 성장된 나노구조들에 대응한다.
따라서, 전기적으로 전도성인 부분들(208)은 아래 놓인 절연 물질 내로 확산된 전도성 및/또는 반-전도성 제1 물질의 존재로 인해 전기적으로 전도성 및/도는 반-전도성일 수 있다. 추가적으로 또는 대안적으로, 상기 제1 물질은 전기적으로 전도성 및/또는 반-전도성일 수 있는 반응 산물(들)을 제공하도록 절연 물질과 반응할 수 있으며, 이 경우 상기 제1 물질은 전기적으로 전도성 및/또는 반-전도성인 전기적으로 전도성인 부분들을 달성하기 위해 그 자체가 전기적으로 전도성 및/또는 반-전도성일 필요가 없다.
예시적인 실시예에서, 상기 제1 물질은 Al이고, 상기 절연 물질은 SiO2이며, 이 경우 이들 사이의 열적 반응은 전형적으로, 절연 특성들을 가진 Al2O3 및 반-전도 특성들을 가진 Si를 생성한다. 따라서, 이러한 경우에서, 전기적으로 전도성인 부분들은 Al, Si, SiO2, Alx(SiO2)y 및 Al2O3의 혼합물을 포함할 수 있다.
그러나, 전도성 물질 및 절연 물질의 많은 다른 물질 조합들이 바람직한 전도성 부분들을 제공할 수 있다는 것이 예상됨이 강조되어야 한다. 이 기술분야의 통상의 숙련자는 과중한 부담 없이, 이러한 전도성 부분들이 "예시적 제조 공정"이라는 표제 하에 기술된 바와 유사한 공정에 의해 형성되었는지 판단할 수 있을 것이다.
따라서, 전기적으로 전도성인 부분들의 전기적 특성들은 예컨대, 제1 전도성 물질 및 절연 물질의 선택, 절연층의 두께 및 제1 층의 두께, 확산/반응 온도 및 가열 시간을 통해 바람직한 응용에 피팅되도록 쉽게 구성될 수 있다.
마찬가지로, 전기적으로 전도성인 부분들의 모양은 또한, 예컨대 제1 층(205) 및 절연층(201)의 두께 및/또는 확산/반응 온도 및 가열 시간을 적응시킴으로써 제어될 수 있고, 따라서 소정의 응용에 피팅되도록 모양이 구성될 수 있다. 예를 들어, 본 발명의 일 실시예에 따르면, 도 2c에 구현된 바와 같이, 전기적으로 전도성인 부분들(208)은 절연층을 통해 확장되는 경로들이다. 그로 인해, 각각의 전기적으로 전도성인 부분은 상기 절연층과 기판 사이의 인터페이스(203)에서 직접적으로 전기적으로 어드레싱가능하다. 대안적으로는, 본 발명의 다른 실시예(도 2c에 미도시)에서, 전기적으로 전도성인 부분들은 절연층을 통해 확장되지 않도록 구성될 수 있어서, 각각의 전기적으로 전도성인 부분은 기판으로부터 전기적으로 격리되고 그로 인해 절연층과 기판 사이의 인터페이스에서 전기적으로 전도성인 부분들로의 용량성 및/또는 유도성 전기 연결을 가능하게 한다.
본 발명은 나노구조들을 성장시키는 어떤 특정한 방법에 제한되지 않고, 그래서 성장 단계에서의 분위기의 조성(composition)은 그러므로, 성장된 나노구조들의 타입(예컨대, 탄소 나노튜브, 단일 또는 다중-벽, 탄소 나노파이버들, ZnO 나노 와이어들, 등)에 좌우될 수 있다. 화학적 기상 증착, 플라즈마 강화 화학적 기상 증착, 아크 방전, 레이져 제거 또는 숙련자에게 알려진 다른 어떤 적절한 방법들과 같은 방법들이 전형적으로 사용될 수 있다. 따라서, 분위기는 전형적으로, (탄소 나노튜브의 성장을 위해) 에틸렌, 아르곤, 플라즈마, 수소, 질소 및 암모니아 중 적어도 하나를 포함할 수 있다.
나노구조들은 장점적으로는, 탄소 나노튜브들, 특히, 요구되는 응용에 따라 나노미터 내지 마이크로미터 범위의 길이를 가진, 다발들로 배치된 다중-벽의 탄소 나노튜브들일 수 있다.
장점적으로는, 제1 물질 및/또는 절연 물질은, 제1 기판으로의 제1 물질의 확산 및/또는 상기 제1 물질과 절연 물질 사이의 반응이 제1 기판 상에 배치된 스택을 가진 상기 제1 기판을 100℃ 내지 1000℃의 바람직한 온도 간격 내에서, 바람직하게는 500℃ 내지 1000℃ 사이에서, 보다 바람직하게는 700℃ 내지 900℃ 사이에서, 그리고 가장 바람직하게는 750℃ 내지 800℃ 사이에서 가열함으로써 달성가능하도록 선택될 수 있다. 선택된 온도는 요구되는 특별한 나노구조의 성장 요건 파라미터들 및 소정의 물질 조합에 대해 전도성 부분들을 달성하기 위해 요구되는 온도에 좌우된다.
본 발명의 일 실시예에 따르면, 방법은 제4 단계(104)를 더 포함하는 바, 상기 제4 단계는 도 2d에 도시된 바와 같이, 절연층(201) 아래 놓인 제2 기판(209)을 제공하는 단계를 수반하고, 여기서 제2 기판(209)은 전기적으로 전도성인 부분들(208) 중 각각의 부분을 통해 나노구조들의 세트들(207)의 각각에 제1 전기적 연결을 제공하도록 구성된 연결 구조(210)를 포함한다.
예를 들어, 도 2d에 도시된 바와 같이, 연결 구조는 전기적으로 전도성 또는 반-전도성인 물질을 포함하는 복수의 웰들(210)로 구현될 수 있고, 여기서 각각의 웰(210)은 파워 소스 또는 감지 디바이스에 전기적으로 연결가능하며 따라서 개별적으로 어드레싱가능하다.
대안적으로는, 본 발명에 따른 방법의 다른 실시예에서, 제2 기판(209)은 가열 단계(103) 이전의 어떤 단계, 예컨대 제1 단계에서 제공될 수 있고, 그로 인해 연결 구조(210)를 통한 제1 전기적 연결은 가열 시 즉시 달성된다. 더욱이, 유사한 연결 구조가 상기 제1 기판에 통합될 수 있다.
본 발명에 따른 방법의 실시예들에서, 각각의 나노구조의 세트로의 제2의 개별적으로 어드레싱가능한 전기적 연결은 각각의 스택의 제1 층과 제2 층 사이에 전기적으로 전도성 및/또는 반-전도성인 물질을 포함하는 중간층(도 2a 내지 2d에 미도시)을 제공함으로써 이루어질 수 있고, 상기 중간층은 예컨대, 절연층의 상단의 연결 구조를 통해 파워 소스에 전기적으로 연결가능하다.
도 3은 제1 면(202) 및 제2 면(203)을 가진 절연층(201)을 포함하는 본 발명에 따른 디바이스(300)의 실시예의 사시도를 도시하고, 상기 절연층(201)은 절연 물질로 구성된다. 복수의 나노구조들의 세트들(207)이 기판의 제1 면(202) 상에 포함되고 도 3에 도시된 바와 같이, 나노구조들의 세트들(207)은 서로로부터 떨어져 간격화되어 있다. 또한, 절연층(201)은 복수의 전기적으로 전도성인 부분들(208)을 포함하고, 각각의 전기적으로 전도성인 부분(208)은 나노구조들의 세트들(207)의 각각의 세트와 전기적 연결되도록 나노구조들의 세트들(207)의 각각의 세트 아래 놓여있다. 전기적으로 전도성인 부분들(208)은 전기적으로 전도성 및/또는 반-전도성이다.
본 발명에 따른 디바이스의 실시예들에서, 도 3에 도시된 바와 같이, 디바이스는 절연층(201) 아래 놓인 기판(209)을 더 포함하며, 여기서 상기 기판(209)은 연결 구조를 포함하는 바, 상기 연결 구조는 파워 소스 또는 감지 디바이스에 연결가능하고 전기적으로 전도성인 부분들(208)의 각각에 제1 전기적 연결을 제공하도록 구성되어 그로 인해, 나노구조들의 세트(207)의 각각의 개별적인 어드레싱을 가능하게 한다. 파워 소스는 예컨대, 종래의 AC 또는 DC 파워 소스, 배터리, 커패시터 시스템을 포함하고, 감지 디바이스는 예컨대, 디바이스의 요구되는 응용에 따라 멀티미터 또는 균등물(에컨대, 볼트미터 또는 암페어미터)일 수 있다.
디바이스의 실시예들에서, 나노구조들의 세트들은 장점적으로는, 기판에 실질적으로 수직으로 정렬될 수 있다.
전형적으로는, 나노구조들의 세트는 나노미터 내지 마이크로미터 범위의 길이 및/또는 폭(또는 직경)에 대응한다.
디바이스의 실시예들에서, 나노구조들의 세트들은 다발들로 배치된 다중-벽의 탄소 나노튜브들을 포함할 수 있다.
도 4a 내지 4c는 본 발명에 따른 디바이스의 실시예들의 단면도를 도시한다. 도 4a 내지 4c에 도시된 바와 같이, 연결 구조(210)는 전기적으로 전도성 및/또는 반-전도성인 물질을 포함하는 복수의 웰들(210)을 포함하고, 이 웰들은 파워 소스에 전기적으로 연결가능하다. 그로 인해, 각각의 웰은 전기적으로 전도성인 부분들(208)의 각각에 제1 전기적 연결을 제공한다.
본 발명에 따른 디바이스(410)의 실시예들에서, 도 4a에 도시된 바와 같이, 전기적으로 전도성인 부분들은 절연층의 제1 면(202)로부터 상기 절연층과 기판 사이의 인터페이스(203)로 확장되는 경로들로서 구현될 수 있고, 그로 인해 제1 전기적 연결은 전기적으로 전도성인 부분들(208)과 연결 구조(210)와의 사이의 직접적인 전기적 연결이다.
본 발명에 따른 디바이스(411)의 실시예들에서, 도 4b에 도시된 바와 같이, 전기적으로 전도성인 부분들은 상기 전기적으로 전도성인 부분들이 절연층과 기판 사이의 인터페이스(203)로부터 격리되도록 하는 바람직한 깊이까지 절연층의 제1 면(202)으로부터 절연층(201) 내로 확장되며, 이로 인해 전기적으로 전도성인 부분들(208)의 각각으로의 제1 연결은 용량성 전기적 연결에 대응한다.
도 4c에 도시된 바와 같이, 본 발명에 따른 디바이스(412)는 각각의 나노구조들의 세트(207)와 아래 놓인 전기적으로 전도성인 부분들(208)과의 사이에서 절연층의 제1 면(202) 상에 배치된 전기적으로 전도성 및/또는 반-전도성인 중간층(402)을 포함할 수 있고, 각각의 중간층은 상기 절연층(201)의 제1 면(202) 상의 연결 구조(403)를 통해 전기적으로 연결가능할 수 있으며, 따라서 각각의 나노구조들의 세트(207)에 제2의 개별적으로 어드레싱가능한 전기적 연결을 제공한다.
본 발명의 다양한 실시예들에서, 전도 경로는 선택된 물질들에 근거하여 요구되는 특성들을 보이도록 조정될 수 있는 적어도 하나의 정류 접합을 포함할 수 있고, 그로 인해 솔라 셀들 및 트랜지스터들 및 슈퍼 캐패시터들과 같은 디바이스들을 제조할 수 있게 한다. 예를 들어, 제1 전도층의 물질이 전기적으로 전도성인 부분을 형성하도록 절연층에 닿을 수 있는 한, 추가적인 전도층들이 제1 전도층과 절연층 사이에 배치될 수 있다. 제1 전도층은 예컨대, 확산에 의해 또는 화학 반응을 통해 이러한 중간 전도층과 상호 작용할 수 있다. 따라서, 정류 접합들은 서로 다른 물질들이 절연층 내에 서로 다른 확산/반응 특성들을 가지는 바에 따라 전기적으로 전도성인 부분에 형성될 수 있다. 더욱이, 이러한 정류 접합들의 위치는 층들의 두께를 선택함으로써 제어될 수 있다. 전기적으로 전도성인 부분들에서의 정류 접합들의 위치들 및 특성들을 제어함으로써, 트랜지스터들 및 광전지 디바이스(photovoltaic device)들과 같은 다양한 디바이스들이 형성될 수 있다.
추가적으로, 개시된 실시예들에 대한 변형들이 도면들, 개시물들 및 첨부된 특허 청구 범위의 교시로부터 청구된 본 발명을 실시할 시 이 기술분야의 숙련자에 의해 이해되고 성취될 수 있다. 예를 들어, 절연층의 표면은 에칭될 수 있고, 스택들은 에칭된 표면 상에 배치될 수 있으며, 따라서 생산된 나노구조들은 에칭된 표면에 실질적으로 정렬될 수 있다. 더욱이, 스택들의 제1 층 상에 배치된 스택들의 제2 층은 상기 제1 층의 부분만을 커버할 수 있다.
특허 청구 범위에서, 단어 "포함하고"는 다른 요소들 또는 단계들을 배제하는 것이 아니며, 부정관사 "하나" 또는 "일"은 복수를 배제하는 것이 아니다. 단일의 프로세서 또는 다른 유닛이 특허 청구 범위에 기재된 여러 구성들의 기능들을 충족시킬 수 있다. 특정한 특징(measure)들이 상호적으로 다른 종속항들에 기재된다는 사실만으로 이 특징들의 조합이 장점적으로 사용될 수 없음을 나타내는 것이 아니다.
예시적 제조 공정:
전도성 탄소 나노튜브 숲(conductive carbon nanotube forests)의 성장:
디바이스는 0.5㎛의 옥사이드 층을 가진 실리콘 웨이퍼를 이용하여 제조되었다. 금속 및 촉매(300nm의 알루미늄 및 1nm의 아이론)는 포토리소그래피, 금속 증착 및 리프트 오프(lift off)를 이용하여 패터닝되었다. 상기 촉매는 촉매 물질을 활성화시키기 위해 100 sccm 유량의 수소 및 400 sccm 유량의 헬륨 하에서 20분 동안 775℃에서 어닐링되었다. 어닐링 직후, 동일한 온도를 유지하면서, 탄소 나노튜브들의 성장은 샘플을 냉각시키기 전에 30분 동안 석영 튜브 내로 에틸렌 100 sccm을 도입함으로써 수행되었다. 나노구조들을 성장시키는 데 사용된 레시피는 표 1에 요약된다.
Figure 112014007345480-pct00001
표 1
여기서, 시간은 분 단위이고, 가스들은 sccm 단위이며, 온도는 섭씨 온도 단위이다. 단계의 온도가 이전의 단계의 온도와 다를 때, 이는 이 온도가 램핑(ramping)으로 변경됨을 의미한다. 예를 들어, 단계 3은 10분에 걸친 25℃로부터 775℃까지의 온도의 램핑을 수반한다. 더욱이, 단계 5는 나노구조들이 성장되는 단계이다. 따라서, 성장 시간은 30분이다. Al은 전기적으로 전도성인 물질을 형성하기 위해 SiO2를 환원시킬 수 있음이 보여졌고, 이에 관하여 본 명세서에 그 전체가 참조로서 포함된 Dadabhai 등이 저술한 참고 문헌(Journal of Applied Physics 80 (11) pp. 6505-6509 (1996))을 참조하라. 이 기술 분야의 숙련자에 의해 쉽게 이해되는 바와 같이, 상기 참조된 파라미터 값들은 여전히 본 발명의 범위 내에 있으면서 변경될 수 있다. 예를 들어, 헬륨은 아르곤 또는 질소와 같은 다른 불활성 가스로 교체될 수 있고, 온도 램핑들은 달라질 수 있으며, 성장 온도들은 변경될 수 있고, 기타 등등이 이루어질 수 있다. 특히, 나노구조들이 성장되는 단계, 즉 표 1의 단계 4는 예컨대 다음을 포함할 수 있다.
- 750℃에서 30분 동안의 200sccm 에틸렌, 80sccm 수소, 150sccm 아르곤.
- 700℃에서 30분 동안의 150sccm 에틸렌, 400sccm 수소, 200sccm 아르곤.
- 700℃에서 30분 동안의 200sccm 아세틸렌, 200sccm 수소.
더욱이, 단계 3의 온도는 선택된 물질 조합들에 따라 다양할 수 있다.

Claims (22)

  1. 디바이스를 제조하기 위한 방법으로서,
    상기 디바이스는 제1 기판을 포함하고, 상기 제1 기판은 상기 제1 기판 상에 배치되는 복수의 나노구조(nanostructure)들의 세트들을 포함하고, 상기 나노구조들의 세트들의 각각의 나노구조는 개별적으로 전기적으로 어드레싱가능(addressable)하며, 상기 방법은,
    제1 면(face)을 갖는 기판을 제공하는 단계와,
    상기 기판은 절연층을 가지고, 상기 절연층은 절연 물질을 포함하며 상기 기판의 상기 제1 면에 배치되어 상기 절연층과 상기 기판 사이의 인터페이스(interface)를 형성하고;
    상기 절연층 상에 복수의 스택(stack)들을 제공하는 단계와,
    상기 복수의 스택들은 서로로부터 떨어져 간격화되어 있고, 상기 복수의 스택들의 각각의 스택은 제1 전도층 및 제2 전도층을 포함하고, 상기 제1 전도층은 제1 전도성 물질을 포함하고, 상기 제2 전도층은 상기 제1 전도성 물질과는 다른 제2 전도성 물질을 포함하고, 상기 제2 전도층은 나노구조의 성장을 촉진(catalyzing)시키기 위해 상기 제1 전도층 상에 배치되며;
    상기 제2 전도성 물질 상에서 나노구조들을 형성할 수 있도록 환원 분위기(reducing atmosphere)에서 상기 제1 기판 상에 배치된 상기 복수의 스택들을 가진 상기 제1 기판을 가열하는 단계와; 그리고
    상기 나노구조들의 세트들이 상기 제2 전도층 상에 형성되도록 하는 분위기에서 상기 제1 기판 상에 배치된 상기 복수의 스택들을 가진 상기 제1 기판을 가열하는 단계를 포함하며,
    상기 절연 물질 및 상기 제1 전도성 물질은, 상기 가열하는 단계들 동안 상기 복수의 스택들의 각각의 스택 아래에 있는 상기 절연층 내에 전기적으로 전도성인 부분을 형성하기 위해 상기 제1 전도성 물질이 상기 절연 물질과 상호작용하도록 선택되고,
    상기 전기적으로 전도성인 부분은 상기 제1 전도성 물질과 상기 절연 물질의 혼합물(mixture) 또는 상기 제1 전도성 물질과 상기 절연 물질의 반응 부가물(reaction adduct)들을 포함하는 것을 특징으로 하는 디바이스를 제조하기 위한 방법.
  2. 제1항에 있어서,
    상기 제1 전도성 물질 또는 상기 절연 물질은, 상기 제1 기판으로의 상기 제1 전도성 물질의 확산 또는 상기 제1 전도성 물질과 상기 절연 물질 간의 화학적 반응이 상기 제1 기판 상에 배치된 상기 복수의 스택들을 가진 상기 제1 기판을 500℃ 내지 1000℃의 온도 범위(temperature interval)에서 가열시킴으로써 달성가능하도록 선택되는 것을 특징으로 하는 디바이스를 제조하기 위한 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 전기적으로 전도성인 부분은, 상기 나노구조들의 세트의 각각의 나노구조가 전기적 연결 접합(electrical connection junction)들 각각을 통해 전기적으로 연결가능해지도록 상기 절연층을 통해 형성된 경로(path)인 것을 특징으로 하는 디바이스를 제조하기 위한 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 방법은 또한, 상기 전기적으로 전도성인 부분들 각각을 통해 상기 나노구조들의 세트들의 각각의 나노구조에 대한 제1 전기적 연결을 제공하도록 구성된 연결 구조를 제공하는 단계를 포함하는 것을 특징으로 하는 디바이스를 제조하기 위한 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 복수의 스택들은 상기 제2 전도층과 상기 제1 전도층 사이에 배치되는 중간층을 포함하고, 상기 중간층은 전기적으로 전도성 또는 반-전도성(semi-conductive)인 물질을 포함하며, 상기 중간층 각각은 파워 소스(power source) 또는 감지 디바이스에 전기적으로 연결가능하여 상기 나노구조들의 세트들의 각각의 나노구조에 대한 제2의 개별적으로 어드레싱가능한 전기적 연결을 제공하게 되는 것을 특징으로 하는 디바이스를 제조하기 위한 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 전도성 물질은 Al 또는 Au를 포함하는 것을 특징으로 하는 디바이스를 제조하기 위한 방법.
  7. 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스로서, 상기 디바이스는,
    제1 면 및 절연층을 갖는 제1 기판과,
    상기 절연층은 절연 물질을 포함하며 상기 제1 기판의 상기 제1 면에 배치되고;
    상기 절연층 내의 복수의 전기적으로 전도성인 부분들과,
    상기 전기적으로 전도성인 부분들은 서로로부터 떨어져 간격화되어 있고, 상기 전기적으로 전도성인 부분들은 상기 제1 기판의 상기 제1 면으로부터 상기 제1 기판의 제2 면으로 확장되는 경로들이고;
    상기 제1 기판의 상기 제1 면 상에 배치되는 나노구조들의 세트들과,
    상기 나노구조들의 세트들은 상기 나노구조들의 세트들의 나노구조들이 상기 제1 기판의 상기 제1 면의 상단에서 공간적으로 분리되어 성장되도록 상기 제1 기판의 상기 제1 면 상에 배치되고, 상기 나노구조들의 세트들의 각각의 나노구조는 상기 전기적으로 전도성인 부분들 각각이 상기 나노구조들의 세트들의 각각의 나노구조와 전기적으로 연결되도록 상기 전기적으로 전도성인 부분들 각각 상에 배치되고; 그리고
    상기 제1 기판의 상기 제2 면 아래에 놓이는 제2 기판 내의 연결 구조를 포함하고,
    상기 연결 구조를 구성하는 물질은, 상기 전기적으로 전도성인 부분들의 조성 물질들, 상기 절연 물질, 및 상기 제2 기판의 물질과는 다른 물질이고,
    상기 연결 구조는, 파워 소스 또는 감지 디바이스에 연결되고 그리고 상기 전기적으로 전도성인 부분들 각각에 대한 제1 전기적 연결을 제공하도록 구성되어, 상기 나노구조들의 세트들의 각각의 나노구조의 개별적인 어드레싱을 가능하게 하는 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  8. 제7항에 있어서,
    상기 연결 구조는 전도성 또는 반-전도성 물질로 구성된 복수의 웰(well)들을 포함하고, 상기 복수의 웰들은 파워 소스 또는 감지 디바이스에 전기적으로 연결가능하며, 상기 복수의 웰들의 각각의 웰은 상기 전기적으로 전도성인 부분들 각각에 대한 상기 제1 전기적 연결을 제공하고, 상기 복수의 웰들의 물질은 상기 전기적으로 전도성인 부분들의 물질들 및 상기 절연 물질과는 다른 물질인 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  9. 제7항 또는 제8항에 있어서,
    상기 전기적으로 전도성인 부분들은 상기 제1 기판의 상기 제1 면으로부터 상기 제1 기판의 상기 제2 면으로 확장되는 경로들이고, 상기 제1 전기적 연결은 상기 전기적으로 전도성인 부분들과 상기 연결 구조 간의 직접적인 전기적 연결이고, 상기 전기적으로 전도성인 부분들의 물질들은 상기 연결 구조의 물질과는 다른 물질인 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  10. 제7항 또는 제8항에 있어서,
    상기 전기적으로 전도성인 부분들은 상기 전기적으로 전도성인 부분들이 상기 제1 기판과 상기 절연층 사이의 인터페이스로부터 분리되도록 원하는 깊이까지 상기 제1 기판의 상기 제1 면으로부터 상기 제1 기판 내로 확장되어, 상기 전기적으로 전도성인 부분들 각각으로의 상기 제1 전기적 연결은 용량성(capacitive) 또는 유도성(inductive) 전기적 연결에 대응하게 되는 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  11. 제7항 또는 제8항에 있어서,
    상기 디바이스는, 상기 나노구조들의 세트들과 상기 전기적으로 전도성인 부분들 사이에 전기적으로 전도성 또는 반-전도성인 중간층을 포함하여, 상기 나노구조들의 세트들의 각각의 나노구조에 대한 제2의 개별적으로 어드레싱가능한 전기적 연결을 제공하는 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  12. 제7항 또는 제8항에 있어서,
    상기 디바이스는, 상기 전기적으로 전도성인 부분들로부터 직류-전기적으로(galvanically) 격리되어 상기 전기적으로 전도성인 부분들에 대한 용량성 연결을 제공하는 제2의 전기적으로 전도성 또는 반-전도성인 중간층을 포함하는 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  13. 제7항 또는 제8항에 있어서,
    상기 나노구조들의 상기 세트들은 상기 제1 기판에 실질적으로 수직으로 정렬되는 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  14. 제7항 또는 제8항에 있어서,
    상기 전기적으로 전도성인 부분들은 Al 또는 Au를 포함하는 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  15. 제7항 또는 제8항에 있어서,
    상기 전기적으로 전도성인 부분들은 Al을 포함하고, 상기 절연 물질은 SiO2를 포함하는 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  16. 제7항 또는 제8항에 있어서,
    상기 전기적으로 전도성인 부분들은 적어도 하나의 정류 접합(rectifying junction)을 포함하는 것을 특징으로 하는 개별적으로 어드레싱가능한 나노구조들의 세트들을 가진 디바이스.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020147001970A 2011-06-29 2012-06-29 나노구조들을 포함하는 디바이스 및 이의 제조 방법 KR101964391B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161502341P 2011-06-29 2011-06-29
US61/502,341 2011-06-29
EP11171883A EP2541581A1 (en) 2011-06-29 2011-06-29 Device comprising nanostructures and method of manufacturing thereof
EP11171883.9 2011-06-29
PCT/EP2012/062744 WO2013001076A1 (en) 2011-06-29 2012-06-29 Device comprising nanostructures and method of manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20140061358A KR20140061358A (ko) 2014-05-21
KR101964391B1 true KR101964391B1 (ko) 2019-04-01

Family

ID=44741788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147001970A KR101964391B1 (ko) 2011-06-29 2012-06-29 나노구조들을 포함하는 디바이스 및 이의 제조 방법

Country Status (8)

Country Link
US (2) US10141261B2 (ko)
EP (2) EP2541581A1 (ko)
JP (1) JP6158798B2 (ko)
KR (1) KR101964391B1 (ko)
CN (1) CN103650093B (ko)
AU (1) AU2012277795B2 (ko)
CA (1) CA2840121C (ko)
WO (1) WO2013001076A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109641742A (zh) * 2016-03-30 2019-04-16 瓦卡斯·哈利德 用于电化学感测、电容感测和场发射感测的基于纳米结构阵列的传感器
CN112242277B (zh) * 2019-07-16 2022-03-18 清华大学 场发射中和器
CN112242276B (zh) * 2019-07-16 2022-03-22 清华大学 场发射中和器
CN112242279B (zh) * 2019-07-16 2022-03-18 清华大学 碳纳米管场发射体及其制备方法
US11298564B2 (en) 2020-03-10 2022-04-12 Dennis M. Anderson Medical, surgical and patient lighting apparatus, system, method and controls with pathogen killing electromagnetic radiation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001162600A (ja) * 1999-09-22 2001-06-19 Canon Inc 細孔を有する構造体、細孔を有する構造体の製造方法並びに前記細孔を有する構造体を用いたデバイス
JP2008538854A (ja) * 2005-04-25 2008-11-06 スモルテック エービー ナノ構造体の基板上への制御下の成長およびそれに基づく電子放出デバイス

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609604B2 (ja) * 1987-03-04 1997-05-14 キヤノン株式会社 電子放出方法及び電子放出装置
JPH0567426A (ja) * 1991-09-06 1993-03-19 Sharp Corp 電界放出型電子源
US5581091A (en) * 1994-12-01 1996-12-03 Moskovits; Martin Nanoelectric devices
JP4097224B2 (ja) * 1998-03-27 2008-06-11 キヤノン株式会社 ナノ構造体および電子放出素子
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
US6232706B1 (en) 1998-11-12 2001-05-15 The Board Of Trustees Of The Leland Stanford Junior University Self-oriented bundles of carbon nanotubes and method of making same
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
CN1720606A (zh) * 2002-11-29 2006-01-11 日本电气株式会社 半导体器件及其制造方法
US20040152240A1 (en) * 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
KR100982419B1 (ko) * 2003-05-01 2010-09-15 삼성전자주식회사 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자
US20050116336A1 (en) * 2003-09-16 2005-06-02 Koila, Inc. Nano-composite materials for thermal management applications
KR20060121225A (ko) * 2003-12-22 2006-11-28 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 나노와이어의 세트를 제조하는 방법, 전기 장치 및그 제조 방법, 광 유도 에칭을 위한 장치
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
JP2006255817A (ja) * 2005-03-16 2006-09-28 Sonac Kk 金属構造およびその製造方法
WO2006120789A1 (ja) * 2005-05-02 2006-11-16 Public University Corporation, Osaka Prefecture University 触媒によるカーボンナノチューブの製造方法、電界放出電子源の製造方法、電界放出電子源及び電界放出型ディスプレイ
FR2886284B1 (fr) * 2005-05-30 2007-06-29 Commissariat Energie Atomique Procede de realisation de nanostructures
US20070148963A1 (en) * 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
US8399772B2 (en) * 2006-09-04 2013-03-19 Nxp B.V. Control of carbon nanostructure growth in an interconnect structure
US9487877B2 (en) * 2007-02-01 2016-11-08 Purdue Research Foundation Contact metallization of carbon nanotubes
TWI378897B (en) * 2007-12-27 2012-12-11 Univ Nat Taiwan Method for producing carbon nanocoils
RU2010138584A (ru) * 2008-02-25 2012-04-10 Смольтек Аб (Se) Осаждение и селективное удаление электропроводного вспомогательного слоя для обработки наноструктуры
EP2329502B1 (en) * 2008-09-29 2014-09-17 Wentworth Laboratories, Inc. Methods of fabricating nanotube probes
FR2942738B1 (fr) * 2009-03-03 2016-04-15 Commissariat A L'energie Atomique Procede de fabrication d'un moule pour la lithographie par nano-impression
US8912522B2 (en) * 2009-08-26 2014-12-16 University Of Maryland Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP5439120B2 (ja) * 2009-11-02 2014-03-12 株式会社東芝 半導体装置およびその製造方法
KR102022266B1 (ko) * 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR102326519B1 (ko) * 2017-06-20 2021-11-15 삼성전자주식회사 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001162600A (ja) * 1999-09-22 2001-06-19 Canon Inc 細孔を有する構造体、細孔を有する構造体の製造方法並びに前記細孔を有する構造体を用いたデバイス
JP2008538854A (ja) * 2005-04-25 2008-11-06 スモルテック エービー ナノ構造体の基板上への制御下の成長およびそれに基づく電子放出デバイス

Also Published As

Publication number Publication date
CA2840121A1 (en) 2013-01-03
CA2840121C (en) 2018-06-19
AU2012277795A2 (en) 2014-01-23
US20190259706A1 (en) 2019-08-22
CN103650093A (zh) 2014-03-19
KR20140061358A (ko) 2014-05-21
US10483206B2 (en) 2019-11-19
AU2012277795A1 (en) 2014-01-16
CN103650093B (zh) 2016-08-17
EP2727127A1 (en) 2014-05-07
JP6158798B2 (ja) 2017-07-05
JP2014523616A (ja) 2014-09-11
US20140217473A1 (en) 2014-08-07
WO2013001076A1 (en) 2013-01-03
EP2541581A1 (en) 2013-01-02
AU2012277795B2 (en) 2016-10-13
EP2727127B1 (en) 2017-04-19
US10141261B2 (en) 2018-11-27

Similar Documents

Publication Publication Date Title
US10483206B2 (en) Device comprising nanostructures and method of manufacturing thereof
US7361579B2 (en) Method for selective chemical vapor deposition of nanotubes
US6764874B1 (en) Method for chemical vapor deposition of single walled carbon nanotubes
WO2006052009A1 (ja) カーボンナノチューブ集合体及びその製造方法
JPH11194134A (ja) カーボンナノチューブデバイス、その製造方法及び電子放出素子
JP2000319783A (ja) 炭素ナノチューブの製造方法
JP2007509831A (ja) ナノスケール繊維構造の合成方法およびその繊維構造を含む電子機器コンポーネント
WO2007001357A2 (en) System and method for controlling nanostructure growth
JP5872672B2 (ja) ＳｉＮＷアレイ上垂直配向型ＣＮＴの無触媒合成
US7115013B2 (en) Method for making a carbon nanotube-based field emission display
US20150167148A1 (en) Method for Synthesis of Uniform Bi-Layer and Few-Layer Hexagonal Boron Nitride Dielectric Films
JP2007123280A (ja) ＺｎＯの突起物を有するカーボンナノチューブ
JP2004171903A (ja) 電子素子及びその製造方法
US7932510B2 (en) Carbon nanotube grown on catalyst and manufacture method
JP4703270B2 (ja) ナノ構造体群を用いた電子素子
KR100335383B1 (ko) 탄소 나노튜브의 제조방법
JP4664098B2 (ja) 配列カーボンナノチューブの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant