KR101953404B1 - 적층판, 회로 기판, 반도체 패키지 및 적층판의 제조 방법 - Google Patents

적층판, 회로 기판, 반도체 패키지 및 적층판의 제조 방법 Download PDF

Info

Publication number
KR101953404B1
KR101953404B1 KR1020137030028A KR20137030028A KR101953404B1 KR 101953404 B1 KR101953404 B1 KR 101953404B1 KR 1020137030028 A KR1020137030028 A KR 1020137030028A KR 20137030028 A KR20137030028 A KR 20137030028A KR 101953404 B1 KR101953404 B1 KR 101953404B1
Authority
KR
South Korea
Prior art keywords
layer
resin
fiber
laminate
center line
Prior art date
Application number
KR1020137030028A
Other languages
English (en)
Other versions
KR20140023979A (ko
Inventor
이지 오노즈카
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20140023979A publication Critical patent/KR20140023979A/ko
Application granted granted Critical
Publication of KR101953404B1 publication Critical patent/KR101953404B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
    • B32B5/24—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer
    • B32B5/26—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer another layer next to it also being fibrous or filamentary
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/22—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed
    • B32B5/24—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer
    • B32B5/28—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by the presence of two or more layers which are next to each other and are fibrous, filamentary, formed of particles or foamed one layer being a fibrous or filamentary layer impregnated with or embedded in a plastic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/021—Fibrous or filamentary layer
    • B32B2260/023—Two or more layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04—Impregnation, embedding, or binder material
    • B32B2260/046—Synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/10—Inorganic fibres
    • B32B2262/101—Glass fibres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/07—Parts immersed or impregnated in a matrix
    • B32B2305/076—Prepregs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/308—Heat stability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/558—Impact strength, toughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B32B2307/734—Dimensional stability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Reinforced Plastic Materials (AREA)

Abstract

섬유 기재층과 수지층을 구비한 복수의 프리프레그가 적층되어 이루어지고, 상부에 배선층이 형성되든지, 또는 빌드업층이 형성되는 적층판으로서, 적층 방향에 있어서, 한쪽 면(110)에 가장 가깝게 배치된 제1 섬유 기재층(101)의 중심선(A1)과 제1 섬유 기재층(101)에 인접하는 제2 섬유 기재층(101a)의 중심선(A3)의 거리를 D1로 하고, 다른 쪽 면(111)에 가장 가깝게 배치된 제3 섬유 기재층(105)의 중심선(A2)과 제3 섬유 기재층(105)에 인접하는 제4 섬유 기재층(105a)의 중심선(A4)과의 거리를 D2로 하며, 상기 적층판의 두께를 D3으로 하고, 상기 적층판 중의 섬유 기재층의 수를 n(다만, n은 2 이상의 정수이다.)으로 했을 때, 하기 식(1) 및 (2)의 조건을 모두 만족시키는 적층판(100c)이다.
D3/n<D1 (1)
D3/n<D2 (2)

Description

적층판, 회로 기판, 반도체 패키지 및 적층판의 제조 방법{LAMINATED BOARD, CIRCUIT BOARD, SEMICONDUCTOR PACKAGE, AND METHOD FOR MANUFACTURING LAMINATED BOARD}
본 발명은 적층판, 회로 기판, 반도체 패키지 및 적층판의 제조 방법에 관한 것이다.
최근 전자기기의 고기능화 및 경박 단소화의 요구에 따라, 회로 기판은 점점 박형화되는 경향이 있다.
일반적인 회로 기판은 섬유 기재층과 수지층을 구비하는 복수의 프리프레그가 적층되어 이루어지는 적층판으로 주로 구성된다. 현행의 적층판은, 예를 들면 CPU(중앙 연산 처리 장치)로 사용되는 FCBGA(Flip Chip Ballgrid Array)용으로 두께가 0.8mm 정도의 것이 주류이다.
최근 경박 단소화의 요구, 부재 비용, 가공 비용 등의 삭감에 의한 기판 비용 저감, 전기적 특성의 향상 등의 이유로부터 적층판의 박형화가 진행되고 있다. 최근에는 적층판의 두께가 0.4mm 정도, 나아가 0.2mm 이하의 것도 개발되고 있다.
그렇지만, 적층판의 두께를 얇게 했을 경우에 적층판의 강도 저하나 열팽창 계수의 증가에 의해, 적층판의 휨이 증대된다. 그 결과, 반도체 패키지의 휨의 변동량이 커져, 실장 제품 수율이 저하되는 경우가 있었다.
이와 같은 문제를 해결하는 수단으로서, 예를 들면 이하의 문헌에 기재된 수단이 있다.
특허 문헌 1(일본 특개 소62-292428호 공보)에는 유리 부직포의 인장 강도의 세로 및 가로의 비를 일정한 범위로 함으로써, 프리프레그의 휨 및 뒤틀림이 저감되는 것이 기재되어 있다.
특허 문헌 2(일본 특개 평4-259543호 공보)는 휨이나 뒤틀림이 적고, 치수 안정성이 뛰어난 인쇄 회로용 적층판의 제조 방법에 관한 것이다. 특허 문헌 2에는 표면층에 사용하는 유리 직포의 세로, 가로 방향의 펀치(punch) 개수의 차 및 중간층에 사용하는 유리 부직포의 세로, 가로의 인장 강도비를 제어함으로써, 세로, 가로 양방향의 밸런스를 도모하는 것이 기재되어 있다.
특허 문헌 3(일본 특개 2008-258335호 공보)에는 두께 방향에 대해서 섬유 기재가 편재되어 있는 빌드업층을 사용함으로써, 반도체 패키지의 휨을 효과적으로 방지할 수 있는 것이 기재되어 있다.
일본 특개 소62-292428호 공보 일본 특개 평4-259543호 공보 일본 특개 2008-258335호 공보
그렇지만, 회로 기판의 추가적인 박형화가 진행됨에 따라, 적층판의 휨이 보다 현저한 것이 되어 왔다. 또, 적층판의 휨의 증대에 수반하여 회로 기판의 휨의 증대 및 거기에 기인하는 반도체 패키지의 휨의 증대도 보다 현저한 것이 되어 왔다.
특허 문헌 1, 2 및 3의 기술은 적층판의 휨을 해결하는데 있어서 효과적이었지만, 회로 기판의 추가적인 박형화에 수반해, 휨이 더욱 저감된 적층판의 개발이 요망되고 있었다.
본 발명은 상술한 것과 같은 과제를 감안한 것이며, 휨이 저감되어 박형 회로 기판으로서 적합한 적층판을 제공하는 것을 과제로 한다.
본 발명에 의하면,
섬유 기재층과 수지층을 구비하는 복수의 프리프레그가 적층되어 이루어지고, 상부에 배선층이 형성되든지, 또는 빌드업층이 형성되는 적층판으로서,
적층 방향에 있어서는,
한쪽 면에 가장 가깝게 배치된 제1 섬유 기재층의 중심선과, 상기 제1 섬유 기재층에 인접하는 제2 섬유 기재층의 중심선의 거리를 D1로 하고,
다른 쪽 면에 가장 가깝게 배치된 제3 섬유 기재층의 중심선과, 상기 제3 섬유 기재층에 인접하는 제4 섬유 기재층의 중심선의 거리를 D2로 하며,
상기 적층판의 두께를 D3으로 하고,
상기 적층판의 섬유 기재층의 수를 n(단, n은 2 이상의 정수이다.)으로 했을 때,
하기 식(1) 및 (2)의 조건을 모두 만족시키는 적층판이 제공된다.
D3/n＜D1 (1)
D3/n＜D2 (2)
또한 본 발명에 의하면,
상기 본 발명에서의 적층판을 포함하는 회로 기판이 제공된다.
또한 본 발명에 의하면,
상기 본 발명에서의 회로 기판에 반도체 소자가 탑재된 반도체 패키지가 제공된다.
또한 본 발명에 의하면,
섬유 기재층과 수지층을 구비하는 복수의 프리프레그가 적층되어 이루어지고, 상부에 배선층이 형성되든지, 또는 빌드업층이 형성되는 적층판의 제조 방법 으로서,
두께 방향에 있어서 상기 섬유 기재층이 편재되어 있는 프리프레그를 포함하는 복수의 프리프레그를 준비하는 제1 공정과,
적층 방향에 있어서는,
한쪽 면에 가장 가깝게 배치된 제1 섬유 기재층의 중심선과, 상기 제1 섬유 기재층에 인접하는 제2 섬유 기재층의 중심선의 거리를 D1로 하고,
다른 쪽 면에 가장 가깝게 배치된 제3 섬유 기재층의 중심선과, 상기 제3 섬유 기재층에 인접하는 제4 섬유 기재층의 중심선의 거리를 D2로 하며,
상기 적층판의 두께를 D3으로 하고,
상기 적층판의 섬유 기재층의 수를 n(단, n은 2 이상의 정수이다.)으로 했을 때,
하기 식(1) 및 (2)의 조건을 모두 만족하도록, 상기 복수의 프리프레그를 포개어 겹치는 제2 공정과,
D3/n＜D1 (1)
D3/n＜D2 (2)
포개어 겹친 상기 복수의 프리프레그를 성형하는 제3 공정을 갖는 적층판의 제조 방법이 제공된다.
본 발명에 의하면, 섬유 기재층이 적층판의 외측에 배치됨으로써, 팽창 응력이 적층판의 중심으로 이동하기 때문에, 휨이 저감되어 박형 회로 기판에 적절한 적층판을 제공할 수 있다.
상술한 목적 및 다른 목적, 특징 및 이점은 이하에 기술하는 바람직한 실시의 형태 및 거기에 부수하는 이하의 도면에 의해 더욱 분명해진다.
도 1은 본 실시 형태에서의 적층판의 구성을 나타내는 단면도이다.
도 2는 본 실시 형태에서의 적층판의 제조 공정을 나타내는 단면도이다.
도 3은 본 실시 형태에서의 프리프레그의 제조 방법을 나타내는 단면도이다.
도 4는 본 실시 형태에서의 금속박 부착 적층판의 구성을 나타내는 단면도이다.
도 5는 본 실시 형태에서의 빌드업층 부착 적층판의 구성을 나타내는 단면도이다.
도 6은 본 실시 형태에서의 빌드업층의 구성을 나타내는 단면도이다.
도 7은 본 실시 형태에서의 회로 기판의 구성을 나타내는 단면도이다.
도 8은 본 실시 형태에서의 솔더 레지스트층 부착 회로 기판의 구성을 나타내는 단면도이다.
도 9는 본 실시 형태에서의 솔더 레지스트층의 구성을 나타내는 단면도이다.
도 10은 본 실시 형태에서의 반도체 패키지의 구성을 나타내는 단면도이다.
도 11은 본 실시 형태에서의 적층판의 구성을 나타내는 단면도이다.
도 12는 본 실시 형태에서의 적층판의 제조 공정을 나타내는 단면도이다.
도 13은 본 실시 형태에서의 적층판의 구성을 나타내는 단면도이다.
도 14는 본 실시 형태에서의 적층판의 제조 공정을 나타내는 단면도이다.
도 15는 본 실시 형태에서의 적층판의 제조 공정을 나타내는 단면도이다.
도 16은 본 실시 형태에서의 적층판의 제조 공정을 나타내는 단면도이다.
도 17은 본 실시 형태에서의 프리프레그의 제조 방법을 나타내는 단면도이다.
도 18은 본 실시 형태에서의 프리프레그의 제조 방법을 나타내는 단면도이다.
도 19는 본 실시 형태에서의 프리프레그의 제조 방법을 나타내는 단면도이다.
이하에, 본 발명의 실시 형태에 대해서, 도면을 사용해 설명한다. 또한, 모든 도면에서 동일한 구성요소에는 공통의 부호를 붙여 적당히 설명을 생략한다.
도 13은 본 실시 형태에서의 적층판(100c)의 구성을 나타내는 단면도이다. 본 실시 형태에서의 적층판은 섬유 기재층과 수지층을 구비하는 복수의 프리프레그가 적층되어 이루어지고, 상부에 배선층이 형성되든지, 또는 빌드업층이 형성되는 적층판으로서, 적층 방향에 있어서, 한쪽 면(110)에 가장 가깝게 배치된 제1 섬유 기재층(101)의 중심선(A1)과 제1 섬유 기재층(101)에 인접하는 제2 섬유 기재층(101a)의 중심선(A3)의 거리를 D1로 하고, 다른 쪽 면(111)에 가장 가깝게 배치된 제3 섬유 기재층(105)의 중심선(A2)과 제3 섬유 기재층(105)에 인접하는 제4 섬유 기재층(105a)의 중심선(A4)의 거리를 D2로 하며, 상기 적층판의 두께를 D3으로 하고, 상기 적층판 중의 섬유 기재층의 수를 n(단, n은 2 이상의 정수이다.)으로 했을 때, 하기 식(1) 및 (2)의 조건을 모두 만족하도록, 각각의 섬유 기재층이 배치되어 있다.
D3/n＜D1 (1)
D3/n＜D2 (2)
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 적층판의 한쪽 면(110)과 제1 섬유 기재층(101)의 중심선(A1)의 거리를 D4로 하고, 다른 쪽 면(111)과 제3 섬유 기재층(105)의 중심선(A2)의 거리를 D5로 했을 때, 하기 식(3) 및 (4)의 조건을 모두 만족하도록, 각각의 섬유 기재층이 배치되어 있는 것이 바람직하다.
D4＜D1 (3)
D5＜D2 (4)
본 실시 형태에서의 적층판에 포함되는 섬유 기재층의 수 n은 특별히 한정은 되지 않지만, 2 이상이면 되고, 바람직하게는 2 이상 6 이하이며, 보다 바람직하게는 2 이상 4 이하이다. 섬유 기재층의 수가 상기 범위 내이면, 기계적 강도 및 생산성의 밸런스가 특히 뛰어나 박형 회로 기판에 적절한 적층판을 얻을 수 있다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 적층판 중의 모든 섬유 기재층이 적층판의 중심선(B1)에 대해서 대칭으로 배치되어 있는 것이 바람직하다.
본 실시 형태에서의 적층판의 두께는, 바람직하게는 0.025mm 이상 0.6mm 이하이다. 보다 바람직하게는 0.04mm 이상 0.4mm 이하, 더욱 바람직하게는 0.06mm 이상 0.3mm 이하, 특히 바람직하게는 0.08mm 이상 0.2mm 이하이다. 적층판의 두께가 상기 범위 내이면, 기계적 강도 및 생산성의 밸런스가 특히 뛰어나 박형 회로 기판에 적절한 적층판을 얻을 수 있다.
본 실시 형태에서의 적층판의 면방향의 선팽창 계수는 1ppm/℃ 이상 20ppm/℃ 이하이며, 바람직하게는 2ppm/℃ 이상 15ppm/℃ 이하, 보다 바람직하게는 2ppm/℃ 이상 8ppm/℃ 이하이다. 적층판의 선팽창 계수가 상기 범위 내이면, 배선 패턴을 형성한 회로 기판, 반도체 소자를 탑재한 반도체 패키지의 휨 억제나 온도 사이클 신뢰성의 향상을 보다 더 효과적으로 얻을 수 있고, 또한 반도체 패키지를 2차 실장했을 경우 메인보드와의 온도 사이클 신뢰성의 향상을 보다 더 효과적으로 얻을 수 있다. 또한, 본 실시 형태의 선팽창 계수는 특별히 언급이 없으면, 50℃ 이상 150℃ 이하의 영역에서의 선팽창 계수의 평균값을 나타낸다.
＜실시 형태(A)＞
이하, 실시 형태(A)에 대해서 설명한다.
실시 형태(A)에서는 적층판에 포함되는 섬유 기재층의 수 n이 2이다. 또한, 섬유 기재층의 수 n이 2일 때는 제1 섬유 기재층(101) 및 제4 섬유 기재층(105a) 및 제2 섬유 기재층(101a) 및 제3 섬유 기재층(105)은 각각 동일한 섬유 기재층을 나타낸다. 따라서, 이 이후는 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)만을 이용해 설명한다.
(적층판)
처음에, 본 실시 형태에서의 적층판의 구성에 대해서 설명한다.
도 1은 본 실시 형태에서의 적층판(100a)의 구성을 나타내는 단면도이다. 적층판(100a)은 제1 섬유 기재층(101), 제1 수지층(102) 및 제2 수지층(103)을 구비하는 제1 프리프레그(104)와 제3 섬유 기재층(105), 제3 수지층(106) 및 제4 수지층(107)을 구비하는 제2 프리프레그(108)가 적층 방향에 있어서, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 외측에 배치되도록 적층되어 얻어진다.
이 때 「외측에 배치된다」란, 도 1에 나타내는 바와 같이, 제1 섬유 기재층(101)의 중심선(A1)과 제3 섬유 기재층(105)의 중심선(A2)의 거리를 D1로 하고, 적층판의 두께를 D3으로 했을 때, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이, D3/2＜D1을 만족하도록 배치되는 것을 의미한다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 적층판의 한쪽 면(110)과 제1 섬유 기재층(101)의 중심선(A1)의 거리 D4로 하고, 다른 쪽 면(111)과 제3 섬유 기재층(105)의 중심선(A2)의 거리 D5로 했을 때, D4＜D1 및 D5＜D1의 조건을 더 만족하도록 배치되는 것이 바람직하다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 적층판의 중심선(B1)에 대해서 각각 대칭으로 배치되는 것이 바람직하다.
이상과 같이, 섬유 기재층을 적층판의 외측에 배치함으로써, 팽창 응력을 적층판의 중심으로 이동시킴으로써 적층판의 단체(單體) 휨이 저감화될 수 있다.
(적층판의 제조 방법)
다음에, 본 실시 형태에서의 적층판(100a)의 제조 방법에 대해서 설명한다. 도 2(a) 및 도 2(b)는 본 실시 형태에서의 적층판의 제조 공정을 나타내는 단면도이다.
처음에, 제1 섬유 기재층(101), 제1 수지층(102) 및 제2 수지층(103)을 구비하는 제1 프리프레그(104)와 제3 섬유 기재층(105), 제3 수지층(106) 및 제4 수지층(107)을 구비하는 제2 프리프레그(108)를 준비한다.
또한, 제1 수지층(102)의 두께가 제2 수지층(103)의 두께보다도 두꺼운 것을 사용하고, 또한 제3 수지층(106)의 두께가 제4 수지층(107)의 두께보다도 두꺼운 것을 사용한다. 즉, 제1 프리프레그(104) 및 제2 프리프레그(108)의 양쪽 모두, 두께 방향에 있어서, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 각각 편재되어 있다. 이하, 이와 같이 섬유 기재가 편재되어 있는 프리프레그를 비대칭 프리프레그라고 부른다. 또한, 프리프레그의 제조 방법에 대해서는 후술한다.
다음에, 도 2(a)에 나타낸 것처럼, 프리프레그의 적층 방향에 있어서, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 외측에 배치되도록, 제1 프리프레그(104) 및 제2 프리프레그(108)를 포개어 겹친다.
이 때 「외측에 배치된다」란, 도 1에 나타내는 바와 같이, 제1 섬유 기재층(101)의 중심선(A1)과 제3 섬유 기재층(105)의 중심선(A2)의 거리를 D1로 하고, 적층판의 두께를 D3으로 했을 때, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 D3/2＜D1을 만족하도록 배치되는 것을 의미한다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 1에 나타내는 바와 같이, 적층판의 한쪽 면(110)과 제1 섬유 기재층(101)의 중심선(A1)의 거리를 D4로 하고, 다른 쪽 면(111)과 제3 섬유 기재층(105)의 중심선(A2)의 거리를 D5로 했을 때, D4＜D1 및 D5＜D1의 조건을 더 만족하도록 배치되는 것이 바람직하다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 1에 나타내는 바와 같이, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 적층판의 중심선(B1)에 대해서 각각 대칭으로 배치되는 것이 바람직하다.
또한, 적층 방법으로는 특별히 한정되지 않지만, 예를 들면 배치식이어도 되고, 제1 프리프레그 및 제2 프리프레그 모두, 연속적으로 공급하고, 진공 라미네이트 장치, 진공 베크렐 장치 등을 사용해 연속적으로 적층해도 된다.
마지막으로, 상기와 같이 포개어 겹친 제1 프리프레그(104) 및 제2 프리프레그(108)를 가열, 가압해 성형함으로써, 도 2(b)에 나타내는 본 실시 형태에서의 적층판(100a)을 얻을 수 있다.
상기 가열 처리하는 방법으로는 특별히 한정되지 않지만, 예를 들면 열풍 건조 장치, 적외선 가열 장치, 가열 롤 장치, 평판상의 열반 프레스 장치 등을 사용해 실시할 수 있다. 열풍 건조 장치 또는 적외선 가열 장치를 사용했을 경우는 상기 접합한 것에 실질적으로 압력을 작용시키는 일 없이 실시할 수 있다. 또, 가열 롤 장치 또는 평판상의 열반 프레스 장치를 사용했을 경우는 상기 접합한 것에 소정의 압력을 작용시킴으로써 실시할 수 있다.
가열 처리할 때의 온도는 특별히 한정되지 않지만, 사용하는 수지가 용융하고, 또한 수지의 경화 반응이 급속히 진행되지 않는 온도 영역으로 하는 것이 바람직하다. 가열 온도는, 예를 들면 120℃ 이상 250℃ 이하가 바람직하고, 150℃ 이상 230℃ 이하가 보다 바람직하다.
또, 가열 처리하는 시간은 사용하는 수지의 종류 등에 의해 상이하기 때문에 특별히 한정되지 않지만, 예를 들면 30분 이상 180분 이하 처리함으로써 실시할 수 있다.
또, 가압하는 압력은 특별히 한정되지 않지만, 예를 들면 0.2MPa 이상 5MPa 이하가 바람직하고, 2MPa 이상 4MPa 이하가 보다 바람직하다.
(프리프레그의 제조 방법)
다음에, 본 실시 형태에서의 적층판(100a)을 구성하는 프리프레그의 제조 방법에 대해서 설명한다.
적층판(100a)에 포함되는 프리프레그는 섬유 기재에 1 또는 2 이상의 수지 조성물을 함침시키고, 그 후, 반경화시켜 얻어지는 섬유 기재층과 수지층을 구비하는 시트상의 재료이다. 이와 같은 구조의 시트상 재료는 유전 특성, 고온 다습 하에서의 기계적, 전기적 접속 신뢰성 등의 각종 특성이 뛰어나 회로 기판용의 적층판의 제조에 적절하여 바람직하다.
본 실시 형태에서 사용되는 수지 조성물을 섬유 기재에 함침시키는 방법으로는 특별히 한정되지 않지만, 예를 들면 수지 조성물을 용제에 녹여 수지 바니시를 조제해, 섬유 기재를 수지 바니시에 침지하는 방법, 각종 코터에 의해 도포하는 방법, 스프레이에 의해 분사하는 방법, 지지 기재 부착 수지층을 라미네이트하는 방법 등을 들 수 있다. 이들 중에서도, 섬유 기재를 수지 바니시에 침지하는 방법이 바람직하다. 이것에 의해, 섬유 기재에 대한 수지 조성물의 함침성을 향상시킬 수 있다. 또한, 섬유 기재를 수지 바니시에 침지하는 경우, 통상의 함침 도포 설비를 사용할 수 있다.
특히, 섬유 기재의 두께가 0.1mm 이하인 경우, 섬유 기재의 양면으로부터 필름상의 수지층에서 라미네이트하는 방법이 바람직하다. 이것에 의해, 섬유 기재에 대한 수지 조성물의 함침량을 자유롭게 조절할 수 있어 프리프레그의 성형성을 더욱 향상시킬 수 있다. 또한, 필름상의 수지층을 라미네이트하는 경우, 진공의 라미네이트 장치 등을 사용하는 것이 보다 바람직하다.
구체적으로, 프리프레그를 제조하는 방법으로는, 예를 들면 이하의 방법을 들 수 있다.
도 3은 프리프레그의 제조 방법을 나타내는 단면도이다. 여기에서는 미리 캐리어 재료(5a, 5b)를 제조해 이 캐리어 재료(5a, 5b)를 섬유 기재(11)에 라미네이트한 후, 캐리어 필름을 박리하는 방법에 대해서, 구체적으로 설명한다.
미리 제1 수지 조성물을 캐리어 필름에 도포한 캐리어 재료(5a)와, 제2 수지 조성물을 캐리어 필름에 도포한 캐리어 재료(5b)를 제조한다. 다음에, 진공 라미네이트 장치(60)를 사용하여 감압 하에서 섬유 기재의 양면으로부터 캐리어 재료(5a) 및 (5b)를 포개어 겹치고, 필요에 따라 수지 조성물이 용융하는 온도 이상에서 가열한 라미네이트 롤(61)로 접합해 캐리어 필름 위에 도포한 수지 조성물을 섬유 기재(11)에 함침시킨다. 감압 하에서 접합함으로써, 섬유 기재(11)의 내부 또는 캐리어 재료(5a, 5b)의 수지층과 섬유 기재(11)의 접합 부위에 비충전 부분이 존재해도, 이것을 감압 보이드 혹은 실질적인 진공 보이드로 할 수 있다.
이와 같은 감압 하에서 섬유 기재(11)와 캐리어 재료(5a, 5b)를 접합하는 다른 장치로는, 예를 들면 진공 박스 장치, 진공 베크렐 장치 등을 사용할 수 있다.
다음에, 섬유 기재(11)와 캐리어 재료(5a, 5b)를 접합한 후, 열풍 건조 장치(62)로 캐리어 재료에 도포된 수지의 용융 온도 이상의 온도에서 가열 처리한다. 이것에 의해, 감압 하에서의 접합 공정에서 발생되어 있던 감압 보이드 등을 거의 지워 없앨 수 있다. 가열 처리하는 다른 방법으로는, 예를 들면 적외선 가열 장치, 가열 롤 장치, 평판상의 열반 프레스 장치 등을 사용해 실시할 수 있다.
캐리어 재료(5a, 5b)를 섬유 기재(11)에 라미네이트한 후, 캐리어 필름을 박리한다. 이 방법에 의해, 섬유 기재(11)에 수지 조성물이 담지되어 섬유 기재(11)를 내장하는 프리프레그(21)가 생긴다.
상기한 방법을 사용하면 캐리어 재료(5a) 및 (5b)의 수지층의 두께를 조절함으로써, 두께 방향에 있어서 섬유 기재층이 편재된 프리프레그를 제작할 수 있다.
상기한 방법 이외에는 참고 문헌 1(일본 특개 2010-275337호 공보)의 단락 0022~0041에 기재된 방법 등을 들 수 있다. 이하에, 도 17을 참조하면서, 구체적으로 설명한다.
2개의 다이 코터인 제1 도공 장치(1a)와 제2 도공 장치(1b)를 구비한 도포기에 섬유 기재(3)가 이 2개의 다이 코터의 사이를 지나도록 반송되어, 그 양면에 한면씩 각각 수지 바니시(4)가 도공된다. 제1 도공 장치(1a)와 제2 도공 장치(1b)는 동일한 다이 코터를 사용해도, 상이한 것을 사용해도 된다. 또, 도 18에 나타내는 바와 같이, 제1 도공 장치(1a)와 제2 도공 장치(1b)는 롤 코터를 사용해도 된다. 또, 도공간 거리(L) 및 선단 중복 거리(D)는 도 17 및 도 18에 나타내는 바와 같이 일정한 거리를 갖는 것이 바람직하지만, 도 19에 나타내는 바와 같이, 일정한 거리를 갖지 않아도 된다.
제1 도공 장치(1a) 및 제2 도공 장치(1b)는 각각 도공 선단부(2)를 가지고 있으며, 각각의 도공 선단부(2)는 섬유 기재(3)의 폭 방향으로 가늘고 길게 형성되어 있다. 그리고, 제1 도공 장치(1a)의 도공 선단부인 제1 도공 선단부(2a)는 섬유 기재(3)의 한쪽 면을 향해 돌출되고, 제2 도공 장치(1b)의 도공 선단부인 제2 도공 선단부(2b)는 섬유 기재(3)의 다른 쪽 면을 향해 돌출되어 있다. 그것에 의해, 수지 바니시(4)의 도공시에는 제1 도공 선단부(2a)는 섬유 기재(3)의 한쪽 면에 수지 바니시(4)를 통해 접촉하고, 제2 도공 선단부(2b)는 섬유 기재(3)의 다른 쪽 면과 수지 바니시(4)를 통해 접촉하게 된다.
제1 도공 장치(1a)와 제2 도공 장치(1b)로부터 토출되는 수지 바니시(4)의 단위 시간당 토출량은 동일해도 되고, 상이해도 된다. 수지 바니시의 단위 시간당 토출량을 상이하게 함으로써, 도공하는 수지 바니시(4)의 두께를 섬유 기재(3)의 한쪽 면과 다른 쪽 면에서 개별적으로 제어할 수 있어 수지층의 층 두께의 조정을 용이하게 실시할 수 있다.
건조기로 소정의 온도에서 가열하여, 도포된 수지 바니시(4)의 용제를 휘발시킴과 함께 수지 조성물을 반경화시켜 프리프레그를 제조한다.
또, 섬유 기재를 수지 바니시에 침지하는 경우, 수지 바니시에 사용되는 용제는 수지 조성물 중의 수지 성분에 대해서 양호한 용해성을 나타내는 것이 바람직하지만, 악영향을 미치지 않는 범위에서 빈용매를 사용해도 상관없다. 양호한 용해성을 나타내는 용제로는, 예를 들면 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로헥산온, 테트라히드로푸란, 디메틸포름아미드, 디메틸아세트아미드, 디메틸설폭사이드, 에틸렌글리콜, 셀로솔브계, 카르비톨계 등을 들 수 있다.
비대칭 프리프레그의 제2 수지층(103) 및 제4 수지층(107)의 두께는 통상 1㎛ 이상 15㎛ 이하, 제1 수지층(102) 및 제3 수지층(106)의 두께는 통상 2.3㎛ 이상 100㎛ 이하가 바람직하다.
여기서 수지층의 두께란, 섬유 기재층과 수지층의 계면으로부터 상기 수지층의 반대측 계면까지의 거리이며, 섬유 기재층에 함침되어 있는 수지를 포함하지 않는다.
또, 비대칭 프리프레그의 제2 수지층(103) 및 제4 수지층(107)의 두께 C2와 제1 수지층(102) 및 제3 수지층(106)의 두께 C1의 비(C2/C1)가 0.1＜C2/C1＜0.9의 범위인 것이 휨의 제어를 용이하게 하는 관점에서 바람직하다. 또한, 수지층의 두께는, 예를 들면 프리프레그의 경화 후의 단면을 광학 현미경으로 관찰함으로써 측정할 수 있다.
수지 바니시의 고형분은 특별히 한정되지 않지만, 40중량％ 이상 80중량％ 이하가 바람직하고, 50중량％ 이상 65중량％ 이하가 보다 바람직하다. 이것에 의해, 수지 바니시의 섬유 기재에 대한 함침성을 더욱 향상시킬 수 있다. 섬유 기재에 수지 조성물을 함침시켜, 소정 온도, 예를 들면 80℃ 이상 200℃ 이하 등에서 건조시킴으로써 프리프레그를 얻을 수 있다.
계속해서, 도 1로 돌아와 본 실시 형태에서의 적층판을 구성하는 재료에 대해서 상세하게 설명한다.
(섬유 기재층)
본 실시 형태에서의 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)에 사용되는 섬유 기재로는 특별히 한정되지 않지만, 유리 클로스(colth) 등의 유리 섬유 기재, 폴리벤조옥사졸 수지 섬유, 폴리아미드 수지 섬유, 방향족 폴리아미드 수지 섬유, 전방향족 폴리아미드 수지 섬유 등의 폴리아미드계 수지 섬유, 폴리에스테르 수지 섬유, 방향족 폴리에스테르 수지 섬유, 전방향족 폴리에스테르 수지 섬유 등의 폴리에스테르계 수지 섬유, 폴리이미드 수지 섬유, 불소 수지 섬유 등을 주성분으로 하여 구성되는 합성 섬유 기재, 크래프트지, 코튼 린터지, 린터와 크래프트 펄프의 혼초지 등을 주성분으로 하는 종이 기재 등의 유기 섬유 기재 등을 들 수 있다. 이들 중에서도, 강도, 흡수율의 점에서 유리 클로스가 특히 바람직하다. 또, 유리 클로스를 사용함으로써, 적층판의 열팽창 계수를 더욱 작게 할 수 있다.
본 실시 형태에서 사용되는 유리 섬유 기재로는 평량(1m2 당 섬유 기재의 중량)이 바람직하게는 4g/m2 이상 150g/m2 이하이고, 보다 바람직하게는 8g/m2 이상 110g/m2 이하이며, 보다 바람직하게는 12g/m2 이상 60g/m2 이하이고, 보다 바람직하게는 12g/m2 이상 30g/m2 이하이며, 특히 바람직하게는 12g/m2 이상 24g/m2 이하이다.
평량이 상기 상한값 이하이면, 섬유 기재 중의 수지 조성물의 함침성이 향상되어 스트랜드 보이드나 절연 신뢰성의 저하의 발생을 억제할 수 있다. 또 탄산 가스, UV, 엑시머 등의 레이저에 의한 스루홀의 형성을 용이하게 할 수 있다. 또, 평량이 상기 하한값 이상이면, 유리 섬유 기재나 적층판의 강도를 향상시킬 수 있다. 그 결과, 핸들링성이 향상되거나 프리프레그의 제작이 용이해지거나 기판의 휨의 저감 효과의 저하를 억제하거나 할 수 있다.
상기 유리 섬유 기재 중에서도, 선팽창 계수가 6ppm/℃ 이하인 유리 섬유 기재인 것이 바람직하고, 3.5ppm/℃ 이하인 유리 섬유 기재인 것이 보다 바람직하다. 이와 같은 선팽창 계수를 갖는 유리 섬유 기재를 사용함으로써, 본 실시 형태의 적층판의 휨을 더 억제할 수 있다.
또한 본 실시 형태에서 사용되는 섬유 기재는 영률(Young's modulus)이 바람직하게는 60GPa 이상 100GPa 이하이고, 보다 바람직하게는 65GPa 이상 92GPa 이하이며, 보다 바람직하게는 86GPa 이상 92GPa 이하이다. 이와 같은 영률을 갖는 유리 섬유 기재를 사용함으로써, 예를 들면 반도체 실장시의 리플로우 열에 의한 배선판의 변형을 효과적으로 억제할 수 있으므로, 전자 부품의 접속 신뢰성이 더욱 향상된다.
또, 본 실시 형태에서 사용되는 유리 섬유 기재는 바람직하게는 1MHz에서의 유전율이 3.8 이상 7.0 이하이고, 보다 바람직하게는 3.8 이상 6.8 이하이며, 보다 바람직하게는 3.8 이상 5.5 이하이다. 이와 같은 유전율을 갖는 유리 섬유 기재를 사용함으로써, 적층판의 유전율을 더욱 저감할 수 있어 고속 신호를 사용한 반도체 패키지에 매우 적합하다.
상기와 같은 선팽창 계수, 영률 및 유전율을 갖는 유리 섬유 기재로서, 예를 들면 E 유리, S 유리, NE 유리, T 유리, UN 유리 및 석영 유리 등이 매우 적합하게 사용된다.
적층판(100a)에서의 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)은 상기한 섬유 기재에 제1 수지층(102) 및 제2 수지층(103) 및 제3 수지층(106) 및 제4 수지층(107)을 구성하는 수지 조성물이 각각 함침되어 이루어지는 층이지만, 통상, 섬유 기재층의 두께는 섬유 기재의 두께라고 생각할 수 있다.
섬유 기재층의 두께는 특별히 한정되지 않지만, 바람직하게는 5㎛ 이상 100㎛ 이하이고, 보다 바람직하게는 10㎛ 이상 60㎛ 이하이며, 보다 바람직하게는 12㎛ 이상 35㎛ 이하이다. 이와 같은 두께를 갖는 섬유 기재를 사용함으로써, 프리프레그 제조시의 핸들링성이 더욱 향상되며, 특히 휨 저감 효과가 현저하다.
섬유 기재층의 두께가 상기 상한값 이하이면, 섬유 기재 중의 수지 조성물의 함침성이 향상되어, 스트랜드 보이드나 절연 신뢰성의 저하의 발생을 억제할 수 있다. 또 탄산 가스, UV, 엑시머 등의 레이저에 의한 스루홀의 형성을 용이하게 할 수 있다. 또, 섬유 기재층의 두께가 상기 하한값 이상이면, 섬유 기재나 프리프레그의 강도를 향상시킬 수 있다. 그 결과, 핸들링성이 향상되거나 프리프레그의 제작이 용이해지거나 기판의 휨의 저감 효과의 저하를 억제하거나 할 수 있다.
섬유 기재의 사용 매수는 1 매로 한정하지 않고, 얇은 섬유 기재를 복수 매 포개어 사용하는 것도 가능하다. 또한, 섬유 기재를 복수 매 포개어 사용하는 경우는 그 합계의 두께가 상기한 범위를 만족시키면 된다.
적층판(100a)에서의 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)은 동일해도 되고, 상이해도 된다.
적층판(100a)은 유리 섬유 기재 등의 섬유 기재에 수지 조성물을 함침시켜 이루어지는 섬유 기재층을 가짐으로써, 저선팽창율, 고탄성율이 뛰어나고, 박형의 다층 배선판, 상기 다층 배선판에 반도체 칩을 탑재한 반도체 패키지에 있어서, 휨이 적고, 내열성, 열충격성의 신뢰성이 뛰어난 것을 얻을 수 있다. 그 중에서도, 유리 섬유 기재에 수지 조성물을 함침시켜 이루어지는 섬유 기재층을 가짐으로써, 고강도, 저흡수, 저열팽창을 달성할 수 있다.
(수지 조성물)
섬유 기재에 함침시키는 수지 조성물로는 특별히 한정되지 않지만, 저선팽창율 및 고탄성율을 가지며, 열충격성의 신뢰성이 뛰어난 것인 것이 바람직하다. 수지 조성물은 열경화성 수지를 포함하고 있는 것이 바람직하다.
(열경화성 수지)
열경화성 수지로는 특별히 한정되지 않지만, 저선팽창율 및 고탄성율을 가지며, 열충격성의 신뢰성이 뛰어난 것인 것이 바람직하다.
또, 열경화성 수지의 유리 전이 온도는 바람직하게는 160℃ 이상 350℃ 이하이고, 보다 바람직하게는 180℃ 이상 300℃ 이하이다. 이와 같은 유리 전이 온도를 갖는 열경화성 수지를 사용함으로써, 납프리 납땜 리플로우 내열성이 더욱 향상되는 효과를 얻을 수 있다.
구체적인 열경화성 수지로서, 예를 들면 페놀 노볼락 수지, 크레졸 노볼락 수지, 비스페놀 A 노볼락 수지 등의 노볼락형 페놀 수지, 미변성 레졸 페놀 수지, 동유, 아마니유, 호두유 등으로 변성된 유변성 레졸 페놀 수지 등의 레졸형 페놀 수지 등의 페놀 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 M형 에폭시 수지, 비스페놀 P형 에폭시 수지, 비스페놀 Z형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 비페닐아랄킬형 에폭시 수지, 아릴알킬렌형 에폭시 수지, 나프탈렌형 에폭시 수지, 안트라센형 에폭시 수지, 페녹시형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노르보르넨형 에폭시 수지, 아다만탄형 에폭시 수지, 플루오렌형 에폭시 수지 등의 에폭시 수지, 우레아(요소) 수지, 멜라민 수지 등의 트리아진환을 갖는 수지, 불포화 폴리에스테르 수지, 비스말레이미드 수지, 폴리우레탄 수지, 디알릴 프탈레이트 수지, 실리콘 수지, 벤조옥사진환을 갖는 수지, 시아네이트 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 벤조시클로부텐 수지 등을 들 수 있다.
이들 중의 1 종류를 단독으로 사용해도 되고, 상이한 중량 평균 분자량을 갖는 2 종류 이상을 병용해도 되며, 1 종류 또는 2 종류 이상과 이들 프리폴리머를 병용해도 된다.
이들 중에서도, 특히 시아네이트 수지(시아네이트 수지의 프리폴리머를 포함한다)가 바람직하다. 시아네이트 수지를 사용함으로써, 적층판의 열팽창 계수를 작게 할 수 있다. 또한 시아네이트 수지는 전기 특성(저유전율, 저유전정접), 기계 강도 등도 뛰어나다.
시아네이트 수지는, 예를 들면 할로겐화 시안 화합물과 페놀류를 반응시킨 것이나, 필요에 따라서 가열 등의 방법으로 프리폴리머화한 것 등을 사용할 수 있다. 구체적으로는, 노볼락형 시아네이트 수지, 비스페놀 A형 시아네이트 수지, 비스페놀 E형 시아네이트 수지, 테트라메틸 비스페놀 F형 시아네이트 수지 등의 비스페놀형 시아네이트 수지, 나프톨 아랄킬형의 다가 나프톨류와 할로겐화 시안의 반응으로 얻어지는 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지, 비페닐 알킬형 시아네이트 수지 등을 들 수 있다. 이들 중에서도 노볼락형 시아네이트 수지가 바람직하다. 노볼락형 시아네이트 수지를 사용함으로써, 가교 밀도가 증가해 내열성이 향상된다. 따라서, 적층판의 난연성을 향상시킬 수 있다.
이 이유로는 노볼락형 시아네이트 수지는 경화 반응 후에 트리아진환을 형성하는 것을 들 수 있다. 또한 노볼락형 시아네이트 수지는 그 구조상 벤젠환의 비율이 높고, 탄화하기 쉽기 때문이라고 생각된다. 또, 적층판의 두께 0.6mm 이하로 했을 경우여도, 노볼락형 시아네이트 수지를 경화시켜 제작한 수지층을 포함하는 적층판은 뛰어난 강성을 갖는다. 이와 같은 적층판은 가열시에서의 강성이 뛰어나므로, 반도체 소자 실장시의 신뢰성도 뛰어나다.
노볼락형 시아네이트 수지로는, 예를 들면 하기 일반식(I)로 나타내는 것을 사용할 수 있다.
Figure 112013103070638-pct00001
일반식(I)로 나타내는 노볼락형 시아네이트 수지의 평균 반복 단위 n은 임의의 정수이다. n의 하한은 특별히 한정되지 않지만, 1 이상이 바람직하고, 2 이상이 보다 바람직하다. n이 상기 하한값 이상이면, 노볼락형 시아네이트 수지의 내열성이 향상되어 가열시에 저량체가 탈리, 휘발하는 것을 억제할 수 있다. 또, n의 상한은 특별히 한정되지 않지만, 10 이하가 바람직하고, 7 이하가 보다 바람직하다. n이 상기 상한값 이하이면, 용융 점도가 높아지는 것을 억제할 수 있어 수지층의 성형성이 저하되는 것을 억제할 수 있다.
또, 시아네이트 수지로는 하기 일반식(Ⅱ)로 나타내는 나프톨형 시아네이트 수지도 매우 적합하게 사용된다. 하기 일반식(Ⅱ)로 나타내는 나프톨형 시아네이트 수지는, 예를 들면, α-나프톨 혹은 β-나프톨 등의 나프톨류와 p-크실릴렌 글리콜, α,α'-디메톡시-p-크실렌, 1,4-디(2-히드록시-2-프로필) 벤젠 등의 반응에 의해 얻어지는 나프톨 아랄킬 수지와 시안산을 축합시켜 얻어지는 것이다. 일반식(Ⅱ)의 n은 10 이하인 것이 바람직하다. n이 10 이하인 경우, 수지 점도가 높아지지 않고, 섬유 기재에 대한 함침성이 양호하여 적층판으로서의 성능을 저하시키지 않는 경향이 있다. 또, 합성시에 분자 내 중합이 일어나기 어렵고, 수세시의 분액성이 향상되어, 수량(收量)의 저하를 방지할 수 있는 경향이 있다.
Figure 112013103070638-pct00002
(식 중, R은 수소 원자 또는 메틸기를 나타내고, n은 1 이상의 정수를 나타낸다.)
또, 시아네이트 수지로는 하기 일반식(Ⅲ)으로 나타내는 디시클로펜타디엔형 시아네이트 수지도 매우 적합하게 사용된다. 하기 일반식(Ⅲ)으로 나타내는 디시클로펜타디엔형 시아네이트 수지는 하기 일반식(Ⅲ)의 n이 0 이상 8 이하인 것이 바람직하다. n이 8 이하인 경우, 수지 점도가 높아지지 않아, 섬유 기재에 대한 함침성이 양호하여 적층판으로서의 성능의 저하를 방지할 수 있다. 또, 디시클로펜타디엔형 시아네이트 수지를 사용함으로써, 저흡습성 및 내약품성이 뛰어나다.
Figure 112013103070638-pct00003
(n은 0 이상 8 이하의 정수를 나타낸다.)
시아네이트 수지의 중량 평균 분자량(Mw)의 하한은 특별히 한정되지 않지만, Mw 500 이상이 바람직하고, Mw 600 이상이 보다 바람직하다. Mw가 상기 하한값 이상이면, 수지층을 제작했을 경우에 점착성의 발생을 억제할 수 있어 수지층끼리가 접촉했을 때 서로 부착하거나 수지의 전사가 생기거나 하는 것을 억제할 수 있다. 또, Mw의 상한은 특별히 한정되지 않지만, Mw 4,500 이하가 바람직하고, Mw 3,000 이하가 보다 바람직하다. 또, Mw가 상기 상한값 이하이면, 반응이 빨라지는 것을 억제할 수 있어 회로 기판으로 했을 경우에 성형 불량이 생기거나 층간 필 강도가 저하되거나 하는 것을 억제할 수 있다.
시아네이트 수지 등의 Mw는, 예를 들면 GPC(겔 투과 크로마토그래피, 표준 물질: 폴리스티렌 환산)으로 측정할 수 있다.
또, 시아네이트 수지는 1 종류를 단독으로 사용해도 되고, 상이한 Mw를 갖는 2 종류 이상을 병용해도 되며, 1 종류 또는 2 종류 이상과 이들 프리폴리머를 병용해도 된다.
수지 조성물 중에 포함되는 열경화성 수지의 함유량은 그 목적에 따라 적절히 조정되면 되고 특별히 한정되지 않지만, 수지 조성물 전체에 근거해 5질량％ 이상 90질량％ 이하가 바람직하고, 10질량％ 이상 80질량％ 이하가 보다 바람직하며, 20질량％ 이상 50질량％ 이하가 특히 바람직하다. 열경화성 수지의 함유량이 상기 하한값 이상이면, 핸들링성이 향상되어 수지층을 형성하는 것이 용이해진다. 열경화성 수지의 함유량이 상기 상한값 이하이면, 수지층의 강도나 난연성이 향상되거나 수지층의 선팽창 계수가 저하되어 적층판의 휨의 저감 효과가 향상되거나 하는 경우가 있다.
열경화성 수지로서 시아네이트 수지(특히 노볼락형 시아네이트 수지, 나프톨형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지)를 사용하는 것 외에, 에폭시 수지(실질적으로 할로겐 원자를 포함하지 않는다)를 사용해도 되고, 병용해도 된다. 에폭시 수지로는, 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 E형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 M형 에폭시 수지, 비스페놀 P형 에폭시 수지, 비스페놀 Z형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 크실릴렌형 에폭시 수지, 비페닐아랄킬형 에폭시 수지 등의 아릴알킬렌형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌 디올형 에폭시 수지, 2관능 내지 4관능 에폭시형 나프탈렌 수지, 나프틸렌 에테르형 에폭시 수지, 비나프틸형 에폭시 수지, 나프탈렌 아랄킬형 에폭시 수지 등의 나프탈렌형 에폭시 수지, 안트라센형 에폭시 수지, 페녹시형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 노르보르넨형 에폭시 수지, 아다만탄형 에폭시 수지, 플루오렌형 에폭시 수지 등을 들 수 있다.
에폭시 수지로서 이들 중의 1 종류를 단독으로 사용해도 되고, 상이한 중량 평균 분자량을 갖는 2 종류 이상을 병용해도 되며, 1 종류 또는 2 종류 이상과 이들 프리폴리머를 병용해도 된다.
이들 에폭시 수지 중에서도 특히 아릴알킬렌형 에폭시 수지가 바람직하다. 이것에 의해, 흡습 납땜 내열성 및 난연성을 더욱 향상시킬 수 있다.
아릴알킬렌형 에폭시 수지란, 반복 단위 중에 하나 이상의 아릴알킬렌기를 갖는 에폭시 수지를 말한다. 예를 들면 크실릴렌형 에폭시 수지, 비페닐디메틸렌형 에폭시 수지 등을 들 수 있다. 이들 중에서도 비페닐디메틸렌형 에폭시 수지가 바람직하다. 비페닐디메틸렌형 에폭시 수지는, 예를 들면 하기 일반식(Ⅳ)로 나타낼 수 있다.
Figure 112013103070638-pct00004
상기 일반식(Ⅳ)로 나타내는 비페닐디메틸렌형 에폭시 수지의 평균 반복 단위 n은 임의의 정수이다. n의 하한은 특별히 한정되지 않지만, 1 이상이 바람직하고, 2 이상이 보다 바람직하다. n이 상기 하한값 이상이면, 비페닐디메틸렌형 에폭시 수지의 결정화를 억제할 수 있어 범용 용매에 대한 용해성이 향상되기 때문에, 취급이 용이해진다. n의 상한은 특별히 한정되지 않지만, 10 이하가 바람직하고, 5 이하가 보다 바람직하다. n이 상기 상한값 이하이면, 수지의 유동성이 향상되어 성형 불량 등의 발생을 억제할 수 있다.
상기 이외의 에폭시 수지로는 축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지가 바람직하다. 이것에 의해, 내열성, 저열팽창성을 더욱 향상시킬 수 있다.
축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지는 나프탈렌, 안트라센, 페난트렌, 테트라센, 크리센, 피렌, 트리페닐렌 및 테트라펜, 그 외의 축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지이다. 축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지는 복수의 방향환이 규칙적으로 배열될 수 있기 때문에 저열팽창성이 뛰어나다. 또, 유리 전이 온도도 높기 때문에 내열성이 뛰어나다. 또한 반복 구조의 분자량이 크기 때문에 종래의 노볼락형 에폭시 수지에 비해 난연성이 뛰어나, 시아네이트 수지와 조합함으로써 시아네이트 수지의 약점의 취약성을 개선할 수 있다. 따라서, 시아네이트 수지와 병용해 사용함으로써, 유리 전이 온도가 더욱 높아지기 때문에 납프리 대응의 실장 신뢰성이 뛰어나다.
축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지는 페놀류 화합물과 포름알데히드류 화합물 및 축합환 방향족 탄화수소 화합물로부터 합성된 노볼락형 페놀 수지를 에폭시화한 것이다.
페놀류 화합물은 특별히 한정되지 않지만, 예를 들면 페놀, o-크레졸, m-크레졸, p-크레졸 등의 크레졸류, 2,3-크실레놀, 2,4-크실레놀, 2,5-크실레놀, 2,6-크실레놀, 3,4-크실레놀, 3,5-크실레놀 등의 크실레놀류, 2,3,5 트리메틸페놀 등의 트리메틸페놀류, o-에틸페놀, m-에틸페놀, p-에틸페놀 등의 에틸페놀류, 이소프로필페놀, 부틸페놀, t-부틸페놀 등의 알킬페놀류, o-페닐페놀, m-페닐페놀, p-페닐페놀, 카테콜, 1,5-디히드록시나프탈렌, 1,6-디히드록시나프탈렌, 2,7-디히드록시나프탈렌 등의 나프탈렌 디올류, 레조르신, 카테콜, 히드로퀴논, 피로갈롤, 플루오로글루신 등의 다가 페놀류, 알킬 레조르신, 알킬 카테콜, 알킬 히드로퀴논 등의 알킬 다가 페놀류 등을 들 수 있다. 이들 중, 비용면 및 분해 반응에 부여하는 효과로부터, 페놀이 바람직하다.
알데히드류 화합물은 특별히 한정되지 않지만, 예를 들면 포름알데히드, 파라포름알데히드, 트리옥산, 아세토알데히드, 프로피온알데히드, 폴리옥시메틸렌, 클로랄, 헥사메틸렌테트라민, 푸르푸랄, 글리옥살, n-부틸알데히드, 카프로알데히드, 알릴알데히드, 벤즈알데히드, 크로톤알데히드, 아크롤레인, 테트라옥시메틸렌, 페닐아세토알데히드, o-톨루알데히드, 살리실알데히드, 디히드록시벤즈알데히드, 트리히드록시벤즈알데히드, 4-히드록시-3-메톡시알데히드파라포름알데히드 등을 들 수 있다.
축합환 방향족 탄화수소 화합물은 특별히 한정되지 않지만, 예를 들면 메톡시나프탈렌, 부톡시나프탈렌 등의 나프탈렌 유도체, 메톡시안트라센 등의 안트라센 유도체, 메톡시페난트렌 등의 페난트렌 유도체, 그 외 테트라센 유도체, 크리센 유도체, 피렌 유도체, 트리페닐렌 유도체 및 테트라펜 유도체 등을 들 수 있다.
축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지는 특별히 한정되지 않지만, 예를 들면 메톡시나프탈렌 변성 오르토 크레졸 노볼락 에폭시 수지, 부톡시나프탈렌 변성 메타(파라) 크레졸 노볼락 에폭시 수지 및 메톡시나프탈렌 변성 노볼락 에폭시 수지 등을 들 수 있다. 이들 중에서도, 하기 식(V)로 나타내는 축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지가 바람직하다.
Figure 112013103070638-pct00005
(식 중, Ar은 축합환 방향족 탄화수소기이다. R은 서로 동일해도 상이해도 되고, 수소 원자, 탄소수 1 이상 10 이하의 탄화수소기 또는 할로겐 원소, 페닐기, 벤질기 등의 아릴기 및 글리시딜 에테르를 포함하는 유기기로부터 선택되는 기이다. n, p 및 q는 1 이상의 정수이며, 또 p, q의 값은 반복 단위마다 동일해도, 상이해도 된다.)
Figure 112013103070638-pct00006
(식(V) 중의 Ar은 식(Ⅵ) 중의 (Ar1)~(Ar4)로 나타내는 구조이다. 식(Ⅵ) 중의 R은 서로 동일해도 상이해도 되고, 수소 원자, 탄소수 1 이상 10 이하의 탄화수소기 또는 할로겐 원소, 페닐기, 벤질기 등의 아릴기 및 글리시딜 에테르를 포함하는 유기기로부터 선택되는 기이다.)
또한 상기 이외의 에폭시 수지로는 나프톨형 에폭시 수지, 나프탈렌 디올형 에폭시 수지, 2관능 내지 4관능 에폭시형 나프탈렌 수지, 나프틸렌 에테르형 에폭시 수지 등의 나프탈렌형 에폭시 수지가 바람직하다. 이것에 의해, 내열성, 저열팽창성을 더욱 향상시킬 수 있다. 또, 벤젠환에 비해 나프탈렌환의 π-π 스택킹 효과가 높기 때문에, 저열팽창성, 저열수축성 특히 뛰어나다. 또한, 다환 구조 때문에 강직 효과가 높고, 유리 전이 온도가 특히 높기 때문에, 리플로우 전후의 열수축 변화가 작다. 나프톨형 에폭시 수지로는, 예를 들면 하기 일반식(Ⅶ-1), 나프탈렌 디올형 에폭시 수지로는 하기 식(Ⅶ-2), 2관능 내지 4관능 에폭시형 나프탈렌 수지로는 하기 식(Ⅶ-3)(Ⅶ-4)(Ⅶ-5), 나프틸렌 에테르형 에폭시 수지로는, 예를 들면 하기 일반식(Ⅶ-6)으로 나타낼 수 있다.
Figure 112013103070638-pct00007
(n은 평균 1 이상 6 이하의 수를 나타내고, R은 글리시딜기 또는 탄소수 1 이상 10 이하의 탄화수소기를 나타낸다.)
Figure 112013103070638-pct00008
Figure 112013103070638-pct00009
Figure 112013103070638-pct00010
(식 중, R1은 수소 원자 또는 메틸기를 나타낸다. R2는 각각 독립적으로 수소 원자, 탄소 원자수 1~4의 알킬기, 아랄킬기, 나프탈렌기 또는 글리시딜 에테르기 함유 나프탈렌기를 나타낸다. o 및 m은 각각 0~2의 정수이고, 또한 o 또는 m 중 어느 한쪽은 1 이상이다.)
에폭시 수지의 함유량의 하한은 특별히 한정되지 않지만, 수지 조성물 전체에 있어서, 1질량％ 이상이 바람직하고, 2질량％ 이상이 보다 바람직하다. 함유량이 상기 하한값 이상이면, 시아네이트 수지의 반응성이 향상되어 얻어지는 제품의 내습성을 향상시킬 수 있다. 에폭시 수지의 함유량의 상한은 특별히 한정되지 않지만, 55질량％ 이하가 바람직하고, 40질량％ 이하가 보다 바람직하다. 함유량이 상기 상한값 이하이면, 내열성을 보다 향상시킬 수 있다.
에폭시 수지의 중량 평균 분자량(Mw)의 하한은 특별히 한정되지 않지만, Mw 500 이상이 바람직하고, Mw 800 이상이 보다 바람직하다. Mw가 상기 하한값 이상이면, 수지층에 점착성이 발생하는 것을 억제할 수 있다. Mw의 상한은 특별히 한정되지 않지만, Mw 20,000 이하가 바람직하고, Mw 15,000 이하가 보다 바람직하다. Mw가 상기 상한값 이하이면, 프리프레그 제작시, 섬유 기재에 대한 함침성이 향상되어, 보다 균일한 제품을 얻을 수 있다. 에폭시 수지의 Mw는, 예를 들면 GPC로 측정할 수 있다.
열경화성 수지로서 시아네이트 수지(특히 노볼락형 시아네이트 수지, 나프톨형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지)나 에폭시 수지(아릴알킬렌형 에폭시 수지, 특히 비페닐디메틸렌형 에폭시 수지, 축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지, 나프톨형 에폭시 수지)를 사용하는 경우, 페놀 수지를 사용하는 것이 더욱 바람직하다. 페놀 수지로는, 예를 들면 노볼락형 페놀 수지, 레졸형 페놀 수지, 아릴알킬렌형 페놀 수지 등을 들 수 있다. 페놀 수지로서 이들 중의 1 종류를 단독으로 사용해도 되고, 상이한 중량 평균 분자량을 갖는 2 종류 이상을 병용해도 되며, 1 종류 또는 2 종류 이상과 이들 프리폴리머를 병용해도 된다. 이들 중에서도, 특히 아릴알킬렌형 페놀 수지가 바람직하다. 이것에 의해, 흡습 납땜 내열성을 더욱 향상시킬 수 있다.
아릴알킬렌형 페놀 수지로는, 예를 들면 크실릴렌형 페놀 수지, 비페닐디메틸렌형 페놀 수지 등을 들 수 있다. 비페닐디메틸렌형 페놀 수지는, 예를 들면 하기 일반식(VⅢ)으로 나타낼 수 있다.
Figure 112013103070638-pct00011
상기 일반식(VⅢ)으로 나타내는 비페닐디메틸렌형 페놀 수지의 반복 단위 n은 임의의 정수이다. n의 하한은 특별히 한정되지 않지만, 1 이상이 바람직하고, 2 이상이 보다 바람직하다. n이 상기 하한값 이상이면, 내열성을 보다 향상시킬 수 있다. 또, 반복 단위 n의 상한은 특별히 한정되지 않지만, 12 이하가 바람직하고, 8 이하가 보다 바람직하다. n이 상기 상한값 이하이면, 다른 수지와의 상용성이 향상되어 작업성을 향상시킬 수 있다.
전술한 시아네이트 수지(특히 노볼락형 시아네이트 수지, 나프톨형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지)나 에폭시 수지(아릴알킬렌형 에폭시 수지, 특히 비페닐디메틸렌형 에폭시 수지, 축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지, 나프톨형 에폭시 수지)와 아릴알킬렌형 페놀 수지의 조합에 의해, 가교 밀도를 컨트롤해 반응성을 용이하게 제어할 수 있다.
페놀 수지의 함유량의 하한은 특별히 한정되지 않지만, 수지 조성물 전체에 있어서, 1질량％ 이상이 바람직하고, 5질량％ 이상이 보다 바람직하다. 페놀 수지의 함유량이 상기 하한값 이상이면, 내열성을 향상시킬 수 있다. 또, 페놀 수지의 함유량의 상한은 특별히 한정되지 않지만, 수지 조성물 전체에 있어서, 55질량％ 이하가 바람직하고, 40질량％ 이하가 보다 바람직하다. 페놀 수지의 함유량이 상기 상한값 이하이면, 저열팽창의 특성을 향상시킬 수 있다.
페놀 수지의 중량 평균 분자량(Mw)의 하한은 특별히 한정되지 않지만, Mw 400 이상이 바람직하고, 특히 Mw 500 이상이 바람직하다. Mw가 상기 하한값 이상이면, 수지층에 점착성이 발생하는 것을 억제할 수 있다. 또, 페놀 수지의 Mw의 상한은 특별히 한정되지 않지만, Mw 18,000 이하가 바람직하고, Mw 15,000 이하가 보다 바람직하다. Mw가 상기 상한값 이하이면 프리프레그의 제작시, 섬유 기재에 대한 함침성이 향상되어, 보다 균일한 제품을 얻을 수 있다. 페놀 수지의 Mw는, 예를 들면 GPC로 측정할 수 있다.
또한 시아네이트 수지(특히 노볼락형 시아네이트 수지, 나프톨형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지)와 페놀 수지(아릴알킬렌형 페놀 수지, 특히 비페닐디메틸렌형 페놀 수지)와 에폭시 수지(아릴알킬렌형 에폭시 수지, 특히 비페닐디메틸렌형 에폭시 수지, 축합환 방향족 탄화수소 구조를 갖는 노볼락형 에폭시 수지, 나프톨형 에폭시 수지)의 조합을 사용해 기판(특히 회로 기판)을 제작했을 경우, 특히 뛰어난 치수 안정성을 얻을 수 있다.
또, 수지 조성물은 무기 충전재를 포함하는 것이 바람직하다. 이것에 의해, 적층판을 박형화해도 보다 한층 뛰어난 강도를 부여할 수 있다. 또한 적층판의 저열팽창화를 보다 한층 향상시킬 수 있다.
(무기 충전재)
무기 충전재로는, 예를 들면 탈크, 소성 클레이, 미소성 클레이, 운모, 유리 등의 규산염, 산화 티탄, 알루미나, 베마이트, 실리카, 용융 실리카 등의 산화물, 탄산칼슘, 탄산마그네슘, 하이드로탈사이트 등의 탄산염, 수산화 알루미늄, 수산화 마그네슘, 수산화 칼슘 등의 수산화물, 황산 바륨, 황산 칼슘, 아황산 칼슘 등의 황산염 또는 아황산염, 붕산 아연, 메타 붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨 등의 붕산염, 질화 알루미늄, 질화 붕소, 질화 규소, 질화 탄소 등의 질화물, 티탄산 스트론튬, 티탄산 바륨 등의 티탄산염 등을 들 수 있다.
무기 충전재로서 이들 중의 1 종류를 단독으로 사용해도 되고, 2 종류 이상을 병용해도 된다. 이들 중에서도, 특히 실리카가 바람직하고, 용융 실리카가 저열팽창성이 뛰어난 점에서 바람직하다. 용융 실리카의 형상에는 파쇄상 및 구상이 있다. 무기 충전재의 고충전화와 섬유 기재에 대한 함침성을 확보하기 위해서는 수지 조성물의 용융 점도를 내리기 위해 구상 실리카를 사용하는 등, 그 목적에 맞춘 사용 방법을 채용할 수 있다.
무기 충전재의 평균 입자 지름의 하한은 특별히 한정되지 않지만, 0.01㎛ 이상이 바람직하고, 0.1㎛ 이상이 보다 바람직하다. 무기 충전재의 입경이 상기 하한값 이상이면, 바니시의 점도가 높아지는 것을 억제할 수 있어 프리프레그 제작시의 작업성을 향상시킬 수 있다. 또, 평균 입자 지름의 상한은 특별히 한정되지 않지만, 5.0㎛ 이하가 바람직하고, 2.0㎛ 이하가 보다 바람직하다. 무기 충전재의 입경이 상기 상한값 이하이면, 바니시 중에서 충전제의 침강 등의 현상을 억제할 수 있어 보다 균일한 수지층을 얻을 수 있다. 또, 내층 기판의 도체 회로는 L/S가 20/20㎛를 밑돌 때, 배선 간의 절연성에 영향을 부여하는 것을 억제할 수 있다.
무기 충전재의 평균 입자 지름은, 예를 들면 레이저 회절식 입도 분포 측정 장치(HORIBA 제, LA-500)에 의해, 입자의 입도 분포를 체적 기준으로 측정해, 그 메디안 직경(D50)을 평균 입자 지름으로 한다.
또 무기 충전재는 특별히 한정되지 않지만, 평균 입자 지름이 단분산인 무기 충전재를 사용해도 되고, 평균 입자 지름이 다분산인 무기 충전재를 사용해도 된다. 또한 평균 입자 지름이 단분산 및/또는 다분산의 무기 충전재를 1 종류 또는 2 종류 이상으로 병용해도 된다.
무기 충전재는 평균 입자 지름 5.0㎛ 이하의 구상 실리카가 바람직하고, 평균 입자 지름 0.01㎛ 이상 2.0㎛ 이하의 구상 실리카가 보다 바람직하다. 이것에 의해, 무기 충전제의 충전성을 더욱 향상시킬 수 있다.
무기 충전재의 함유량은 특별히 한정되지 않지만, 수지 조성물 전체에 근거해 20중량％ 이상 80중량％ 이하가 바람직하고, 30중량％ 이상 75중량％ 이하가 보다 바람직하다. 함유량이 상기 범위 내이면, 특히 저열팽창, 저흡수할 수 있다.
또, 본 실시 형태에 사용하는 수지 조성물은 고무 성분도 배합할 수 있고, 예를 들면 고무 입자를 사용할 수 있다. 고무 입자의 바람직한 예로는, 코어 쉘형 고무 입자, 가교 아크릴로니트릴 부타디엔 고무 입자, 가교 스티렌 부타디엔 고무 입자, 아크릴 고무 입자, 실리콘 입자 등을 들 수 있다.
코어 쉘형 고무 입자는 코어층과 쉘층을 갖는 고무 입자이다. 예를 들면, 외층의 쉘층이 유리상 폴리머로 구성되고 내층의 코어층이 고무상 폴리머로 구성되는 2층 구조, 또는 외층의 쉘층이 유리상 폴리머로 구성되고 중간층이 고무상 폴리머로 구성되며 코어층이 유리상 폴리머로 구성되는 3층 구조의 것 등을 들 수 있다.
유리상 폴리머층은, 예를 들면 메타크릴산 메틸의 중합물 등으로 구성되고, 고무상 폴리머층은, 예를 들면 부틸 아크릴레이트 중합물(부틸 고무) 등으로 구성된다. 코어 쉘형 고무 입자의 구체적인 예로는, 스타피로이드 AC3832, AC3816N(상품명, 간츠 화성사 제), 메타블렌 KW-4426(상품명, 미츠비시 레이온사 제)을 들 수 있다. 가교 아크릴로니트릴 부타디엔 고무(NBR) 입자의 구체적인 예로는 XER-91(평균 입자 지름 0.5㎛, JSR사 제) 등을 들 수 있다.
가교 스티렌 부타디엔 고무(SBR) 입자의 구체적인 예로는, XSK-500(평균 입자 지름 0.5㎛, JSR사 제) 등을 들 수 있다. 아크릴 고무 입자의 구체적인 예로는, 메타블렌 W300A(평균 입자 지름 0.1㎛), W450A(평균 입자 지름 0.2㎛)(미츠비시 레이온사 제) 등을 들 수 있다.
실리콘 입자는 오가노폴리실록산으로 형성된 고무 탄성 미립자이면 특별히 한정되지 않고, 예를 들면 실리콘 고무(오가노폴리실록산 가교 엘라스토머) 그 자체로 이루어진 미립자 및 2차원 가교 주체의 실리콘으로 이루어진 코어부를 3차원 가교형 주체의 실리콘으로 피복한 코어 쉘 구조 입자 등을 들 수 있다. 실리콘 고무 미립자로는 KMP-605, KMP-600, KMP-597, KMP-594(신에츠 화학사 제), 트레필E-500, 트레필E-600(토레이·다우 코닝사 제) 등의 시판품을 사용할 수 있다.
고무 입자의 함유량은 특별히 한정되지 않지만, 상기한 무기 충전재를 합해서 수지 조성물 전체에 근거해 20중량％ 이상 80중량％ 이하가 바람직하고, 30중량％ 이상 75중량％ 이하가 보다 바람직하다. 함유량이 범위 내이면, 특히 저흡수로 할 수 있다.
(그 외의 첨가제)
이 외에 필요에 따라서, 수지 조성물에는 커플링제, 경화촉진제, 경화제, 열가소성 수지, 유기 충전재 등의 첨가제를 적절히 배합할 수 있다. 본 실시 형태에서 사용되는 수지 조성물은 상기 성분을 유기용제 등에 의해 용해 및/또는 분산시킨 액상 형태로 매우 적합하게 사용할 수 있다.
커플링제의 사용에 의해, 열경화성 수지와 무기 충전재의 계면의 습윤성이 향상되어, 섬유 기재에 대해서 수지 조성물을 균일하게 정착시킬 수 있다. 따라서, 커플링제를 사용하는 것은 바람직하고, 내열성, 특히 흡습 후의 납땜 내열성을 개량할 수 있다.
커플링제로는 커플링제로서 통상 사용되는 것이면 사용할 수 있지만, 구체적으로는 에폭시실란 커플링제, 양이온성 실란 커플링제, 아미노실란 커플링제, 티타네이트계 커플링제 및 실리콘 오일형 커플링제 중에서 선택되는 1종 이상의 커플링제를 사용하는 것이 바람직하다. 이것에 의해, 무기 충전재의 계면과의 습윤성을 높게 할 수 있어 그것에 의해 내열성을 보다 향상시킬 수 있다.
커플링제의 첨가량의 하한은 충전재의 비표면적에 의존하므로 특별히 한정되지 않지만, 충전재 100질량부에 대해서 0.05질량부 이상이 바람직하고, 0.1질량부 이상이 보다 바람직하다. 커플링제의 함유량이 상기 하한값 이상이면, 충전재를 충분히 피복할 수 있어 내열성을 향상시킬 수 있다. 또, 첨가량의 상한은 특별히 한정되지 않지만, 3질량부 이하가 바람직하고, 2질량부 이하가 보다 바람직하다. 함유량이 상기 상한값 이하이면, 반응에 영향을 부여하는 것을 억제할 수 있어 휨 강도 등의 저하를 억제할 수 있다.
경화촉진제로는 공지된 것을 사용할 수 있다. 예를 들면 나프텐산 아연, 나프텐산 코발트, 옥틸산 주석, 옥틸산 코발트, 비스아세틸아세토네이트코발트(Ⅱ), 트리스아세틸아세토네이트코발트(Ⅲ) 등의 유기 금속염, 트리에틸아민, 트리부틸아민, 디아자비시클로[2,2,2]옥탄 등의 3급 아민류, 2-페닐-4-메틸이미다졸, 2-에틸-4-에틸이미다졸, 2-페닐-4-에틸이미다졸, 2-페닐-4-메틸-5-히드록시이미다졸, 2-페닐-4,5-디히드록시이미다졸 등의 이미다졸류, 페놀, 비스페놀 A, 노닐페놀 등의 페놀 화합물, 아세트산, 벤조산, 살리실산, 파라톨루엔설폰산 등의 유기산 등, 오늄염 화합물 등, 또는 이 혼합물을 들 수 있다. 경화촉진제로서 이들 중의 유도체도 포함해 1 종류를 단독으로 사용해도 되고, 이들 유도체도 포함해 2 종류 이상을 병용해도 된다.
오늄염 화합물은 특별히 한정되지 않지만, 예를 들면 하기 일반식(Ⅸ)로 나타내는 오늄염 화합물을 사용할 수 있다.
Figure 112013103070638-pct00012
(식 중, P는 인 원자, R1, R2, R3 및 R4는 각각 치환 혹은 비치환의 방향환 또는 복소환을 갖는 유기기, 혹은 치환 혹은 비치환의 지방족기를 나타내고, 서로 동일해도 상이해도 된다. A-는 분자 외에 방출할 수 있는 프로톤을 적어도 1개 이상 분자 내에 갖는 n(n≥1)가의 프로톤 공여체의 음이온, 또는 그 착음이온을 나타낸다.)
경화촉진제의 함유량은 특별히 한정되지 않지만, 수지 조성물 전체의 0.01중량％ 이상 5중량％ 이하가 바람직하고, 0.1중량％ 이상 2중량％ 이하가 보다 바람직하다. 함유량이 상기 하한값 이상이면, 경화를 촉진하는 효과를 충분히 발휘할 수 있다. 함유량이 상기 상한값 이하이면 프리프레그의 보존성을 보다 향상시킬 수 있다.
본 실시 형태에서의 수지 조성물은 페녹시 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리페닐렌옥사이드 수지, 폴리에테르설폰 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리스티렌 수지 등의 열가소성 수지, 스티렌-부타디엔 공중합체, 스티렌-이소프렌 공중합체 등의 폴리스티렌계 열가소성 엘라스토머, 폴리올레핀계 열가소성 엘라스토머, 폴리아미드계 엘라스토머, 폴리에스테르계 엘라스토머 등의 열가소성 엘라스토머, 폴리부타디엔, 에폭시 변성 폴리부타디엔, 아크릴 변성 폴리부타디엔, 메타크릴 변성 폴리부타디엔 등의 디엔계 엘라스토머를 추가로 병용해도 된다.
페녹시 수지로는, 예를 들면 비스페놀 골격을 갖는 페녹시 수지, 나프탈렌 골격을 갖는 페녹시 수지, 안트라센 골격을 갖는 페녹시 수지, 비페닐 골격을 갖는 페녹시 수지 등을 들 수 있다. 또, 이들 골격을 복수 종 가진 구조의 페녹시 수지를 사용할 수도 있다.
이들 중에서도, 페녹시 수지에는 비페닐 골격 및 비스페놀 S 골격을 갖는 페녹시 수지를 사용하는 것이 바람직하다. 비페닐 골격이 갖는 강직성에 의해, 페녹시 수지의 유리 전이 온도를 높게 할 수 있는 것과 함께, 비스페놀 S 골격의 존재에 의해, 페녹시 수지와 금속의 밀착성을 향상시킬 수 있다. 그 결과, 적층판의 내열성의 향상을 도모할 수 있는 것과 함께, 회로 기판을 제조할 때에 적층판에 대한 배선층의 밀착성을 향상시킬 수 있다. 또, 페녹시 수지에는 비스페놀 A 골격 및 비스페놀 F 골격을 갖는 페녹시 수지를 사용하는 것도 바람직하다. 이것에 의해, 회로 기판의 제조시에 배선층의 적층판에 대한 밀착성을 더욱 향상시킬 수 있다.
또, 하기 일반식(X)으로 나타내는 비스페놀아세토페논 구조를 갖는 페녹시 수지를 사용하는 것도 바람직하다.
Figure 112013103070638-pct00013
(식 중, R1은 서로 동일해도 상이해도 되고, 수소 원자, 탄소수 1 이상 10 이하의 탄화수소기 또는 할로겐 원소로부터 선택되는 기이며, R2는 수소 원자, 탄소수 1 이상 10 이하의 탄화수소기 또는 할로겐 원소로부터 선택되는 기이고, R3은 수소 원자 또는 탄소수 1 이상 10 이하의 탄화수소기이며, m은 0 이상 5 이하의 정수이다.)
비스페놀아세토페논 구조를 포함하는 페녹시 수지는 부피가 큰 구조를 가지고 있기 때문에, 용제 용해성이나, 배합하는 열경화성 수지 성분과의 상용성이 뛰어나다. 또, 저조도로 균일한 조면을 형성할 수 있기 때문에 미세 배선 형성성이 뛰어나다.
비스페놀아세토페논 구조를 갖는 페녹시 수지는 에폭시 수지와 페놀 수지를 촉매로 고분자량화시키는 방법 등의 공지된 방법으로 합성할 수 있다.
비스페놀아세토페논 구조를 갖는 페녹시 수지는 일반식(X)의 비스페놀아세토페논 구조 이외의 구조가 포함되어 있어도 되고, 그 구조는 특별히 한정되지 않지만, 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 비페닐형, 페놀 노볼락형, 크레졸 노볼락형의 구조 등을 들 수 있다. 그 중에서도, 비페닐형의 구조를 포함하는 것이 유리 전이 온도가 높아 바람직하다.
비스페놀아세토페논 구조를 포함하는 페녹시 수지 중의 일반식(X)의 비스페놀아세토페논 구조의 함유량은 특별히 한정되지 않지만, 바람직하게는 5몰％ 이상 95몰％ 이하이고, 보다 바람직하게는 10몰％ 이상 85몰％ 이하이며, 보다 바람직하게는 15몰％ 이상 75몰％ 이하이다. 함유량이 상기 하한값 이상이면, 내열성, 내습 신뢰성을 향상시키는 효과를 충분히 발휘시킬 수 있다. 또, 함유량이 상기 상한값 이하이면, 용제 용해성을 향상시킬 수 있다.
페녹시 수지의 중량 평균 분자량(Mw)은 특별히 한정되지 않지만, Mw 5,000 이상 100,000 이하가 바람직하고, 10,000 이상 70,000 이하가 보다 바람직하며, 20,000 이상 50,000 이하가 더욱 바람직하다. Mw가 상기 상한값 이하이면, 다른 수지와의 상용성이나 용제에 대한 용해성을 향상시킬 수 있다. 상기 하한값 이상이면, 제막성이 향상되어 회로 기판의 제조에 사용하는 경우에 결함이 발생하는 것을 억제할 수 있다.
페녹시 수지의 함유량은 특별히 한정되지 않지만, 충전재를 제외한 수지 조성물의 0.5질량％ 이상 40질량％ 이하가 바람직하고, 1질량％ 이상 20질량％ 이하가 보다 바람직하다. 함유량이 상기 하한값 이상이면 절연 수지층의 기계 강도의 저하나, 도체 회로와의 도금 밀착성의 저하를 억제할 수 있다. 상기 상한값 이하이면, 절연층의 열팽창율의 증가를 억제할 수 있어 내열성을 저하시킬 수 있다.
수지 조성물에는 필요에 따라서, 안료, 염료, 소포제, 레벨링제, 자외선 흡수제, 발포제, 산화 방지제, 난연제, 이온 포착제 등의 상기 성분 이외의 첨가물을 첨가해도 된다.
안료로는 카올린, 합성 산화철 적, 카드뮴 황, 니켈 티탄 황, 스트론튬 황, 함수산화 크롬, 산화 크롬, 알루미늄산 코발트, 합성 울트라마린 청 등의 무기 안료, 프탈로시아닌 등의 다환 안료, 아조 안료 등을 들 수 있다.
염료로는 이소인돌리논, 이소인돌린, 퀴노프탈론, 크산텐, 디케토피로로피롤, 페릴렌, 페리논, 안트라퀴논, 인디고이드, 옥사진, 퀴나크리돈, 벤조이미다졸론, 비오란트론, 프탈로시아닌, 아조메틴 등을 들 수 있다.
(금속박 부착 적층판)
계속해서, 본 실시 형태에서의 금속박 부착 적층판(200)에 대해서 설명한다.
본 실시 형태에서의 적층판(100a)은 도 4에 나타내는 바와 같이, 적어도 한쪽 면에 금속박(201)이 형성된 금속박 부착 적층판(200)으로 해도 된다.
금속박의 두께는 바람직하게는 1㎛ 이상 18㎛ 이하이다. 보다 바람직하게는 2㎛ 이상 12㎛ 이하이다. 금속박(201)의 두께가 상기 범위 내이면, 미세 패턴이 형성 가능하고 적층판을 박형화할 수 있다.
금속박(201)을 구성하는 금속으로는, 예를 들면 동 및 동계 합금, 알루미늄 및 알루미늄계 합금, 은 및 은계 합금, 금 및 금계 합금, 아연 및 아연계 합금, 니켈 및 니켈계 합금, 주석 및 주석계 합금, 철 및 철계 합금, 코바르(상표명), 42아로이, 인바 또는 슈퍼 인바 등의 Fe-Ni계의 합금, W 또는 Mo 등을 들 수 있다. 또, 캐리어 부착 전해 동박 등도 사용할 수 있다.
또, 금속박(201) 대신에, 본 실시 형태에서의 적층판(100a)의 적어도 한쪽 면에 필름을 적층해도 된다. 필름으로는, 예를 들면 폴리에틸렌, 폴리프로필렌, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리이미드, 불소계 수지 등을 들 수 있다.
금속박 부착 적층판(200)의 제조 방법으로는, 예를 들면 다음과 같다. 2개의 프리프레그를 적층해 얻어지는 적층판의 경우, 적층한 제1 프리프레그 및 제2 프리프레그의 외측의 상하 양면 또는 한쪽 면에 금속박을 포개어 라미네이터 장치나 베크렐 장치를 사용해 고진공 조건 하에서 이들을 접합한다. 혹은 그대로 제1 프리프레그 및 제2 프리프레그의 외측의 상하 양면 또는 한면에 금속박을 포갠다.
그 다음에, 프리프레그와 금속박 등을 포갠 것을 진공 프레스기로 가열, 가압하든가 혹은 건조기로 가열함으로써 적층판을 얻을 수 있다.
(빌드업층 부착 적층판)
계속해서, 본 실시 형태에서의 빌드업층 부착 적층판(300)에 대해서 설명한다.
적층판(100a)은 도 5에 나타내는 바와 같이, 상기 적층판의 적어도 한쪽 면(110)의 상부에 제5 섬유 기재층(301)과 수지층을 구비하는 빌드업층(303)이 추가로 형성되어 있어도 된다. 여기서, 제5 섬유 기재층(301)은 포함하지 않아도 상관없지만, 제5 섬유 기재층(301)을 포함하면 빌드업층 부착 적층판(300)의 휨의 방지 효과가 높아진다.
또, 이 때, 빌드업층 부착 적층판(300)의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 6에 나타내는 바와 같이, 적층 방향에 있어서, 한쪽 면(110)과 제5 섬유 기재층(301)의 중심선(A5)의 거리를 D6으로 하고, 빌드업층의 표면(310)과 제5 섬유 기재층의 중심선(A5)의 거리를 D7로 했을 때, D6＞D7의 조건을 만족하도록 빌드업층(303)이 적층되는 것이 바람직하다.
빌드업층(303)의 적층 방법으로는 특별히 한정되지 않지만, 적층판(100a)의 적층 방법과 동일한 방법이어도 되고, 다른 방법이어도 된다.
빌드업층(303)에 사용되는 재료는 특별히 한정되지 않지만, 적층판(100a)에 사용되는 재료를 적절히 사용해도 되고, 다른 재료를 사용해도 된다.
또, 빌드업층(303)의 제조 방법은 특별히 한정되지 않지만, 본 실시 형태에서의 제1 프리프레그(104) 또는 제2 프리프레그(108)와 동일한 제조 방법이어도 되고, 다른 제조 방법이어도 된다.
(회로 기판)
계속해서, 본 실시 형태에서의 회로 기판(400)에 대해서 설명한다.
적층판(100a)은 도 7에 나타내는 회로 기판(400)에 사용할 수 있다. 회로 기판(400)의 제조 방법으로는 특별히 한정되지 않지만, 예를 들면 다음과 같은 방법이 있다.
상기한 방법으로 형성한 금속박 부착 적층판(200)에 층간 접속용의 스루홀(405)을 형성해 서브트랙티브 공법, 세미애디티브 공법 등에 의해 배선층(401)을 제작한다. 그 후, 임의의 빌드업층(303)을 적층하고 애디티브 공법에 의해 층간 접속 및 회로 형성하는 공정을 반복해 회로 기판(400)을 제조한다. 여기서, 일부 혹은 모든 빌드업층은 섬유 기재층을 포함해도 상관없고, 포함하지 않아도 상관없다.
(솔더 레지스트층 부착 회로 기판)
계속해서, 본 실시 형태에서의 솔더 레지스트층 부착 회로 기판(500)에 대해서 설명한다.
회로 기판(400)은 도 8에 나타내는 바와 같이, 상기 회로 기판의 적어도 한쪽 면(110)(빌드업층이 형성되는 경우는 빌드업층의 표면(310))에 제6 섬유 기재층(501)과 수지층을 구비하는 솔더 레지스트층(503)이 더 형성되어 있어도 된다. 여기서, 제6 섬유 기재층(501)은 포함하지 않아도 상관없지만, 제6 섬유 기재층(501)을 포함하면 솔더 레지스트층 부착 회로 기판(500)의 휨의 방지 효과가 높아진다.
또, 이 때, 솔더 레지스트층 부착 회로 기판(500)의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 9에 나타내는 바와 같이, 적층 방향에 있어서, 한쪽 면(110)(빌드업층이 형성되는 경우는 빌드업층의 표면(310))과 제6 섬유 기재층(501)의 중심선(A6)의 거리를 D8로 하고, 솔더 레지스트층의 표면(510)과 제6 섬유 기재층(501)의 중심선(A6)의 거리를 D9로 했을 때, D8＞D9의 조건을 만족하도록 솔더 레지스트층(503)이 적층되는 것이 바람직하다.
솔더 레지스트층(503)의 적층 방법으로는 특별히 한정되지 않지만, 본 실시 형태에서의 적층판(100a) 또는 빌드업층(303)의 적층 방법과 동일한 방법이어도 되고, 다른 방법이어도 된다.
솔더 레지스트층(503)에 사용되는 재료는 특별히 한정되지 않지만, 본 실시 형태에서의 적층판(100a) 또는 빌드업층(303)에 사용되는 재료를 적절히 사용해도 되고, 다른 재료를 사용해도 된다.
또, 솔더 레지스트층(503)의 제작 방법은 특별히 한정되지 않지만, 본 실시 형태에서의 제1 프리프레그(104), 제2 프리프레그(108), 또는 빌드업층(303)과 동일한 제작 방법이어도 되고, 다른 제작 방법이어도 된다.
(반도체 패키지)
또한 본 실시 형태에서의 회로 기판(500)에 반도체 소자(601)를 탑재함으로써, 도 10에 나타내는 반도체 패키지(600)를 제조할 수 있다. 본 실시 형태에서의 반도체 패키지(600)는 특별히 한정되지 않지만, 예를 들면 회로 가공된 금속박 부착 적층판(100a), 빌드업층(303), 솔더 레지스트층(503) 및 반도체 소자(601)를 갖는 것이다.
반도체 패키지(600)의 제조 방법으로는 특별히 한정되지 않지만, 예를 들면 다음과 같은 방법이 있다. 반도체 소자(601)를 솔더 레지스트층(503)을 갖는 회로 가공된 적층판(100a)의 상부에 탑재한다. 이 때, 반도체 소자(601)와 배선층(401)을 비아 홀(403)에 있어서 범프(603)에서 접합한다. 그 후, 언더 필(605)에 의해서 언더 필링한다. 이와 같이 하여, 반도체 패키지를 얻을 수 있다.
이상에서 설명한 것처럼, 본 실시 형태에 의하면, 휨이 저감된 적층판(100a)이 제공된다. 특히, 두께가 얇은 적층판으로 했을 경우에도, 휨의 발생을 효과적으로 억제할 수 있다. 그리고, 적층판(100a)을 사용한 회로 기판은 휨, 치수 안정성 등의 기계적 특성, 성형성이 뛰어난 것이다. 따라서, 적층판(100a)은 고밀도화, 고다층화가 요구되는 프린트 배선판 등, 신뢰성이 요구되는 용도에 매우 적합하게 사용할 수 있다.
적층판(100a)은 상술한 회로 가공 및 이후의 각 프로세스에서도 휨의 발생이 저감된다. 따라서, 본 실시 형태에서의 반도체 패키지(600)는 휨 및 크랙이 발생하기 어렵고, 박형화가 가능하다.
또, 도 11~도 16에 나타내는 바와 같이, 제1 프리프레그(104)와 제2 프리프레그(108)의 사이에 섬유 기재층과 수지층을 구비하는 복수의 프리프레그가 적층되어 있어도 된다.
이하의 실시 형태에서는 실시 형태(A)와 상이한 점을 중심으로 설명한다.
＜실시 형태(B)＞
이하, 실시 형태(B)에 대해서 설명한다.
실시 형태(B)에서는 적층판에 포함되는 섬유 기재층의 수 n이 3이다. 본 실시 형태에 의하면, 실시 형태(A)와 동일한 효과를 얻을 수 있다. 또한 섬유 기재층의 수 n이 실시 형태(A) 보다 많기 때문에 더 뛰어난 기계적 강도를 얻을 수 있다.
또한, 섬유 기재층의 수가 3일 때는 제2 섬유 기재층(101a) 및 제4 섬유 기재층(105a)은 동일한 섬유 기재층을 나타낸다. 따라서, 이후는 제1 섬유 기재층(101), 제2 섬유 기재층(101a) 및 제3 섬유 기재층(105)을 사용해 설명한다.
도 11은 본 실시 형태에서의 적층판(100b)의 구성을 나타내는 단면도이다.
적층판(100b)은 제1 섬유 기재층(101), 제1 수지층(102) 및 제2 수지층(103)을 구비하는 제1 프리프레그(104)와, 제2 섬유 기재층(101a), 제5 수지층(701) 및 제6 수지층(702)을 구비하는 제3 프리프레그(703)와, 제3 섬유 기재층(105), 제3 수지층(106) 및 제4 수지층(107)을 구비하는 제2 프리프레그(108)가 이 순서대로 적층되어 이루어지고, 또한 적층 방향에 있어서, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 외측에 배치되도록 적층되어 있다.
이 때 「외측에 배치된다」란, 도 11에 나타내는 바와 같이, 제1 섬유 기재층(101)의 중심선(A1)과 제1 섬유 기재층(101)에 인접하는 제2 섬유 기재층(101a)의 중심선(A3)의 거리를 D1로 하고, 제3 섬유 기재층(105)의 중심선(A2)과 중심선(A3)의 거리를 D2로 했을 때, D3/3＜D1 및 D3/3＜D2의 조건을 모두 만족하도록 배치되는 것을 의미한다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 D4＜D1 및 D5＜D2의 조건을 더 만족하도록 배치되는 것이 바람직하다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 11에 나타내는 바와 같이, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 적층판의 중심선(B1)에 대해서, 각각 대칭으로 배치되는 것이 바람직하고, 제2 섬유 기재층(101a)이 적층판의 중심선(B1) 위에 배치되는 것을 더 만족하는 것이 보다 바람직하다.
(적층판의 제조 방법)
본 실시 형태에서의 적층판(100b)의 제조 방법에 대해서 설명한다. 도 12(a)~도 12(d)는 본 실시 형태에서의 적층판의 제조 공정을 나타내는 단면도이다.
처음에, 제1 섬유 기재층(101), 제1 수지층(102) 및 제2 수지층(103)을 구비하는 제1 프리프레그(104)와, 제2 섬유 기재층(101a), 제5 수지층(701) 및 제6 수지층(702)을 구비하는 제3 프리프레그(703)와, 제3 섬유 기재층(105), 제3 수지층(106) 및 제4 수지층(107)을 구비하는 제2 프리프레그(108)를 준비한다.
이 때, 제3 프리프레그(703)는 제5 수지층(701) 및 제6 수지층(702)의 두께가 동일하고, 두께 방향에 대해서, 제2 섬유 기재층(101a)이 제3 프리프레그(703)의 중심선(B2) 위에 배치되도록 형성되어 있다. 이하, 섬유 기재가 프리프레그의 중심선 위에 배치되는 프리프레그를 대칭 프리프레그라고 부른다. 대칭 프리프레그의 제5 수지층(701) 및 제6 수지층(702)의 두께는 통상 1㎛ 이상 100㎛ 이하이다.
다음에, 도 12(a)에 나타낸 것처럼, 프리프레그의 적층 방향에 있어서, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 외측에 배치되도록, 제1 프리프레그(104), 제3 프리프레그(703) 및 제2 프리프레그(108)를 이 순서대로 포개어 겹친다.
이 때 「외측에 배치된다」란, 도 11에 나타내는 바와 같이, 제1 섬유 기재층(101)의 중심선(A1)과 제1 섬유 기재층(101)에 인접하는 제2 섬유 기재층(101a)의 중심선(A3)의 거리를 D1로 하고, 제3 섬유 기재층(105)의 중심선(A2)와 (A3)의 거리를 D2로 했을 때, D3/3＜D1 및 D3/3＜D2의 조건을 모두 만족하도록 배치되는 것을 의미한다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 11에 나타내는 바와 같이, D4＜D1 및 D5＜D2의 조건을 더 만족하도록 배치되는 것이 바람직하다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 11에 나타내는 바와 같이, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 적층판의 중심선(B1)에 대해서, 대칭으로 배치되는 것이 바람직하고, 제2 섬유 기재층(101a)이 적층판의 중심선(B1) 위에 배치되는 것을 더 만족하는 것이 보다 바람직하다.
또한, 적층 방법으로는 특별히 한정되지 않지만, 예를 들면 실시 형태(A)와 동일한 방법을 사용할 수 있다.
마지막으로, 상기와 같이 포개어 겹친 제1 프리프레그(104), 제3 프리프레그(703) 및 제2 프리프레그(108)를 가열, 가압해 성형함으로써, 도 12(b)에 나타내는 본 실시 형태에서의 적층판(100b)을 얻을 수 있다.
또, 도 12(c)와 같이, 두께가 상이한 대칭 프리프레그를 사용해도, 도 12(d)에 나타내는 본 실시 형태에서의 적층판(100b2)을 얻을 수 있다.
또한, 본 실시 형태에서의 적층판(100b) 및 (100b2)에 사용되는 재료는 특별히 한정되지 않지만, 실시 형태(A)에서 사용되는 재료를 적절히 사용해도 되고, 다른 재료를 사용해도 된다.
또, 실시 형태(A)와 동일하게 본 실시 형태에서의 적층판(100b)를 사용해도, 금속박 부착 적층판, 빌드업층 부착 적층판, 회로 기판, 솔더 레지스트층 부착 적층판 및 반도체 소자를 탑재한 반도체 패키지를 제작할 수 있다.
＜실시 형태(C)＞
이하, 실시 형태(C)에 대해서 설명한다.
실시 형태(C)에서는 적층판에 포함되는 섬유 기재층의 수 n이 4이다. 본 실시 형태에 의하면, 실시 형태(A) 및 (B)와 동일한 휨 저감 효과를 얻을 수 있다. 또한 섬유 기재층의 수 n이 실시 형태(A) 및 (B) 보다 많기 때문에, 더욱 뛰어난 기계적 강도를 얻을 수 있다.
도 13은 본 실시 형태에서의 적층판(100c)의 구성을 나타내는 단면도이다. 적층판(100c)은 제1 섬유 기재층(101), 제1 수지층(102) 및 제2 수지층(103)을 구비하는 제1 프리프레그(104)와, 제2 섬유 기재층(101a), 제5 수지층(701) 및 제6 수지층(702)을 구비하는 제3 프리프레그(703)와, 제4 섬유 기재층(105a), 제7 수지층(801) 및 제8 수지층(802)을 구비하는 제4 프리프레그(803)와, 제3 섬유 기재층(105), 제3 수지층(106) 및 제4 수지층(107)을 구비하는 제2 프리프레그(108)가 이 순서대로 적층되어 이루어지고, 또한 적층 방향에 있어서, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 외측에 배치되도록 적층되어 있다.
이 때 「외측에 배치된다」란, 도 13에 나타내는 바와 같이, 제1 섬유 기재층(101)의 중심선(A1)과 제1 섬유 기재층(101)에 인접하는 제2 섬유 기재층(101a)의 중심선(A3)의 거리를 D1로 하고, 제3 섬유 기재층(105)의 중심선(A2)과 제3 섬유 기재층(105)에 인접하는 제4 섬유 기재층(105a)의 중심선(A4)의 거리를 D2로 했을 때, D3/4＜D1 및 D3/4＜D2의 조건을 모두 만족하도록 배치되는 것을 의미한다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 D4＜D1 및 D5＜D2의 조건을 만족하도록 배치되는 것이 바람직하다.
적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 13에 나타내는 바와 같이, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 적층판의 중심선(B1)에 대해서, 각각 대칭으로 배치되는 것이 바람직하고, 제2 섬유 기재층(101a) 및 제4 섬유 기재층(105a)이 적층판의 중심선(B1)에 대해서, 각각 대칭으로 배치되는 것을 더 만족하는 것이 보다 바람직하다.
(적층판의 제조 방법)
본 실시 형태에서의 적층판(100c)의 제조 방법에 대해서 설명한다. 도 14~도 16은 본 실시 형태에서의 적층판의 제조 방법을 나타내는 단면도이다.
처음에, 제1 섬유 기재층(101), 제1 수지층(102) 및 제2 수지층(103)을 구비하는 제1 프리프레그(104)와, 제2 섬유 기재층(101a), 제5 수지층(701) 및 제6 수지층(702)을 구비하는 제3 프리프레그(703)와, 제4 섬유 기재층(105a), 제7 수지층(801) 및 제8 수지층(802)을 구비하는 제4 프리프레그(803)와, 제3 섬유 기재층(105), 제3 수지층(106) 및 제4 수지층(107)을 구비하는 제2 프리프레그(108)를 준비한다.
이 때, 제1 프리프레그(104) 및 제2 프리프레그(108)는 비대칭 프리프레그이고, 제3 프리프레그(703) 및 제4 프리프레그(803)는 대칭 프리프레그이다.
다음에, 도 14(a)에 나타낸 것처럼, 프리프레그의 적층 방향에 있어서, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 외측에 배치되도록, 제1 프리프레그(104), 제3 프리프레그(703), 제4 프리프레그(803) 및 제2 프리프레그(108)를 이 순서대로 포개어 겹친다.
이 때 「외측에 배치된다」란, 도 13에 나타내는 바와 같이, 제1 섬유 기재층(101)의 중심선(A1)과 제1 섬유 기재층(101)에 인접하는 제2 섬유 기재층(101a)의 중심선(A3)의 거리를 D1로 하고, 제3 섬유 기재층(105)의 중심선(A2)과 제3 섬유 기재층(105)에 인접하는 제4 섬유 기재층(105a)의 중심선(A4)의 거리를 D2로 했을 때, D3/4＜D1 및 D3/4＜D2의 조건을 모두 만족하도록 배치되는 것을 의미한다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 13에 나타내는 바와 같이, D4＜D1 및 D5＜D2의 조건을 만족하도록 배치되는 것이 바람직하다.
또, 적층판의 휨의 방지 효과를 보다 효과적으로 얻기 위해서는 도 13에 나타내는 바와 같이, 제1 섬유 기재층(101) 및 제3 섬유 기재층(105)이 적층판의 중심선(B1)에 대해서, 각각 대칭으로 배치되는 것이 바람직하고, 제2 섬유 기재층(101a) 및 제4 섬유 기재층(105a)이 적층판의 중심선(B1)에 대해서, 각각 대칭으로 배치되는 것을 더 만족하는 것이 보다 바람직하다.
또한, 적층 방법으로는 특별히 한정되지 않지만, 예를 들면 실시 형태(A) 또는 실시 형태(B)와 동일한 방법을 사용할 수 있다.
마지막으로, 상기와 같이 포개어 겹친 제1 프리프레그(104), 제3 프리프레그(703), 제4 프리프레그(803) 및 제2 프리프레그(108)를 가열, 가압해 성형함으로써, 도 14(b)에 나타내는 본 실시 형태에서의 적층판(100c)을 얻을 수 있다.
또, 도 15(a)와 같이, 두께가 상이한 대칭 프리프레그를 적층해도, 도 15(b)와 같은 본 실시 형태에서의 적층판(100c2)을 얻을 수 있다.
또, 도 16(a)와 같이, 4개의 비대칭 프리프레그를 적층해도, 도 16(b)와 같은 본 실시 형태에서의 적층판(100c3)을 얻을 수 있다.
또한, 본 실시 형태에서의 적층판(100c), (100c2) 및 (100c3)에 사용되는 재료는 특별히 한정되지 않지만, 실시 형태(A) 또는 (B)에서 사용되는 재료를 적절히 사용해도 되고, 다른 재료를 사용해도 된다.
또, 실시 형태(A) 또는 (B)와 동일하게, 본 실시 형태에서의 적층판(100c)을 사용해도, 금속박 부착 적층판, 빌드업층 부착 적층판, 회로 기판, 솔더 레지스트층 부착 적층판 및 반도체 소자를 탑재한 반도체 패키지를 제작할 수 있다.
이상, 본 발명의 실시 형태에 대해서 기술했지만, 이들은 본 발명의 예시이며, 상기 이외의 여러 가지 구성을 채용할 수도 있다. 예를 들면, 적층판에 포함되는 섬유 기재층의 수 n이 5 이상의 경우도, 실시 형태(A)~(C)에 준하여 본 실시 형태에서의 적층판을 얻을 수 있다.
실시예
이하, 본 발명을 실시예 및 비교예에 의해 설명하지만, 본 발명은 이것들로 한정되는 것은 아니다. 또한, 실시예에서는 부는 특별히 특정하지 않는 한 중량부를 나타낸다. 또, 층의 두께는 평균 막 두께로 표현되어 있다.
실시예 및 비교예에서는 이하의 원료를 사용했다.
에폭시 수지 A: 비페닐아랄킬형 노볼락 에폭시 수지(일본 화약사 제, NC-3000)
에폭시 수지 B: 나프탈렌 골격 변성 크레졸 노볼락형 에폭시 수지(DIC사 제, EXA-7320)
에폭시 수지 C: 나프탈렌 디올디글리시딜 에테르(DIC사 제, 에피클론 HP-4032D)
에폭시 수지 D: 나프탈렌 에테르형 에폭시 수지(DIC사 제, HP-6000)
에폭시 수지 E: 다관능 나프탈렌형 에폭시 수지(DIC사 제, HP-4750)
시아네이트 수지 A: 노볼락형 시아네이트 수지(론자 재팬사 제, 프리마 세트PT-30)
시아네이트 수지 B: 비스페놀 A형 시아네이트 수지(론자 재팬사 제, 프리마 세트 BA230)
시아네이트 수지 C: 일반식(Ⅱ)로 나타내는 p-크실렌 변성 나프톨 아랄킬형 시아네이트 수지(나프톨 아랄킬형 페놀 수지(토토 화성사 제, 「SN-485」)와 염화 시안의 반응물).
페놀 수지 A: 비페닐디메틸렌형 페놀 수지(일본 화약사 제,GPH-103)
페놀 수지 B: 나프톨 아랄킬형 페놀 수지(토토 화성사 제, SN-485)
비스말레이미드 수지 A(케이아이카세이 공업사 제, BMI-70)
페녹시 수지 A: 비스페놀아세토페논 구조를 포함하는 페녹시 수지
(합성예)
용량 1L의 반응 용기에 테트라메틸 비페닐형 에폭시 수지(재팬 에폭시 레진사 제 「YX-4000」, 에폭시 당량 185g/eq) 100g, 비스페놀아세토페논 80g 및 시클로헥산온 70g을 넣어 교반해 용해시켰다. 다음에, 50wt％ 테트라메틸암모늄클로라이드 용액 0.4g을 적하해 질소 분위기 하, 180℃에서 5시간 반응시켰다. 반응 종료 후, 석출물을 여과해 진공 건조기에서, 95℃에서 8시간 진공 건조해 상기 일반식(X)으로 나타내는 중량 평균 분자량 38,000, 유리 전이 온도 130℃의 비스페놀아세토페논 구조를 포함하는 페녹시 수지를 얻었다.
충전재 A: 구상 실리카(아드마텍스사 제, SO-32R, 평균 입경 1㎛)
충전재 B: 구상 실리카(도쿠야마사 제, NSS-5N, 평균 입경 75nm)
충전재 C: 수산화 알루미늄(쇼와전공사 제, HP-360)
충전재 D: 실리콘 입자(신에츠 화학공업사 제, KMP600, 평균 입경 5㎛)
커플링제 A: γ-글리시독시프로필트리메톡시실란(GE토시바 실리콘사 제, A187)
커플링제 B: 에폭시실란(신에츠 화학공업사 제, KBM-403E)
경화 촉매 A: 상기 일반식(Ⅸ)에 해당하는 오늄염 화합물의 인계 촉매(스미토모 베이클라이트사 제, C05-MB)
경화 촉매 B: 디시안디아미드
착색제 A: 프탈로시아닌 블루/벤조이미다졸론/메틸에틸케톤(=1/1/8)
혼합물: (산요색소사 제)
(실시예)
이하의 순서를 사용하여 본 실시 형태에서의 적층판을 제작했다.
우선, 프리프레그의 제조에 대해서 설명한다. 사용한 수지 바니시의 조성을 표 1에 나타내고, 얻어진 프리프레그 1~15가 갖는 각층의 두께를 표 2에 나타낸다. 또한, 표 2~4에 기재된 P1~P15란, 프리프레그 1~프리프레그 15를 의미하고, 표 2에 기재된 유니티카란, 유니티카 유리 섬유 주식회사, 닛토보란, 닛토보 주식회사를 의미한다. 또한, 프리프레그 1~8은 비대칭 프리프레그, 프리프레그 9~15는 대칭 프리프레그가 된다.
(프리프레그 1)
1. 수지 조성물의 바니시 A의 조제
에폭시 수지 A로서 비페닐아랄킬형 노볼락 에폭시 수지(일본 화약사 제, NC-3000) 11.0중량부, 페놀 수지 A로서 비페닐디메틸렌형 페놀 수지(일본 화약사 제, GPH-103) 8.8중량부, 시아네이트 수지 A로서 노볼락형 시아네이트 수지(론자 재팬사 제, 프리마 세트PT-30) 16.0중량부, 시아네이트 수지 B로서 비스페놀 A형 시아네이트 수지(론자 재팬사 제, 프리마 세트 BA230) 4.0중량부를 메틸에틸케톤에 용해, 분산시켰다. 또한 충전재 A로서 구상 실리카(아드마텍스사 제, SO-32R, 평균 입경 1㎛) 60.0중량부와 커플링제 A로서 γ-글리시독시프로필트리메톡시실란(GE토시바 실리콘사 제, A187) 0.2중량부를 첨가하고, 고속교반장치를 사용해 30분간 교반하여 불휘발분 50중량％되도록 조정해 수지 조성물의 바니시 A(수지 바니시 A)를 조제했다.
2. 캐리어 재료의 제조
수지 바니시 A를 PET 필름(폴리에틸렌 테레프탈레이트, 테이진 듀폰 필름사 제 퓨렉스 필름, 두께 36㎛) 위에 다이 코터 장치를 사용해 건조 후의 수지층의 두께가 13.0㎛가 되도록 도공하고, 이것을 160℃의 건조 장치에서 5분간 건조해 제1 수지층용의 PET 필름 부착 수지 시트 A(캐리어 재료 A)를 얻었다.
또, 상기 수지 바니시 A를 PET 필름 위에 동일하게 도공해 건조 후의 수지층의 두께가 7.0㎛가 되도록, 160℃의 건조기에서 5분간 건조해 제2 수지층용의 PET 필름 부착 수지 시트 B(캐리어 재료 B)를 얻었다.
3. 프리프레그의 제조
제1 수지층용의 캐리어 재료 A 및 제2 수지층용의 캐리어 재료 B를 유리 섬유 기재(두께 15㎛, 유니티카 유리 섬유사 제 E 유리 직포, E02Z 04 53SK, IPC 규격 1015, 선팽창 계수: 5.5ppm/℃)의 양면에 수지층이 섬유 기재와 마주보도록 배치해 도 3에 나타내는 진공 라미네이트 장치 및 열풍 건조 장치에 의해 수지 조성물을 함침시켜 PET 필름이 적층된 프리프레그를 얻었다.
구체적으로는, 유리 섬유 기재의 양면에 캐리어 재료 A 및 캐리어 재료 B가 유리 섬유 기재의 폭 방향의 중심에 위치하도록, 각각 포개어 겹쳐 상압보다 9.999×104Pa(약 750Torr) 이상 감압한 조건 하에서, 80℃의 라미네이트 롤을 사용해 접합했다.
여기서, 유리 섬유 기재의 폭 방향 치수의 내측 영역에서는 캐리어 재료 A 및 캐리어 재료 B의 수지층을 유리 섬유 기재의 양면 측에 각각 접합하는 것과 함께, 유리 섬유 기재의 폭 방향 치수의 외측 영역에서는 캐리어 재료 A 및 캐리어 재료 B의 수지층끼리를 접합했다.
다음에, 상기 접합한 것을 120℃로 설정한 횡반송형의 열풍 건조 장치 내를 2분간 통과시킴으로써, 압력을 작용시키는 일 없이 가열 처리해 프리프레그 1(P1)을 얻었다.
이 때, 제1 수지층의 두께(C1)가 9㎛, 유리 섬유 기재층의 두께가 15㎛, 제2 수지층의 두께(C2)가 3㎛로 총 두께 27㎛이고, C2/C1이 0.33이었다. 또한, 수지층의 두께는 프리프레그의 단면을 잘라내어, 광학 현미경으로 관찰함으로써 측정했다.
(프리프레그 2, 4, 5)
프리프레그 2, 4, 5는 제1 수지층의 두께(C1), 제2 수지층의 두께(C2) 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 1과 동일하게 하여 제조했다.
(프리프레그 3)
1. 수지 조성물의 바니시 B의 조제
에폭시 수지 B로서 나프탈렌 골격 변성 크레졸 노볼락형 에폭시 수지(DIC사 제, EXA-7320) 12.0중량부, 시아네이트 수지 A로서 노볼락형 시아네이트 수지(론자 재팬사 제, 프리마 세트PT-30) 12.0중량부, 페녹시 수지 A로서 상기에서 제작한 비스페놀아세토페논 구조를 포함하는 페녹시 수지 5.6중량부, 경화 촉매 A로서 상기 일반식(Ⅸ)에 해당하는 오늄염 화합물인 인계 촉매(스미토모 베이클라이트사 제, C05-MB) 0.2중량부를 메틸에틸케톤에 용해, 분산시켰다. 또한 충전재 A로서 구상 실리카(아드마텍스사 제, SO-32R, 평균 입경 1㎛) 65.0중량부, 충전재 B로서 구상 실리카(도쿠야마사 제, NSS-5N, 평균 입경 75nm) 5.0중량부와 커플링제 A로서 γ-글리시독시프로필트리메톡시실란(GE토시바 실리콘사 제, A187) 0.2중량부를 첨가하고, 고속교반장치를 사용해 30분간 교반하여 불휘발분 50중량％되도록 조정해 수지 조성물의 바니시 B(수지 바니시 B)를 조제했다.
2. 프리프레그의 제조
프리프레그 3은 상기에서 얻어진 수지 바니시 B를 사용하고, 제1 수지층의 두께(C1), 제2 수지층의 두께(C2) 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 1과 동일하게 하여 제조했다.
(프리프레그 6)
프리프레그 6은 제1 수지층의 두께(C1), 제2 수지층의 두께(C2)를 표 2와 같이 바꾸어 사용한 유리 섬유 기재를 두께 28㎛, 닛토보 주식회사 제 T유리 직포, WTX1035-53-X133, IPC 규격 1035, 선팽창 계수: 2.8ppm/℃의 것으로 바꾼 것 이외에는, 프리프레그 1과 동일하게 하여 제조했다.
(프리프레그 7)
1. 수지 조성물의 바니시 C의 조제
에폭시 수지 A로서 비페닐아랄킬형 노볼락 에폭시 수지(일본 화약사 제, NC-3000) 8.0중량부, 에폭시 수지 B로서 나프탈렌 골격 변성 크레졸 노볼락형 에폭시 수지(DIC사 제, EXA-7320) 3.0중량부, 비스말레이미드 수지 A로서 비스말레이미드 수지(케이아이카세이 공업사 제, BMI-70) 20.0중량부, 경화 촉매 B로서 디시안디아미드 3.5중량부를 메틸에틸케톤에 용해, 분산시켰다. 또한 충전재 C로서 수산화 알루미늄(쇼와전공사 제, HP-360) 65.0중량부와 커플링제 B로서 에폭시실란(신에츠 화학공업사 제, KBM-403E) 0.5중량부를 첨가하고, 고속교반장치를 사용해 30분간 교반하여 불휘발분 50중량％되도록 조정해 수지 조성물의 바니시 C(수지 바니시 C)를 조제했다.
2. 프리프레그의 제조
프리프레그 7은 상기에서 얻어진 수지 바니시 C를 사용하고, 제1 수지층의 두께(C1), 제2 수지층의 두께(C2) 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 1과 동일하게 하여 제조했다.
(프리프레그 8)
1. 수지 조성물의 바니시 D의 조제
에폭시 수지 A로서 비페닐아랄킬형 노볼락 에폭시 수지(일본 화약사 제, NC-3000) 15.0중량부, 에폭시 수지 B로서 나프탈렌 골격 변성 크레졸 노볼락형 에폭시 수지(DIC사 제, EXA-7320) 2.0중량부, 에폭시 수지 C로서 나프탈렌디올디글리시딜에테르(DIC사 제, 에피클론 HP-4032D) 6.0중량부, 시아네이트 수지 C로서 일반식(Ⅱ)로 나타내는 p-크실렌 변성 나프톨 아랄킬형 시아네이트 수지(나프톨 아랄킬형 페놀 수지(토토 화성사 제, 「SN-485」)와 염화 시안의 반응물) 16.0중량부, 비스말레이미드 수지 A로서 비스말레이미드 수지(케이아이카세이 공업사 제, BMI-70) 6.5중량부, 경화 촉매 A로서 상기 일반식(Ⅸ)에 해당하는 오늄염 화합물인 인계 촉매(스미토모 베이클라이트사 제, C05-MB) 0.1중량부를 메틸에틸케톤에 용해, 분산시켰다. 또한 충전재 A로서 구상 실리카(아드마텍스사 제, SO-32R, 평균 입경 1㎛) 40.0중량부, 충전재 B로서 구상 실리카(도쿠야마사 제, NSS-5N, 평균 입경 75nm) 7.0중량부, 충전재 D로서 실리콘 입자(신에츠 화학공업사 제, KMP600, 평균 입경 5㎛) 7.0중량부와 커플링제 B로서 에폭시실란(신에츠 화학공업사 제, KBM-403E) 0.4중량부를 첨가하고, 고속교반장치를 사용해 30분간 교반하여 불휘발분 50중량％되도록 조정해 수지 조성물의 바니시 D(수지 바니시 D)를 조제했다.
2. 프리프레그의 제조
프리프레그 8은 상기에서 얻어진 수지 바니시 D를 사용하고, 제1 수지층의 두께(C1), 제2 수지층의 두께(C2) 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 1과 동일하게 하여 제조했다.
(프리프레그 9)
1. 수지 조성물의 바니시 E의 조제
에폭시 수지 D로서 나프탈렌 에테르형 에폭시 수지(DIC사 제, HP-6000) 10.8중량부, 시아네이트 수지 A로서 노볼락형 시아네이트 수지(론자 재팬사 제, 프리마 세트PT-30) 14.0중량부, 페놀 수지 B로서 나프톨 아랄킬형 페놀 수지(토토 화성사 제, SN-485) 5.0중량부를 메틸에틸케톤에 용해, 분산시켰다. 또한 충전재 A로서 구상 실리카(아드마텍스사 제, SO-32R, 평균 입경 1㎛) 65.0중량부, 충전재 B로서 구상 실리카(도쿠야마사 제, NSS-5N, 평균 입경 75nm) 5.0중량부, 커플링제 A로서 γ-글리시독시프로필트리메톡시실란(GE토시바 실리콘사 제, A187) 0.2중량부를 첨가하고, 고속교반장치를 사용해 30분간 교반하여 불휘발분 50중량％되도록 조정해 수지 조성물의 바니시 E(수지 바니시 E)를 조제했다.
2. 프리프레그의 제조
프리프레그 9는 상기에서 얻어진 수지 바니시 E를 사용하고, 제1 수지층의 두께(C1), 제2 수지층의 두께(C2) 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 1과 동일하게 하여 제조했다.
(프리프레그 10)
1. 수지 조성물의 바니시 F의 조제
에폭시 수지 E로서 다관능 나프탈렌형 에폭시 수지(DIC사 제, HP-4750) 15.6중량부, 시아네이트 수지 A로서 노볼락형 시아네이트 수지(론자 재팬사 제, 프리마 세트PT-30) 14.0중량부, 경화 촉매 A로서 상기 일반식(Ⅸ)에 해당하는 오늄염 화합물인 인계 촉매(스미토모 베이클라이트사 제, C05-MB) 0.2중량부를 메틸에틸케톤에 용해, 분산시켰다. 또한 충전재 A로서 구상 실리카(아드마텍스사 제, SO-32R, 평균 입경 1㎛) 65.0중량부, 충전재 B로서 구상 실리카(도쿠야마사 제, NSS-5N, 평균 입경 75nm) 5.0중량부, 커플링제 A로서 γ-글리시독시프로필트리메톡시실란(GE토시바 실리콘사 제, A187) 0.2중량부를 첨가하고, 고속교반장치를 사용해 30분간 교반하여 불휘발분 50중량％되도록 조정해 수지 조성물의 바니시 F(수지 바니시 F)를 조제했다.
2. 프리프레그의 제조
프리프레그 10은 상기에서 얻어진 수지 바니시 F를 사용하고, 제1 수지층의 두께(C1), 제2 수지층의 두께(C2) 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 1과 동일하게 하여 제조했다.
(프리프레그 11)
상기에서 얻어진 수지 바니시 A에 유리 섬유 기재(두께 15㎛, 유니티카 유리 섬유사 제 E 유리 직포, E02Z 04 53SK, IPC 규격 1015, 선팽창 계수: 5.5ppm/℃)를 함침하고, 150℃의 가열로에서 2분간 건조하여 프리프레그를 얻었다. 이 때, 유리 섬유 기재층의 두께가 15㎛이고, 상기 유리 섬유 기재층의 양면에는 동일한 두께(6㎛)의 수지층이 마련되어 총 두께는 27㎛였다.
(프리프레그 12, 14)
프리프레그 12, 14는 수지층의 두께 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 11과 동일하게 하여 제조했다.
(프리프레그 13)
프리프레그 13은 상기에서 얻어진 수지 바니시 B를 사용하고, 수지층의 두께 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 11과 동일하게 하여 제조했다.
(프리프레그 15)
프리프레그 15는 수지층의 두께를 표 2와 같이 바꾸어 사용한 유리 섬유 기재를 두께 28㎛, 닛토보사 제 T 유리 직포, WTX1035-53-X133, IPC 규격 1035, 선팽창 계수: 2.8ppm/℃의 것으로 바꾼 것 이외에는, 프리프레그 11과 동일하게 하여 제조했다.
(프리프레그 16)
프리프레그 16은 상기에서 얻어진 수지 바니시 C를 사용하고, 수지층의 두께 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 11과 동일하게 하여 제조했다.
(프리프레그 17)
프리프레그 17은 상기에서 얻어진 수지 바니시 D를 사용하고, 수지층의 두께 및 사용한 유리 섬유 기재를 표 2와 같이 바꾼 것 이외에는, 프리프레그 11과 동일하게 하여 제조했다.
실시예 1~13 및 비교예 1~9에서는 상기 프리프레그 1~17(표 중에서는 단순히 P1~17으로 기재)을 사용하여 적층판을 제조하고, 상기 적층판을 사용하여 회로 기판 및 반도체 패키지를 제조했다.
(실시예 1)
1. 적층판의 제조
프리프레그 1(P1) 2매를 각각 양면의 PET 필름을 박리하고, 서로의 제1 수지층이 각각 마주보도록 적층해, 얻어진 적층체의 양면에 12㎛의 동박(미츠이 금속광업사 제3 EC-VLP박)을 포개어 겹쳐 220℃, 3MPa에서 2시간 가열 가압 성형함으로써, 금속박 부착 적층판을 얻었다. 얻어진 금속박 부착 적층판의 코어층(적층판으로 이루어진 부분)의 두께는 0.054mm였다. 또한, 본 실시예·비교예에서 사용한 프리프레그나 수지층은 경화 전후에서 두께가 거의 변화하지 않았다. 이 때문에, 코어층(적층판으로 이루어진 부분)의 두께는 프리프레그의 두께의 합계가 된다.
2. 빌드업층의 제조
시아네이트 수지 A로서 노볼락형 시아네이트 수지(론자 재팬사 제, 프리마 세트PT-30) 25중량부, 에폭시 수지 A로서 비페닐아랄킬형 노볼락 에폭시 수지(일본 화약사 제, NC-3000) 25중량부, 페녹시 수지 A로서 상기에서 제작한 비스페놀아세토페논 구조를 포함하는 페녹시 수지 10중량부, 경화촉진제로서 이미다졸 화합물(시코쿠 화성공업사 제, 1-벤질-2-페닐이미다졸) 0.4중량부를 메틸에틸케톤에 용해, 분산시켰다. 또한 충전재 A로서 구상 실리카(아드마텍스사 제, SO-32R, 평균 입경 1㎛)를 39.4중량부와 커플링제 A로서 γ-글리시독시프로필트리메톡시실란(GE토시바 실리콘사 제, A187) 0.2중량부를 첨가하고, 고속교반장치를 사용해 30분간 교반하여 불휘발분 50중량％되도록 조정해 수지 조성물의 바니시 G(수지 바니시 G)를 조제했다.
수지 바니시 G를 PET 필름(폴리에틸렌 테레프탈레이트, 테이진 듀폰 필름사 제 퓨렉스 필름, 두께 36㎛) 위에 다이 코터 장치를 사용해 건조 후의 수지층의 두께가 22.0㎛가 되도록 도공하고, 이것을 160℃의 건조 장치에서 5분간 건조하여 제1 수지층용의 PET 필름 부착 수지 시트 C(캐리어 재료 C)를 얻었다.
또, 수지 바니시 G를 PET 필름 위에 동일하게 도공하고, 건조 후의 수지층의 두께가 11.0㎛가 되도록 160℃의 건조기에서 5분간 건조하여 제2 수지층용의 PET 필름 부착 수지 시트 D(캐리어 재료 D)를 얻었다.
제1 수지층용의 캐리어 재료 C 및 제2 수지층용의 캐리어 재료 D를 유리 섬유 기재(두께 15㎛, 유니티카 유리 섬유사 제 E 유리 직포, E02Z 04 53SK, IPC 규격 1015, 선팽창 계수: 5.5ppm/℃)의 양면에 수지층이 섬유 기재와 마주보도록 배치하고, 도 3에 나타낸 진공 라미네이트 장치 및 열풍 건조 장치에 의해 수지 조성물을 함침시켜 PET 필름이 적층된 빌드업층 A를 얻었다.
구체적으로는, 유리 섬유 기재의 양면에 캐리어 재료 C 및 캐리어 재료 D가 유리 섬유 기재의 폭 방향의 중심에 위치하도록, 각각 포개어 겹쳐 상압보다 9.999×104Pa(약 750Torr) 이상 감압한 조건 하에서, 80℃의 라미네이트 롤을 사용해 접합했다.
여기서, 유리 섬유 기재의 폭 방향 치수의 내측 영역에서는 캐리어 재료 C 및 캐리어 재료 D의 수지층을 유리 섬유 기재의 양면 측에 각각 접합하는 것과 함께, 유리 섬유 기재의 폭 방향 치수의 외측 영역에서는 캐리어 재료 C 및 캐리어 재료 D의 수지층끼리를 접합했다.
다음에, 상기 접합한 것을 120℃로 설정한 횡반송형의 열풍 건조 장치 내를 2분간 통과시킴으로써, 압력을 작용시키는 일 없이 가열 처리해 빌드업층 A를 얻었다.
이 때, 제1 수지층의 두께(C1)가 18㎛, 유리 섬유 기재층의 두께가 15㎛, 제2 수지층의 두께(C2)가 7㎛로 총 두께 40㎛이고, C2/C1이 0.39였다.
3. 솔더 레지스트층의 제조
시아네이트 수지 A로서 노볼락형 시아네이트 수지(론자 재팬사 제, 프리마 세트PT-30) 25중량부, 에폭시 수지 A로서 비페닐아랄킬형 노볼락 에폭시 수지(일본 화약사 제, NC-3000) 25중량부, 페녹시 수지 A로서 상기에서 제작한 비스페놀아세토페논 구조를 포함하는 페녹시 수지 10중량부, 경화촉진제로서 이미다졸 화합물(시코쿠 화성공업사 제, 1-벤질-2-페닐이미다졸) 0.4중량부를 메틸에틸케톤에 용해, 분산시켰다. 또한 충전재 A로서 구상 실리카(아드마텍스사 제, SO-32R, 평균 입경 1㎛)를 39중량부, 커플링제 A로서 γ-글리시독시프로필트리메톡시실란(GE토시바 실리콘사 제, A187) 0.2중량부, 착색제 A로서 프탈로시아닌 블루/벤조이미다졸론/메틸에틸케톤(=1/1/8) 혼합물: (산요색소사 제) 고형분에 0.4중량부를 첨가하고, 고속교반장치를 사용해 30분간 교반하여 불휘발분 50중량％되도록 조정해 수지 조성물의 바니시 H(수지 바니시 H)를 조제했다.
수지 바니시 H를 PET 필름(폴리에틸렌 테레프탈레이트, 테이진 듀폰 필름사 제 퓨렉스 필름, 두께 36㎛) 위에 다이 코터 장치를 사용해 건조 후의 수지층의 두께가 14.0㎛가 되도록 도공하고, 이것을 160℃의 건조 장치에서 5분간 건조하여 제1 수지층용의 PET 필름 부착 수지 시트 E(캐리어 재료 E)를 얻었다.
또, 수지 바니시 H를 PET 필름 위에 동일하게 도공해 건조 후의 수지층의 두께가 9.0㎛가 되도록, 160℃의 건조기에서 5분간 건조하고, 제2 수지층용의 PET 필름 부착 수지 시트 F(캐리어 재료 F)를 얻었다.
제1 수지층용의 캐리어 재료 E 및 제2 수지층용의 캐리어 재료 F를 유리 섬유 기재(두께 15㎛, 유니티카 유리 섬유사 제 E 유리 직포, E02Z 04 53SK, IPC 규격 1015, 선팽창 계수: 5.5ppm/℃)의 양면에 수지층이 섬유 기재와 마주보도록 배치해, 도 3에 나타내는 진공 라미네이트 장치 및 열풍 건조 장치에 의해 수지 조성물을 함침시켜 PET 필름이 적층된 솔더 레지스트층 A를 얻었다.
구체적으로는, 유리 섬유 기재의 양면에 캐리어 재료 E 및 캐리어 재료 F가 유리 섬유 기재의 폭 방향의 중심에 위치하도록, 각각 포개어 겹쳐 상압보다 9.999×104Pa(약 750Torr) 이상 감압한 조건 하에서, 80℃의 라미네이트 롤을 사용해 접합했다.
여기서, 유리 섬유 기재의 폭 방향 치수의 내측 영역에서는 캐리어 재료 E 및 캐리어 재료 F의 수지층을 유리 섬유 기재의 양면 측에 각각 접합하는 것과 함께, 유리 섬유 기재의 폭 방향 치수의 외측 영역에서는 캐리어 재료 E 및 캐리어 재료 F의 수지층끼리를 접합했다.
다음에, 상기 접합한 것을 120℃로 설정한 횡반송형의 열풍 건조 장치 내를 2분간 통과시킴으로써, 압력을 작용시키는 일 없이 가열 처리해 솔더 레지스트층 A를 얻었다.
이 때, 제1 수지층의 두께(C1)가 10㎛, 유리 섬유 기재층의 두께가 15㎛, 제2 수지층의 두께(C2)가 5㎛로, 총 두께 30㎛이고, C2/C1가 0.5였다.
4. 회로 기판의 제조
상기에서 얻어진 금속박 부착 적층판을 코어 기판으로서 사용해 그 양면에 회로 패턴 형성(잔동율 70％, L/S=50/50㎛)한 내층 회로 기판의 표리에 상기에서 얻어진 빌드업층 A의 제1 수지층측의 PET 필름을 박리해 제1 수지층을 포개어 겹쳤다. 이것에 진공 가압식 라미네이터 장치를 사용하여 온도 150℃, 압력 1MPa, 시간 120초에 진공 가열 가압 성형했다. 그 후, 열풍 건조 장치에서 220℃에서 60분간 가열 경화를 행해, 제2 수지층측의 PET 필름을 박리했다. 그 다음에 탄산 레이저에 의해 블라인드 비아 홀(비관통공)을 형성했다. 다음에 비아 내 및 수지층 표면을 60℃의 팽윤액(아토테크 재팬사 제, 스웰링딥 시큐리건스 P)에 5분간 침지하고, 추가로 80℃의 과망간산칼륨 수용액(아토테크 재팬사 제, 콘센트레이트 컴팩트 CP)에 10분 침지 후, 중화해 조화 처리를 행했다.
이것을 탈지, 촉매 부여, 활성화의 공정을 거친 후, 무전해 동도금 피막을 약 0.5㎛ 형성해, 도금 레지스트를 형성하고, 무전해 동도금 피막을 급전층으로 하여 패턴 전기 도금동 10㎛ 형성시켜, L/S=50/50㎛의 미세 회로 가공을 했다. 다음에, 열풍 건조 장치에서 200℃에서 60분간 아닐 처리를 실시한 후, 플래시 에칭으로 급전층을 제거했다.
다음에, 상기에서 얻어진 솔더 레지스트층 A의 제1 수지층측의 PET 필름을 박리해 제1 수지층을 포개어 겹쳐 이것에 진공 가압식 라미네이터 장치를 사용하여, 온도 150℃, 압력 1MPa, 시간 120초에서 진공 가열 가압 성형했다. 그 후, 열풍 건조 장치에서 220℃에서 60분간 가열 경화를 행해, 제2 수지층측의 PET 필름을 박리했다. 그 다음에 반도체 소자 탑재 패드 등이 노출되도록 탄산 레이저에 의해 블라인드 비아 홀(비관통공)을 형성했다.
마지막으로, 솔더 레지스트층 A로부터 노출된 회로층 위에 무전해 니켈 도금층 3㎛와 추가로 그 위에 무전해 금도금층 0.1㎛로 이루어진 도금층을 형성하고, 얻어진 기판을 50mm×50mm 사이즈로 절단해 반도체 패키지용의 회로 기판을 얻었다.
5. 반도체 패키지의 제조
반도체 패키지용의 회로 기판 위에 납땜 범프를 갖는 반도체 소자(TEG 칩, 사이즈 20mm×20mm, 두께 725㎛)를 플립 칩 본더 장치로 가열 압착에 의해 탑재했다. 다음에, IR 리플로우 로에서 납땜 범프를 용융 접합한 후, 액상 봉지 수지(스미토모 베이클라이트사 제, CRP-X4800B)를 충전해 상기 액상 봉지 수지를 경화시킴으로써 반도체 패키지를 얻었다. 또한, 액상 봉지 수지는 온도 150℃, 120분의 조건에서 경화시켰다. 또, 상기 반도체 소자의 납땜 범프는 Sn/Ag/Cu 조성의 납프리 납땜으로 형성된 것을 사용했다.
(실시예 2~8, 12, 13)
실시예 2~8, 12, 13에서는 각각 프리프레그 2~10을 사용한 것 이외에는 실시예 1과 동일하게 하여 금속박 부착 적층판, 회로 기판, 반도체 패키지를 제조했다.
(실시예 9)
프리프레그 4, 프리프레그 14, 프리프레그 4의 순서로, 프리프레그 4의 각각 양면의 PET 필름을 박리해 프리프레그 4의 제1 수지층이 각각 프리프레그 14 측에 접하도록 합계 3매의 프리프레그를 적층한 것 이외에는, 실시예 1과 동일하게 하여 금속박 부착 적층판, 회로 기판, 반도체 패키지를 제조했다.
(실시예 10)
프리프레그 4, 프리프레그 14, 프리프레그 14, 프리프레그 4의 순서로, 프리프레그 4의 각각 양면의 PET 필름을 박리해 프리프레그 4의 제1 수지층이 각각 프리프레그 14 측에 접하도록 합계 4매의 프리프레그를 적층한 것 이외에는, 실시예 1과 동일하게 하여 금속박 부착 적층판, 회로 기판, 반도체 패키지를 제조했다.
삭제
삭제
(비교예 1~7)
비교예 1~7에서는 각각 프리프레그 11~17의 각 2매를 각각 적층한 것 이외에는, 실시예 1과 동일하게 하여 금속박 부착 적층판, 회로 기판, 반도체 패키지를 제조했다.
(비교예 8, 9)
비교예 8, 9에서는 프리프레그 14를 각각 3매, 4매 적층한 것 이외에는, 실시예 1과 동일하게 하여 금속박 부착 적층판, 회로 기판, 반도체 패키지를 제조했다.
각 실시예 및 비교예에 의해 얻어진 금속박 부착 적층판, 회로 기판, 반도체 패키지에 대해서, 다음의 각 평가를 실시했다. 각 평가를 평가 방법과 함께 이하에 나타낸다. 얻어진 결과를 표 3, 4에 나타낸다. 또, 실시예와 비교예에서의 기판 휨의 변화량((비교예에서의 기판 휨량)-(실시예에서의 기판 휨량))을 표 5에 나타낸다.
(1) 기판 휨량
실시예 및 비교예에서 제작한 금속박 부착 적층판을 중심 부근 270mm×350mm 사이즈로 절단하고 에칭액으로 금속박을 박리 후, 30mm 간격으로 50mm×50mm 사이즈로 절단해 합계 12피스의 기판 휨용 샘플을 얻었다. 얻어진 샘플의 기판 휨은 온도 가변 레이저 3차원 측정기(LS200-MT100MT50: 티테크사 제)를 사용하여 상온(25℃)에서의 기판의 휨의 측정을 행했다.
측정 범위는 48mm×48mm의 범위에서 기판의 한쪽 면에 레이저를 맞히고 측정을 실시해 레이저 헤드로부터의 거리가 최원점인 것과 최근점인 것의 차를 각 피스의 휨량으로 하고, 각 피스의 휨량의 평균을 기판 휨량으로 했다.
(2) 도통 시험
실시예 및 비교예에서 제작한 반도체 패키지 3개를 플라잉 체커(1116X-YC 하이 테스터: 히오키 전기사 제)를 사용해 납땜 범프를 통해 반도체 소자와 회로 기판 사이를 통과하는 회로 단자의 도통의 측정을 행해 초기값으로 했다. 다음에, 60℃, 60％의 흡습 조건 하에서 40시간 처리 후, IR 리플로우 로(피크 온도: 260℃)에서 3회 처리해 동일하게 도통을 측정해 초기값 보다 저항값이 5％ 이상 상승한 것을 실장시의 단선으로 판정했다. 여기서, 초기값에서 단선이 생겼을 경우는 회로 제작상의 결함이라고 판단해 카운트하고 있지 않다. 또한, 반도체 패키지 1개에 대해 측정 개소는 61개소, 합계 183개소를 측정했다.
각 부호는 다음과 같다.
◎: 단선 개소가 없었다.
○: 단선 개소가 1~10％였다.
△: 단선 개소가 11~50％였다.
×: 단선 개소가 51％ 이상이었다.
(3) 온도 사이클(TC) 시험
실시예 및 비교예에서 제작한 반도체 패키지 4개를 60℃, 60％의 조건 하에서 40시간 처리 후, IR 리플로우 로(피크 온도: 260℃)에서 3회 처리해 대기 중에서, -55℃(15분), 125℃(15분)에서 500사이클 처리했다. 다음에, 초음파 영상 장치(히타치 건기 파인테크사 제, FS300)를 사용하여 반도체 소자, 납땜 범프에 이상이 없는지 관찰했다.
◎: 반도체 소자, 납땜 범프 모두 이상 없음.
○: 반도체 소자 및/또는 납땜 범프의 일부에 크랙이 보이지만, 실용상 문제 없음.
△: 반도체 소자 및/또는 납땜 범프의 일부에 크랙이 보이고 실용상 문제 있음.
×: 반도체 소자, 납땜 범프 모두 크랙이 보이고 사용할 수 없음.
본 실시 형태의 적층판을 사용한 효과를 확인하기 위해서, 표 5에 유리 섬유 기재층의 두께(종류)와 매수가 동일한 실시예와 비교예를 비교한 기판 휨의 변화량을 나타냈다. 유리 섬유 기재층의 두께와 매수가 상이하면 기판 휨의 곡율 반경이 상이하고, 결과적으로 기판 휨량이 상이해, 실시예와 비교예를 비교할 때는 이들을 통일시켜 둘 필요가 있다.
표 5에서 알 수 있듯이, 실시예 1~10, 12, 13은 대조한 비교예보다도 기판 휨량이 감소되어 있었다.
이것에 의해, 실시예 1~10, 12, 13의 적층판은 비교예 1~9의 적층판에 비해 기판 휨이 경감되는 것이 분명해졌다.
또, 표 4에서 알 수 있듯이, 비교예 1~9에서 얻어진 반도체 패키지는 코어층의 두께가 작아질수록 도통 시험에서의 단선 개소가 많아지고, 또, 온도 사이클 시험에서의 반도체 소자나 납땜 범프에 크랙의 발생이 증가해 접속 신뢰성이 뒤떨어지고 있었다. 한편, 표 3에서 알 수 있듯이, 실시예 1~10, 12, 13에서 얻어진 반도체 패키지는 도통 시험에서의 단선 개소가 없거나 적고, 또한 온도 사이클 시험에서의 반도체 소자나 납땜 범프에 크랙의 발생이 없거나 적고, 접속 신뢰성이 뛰어났다.
Figure 112013103070638-pct00014
Figure 112013103070638-pct00015
Figure 112018034623371-pct00038
Figure 112013103070638-pct00017
Figure 112018034623371-pct00039
이 출원은 2011년 4월 14일에 출원된 일본 출원 특원 제2011-90469호를 기초로 하는 우선권을 주장하며, 그 개시된 모두를 여기에 포함한다.

Claims (19)

  1. 섬유 기재층과 수지층을 구비하는 복수의 프리프레그가, 프리프레그끼리 직접 접하도록 적층되어 이루어지고, 회로기판의 코어층에 이용되는 적층판으로서,
    적층 방향에 있어서는,
    한쪽 면에 가장 가깝게 배치된 제1 섬유 기재층의 중심선과, 상기 제1 섬유 기재층에 인접하는 제2 섬유 기재층의 중심선의 거리를 D1로 하고,
    다른 쪽 면에 가장 가깝게 배치된 제3 섬유 기재층의 중심선과, 상기 제3 섬유 기재층에 인접하는 제4 섬유 기재층의 중심선의 거리를 D2로 하며,
    상기 적층판의 두께를 D3으로 하고,
    상기 적층판의 섬유 기재층의 수를 n(단, n은 2 이상의 정수이다. 상기 섬유 기재층의 수 n이 2인 경우에는, 상기 제1 섬유 기재층과 상기 제4 섬유 기재층이, 그리고 상기 제2 섬유 기재층과 상기 제3 섬유 기재층이 각각 동일한 섬유 기재층을 나타낸다. 상기 섬유 기재층의 수 n이 3인 경우에는, 상기 제2 섬유 기재층과 상기 제4 섬유 기재층이 동일한 섬유 기재층을 나타낸다.)으로 했을 때,
    하기 식(1) 및 (2)의 조건을 모두 만족시키고, 상기 적층판은 빌드업층을 포함하지 않는 적층판.
    D3/n＜D1 (1)
    D3/n＜D2 (2)
  2. 청구항 1에 있어서,
    적층 방향에 있어서는,
    상기 한쪽 면과 상기 제1 섬유 기재층의 중심선의 거리를 D4로 하고,
    상기 다른 쪽 면과 상기 제3 섬유 기재층의 중심선의 거리를 D5로 했을 때,
    하기 식(3) 및 (4)의 조건을 모두 만족시키는 적층판.
    D4＜D1 (3)
    D5＜D2 (4)
  3. 청구항 1에 있어서,
    적층 방향에 있어서는,
    상기 제1 섬유 기재층 및 상기 제3 섬유 기재층이,
    상기 적층판의 중심선에 대해서, 대칭으로 배치되어 있는 적층판.
  4. 청구항 1에 있어서,
    적층 방향에 있어서는,
    상기 적층판 중의 모든 섬유 기재층이,
    상기 적층판의 중심선에 대해서, 대칭으로 배치되어 있는 적층판.
  5. 청구항 1에 있어서,
    상기 섬유 기재층의 수 n이 2 이상 6 이하인 적층판.
  6. 청구항 1에 있어서,
    상기 적층판의 두께가 0.6mm 이하인 적층판.
  7. 삭제
  8. 청구항 1에 있어서,
    상기 적층판의 적어도 한면에 금속박이 형성된 적층판.
  9. 청구항 1에 있어서,
    상기 제1 섬유 기재층 및 상기 제3 섬유 기재층의 두께가 5㎛ 이상 100㎛ 이하인 적층판.
  10. 청구항 1에 있어서,
    상기 제1 섬유 기재층 및 상기 제3 섬유 기재층을 구성하는 섬유 기재가 모두 유리 클로스(cloth)인 적층판.
  11. 청구항 1에 있어서,
    상기 적층판의 상부에 제5 섬유 기재층을 포함하는 상기 빌드업층이 추가로 형성되어 있고,
    적층 방향에 있어서는,
    상기 한쪽 면과 상기 빌드업층에 포함되는 상기 제5 섬유 기재층의 중심선의 거리를 D6으로 하고,
    상기 빌드업층의 표면과 상기 제5 섬유 기재층의 중심선의 거리를 D7로 했을 때, D6＞D7를 만족하는 적층판.
  12. 청구항 1 내지 청구항 6 및 청구항 8 내지 청구항 11 중 어느 한 항에 기재된 적층판을 포함하는 회로 기판.
  13. 청구항 12에 있어서,
    상기 회로 기판의 상부에 제6 섬유 기재층을 포함하는 솔더 레지스트층이 추가로 형성되어 있고,
    적층 방향에 있어서는,
    상기 한쪽 면 또는 상기 빌드업층의 표면과, 상기 제6 섬유 기재층의 중심선의 거리를 D8로 하고,
    상기 솔더 레지스트층의 표면과, 상기 제6 섬유 기재층의 중심선의 거리를 D9로 했을 때,
    D8＞D9를 만족하는 회로 기판.
  14. 청구항 12에 기재된 회로 기판에 반도체 소자가 탑재된 반도체 패키지.
  15. 섬유 기재층과 수지층을 구비하는 복수의 프리프레그가, 프리프레그끼리 직접 접하도록 적층되어 이루어지고, 회로기판의 코어층에 이용되는 적층판의 제조 방법으로서,
    두께 방향에 있어서, 상기 섬유 기재층이 편재되어 있는 프리프레그를 포함하는 복수의 프리프레그를 준비하는 제1 공정과,
    적층 방향에 있어서는,
    한쪽 면에 가장 가깝게 배치된 제1 섬유 기재층의 중심선과, 상기 제1 섬유 기재층에 인접하는 제2 섬유 기재층의 중심선의 거리를 D1로 하고,
    다른 쪽 면에 가장 가깝게 배치된 제3 섬유 기재층의 중심선과, 상기 제3 섬유 기재층에 인접하는 제4 섬유 기재층의 중심선의 거리를 D2로 하며,
    상기 적층판의 두께를 D3으로 하고,
    상기 적층판의 섬유 기재층의 수를 n(단, n은 2 이상의 정수이다. 상기 섬유 기재층의 수 n이 2인 경우에는, 상기 제1 섬유 기재층과 상기 제4 섬유 기재층이, 그리고 상기 제2 섬유 기재층과 상기 제3 섬유 기재층이 각각 동일한 섬유 기재층을 나타낸다. 상기 섬유 기재층의 수 n이 3인 경우에는, 상기 제2 섬유 기재층과 상기 제4 섬유 기재층이 동일한 섬유 기재층을 나타낸다.)으로 했을 때,
    하기 식(1) 및 (2)의 조건을 모두 만족하도록, 상기 복수의 프리프레그를 포개어 겹치는 제2 공정과,
    D3/n＜D1 (1)
    D3/n＜D2 (2)
    포개어 겹친 상기 복수의 프리프레그를 성형하는 제3 공정을 갖고,
    상기 적층판은 빌드업층을 포함하지 않는 적층판의 제조 방법.
  16. 청구항 15에 있어서,
    상기 제2 공정에서는,
    적층 방향에 있어서,
    상기 한쪽 면과 상기 제1 섬유 기재층의 중심선의 거리를 D4로 하고,
    상기 다른 쪽 면과 상기 제3 섬유 기재층의 중심선의 거리를 D5로 했을 때,
    하기 식(3) 및 (4)의 조건을 더 만족하도록,
    D4＜D1 (3)
    D5＜D2 (4)
    상기 복수의 프리프레그를 포개어 겹치는 적층판의 제조 방법.
  17. 청구항 15에 있어서,
    상기 제2 공정에서는,
    적층 방향에 있어서,
    상기 제1 섬유 기재층 및 상기 제3 섬유 기재층이,
    상기 적층판의 중심선에 대해서, 각각 대칭으로 배치되도록,
    상기 복수의 프리프레그를 포개어 겹치는 적층판의 제조 방법.
  18. 청구항 15에 있어서,
    상기 제2 공정에서는,
    적층 방향에 있어서,
    상기 적층판 중의 모든 섬유 기재층이,
    상기 적층판의 중심선에 대해서, 대칭으로 배치되도록,
    상기 복수의 프리프레그를 포개어 겹치는 적층판의 제조 방법.
  19. 청구항 15 내지 청구항 18 중 어느 한 항에 있어서,
    상기 섬유 기재층의 수 n이 2 이상 6 이하인 적층판의 제조 방법.
KR1020137030028A 2011-04-14 2012-04-13 적층판, 회로 기판, 반도체 패키지 및 적층판의 제조 방법 KR101953404B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011090469 2011-04-14
JPJP-P-2011-090469 2011-04-14
PCT/JP2012/002581 WO2012140907A1 (ja) 2011-04-14 2012-04-13 積層板、回路基板、半導体パッケージおよび積層板の製造方法

Publications (2)

Publication Number Publication Date
KR20140023979A KR20140023979A (ko) 2014-02-27
KR101953404B1 true KR101953404B1 (ko) 2019-05-31

Family

ID=47009096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137030028A KR101953404B1 (ko) 2011-04-14 2012-04-13 적층판, 회로 기판, 반도체 패키지 및 적층판의 제조 방법

Country Status (4)

Country Link
JP (1) JP6083127B2 (ko)
KR (1) KR101953404B1 (ko)
TW (1) TWI568587B (ko)
WO (1) WO2012140907A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014240456A (ja) * 2013-06-11 2014-12-25 住友ベークライト株式会社 プライマー層付きプリプレグ、金属張積層板、プリント配線基板および半導体パッケージ
JP5895217B2 (ja) * 2014-05-19 2016-03-30 パナソニックＩｐマネジメント株式会社 電流検出用コイル
JP2016066733A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線板
KR102650593B1 (ko) * 2016-01-15 2024-03-21 가부시끼가이샤 레조낙 프리프레그, 프린트 배선판, 반도체 패키지 및 프린트 배선판의 제조 방법
JP6956388B2 (ja) * 2016-04-19 2021-11-02 パナソニックＩｐマネジメント株式会社 プリプレグ、金属張積層板及びプリント配線板
CN109153228B (zh) * 2016-05-25 2021-09-07 昭和电工材料株式会社 覆金属层叠板、印刷布线板及半导体封装体
WO2018130288A1 (en) * 2017-01-12 2018-07-19 Applied Materials, Inc. Barrier layer system and method for manufacturing a barrier layer system in a continuous roll-to-roll process
CN111491467A (zh) * 2020-04-16 2020-08-04 广州兴森快捷电路科技有限公司 具有外层芯板的多层线路板及其压合方法
CN114554733B (zh) * 2022-04-25 2022-06-28 绵阳新能智造科技有限公司 一种层叠pcb板的粘贴装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063960A1 (ja) * 2005-12-01 2007-06-07 Sumitomo Bakelite Company Limited プリプレグ、プリプレグの製造方法、基板および半導体装置
WO2007126130A1 (ja) * 2006-04-28 2007-11-08 Sumitomo Bakelite Co., Ltd. ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ
WO2008096540A1 (ja) * 2007-02-08 2008-08-14 Sumitomo Bakelite Co., Ltd. 積層体、積層体を含む回路基板、半導体パッケージおよび積層体の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115444B2 (ja) 1986-06-13 1995-12-13 東芝ケミカル株式会社 銅張積層板
JPH04259543A (ja) 1991-02-13 1992-09-16 Sumitomo Bakelite Co Ltd 印刷回路用積層板の製造方法
JP2889474B2 (ja) * 1993-11-25 1999-05-10 松下電工株式会社 コンポジット積層板及びその製造方法
JPH09254331A (ja) * 1996-03-25 1997-09-30 Sumitomo Bakelite Co Ltd 積層板
JP3297721B2 (ja) * 1999-07-23 2002-07-02 松下電器産業株式会社 回路基板用部材及びこれを用いた回路基板の製造方法
JP2003012836A (ja) * 2001-06-27 2003-01-15 Matsushita Electric Works Ltd プリプレグ、及び、それを用いた積層板
JP2003198142A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Works Ltd 多層板の製造方法及び多層板
JP5119608B2 (ja) * 2006-05-15 2013-01-16 住友ベークライト株式会社 金属張積層板
JP5200405B2 (ja) * 2007-04-03 2013-06-05 住友ベークライト株式会社 多層配線板及び半導体パッケージ
WO2008126817A1 (ja) * 2007-04-11 2008-10-23 Hitachi Chemical Company, Ltd. 金属箔張り積層板およびプリント配線板
JP5491767B2 (ja) * 2009-05-26 2014-05-14 パナソニック株式会社 プリント配線板用プリプレグの製造方法及びプリント配線板用プリプレグ製造装置
JP5799237B2 (ja) * 2011-07-20 2015-10-21 パナソニックＩｐマネジメント株式会社 プリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007063960A1 (ja) * 2005-12-01 2007-06-07 Sumitomo Bakelite Company Limited プリプレグ、プリプレグの製造方法、基板および半導体装置
WO2007126130A1 (ja) * 2006-04-28 2007-11-08 Sumitomo Bakelite Co., Ltd. ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ
WO2008096540A1 (ja) * 2007-02-08 2008-08-14 Sumitomo Bakelite Co., Ltd. 積層体、積層体を含む回路基板、半導体パッケージおよび積層体の製造方法

Also Published As

Publication number Publication date
JP6083127B2 (ja) 2017-02-22
KR20140023979A (ko) 2014-02-27
TW201247414A (en) 2012-12-01
JP2012228879A (ja) 2012-11-22
TWI568587B (zh) 2017-02-01
WO2012140907A1 (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
KR101953404B1 (ko) 적층판, 회로 기판, 반도체 패키지 및 적층판의 제조 방법
JP6410405B2 (ja) 樹脂基板、プリプレグ、プリント配線基板、半導体装置
WO2012140908A1 (ja) 積層板、回路基板、および半導体パッケージ
KR101524898B1 (ko) 에폭시 수지 조성물, 수지 시트, 프리프레그, 다층 프린트 배선판 및 반도체 장치
JP6480650B2 (ja) 金属張積層板、プリント配線基板、半導体パッケージ、半導体装置および金属張積層板の製造方法
JPWO2017170643A1 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、金属張積層板、樹脂基板、プリント配線基板および半導体装置
JP2013180406A (ja) プリプレグ、基板、半導体装置、プリプレグの製造方法、基板の製造方法、および半導体装置の製造方法
JP6281184B2 (ja) 金属張積層板、プリント配線基板、半導体パッケージ、および半導体装置
JP6008104B2 (ja) プリプレグおよび金属張積層板
JP6540452B2 (ja) 回路基板用樹脂組成物、プリプレグ、金属張積層板、回路基板、および半導体パッケージ
WO2014192421A1 (ja) プリント配線板および半導体装置
JP6217069B2 (ja) 樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP2013006328A (ja) 積層板、回路基板、および半導体パッケージ
WO2013021587A1 (ja) プリプレグ、積層板、プリント配線基板、半導体パッケージおよび半導体装置
JP2015159177A (ja) 樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP5935314B2 (ja) 半導体装置の製造方法
JP5292847B2 (ja) 半導体素子搭載基板
JP2018035301A (ja) プリプレグ、金属張積層板、プリント配線基板および半導体パッケージ
WO2013172008A1 (ja) 半導体装置および半導体装置の製造方法
JP2015136849A (ja) 樹脂基板、金属張積層板、プリント配線基板、および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right