KR101835276B1 - Method for manufacturing printed circuit board with via hole - Google Patents

Method for manufacturing printed circuit board with via hole Download PDF

Info

Publication number
KR101835276B1
KR101835276B1 KR1020170092593A KR20170092593A KR101835276B1 KR 101835276 B1 KR101835276 B1 KR 101835276B1 KR 1020170092593 A KR1020170092593 A KR 1020170092593A KR 20170092593 A KR20170092593 A KR 20170092593A KR 101835276 B1 KR101835276 B1 KR 101835276B1
Authority
KR
South Korea
Prior art keywords
base substrate
hole
ink
psr
plating
Prior art date
Application number
KR1020170092593A
Other languages
Korean (ko)
Inventor
김승근
Original Assignee
김승근
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김승근 filed Critical 김승근
Priority to KR1020170092593A priority Critical patent/KR101835276B1/en
Application granted granted Critical
Publication of KR101835276B1 publication Critical patent/KR101835276B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability

Abstract

Disclosed is a method for manufacturing a printed circuit board with a via hole, which can prevent dew condensation caused by a temperature difference on the printed circuit board even though temperature difference occurs because of environmental conditions under which an electronic product where the printed circuit board is mounted is installed. The method for manufacturing a printed circuit board with a via hole comprises: a via hole filling step of primarily plating a surface of a base board and an inner circumferential surface of the via hole, filling the plated via hole with ink, performing a plane grinding operation for the surface of the ink in parallel with the base board and secondarily plating the surface of the base board to fill the via hole; a circuit pattern forming step of forming a circuit pattern with a desired shape on the surface of the base board where the via hole is filled; a photo solder resist (PSR) step of coating an unused area to prevent adherence of unnecessary solder on the surface of the base board where the circuit pattern is formed and simultaneously to protect the circuit pattern formed on the surface of the base board from an external environment.

Description

비아 홀이 마련된 인쇄회로기판의 제작방법{METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD WITH VIA HOLE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)
본 발명은 비아 홀이 마련된 인쇄회로기판의 제작방법에 관한 것으로, 보다 상세하게는 비아 홀이 형성되어 있는 인쇄회로기판에 온도 차이로 인한 결로 현상을 방지할 수 있는 비아 홀이 마련된 인쇄회로기판의 제작방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a printed circuit board having a via hole, and more particularly, to a method of manufacturing a printed circuit board having via holes that can prevent condensation due to a temperature difference And a manufacturing method thereof.
최근 들어, 전자기기 및 제품의 첨단화로 인한 전자기기 및 제품의 소형화 및 기술 집적은 꾸준하게 발전하고 있는 실정이다. 이와 함께 전자기기 등에 사용되는 인쇄회로기판(Printed Circuit Board : PCB)의 제조공정도 소형화 및 기술 집적에 대응하여 다양한 변화를 요구하고 있다.In recent years, miniaturization and technology integration of electronic devices and products due to the advancement of electronic devices and products has been steadily developing. In addition, the manufacturing process of printed circuit boards (PCBs) used in electronic devices is also demanding various changes in response to miniaturization and technology integration.
이와 같은 인쇄회로기판을 제조하는 방법은 초기에는 단면 기판에서 양면기판으로 발전해 나갔으며, 최근에는 다층 기판으로 발전해 나가고 있는 실정이며, 상기 다층 기판의 경우 최근에는 빌드 업(build up) 공법으로 제조되고 있는 실정이다.A method for manufacturing such a printed circuit board has been developed from a single-sided substrate to a double-sided substrate in the beginning. Recently, the multilayer substrate has been developed. In the case of the multilayer substrate, It is true.
상기와 같은 다층 기판의 경우 제조하는 과정에서 다층 기판 내에서 부품을 삽입하지 않은 상태에서 2층 또는 그 이상의 내부 도체 간의 접속에 이용되는 도금 홀인 비아 홀이 형성되며, 상기 다층 기판의 각 층의 회로 패턴 및 전자 소자 간의 전기적 연결을 위한 비아 홀로는 내부 비아 홀, 블라인드 비아 홀 또는 관통 홀 등과 같은 다양한 종류가 있다.In the case of such a multilayer board, a via-hole, which is a plating hole used for connection between two or more inner conductors in a state in which no component is inserted in the multilayer board, is formed during the manufacturing process, There are various kinds of via holes for electrical connection between patterns and electronic devices such as inner via holes, blind via holes, or through holes.
이와 같은 비아 홀에는 전도체 마련을 위해 도금을 한 후 통상적으로 잉크를 충진하게 되는데, 기판과 비아 홀에 충진된 잉크 표면이 평면이 되어야만 인쇄가 가능함으로써 비아 홀에 잉크를 채운 후 평면 연마작업을 한 다음 기판에 인쇄를 하게 된다.In such a via-hole, plating is performed to prepare a conductor, and then ink is filled. In general, ink can be filled only in the substrate and the via-hole so that printing can be performed only when the surface of the ink filled in the via-hole is flat. And then printed on the next substrate.
그러나, 상기 비아 홀에 충진된 잉크 표면을 평면 연마작업을 하게 되면 연마 시 잉크 표면이 불균일해지게 됨으로써 온도 차가 발생 시 불균일한 잉크 표면에 결로가 발생되는 현상이 발생된다.However, when the surface of the ink filled in the via hole is subjected to a planar polishing operation, the surface of the ink becomes uneven during polishing, thereby causing a phenomenon that condensation is generated on the surface of the uneven ink when the temperature difference occurs.
상기와 같이 온도 차에 의해 인쇄회로기판에 결로가 발생되면 쇼트가 발생되며, 특히 도어 록 등과 같은 잠금장치에 사용되는 인쇄회로기판에 결로가 발생되어 쇼트가 발생되면 자동으로 잠금장치가 열리게 된다는 매우 큰 문제점이 있다.In particular, when a condensation is generated on a printed circuit board used for a locking device such as a door lock and the like, and the short circuit occurs, the locking device is automatically opened There is a big problem.
대한민국 등록특허공보 제10-1298320호(2013.08.13.)Korean Registered Patent No. 10-1298320 (Aug. 13, 2013)
본 발명의 목적은 인쇄회로기판이 실장된 전자제품이 설치되어 있는 환경 조건에 의해 온도 차이가 발생된다 하더라도 상기 인쇄회로기판에 온도 차이로 인한 결로 발생현상을 방지할 수 있는 비아 홀이 마련된 인쇄회로기판의 제작방법을 제공하는 것이다.An object of the present invention is to provide a printed circuit board having a via hole that can prevent condensation due to a temperature difference on a printed circuit board even if a temperature difference occurs due to environmental conditions in which an electronic product on which a printed circuit board And a method of manufacturing a substrate.
그 외 본 발명의 세부적인 목적은 이하에 기재되는 구체적인 내용을 통하여 이 기술 분야의 전문가나 연구자에게 자명하게 파악되고 이해될 것이다.Other objects and advantages of the present invention will become apparent to those skilled in the art from the following detailed description.
위와 같은 목적을 달성하기 위하여 안출된 본 발명은 베이스 기판 표면과 비아 홀 내주면에 1차 도금을 하고 상기 도금된 비아 홀에 잉크를 충진 한 후, 상기 잉크 표면을 베이스 기판과 평행하게 평면 연마를 한 다음, 상기 베이스 기판 표면에 2차 도금을 하여 비아 홀을 충진하는 비아 홀 충진단계와, 상기 비아 홀이 충진된 베이스 기판 표면에 원하는 형태의 회로 패턴을 형성하는 회로 패턴 형성단계 및, 상기 회로 패턴이 형성된 베이스 기판 표면에 불필요한 솔더 부착을 방지함과 동시에 상기 베이스 기판 표면에 형성된 회로 패턴을 외부환경으로부터 보호하기 위하여 비 활용 영역을 코팅하는 PSR(Photo Solder Resist) 단계를 포함하는 비아 홀이 마련된 인쇄회로기판의 제작방법을 제시한다.In order to accomplish the above object, the present invention provides a method of manufacturing a semiconductor device, comprising the steps of: first plating a surface of a base substrate and an inner peripheral surface of a via hole, filling the plated via hole with ink, A circuit pattern forming step of forming a circuit pattern of a desired shape on the surface of the base substrate filled with the via hole and a circuit pattern forming step of forming a desired circuit pattern on the surface of the base substrate filled with the via hole, And a PSR (Photo Solder Resist) step of coating a non-use area in order to prevent unnecessary attachment of solder to the surface of the base substrate on which the base substrate is formed and protect the circuit pattern formed on the surface of the base substrate from the external environment A method of manufacturing a circuit board is presented.
일예를 들면, 상기 비아 홀 충진단계는 상기 비아 홀이 형성되어 있는 베이스 기판 표면과 비아 홀 내주면에 도금을 하여 비아 홀에 전도체를 마련하는 1차 도금단계와, 상기 1차 도금된 베이스 기판 표면의 이물질을 제거하는 1차 산세 정면단계와, 상기 베이스 기판 표면 보다 돌출되도록 상기 비아 홀에 잉크를 충진하는 잉크 충진단계와, 상기 베이스 기판의 표면과 평행하도록 상기 잉크 표면을 평면 연마하는 잉크 표면 연마단계 및, 상기 비아 홀에 잉크가 충진된 베이스 기판의 표면에 도통이 되도록 도금을 하는 2차 도금단계를 포함할 수 있다.For example, the filling of the via hole may include a first plating step of plating a surface of the base substrate on which the via hole is formed and an inner surface of the via hole to provide a conductor in the via hole, An ink filling step of filling ink in the via hole so as to protrude from the surface of the base substrate; an ink surface polishing step of polishing the ink surface in parallel to the surface of the base substrate; And a second plating step of conducting plating to the surface of the base substrate filled with ink in the via hole so as to be conductive.
한편, 상기 잉크 충진단계에서 상기 잉크는 상기 비아 홀 부피의 120%가 상기 비아 홀에 충진되는 것이 바람직하다.In the ink filling step, 120% of the volume of the via hole is filled in the via hole.
일예를 들면, 상기 회로 패턴 형성단계는 상기 2차 도금된 베이스 기판 표면의 이물질을 제거하는 2차 산세 정면단계와, 상기 베이스 기판의 표면에 드라이 필름을 코팅하는 필름 코팅단계와, 상기 드라이 필름이 코팅된 베이스 기판에 UV를 주사하여 회로 패턴을 형성하는 패턴 노광단계와, 상기 패턴이 형성된 베이스 기판의 경화되지 않은 드라이 필름을 제거하여 도금된 금속이 노출되도록 하는 패턴 현상단계와, 상기 베이스 기판에 경화된 드라이 필름이 존재하는 부분을 제외한 노출된 금속을 제거하는 도금 식각단계 및, 상기 베이스 기판에 남아 있는 경화된 드라이 필름을 제거하는 필름 박리단계를 포함할 수 있다.For example, the circuit pattern forming step may include: a secondary pickling front surface step of removing foreign substances on the surface of the second-plated base substrate; a film coating step of coating a surface of the base substrate with a dry film; A pattern developing step of exposing the coated base substrate to UV to form a circuit pattern, a pattern developing step of exposing the plated metal by removing the uncured dry film of the base substrate on which the pattern is formed, A plating etching step of removing the exposed metal except a portion where the cured dry film is present, and a film peeling step of removing the cured dry film remaining on the base substrate.
일예를 들면, 상기 PSR 단계는 상기 회로 패턴이 형성된 베이스 기판의 이물질을 제거하는 3차 산세 정면단계와, 상기 회로 패턴이 형성된 베이스 기판 표면에 PSR 잉크를 도포하는 PSR 인쇄단계와, 상기 PSR 잉크가 도포된 베이스 기판에 노출시킬 금속부분을 제외한 부분에 UV를 주사하는 PSR 노광단계 및, 상기 UV가 주사되지 않아 경화되지 않은 상기 베이스 기판 표면에 도포되어 있는 PSR 잉크를 제거하는 PSR 현상단계를 포함할 수 있다.For example, the PSR step includes a third pickling front surface step of removing foreign substances from the base substrate on which the circuit pattern is formed, a PSR printing step of applying PSR ink to the surface of the base substrate on which the circuit pattern is formed, A PSR exposing step of irradiating a portion of the coated base substrate except the metal portion to be exposed with UV and a PSR developing step of removing the PSR ink applied to the surface of the base substrate which is not cured due to the UV not being scanned .
상술한 바와 같이 본 발명의 일실시예에 의한 바이 홀이 마련된 인쇄회로기판의 제작방법에 따르면 비아 홀에 충진되어 있는 잉크를 평면 연마 한 후, 상기 비아 홀에 충진된 잉크 표면을 포함한 베이스 기판 표면에 2차 도금을 실시하여 베이스 기판 표면 전체가 균일하게 형성되도록 함으로써 인쇄회로기판이 설치되는 외부 환경조건에 따라 외부와의 온도 차이가 발생된다 하더라도 인쇄회로기판에 결로가 발생되지 않도록 함으로써 결로로 인한 인쇄회로기판의 쇼트 발생 현상을 방지할 수 있도록 한다.As described above, according to the method of manufacturing a printed circuit board provided with a via hole according to an embodiment of the present invention, after the ink filled in the via hole is planarized, the surface of the base substrate including the ink surface filled in the via hole So that the entire surface of the base substrate is uniformly formed, thereby preventing condensation from occurring on the printed circuit board even if a temperature difference with the outside occurs due to external environmental conditions in which the printed circuit board is installed. Thereby preventing a short circuit phenomenon of the printed circuit board.
따라서, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에 따라 인쇄회로기판을 제작하게 되면 인쇄회로기판이 적용된 전자제품의 고장 발생비율을 대폭 줄일 수 있으므로 대고객 만족도와 신뢰도를 향상시킬 수 있을 뿐만 아니라 A/S 비용까지도 대폭 절감할 수 있다는 효과가 있다.Therefore, if a printed circuit board is manufactured according to the method of manufacturing a printed circuit board having a via hole according to an embodiment of the present invention, the failure occurrence rate of the electronic product to which the printed circuit board is applied can be greatly reduced. It is possible to improve not only the cost but also the A / S cost.
특히, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에 의해 제작된 인쇄회로기판을 도어 록 등과 같은 잠금장치에 적용하게 되면 외부와의 온도 차이로 인하여 인쇄회로기판에 결로가 발생되지 않아 결로로 인한 쇼트현상 발생이 없으므로 잠금장치가 자동으로 열리게 되는 현상이 발생되지 않으므로 제품에 대한 신뢰도와 고객 만족도를 더욱 향상시킬 수 있는 효과가 있다.Particularly, when a printed circuit board manufactured by a method of manufacturing a printed circuit board provided with a via hole according to an embodiment of the present invention is applied to a locking device such as a door lock or the like, There is no occurrence of a short circuit due to condensation. Therefore, there is no phenomenon that the lock device is automatically opened, so that reliability and customer satisfaction of the product can be further improved.
그 외 본 발명의 효과들은 이하에 기재되는 구체적인 내용을 통하여, 또는 본 발명을 실시하는 과정 중에 이 기술분야의 전문가나 연구자에게 자명하게 파악되고 이해될 것이다. The effects of the present invention will be clearly understood and understood by those skilled in the art, either through the specific details described below, or during the course of practicing the present invention.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 제작방법을 설명하기 위한 도면
도 2는 S120 단계를 설명하기 위한 도면
도 3은 S130 단계를 설명하기 위한 도면
도 4는 S140 단계를 설명하기 위한 도면
도 6은 S150 내지 S170 단계를 설명하기 위한 도면
1 is a view for explaining a method of manufacturing a printed circuit board according to an embodiment of the present invention;
2 is a view for explaining step S120.
3 is a view for explaining step S130.
4 is a view for explaining step S140.
6 is a view for explaining steps S150 to S170;
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들 을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등 물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the following description. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.
본 출원에서 사용한 용어는 단지 특정한 실시 예들 을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprising" or "having ", and the like, are intended to specify the presence of stated features, integers, steps, operations, elements, parts, or combinations thereof, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the meaning in the context of the relevant art and are to be interpreted as ideal or overly formal in meaning unless expressly defined in the present application Do not.
이하 도면을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 제작방법을 설명하기 위한 도면이며, 도 2는 S120 단계를 설명하기 위한 도면이고, 도 3은 S130 단계를 설명하기 위한 도면이며, 도 4는 S140 단계를 설명하기 위한 도면이고, 도 6은 S150 내지 S170 단계를 설명하기 위한 도면이다.FIG. 1 is a view for explaining a method of manufacturing a printed circuit board according to an embodiment of the present invention, FIG. 2 is a view for explaining step S120, FIG. 3 is a view for explaining step S130, Is a diagram for explaining step S140, and FIG. 6 is a diagram for explaining steps S150 to S170.
도 1 내지 도 5를 참조하면, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법은 비아 홀 충진단계(S120), 회로 패턴 형성단계(S130) 및, PSR(Photo Solder Resist) 단계(S140)를 포함할 수 있다.1 to 5, a method of fabricating a printed circuit board having a via hole according to an embodiment of the present invention includes a via hole filling step S120, a circuit pattern forming step S130, and a photo solder resist ) Step S140.
먼저, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법은 상기 비아 홀 충진 단계(S120) 이전에 동판 원판을 작업 사이즈에 맞도록 재단하여 베이스 기판(110)을 형성한 후, 상기 베이스 기판(110)에 비트 등과 같은 작업 도구를 사용하여 비트 홀(130)을 가공을 한다(S110).First, in a method of fabricating a printed circuit board having a via hole according to an embodiment of the present invention, a base plate 110 is formed by cutting a copper plate to match a working size before filling the via hole (S120) A bit hole 130 is formed on the base substrate 110 by using a working tool such as a bit (S110).
상기 비아 홀 충진단계(S120)는 베이스 기판(110) 표면과 비아 홀(130) 내주면에 1차 도금(120)을 하고 상기 도금(120)된 비아 홀(130)에 잉크(150)를 충진한 후, 상기 잉크(150) 표면을 베이스 기판(110)과 평행하게 평면 연마를 한 다음, 상기 베이스 기판(110) 표면에 2차 도금(160)을 하여 비아 홀(130)을 충진하는 단계이다.The via hole filling step S120 may include a first plating 120 on the surface of the base substrate 110 and an inner peripheral surface of the via hole 130 and filling the via hole 130 with the ink 150 The surface of the ink 150 is polished in parallel with the base substrate 110 and then the secondary plating 160 is applied to the surface of the base substrate 110 to fill the via hole 130.
본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법은 상술한 바와 같이 비아 홀 충진단계(S120)에서, 먼저 베이스 기판(110) 표면과 비아 홀(130) 내주면에 전도체 마련을 위해 1차 도금(120)을 한 다음, 상기 베이스 기판(110) 표면에 잉크(150)가 돌출되도록 상기 비아 홀(130)에 잉크(150)를 충진한 후, 상기 베이스 기판(110)과 평행하게 상기 잉크(150) 표면을 연마를 한 다음, 상기 베이스 기판(110) 표면에 2차 도금(160)을 하게 됨으로써 상기 비아 홀(130)에 충진된 잉크(150) 표면에 불균일한 면이 존재하지 않게 된다.In the method of fabricating a printed circuit board having a via hole according to an embodiment of the present invention, in the via hole filling step (S120), a conductor is first formed on the surface of the base substrate 110 and the inner peripheral surface of the via hole 130 The ink 150 is filled in the via hole 130 so that the ink 150 protrudes from the surface of the base substrate 110 after the primary plating 120 is performed on the base substrate 110, The surface of the ink 150 is polished and then a secondary plating 160 is applied to the surface of the base substrate 110 so that a non-uniform surface is present on the surface of the ink 150 filled in the via hole 130 .
즉, 종래의 일반적인 비아 홀이 마련된 인쇄회로기판의 제작방법에 따르면 통상적으로 베이스 기판(110) 표면과 비아 홀(130) 내주면에 1차 도금(120)을 한 다음, 상기 비아 홀(130)에 잉크(150)를 충진한 후, 상기 베이스 기판(110)과 평행하게 상기 잉크(150) 표면을 연마하는 과정만으로 비아 홀 충진단계를 마치게 된다.That is, according to a conventional method of fabricating a printed circuit board having via holes, a first plating 120 is usually performed on the surface of the base substrate 110 and the inner peripheral surface of the via hole 130, The filling of the via hole 150 is completed by polishing the surface of the ink 150 in parallel with the base substrate 110 after filling the ink 150.
따라서, 상기 비아 홀(130)에 충진되어 있는 잉크(150) 표면의 연마작업으로 인하여 잉크(150) 표면이 불균일하게 형성됨으로써 외부 환경에 의해 온도 차가 발생되면 상기 비아 홀(130)에 충진되어 있는 잉크 표면(150)에 결로가 발생되는 현상이 매우 빈번하게 발생된다.Therefore, when the surface of the ink 150 is unevenly formed due to the polishing operation of the surface of the ink 150 filled in the via hole 130, if a temperature difference is generated due to the external environment, A phenomenon that condensation is generated on the ink surface 150 occurs very frequently.
이와 같이 비아 홀(130)에 충진된 잉크(150) 표면이 불균일하게 형성된 인쇄회로기판을 도어 록 등과 같은 잠금장치에 사용하게 될 경우 상기 잠금장치가 설치되는 환경조건에 따라 온도차가 발생되어 상기 잉크(150) 표면에 결로가 발생되면 쇼트가 발생될 수 있으며, 상기 인쇄회로기판에 쇼트가 발생되면 자동으로 잠금장치가 열리게 된다는 매우 큰 문제점이 있다.When the printed circuit board on which the surface of the ink 150 filled in the via hole 130 is unevenly formed is used for a locking device such as a door lock or the like, a temperature difference is generated according to an environmental condition in which the locking device is installed, If a condensation is generated on the surface of the printed circuit board 150, a short circuit may occur, and if a short circuit occurs on the printed circuit board, the locking device is automatically opened.
이에 반하여, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에 따라 제작된 인쇄회로기판의 경우 잉크(150) 표면을 베이스 기판(110) 표면과 평행하도록 평면 연마 작업을 한 후, 상기 잉크(150) 표면을 포함한 상기 베이스 기판(110) 표면에 다시 한 번 2차적으로 도금(160)을 하게 됨으로써 상기 잉크(150) 표면을 포함한 베이스 기판(110) 표면 전체가 균일하게 형성됨으로써 온도차로 인하여 인쇄회로기판에 결로가 발생되는 현상을 방지할 수 있다.On the other hand, in the case of a printed circuit board manufactured according to the method of manufacturing a printed circuit board having a via hole according to an embodiment of the present invention, the surface of the ink 150 is polished parallel to the surface of the base substrate 110 The entire surface of the base substrate 110 including the surface of the ink 150 is uniformly formed by performing the secondary plating 160 on the surface of the base substrate 110 including the surface of the ink 150 It is possible to prevent condensation from being generated on the printed circuit board due to the temperature difference.
따라서, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에 따라 제작된 인쇄회로기판은 도어 록 등과 같은 잠금장치에 적용한다 하더라도 잠금장치가 설치되는 환경조건에 따라 온도차가 발생된다 하더라도 상기 비아 홀(130)에 충진되어 있는 잉크(150) 표면에 결로가 발생되지 않게 됨으로써 결로로 인한 쇼트현상 발생이 없으므로 잠금장치가 자동으로 열리게 되는 현상이 발생되지 않는다는 장점이 있다.Therefore, even if the printed circuit board manufactured according to the method for manufacturing a printed circuit board having via holes according to an embodiment of the present invention is applied to a locking device such as a door lock, a temperature difference is generated according to an environmental condition in which the locking device is installed The condensation does not occur on the surface of the ink 150 filled in the via hole 130, so that the short circuit due to condensation does not occur, so that the locking device is not automatically opened.
예를 들면, 상기 비아 홀 충진단계(S120)는 1차 도금단계(S121), 1차 산세 정면단계(S122), 잉크 충진단계(S123), 잉크 표면 연마단계(S124) 및, 2차 도금단계(S125)를 포함할 수 있다.For example, the via hole filling step S120 may include a first plating step S121, a first pickling face step S122, an ink filling step S123, an ink surface polishing step S124, (S125).
상기 1차 도금단계(S121)는 상기 비아 홀(130)이 형성되어 있는 베이스 기판(110) 표면과 상기 비아 홀(130) 내주면에 동 도금(120)을 하여 상기 비아 홀(130)에 전도체를 마련할 수 있도록 한다.The first plating step S121 may be performed by plating a copper plating 120 on the surface of the base substrate 110 on which the via hole 130 is formed and the inner circumferential surface of the via hole 130, .
상기 1차 산세 정면단계(S122)는 상기 1차 도금(120)된 베이스 기판(110) 표면을 산세 정면처리하여 상기 베이스 기판(110) 표면의 이물질(140)을 제거하는 단계이다.The primary pickling frontal step S122 is a step of pickling the surface of the base substrate 110 subjected to the primary plating 120 to remove the foreign substance 140 on the surface of the base substrate 110. [
상기 잉크 충진단계(S123)는 상기 1차 산세 정면처리된 상기 베이스 기판(110)에 마련되어 있는 비아 홀(130)에 잉크(150)를 충진하는 단계이다.The ink filling step S123 is a step of filling the via hole 130 provided in the base substrate 110 subjected to the primary pickling front surface with the ink 150. [
여기서, 상기 잉크(150)는 상기 베이스 기판(110) 표면 보다 돌출되도록 상기 비아 홀(130)에 충진될 수 있다.Here, the ink 150 may be filled in the via hole 130 so as to protrude from the surface of the base substrate 110.
예를 들면, 상기 잉크(150)는 상기 비아 홀(130) 부피의 120% 정도가 상기 비아 홀(130)에 충진되는 것이 바람직하다.For example, the ink 150 may be filled in the via hole 130 by about 120% of the volume of the via hole 130.
상기 잉크 표면 연마단계(S124)는 상기 베이스 기판(110)의 표면과 평행하도록 상기 잉크(150) 표면을 평면 연마하는 단계이다.The ink surface polishing step S124 is a step of planarizing the surface of the ink 150 so as to be in parallel with the surface of the base substrate 110. [
상기 2차 도금단계(S125)는 상기 비아 홀(130)에 잉크가 충진된 베이스 기판(110)의 표면에 도통이 되도록 동 도금(160)을 하는 단계이다.The secondary plating step S125 is a step of performing copper plating 160 to be conductive to the surface of the base substrate 110 filled with ink in the via hole 130. [
이때, 상기 잉크(150) 표면을 평면 연마하게 되면 상기 잉크(150) 표면이 불균일하게 됨으로써 온도차가 발생되면 상기 불균일한 잉크(150) 표면에 결로가 발생될 수 있다.At this time, when the surface of the ink 150 is polished flat, the surface of the ink 150 may become uneven, so that if there is a temperature difference, condensation may occur on the surface of the uneven ink 150.
따라서, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에서는 비아 홀(130)에 충진된 잉크(150) 표면을 평면 연마한 후 상기 비아 홀(130)에 충진된 잉크(150) 표면과 베이스 기판(110) 표면에 2차 도금(160)을 하여 베이스 기판(110) 표면을 균일하게 함으로써 온도 차로 인한 인쇄회로기판 표면에 결로가 발생되는 것을 방지할 수 있도록 한다.Therefore, in the method of fabricating a printed circuit board having a via hole according to an embodiment of the present invention, the surface of the ink 150 filled in the via hole 130 is planarly polished, The surface of the base substrate 110 is uniformly coated with a second plating 160 on the surface of the base substrate 110 and the surface of the base substrate 110 to prevent condensation on the surface of the printed circuit board due to the temperature difference.
상술한 바와 같이 비아 홀(130)에 잉크(150)를 충진한 다음에는, 상기 2차 도금(160)된 베이스 기판(110) 표면에 원하는 형태의 회로 패턴을 형성하는 회로 패턴 형성단계(S130)를 진행하게 된다.After the ink 150 is filled in the via hole 130 as described above, a circuit pattern forming step (S130) for forming a desired circuit pattern on the surface of the base substrate 110, which is secondarily plated 160, .
여기서, 상기 회로 패턴 형성단계(S130)는 2차 산세 정면단계(S131), 필름 코팅단계(S132), 패턴 노광단계(S133), 패턴 현상단계(S134), 도금 식각단계(S135) 및, 필름 박리단계(S136)를 포함할 수 있다.Here, the circuit pattern forming step S130 includes a secondary pickling front step S131, a film coating step S132, a pattern exposure step S133, a pattern development step S134, a plating etching step S135, And a peeling step (S136).
상기 2차 산세 정면단계(S131)는 상기 2차 도금(160)된 베이스 기판(110) 표면의 이물질(140)을 제거하는 단계이다.The secondary pickling frontal step S131 is a step of removing the foreign substance 140 on the surface of the base plate 110 subjected to the secondary plating 160. [
상기 필름 코팅단계(S132)는 상기 베이스 기판(110)의 표면에 드라이 필름(170)을 코팅하는 단계이다.The film coating step S132 is a step of coating the surface of the base substrate 110 with the dry film 170. [
여기서, 상기 필름 코팅단계(S132) 이전에 상기 베이스 기판(110)을 클리닝 머신을 통과시켜 상기 베이스 기판(110) 표면의 이물질을 또 한 번 제거한 후 상기 베이스 기판(110) 표면에 드라이 필름(170)을 코팅할 수도 있다.After the base substrate 110 is passed through a cleaning machine to remove foreign substances on the surface of the base substrate 110 again before the film coating step S132, ) May be coated.
상기 패턴 노광단계(S133)는 상기 드라이 필름(170)이 코팅된 베이스 기판(110)에 형성될 회로 패턴(180)의 형상으로 UV를 주사하여 상기 드라이 필름(170)을 경화시킴으로써 회로 패턴(180)을 형성하는 단계이다.In the pattern exposure step S133, the dry film 170 is cured by scanning the UV pattern in the form of a circuit pattern 180 to be formed on the base substrate 110 on which the dry film 170 is coated, ).
상기 패턴 현상단계(S134)는 상기 패턴(180)이 형성된 베이스 기판(110)의 경화되지 않은 드라이 필름(170)을 제거하여 회로 패턴(180)이 형성되지 않은 베이스 기판(110) 부분에 도금(160)된 금속이 노출되도록 하는 단계이다.The pattern development step S134 may be performed by removing the uncured dry film 170 of the base substrate 110 on which the pattern 180 is formed by plating the portion of the base substrate 110 on which the circuit pattern 180 is not formed 160 are exposed.
즉, 상기 패턴 현상단계(S134)에서는 상기 UV가 주사되지 않아 경화되지 않은 드라이 필름(170)을 상기 베이스 기판(110)으로부터 제거하여 경화된 드라이 필름(170)이 위치한 나머지 부분의 도금된 금속(160)부분을 노출시킬 수 있도록 한다.That is, in the pattern development step S134, the un-cured dry film 170 is removed from the base substrate 110 because the UV is not scanned, and the remaining portion of the plated metal 160 < / RTI >
상기 도금 식각단계(S135)는 상기 베이스 기판(110)에 경화된 드라이 필름(170)이 존재하는 부분을 제외한 외부로 노출된 도금된 금속(160)을 제거하는 단계이다.The plating etching step S135 is a step of removing the exposed plated metal 160 except the portion where the cured dry film 170 is present on the base substrate 110. [
상기 필름 박리단계(S136)는 상기 베이스 기판에 남아 있는 경화된 드라이 필름을 제거하는 단계이다.The film peeling step (S136) is a step of removing the cured dry film remaining on the base substrate.
상기와 같은 회로 패턴 형성단계(S130)를 통해 상기 베이스 기판(1101)에 원하는 회로 패턴(180)을 형성한 다음에는 PSR 단계(S140)를 진행하게 된다.After the desired circuit pattern 180 is formed on the base substrate 1101 through the circuit pattern forming step S130 as described above, the PSR step S140 is performed.
상기 PSR 단계(S140)는 상기 회로 패턴(180)이 형성된 베이스 기판(110) 표면에 불필요한 솔더 부착을 방지함과 동시에 상기 베이스 기판(110) 표면에 형성된 회로 패턴(180)을 외부환경으로부터 보호하기 위하여 비 활용 영역을 코팅하는 단계이다.The PSR step S140 prevents the unnecessary attachment of solder to the surface of the base substrate 110 on which the circuit pattern 180 is formed and protects the circuit pattern 180 formed on the surface of the base substrate 110 from the external environment Coating the non-use area.
예를 들면, 상기 PSR 단계(S140)는 3차 산세 정면단계(S141), PSR 인쇄단계(S142), PSR 노광단계(S143) 및, PSR 현상단계(S144)를 포함할 수 있다.For example, the PSR step S140 may include a third pickling frontal step S141, a PSR printing step S142, a PSR exposure step S143, and a PSR development step S144.
상기 3차 산세 정면단계(S141)는 상기 회로 패턴(180)이 형성된 베이스 기판(110)의 이물질(140)을 제거하는 단계로서, PSR 인쇄단계(S142) 시 PSR 잉크(190)와 베이스 기판(110) 표면과의 밀착성에 악영향을 주는 산화피막, 유지분 등을 제거함과 동시에 회로 패턴(180)이 형성된 금속표면에 조도를 부여하여 상기 PSR 인쇄단계(S142)에서 PSR 잉크(190)와 금속표면과의 밀착력을 향상시킬 수 있도록 한다.The third pickling frontal step S141 is a step of removing the foreign substance 140 of the base substrate 110 on which the circuit pattern 180 is formed and the PSR ink 190 and the base substrate The PSR ink 190 and the metal surface 180 are removed in the PSR printing step S142 by removing the oxide film, the fat and the like which adversely affect the adhesion to the surface of the circuit pattern 180, So as to improve the adhesion between the substrate and the substrate.
상기 PSR 인쇄단계(S142)는 상기 회로 패턴(180)이 형성된 베이스 기판(110) 표면에 PSR 잉크(190)를 도포하여 베이스 기판(110) 표면에 불필요한 솔더 부착을 방지함과 동시에 상기 베이스 기판(110) 표면에 형성된 회로 패턴(180)을 외부 환경으로부터 보호할 수 있도록 한다.In the PSR printing step S142, the PSR ink 190 is applied to the surface of the base substrate 110 on which the circuit pattern 180 is formed to prevent unnecessary solder adhesion to the surface of the base substrate 110, 110 to protect the circuit pattern 180 formed on the surface thereof from the external environment.
상기 PSR 노광단계(S143)는 상기 PSR 잉크(190)가 도포된 베이스 기판(110)에 노출시킬 금속부분을 제외한 부분에 UV를 주사하는 단계이다.The PSR exposure step S143 is a step of irradiating UV light to a portion of the base substrate 110 to which the PSR ink 190 is applied, except for a metal portion to be exposed.
상기 PSR 현상단계(S144)는 상기 UV가 주사되지 않아 경화되지 않은 상기 베이스 기판(110) 표면에 도포되어 있는 PSR 잉크(190)를 제거하는 단계이다.The PSR developing step S144 is a step of removing the PSR ink 190 applied on the surface of the base substrate 110 which is not cured due to the UV scanning.
상기 PSR 현상단계(S144)를 마친 다음에는, 상기 베이스 기판(110) 표면에 판넬 실크 인쇄 작업을 실시하여 베이스 기판(110)에 SMD 패드와 홀랜드 위치에 부품 기호(200)를 삽입하게 된다(S150).After the PSR development step S144 is completed, a panel silk printing operation is performed on the surface of the base substrate 110 to insert the component symbol 200 into the SMD pad and the holing position on the base substrate 110 (S150 ).
상기 판넬 실크 인쇄 작업 후에는 제품군에 따라 OSP, HAL, 금 도금(210) 등의 표면 처리를 한 다음, 배열된 제품을 낱개로 절단하게 된다(S160).After the panel silk printing operation, a surface treatment such as OSP, HAL, gold plating 210 and the like is performed according to the product group, and then the arrayed products are individually cut (S160).
이후, 상기 낱개로 절단된 인쇄회로기판 패턴의 쇼트 및 오픈을 전기적 자동검사를 통해 불량 유무를 검출한 다음, 육안으로 PSR 인쇄 및 실크 인쇄의 불량 유무를 검사하여 포장한 후 출하하게 된다(S170).Then, whether the PSR printing and the silk printing are defective or not is visually inspected and packed (S170). After that, .
다시, 도 1 내지 도 5를 참조하여 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법의 작용 효과에 대하여 설명한다.1 and 5, the operation and effect of the method of manufacturing a printed circuit board provided with a via hole according to an embodiment of the present invention will be described.
도 1 내지 도 5를 참조하면, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법은 인쇄회로기판 제작 시 베이스 기판(110)의 표면과 비아 홀(130) 내주면에 1차 도금(120)을 한 후, 상기 베이스 기판(110) 표면에 잉크(150)가 돌출되도록 상기 도금된 비아 홀(130)에 잉크(150)를 충진한 다음, 상기 베이스 기판(110)과 평행하게 상기 잉크(150) 표면을 평면 연마를 한 후, 상기 베이스 기판(110) 표면에 2차 도금(160)을 하게 된다.1 to 5, a method of manufacturing a printed circuit board having a via hole according to an embodiment of the present invention includes forming a via hole on a surface of a base substrate 110 and an inner peripheral surface of a via hole 130, After the plating 120 is performed, the plated via hole 130 is filled with the ink 150 so that the ink 150 protrudes from the surface of the base substrate 110, and then the ink 150 is filled in parallel with the base substrate 110 After the surface of the ink 150 is polished, the surface of the base substrate 110 is subjected to a secondary plating 160.
여기서, 상기 베이스 기판(110) 표면에 돌출되도록 상기 비아 홀(130)에 충진된 잉크(150)를 상기 베이스 기판(110) 표면과 평행하도록 평면 연마작업을 하게 되면 상기 잉크(150) 표면이 연마 작업에 의해 불균일하게 된다.If the ink 150 filled in the via hole 130 is protruded from the surface of the base substrate 110 to be parallel to the surface of the base substrate 110, And becomes non-uniform by the operation.
따라서, 상기 비아 홀(130)에 충진된 잉크(150)를 평면 연마한 후 바로 회로 패턴(180)을 형성하는 종래의 일방적인 비아 홀이 마련된 인쇄회로기판의 제작방법에 의하여 제작된 인쇄회로기판의 경우 외부 환경에 의해 온도 차가 발생되면 상기 비아 홀(130)에 충진되어 있는 불균일한 잉크(150) 표면에 결로가 발생되는 현상이 매우 빈번하게 발생된다.Therefore, the conventional printed circuit board having the uni-directional via-hole for forming the circuit pattern 180 after the ink 150 filled in the via hole 130 is polished, The occurrence of condensation on the surface of the uneven ink 150 filled in the via hole 130 occurs very frequently when a temperature difference is caused by the external environment.
이와 같이 비아 홀(130)에 충진된 잉크(150) 표면이 불균일하게 형성된 인쇄회로기판을 도어 록 등과 같은 잠금장치에 사용하게 될 경우 상기 잠금장치가 설치되는 환경조건에 따라 온도차가 발생되어 상기 잉크(150) 표면에 결로가 발생되면 쇼트가 발생될 수 있으며, 상기 인쇄회로기판에 쇼트가 발생되면 자동으로 잠금장치가 열리게 된다는 매우 큰 문제점이 있다.When the printed circuit board on which the surface of the ink 150 filled in the via hole 130 is unevenly formed is used for a locking device such as a door lock or the like, a temperature difference is generated according to an environmental condition in which the locking device is installed, If a condensation is generated on the surface of the printed circuit board 150, a short circuit may occur, and if a short circuit occurs on the printed circuit board, the locking device is automatically opened.
이에 반하여, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에 따르면, 상기 비아 홀(130)에 충진된 잉크(150) 표면을 베이스 기판(110)과 평행하도록 평면 연마작업을 한 다음, 상기 베이스 기판(110) 표면에 2차 도금(160)을 하게 됨으로써 상기 잉크(150) 표면을 포함한 베이스 기판(110) 표면 전체가 균일하게 형성됨으로써 온도차로 인하여 인쇄회로기판에 결로가 발생되는 현상을 방지할 수 있다.In contrast, according to the method for fabricating a printed circuit board having via holes according to an embodiment of the present invention, the surface of the ink 150 filled in the via hole 130 is polished parallel to the base substrate 110 And then the secondary plating 160 is applied to the surface of the base substrate 110 to uniformly form the entire surface of the base substrate 110 including the surface of the ink 150. As a result, It is possible to prevent the occurrence of the phenomenon.
따라서, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에 따라 제작된 인쇄회로기판은 설치되는 환경조건에 따라 온도차가 발생된다 하더라도 상기 비아 홀(130)에 충진되어 있는 잉크(150) 표면에 결로가 발생되는 현상을 방지할 수 있다.Therefore, even if a temperature difference is generated according to the installed environmental conditions, the printed circuit board manufactured according to the method of fabricating a printed circuit board having via holes according to an embodiment of the present invention, It is possible to prevent the occurrence of condensation on the surface of the substrate 150.
그러므로, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에 따라 제작된 인쇄회로기판은 도어 록 등과 같은 잠금장치에 적용한다 하더라도 외부와의 온도 차이로 인하여 인쇄회로기판에 결로가 발생되지 않아 결로로 인한 쇼트현상 발생이 없으므로 잠금장치가 자동으로 열리게 되는 현상이 발생되지 않는다는 장점이 있다.Therefore, even if the printed circuit board manufactured according to the method for fabricating a printed circuit board with via holes according to an embodiment of the present invention is applied to a locking device such as a door lock or the like, There is no short-circuit phenomenon caused by condensation, so that the locking device is not automatically opened.
상술한 바와 같이 본 발명의 일실시예에 의한 바이 홀이 마련된 인쇄회로기판의 제작방법에 따르면 비아 홀(130)에 충진되어 있는 잉크(150)를 평면 연마 한 후, 상기 비아 홀(130)에 충진된 잉크(150) 표면을 포함한 베이스 기판(110) 표면에 2차 도금(160)을 실시하여 베이스 기판(110) 표면 전체가 균일하게 형성되도록 함으로써 인쇄회로기판이 설치되는 외부 환경조건에 따라 외부와의 온도 차이가 발생된다 하더라도 인쇄회로기판에 결로가 발생되지 않도록 함으로써 결로로 인한 인쇄회로기판의 쇼트 발생 현상을 방지할 수 있도록 한다.As described above, according to the method of manufacturing a printed circuit board having a via hole according to an embodiment of the present invention, the ink 150 filled in the via hole 130 is subjected to surface polishing, The secondary plating 160 is applied to the surface of the base substrate 110 including the surface of the filled ink 150 to uniformly form the entire surface of the base substrate 110, It is possible to prevent the occurrence of short circuit of the printed circuit board due to condensation by preventing condensation from occurring on the printed circuit board.
따라서, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에 따라 인쇄회로기판을 제작하게 되면 인쇄회로기판이 적용된 전자제품의 고장 발생비율을 대폭 줄일 수 있으므로 대고객 만족도와 신뢰도를 향상시킬 수 있을 뿐만 아니라 A/S 비용까지도 대폭 절감할 수 있다는 장점이 있다.Therefore, if a printed circuit board is manufactured according to the method of manufacturing a printed circuit board having a via hole according to an embodiment of the present invention, the failure occurrence rate of the electronic product to which the printed circuit board is applied can be greatly reduced. It can not only improve the performance but also greatly reduce the A / S cost.
특히, 본 발명의 일실시예에 의한 비아 홀이 마련된 인쇄회로기판의 제작방법에 의해 제작된 인쇄회로기판을 도어 록 등과 같은 잠금장치에 적용하게 되면 외부와의 온도 차이로 인하여 인쇄회로기판에 결로가 발생되지 않아 결로로 인한 쇼트현상 발생이 없으므로 잠금장치가 자동으로 열리게 되는 현상이 발생되지 않으므로 제품에 대한 신뢰도와 고객 만족도를 더욱 향상시킬 수 있다는 장점이 있다.Particularly, when a printed circuit board manufactured by a method of manufacturing a printed circuit board provided with a via hole according to an embodiment of the present invention is applied to a locking device such as a door lock or the like, There is no occurrence of a short circuit due to condensation. Therefore, there is no phenomenon that the locking device is automatically opened. Therefore, reliability and customer satisfaction of the product can be further improved.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면 후술될 특허 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the present invention has been described in connection with what is presently considered to be practical and exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
(110) : 베이스 기판 (120) : 1차 도금
(130) : 비아 홀 (140) : 이물질
(150) : 잉크 (160) : 2차 도금
(170) : 드라이 필름 (180) : 회로 패턴
(190) : PSR 잉크 (200) : 부품기호
(110): Base substrate (120): Primary plating
(130): via hole (140): foreign matter
(150): ink (160): secondary plating
(170): Dry film (180): Circuit pattern
(190): PSR ink (200): part symbol

Claims (5)

  1. 베이스 기판 표면과 비아 홀 내주면에 1차 도금을 하고 상기 도금된 비아 홀에 잉크를 충진 한 후, 상기 잉크 표면을 베이스 기판과 평행하게 평면 연마를 한 다음, 상기 베이스 기판 표면에 2차 도금을 하여 비아 홀을 충진하는 비아 홀 충진단계;
    상기 비아 홀이 충진된 베이스 기판 표면에 원하는 형태의 회로 패턴을 형성하는 회로 패턴 형성단계;
    상기 회로 패턴이 형성된 베이스 기판 표면에 불필요한 솔더 부착을 방지함과 동시에 상기 베이스 기판 표면에 형성된 회로 패턴을 외부환경으로부터 보호하기 위하여 비 활용 영역을 코팅하는 PSR(Photo Solder Resist) 단계;
    상기 베이스 기판에 SMD 패드와 홀랜드 위치에 부품 기호를 삽입하는 판넬 실크 인쇄 단계;
    상기 판넬 실크 인쇄 단계 이후 제품군에 따라 OSP, HAL, 금 도금 중 선택된 표면 처리를 한 다음, 배열된 제품을 낱개로 절단하는 표면 처리 및 절단 단계; 및
    상기 낱개로 절단된 인쇄회로기판 패턴의 쇼트 및 오픈을 전기적 자동검사를 통해 불량 유무를 검출한 후, 육안으로 PSR 인쇄 및 실크 인쇄의 불량 유무를 검사하여 포장한 후 출하하는 불량 검사 및 출하 단계; 를 포함하며,
    상기 PSR 단계는,
    상기 회로 패턴이 형성된 베이스 기판의 이물질을 제거하는 3차 산세 정면단계;
    상기 회로 패턴이 형성된 베이스 기판 표면에 PSR 잉크를 도포하는 PSR 인쇄단계;
    상기 PSR 잉크가 도포된 베이스 기판에 노출시킬 금속부분을 제외한 부분에 UV를 주사하는 PSR 노광단계; 및
    상기 UV가 주사되지 않아 경화되지 않은 상기 베이스 기판 표면에 도포되어 있는 PSR 잉크를 제거하는 PSR 현상단계를 포함하며,
    상기 3차 산세 정면단계는 상기 PSR 인쇄단계 시 PSR 잉크와 베이스 기판 표면과의 밀착성에 악영향을 주는 이물질을 제거함과 동시에 회로 패턴이 형성된 금속표면에 조도를 부여하여 상기 PSR 인쇄단계에서 PSR 잉크와 금속표면과의 밀착력을 향상시키는 단계인 것을 특징으로 하는
    비아 홀이 마련된 인쇄회로기판의 제작방법.
    First plating the surface of the base substrate and the inner peripheral surface of the via hole, filling the plated via hole with ink, polishing the surface of the ink in parallel with the base substrate, and then performing second plating on the surface of the base substrate A via hole filling step of filling the via hole;
    A circuit pattern forming step of forming a desired circuit pattern on the surface of the base substrate filled with the via hole;
    A PSR (Photo Solder Resist) step of coating a non-use area in order to prevent unnecessary attachment of solder to the surface of the base substrate on which the circuit pattern is formed and to protect a circuit pattern formed on the surface of the base substrate from external environment;
    A panel silk printing step of inserting a component symbol on the SMD pad and the holing position on the base substrate;
    A surface treatment and cutting step of individually cutting the arrayed products after the surface treatment selected from OSP, HAL and gold plating according to the product group after the panel silk printing step; And
    A defect inspecting and shipping step of inspecting the PSR printing and the silk printing with naked eyes after inspecting the packaged printed circuit board pattern for short and open by electrical automatic inspection, / RTI >
    The PSR may include:
    A tertiary pickling front face step of removing foreign matters from the base substrate on which the circuit pattern is formed;
    A PSR printing step of applying a PSR ink to a surface of a base substrate on which the circuit pattern is formed;
    A PSR exposing step of irradiating UV light onto a portion of the base substrate to which the PSR ink is applied except for a metal portion to be exposed; And
    And a PSR development step of removing the PSR ink applied to the surface of the base substrate which is not cured due to the UV not being scanned,
    The third pickling front surface step removes foreign matter which adversely affects the adhesion between the PSR ink and the base substrate surface during the PSR printing step and gives the roughness to the metal surface on which the circuit pattern is formed so that the PSR ink and the metal And a step of improving adhesion to the surface
    A method of manufacturing a printed circuit board provided with a via hole.
  2. 제1 항에 있어서,
    상기 비아 홀 충진단계는,
    상기 비아 홀이 형성되어 있는 베이스 기판 표면과 비아 홀 내주면에 도금을 하여 비아 홀에 전도체를 마련하는 1차 도금단계;
    상기 1차 도금된 베이스 기판 표면의 이물질을 제거하는 1차 산세 정면단계;
    상기 베이스 기판 표면 보다 돌출되도록 상기 비아 홀에 잉크를 충진하는 잉크 충진단계;
    상기 베이스 기판의 표면과 평행하도록 상기 잉크 표면을 평면 연마하는 잉크 표면 연마단계; 및
    상기 비아 홀에 잉크가 충진된 베이스 기판의 표면에 도통이 되도록 도금을 하는 2차 도금단계를 포함하는 비아 홀이 마련된 인쇄회로기판의 제작방법.
    The method according to claim 1,
    The via hole filling step may include:
    A first plating step of plating the surface of the base substrate on which the via holes are formed and the inner peripheral surface of the via hole to provide a conductor in the via hole;
    A first pickling face step of removing foreign matter on the surface of the primary plating;
    Filling an ink in the via hole so as to protrude from the surface of the base substrate;
    An ink surface polishing step of polishing the ink surface so as to be parallel to the surface of the base substrate; And
    And a second plating step of performing plating on the surface of the base substrate filled with ink in the via hole so as to be conductive.
  3. 제2 항에 있어서,
    상기 잉크 충진단계에서,
    상기 잉크는 상기 비아 홀 부피의 120%가 상기 비아 홀에 충진되는 것을 특징으로 하는 비아 홀이 마련된 인쇄회로기판의 제작방법.
    3. The method of claim 2,
    In the ink filling step,
    Wherein the ink is filled in the via hole by 120% of the via hole volume.
  4. 제1 항에 있어서,
    상기 회로 패턴 형성단계는,
    상기 2차 도금된 베이스 기판 표면의 이물질을 제거하는 2차 산세 정면단계;
    상기 베이스 기판의 표면에 드라이 필름을 코팅하는 필름 코팅단계;
    상기 드라이 필름이 코팅된 베이스 기판에 UV를 주사하여 회로 패턴을 형성하는 패턴 노광단계;
    상기 패턴이 형성된 베이스 기판의 경화되지 않은 드라이 필름을 제거하여 도금된 금속이 노출되도록 하는 패턴 현상단계;
    상기 베이스 기판에 경화된 드라이 필름이 존재하는 부분을 제외한 노출된 금속을 제거하는 도금 식각단계; 및
    상기 베이스 기판에 남아 있는 경화된 드라이 필름을 제거하는 필름 박리단계를 포함하는 비아 홀이 마련된 인쇄회로기판의 제작방법.
    The method according to claim 1,
    The circuit pattern forming step includes:
    A second pickling front surface step of removing foreign matter on the surface of the second-plated base substrate;
    A film coating step of coating a surface of the base substrate with a dry film;
    A pattern exposure step of forming a circuit pattern by scanning UV on a base substrate coated with the dry film;
    A pattern developing step of removing the uncured dry film of the base substrate on which the pattern is formed to expose the plated metal;
    A plating etch step of removing exposed metal except a portion where the cured dry film is present on the base substrate; And
    And a film peeling step of removing the cured dry film remaining on the base substrate.
  5. 삭제delete
KR1020170092593A 2017-07-21 2017-07-21 Method for manufacturing printed circuit board with via hole KR101835276B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170092593A KR101835276B1 (en) 2017-07-21 2017-07-21 Method for manufacturing printed circuit board with via hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170092593A KR101835276B1 (en) 2017-07-21 2017-07-21 Method for manufacturing printed circuit board with via hole

Publications (1)

Publication Number Publication Date
KR101835276B1 true KR101835276B1 (en) 2018-03-08

Family

ID=61726267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170092593A KR101835276B1 (en) 2017-07-21 2017-07-21 Method for manufacturing printed circuit board with via hole

Country Status (1)

Country Link
KR (1) KR101835276B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109890146A (en) * 2019-02-14 2019-06-14 广州京写电路板有限公司 A kind of production method that printed circuit board is used in small component attachment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133727A (en) * 2001-10-22 2003-05-09 Nec Toppan Circuit Solutions Inc Method for manufacturing resin padding substrate and manufacturing method for multi-layer printed wiring board using the substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133727A (en) * 2001-10-22 2003-05-09 Nec Toppan Circuit Solutions Inc Method for manufacturing resin padding substrate and manufacturing method for multi-layer printed wiring board using the substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109890146A (en) * 2019-02-14 2019-06-14 广州京写电路板有限公司 A kind of production method that printed circuit board is used in small component attachment

Similar Documents

Publication Publication Date Title
KR100960973B1 (en) Gold finger of circuit board and fabricating method thereof
KR20040067774A (en) Making method of PCB
TW552832B (en) Hole plugging method for printed circuit boards, and hole plugging device
JP2004363542A (en) Solder resist pattern formation method
CN105916302B (en) Prevent the PCB manufacturing methods of plugging green oil
KR20180100376A (en) Method for improving the depression of solder mask plug hole of IC carrier board and manufacturing method of IC carrier board
CN105430916A (en) Fabrication method of circuit board with back-drilled resin-stuffed holes
US20070087457A1 (en) Method for inspecting and mending defect of photo-resist and manufacturing process of printed circuit board
KR101835276B1 (en) Method for manufacturing printed circuit board with via hole
US20150053457A1 (en) Printed circuit board and method of manufacturing the same
KR100778665B1 (en) Construction method for perimeter of thin plate rigid pcb
TWI411366B (en) Method of plugging high-density vias
KR101044106B1 (en) A landless printed circuit board and a fabricating method of the same
KR20130110877A (en) Method for forming via hole and outer circuit layer of printed circuit board
KR20040046194A (en) pattern inspector structure of circuit board
KR102198712B1 (en) Printed circuit board for improving PIMD characteristics and manufacturing method thereof
KR20060033075A (en) A marking method of installed parts on pcb
KR101022869B1 (en) A printed circuit board and method of manufacturing method of the printed circuit board for image sensor module
US20070148970A1 (en) Method of fabricating circuitry without conductive circle
KR100319819B1 (en) Method of producing a multi-layer printed-circuit board for a RF power amplifier
CN210609843U (en) FPC board of dry film plugging hole is prevented
KR20210050682A (en) Manufacturing Method of Socket Board for Semiconductor Test Using Fine Pitch Manufacturing Technology
JP2007088232A (en) Method of manufacturing printed wiring board
KR100403761B1 (en) Fabrication method of high reliability printed circuit board
KR101679697B1 (en) A printed circuit board manufacturing method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant