KR101786401B1 - 고체 촬상 장치 및 전자 기기 - Google Patents

고체 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR101786401B1
KR101786401B1 KR1020160172308A KR20160172308A KR101786401B1 KR 101786401 B1 KR101786401 B1 KR 101786401B1 KR 1020160172308 A KR1020160172308 A KR 1020160172308A KR 20160172308 A KR20160172308 A KR 20160172308A KR 101786401 B1 KR101786401 B1 KR 101786401B1
Authority
KR
South Korea
Prior art keywords
wiring
transistor
solid
read
imaging device
Prior art date
Application number
KR1020160172308A
Other languages
English (en)
Other versions
KR20160150621A (ko
Inventor
카즈이치로 이토나가
시즈노리 마츠모토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20160150621A publication Critical patent/KR20160150621A/ko
Application granted granted Critical
Publication of KR101786401B1 publication Critical patent/KR101786401B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/357—
    • H04N5/3745—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements

Abstract

고체 촬상 장치는 가로 2화소, 세로 4×n화소(n은 정의 정수)의 포토 다이오드 배열을 1공유단위로 한 레이아웃을 갖는다.

Description

고체 촬상 장치 및 전자 기기{SOLID-STATE IMAGING DEVICE AND ELECTRONIC APPARATUS}
본 발명은, MOS형의 고체 촬상 장치, 및 이 고체 촬상 장치를 구비한 카메라 등의 전자 기기에 관한 것이다.
고체 촬상 장치로서, CMOS(Complementary Metal Oxide Semiconductor) 등의 MOS형 이미지 센서로 대표되는 증폭형 고체 촬상 장치가 알려져 있다. 또한, CCD(Charge Coupled Device) 이미지 센서로 대표되는 전하 전송형 고체 촬상 장치가 알려져 있다. 이들 고체 촬상 장치는, 디지털 스틸 카메라, 디지털 비디오 카메라 등에 널리 사용되고 있다. 근래, 카메라 부착 휴대 전화나 PDA(Personal Digital Assistant) 등의 모바일 기기에 탑재되는 고체 촬상 장치로서는, 전원 전압이 낮고, 소비 전력의 관점 등으로부터 MOS형 이미지 센서가 많이 사용되고 있다.
MOS형의 고체 촬상 장치는, 광전 변환부가 되는 포토 다이오드와 복수의 화소 트랜지스터로 이루어지는 복수의 화소가 2차원 어레이형상으로 배열되고 구성된다. 최근에는, 화소의 미세화에 수반하여, 1화소당의 화소 트랜지스터가 차지하는 면적을 억제하기 위해, 화소 트랜지스터의 일부를 복수의 화소에서 공유시킨, 이른바 복수 화소 공유 구조가 제안되어 있다. 예를 들면, 일본 특개2004-172950호 공보, 일본 특개2006-54276호 공보, 일본 특개2006-157953호 공보에는, 2화소 공유 구조의 고체 촬상 장치가 개시되어 있다.
일본 특개2004-172950호 공보 일본 특개2006-54276호 공보 일본 특개2006-157953호 공보
그런데, MOS형의 고체 촬상 장치에서는, 더욱 화소를 미세화함에 의해, 더한층의 고해상도화가 요망되고 있다. 그러나, 화소의 더한층의 미세화는, 수광부의 개구 면적의 축소를 초래하고, 감도가 저하되어 버린다. 따라서 화소가 미세화되어도, 감도의 향상을 도모되는 것이 요망된다.
본 발명은, 상술한 점을 감안하여, 화소가 미세화되어도 감도의 향상을 도모할 수 있는 고체 촬상 장치, 및 이 고체 촬상 장치를 구비한 전자 기기를 제공하는 것이다.
본 발명에 관한 고체 촬상 장치는, 가로 2화소, 세로 4×n화소(n은 정의 정수)의 포토 다이오드 배열을 1공유단위로 한 레이아웃을 갖는 구성으로 한다.
본 발명의 고체 촬상 장치에서는, 가로 2화소, 세로 4×n화소(n은 정의 정수)의 포토 다이오드 배열을 1공유단위로 하기 때문에, 1화소당의 화소 트랜지스터 수가 저감하고, 포토 다이오드의 개구 면적이 넓게 된다. 또한, 가로 2화소, 세로 4×n화소의 포토 다이오드 배열을 1공유단위로 함에 의해, 화소마다 독립한 판독 배선의 배치를 할 수 있고, 플로팅 디퓨젼에서의 화소 가산(加算)이 가능해진다. 또한, 칼럼 신호 처리 회로의 면적을 저감할 수 있다.
본 발명에 관한 전자 기기는, 고체 촬상 장치와, 고체 촬상 장치의 포토 다이오드에 입사광을 유도하는 광학계와, 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 구비한다. 고체 촬상 장치는, 가로 2화소, 세로 4×n화소(n가 정의 정수)의 포토 다이오드 배열을 1공유단위로 한 레이아웃을 갖은 구성으로 한다.
본 발명의 전자 기기에서는, 상기 고체 촬상 장치를 구비함에 의해, 고체 촬상 장치에서의 1화소당의 화소 트랜지스터 수가 저감하고, 포토 다이오드의 개구 면적이 넓게 된다. 또한, 1공유단위의 레이아웃이, 가로 2화소, 세로 4×n화소의 포토 다이오드 배열이기 때문에, 상기한 바와 같이, 화소 가산이 가능해지고, 또한, 칼럼 신호 처리 회로의 면적을 저감할 수 있다.
본 발명에 관한 고체 촬상 장치에 의하면, 포토 다이오드의 개구 면적이 넓어지기 때문에, 화소가 미세화되어도 감도의 향상을 도모할 수 있다.
본 발명에 관한 전자 기기에 의하면, 고체 촬상 장치에서의 포토 다이오드의 개구 면적이 넓어지기 때문에, 화소가 미세화되어도 감도의 향상을 도모할 수 있다. 따라서, 고품질의 전자 기기를 제공할 수 있다.
도 1은 본 발명에 적용되는 고체 촬상 장치의 한 예를 도시하는 개략 구성도.
도 2는 제 1 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 3A 내지 C는 제 1 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도.
도 4는 제 1 실시의 형태의 2층 배선의 한 예를 도시하는 개략 단면도.
도 5는 제 1 실시의 형태에 관한 고체 촬상 장치에서의 8화소/10트랜지스터 구조의 1공유단위의 등가 회로도.
도 6은 제 2 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 주요부의 레이아웃도.
도 7은 회절 한계의 설명에 제공하는 단면도.
도 8은 회절 한계의 설명에 제공하는 그래프.
도 9는 제 3 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 10은 제 3 실시의 형태의 제 1층째 배선의 레이아웃도.
도 11은 도 9의 주요부 평면도.
도 12는 제 3 실시의 형태의 설명에 제공하는 설명도.
도 13은 제 4 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 14는 제 4 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 포토 다이오드의 한 예를 도시하는 개략 단면도.
도 15A, B는 제 5 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 16은 제 6 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 17은 제 7 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 18은 제 8 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 19A 내지 B는 제 8 실시의 형태의 도트형상체의 형성 방법의 한 예를 도시하는 형성 공정도.
도 20A 내지 B는 제 8 실시의 형태의 도트형상체의 형성 방법의 다른 예를 도시하는 형성 공정도.
도 21은 제 8 실시의 형태에서의 도트형상체의 작용을 설명하는 설명도.
도 22는 제 8 실시의 형태에서의 2층 메탈에 의한 도트형상체 및 배선의 상태의 한 예를 도시하는 단면도.
도 23은 제 8 실시의 형태에서의 2층 메탈에 의한 도트형상체 및 배선의 하나의 상태예를 도시하는 단면도.
도 24는 제 8 실시의 형태에서의 2층 메탈에 의한 도트형상체 및 배선의 다른 상태예를 도시하는 단면도.
도 25는 제 9 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 26은 제 10 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 주요부의 단면도.
도 27은 제 11 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 28은 제 11 실시의 형태에 관한 고체 촬상 장치에서의 8화소/11트랜지스터 구조의 1공유단위의 등가 회로도.
도 29는 제 12 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 30은 A 내지 C 제 12 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도.
도 31은 제 13 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 32는 제 14 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 33은 제 15 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 34A 내지 C는 제 15 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도.
도 35는 제 16 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 36은 제 17 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 37A 내지 C는 제 17 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도.
도 38은 제 18 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 39A, B는 제 18 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도(그 1).
도 40A, B는 제 18 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도(그 2).
도 41은 제 19 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 42A, B는 제 19 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도(그 1).
도 43A, B는 제 19 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도(그 2).
도 44는 제 19 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도(그 3).
도 45는 제 20 실시의 형태에 관한 고체 촬상 장치의 화소부에서의 1공유단위의 레이아웃도.
도 46A, B는 제 20 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도(그 1).
도 47A, B는 제 20 실시의 형태에 관한 1공유단위를 평면적으로 분해한 분해 레이아웃도(그 2).
도 48은 본 발명에 관한 고체 촬상 장치의 개략 레이아웃을 도시하는 평면도.
도 49는 본 발명의 효과의 설명에 제공하는 레이아웃도.
도 50은 본 발명의 효과의 비교에서 이용한 참고예의 레이아웃도.
도 51은 본 발명에 관한 고체 촬상 장치에서의 증폭 트랜지스터의 변형례(1)를 도시하는 레이아웃도.
도 52는 본 발명에 관한 고체 촬상 장치에서의 증폭 트랜지스터의 변형례(2)를 도시하는 레이아웃도.
도 53은 본 발명에 관한 고체 촬상 장치에서의 증폭 트랜지스터의 변형례(3)를 도시하는 레이아웃도.
도 54는 본 발명에 관한 고체 촬상 장치에서의 증폭 트랜지스터의 변형례(4)를 도시하는 레이아웃도.
도 55는 본 발명에 관한 고체 촬상 장치에서의 증폭 트랜지스터의 변형례(5)를 도시하는 레이아웃도.
도 56은 본 발명에 관한 고체 촬상 장치에서의 증폭 트랜지스터의 변형례(6)를 도시하는 레이아웃도.
도 57은 본 발명에 관한 고체 촬상 장치에서의 증폭 트랜지스터의 변형례(7)를 도시하는 레이아웃도.
도 58은 본 발명에 관한 고체 촬상 장치에서의 리셋 트랜지스터의 변형례(1)를 도시하는 레이아웃도.
도 59는 본 발명에 관한 고체 촬상 장치에서의 리셋 트랜지스터의 변형례(2)를 도시하는 레이아웃도.
도 60은 본 발명에 관한 전자 기기의 실시의 형태를 도시하는 개략 구성도.
이하, 도면을 참조하여 본 발명의 실시의 형태를 설명한다.
도 1에, 본 발명에 적용하는 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 개략 구성의 한 예를 도시한다. 본 예의 고체 촬상 장치(1)는, 반도체 기판(11) 예를 들면 실리콘 기판에 복수의 광전 변환부로 이루어지는 포토 다이오드를 포함하는 화소(2)가 규칙적으로 2차원적으로 배열된 화소부(이른바 촬상 영역)(3)와, 주변 회로부를 갖고서 구성된다. 화소(2)는, 포토 다이오드와, 복수의 화소 트랜지스터(이른바 MOS 트랜지스터)를 갖고서 이루어진다. 복수의 화소 트랜지스터는, 예를 들면 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터의 3개의 트랜지스터로 구성할 수 있다. 그 밖에, 선택 트랜지스터를 추가하여 4개의 트랜지스터로 구성할 수도 있다.
주변 회로부는, 수직 구동 회로(4)와, 칼럼 신호 처리 회로(5)와, 수평 구동 회로(6)와, 출력 회로(7)와, 제어 회로(8) 등을 갖고서 구성된다.
제어 회로(8)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 제어 회로(8)는, 이들의 신호를 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등에 입력한다.
수직 구동 회로(4)는, 예를 들면 시프트 레지스터에 의해 구성된다. 수직 구동 회로(4)는, 화소부(3)의 각 화소(2)를 행 단위로 순차적으로 수직 방향으로 선택 주사하고, 수직 신호선(9)을 통하여 각 화소(2)의 광전 변환 소자가 되는 예를 들면 포토 다이오드에서 수광량에 응하여 생성한 신호 전하에 의거한 화소 신호를 칼럼 신호 처리 회로(5)에 공급한다.
칼럼 신호 처리 회로(5)는, 화소(2)의 예를 들면 열마다 배치되어 있고, 1행분의 화소(2)로부터 출력되는 신호를 화소렬마다 흑기준 화소(유효 화소 영역의 주위에 형성된다)로부터의 신호에 의해 노이즈 제거 등의 신호 처리를 행한다. 즉 칼럼 신호 처리 회로(5)는, 화소(2) 고유의 고정 패턴 노이즈를 제거하기 위한 CDS나, 신호 증폭 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는 수평 선택 스위치(도시 생략)가 수평 신호선(10)의 사이에 접속되고 설치된다.
수평 구동 회로(6)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(5)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(5)의 각각으로부터 화소 신호를 수평 신호선(10)에 출력시킨다. 출력 회로(7)는, 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여 순차적으로에 공급되는 신호에 대해, 신호 처리를 행하여 출력한다.
상기한 고체 촬상 장치(1)를, 표면 조사형의 고체 촬상 장치에 적용하는 경우는, 화소부(3) 및 주변 회로부가 형성된 기판의 표면측의 상방에, 층간 절연막을 통하여 복수층의 배선을 갖는 복수 배선층이 형성된다. 화소부(3)에서는, 복수 배선층의 위에 평탄화막을 통하여 온 칩 컬러 필터, 또한 그 위에 온 칩 마이크로 렌즈가 형성된다.
상기한 고체 촬상 장치(1)를, 이면 조사형의 고체 촬상 장치에 적용하는 경우는, 광입사면(이른바 수광면)측의 이면상에는 복수 배선층은 없다. 복수 배선층은 수광면과 반대측의 표면측에 형성된다.
본 발명에 관한 고체 촬상 장치는, 화소를 미세화한 때의, 최적화된 화소부(3)의 레이아웃에 특징을 갖는다.
[제 1 실시의 형태 : 고체 촬상 장치의 구성례]
도 2에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 1 실시의 형태를 도시한다. 도 2는, 화소부의 레이아웃의 주요부를 도시한다. 도 3 내지 도 5는, 1층째 배선 및 2층째 배선의 패턴을 이해하기 위한, 분해 평면도이다. 또한, 이하의 설명에서, 세로 또는 종방향이란 화소부의 수직 방향을 가리키고, 가로 또는 횡방향이란 화소부의 수평 방향을 가리킨다. 즉, 수직 신호선과 평행하는 것이 세로로, 그것과 직교하는 것이 가로이다.
제 1 실시의 형태에 관한 고체 촬상 장치(101)는, 도 2에 도시하는 바와 같이, 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PD1 내지 PD8] 배열을 1공유단위(21)로 하여, 이 공유단위(21)를 2차원 어레이형상으로 배열하여 화소부(3)가 구성된다. 즉, 1공유단위(21)로서는, 가로 2×세로 2의 합계 4개의 포토 다이오드(PD)에 대해 하나의 플로팅 디퓨젼(FD)을 공유하는 구성이, 세로로 2조 배열된, 이른바 가로 2×세로 4의 8화소 공유의 형태로 레이아웃된다. 동 도면에서, 부호(P)는 화소 피치를 나타낸다.
1공유단위(21)는, 8개의 포토 다이오드와 10개의 화소 트랜지스터로 구성되고, 1화소당 1.25개의 화소 트랜지스터로 형성된다. 10개의 화소 트랜지스터의 내역(內譯)은, 본 예에서는, 8개의 전송 트랜지스터(Tr1)[Tr11 내지 Tr18], 1개의 리셋 트랜지스터(Tr2), 1개의 증폭 트랜지스터(Tr3)의 합계 10개이다.
1공유단위(21) 내의 레이아웃은, 제 1 구성부(23)와, 제 2 구성부(25)와, 판독 트랜지스터(Tr11 내지 Tr18), 증폭 트랜지스터(Tr3)와, 리셋 트랜지스터(Tr2)를 갖는다. 또한, 이 레이아웃은, 8개의 판독 배선(26)[261 내지 268]과, 리셋 배선(27)과, 접속 배선(28)을 갖는다. 증폭 트랜지스터(Tr3)는, 소스 영역(31S)과, 드레인 영역(31D)과, 증폭 게이트 전극(32)을 갖고서 구성된다. 리셋 트랜지스터(Tr2)는, 소스 영역(33S)과, 드레인 영역(33D)과, 리셋 게이트 전극(34)을 갖고서 구성된다.
제 1 구성부(23)는, 4개의 포토 다이오드(PD1, PD2, PD3 및 PD4)와, 이 4개의 포토 다이오드(PD1 내지 PD4)에 대해 4개의 판독 게이트 전극(221 내지 224)과, 하나의 제 1 포토 다이오드(FD1)를 갖고서 구성된다(도 3A 참조). 각 포토 다이오드(PD1 내지 PD4)와, 제 1 플로팅 디퓨젼(FD1)과, 각 판독 게이트 전극(221 내지 224)에 의해, 판독 트랜지스터(Tr11 내지 Tr14)가 구성된다.
상측의 제 1 구성부(23)는, 개략 사각형상의 4개의 포토 다이오드(PD1 내지 PD4)가, 쇼요되는 간격, 예를 들면 종횡 등간격을 두고 종횡 2열로 배치된다. 이 4개의 포토 다이오드(PD1 내지 PD4)로 둘러싸인 중앙 영역에 하나의 제 1 플로팅 디퓨젼(FD1)이 형성된다. 이 제 1 플로팅 디퓨젼(FD1)에 접하도록, 4개의 포토 다이오드(PD1 내지 PD4)의 서로 마주보는 코너부측에 각 대응하는 판독 게이트 전극(221 내지 224)이 형성된다. 각 판독 게이트 전극(221 내지 224)은, 일부 돌출부(24)를 갖는 개략 삼각형상, 또는 개략 사다리꼴 모양을 이루고, 저변측이 포토 다이오드(PD1)측에, 정부(頂部)측이 제 1 플로팅 디퓨젼(FD1)측에 위치하도록 형성된다. 보다 상에하게는, 4개의 판독 전극(221 내지 224)은, 동형상으로 형성되고, 서로 대칭적으로 배치된다.
제 2 구성부(25)는, 4개의 포토 다이오드(PD5, PD6, PD7 및 PD8)와, 이 4개의 포토 다이오드(PD5 내지 PD8)에 대해 4개의 판독 게이트 전극(225 내지 228)과, 하나의 제 2 포토 다이오드(FD2)를 갖고서 구성된다(도 3A 참조). 각 포토 다이오드(PD5 내지 PD8)와, 제 2 플로팅 디퓨젼(FD2)과, 각 판독 게이트 전극(225 내지 228)에 의해, 판독 트랜지스터(Tr15 내지 Tr18)가 구성된다.
하측의 제 2 구성부(25)도, 상측의 제 1 구성부(23)와 마찬가지로, 개략 사각형상의 4개의 포토 다이오드(PD5 내지 PD8)가, 쇼요되는 간격, 예를 들면 종횡 등간격을 두고 종횡 2열로 배치된다. 이 4개의 포토 다이오드(PD5 내지 PD8)로 둘러싸인 중앙 영역에 하나의 제 2 플로팅 디퓨젼(FD2)이 형성된다. 이 제 2 플로팅 디퓨젼(FD2)에 접하도록, 4개의 포토 다이오드(PD5 내지 PD8)의 서로 마주보는 코너부측에 각 대응하는 판독 게이트 전극(225 내지 228)이 형성된다. 각 판독 게이트 전극(225 내지 228)은, 상기한 각 판독 게이트 전극(221 내지 224)과 같은 형상으로 형성된다. 그리고, 각 판독 게이트 전극(225 내지 228)도, 그 개략 삼각형상, 또는 개략 사다리꼴 모양의 저변측이 포토 다이오드(PD2)측에, 정부측이 제 1 플로팅 디퓨젼(FD2)측에 위치하도록, 또한 서로 대칭적으로 배치된다.
8개의 판독 배선(261부터 268)은, 판독 트랜지스터(Tr11 내지 Tr18)의 각각의 판독 게이트 전극(221 내지 228)에 접속되고, 각각 독립한 판독 펄스가 인가되고, 각각 독립하여 제어되도록 형성된다. 리셋 배선(27)은, 리셋 트랜지스터(Tr2)의 리셋 게이트 전극(34)에 접속되고, 리셋 펄스가 인가되도록 형성된다. 접속 배선(28)은, 제 1 플로팅 디퓨젼(FD1)과, 제 2 플로팅 디퓨젼(FD2)과, 증폭 트랜지스터(Tr3)의 증폭 게이트 전극(32)과, 리셋 트랜지스터(Tr2)의 소스 영역(33S)에 접속된다.
또한, 공유단위(21) 내에는, 리셋 트랜지스터(Tr2)의 드레인 영역(33D)에 접속하는 전원 배선(289)과, 증폭 트랜지스터(Tr3)의 소스 영역(31S)에 접속하는 수직 신호선(35), 증폭 트랜지스터(Tr3)의 드레인 영역(31D)에 접속하는 전원 배선(36)을 갖는다.
증폭 트랜지스터(Tr3)는, 상측의 제 1 구성부(23)와, 하측의 제 2 구성부(25)의 사이에 형성된다. 이 증폭 트랜지스터(Tr3)는, 횡방향으로 길다란 게이트 길이를 갖도록 증폭 게이트 전극(32)을 형성하고, 이 증폭 게이트 전극(32)의 양단 위치에 소스 영역(31S) 및 드레인 영역(31D)을 형성하여 구성된다. 증폭 게이트 전극(32)의 게이트 길이 방향의 길이가 화소 피치(P1)보다도 길게 형성된다. 본 예에서는, 증폭 게이트 전극(32)의 길이가, 가로 2개의 포토 다이오드(PD1, PD2)에 걸치는 길이에 대응하고, 즉 2화소 피치에 가까운 치수로 형성된다.
리셋 트랜지스터(Tr2)는, 상측의 제 1 구성부(23)의 상부 중앙에 형성된다. 즉, 리셋 트랜지스터(Tr2)는, 가로 2개의 포토 다이오드(PD1와 PD2) 사이에 대응하는 영역에 리셋 게이트 전극(34)을 끼우고 상하에 드레인 영역(33D) 및 소스 영역(33S)을 형성하여 구성된다.
그리고, 본 실시의 형태에서는, 판독 배선(261 내지 268), 리셋 배선(27), 리셋 트랜지스터(Tr2)의 드레인 영역(33D)에 접속되는 전원 배선(289)이, 2층구조의 배선중(이하, 2층 배선이라고 한다)의 제 1층째의 배선으로 형성된다. 2층 배선은, 도 4에 도시하는 바와 같이, 메탈 배선(M1, M2)으로 형성된다. 제 1층째의 배선, 즉 제 1층 메탈 배선(M1)에 의한 상기 각 배선(261 내지 268, 27, 29)은, 횡방향으로 배선된다(도 3B 참조).
또한, 도 4에 도시하는 바와 같이, 메탈 배선(M1, M2)은, 포토 다이오드(PD), 각 화소 트랜지스터(Tr1 내지 Tr3)가 형성된 반도체 기판(38)상에, 층간 절연막(39)을 통하여 형성된다. 40은 평탄화막을 나타낸다. 메탈 배선(M1, M2)은, 예를 들면 하면 및 측면을 배리어 메탈(41)로 둘러싸인 Cu 배선으로 형성된다. Cu의 메탈 배선(M1, M2)의 윗면에는, Cu 확산을 방지하기 위한 SiC막(42)이 형성된다.
제 1 구성부(23)측의 4개의 판독 배선(261 내지 264)은, 세로로 나열하는 2행의 포토 다이오드(PD) 사이에 대응하는 영역에 배열된다. 위 2개의 판독 배선(261 및 262)은, 판독 전극(221 및 222)에 따르도록 일부 굴곡하고, 각각 대응하는 판독 전극(221 및 222)에 접속하고, 서로 평행하게 배열된다. 아래 2개의 판독 배선(263 및 264)은, 판독 전극(223 및 224)에 따르도록 일부 굴곡하고, 각각 대응하는 판독 전극(223 및 224)에 접속하고, 서로 평행하게 배열된다. 판독 게이트 전극(221 및 222)에 접속되는 위 2개의 판독 배선(261 및 262)과, 판독 게이트 전극(223 및 224)에 접속되는 아래 2개의 판독 배선(263 및 264)은, 서로 대칭의 레이아웃으로 형성된다.
제 2 구성부(25)측의 4개의 판독 배선(265 내지 268)도 마찬가지로 배열된다. 즉, 판독 배선(265 내지 268)은, 세로로 나열하는 2행의 포토 다이오드(PD) 사이에 대응하는 영역에 배열된다. 위 2개의 판독 배선(265 및 266)은, 판독 전극(225 및 226)에 따르도록 일부 굴곡하고, 각각 대응하는 판독 전극(225 및 226)에 접속하고, 서로 평행하게 배열된다. 아래 2개의 판독 배선(267 및 268)은, 판독 전극(227 및 228)에 따르도록 일부 굴곡하고, 각각 대응하는 판독 전극(227 및 228)에 접속하고, 서로 평행하게 배열된다. 판독 게이트 전극(225 및 226)에 접속되는 위 2개의 판독 배선(265 및 266)과, 판독 게이트 전극(227 및 228)에 접속되는 아래 2개의 판독 배선(267 및 268)은, 서로 대칭의 레이아웃으로 형성된다.
상하의 제 1, 제 2의 플로팅 디퓨젼(FD1, FD2)과, 증폭 게이트 전극(32)과, 리셋 트랜지스터(Tr2)의 소스 영역(33S)은, 접속 배선(28)에 의해 접속된다. 이 접속 배선(28)과, 증폭 트랜지스터(Tr3)의 소스 영역(31S)에 접속되는 수직 신호선(35)과, 증폭 트랜지스터(Tr3)의 드레인 영역(31D)에 접속되는 전원 배선(36)은, 2층 배선중의 제 2층째의 배선으로 형성된다. 제 2층째의 배선, 즉 제 2층 메탈 배선(M2)에 의한 접속 배선(28), 수직 신호선(35) 및 전원 배선(36)은, 종방향으로 배선된다(도 3C 참조).
횡방향으로 배선된 4개 병렬의 판독 배선(261 내지 264), 및 4개 병렬의 판독 배선(265 내지 268)은, 각각 배선 사이의 간극이 회절 한계 이하의 간격으로 설정된다. 따라서, 4개 병렬의 판독 배선(261 내지 264), 판독 배선(265 내지 268)의 영역에서는, 실질적으로 광이 투과하지 않고, 차광 영역이 된다. 도 2에서, 30은 콘택트부를 나타낸다. 콘택트부(30)에서는, 층간 절연막을 관통하는 도전 플러그를 통하여 상호 접속이 이루어진다. 이 경우, 제 1층 메탈 배선(M1), 제 2층 메탈(M2)이, 각각, 직접 도전 플러그를 통하여 목적하는 접속 영역에 접속되는 구성, 또는 제 2층 메탈(M2)이, 도전 플러그, 제 1층 메탈(M1)을 경유하여 목적하는 접속 영역에 접속되는 구성이 취해지고 있다.
각 포토 다이오드(PD1 내지 PD8), 증폭 트랜지스터(Tr3), 리셋 트랜지스터(Tr2)의 상호간에는, 소자 분리 영역(20)이 형성된다. 이 소자 분리 영역(20)으로서는, 예를 들면, 도시하지 않지만, 불순물 확산 영역에서 형성되고 이 불순물 확산 영역의 표면 전면에 게이트 절연막과 같은 정도의 플랫한 절연막이 형성된다. 불순물 확산 영역으로서는, 예를 들면 p형 반도체 영역에서 형성된다. 이 경우, 화소 트랜지스터로서는 n채널쪽의 화소 트랜지스터가 사용되고, 또한 신호 전하로서 전자가 사용된다.
도 3A 내지 3C에, 1공유단위(21)의 분해 평면을 도시한다. 도 3A에서는, 포토 다이오드(PD1 내지 PD8)와, 제 1, 제 2의 플로팅 디퓨젼(FD1, FD2)과, 판독 게이트 전극(221 내지 228)과, 판독 트랜지스터(Tr1)와, 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)의 레이아웃을 도시한다. 도 3B에서는, 제 1층 메탈 배선(M1)으로 횡방향으로 배선된 판독 배선(261 내지 268)과, 리셋 배선(27)과, 전원 배선(289)의 레이아웃을 도시한다. 도 3C에서는, 제 2층 메탈 배선(M2)으로 종방향으로 배선된 접속 배선(28)과, 수직 신호선(35)과, 전원 배선(36)의 레이아웃을 도시한다.
또한, 제 2층 메탈(M2)에 의한 각 배선과 화소 트랜지스터의 접속은, 제 2층 메탈(M2)에 의한 배선으로부터 제 1층 메탈(M1)의 접속부를 경유하여 화소 트랜지스터의 소요되는 부에 접속된다.
주변 회로부상에 층간 절연막을 통하여 배치되는 배선은, 배선층수가 2층 이상이다. 화소부와 주변 회로부의 배선층수가 다른 경우는, 화소부 내의 최상층 배선상의 절연막의 막두께가, 주변 회로부 내의 최상층 배선상의 절연막의 막두께보다 얇게 형성된다.
도 5에, 제 1 실시의 형태의 1공유단위(21)에 관한 8화소/10트랜지스터 구성의 등가 회로를 도시한다. 이 회로 구성에서는, 제 1 구성부의 4개의 포토 다이오드(PD)[PD11, PD12, PD13, PD14]가, 각각 4개의 판독 트랜지스터(Tr11, Tr12, Tr13, Tr14)의 소스에 접속된다. 각 판독 트랜지스터(Tr11 내지 Tr14)의 드레인은, 리셋 트랜지스터(Tr2)의 소스에 접속된다. 제 2 구성부의 4개의 포토 다이오드(PD)[PD15, PD16, PD17, PD18]가, 각각 4개의 판독 트랜지스터(Tr15, Tr16, Tr17, Tr18)의 소스에 접속된다. 각 판독 트랜지스터(Tr15 내지 Tr18)의 드레인은, 리셋 트랜지스터(Tr2)의 소스에 접속된다. 판독 트랜지스터(Tr11 내지 Tr14)와 리셋 트랜지스터(Tr2) 사이의 제 1 플로팅 디퓨젼(FD1)이, 접속 배선(28)을 통하여 증폭 트랜지스터(Tr3)의 증폭 게이트에 접속된다. 판독 트랜지스터(Tr15 내지 Tr18)와 리셋 트랜지스터(Tr2) 사이의 제 2 플로팅 디퓨젼(FD2)이, 접속 배선(28)을 통하여 증폭 트랜지스터(Tr3)의 증폭 게이트에 접속된다. 증폭 트랜지스터(Tr3)의 소스는 수직 신호선(35)에 접속되고, 그 드레인은 전원 배선(36)에 접속된다. 리셋 트랜지스터(Tr2)의 드레인은 전원선(289)에 접속되고, 그 게이트가 리셋 펄스가 인가되는 리셋 배선(27)에 접속된다. 각 판독 트랜지스터(Tr11 내지 Tr18)의 판독 게이트는, 각각 독립한 행 판독 펄스가 인가되는 판독 배선(261 내지 268)에 접속된다.
제 1 구성부(23) 및 제 2 구성부(25)의 각각의 4화소에서의 컬러 필터는, 원색의 적, 녹, 청(RGB)의 베이어 배열로 할 수 있다. 또는 컬러 필터로서는, 원색의 적, 녹, 청(RGB)에 백색(W)을 더한 컬러 필터, 그 밖의 보색계, 또는 보색계와 원색계의 조합 컬러 필터 등, 여러가지의 컬러 필터를 채용할 수 있다.
제 1 실시의 형태에 관한 고체 촬상 장치에 의하면, 1공유단위(21)가 8화소/10트랜지스터 구조이기 때문에, 1화소당의 화소 트랜지스터 수가 감소하고, 그 만큼, 포토 다이오드(PD1 내지 PD8)의 개구 면적이 넓어진다. 또한, 2층 배선만으로 각 배선을 형성하고, 게다가 제 1층 메탈 배선(M1)을 횡방향의 배선에 이용하고, 제 2층 메탈(M2)을 종방향의 배선에 이용하고, 이 종횡배선에 의해, 포토 다이오드의 개구 면적이 규정된다. 이 배선 레이아웃은 복잡하게 되지 않고, 말끔하게 포토 다이오드의 개구를 방해하지 않는다. 이와 같이, 포토 다이오드의 개구 면적이 넓어지기 때문에, 화소를 미세화하고 있어도, 감도를 향상할 수 있다. 고감도, 고해상도의 고체 촬상 장치를 얻을 수 있다.
배선층수가 2층이고, 플로팅 디퓨젼(FD1, FD2)에 접속되는 접속 배선(28)이, 반도체 기판에서 떨어진 제 2층 메탈 배선(M2)으로 형성되어 있다. 게다가, 이 접속 배선(28)이라고 교차하는 제 1층 메탈(M1)과 겹쳐지는 영역은, 폭이 좁은 판독 배선(261 내지 268)의 교점뿐이다. 접속 배선(28)과 반도체 기판 사이의 부유 용량, 접속 배선(28)과 판독 배선(261 내지 268) 사이의 부유 용량이 적다. 따라서, 플로팅 디퓨젼(FD1, FD2)에 접속된 부유 용량이 적고, 화소가 미세화되어도 변환 효율은 떨어지지 않는다. 감도의 향상을 도모할 수 있다.
본 실시의 형태에서는, 2층 배선으로 각 배선을 형성하고 있다. 4층 배선에 비하면, 2층의 배선은, 함께 포토 다이오드에 가까운 위치에 형성된다. 제 1층 메탈 배선(M1), 제 2층 메탈 배선(M2)에서 발생하는 회절광은, 옆으로의 퍼짐이 적은 상태에서 포토 다이오드에 달하기 때문에, 집광 효율이 향상한다. 2층 배선 구조이기 때문에, 제조의 수율을 올릴 수 있다. 배선의 층수가 증가할수록, 제조의 수율은 내려간다.
윗 예에서는, 횡배선을 1층째 메탈 배선(M1)으로 형성하고, 종배선을 2층 메탈 배선(M2)으로 형성하였지만, 종배선을 1층째 메탈 배선(M1)으로 형성하고, 횡배선을 2층째 메탈 배선(M2)으로 형성하는 것도 가능하다. 단, 광의 회절, 플로팅 디퓨젼(FD1, FD2)의 차광 등을 생각하면, 판독 배선(261 내지 268)을 갖는 횡배선을 1층째 메탈 배선(M1)으로 형성하고, 종배선을 2층째 메탈 배선(M2)으로 형성하는 쪽이 더욱 좋다.
8화소를 1공유단위로 하여, 판독 트랜지스터(Tr11 내지 Tr18)의 각 판독 게이트 전극(221 내지 228)에 접속한 판독 배선(261 내지 268)을 통하여, 각각의 판독 트랜지스터(Tr11 내지 Tr18)의 게이트를 독자적으로 제어할 수 있다. 이 각 게이트가 독자적으로 제어할 수 있기 때문에, 8화소중의 소요되는 화소의 가산을 용이하게 할 수 있다. 이 화소 가산은, 1공유단위(21)의 플로팅 디퓨젼(FD1, FD2) 내에서 행할 수 있다. 예를 들면, RGB 화소가 베이어 배열인 경우에는, 8화소 내에서 임의의 같은 색의 화소 가산을 할 수 있다. 또는 4화소가 화이트(W)와 적(R), 녹(G), 청(B) 배열인 경우, 8화소 내에서 임의의 예를 들면 화이트(W)와 녹(G)의 화소 가산을 할 수 있다. 그 밖에, 어떤 화소 가산도 가능하다. 제 1 구성부(23)의 화소과 제 2 구성부(25)의 화소의 가산, 제 1 구성부 내, 제 2 구성부 내에서의 화소 가산 등, 가산의 방법은, 여러가지 가능하다. 또한, 종 배열의 화소의 솎아냄도 가능하다.
가로 2화소, 세로 4화소의 공유단위로 레이아웃되기 때문에, 2열1칼럼 판독이 되고, 칼럼 신호 처리 회로의 면적이 반분으로 가능하고, 또한 색별(色別) 게인이 비교적 간단하게 실현할 수 있다. 칩 면적이 작아도 괜찮다.
그와 관련하여, 도 50의 참고례에 도시하는 2차원 어레이형상으로 복수의 화소(114)가 배열되고, 화소(114)의 1렬마다 수직 신호선(116)과 전원 배선(117)을 배치한 고체 촬상 장치(118)에서는, 단위 칼럼 신호 처리 회로(119)가 화소 1렬마다 배열된다. 이에 대해, 본 실시의 형태에서는, 도 49에 도시하는 바와 같이, 가로 2화소, 세로 4화소의 합계 8화소(114)를 1공유단위(140)로 하여 1공유단위마다 수직 신호선(141) 및 전원 배선(142)을 가지며, 또한 1공유단위마다 단위 칼럼 신호 처리 회로(143)가 배열된다. 즉, 종방향의 수직 신호선(141)과 전원 배선(142)이 화소 2렬마다 배치되기 때문에, 단위 칼럼 신호 처리 회로(143)는, 화소 피치의 약 2배의 피치(치수)로 레이아웃이 가능해지고, 종방향으로 면적이 저감한다.
한편, MOS형의 고체 촬상 장치에서는, 증폭 트랜지스터에서 신호를 증폭할 때에, 증폭 트랜지스터의 게이트 절연막중의 트랩 준위가 원인으로, 노이즈의 파워 스펙트럼이 주파수f의 역수에 비례하는 1/f 노이즈(플리커 노이즈)가 발생한다. 이 증폭 트랜지스터에서 발생하는 1/f 노이즈는, 화질에 큰 영향을 미친다.
본 실시의 형태에서는, 증폭 트랜지스터(Tr3)의 증폭 게이트 전극(32)의 길이가 1화소 피치 이상 갖기 때문에, 따라서 게이트 길이가 1화소 피치 이상, 본 예에서는 2화소 피치에 가까운 길이를 갖기 때문에, 1/f의 노이즈를 저감할 수 있다. 수식 1에 1/f 노이즈를 나타내는 식을 표시한다.
[수식 1]
Figure 112016123533468-pat00001
여기서, 프로세스 의존의 계수(게이트 절연막 계면의 전자 포획·방출에 관한 계수)를 K, 게이트 절연막 용량을 Cox, 트랜지스터의 게이트 길이(채널 길이)를 L, 게이트 폭(채널 폭)을 W라고 한다. 1/f 노이즈의 파워 스펙트럼(노이즈 전압의 2승 평균)은, 상기 수식 1로 주어진다.
상기 수식 1로부터 분명한 바와 같이, 증폭 트랜지스터(Tr3)의 증폭 게이트 전극(32)(즉 게이트 길이)가 길기 때문에, 1/f 노이즈가 저감하는 것을 알 수 있다.
증폭 트랜지스터(Tr3)의 드레인 영역(31D)을 종배선의 전원 배선(36)으로 접속되기 때문에, 선택되는 행의 증폭 트랜지스터에 흐르는 전류는, 증대하는 일은 없고, 적절한 전류치로 해결된다. 그와 관련하여, 증폭 트랜지스터의 드레인 영역(31D)을 횡배선의 전원선 배선으로 접속한 경우에는, 선택된 1행의 전 화소의 증폭 트랜지스터에 전류를 흘리게 되고, 과대한 드라이브 능력이 필요해지고, 실시 불능이 된다.
기로 2×세로 4화소 배열의 공유단위를 2차원 어레이형상으로 배열하여 있기 때문에, 1행째를 단(端)부터 점순차(点順次)로 판독할 수 있다. 그와 관련하여, 가로 4×세로 2화소 배열의 공유단위를 2차원 어레이형상으로 배열한 경우는, 후단 처리가 어렵고, 점순차의 판독을 할 수가 없다.
본 실시의 형태에서는, 주변 회로부상의 배선층수를 2층 이상으로 하는 것이 바람직하다. 또한, 화소부와 주변 회로부의 배선층수가 다른 경우는, 화소부 내의 최상층 배선상의 절연막의 막두께를, 주변 회로부 내의 최상층 배선상의 절연막의 막두께보다 얇게 형성하는 것이 바람직하다. 주변 회로에서는, 배선층수가 증가할 수 있는다면 회로 면적을 축소시킬 수 있다. 그러나, 화소 영역에서는, 배선층수가 증가하면, 포토 다이오드에 광을 집광하기 어렵게 되기 때문에, 배선층수를 저감시킬 필요가 있다. 또한, 화소부 내의 배선층수가 적어도, 최상층 배선으로부터 화소마다 배치한 온 칩 렌즈와의 거리가 떨어지면, 경사광에 대해 집광 효율이 저하되기 때문에, 최상층 배선상의 절연막을 박막화한 쪽이 더욱 좋다.
[제 2 실시의 형태 : 고체 촬상 장치의 구성례]
도 6에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 2 실시의 형태를 도시한다. 도 6은, 제 1층째 메탈 배선(M1)을 형성할 때의 제 1층째 메탈의 레이아웃만을 도시한다. 제 2 실시의 형태에 관한 고체 촬상 장치(102)는, 그 1공유단위(21)에 있어서, 제 1층째 메탈로 플로팅 디퓨젼(FD1, FD2)상에 차광부(45)를 형성하여 구성된다. 즉, 고체 촬상 장치(102)에서는, 제 1층째 메탈 배선(M1)에 의해, 판독 배선(261 내지 268), 리셋 배선(27), 리셋 트랜지스터(Tr2)의 드레인 영역에 접속하는 전원 배선(289)이 형성된다. 또한, 제 1층째 메탈(M1)에 의해, 플로팅 디퓨젼(FD1, FD2)을 피복하는 차광부(45)가 형성된다. 그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 설명을 생략한다.
제 2 실시의 형태의 고체 촬상 장치(102)에 의하면, 플로팅 디퓨젼(FD1, FD2)상에 판독 배선(262, 263, 266, 267)으로부터 작은 간격을 두고 제 1 메탈 배선(M1)에 의한 차광부(45)가 형성된다. 이로써, 플로팅 디퓨젼(FD1, FD2)에 대한 차광을 보다 확실하게 할 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
상술한 제 1 실시의 형태에서는, 화소의 미세화에 수반하여, 4개의 판독 배선(261 내지 264, 또는 265 내지 268)에서의 각각의 폭 및 이웃하는 배선 사이의 간극이 미세화로 좁아지면, 광이 통과하지 않게 된다. 즉, 이 판독 배선 사이의 간극이, 좁아져서 회절 한계 이하가 되면, 실질적으로 광이 배선 사이의 간극을 통과하지 않게 된다. 따라서, 이 4개의 판독 배선(261 내지 264, 또는 265 내지 268)이 배열된 각각의 영역은, 차광부의 역할을 다한다. 미세화가 진행되면, 점점 판독 배선 사이의 간극이 좁아지고, 보다 회절 한계 이하가 된다. 따라서, 제 1 실시의 형태에서는, 이 판독 배선의 폭 및 판독 배선 사이의 간극을 좁게 할수록, 포토 다이오드(PD1 내지 PD8)의 개구 면적이 넓어지고, 감도가 향상한다.
회절 한계에 관해, 도 7 및 도 8을 이용하여 설명한다. 도 7에서, 배선(111) 사이의 개구폭을 a라고 한다. 도 7은, 광, 이 예에서는 파장(λ)이 530nm의 록광(綠光)이, 개구(112)를 투과하여 포토 다이오드(PD)에 조사된 때의 광강도 분포를 도시한다. 포토 다이오드(PD)에 도달한 광강도는, 개구 중심(O)을 피크로, 개구 중심으로부터 떨어짐에 따라 저하되고, P점에서 제로가 된다. 이P 점을 제 1 암환(暗環)이라고 한다. 개구(112)를 좁게 하여 가면, 광이 회절되고, 광강도 분포의 개구 중심(O)으로부터 제 1 암환(P)까지의 거리(OP)가 넓어지고, 광강도의 피크도 내려간다.
도 8은, 이 거리(OP)가 넓어지는 방식을 도시하고 있다. 도 8은, 도 7의 포토 다이오드(PD)의 중심부터 단(端)까지의 치수(D)를 600nm로 하고, 파장(λ) : 530nm의 록광(Lg)을 입사한 때의 그래프이다. 거리(OP)가 최대로 되는 개구 폭(a)이 회절 한계이다. 예를 들면, 화소 피치의 1/2보다도 거리(OP)가 넓어짐에 따라, 포토 다이오드(PD)에 광이 집광하기 어려워진다. 회절 한계 이하의 개구폭이 되면, 광이 회절하여 포토 다이오드(PD)에 집광하지 않게 되고, 즉 광이 포토 다이오드(PD)에 들어가지 않게 된다.
개구(112)의 위치를 포토 다이오드(PD)에 접근하여 회절시키면, 거리(OP)는 넓어지지 않고, 광을 포토 다이오드(PD)에 집광시킬 수 있다.
다층 배선의 경우는 거리(OP)가 넓어진 분만큼, 광이 하층 배선에서 채여지게 되기 때문에, 거리(OP)가 더욱 넓어지고 피크도 내려간다. 따라서, 배선층수가 적은 편이 포토 다이오드(PD)에 도달하는 광강도 분포에서의 거리(OP)는 짧아진다.
[제 3 실시의 형태 : 고체 촬상 장치의 구성례]
도 9 및 도 10에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 3 실시의 형태를 도시한다. 도 9는, 화소부의 레이아웃의 주요부를 도시한다. 도 10은, 제 1층째 배선의 패턴을 도시한다. 제 3 실시의 형태에 관한 고체 촬상 장치(103)는, 그 1공유단위(21)에 있어서, 단위 화소 내의 적어도 1개의 판독 배선이 포토 다이오드(PD)의 영역 내에 존재하고, 또한 이 1개의 판독 배선의 양측 및 바로 아래에 포토 다이오드(PD)의 영역이 존재하여 구성된다.
본 예에서는, 1공유단위(21)에 있어서, 화소 피치(P) 내에 배치된 동층의 복수의 판독 배선중, 1개의 판독 배선을 다른 판독 배선으로부터 떼어서 구성된다. 이 1개의 판독 배선은, 1공유단위(21) 내에 반복 존재하는 동층의 판독 배선 사이에서의 최소 간격(d1)보다도 떨어진 거리(d2)에 배치된다. 최소 간격(d1)은, 실질적으로 광을 투과시키지 않는, 이른바 회절 한계 이하에 상당한 간격이다. 거리(간극)(d2)는 회절 한계를 초과하는 거리이고, 실질적으로 광투과가 가능한 거리이다.
환언하면, 본 발명 실시의 형태의 고체 촬상 장치(103)는, 1공유단위(21)에 있어서, 각 1개의 판독 배선이, 다른 판독 배선으로부터 회절 한계를 초과하는 거리만큼 떼어서 포토 다이오드(PD)상에 존재하도록 배치되는 구성으로 한다. 즉, 도 9 및 도 10에 도시하는 바와 같이, 제 1 구성부(23)에서는, 4개의 판독 배선(261 내지 264)중, 판독 배선(261)이 PD1, PD2의 예를 들면 중앙 부근에 대응하여 배치되고, 판독 배선(264)이 PD3, PD4의 예를 들면 중앙 부근에 대응하여 배치된다. 제 2 구성부(25)에서는, 4개의 판독 배선(265 내지 268)중, 판독 배선(265)이 PD5, PD6의 예를 들면 중앙 부근에 대응하여 배치되고, 판독 배선(268)이 PD7, PD8의 예를 들면 중앙 부근에 대응하여 배치된다.
판독 배선(262 및 263) 사이의 최소 간격(거리)(d1), 및 판독 배선(266 및 267) 사이의 최소 간격(거리)(d1)은, 회절 한계 이하의 거리로 한다. 판독 배선(261 및 262) 사이의 거리(d2), 판독 배선(264 및 263) 사이의 거리(d2)는, 회절 한계를 초과하는 거리로 한다. 또한, 판독 배선(265 및 266) 사이의 거리(d2), 판독 배선(268 및 267) 사이의 거리(d2)는, 마찬가지로 회절 한계를 초과하는 거리로 한다. 각 판독 배선(261, 264, 265, 268)은, 회절 한계를 초과하는 거리만큼 떨어져서 포토 다이오드(PD)상에 배치되면 좋지만, 바람직하게는 각각 포토 다이오드(PD)의 중앙 부근에 배치하도록 한다. 즉, 도 12에 도시하는 바와 같이, 바람직하게는, 화소의 광학 중심(O)(또는 화소 피치 중심)에 판독 배선(261, 264, 265, 268)이 존재하도록 판독 배선의 레이아웃이 이루어진다.
판독 배선(261)은, 연장부(261a)를 통하여 판독 게이트 전극(221)에 접속된다. 판독 배선(262 및 263)은, 각각 판독 게이트 전극(222 및 223)에 접속된다. 판독 게이트 전극(264)은, 연장부(264a)를 통하여 판독 게이트 전극(224)에 접속된다. 판독 배선(265)은, 연장부(265a)를 통하여 판독 게이트 전극(225)에 접속된다. 판독 배선(266 및 267)은, 각각 판독 게이트 전극(226 및 227)에 접속된다. 판독 게이트 전극(268)은, 연장부(268a)를 통하여 판독 게이트 전극(228)에 접속된다.
그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다. 단, 이 예에서는 판독 게이트 전극(221 내지 228)의 형상이 도 2의 형상과 다소 다르지만, 도 2와 같은 형상으로 하여도 좋다.
제 3 실시의 형태에 관한 고체 촬상 장치(103)에 의하면, 각 1개의 판독 배선(261, 264, 265 및 268)이, 각각 PD1 및 PD2, PD3 및 PD4, PD5 및 PD6, PD7 및 PD8상에 오도록 어긋내여서 배치된다. 이 구성에 의해, 포토 다이오드(PD1 내지 PD8)의 개구 면적은, 도 2의 제 1 실시의 형태에 비하여, 판독 배선 사이의 1개의 간극분만큼 넓게 된다. 이 때, 포토 다이오드(PD)의 중앙 부근의 판독 배선의 부근의 광은 회절에 의해, 판독 배선의 이측(裏側)으로 회전하고, 포토 다이오드(PD)에 집광한다.
이 양상을, 도 12의 모식도를 이용하여 설명한다. 도 12는, 포토 다이오드(PD1)의 부분을 도시한다. 반도체 기판(70)에 포토 다이오드(PD1)가 형성되고, 그 위에 포토 다이오드(PD1)의 개구를 규정하도록, 제 1층째 메탈 배선(M1)에 의한 판독 배선(262), 리셋 배선(27) 및 제 2층째 메탈 배선(M2)이 층간 절연막(39)을 통하여 배치된다. 이 2층 배선의 위에 평탄화막(도시 생략)을 통하여 온 칩 컬러 필터(47) 및 온 칩 마이크로 렌즈(48)가 형성된다. 또한, 포토 다이오드(PD1)의 중앙 부근에, 제 1층째 메탈 배선에 의한 판독 배선(261)이 배치된다.
판독 배선(261)의 바로위로부터 온 광(La)은 판독 배선에서 반사된다. 그러나, 포토 다이오드(PD1)의 중앙 부근에 배치되는 판독 배선(261)의 폭이 극히 좁기 때문에, 판독 배선(261)의 부근에 입사한 광(Lb)은, 이 판독 배선(261)에서 회절되어 판독 배선(261)에 이면측으로 회전하여 들어가, 포토 다이오드(PD1)에 집광한다. 온 칩 마이크로 렌즈(48)에 의해 입사하는 광이 집광되기 때문에, 광의 파면으로서는, 포토 다이오드(PD1) 중앙을 향하는 파면(49)이 우세하게 된다. 이 때문에, 판독 배선(261)에서의 회절할 때, 이면 중앙에의 광의 돌아들어감이 우세하게 된다.
한편, 종래, 온 칩 마이크로 렌즈와 층내 렌즈를 조합시킨 구성에 의해, 집광 효율을 올리도록 한 고체 촬상 장치가 알려져 있다. 화소 사이즈의 미세화가 진행됨에 따라, 이 층내 렌즈의 형성이 곤란하게 되어 온다. 제 2 실시의 형태에서는, 판독 배선의 1개를 포토 다이오드(PD)의 중앙 부근에 배치하고, 이 판독 배선에 의한 회절로 입사광이 집광되기 때문에, 이 중앙의 판독 배선이 층내 렌즈의 역할을 다하고, 집광 효율을 향상할 수 있다.
*제 3 실시의 형태에서는, 집광 효율이 향상하기 때문에, 더욱 감도의 향상을 도모할 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 4 실시의 형태 : 고체 촬상 장치의 구성례]
제 4 실시의 형태는, 그 1공유단위(21)에 있어서, 단위 화소 내의 적어도 1개의 판독 배선이 포토 다이오드(PD)의 영역 내에 존재하고, 또한, 이 1개의 판독 배선의 양측 및 바로 아래에 포토 다이오드(PD)의 영역이 존재하여 구성되는 다른 예를 나타낸다.
화소가 더욱 미세화하여 오면, 예를 들면 적, 녹, 청(RGB)의 포토 다이오드 각각 깊이 방향으로 다른 위치에 배치하고, 게다가, 수광 영역을 확대하기 위해, RGB의 각 포토 다이오드를 윗면에서 보아 서로 일부 겹친 것 같은 구성이 생각된다. 이 때, 이웃하는 화소의 포토 다이오드의 사이에, 포토 다이오드가 형성되지 않는 영역이 존재하지 않기 때문에, 화소 사이에 4개의 판독 배선을 종합하여 배치할 수가 없게 된다. 제 4 실시의 형태는, 이와 같은 경우에 대응한 고체 촬상 장치이다.
도 13 및 도 14에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치 제 4 실시의 형태를 도시한다. 도 13은, 화소부의 레이아웃의 주요부를 도시한다. 단, 평면도상, 포토 다이오드는 편의적으로 각 화소마다 구획하여 나타내고 있다. 도 14는, 반도체 기판 내의 포토 다이오드의 구성을 도시한다.
제 4 실시의 형태에 관한 고체 촬상 장치(104)는, 도 13에 도시하는 바와 같이, 전술 것과 마찬가지의 1공유단위(21)에 있어서, 동층의 모든 판독 배선(261 내지 268)을 1공유단위(21) 내에서 상호 상기 최소 간격(d1)(도 9 참조)보다도 떨어진 거리(d3)에 배치하여 구성된다. 환언하면, 본 실시의 형태의 고체 촬상 장치(104)는, 각 판독 배선(261 내지 268)을, 서로 회절 한계를 초과하는 거리(d3)를 두고 배치하여 구성된다. 판독 배선(261 내지 268)은, 회절을 고려한 때, 충분히 떼어서, 예를 들면 등(等)피치의 간격을 두어 배치하고, 배선 사이의 거리를 최대로 하는 것이 바람직하다. 또한, 판독 배선(261 내지 268)은, 포토 다이오드(PD1 및 PD2)상, 포토 다이오드(PD3, PD4)상, 포토 다이오드(PD5, PD6)상, 포토 다이오드(PD7, PD8)상에 2개씩 배치된다. 각 판독 배선(261 내지 268)은, 도시하지 않지만, 제 3 실시의 형태와 마찬가지로, 각각 연장부를 통하여 대응하는 판독 게이트 전극(221 내지 228)에 접속된다.
한편, 예를 들면, 베이어 배열의 포토 다이오드(PD)에 관해 설명한다. 적(R), 녹(G) 및 청(B)의 각 포토 다이오드(PDr, PDg, PDb)는, 도 14에 도시하는 바와 같이, 예를 들면 제 1 도전형, 예를 들면 n형의 반도체 기판(51)에 형성한 제 2 도전형인 p형의 반도체 웰 영역(52)에 형성된다. 각 포토 다이오드(PDr, PDg, PDb)는, n형 반도체 영역(53)과 그 위의 p형 반도체 영역(54)에 의해 형성된다.
청의 파장광은 얕은 영역에서 광흡수되기 때문에, 청화소의 포토 다이오드(PDb)는, 반도체 웰 영역(52)의 표면측에 형성된다. 녹의 파장광은 청의 파장광보다도 깊은 위치에서 광흡수되기 때문에, 녹화소의 포토 다이오드(PDg)는, 반도체 웰 영역 표면부터 일부가 청화소의 포토 다이오드(PDb)의 바로 아래로 연장하도록 형성된다. 적의 파장광은 가장 깊은 위치에서 광흡수되기 때문에, 적화소의 포토 다이오드(PDr)는, 반도체 웰 영역 표면부터 일부가 녹화소의 포토 다이오드(PDg)의 바로 아래로 연장하도록 형성된다. 여기서는, 녹화소의 포토 다이오드(PDg)와 적화소의 포토 다이오드(PDr)가, 깊이 방향에서 엇갈리도록 형성된다. 이 도 14에 도시하는 바와 같이, 각 화소의 포토 다이오드(PDr, PDg, PDb)는, 기판 깊이 방향에 관해 일부가 서로 겹쳐지도록 형성되기 때문에, 이웃하는 화소의 포토 다이오드의 사이에, 포토 다이오드가 형성되지 않는 영역이 존재하지 않는다.
그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 4 실시의 형태에 관한 고체 촬상 장치(104)에 의하면, 반도체 기판(51)의 깊이 방향이 다른 위치에 각각의 적, 녹 및 청의 화소의 포토 다이오드가 형성되어 있기 때문에, 색 분리는 반도체 기판 내에서 행하여진다. 즉, 반도체 기판(51) 내에서 혼색 방지가 이루어진다. 그리고, 각 화소가 판독 트랜지스터(Tr11 내지 Tr18)에 접속된 판독 배선(261 내지 268)을, 서로 회절 한계를 초과하는 거리로서 떼어서 배치함에 의해, 각 포토 다이오드(PD1 내지 PD8)의 개구 면적을 보다 넓힐 수 있다. 각 판독 배선(261 내지 268)에서는, 도 12에서 설명한 것과 같은 작용이 일어난다. 그 결과, 화소가 보다 미세화되어 있어도, 감도를 향상할 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 5 실시의 형태 : 고체 촬상 장치의 구성례]
도 15에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 5 실시의 형태를 도시한다. 도 15는, 화소부의 레이아웃의 주요부를 도시하고, 동 도 A, 동 도 B는, 각각 1층째 배선, 2층째 배선의 패턴을 도시하는 분해 평면도이다. 제 5 실시의 형태에 관한 고체 촬상 장치(105)는, 1공유단위(21)에 있어서의 배선의 대칭성을 좋게 하기 위해, 도 15B에 도시하는 바와 같이, 1층째 배선 및 2층째 배선에 의한 더미 배선을 형성하여 구성된다. 즉, 같은 1층째 메탈 배선(M1)에서, 횡배선인 판독 배선(261 내지 268), 리셋 배선(27) 및 전원 배선(289)이 형성됨과 함께, 각 포토 다이오드(PD1 내지 PD8)의 좌우 양측에, 전압이 주어지지 않는 분할된 더미 배선(56)이 형성된다. 또한, 같은 2층째 메탈 배선(M2)에서, 종배선인 접속 배선(28), 수직 신호선(35), 전원 배선(36)이 형성됨과 함께, 각 포토 다이오드(PD1 내지 PD8)의 상하 양측에, 전압이 주어지지 않는 분할된 더미 배선(57)이 형성된다.
그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 5 실시의 형태에 관한 고체 촬상 장치(105)에 의하면, 상기 횡배선, 및 상기 종배선에 더하여, 제 1층째 메탈 배선(M1) 및 제 2층째 메탈 배선(M2)에 의한 더미 배선(56 및 57)을 형성하고, 이들 배선으로 각 포토 다이오드(PD1 내지 PD8)를 둘러싸도록 하고 있다. 이 때문에, 각 포토 다이오드(PD1 내지 PD8)가, 동층 메탈 배선에 의해, 대칭성 좋게 둘러싸이기 때문에, 광의 회절에 의한 혼색을 막을 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 6 실시의 형태 : 고체 촬상 장치의 구성례]
도 16에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 6 실시의 형태를 도시한다. 도 16은, 화소부의 레이아웃의 주요부(1공유단위)를 도시한다. 이 제 6 실시의 형태는, 더미 배선을 배치한 다른 레이아웃을 도시한다.
제 6 실시의 형태에 관한 고체 촬상 장치(106)는, 도 16A에 도시하는 바와 같이, 제 2층째 메탈 배선(M2)에 의한 더미 배선(57)을, 각 포토 다이오드(PD1 내지 PD8)를 상하로 끼우도록 배치하여 구성된다. 이 더미 배선(57)은, 제 1층째 메탈 배선(M1)에 의한 판독 배선(261, 263, 266, 267)상에 대응하는 위치, 증폭 게이트 전극(32)상에 대응하는 위치, 제 1층째 메탈 배선(M1)에 의한 리셋 배선(27) 및 전원 배선(289)상에 대응하는 위치에 분할하여 배치된다.
여기서, 제 1층째 메탈 배선(M1)에 의한 리셋 배선(27)은, 도 16B에 도시하는 바와 같이, 일방단이 리셋 게이트 전극(34)에 접속된 리셋 배선부(27A)와 리셋 게이트 전극(34)에 접속되지 않은 리셋 배선부(27B)로 분할되어 있다. 이 리셋 배선부(27A)와 27B를 제 2층째 메탈 배선(M2)에 의한 접속선(27C)에 의해 접속하여 리셋 배선(27)이 형성된다. 또한, 플로팅 디퓨젼(FD1, FD2)상을 차광하는 차광부(45)가, 플로팅 디퓨젼(FD1, FD2), 증폭 게이트 전극(32) 및 리셋 트랜지스터(Tr2)의 소스 영역(33S)을 접속하는 접속 배선(28)과 일체로 형성된다. 이 차광부(45)는, 제 2층째 메탈 배선(M2)으로 형성되고, 꼭, 접속 배선(28)의 플로팅 디퓨젼(FD1, FD2)과 콘택트부에 대응하는 부분을 넓히도록 하여 형성된다.
그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 6 실시의 형태에 관한 고체 촬상 장치(106)에 의하면, 제 2층째 메탈 배선(M2)에 의한 더미 배선(57)을 배치하였기 때문에, 각 포토 다이오드(PD1 내지 PD1)의 주위에 메탈 배선이 대칭성 좋게 배치된다. 이로써, 제 5 실시의 형태와 마찬가지로, 각 포토 다이오드(PD1 내지 PD8)가 더미 배선(57)과 다른 배선에 의해 둘러싸임에 의해, 광의 회절에 의한 혼색을 막을 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 7 실시의 형태 : 고체 촬상 장치의 구성례]
도 17에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 7 실시의 형태를 도시한다. 도 17은, 화소부의 레이아웃의 주요부(1공유단위)를 도시한다. 제 7 실시의 형태에 관한 고체 촬상 장치(107)는, 각 포토 다이오드(PD1 내지 PD8)가, 4각형상이 아니라 코너부에 둥그스럼함을 띤 형상으로 형성하여 구성된다.
포토 다이오드(PD1 내지 PD8)를 이온 주입법을 이용하여 형성할 때에는, 온 주입용 마스크로서 레지스트 마스크가 이용된다. 이 레지스트 마스크는, 포토 리소그래피 기술을 이용하여 형성되기 때문에, 개구의 코너부가 둥그스럼함을 띠기 쉽고, 엄밀한 4각형상이 되기 어렵다. 이와 같은 레지스트 마스크를 이용함에 의해, 코너부에 둥그스럼함을 띤 개략 사각형상의 포토 다이오드(PD1 내지 PD8)를 형성할 수 있다.
그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 7 실시의 형태에 관한 고체 촬상 장치(107)에 의하면, 감광성 수지의 코너부가 둥그스럼함을 띠기 때문에, 포토 다이오드(PD1 내지 PD8)로서, 그 각 코너부가 둥그스럼함을 띤 구성을 갖는다. 이 둥그스럼함을 띤 코너부에 둘러싸인 영역에, 증폭 트랜지스터(Tr3)의 소스 영역(31S) 및 드레인 영역(31D), 리셋 트랜지스터(Tr2)의 소스 영역(33S) 및 드레인 영역(33D) 등을 배치함에 의해, 무효 영역을 최소화하는 효과를 기대할 수 있다. 또한, 이온 주입시의 데미지가 포토 다이오드에 영향을 주지 않는다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
제 7 실시의 형태에서의 포토 다이오드의 코너부에 둥그스럼함을 붙이는 구성은, 상술한 제 2 실시의 형태 내지 제 5 실시의 형태, 나아가서는 후술하는 실시의 형태에도 적용할 수 있다.
[제 8 실시의 형태 : 고체 촬상 장치의 구성례]
도 18에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 8 실시의 형태를 도시한다. 도 18은, 화소부의 주요부(1공유단위)를 도시한다. 제 8 실시의 형태에 관한 고체 촬상 장치(108)는, 1공유단위(21)에 있어서, 각 포토 다이오드(PD1 내지 PD8)상에 대응하는 위치, 바람직하게는 중앙 부근 집광 작용을 갖는 도트형상체(61)를 형성하여 구성된다. 도트형상체(61)는, 배선으로부터 회절 한계를 초과하는 거리만큼 떨어져서, 전위가 주어지지 않는 섬형상(島狀)으로 형성된다. 도트형상체(61)는, 2층 배선으로 하였을 때, 제 1층째 메탈 배선(M1)과 동층의 메탈 또는 제 2층째 메탈 배선(M2)과 동층의 메탈의 어느 한쪽에서 형성된다. 도트형상체(61)는, 1층째 메탈 배선(M1)과 동층의 메탈로 형성하는 것이 바람직하다.
도트형상체(61)는, 광이 투과한 막두께로 형성하는 것이 바람직하다. 도트형상체(61)는, 제 1층째 메탈 배선(M1), 제 2층째 메탈 배선(M2)의 막두께보다 얇은 막두께의 메탈 박막으로 형성하는 것이 바람직하다.
도트형상체(61)는, 예를 들면, 사각형, 원형, 십자형, 다각형, 그 밖에, 임의의 기하학 형상으로 형성할 수 있다. 도트형상체(61)는, 하나, 또는 2개, 또는 그 이상의 복수개, 형성하는 것이 가능하다. 도트의 재료로서는, Cu, Al, SiON, SiN, SiC, TiN, ITO, TaN, W, WSi, WN 등을 사용할 수 있다. 그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
도 19에, 도트형상체(61)의 형성 방법의 한 예를 도시한다. 도 19A에 도시하는 바와 같이, 층간 절연막(62)의 표면에 도트형상체와 배선을 형성하여야 할 위치에 같은 깊이의 홈(63 및 64)을 형성한다. 이 홈(63 및 64) 내에 예를 들면 배리어 메탈을 통하여 Cu막(65)을 매입한다. 다음에, 평탄화 처리의 후, 도 19B에 도시하는 바와 같이, 트형상체의 측면의 홈(63) 내에 매입된 Cu막(65)을 배리어 메탈과 함께 필요한 얇기가 되도록, 선택 에칭한다. 이로써, 홈(64) 내에 Cu 배선이 형성되고, 홈(63) 내에 Cu 박막에 의한 도트형상체(61)가 형성된다.
도 20에, 도트형상체의 형성 방법의 다른 예를 도시한다. 도 20A에 도시하는 바와 같이, 층간 절연막(62)의 표면에 도트형상체를 형성하여야 할 위치에 얕은 홈(67)을 형성하고, 배선을 형성하여야 할 위치에 홈(67)보다 깊은 홈(68)을 형성한다. 다음에, 도 20B에 도시하는 바와 같이, 각 홈(67 및 68) 내에 배리어 메탈을 통하여 Cu막(65)을 매입한다. 그 후, 평탄화 처리함에 의해, 홈(67) 내에 Cu 박막에 의한 도트형상체(61)가 형성되고, 홈(68) 내에 Cu 배선(66)이 형성된다.
상기 Cu 배선(66)은, 예를 들면 제 1층째 메탈 배선에 의한 횡배선(판독 배선(261 내지 268), 리셋 배선(27), 전원 배선(289))이 된다.
제 8 실시의 형태에 관한 고체 촬상 장치(108)에 의하면, 독립하여 포토 다이오드(PD1 내지 PD8)의 중앙 부근에 배치되는 도트형상체(61)가, 전술한 제 3 실시의 형태에서 설명한 판독 배선(261, 264, 265, 268)의 작용과 같은 집광 작용을 갖는다. 도 21의 모식도에 도시하는 바와 같이, 도트형상체(61) 부근에 광은 회절에 의해, 도트형상체(61)의 이측으로 회전하여 들어가, 포토 다이오드(PD)에 집광한다. 여기서는, 광의 간섭에 의해, 도트형상체(61) 바로 아래의 광강도가 올라간다. 동시에, 이 회절광(Lc)과, 도트형상체(61)를 투과한 투과광(Ld)이 가산됨으로써,더욱 광강도가 올라간다. 이 도트형상체(61)는, 층내 렌즈의 기능을 갖는다.
윗 예에서는, 도트형상체(61)를 1층 메탈로 형성하였지만, 그 밖에, 같은 위치에서 층간 절연막을 통하여, 2층, 3층, 4층 등 복수층의 메탈로 구성할 수도 있다. 도트형상체(61)를 복수층으로 구성할 때는, 하층으로 감에 따라 도트 폭을 좁게 하는 것이 바람직하다. 도트형상체(61)를 복수층으로 구성한 경우에는, 광은 우선 상층의 도트형상체에서 돌아 들어가고, 또한 하층의 도토에서 돌아 들어가도록 하여 집광하여 간다.
도 22에 도시하는 바와 같이, 1층째 Cu 메탈에 의한 배선(66) 및 도트형상체(61)와, 2층째 Cu 메탈에 의한 배선(67)은, 각각 윗면 전면에 Cu 확산 방지를 위한, 예를 들면 SiC막(68)이 형성된다. 이 SiC막(68)은, 포토 다이오드상에 대응하는 부분에도 남겨 두어 형성할 수 있다. 그런데, 도 22에 도시하는 바와 같이, SiC막(68)이 2층으로 형성되어 있으면, 입사광의 일부(Lf)가 2층의 SiC막(68) 사이에서 다중 반사하여, 리플이 생겨서 감도가 저하될 우려가 있다.
이 때문에, 도 23에 도시하는 바와 같이, 포토 다이오드상에 대응하는 2층째의 SiC막(68)을 선택적으로 제거하는 것이 바람직하다. 시뮬레이션의 결과, 포토 다이오드상에 대응하는 모든 층의 SiC막(68)을 선택 에칭할 필요는 없고, 2층째의 SiC막(68)만 선택 에칭하면 좋은 것을 알았다. 이로써, 다중 반사가 저감하고, 리플의 발생이 억제되고, 감도가 향상한다. 여기서, 2층째의 SiC막(68)의 제거는, 직접 마스크 맞춤에 의한 에칭이기 때문에, 포토 다이오드에 대응하는 SiC막 부분을 최대한 에칭 제거할 수 있다. 이 때문에, 개구가 크고, 차양부(69)의 길이(w1)를 작게 할 수 있고, 그 만큼, 다중 반사의 발생을 억제할 수 있다.
그와 관련하여, 집광 효율을 올리는 다른 수단인 도파로를 설치한 구성의 경우는, 도 24에 도시하는 바와 같이, 포토 다이오드상에 대응하는 부분의 모든 층, 이 경우는 제 1층째 및 제 2층째의 SiC막(68)을 선택 에칭 제거할 필요가 있다. 이 때, 1층째와 2층째의 SiC막(68)의 에칭 공정에서는 간접 마스크 맞춤이기 대문에, 맞춤 어긋남을 고려하여 여유를 갖고서 에칭하게 된다. 이 때문에, 개구가 작고 차양부(69)의 길이(w2)는 길어지고, 다중 반사의 억제 효과가, 도 22에 비교하여 작다.
도트형상체(61)는 화소부의 중앙과 주변에서 위치를 비켜 놓는다. 화소부의 중앙에서는 광이 개략 바로위로부터 입사하기 때문에, 도트형상체(61)를 중앙에 배치한다. 경사광이 입사되는 주변의 도트형상체(61)는, 온 칩 마이크로 렌즈와 화소 사이의 어긋나는 양에 응하여, 화소부의 중심측의 최적 위치로 어긋내여서 배치하도록 한다.
[제 9 실시의 형태 : 고체 촬상 장치의 구성례]
도 25에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 9 실시의 형태를 도시한다. 도 25는, 화소부의 주요부(1공유단위)를 도시한다. 제 9 실시의 형태에 관한 고체 촬상 장치(109)는, 포토 다이오드(PD1 내지 PD8)상에 대응하는 위치, 바람직하게는 중앙 부근을 가로지르도록, 배선 기능을 갖지 않는 배선(71)을 배치하여 구성된다. 이 배선(71)은, 전술한 제 3 실시의 형태의 판독 배선(261, 264, 265, 268), 제 8 실시의 형태의 도트형상체(61)와 마찬가지로, 층내 렌즈와 동등한 집광 기능을 갖는다. 배선(71)은, 도 22에 도시하는 바와 같이, 1공유단위(21)마다 배치하여도 좋고, 또는 1행의 전 화소의 포토 다이오드에 공통으로 배치하도록 하여도 좋다. 배선(71)은, 판독 배선(261부터 268)과 같은 메탈 배선으로 동시에 형성된다. 또는 배선(71)은, 도트형상체(61)와 마찬가지로, 판독 배선보다도 얇은 막두께로 형성할 수도 있다. 그 밖의 구성은, 제 1 실시의 형태와 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 9 실시의 형태에 관한 고체 촬상 장치(109)에 의하면, 전술한 도 12, 도 21에서 설명한 바와 같이, 배선(71)에 의한 회절 작용으로 집광되기 때문에, 집광 효율이 향상하고, 또한 감도의 향상을 도모할 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 10 실시의 형태 : 고체 촬상 장치의 구성례]
도 26에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 10 실시의 형태를 도시한다. 도 26은, 1공유단위의 적화소를 대표하여 그 단면 구조를 모식적으로 도시한 단면도이다. 다른 녹화소, 청화소의 단면도 마찬가지로 구성된다.
제 10 실시의 형태에 관한 고체 촬상 장치(110)는, 도 2의 제 1 실시의 형태와 마찬가지로, 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PD1 내지 PD8]와 10개의 화소 트랜지스터의 배열을 1공유단위(21)로 하여 구성된다. 각 판독 트랜지스터(Tr11 내지 Tr18)에 접속되는 판독 배선(261 내지 268), 리셋 트랜지스터(Tr2)에 접속되는 리셋 배선(27) 및 전원 배선(27)은, 제 1층째 메탈 배선(M1)으로 횡방향으로 배선된다. 접속 배선(28), 증폭 트랜지스터(Tr3)에 접속되는 수직 신호선(35) 및 전원 배선(36)은, 2층째 메탈 배선(M2)으로 종방향으로 배선된다.
본 실시의 형태에서는, 도 26에 도시하는 바와 같이, 포토 다이오드(적화소의 포토 다이오드로 대표한다)(PDr), 각 화소 트랜지스터가 형성된 반도체 기판(70)상에, 2층 배선(72)이 형성된다. 즉, 층간 절연막(39)을 통하여 제 1, 제 2층째의 메탈 배선(M1, M2)이 형성된다. 메탈 배선(M1, M2)은, 전술한 바와 마찬가지로 배리어 메탈을 통하여 형성된 Cu 배선(73)과 Cu 확산 방지용의 SiC막(74)을 갖고서 형성된다.
그리고, 본 실시의 형태에서는, 특히, 이 2층 배선(72)의 포토 다이오드(PDr)상에 대응한 층간 절연막(39) 내에 컬러 필터(75), 도면에서는 적색 필터를 매입하여 구성된다. 표면에는 평탄화된 패시베이션막(76)이 형성된다. 패시베이션막(76)상에 온 칩 마이크로 렌즈를 형성하지 않는 구성으로 할 수도 있다. 또는 패시베이션막(76)상에 온 칩 마이크로 렌즈를 형성하는 구성으로 할 수도 있다.
다른 녹화소, 청화소의 단면도 마찬가지로 구성된다. 그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2와 같은 레이아웃에 관해서는 설명을 생략한다.
제 10 실시의 형태에 관한 고체 촬상 장치(110)에 의하면, 상기 각 배선을 구성하는 횡배선 및종배선을 전체의 높이가 종래의 예를 들면 4층 배선에 비하여 낮은 2층 배선(72)으로 형성한 구성을 이용하여, 컬러 필터(75)가 2층 배선(72) 내에 매입된다. 이 구성에 의해, 혼색이 방지된다. 또한, 포토 다이오드(PDr)로부터 컬러 필터(75)의 윗면까지의 높이(h1)가 종래의 높이보다 낮아지고, 집광 효율을 보다 향상할 수 있다. 온 칩 마이크로 렌즈를 생략할 때는, 보다 구성의 간략화를 도모할 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 11 실시의 형태 : 고체 촬상 장치의 구성례]
도 27에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 11 실시의 형태를 도시한다. 도 27은, 2층 배선을 이용한 화소부의 레이아웃의 주요부를 도시한다. 제 11 실시의 형태에 관한 고체 촬상 장치(113)는, 도 27에 도시하는 바와 같이, 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PD1 내지 PD8]와, 11개의 화소 트랜지스터로 1공유단위(81)로 하여 구성된다. 이 공유단위(81)를 2차원 어레이형상으로 배열하여 화소부(3)가 구성된다. 즉, 1공유단위(21)에서는, 제 1 실시의 형태와 마찬가지로, 가로 2×세로 2의 합계 4개의 포토 다이오드(PD)에 대해 하나의 플로팅 디퓨젼(FD)을 공유하는 구성이, 세로로 2조(組) 배열된, 이른바 가로 2×세로 4의 8화소 공유의 형태로 레이아웃된다.
1공유단위(21)에서는, 1화소당 1.375개의 화소 트랜지스터로 형성된다. 11개의 화소 트랜지스터의 내역은, 8개의 전송 트랜지스터(Tr1)[Tr11 내지 Tr18], 1개의 리셋 트랜지스터(Tr2), 1개의 증폭 트랜지스터(Tr3), 1개의 선택 트랜지스터(Tr4)의 합계 11개이다.
제 11 실시의 형태에 관한 고체 촬상 장치(113)는, 도 27에 도시하는 바와 같이, 제 1 구성부(23)와 제 2 구성부(25)의 사이에, 증폭 트랜지스터(Tr3)와 선택 트랜지스터(Tr4)를 배치하여 구성된다. 증폭 트랜지스터(Tr3)는, 전술한 바와 마찬가지로, 소스 영역(31S), 드레인 영역(31D) 및 증폭 게이트 전극(32)을 갖고서 형성된다. 선택 트랜지스터(Tr4)는, 소스 영역(83S), 드레인 영역(83D) 및 선택 게이트 전극(84)을 갖고서 형성되고, 증폭 트랜지스터(Tr3)에 접속된다. 선택 트랜지스터(Tr4)의 소스 영역(83S)은, 증폭 트랜지스터(Tr3)의 드레인 영역(31D)과 같은 영역이다.
수직 신호선(35)은, 증폭 트랜지스터(Tr3)의 소스 영역(31S)에 접속되고, 전원 배선(36)은, 선택 트랜지스터(Tr4)의 드레인 영역(83D)에 접속된다. 선택 트랜지스터(Tr4)의 선택 게이트 전극(84)은, 선택 배선(85)에 접속된다. 이들 수직 신호선(35), 전원 배선(36) 및 선택 배선(85)은, 제 2층째 메탈 배선(M2)부터 종방향으로 연장하도록 형성된다. 특히, 선택 트랜지스터(Tr4)의 선택 게이트 전극(84)은, 제 1층째 메탈(M1)에 의한 접속선(85a)을 통하여 제 2층째 메탈 배선(M2)에 의한 선택 배선(85)에 접속된다. 그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
도 28에, 제 13 실시의 형태의 1공유단위(81)의 등가 회로를 도시한다. 이 등가 회로에서는, 도 5의 등가 회로에, 전원 배선(36)과 증폭 트랜지스터(Tr3)의 드레인의 사이에 선택 트랜지스터(Tr4)가 접속되고, 선택 게이트에 선택 배선(85)이 접속되는 구성이 부가되어 이루어진다. 그 밖의 회로 구성은 도 5의 회로 구성과 마찬가지이다.
제 11 실시의 형태에 관한 고체 촬상 장치(113)에 의하면, 1공유단위(81)가 8화소/11트랜지스터 구조이기 때문에, 1화소당의 화소 트랜지스터 수가 감소하고, 그 만큼, 포토 다이오드(PD1 내지 PD8)의 개구 면적이 넓어진다. 또한, 2층 배선만으로 각 배선을 형성하고, 게다가 제 1층 메탈 배선(M1)을 횡방향의 배선에 이용하고, 제 2층 메탈(M2)을 종방향의 배선에 이용하고, 이 종횡배선에 의해, 포토 다이오드의 개구 면적이 규정된다. 이 배선 레이아웃은 복잡하게 되지 않고, 말끔하게 포토 다이오드의 개구를 방해하지 않는다. 이와 같이, 포토 다이오드의 개구 면적이 넓어지기 때문에, 화소를 미세화하고 있어도, 감도를 향상할 수 있다. 고감도, 고해상도의 고체 촬상 장치를 얻을 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 12 실시의 형태 : 고체 촬상 장치의 구성례]
도 29 및 도 30에, 본 발명에 관한 고체 촬상 장치, 즉 MOS 고체 촬상 장치의 제 12 실시의 형태를 도시한다. 도 29는, 2층 배선을 이용한 화소부의 레이아웃의 주요부를 도시한다. 도 30A 내지 C는, 1층째 배선, 2층째 배선의 패턴을 이해하기 위한, 분해 평면도이다.
제 12 실시의 형태에 관한 고체 촬상 장치(115)는, 도 29에 도시하는 바와 같이, 제 1 실시의 형태와 마찬가지로, 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PD1 내지 PD8]와, 10개의 화소 트랜지스터로 1공유단위(21)로 하여 구성된다. 이 1공유단위(21)를 2차원 어레이형상으로 배열하여 화소부(3)가 구성된다. 포토 다이오드(PD1 내지 PD8)와, 화소 트랜지스터를 구성하는 판독 트랜지스터(Tr11 내지 Tr18)와, 증폭 트랜지스터(Tr3)의 구성은, 제 1 실시의 형태와 마찬가지이다.
그리고, 본 실시의 형태에서는, 특히, 리셋 트랜지스터(Tr2)의 구성을 바꾸고 있다. 즉, 도 30A에 도시하는 바와 같이, 리셋 트랜지스터(Tr2)의 소스 영역(33S) 및 드레인 영역(33D)이, 리셋 게이트 전극(34)에 대해, 종방향이 아니라, 횡방향으로 배치된다. 게다가, 이 리셋 트랜지스터(Tr2)는, 이웃하는 공유단위(21) 사이에 걸치도록, 횡방향으로 어긋나서 형성된다. 또한, 리셋 트랜지스터(Tr2)의 리셋 게이트 전극(34)에 접속되는 리셋 배선(27)과, 드레인 영역(33D)이 접속되는 전원 배선(289)이 제 1, 제 2층째 메탈 배선(M1, M2)을 이용하여 횡방향으로 평행하게 배치된다. 이 리셋 배선(27)과 전원 배선(289)은, 리셋 게이트 전극(34)상에 배치되고, 바람직하게는 전극 폭 내에 들어가도록 형성된다.
우선, 도 30A에 도시하는 바와 같이, 가로 2화소, 세로 4화소의 포토 다이오드(PD1 내지 PD8) 열과, 플로팅 디퓨젼(FD1 및 FD2)과, 판독 게이트 전극(221 내지 228)을 갖는 판독 트랜지스터(Tr11 내지 Tr18)가 형성된다. 또한, 게이트 길이를 횡방향으로 하도록 리셋 게이트 전극(34)에 대해 횡방향으로 소스 영역(33S) 및 드레인 영역(33D)을 갖는 리셋과 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)가 형성된다. 1공유단위(21) 내에서 보면, 리셋 트랜지스터(Tr2)는, 소스 영역(33S)을 갖는 리셋 게이트 전극(34)의 1반분과, 드레인 영역(33D)을 갖는 리셋 게이트 전극(34)외 타,반이, 분리하여 형성된다. 이 경우, 분리된 리셋 게이트 전극(34)은, 그 소스 영역(33S)과 드레인 영역(33D)이 마주 대한 형태로 형성된다.
다음에, 도 30B에 도시하는 바와 같이, 제 1층째 메탈 배선(M1)에 의해, 횡방향으로 늘어나는 판독 게이트 전극(221 내지 228)에 각각 접속하는 판독 배선(261 내지 268)이 형성된다. 또한, 제 1층째 메탈 배선(M1)에 의해, 플로팅 디퓨젼(FD1, FD2)에 접속한 접속부(116), 증폭 트랜지스터(Tr3)의 소스 영역(31S), 및 드레인 영역(31D)에 접속한 접속부(117)가 형성된다. 제 1층째 메탈 배선(M1)에 의해, 증폭 게이트 전극(32)에 접속하는 접속부(118)가 형성된다. 또한, 제 1층째 메탈 배선(M1)에 의해, 리셋 트랜지스터(Tr2)의 소스 영역(33S)에 접속된 종방향으로 늘어나는 접속 배선부(281)가 형성된다. 또한, 제 1층째 메탈 배선(M1)에 의해, 이웃하는 공유단위(21)에 대응하는 각각의 리셋 게이트 전극(34)에 접속된 분리하는 리셋 배선부(271)와, 각각의 드레인 영역(33D)에 접속된 분리하는 전원 배선부(291)가 횡방향으로 형성된다. 분리된 전원 배선부(291)의 단부는, 꼭 공유단위(21)의 횡방향의 중앙에 위치하는 소스 영역(33S)을 끼우는 위치에 대향하여 형성된다. 또한 제 1층째 메탈 배선에 의해, 증폭 트랜지스터(Tr3)의 증폭 게이트 전극(32)상에 따라, 또한 소스 및 드레인 영역(33S, 33D)상의 접속부(117), 증폭 게이트 전극(32)에 접속된 접속부(118)를 피하도록, 파형의 배선(121)이 횡방향에 따라 형성된다. 이 파형의 배선(121)은, 기판 전위, 즉 포토 다이오드, 화소 트랜지스터가 형성되는 반도체 웰 영역에 소요 전위를 주기 위한 배선이다. 예를 들면, n형 섭스트레이트(기판)를 이용한 때에는, 포토 다이오드, 화소 트랜지스터가 형성되는 p형 반도체 웰 영역에 0V의 전위가 주어진다. 이 배선(121)은, p형 반도체 웰 영역에 0V의 전위를 주는 배선인데, 여기서는 기판 콘택트용 배선이라고도 말한다.
다음에, 도 30C에 도시하는 바와 같이, 제 2층째 메탈 배선(M2)에 의해, 증폭 트랜지스터(Tr3)의 소스 영역(31S)에 접속하는 수직 신호선(35)과, 드레인 영역(31D)에 접속하는 전원 배선(36)이 종방향에 따라 형성된다. 또한, 제 2층째 메탈 배선(M2)에 의해, 접속부(116, 118)를 통하여 플로팅 디퓨젼(FD1 및 FD2)과, 증폭 게이트 전극(32)과, 리셋 트랜지스터(Tr2)의 소스 영역에 접속된 접속부(281)에 접속되는 접속 배선(28)이 형성된다. 또한, 제 2층째 메탈 배선(M2)에 의해, 리셋 트랜지스터(Tr2)의 드레인 영역(33D)에 접속된 전원 배선부(291)끼리를 접속하는 접속 배선부(292)가 접속된다. 이 제 1층째 메탈 배선(M1)에 의한 전원 배선부(291)와, 제 2층째 메탈 배선(M2)에 의한 접속 배선부(292)에 의해, 수평 방향으로 배열된 공유단위(21)의 각 리셋 트랜지스터(Tr2)의 드레인 영역(33D)에 접속되는 전원 배선(289)이 형성된다. 또한, 제 2층째 메탈 배선(M2)에 의해, 리셋 게이트 전극(34)에 접속된 리셋 배선부(271)끼리를 접속하는 접속 배선부(272)가 횡방향으로 접속된다. 이 제 1층째 메탈 배선(M1)에 의한 리셋 배선부(271)와, 제 2층째 메탈 배선(M2)에 의한 접속 배선부(272)에 의해, 수평 방향으로 배열된 공유단위(21)의 각 리셋 게이트 전극(34)을 접속하는 리셋 배선(27)이 형성된다. 제 2층째 메탈 배선(M2)에 의해, 증폭 트랜지스터(Tr3)측에서, 이른바 기판 전위를 주는 배선(121)의 일부상에 광학적인 더미 배선(122)이 형성된다.
제 12 실시의 형태에 관한 고체 촬상 장치(115)에 의하면, 리셋 트랜지스터(Tr2)의 소스 영역(33S)이, 포토 다이오드(PD1와 PD2) 사이의 부근에 삽입되지 않고, 포토 다이오드(PD)의 상부측에 형성된다. 이로써, 도 2의 제 1 실시의 형태에 비하여, 소스 영역(33S)이 방해가 되지 않고, 수평 방향(횡방향)으로 나열하는 포토 다이오드(PD) 사이의 간격을 좁게 하는 것이 가능해진다. 그 만큼, 포토 다이오드(PD)의 면적을 넓힐 수 있고, 감도를 보다 향상할 수 있다. 또한, 리셋 트랜지스터(Tr2)에 접속된 리셋 배선(27) 및 전원 배선(289)도 리셋 게이트 전극(34) 위를 기도록 형성되기 때문에, 수직 방향으로 이웃하는 공유단위(21)의 간격도 좁게 하는 것이 가능해진다. 그 만큼, 포토 다이오드(PD)의 면적을 넓힐 수 있고, 감도를 보다 향상할 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 13 실시의 형태 : 고체 촬상 장치의 구성례]
도 31에, 본 발명에 관한 고체 촬상 장치, 즉 MOS 고체 촬상 장치의 제 13 실시의 형태를 도시한다. 도 31은, 2층 배선을 이용한 화소부의 레이아웃의 주요부를 도시한다.
제 13 실시의 형태에 관한 고체 촬상 장치(130)는, 제 12 실시의 형태의 고체 촬상 장치(115)에 있어서, 기판 콘택트용의 배선(121) 및 그 위의 더미 배선(122)을 생략하여 구성된다. 또한, 더미 배선(122)은 쇄선으로 도시하는 바와 같이 형성한 구성으로 할 수도 있다. 그 밖의 구성은, 제 12 실시의 형태와 마찬가지이기 때문에, 도 29에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 13 실시의 형태에 관한 고체 촬상 장치(130)에 의하면, 기판 콘택트용의 배선(121)이 생략한 구성 이외, 제 12 실시의 형태와 마찬가지이기 때문에, 전술한 제 12 실시의 형태의 고체 촬상 장치(115)와 같은 효과를 이룬다.
[제 14 실시의 형태 : 고체 촬상 장치의 구성례]
도 32에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 13 실시의 형태를 도시한다. 도 32는, 2층 배선을 사용한 화소부의 레이아웃의 주요부를 도시한다. 제 14 실시의 형태에 관한 고체 촬상 장치(129)는, 제 2층째 메탈 배선(M2)에 의한 더미 배선(91)을 배치하여 구성된다. 즉, 도 29의 제 12 실시의 형태의 구성에 있어서, 또한, 판독 배선(261 및 264) 사이, 판독 배선(265 및 268) 사이, 기판 콘택트용의 배선(121)상에 일부, 플로팅 디퓨젼(FD2)의 하방에, 각각 더미 배선(122, 91)이 형성된다. 그 밖의 구성은, 도 29의 제 12 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
제 14 실시의 형태에 관한 고체 촬상 장치(129)에 의하면, 제 2층째 메탈 배선(M2)에 의한 더미 배선(91)과, 수직 신호선(35), 전원 배선(36), 접속 배선에 의해, 각 포토 다이오드(PD)가 대칭성 좋게 둘러싸여진다. 이로써, 광의 회절에 의한 혼색을 막을 수 있다. 그 밖에, 제 12 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 15 실시의 형태 : 고체 촬상 장치의 구성례]
도 33 및 도 34에, 본 발명에 관한 고체 촬상 장치, 즉 MOS 고체 촬상 장치의 제 15 실시의 형태를 도시한다. 도 33은, 2층 배선을 이용한 화소부의 레이아웃의 주요부를 도시한다. 도 34A 내지 C는, 1층째 배선, 2층째 배선의 패턴을 이해하기 위한, 분해 평면도이다.
제 15 실시의 형태에 관한 고체 촬상 장치(120)는, 도 33에 도시하는 바와 같이, 제 1 실시의 형태와 마찬가지로, 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PD1 내지 PD8]와, 10개의 화소 트랜지스터로 1공유단위(21)로 하여 구성된다. 이 1공유단위(21)를 2차원 어레이형상으로 배열하여 화소부(3)가 구성된다. 포토 다이오드(PD1 내지 PD8)와, 화소 트랜지스터를 구성하는 판독 트랜지스터(Tr11 내지 Tr18)와, 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)의 구성은, 제 1 실시의 형태와 마찬가지이다.
그리고, 본 실시의 형태에서는, 특히, 판독 배선(261 내지 268), 리셋 트랜지스터(Tr2)에 접속되는 리셋 배선(27) 및 전원 배선(289)의 레이아웃을 바꾸고 있다. 즉, 판독 배선(261 내지 268)은, 제 1, 제 2층째 메탈 배선(M1, M2)을 사용하여, 판독 게이트 전극(221 내지 228)을 포함하는 영역상을 차광하도록, 또한 윗면에서 보아 일부 2개의 배선으로 되도록, 레이아웃된다. 또한, 리셋 트랜지스터(Tr2)에 접속되는 리셋 배선(27) 및 전원 배선(289)은, 제 1, 제 2층째 메탈 배선(M1, M2)을 이용하여, 일부 위에서 보아 1개가 되도록, 레이아웃된다.
우선, 도 34A에 도시하는 바와 같이, 가로 2화소, 세로 4화소의 포토 다이오드(PD1 내지 PD8) 열과, 플로팅 디퓨젼(FD1 및 FD2)과, 판독 게이트 전극(221 내지 228)을 갖는 판독 트랜지스터(Tr11 내지 Tr18)가 형성된다. 또한, 리셋과 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)가 형성된다. 리셋 트랜지스터(Tr2)는, 리셋 게이트 전극(34)과, 게이트 길이를 종방향으로 하도록 배치한 소스 영역(33S) 및 드레인 영역(33D)을 갖고서 형성된다. 증폭 트랜지스터(Tr3)는, 횡방향으로 길다란 증폭 게이트 전극(32)과 그 양단에 배치한 소스 영역(31S) 및 드레인 영역(31D)을 갖고서 형성된다. 이들의 레이아웃은 제 1 실시의 형태와 마찬가지이다.
다음에, 도 34B에 도시하는 바와 같이, 제 1층째 메탈 배선(M1)에 의해, 판독 게이트 전극(222)에 접속하는 판독 배선(262)이, 직선형상으로 횡방향으로 형성됨과 함께, 판독 게이트 전극(221 및 222)상에서 역U자형상으로 굴곡하도록 형성된다. 또한, 제 1층째 메탈 배선(M1)에 의해, 판독 게이트 전극(221)에 접속하는 판독 배선의 일부를 구성하도록, 직선형상의 배선부(261a, 261b)가 분할하여 횡방향으로 형성된다. 배선부(261a)는, 판독 배선(262)의 역U자형상 부분의 내측에서 판독 게이트 전극(221)과 접속하고, 또한 양 판독 게이트 전극(221, 222)에 걸쳐서 형성된다. 배선부(261b)는, 판독 배선(262)의 직선부의 상측에 있으며, 공유단위(21)의 횡방향의 양단에 위치하도록 형성된다.
이 판독 배선(262), 배선부(261a, 261b)의 레이아웃과 선대칭으로, 판독 게이트 전극(223)에 접속되는 판독 배선(263), 및 판독 배선(264)의 일부를 구성하는 배선부(264a, 274b)가, 제 1층째 메탈 배선(M1)에 의해 형성된다.
마찬가지의 레이아웃으로, 제 1층째 메탈 배선(M1)에 의해, 판독 게이트 전극(226)에 접속되는 판독 배선(266), 판독 게이트 전극(225)에 접속되는 판독 배선(265)의 일부를 구성하는 배선부(265a, 265b)가 형성된다. 또한, 판독 게이트 전극(227)에 접속되는 판독 배선(267), 판독 게이트 전극(228)에 접속되는 판독 배선(268)의 일부를 구성하는 배선부(268a, 268b)가 형성된다.
또한, 제 1층째 메탈 배선(M1)에 의해, 플로팅 디퓨젼(PD1, PD2)에 접속되는 접속부(116), 증폭 트랜지스터(Tr3)의 소스 영역(31S), 및 드레인 영역(31D)에 접속한 접속부(117)가 형성된다. 제 1층째 메탈 배선(M1)에 의해, 증폭 게이트 전극(32)에 접속하는 접속부(118)가 형성된다. 또한, 제 1층째 메탈 배선(M1)에 의해, 리셋 트랜지스터(Tr2)의 리셋 게이트 전극(34)에 접속되는 리셋 배선(27)이 횡방향으로 형성되고, 전원 배선(289)의 일부를 구성하는 전원 배선부(291)가 공유단위(21)의 횡방향의 양단에 형성된다. 전원 배선부(291)와 리셋 배선(27)은, 리셋 배선(27)과 평행하게 형성된다.
다음에, 도 34C에 도시하는 바와 같이, 제 2층째 메탈 배선(M2)에 의해, 증폭 트랜지스터(Tr3)의 소스 영역(31S)에 접속하는 수직 신호선(35)과, 드레인 영역(31D)에 접속하는 전원 배선(36)이 종방향에 따라 형성된다. 또한, 제 2층째 메탈 배선(M2)에 의해, 접속부(116, 118)를 통하여 플로팅 디퓨젼(FD1 및 FD2), 증폭 게이트 전극(32) 및 리셋 트랜지스터(Tr2)의 소스 영역(33S)에 접속되는 접속 배선(28)이 종방향으로 형성된다.
제 1 구성부(23)에서는, 제 2층째 메탈 배선(M2)에 의해, 판독 배선(261)의 일부가 되는 배선부(261a 및 261b)의 서로를 접속하는 배선부(261c), 판독 배선(263)의 일부가 되는 배선부(263a 및 263b)의 서로를 접속하는 배선부(263c)가 형성된다. 제 2층째 메탈 배선(M2)에 의한 배선부(261c)는, 제 1층째 메탈 배선(M1)에 의한 판독 배선(261)의 굴곡부를 끼우는량 직선부상에 겹쳐지고, 또한 판독 게이트 전극 및 플로팅 디퓨젼(FD1)상의 배선 사이의 간극을 덮도록 굴곡하여 형성된다. 제 2층째 메탈 배선(M2)에 의한 배선부(263c)는, 제 1층째 메탈 배선(M1)에 의한 판독 배선(264)의 굴곡부를 끼우는 양 직선부상에 겹쳐지고, 또한 판독 게이트 전극 및 플로팅 디퓨젼(FD1)상의 배선 사이의 간극을 덮도록 굴곡하여 형성된다.
제 2 구성부(25)에서는, 제 2층째 메탈 배선(M2)에 의해, 판독 배선(265)의 일부가 되는 배선부(265a 및 265b)의 서로를 접속하는 배선부(265c), 판독 배선(268)의 일부가 되는 배선부(268a 및 268b)의 서로를 접속하는 배선부(268c)가 형성된다. 제 2층째 메탈 배선(M2)에 의한 배선부(265c)는, 제 1층째 메탈 배선(M1)에 의한 판독 배선(266)의 굴곡부를 끼우는 양 직선부상에 겹쳐지고, 또한 판독 게이트 전극 및 플로팅 디퓨젼(FD2)상의 배선 사이의 간극을 덮도록 굴곡하여 형성된다. 제 2층째 메탈 배선(M2)에 의한 배선부(268c)는, 제 1층째 메탈 배선(M1)에 의한 판독 배선(267)의 굴곡부를 끼우는 양 직선부상에 겹쳐지고, 또한 판독 게이트 전극 및 플로팅 디퓨젼(FD2)상의 배선 사이의 간극을 덮도록 굴곡하여 형성된다.
한편, 리셋 트랜지스터(Tr2)에서는, 제 2층째 메탈 배선(M2)에 의해, 공유단위(21)의 양단측의 전원 배선부(291)와, 드레인 영역(33D)을 접속하는 전원 배선부(292)가 형성된다. 이 전원 배선부(291 및 292)에 의해, 전원 배선(289)이 구성된다. 제 2층째 메탈 배선(M2)에 의한 전원 배선(2892)은, 일부, 제 1층째 메탈 배선(M1)에 의한 리셋 배선(27)의 횡방향으로 늘어나는 직선부상에 겹쳐지도록 형성된다. 제 2층째 메탈 배선(M2)에 의해, 증폭 트랜지스터(Tr3)측에서, 이른바 기판 콘택트용의 배선(121)의 일부상에 더미 배선(122)이 형성된다.
제 15 실시의 형태에 관한 고체 촬상 장치(120)에 의하면, 제 1 구성부(23)에서, 판독 배선(262와 261)이 겹쳐지고, 판독 배선(263과 264)가 겹쳐지고, 위에서 본 때, 주된 횡배선 부분이 2개가 된다. 제 2 구성부(25)에서도, 마찬가지로 판독 배선의 주된 횡배선 부분이 위에서 보아 2개가 된다. 이 때문에, 화소의 포토 다이오드(PD1 내지 PD4)의 면적을 넓게 취할 수 있고, 감도의 향상을 도모할 수 있다. 또한, 회절 한계 이하의 간격으로 배치된 판독 배선(261 내지 268)에 의해, 차광을 필요로 하는 영역, 즉 판독 게이트 전극(221 내지 228), 플로팅 디퓨젼(FD1, FD2) 위를 차광할 수 있다. 별도로, 차광막을 형성할 필요가 없다. 즉, 전송 게이트 전극에 둘러싸인 플로팅 디퓨젼(FD)이 있는 구성에 있어서, 판독 게이트 전극의 위에 판독 배선을 겹쳐서 형성함에 의해, 판독 배선을 차광막으로서 겸용할 수 있다. 또한, 포토 다이오드(PD)와 플로팅 디퓨젼(FD) 권의 판독 게이트 길이로서, 0.3㎛ 정도는 유지되기 때문에, 판독 트랜지스터(Tr11 내지 Tr18)에서의 동작은 유지된다. 리셋 트랜지스터(Tr2)에서도, 일부 전원 배선(289)과 리셋 배선(27)이 겹쳐지고, 위에서 본 때 1개로 보이기 때문에, 레이아웃적으로 깔끔하다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 16 실시의 형태 : 고체 촬상 장치의 구성례]
도 35에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 16 실시의 형태를 도시한다. 도 35는, 2층 배선을 이용한 화소부의 레이아웃의 주요부를 도시한다. 제 16 실시의 형태에 관한 고체 촬상 장치(123)는, 제 15 실시의 형태에 관한 고체 촬상 장치(120)에 있어서, 그 리셋 트랜지스터(Tr2), 리셋 배선(27), 전원 배선(289)의 레이아웃을, 제 12 실시의 형태에 나타낸 레이아웃으로 치환하여 구성된다. 그 밖의 구성은, 제 12, 제 15 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 29, 도 30A 내지 C, 도 33, 도 34A 내지 C와 대응하는 부분에는 동일 부호를 붙이고, 상세 설명을 생략한다.
제 16 실시의 형태에 관한 고체 촬상 장치(123)에 의하면, 리셋 트랜지스터(Tr2)의 소스 영역(33S)이 포토 다이오드(PD)를 방해하지 않고, 수평 방향(횡방향)으로 나열하는 포토 다이오드(PD) 사이의 간격을 좁게 하는 것이 가능해진다. 그 만큼, 포토 다이오드(PD)의 면적을 넓힐 수 있고, 감도를 보다 향상할 수 있다. 또한, 리셋 트랜지스터(Tr2)에 접속된 리셋 배선(27) 및 전원 배선(289)도 리셋 게이트 전극(34) 위를 기도록 형성되기 때문에, 수직 방향으로 이웃하는 공유단위(21)의 간격도 좁게 하는 것이 가능해진다. 그 만큼, 포토 다이오드(PD)의 면적을 넓힐 수 있고, 감도를 보다 향상할 수 있다.
판독 배선(261 내지 268)에 의해, 광 입사시키고 싶지 않은 판독 게이트 전극(221 내지 228), 플로팅 디퓨젼(FD1, FD2) 위를 차광할 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 17 실시의 형태 : 고체 촬상 장치의 구성례]
도 36 내지 도 37에, 본 발명에 관한 고체 촬상 장치, 즉 MOS 고체 촬상 장치의 제 17 실시의 형태를 도시한다. 도 36은, 2층 배선을 사용하고, 선택 트랜지스터를 갖은 화소의 레이아웃의 주요부를 도시한다. 도 37A 내지 C는, 1층째 배선, 2층째 배선의 패턴을 이해하기 위한, 분해 평면도이다.
제 17 실시의 형태에 관한 고체 촬상 장치(125)는, 도 36에 도시하는 바와 같이, 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PD1 내지 PD8]와, 11개의 화소 트랜지스터로 1공유단위(81)로 하여 구성된다. 화소 트랜지스터는, 8개의 판독 트랜지스터(Tr11 내지 Tr18)와, 1개의 리셋 트랜지스터(Tr2)와, 1개의 증폭 트랜지스터(Tr3)와, 1개의 선택 트랜지스터(Tr4)에 의해 구성된다. 이 고체 촬상 장치(125)의 등가 회로는, 전술한 도 28에서 설명한 것과 마찬가지이다. 이 공유단위(81)가 2차원 어레이형상으로 배열되어 화소부를 구성하고 있다.
증폭 트랜지스터(Tr3)와 선택 트랜지스터(Tr4)는, 1공유단위(81) 내에서, 제 1 구성부(23)와 제 2 구성부(25)의 사이에 배치된다. 선택 트랜지스터(Tr4)는, 소스 영역(83S), 드레인 영역(83D) 및 선택 게이트 전극(84)을 갖고서 형성되고, 증폭 트랜지스터(Tr3)에 접속된다. 선택 트랜지스터(Tr4)의 소스 영역(83S)은, 증폭 트랜지스터(Tr3)의 드레인 영역(31D)과 같은 영역이다.
수직 신호선(35)은, 증폭 트랜지스터(Tr3)의 소스 영역(31S)에 접속되고, 전원 배선(36)은, 선택 트랜지스터(Tr4)의 드레인 영역(83D)에 접속된다. 선택 트랜지스터(Tr4)의 선택 게이트 전극(84)은, 종방향으로 늘어나는 선택 배선(85)에 접속된다. 선택 트랜지스터(Tr4)의 선택 게이트 전극(84)은, 제 1층째 메탈 배선(M1)에 의한 횡방향의 접속선(85a)을 통하여 제 2층째 메탈 배선(M2)에 의한 종방향의 선택 배선(85)에 접속된다.
도 36 및 도 37A 내지 C에서, 그 밖의 구성은, 도 33 및 도 34A 내지 C와 마찬가지이기 때문에, 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 17 실시의 형태에 관한 고체 촬상 장치(125)에 의하면, 선택 트랜지스터(Tr4)가 추가된 이외는 제 15 실시의 형태의 구성과 마찬가지이기 때문에, 전술한 제 15 실시의 형태의 고체 촬상 장치와 같은 효과를 이룬다.
[제 18 실시의 형태 : 고체 촬상 장치의 구성례]
도 38 내지 도 40에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 18 실시의 형태를 도시한다. 도 38은, 3층 배선을 사용한 화소부의 레이아웃의 주요부를 도시한다. 도 39 내지 도 40은, 1층째 배선, 2층째 배선 및 3층째 배선의 패턴을 이해하기 위한, 분해 평면도이다.
제 18 실시의 형태에 관한 고체 촬상 장치(111)는, 도 38에 도시하는 바와 같이, 제 1 실시의 형태에서 설명한 것과 마찬가지로, 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PD1 내지 PD8]와, 10개의 화소 트랜지스터의 배열을 1공유단위(21)로 하여, 구성된다. 이 공유단위(21)가 2차원 어레이형상으로 배열하여 화소부(3)를 구성하고 있다. 이 포토 다이오드(PD1 내지 PD8)와, 화소 트랜지스터를 구성하는 판독 트랜지스터(Tr11 내지 Tr18)의 구성은, 제 1 실시의 형태와 마찬가지이다.
그리고, 본 실시의 형태에서는, 특히, 도 39A, B 및 도 40A, B의 도시하는 바와 같이, 각 배선을 3층 배선, 즉 제 1층째 메탈 배선(M1), 제 2층째 메탈 배선(M2) 및 제 3층째 메탈 배선(M3)으로 분배하여 형성된다. 우선, 도 39A에 도시하는 바와 같이, 가로 2화소, 세로 4화소의 포토 다이오드(PD1 내지 PD8) 열을 포함하는 1공유단위(21)가 형성된다. 즉, 포토 다이오드(PD1 내지 PD8)열과, 플로팅 디퓨젼(FD1 및 FD2)과, 판독 게이트 전극(221 내지 228)을 갖는 판독 트랜지스터(Tr11 내지 Tr18)와, 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)가 형성된다. 다음에, 도 39B에 도시하는 바와 같이, 판독 게이트 전극(221, 224, 225, 228)에 접속하는 4개의 판독 배선(261, 264, 265, 268)이, 각각 제 1층째 메탈 배선(M1)에 의해, 횡방향으로 연장하여 형성된다.
다음에, 도 40A에 도시하는 바와 같이, 판독 게이트 전극(22)[222, 223, 226, 227]에 접속하는 4개의 판독 배선(26)[262, 263, 266, 267]이, 각각 제 2층째 메탈 배선(M2)에 의해, 횡방향으로 연장하여 형성된다. 이 제 2층째 메탈 배선(M2)에 의한 판독 배선(26)[262, 263, 266, 267]은, 각각 제 1층째 메탈 배선(M1)에 의한 판독 배선(26)[261, 264, 265, 268]에 겹쳐지도록 형성된다. 따라서, 윗면에서 보면, 도 38에 도시하는 바와 같이, 1행째의 포토 다이오드(PD)와 2행째의 포토 다이오드(PD) 사이, 3행째의 포토 다이오드(PD)와 4행째의 포토 다이오드(PD) 사이에는, 각각 2개의 판독 배선(26)이 배치한 형태가 된다. 각 행 사이에 배치되는 2개의 판독 배선(26) 사이의 간격은, 회절 한계 이하의 간격으로 설정된다. 또한, 리셋 트랜지스터(Tr2)의 리셋 게이트 전극(34)에 접속되는 리셋 배선(27)과 드레인 영역(33S)에 접속되는 전원 배선(289)이, 2층째 메탈 배선(M2)에 의해 횡방향으로 연장하여 형성된다.
다음에, 도 40B에 도시하는 바와 같이, 접속 배선(28)과, 수직 신호선(35)과, 증폭 트랜지스터의 드레인 영역(31D)에 접속되는 전원 배선(36)이, 3층째 메탈 배선(M3)에 의해, 종방향으로 연장하여 형성된다. 접속 배선(28)은, 물론, 플로팅 디퓨젼(FD1, FD2), 증폭 게이트 전극(32) 및 리셋 트랜지스터의 소스 영역(33S)을 접속하는 배선이다.
그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2에 대응하는 부분에는 동일 부호를 붙이고 중복 설명을 생략한다.
제 18 실시의 형태에서는, 단자(t1)로부터 제 1층째 메탈 배선(M1)에 의한 판독 배선(261)에 제 1 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr11)가 온 하고, 포토 다이오드(PD1)가 판독된다. 단자(t2)로부터 제 2층째 메탈 배선(M2)에 의한 판독 배선(262)에 제 2 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr12)가 온 하고, 포토 다이오드(PD2)가 판독된다. 단자(t3)로부터 제 2층째 메탈 배선(M2)에 의한 판독 배선(263)에 제 3 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr13)가 온 하고, 포토 다이오드(PD3)가 판독된다. 단자(t4)로부터 제 1층째 메탈 배선(M1)에 의한 판독 배선(264)에 제 4 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr14)가 온 하고, 포토 다이오드(PD4)가 판독된다.
단자(t5)로부터 제 1층째 메탈 배선(M1)에 의한 판독 배선(265)에 제 5 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr15)가 온 하고, 포토 다이오드(PD5)가 판독된다. 단자(t6)로부터 제 2층째 메탈 배선(M2)에 의한 판독 배선(266)에 제 6 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr16)가 온 하고, 포토 다이오드(PD6)가 판독된다. 단자(t7)로부터 제 2층째 메탈 배선(M2)에 의한 판독 배선(267)에 제 7 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr17)가 온 하고, 포토 다이오드(PD7)가 판독된다. 단자(t8)로부터 제 1층째 메탈 배선(M1)에 의한 판독 배선(268)에 제 8 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr18)가 온 하고, 포토 다이오드(PD8)가 판독된다.
제 18 실시의 형태에 관한 고체 촬상 장치(111)에 의하면, 각 배선을, 3층 배선을 구성하는 제 1층째, 제 2층째, 제 3층째의 메탈 배선(M1, M2, M3)에 분배하여 형성하기 때문에, 플로팅 디퓨젼(FD1, FD2)에 접속되는 기생 용량이 저감한다. 즉, 플로팅 디퓨젼(FD1, FD2)에 접속되는 접속 배선(28)이 제 3층째 메탈 배선(M3)으로 형성되기 때문에, 접속 배선(28)과 반도체 기판 사이의 간격이 떨어지고, 그 사이에 형성되는 기생 용량이 저감하고, 변환 효율이 향상한다. 또한, 윗면에서 보아, 행 사이에 배치되는 판독 배선(26)이 2개이기 때문에, 각 포토 다이오드(PD1 내지 PD8)의 개구 면적이, 제 1 실시의 형태보다 넓어진다. 따라서, 고체 촬상 장치(11)의 감도를 향상할 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 19 실시의 형태 : 고체 촬상 장치의 구성례]
도 41 내지 도 44에, 본 발명에 관한 고체 촬상 장치, 즉 MOS형의 고체 촬상 장치의 제 19 실시의 형태를 도시한다. 도 41은, 4층 배선을 이용한 화소부의 레이아웃의 주요부를 도시한다. 도 42 내지 도 44는, 1층째 배선, 2층째 배선, 3층째 배선 및 4층째 배선의 패턴을 이해하기 위한, 분해 평면도이다.
제 19 실시의 형태에 관한 고체 촬상 장치(112)는, 도 41에 도시하는 바와 같이, 제 1 실시의 형태에서 설명한 것과 마찬가지로, 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PD1 내지 PD8]와, 10개의 화소 트랜지스터의 배열을 1공유단위(21)로 하여 구성된다. 이 공유단위(21)가 2차원 어레이형상으로 배열하여 화소부(3)를 구성하고 있다. 이 포토 다이오드(PD1 내지 PD8)와, 화소 트랜지스터를 구성하는 판독 트랜지스터(Tr11 내지 Tr18)의 구성은, 제 1 실시의 형태와 마찬가지이다.
그리고, 본 실시의 형태에서는, 특히, 도 42 내지 도 44에 도시하는 바와 같이, 각 배선을 4층 배선, 즉 제 1층째 메탈 배선(M1), 제 2층째 메탈 배선(M2), 제 3층째 메탈 배선(M3) 및 제 4층째 메탈 배선(M4)에 분배하여 형성된다. 우선, 도 42A에 도시하는 바와 같이 가로 2화소, 세로 4화소의 포토 다이오드(PD1 내지 PD8)열과, 판독 게이트 전극(221 내지 228)을 갖는 판독 트랜지스터(Tr11 내지 Tr18)가 형성된다. 또한, 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)가 형성되고, 여기에 1공유단위(21)가 구성된다.
다음에, 도 42B에 도시하는 바와 같이, 접속 배선(28)과, 수직 신호선(35)과, 증폭 트랜지스터의 드레인 영역(31D)에 접속되는 전원 배선(36)이, 1층째 메탈 배선(M1)에 의해, 종방향으로 연장하여 형성된다. 접속 배선(28)은, 물론, 플로팅 디퓨젼(FD1, FD2), 증폭 게이트 전극(32) 및 리셋 트랜지스터의 소스 영역(33S)을 접속하는 배선이다.
다음에, 도 43A에 도시하는 바와 같이, 포토 다이오드(PD2)의 판독용의 판독 배선(262), 포토 다이오드(PD4)의 판독용의 판독 배선(264), 포토 다이오드(PD8)의 판독용의 판독 배선(268)을, 제 2층째의 메탈 배선(M2)에 의해 형성한다. 이 각 판독 배선(262, 264, 268)은, 각 행 사이에 1개가 되도록 횡방향으로 연장하여 형성된다. 판독 배선(262)은, 판독 게이트 전극(222)에 접속된다. 판독 배선(268)은, 판독 게이트 전극에 접속된다. 판독 배선(264)은, 중앙에 접속부(264a)를 도면에서 상측으로 돌출하도록 형성된다. 또한, 리셋 게이트 전극(34)에 접속하는 리셋 배선(27)이, 제 2층째 메탈 배선(M2)에 의해 횡방향으로 연장하여 형성된다.
다음에, 도 43B에 도시하는 바와 같이, 포토 다이오드(PD3)의 판독용의 판독 배선(263), 포토 다이오드(PD6)의 판독용의 판독 배선(266), 포토 다이오드(PD7)의 판독용의 판독 배선(267)이, 제 3층째 메탈 배선(M3)에 의해 형성된다. 이 각 판독 배선(263, 266, 267)은, 상기 제 2층째 메탈 배선(M2)에 의한 판독 배선(262, 264, 268)과 겹쳐지도록, 각 행 사이에 1개 붙여서 횡방향으로 연장하여 형성된다. 판독 배선(263)은, 판독 게이트 전극(223)에 접속된다. 판독 배선(267)은, 판독 게이트 전극(227)에 접속된다. 판독 배선(266)은, 중앙에 접속부(266a)를 도면에서 하측에 돌출하도록 형성된다. 또한, 리셋과 타Tr2의 드레인 영역(33D)에 접속하는 전원 배선(27)이, 제 3층째 메탈 배선(M3)에 의해 횡방향으로 연장하여 형성된다.
다음에, 도 44에 도시하는 바와 같이, 제 4층째 메탈 배선(M4)에 의해, 포토 다이오드(PD1)의 판독용의 판독 배선(261) 및 포토 다이오드(PD5)의 판독용의 판독 배선(265)이 형성된다. 판독 배선(261)은, 제 2층째 메탈 배선(M2)에 의한 판독 배선(262), 제 3층째 메탈 배선(M3)에 의한 판독 배선(263)과 겹쳐지도록 횡방향으로 연장하여 형성된다. 이 판독 배선(261)은, 제 3층째 메탈(M3), 제 2층째 메탈(M2)의 접속부를 경유하여 판독 트랜지스터(Tr11)의 판독 게이트 전극(221)에 접속된다. 또한, 제 4층째 메탈 배선(M4)에 의해, 기판 콘택트부(50a)에 접속되는 기판 콘택트용 배선(50)이 형성된다. 이 기판 콘택트용 배선(50)은, 기판 전위, 즉 포토 다이오드, 화소 트랜지스터가 형성되는 반도체 웰 영역에 소요 전위를 주기 위한 배선이다. 예를 들면, n형 섭스트레이트(기판)를 이용한 때에는, 포토 다이오드, 화소 트랜지스터가 형성되는 p형 반도체 웰 영역에 0V의 전위가 주어진다.
판독 배선(265)은, 제 2층째 메탈 배선(M2)에 의한 판독 배선(268), 제 3층째 메탈 배선(M3)에 의한 판독 배선(267)과 겹쳐지도록 횡방향으로 연장하여 형성된다. 이 판독 배선(265)은, 제 3층째 메탈(M3), 제 2층째 메탈(M2)의 접속부를 경유하여 판독 트랜지스터(Tr15)의 판독 게이트 전극(225)에 접속된다.
또한, 제 4층째 메탈 배선(M4)에 의해, 트랜지스터(Tr14)의 판독 게이트 전극(224)과, 제 2층째 메탈 배선(M2)에 의한 판독 배선(264) 접속부(264a)를 접속하는 접속선(264B)이 형성된다. 접속선(264B)의 일단은, 제 3층째 메탈(M3), 제 2층째 메탈(M2), 제 1층째 메탈(M1)의 접속부를 경유하여 판독 게이트 전극(224)에 접속된다. 접속선(264B) 타단은, 제 3층째 메탈(M3)의 접속부를 경유하여 제 2층째 메탈(M2)의 판독 배선(264)의 접속선(264a)에 접속된다. 이 접속선(264B)은, 제 1층째 메탈 배선(M1)에 의한 접속 배선(28)과 겹쳐지도록 형성된다. 또한, 제 4층째 메탈 배선(M4)에 의해, 트랜지스터(Tr16)의 판독 게이트 전극(226)과, 제 3층째 메탈 배선(M3)에 의한 판독 배선(266)의 접속부(266a)를 접속하는 접속선(266B)이 형성된다. 접속선(266B)의 일단은, 제 3층째 메탈(M3), 제 2층째 메탈(M2), 제 1층째 메탈(M1)의 접속부를 경유하여 판독 게이트 전극(226)에 접속된다. 접속선(266B)의 타단은, 제 3층째 메탈(M3)의 판독 배선(266)의 접속부(266a)에 접속된다. 이 접속선(266B)은, 제 1층째 메탈 배선(M1)에 의한 접속 배선(28)과 겹쳐지도록 형성된다.
제 12 실시의 형태에서는, 윗면에서 보아, 포토 다이오드(PD)의 각 행 사이에 각각 1개의 판독 배선이 배치되는 형태가 된다.
제 19 실시의 형태에서는, 단자(t1)로부터 제 4층째 메탈 배선(M4)에 의한 판독 배선(261)에 제 1 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr1)가 온 하고, 포토 다이오드(PD1)가 판독된다. 단자(t2)로부터 제 2층째 메탈 배선(M2)에 의한 판독 배선(262)에 제 2 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr2)가 온 하고, 포토 다이오드(PD2)가 판독된다. 단자(t3)로부터 제 3층째 메탈 배선(M3)에 의한 판독 배선(263)에 제 3 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr3)가 온 하고, 포토 다이오드(PD3)가 판독된다.
단자(t4)로부터 제 2층째 메탈 배선(M2)에 의한 판독 배선(264)에 제 4 판독 펄스가 인가됨에 의해, 제 4층째 메탈(M4)에 의한 접속선(264B)을 통하여 판독 트랜지스터(Tr4)가 온 하고, 포토 다이오드(PD4)가 판독된다. 단자(t6)로부터 제 3층째 메탈 배선(M3)에 의한 판독 배선(266)에 제 6 판독 펄스가 인가함에 의해, 제 4층째 메탈(M4)에 의한 접속선(266B)을 통하여 판독 트랜지스터(Tr6)가 온 하고, 포토 다이오드(PD6)가 판독된다.
단자(5)로부터 제 4층째 메탈 배선(M4)에 의한 판독 배선(265)에 제 5 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr5)가 온 하고, 포토 다이오드(PD5)가 판독된다. 단자(t7)로부터 제 3층째 메탈 배선(M3)에 의한 판독 배선(267)에 제 7 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr7)가 온 하고, 포토 다이오드(PD7)가 판독된다. 단자(t8)로부터 제 2층째 메탈 배선(M2)에 의한 판독 배선(268)에 제 8 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr8) 온 하고, 포토 다이오드(PD8)가 판독된다.
화소의 판독 순서는 변하지만, 후단의 처리 회로에서, 행마다 화소를 판독할 수 있도록 나란히 변화된다.
제 19 실시의 형태에 관한 고체 촬상 장치(112)에 의하면, 윗면에서 보아, 행 사이에 배치되는 판독 배선(26)이 1개이기 때문에, 각 포토 다이오드(PD1 내지 PD8)의 개구 면적이, 제 1 실시의 형태보다 넓어진다. 또한, 각 배선을, 4층 배선으로 형성하고, 플로팅 디퓨젼(FD1, FD2)에 접속되는 제 1층째 메탈 배선(M1)의 접속 배선(28)상에는, 이것과 가장 떨어진 제 4층째 메탈(M4)의 접속선(264B, 266B)이 형성된다. 이 때문에, 접속 배선(28)과 접속선(264B 및 266B) 사이의 기생 용량이 저감하고, 변환 효율이 향상한다. 따라서, 고체 촬상 장치(11)의 감도를 향상할 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
[제 20 실시의 형태 : 고체 촬상 장치의 구성례]
도 45 및 도 47에, 본 발명에 관한 고체 촬상 장치, 즉 MOS 고체 촬상 장치의 제 20 실시의 형태를 도시한다. 도 45는, 4층 배선을 이용한 화소부의 레이아웃의 주요부를 도시한다. 도 46A 내지 B, 도 47C 내지 D는, 1층째 배선, 2층째 배선, 3층째 배선, 4층째 배선의 패턴을 이해하기 위한, 분해 평면도이다.
제 20 실시의 형태에 관한 고체 촬상 장치(127)는, 도 45에 도시하는 바와 같이, 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PD1 내지 PD8]와, 11개의 화소 트랜지스터의 배열을 1공유단위(81)로 하여 구성된다. 화소 트랜지스터는, 8개의 판독 트랜지스터(Tr11 내지 Tr18)와, 1개의 리셋 트랜지스터(Tr2)와, 1개의 증폭 트랜지스터(Tr3)와, 1개의 선택 트랜지스터(Tr4)에 의해 구성된다. 이 고체 촬상 장치(125)의 등가 회에서는, 전술한 도 33에서 설명한 것과 마찬가지이다. 이 공유단위(81)가 2차원 어레이형상으로 배열되어 화소부를 구성하고 있다.
증폭 트랜지스터(Tr3)와 선택 트랜지스터(Tr4)는, 1공유단위(81) 내에서, 제 1 구성부(23)와 제 2 구성부(25)의 사이에 배치된다. 선택 트랜지스터(Tr4)는, 소스 영역(83S) 드레인 영역(83D) 및 선택 게이트 전극(84)을 갖고서 형성되고, 증폭 트랜지스터(Tr3)에 접속된다. 선택 트랜지스터(Tr4)의 소스 영역(83S)은, 증폭 트랜지스터(Tr3)의 드레인 영역(31D)과 같은 영역이다.
그리고, 본 실시의 형태에서는, 도 46 내지 도 47에 도시하는 바와 같이, 선택 트랜지스터(Tr4)를 제외하고, 개략 제 12 실시의 형태와 마찬가지로 구성된다.
우선, 도 46A에 도시하는 바와 같이, 가로 2화소, 세로 4화소의 포토 다이오드(PD1 내지 PD8)열과, 판독 게이트 전극(221 내지 228)을 갖는 판독 트랜지스터(Tr11 내지 Tr18)와, 리셋 트랜지스터(Tr2)가 형성된다. 또한, 증폭 트랜지스터(Tr3)와, 선택 트랜지스터(Tr4)가 형성되고, 여기에 1공유단위(21)가 구성된다. 그리고, 제 1층째 메탈 배선(M1)에 의해, 플로팅 디퓨젼(FD1, FD2), 증폭 게이트 전극(32) 및 리셋 트랜지스터의 소스 영역(33S)을 접속하는 접속 배선(35)이 형성된다.
또한, 제 1층째 메탈 배선(M1)에 의한 각 배선이 형성된다. 즉, 증폭 트랜지스터(Tr3)의 소스 영역(31S)에 접속되는 수직 신호선(35), 및 선택 토란지스(Tr4)의 드레인 영역(83D)에 접속되는 전원 배선(36)이, 종방향으로 연장하여 형성된다. 또한, 전원 배선(36)에 평행하도록, 선택 배선(85)이 세우는 방향으로 형성된다. 동시에, 제 1층째 메탈 배선(M1)에 의해, 판독 게이트 전극(221 내지 228)에 접속하는 접속부(131), 리셋 게이트 전극(34)에 접속하는 접속부(132), 선택 게이트 전극(84)에 접속하는 접속부(133), 기판 콘택트용의 접속부(134)가 형성된다.
다음에, 도 46B에 도시하는 바와 같이, 제 2층째 메탈 배선(M2)에 의한 각 배선이 형성된다. 즉, 접속부(132)를 통하여 리셋 게이트 전극(34)에 접속하는 리셋 배선(27)이 형성된다. 또한, 접속부(133)를 통하여 선택 게이트 전극(84)과 선택 배선(85)에 접속하는 접속선(85a)이 횡방향으로 형성된다. 접속선(85a)은 1공유단위(21)의 폭에 형성된다. 또한, 접속부(131)를 통하여 판독 게이트 전극(222)에 접속하는 판독 배선(262), 접속부(131)를 통하여 판독 게이트 전극(228)에 접속하는 판독 배선(268)이 횡방향으로 형성된다. 판독 배선(268)은, 제 1 구성부(23)의 종방향으로 이웃하는 화소 사이에 형성된다. 판독 배선(268)은, 제 2 구성부(25)의 종방향으로 이웃하는 화소 사이에 형성된다.
다음에, 도 47C에 도시하는 바와 같이, 제 3층째 메탈 배선(M3)에 의한 각 배선이 형성된다. 즉, 리셋 배선(27)상에 겹쳐지도록, 제 2층째, 제 3층째의 메탈(M1, M2)의 접속부(도시 생략)를 통하여, 리셋 트랜지스터(Tr2)의 드레인 영역(33D)에 접속하는 전원 배선(289)이 형성된다. 또한, 판독 배선(262)상에 겹쳐지도록, 제 1층째 메탈(M1)의 접속부(131), 제 2층째 메탈(M2)의 접속부(도시 생략)를 통하여, 판독 게이트 전극(223)에 접속하는 판독 배선(263)이 형성된다. 또한, 판독 배선(268)상에 겹쳐지도록, 제 1층째 메탈(M1)의 접속부(131), 제 2층째 메탈(M2)의 접속부(도시 생략)를 통하여, 판독 게이트 전극(227)에 접속하는 판독 배선(267)이 형성된다. 또한, 증폭 트랜지스터(Tr3)상의 접속선(85a)에 겹쳐지도록, 일부 포토 다이오드(PD5 및 PD6) 사이로 연장하고, 후공정에서 판독 게이트 전극(226)과 접속되는 판독 배선(266)이 형성된다.
다음에, 도 47D에 도시하는 바와 같이, 제 4층째 메탈 배선(M4)에 의한 각 배선이 형성된다. 즉, 판독 배선(263)상에 겹쳐지도록, 제 1층째 메탈(M1)의 접속부(131), 제 2층째, 제 3층째의 메탈(M2, M3)의 접속부(도시 생략)를 통하여 판독 게이트 전극(221)에 접속하는 판독 배선(261)이 형성된다. 또한, 판독 배선(268)상에 겹쳐지도록, 제 1층째 메탈(M1)의 접속부(131), 제 2층째, 제 3층째의 접속부(도시 생략)를 통하여, 판독 게이트 전극(225)에 접속하는 판독 배선(265)이 형성된다. 또한, 접속 배선(28)상에 겹쳐지도록, 제 1층째 메탈(M1)의 접속부(131), 제 2층째, 제 3층째의 접속부(도시 생략)를 통하여, 판독 게이트 전극(226)과 제 3층째 메탈(M3)에 의한 판독 배선(266)을 접속하는 접속선(266a)이 형성된다. 또한, 판독 배선(266)상과 접속 배선(28)상에 겹쳐지도록, 제 1층째 메탈(M1)의 접속부(131), 제 2층째, 제 3층째의 메탈(M2, M3)의 접속부(도시 생략)를 통하여, 판독 게이트 전극(224)에 접속하는 판독 배선(264)이 형성된다.
또한, 제 1층째 메탈(M1)의 접속부(134), 제 2층째, 제 3층째의 M2, M3의 접속부(도시 생략)를 통하여 기판 콘택트용 배선(50)이 형성된다. 또한, 배선의 밸런스를 고려하여, 포토 다이오드(FD1)와 리셋 트랜지스터(Tr2)의 소스 영역(33S)에 건너는 사이에 접속 배선(28)상에 겹쳐지는 더미 배선(89), 리셋 트랜지스터(Tr2)상에 전원 배선(289)상에 겹쳐지는 더미 배선(90)이 형성된다.
제 20 실시의 형태에서는, 단자(t1)로부터 제 4층째 메탈 배선(M4)에 의한 판독 배선(261)에 제 1 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr1)가 온 하고, 포토 다이오드(PD1)가 판독된다. 단자(t2)로부터 제 2층째 메탈 배선(M2)에 의한 판독 배선(262)에 제 2 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr2)가 온 하고, 포토 다이오드(PD2)가 판독된다. 단자(t3)로부터 제 3층째 메탈 배선(M3)에 의한 판독 배선(263)에 제 3 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr3)가 온 하고, 포토 다이오드(PD3)가 판독된다.
단자(t4)로부터 제 4층째 메탈 배선(M4)에 의한 판독 배선(264)에 제 4 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr4)가 온 하고, 포토 다이오드(PD4)가 판독된다. 단자(t6)로부터 제 3층째 메탈 배선(M3)에 의한 판독 배선(266)에 제 6 판독 펄스가 인가함에 의해, 제 4층째 메탈(M4)에 의한 접속선(266a)을 통하여 판독 트랜지스터(Tr6)가 온 하고, 포토 다이오드(PD6)가 판독된다.
단자(5)로부터 제 4층째 메탈 배선(M4)에 의한 판독 배선(265)에 제 5 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr5)가 온 하고, 포토 다이오드(PD5)가 판독된다. 단자(t7)로부터 제 3층째 메탈 배선(M3)에 의한 판독 배선(267)에 제 7 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr7)가 온 하고, 포토 다이오드(PD7)가 판독된다. 단자(t8)로부터 제 2층째 메탈 배선(M2)에 의한 판독 배선(268)에 제 8 판독 펄스가 인가됨에 의해, 판독 트랜지스터(Tr8) 온 하고, 포토 다이오드(PD8)가 판독된다.
화소의 판독 순서는 변하지만, 후단의 처리 회로에서, 행마다 화소를 판독할 수 있도록 나란히 변화된다.
제 20 실시의 형태에 관한 고체 촬상 장치(127)에 의하면, 전술한 제 19 실시의 형태와 마찬가지로, 윗면에서 보아, 행 사이에 배치되는 판독 배선(26)이 1개이기 때문에, 각 포토 다이오드(PD1 내지 PD8)의 개구 면적이, 제 1 실시의 형태보다 넓어진다. 또한, 각 배선을, 4층 배선으로 형성하고, 플로팅 디퓨젼(FD1, FD2)에 접속되는 제 1층째 메탈 배선(M1)의 접속 배선(28)상에는, 이것과 가장 떨어진 제 4층째 메탈(M4)의 접속선(264B, 266B)이 형성된다. 이 때문에, 접속 배선(28)과 접속선(264B 및 266B) 사이의 기생 용량이 저감하고, 변환 효율이 향상한다. 따라서, 고체 촬상 장치(11)의 감도를 향상할 수 있다.
더미 배선(89 및 90)을 형성하여, 판독 배선(261, 264, 266a, 225)과 함께, 각 포토 다이오드(PD1 내지 PD8)를 ㄷ자현상으로 둘러싸도록 하고 있다. 이 때문에, 각 포토 다이오드(PD1 내지 PD8)가, 동층 메탈 배선에 의해, 대칭성 좋게 둘러싸이기 때문에, 광의 회절에 의한 혼색을 막을 수 있다. 그 밖에, 제 1 실시의 형태에서 설명한 것과 같은 효과를 이룬다.
상술한 가로 2화소, 세로 4화소의 합계 8화소의 포토 다이오드(PD)[PG1 내지 PD8]와 10개의 화소 트랜지스터로 1공유단위(21)를 구성하는 고체 촬상 장치에서는, 도 48에 도시하는 바와 같은, 종방향의 배선 레이아웃을 갖는다. 즉, 본 실시의 형태의 고체 촬상 장치에서는, 8화소의 포토 다이오드(PD)열의 중앙에 종방향의 1개의 접속 배선(28)이 배치되고, 이웃하는 공유단위(21) 사이에 수직 신호선(35) 및 전원 배선(36)의 2개의 배선이 배치되는 레이아웃을 갖는다. 배선 레이아웃으로서는, 극히 간결하다.
[증폭 트랜지스터의 변형례]
도 51 내지 도 57에 제 1 구성부(23) 및 제 2 구성부(24)의 사이에 배치되는 증폭 트랜지스터(Tr3)의 변형례를 도시한다.
도 51에 도시하는 증폭 트랜지스터(Tr3)는, 소스 영역(31)으로부터 채널 영역을 경유하여 드레인 영역(31D)에 이르는 활성 영역(87)을 직각으로 절곡하여 형성하고, 이 절곡부를 포함하는 영역상에 증폭 게이트 전극(32)을 형성하여 구성된다. 직각으로 눌러서 구부러진 L자형상의 활성 영역(87)은, 한쪽이 포토 다이오드(PD)의 행 사이에 횡방향으로 형성되고, 다른쪽이 포토 다이오드(PD)의 열 사이에 종방향으로 형성된다. 증폭 게이트 전극(32)은, 포토 다이오드(PD)의 행 사이에 횡방향으로 직선형상으로 형성된다.
도 51의 증폭 트랜지스터(Tr3)에 의하면, 활성 영역(87)이 직각으로 절곡되어 형성되기 때문에, 게이트 길이(Lg)가 커지고, 1/f 노이즈를 억제할 수 있다.
도 52에 도시하는 증폭 트랜지스터(Tr3)는, 소스 영역(31)으로부터 채널 영역을 경유하여 드레인 영역(31D)에 이르는 활성 영역(87)을 직각으로 절곡하여 형성하고, 이 절곡된 활성 영역(87)에 따르도록, 직각으로 절곡된 증폭 게이트 전극(32)을 형성하여 구성된다. 직각으로 눌러 구부러진 L자형상의 활성 영역(87)은, 한쪽이 포토 다이오드(PD)의 행 사이에 횡방향으로 형성되고, 다른쪽이 포토 다이오드(PD)의 열 사이에 종방향으로 형성된다. 마찬가지로, 직각으로 절곡된 L자형상의 증폭 게이트 전극(32)도, 한쪽이 포토 다이오드(PD)의 행 사이에 횡방향으로 형성되고, 다른쪽이 포토 다이오드(PD)의 열 사이에 종방향으로 형성된다.
도 52의 증폭 트랜지스터(Tr3)에 의하면, 활성 영역(87)이 직각으로 절곡되고, 이 활성 영역(87)에 따라 증폭 게이트 전극(32)을 직각으로 절곡하여 형성되기 때문에, 게이트 길이(Lg)가 보다 길어지고, 1/f 노이즈를 억제할 수 있다. 여기서, 활성 영역(87)의 주위의 소자 분리 영역으로서, 전술한 바와 같이, 불순물 확산 영역, 예를 들면 p형 반도체 영역으로 형성하고, 표면에 플랫한 절연막을 형성한 플랫형의 소자 분리 영역을 이용함에 의해, 활성 영역(87)의 L자 절곡부에서의 응력 집중은 억제된다. 즉, 응력 집중에 기인한 노이즈의 발생이 억제된다. 그와 관련하여, 소자 분리 영역을 STI 구조로 하였을 때에는, 활성 영역(87)의 L자 절곡부에서의 응력 집중이 발생하고 응력 집중에 기인하는 노이즈가 발생할 우려가 있다.
도 53에 도시하는 증폭 트랜지스터(Tr3)는, 소스 영역(31S), 채널 영역 및 드레인 영역(31D)을 포함하는 활성 영역(87)을 십자형상으로 형성하고, 그 십자의 세로의 채널 영역상에 증폭 게이트 전극을 형성하여 구성된다.
도 53의 증폭 트랜지스터(Tr3)에 의하면, 게이트 폭(Wg)이 커지고, 1/f 노이즈를 억제할 수 있다.
도 54에 도시하는 증폭 트랜지스터(Tr3)는, 소스 영역(31S), 채널 영역 및 드레인 영역(31D)을 포함하는 활성 영역(87)이, 포토 다이오드(PD)의 열 사이에 위치하고 종방향으로 직선형상으로 형성된다. 이 증폭 게이트 전극(32)은, 활성 영역(87)으로부터 늘어나는 소스 영역(31S) 및 드레인 영역(31D)을 포토 다이오드(PD)의 행 사이에 위치하여 횡방향으로 직선형상으로 형성하여 구성된다.
도 55에 도시하는 증폭 트랜지스터(Tr3)는, 포토 다이오드(PD)의 행 사이에 위치하고, 소스 영역(31S), 채널 영역 및 드레인 영역(31D)을 포함하는 활성 영역(87)을 2화소 피치의 길이로 형성하고, 증폭 게이트 전극(32)을 2화소 피치보다 짧은 길이로 형성하여 구성된다. 증폭 게이트 전극(32)의 게이트 길이 방향의 길이로서는, 1화소 피치 이상으로 형성하는 것이 바람직하지만, 1화소 피치보다 짧게 형성하는 것도 가능하다.
도 56에 도시하는 증폭 트랜지스터(Tr3)는, 포토 다이오드(PD)의 행 사이에 위치하고, 소스 영역(31S), 채널 영역 및 드레인 영역(31D)을 포함하는 활성 영역(87)을 2화소 피치의 길이보다 짧게 형성하고, 이 채널 영역상에 증폭 게이트 전극(32)을 형성하여 구성된다. 소스 영역(31S) 및 드레인 영역(31D)에 접속하는 수직 신호선(35) 및 전원 배선(36)은, 일부 포토 다이오드(PD)의 행 사이로 연장하여 형성된다.
도 57에 도시하는 증폭 트랜지스터(Tr3)는, 소스 영역(31S), 채널 영역 및 드레인 영역(31D)을 포함하는 활성 영역(87)을 2화소 피치의 길이로 횡방향으로 형성하고, 활성 영역과 직교하도록 증폭 게이트 전극(32)을 종방향으로 형성하여 구성된다. 활성 영역(87)은, 포토 다이오드(PD)의 행 사이에 형성되고, 증폭 게이트 전극(32)은, 포토 다이오드(PD)의 열 사이에 형성된다.
이들 도 51 내지 도 57에 도시하는 증폭 트랜지스터(Tr3)의 레이아웃은, 상술한 본 발명의 각 실시의 형태에 관한 고체 촬상 장치에 적용할 수 있다. 그리고, 증폭 트랜지스터(Tr3)는 1공유단위의 중앙 부분에 형성함에 의해, 도 2, 도 51 내지 도 57에 도시하는 바와 같이, 증폭 트랜지스터(Tr3)의 레이아웃의 자유도가 오른다.
[리셋 트랜지스터의 변형례]
도 58 내지 도 59에, 리셋 트랜지스터(Tr3)의 변형례를 도시한다. 도 58에 도시하는 리셋 트랜지스터(Tr2)는, 소스 영역(33S), 채널 영역 및 드레인 영역(33D)을 포함하는 활성 영역(88)을 종방향으로 형성하고, 리셋 게이트 전극(34)을 활성 영역(88)과 직교하도록 횡방향으로 2화소 피치의 길이로 형성하여 구성된다.
도 58의 리셋 트랜지스터(Tr2)에 의하면, 그 리셋 게이트 전극(34)이 2화소 피치의 길이로 형성된다. 이 리셋 트랜지스터(Tr2)는, 2화소 피치의 길이의 증폭 게이트 전극(32)을 갖는 증폭 트랜지스터(Tr3)와 조합시킬 때에는, 증폭 트랜지스터(Tr3)와의 균형이 취해진다.
도 59에 도시하는 리셋 트랜지스터(Tr2)는, 채널 영역이 횡방향으로 가지며, 소스(33S) 및 드레인 영역(33D)이 종방향으로 갖는 십자형상의 활성 영역(88)을 형성하고, 리셋 게이트 전극(34)을 횡방향으로 2화소 피치의 길이로 형성하여 구성된다.
도 59의 리셋 트랜지스터(Tr2)에 의하면, 채널 폭(Wg)을 크게 취할 수 있다. 또한, 리셋 게이트 전극(34)이 2화소 피치의 길이로 형성되기 때문에, 2화소 피치의 길이의 증폭 게이트 전극(32)을 갖는 증폭 트랜지스터(Tr3)와 조합시킬 때에는, 증폭 트랜지스터(Tr3)와의 균형이 취해진다.
이들 도 58 내지 도 59에 도시하는 리셋 트랜지스터(Tr2) 레이아웃은, 상술한 본 발명의 각 실시의 형태에 관한 고체 촬상 장치에 적용할 수 있다. 그리고, 리셋 트랜지스터(Tr2)는 1공유단위의 상부측의 중앙 부분에 형성함에 의해, 도 2, 도 31, 도 58 내지 도 59에 도시하는 바와 같이, 리셋 트랜지스터(Tr2)의 레이아웃의 자유도가 오른다.
본 발명에서는, 도시하지 않지만, 상술한 각 실시의 형태의 특징적 구성을 서로 조합시켜서 고체 촬상 장치를 구성하는 것이 가능하다.
윗 예에서는 증폭 트랜지스터(Tr3)를 공유단위(21)의 중앙에 배치하고, 리셋 트랜지스터(Tr2)를 공유단위(21)의 상부측에 배치하였다. 그 밖에, 반대의 배치, 즉 리셋 트랜지스터(Tr2)를 공유단위(21)의 중앙에, 증폭 트랜지스터(Tr3)를 공유단위의 상부측에, 배치한 구성으로 하여도 좋다. 단, 공유단위(21)의 중앙에 증폭 트랜지스터(Tr3)를, 상부측에 리셋 트랜지스터(Tr2)를, 배치한 쪽이 접속 배선이 리셋 배선이라고 교차하지 않는 분만큼, 플로팅 디퓨젼에 부가되는 부유 용량이 적어지고 유리하다.
윗 예에서는, 가로 2×세로 4(화소) 합계 8화소의 포토 다이오드 배열을 1공유화소로 하였다. 그러나, 그 밖에, 가로 2×세로(6)(화소)의 계 12화소의 포토 다이오드 배열, 가로 2×세로(8)(화소)의 계 16화소의 포토 다이오드 배열 등, 가로 2×세로 4n화소(n은 정의 정수)의 포토 다이오드 배열을 1공유단위로 하여 구성할 수도 있다.
[제 21 실시의 형태 : 전자 기기의 구성례]
본 발명에 관한 고체 촬상 장치는, 고체 촬상 장치를 구비한 카메라, 카메라 부착 휴대 기기, 고체 촬상 장치를 구비한 그 밖의 기기, 등의 전자 기기에 적용할 수 있다. 특히, 미세한 화소로 할 수 있기 때문에, 소형의 고체 촬상 장치를 구비한 카메라를 제조할 수 있다.
도 60에, 본 발명의 전자 기기의 한 예로서 카메라에 적용한 실시의 형태를 도시한다. 본 실시의 형태에 관한 카메라(91)는, 광학계(광학 렌즈)(92)와, 고체 촬상 장치(93)와, 신호 처리 회로(94)를 구비하여 이루어진다. 고체 촬상 장치(93)는, 상술한각 실시의 형태의 어느 하나의 고체 촬상 장치가 적용된다. 광학계(92)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(93)의 촬상 면상에 결상시킨다. 이로써, 고체 촬상 장치(93)의 광전 변환부인 포토 다이오드에서 일정 기간 신호 전하가 축적된다. 신호 처리 회로(94)는, 고체 촬상 장치(93)의 출력 신호에 대해 여러가지의 신호 처리를 시행하여 출력한다. 본 실시의 형태의 카메라(91)는, 광학계(92), 고체 촬상 장치(93), 신호 처리 회로(94)가 모듈화한 카메라 모듈의 형태를 포함한다.
본 발명은, 도 60의 카메라, 또는 카메라 모듈을 구비한 예를 들면 휴대 전화로 대표되는 카메라(60)의 구성은, 광학계(92), 고체 촬상 장치(93), 신호 처리 회로(94)가 모듈화한 촬상 기능을 갖는 모듈, 이른바 촬상 기능 모듈로서 구성할 수 있다. 본 발명은, 이와 같은 촬상 기능 모듈을 구비한 전자 기기를 구성할 수 있다.
본 실시의 형태에 관한 전자 기기에 의하면, 고체 촬상 장치에 있어서, 고정밀도로 화소의 미세화, 그것에 수반하는 소형화가 진행되어도, 감도를 향상할 수 있고, 고화질, 고해상도를 얻을 수 있고, 고품질의 전자 기기를 제공할 수 있다.
1, 101 내지 113, 115, 123, 125, 127, 129, 130 : 고체 촬상 장치
2 : 화소
3 : 화소부
4 : 수직 구동 회로
5 : 칼럼 신호 처리 회로
6 : 수평 구동 회로
7 : 출력부
8 : 제어 회로
9 : 수직 신호선
10 : 수평 신호선
11 : 기판
21 : 1공유단위
23 : 제 1 구성부
25 : 제 2 구성부
221 내지 228 : 판독 게이트 전극
261 내지 268 : 판독 배선
27 : 리셋 배선
28 : 접속 배선
29 : 전원 배선
31S : 소스 영역
31D : 드레인 영역
32 : 증폭 게이트 전극
33S : 소스 영역
33D : 드레인 영역
34 : 리셋 게이트 전극
PD[PD1 내지 PD8] : 포토 다이오드
Tr11 내지 Tr18 : 판독 트랜지스터
Tr2 : 리셋 트랜지스터
Tr3 : 증폭 트랜지스터
Tr4 : 선택 트랜지스터
M1 내지 M4 : 제 1층째 내지 제 4층째 메탈 배선
56, 57 : 더미 배선
61 : 도트상태

Claims (17)

  1. 제 1 플로팅 디퓨전을 공유하는 제 1 전송 트랜지스터군을 포함하고, 상기 제 1 전송 트랜지스터군은 상기 제 1 플로팅 디퓨전 주위에 배치된 4개의 전송 트랜지스터를 포함하는 제 1 구성 유닛과,
    제 2 플로팅 디퓨전을 공유하는 제 2 전송 트랜지스터군을 포함하고, 상기 제 2 전송 트랜지스터군은 상기 제 2 플로팅 디퓨전 주위에 배치된 4개의 전송 트랜지스터를 포함하는 제 2 구성 유닛을 구비하고,
    상기 제 1 플로팅 디퓨전 및 상기 제 2 플로팅 디퓨전은 제 1 방향에서 서로 연결되고,
    상기 제 1 전송 트랜지스터군 및 상기 제 2 전송 트랜지스터군은 적어도 선택 트랜지스터에 연결된 증폭 트랜지스터 및 리셋 트랜지스터를 공유하고,
    상기 선택 트랜지스터의 게이트 전극에 연결된 선택 배선은 상기 제 1 방향에 따라 연장되고,
    상기 리셋 트랜지스터의 드레인 영역에 연결된 제 1 전원 배선은 상기 제 1 방향과 다른 제 2 방향에 따라 연장되고,
    상기 증폭 트랜지스터의 드레인 영역에 연결된 제 2 전원 배선은 상기 제 1 방향에 따라 연장되는 것을 특징으로 하는 고체 촬상 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제 1 전원 배선 및 상기 제 2 전원 배선은 각각 제 1 층 및 제 2 층에 형성되는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 제 1 전송 트랜제스터군 및 상기 제 2 트랜지스터군의 각각의 게이트 전극은 삼각형상 또는 사다리꼴 형상인 것을 특징으로 하는 고체 촬상 장치.
  5. 제3항에 있어서,
    상기 리셋 트랜지스터의 게이트 전극에 연결된 리셋 배선은 상기 제 2 방향에 따라 연장되는 것을 특징으로 하는 고체 촬상 장치.
  6. 제5항에 있어서,
    상기 제 1 전송 트랜지스터군 및 상기 제 2 전송 트랜지스터군의 각각의 게이트 전극은 상기 제 2 방향에 따라 연장된 판독 배선에 연결되는 것을 특징으로 하는 고체 촬상 장치.
  7. 제6항에 있어서,
    제 1 접속 배선은 상기 제 1 플로팅 디류전, 상기 제 2 플로팅 디퓨전, 상기 증폭 트랜지스터의 증폭 게이트 전극 및 상기 리셋 트랜지스터의 소스 영역에 연결되는 것을 특징으로 하는 고체 촬상 장치.
  8. 제7항에 있어서,
    상기 선택 트랜지스터의 드레인 영역에 연결된 제 3 전원 배선은 상기 제 1 방향에 따라 연장되는 것을 특징으로 하는 고체 촬상 장치.
  9. 제8항에 있어서,
    상기 증폭 트랜지스터의 소스 영역에 연결된 신호 배선은 상기 제 1 방향에 따라 연장되는 것을 특징으로 하는 고체 촬상 장치.
  10. 제9항에 있어서,
    제 2 접속 배선은 상기 선택 배선과 접속하기 위해 횡방향으로 형성되는 것을 특징으로 하는 고체 촬상 장치.
  11. 제10항에 있어서,
    상기 제 2 접속 배선은 공유 유닛 전체 폭을 덮는 것을 특징으로 하는 고체 촬상 장치.
  12. 제11항에 있어서,
    상기 판독 배선이 연장된 상기 제 2 방향은 상기 횡방향인 것을 특징으로 하는 고체 촬상 장치.
  13. 제12항에 있어서,
    상기 판독 배선은 주변 화소 사이에 형성되는 것을 특징으로 하는 고체 촬상 장치.
  14. 제1항에 있어서,
    상기 증폭 트랜지스터는 상기 증폭 트랜지스터의 소스 영역, 상기 증폭 트랜지스터의 드레인 영역 및 채널 영역을 구비하는 활성 영역을 갖고, 상기 활성 영역은 상기 채널 영역을 통하여 상기 증폭 트랜지스터의 소스 영역부터 드레인 영역까지 연장되고, 상기 증폭 트랜지스터의 증폭 게이트 전극은 상기 채널 영역의 세로 부분 상에 형성되는 것을 특징으로 하는 고체 촬상 장치.
  15. 제14항에 있어서,
    상기 리셋 트랜지스터의 리셋 게이트 전극은 2화소 피치의 길이로 횡방향으로 형성되는 것을 특징으로 하는 고체 촬상 장치.
  16. 제10항에 있어서,
    상기 제 1 접속 배선, 상기 제 2 접속 배선, 선택 트랜지스터 전원 배선, 상기 선택 배선 및 상기 판독 배선은 4층 배선 구조로 형성되는 것을 특징으로 하는 고체 촬상 장치.
  17. 고체 촬상 장치를 구비하고,
    상기 고체 촬상 장치는,
    제 1 플로팅 디퓨전을 공유하는 제 1 전송 트랜지스터군을 포함하고, 상기 제 1 전송 트랜지스터군은 상기 제 1 플로팅 디퓨전 주위에 배치된 4개의 전송 트랜지스터를 포함하는 제 1 구성 유닛과,
    제 2 플로팅 디퓨전을 공유하는 제 2 전송 트랜지스터군을 포함하고, 상기 제 2 전송 트랜지스터군은 상기 제 2 플로팅 디퓨전 주위에 배치된 4개의 전송 트랜지스터를 포함하는 제 2 구성 유닛을 구비하고,
    상기 제 1 플로팅 디퓨전 및 상기 제 2 플로팅 디퓨전은 제 1 방향에서 서로 연결되고,
    상기 제 1 전송 트랜지스터군 및 상기 제 2 전송 트랜지스터군은 적어도 선택 트랜지스터에 연결된 증폭 트랜지스터 및 리셋 트랜지스터를 공유하고,
    상기 선택 트랜지스터의 게이트 전극에 연결된 선택 배선은 상기 제 1 방향에 따라 연장되고,
    상기 리셋 트랜지스터의 드레인 영역에 연결된 제 1 전원 배선은 상기 제 1 방향과 다른 제 2 방향에 따라 연장되고,
    상기 증폭 트랜지스터의 드레인 영역에 연결된 제 2 전원 배선은 상기 제 1 방향에 따라 연장되는 것을 특징으로 하는 전자 기기.
KR1020160172308A 2009-01-15 2016-12-16 고체 촬상 장치 및 전자 기기 KR101786401B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-006892 2009-01-15
JP2009006892A JP5029624B2 (ja) 2009-01-15 2009-01-15 固体撮像装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100002973A Division KR20100084124A (ko) 2009-01-15 2010-01-13 고체 촬상 장치 및 전자 기기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126879A Division KR102072275B1 (ko) 2009-01-15 2017-09-29 고체 촬상 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20160150621A KR20160150621A (ko) 2016-12-30
KR101786401B1 true KR101786401B1 (ko) 2017-10-17

Family

ID=42318794

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020100002973A KR20100084124A (ko) 2009-01-15 2010-01-13 고체 촬상 장치 및 전자 기기
KR1020160172308A KR101786401B1 (ko) 2009-01-15 2016-12-16 고체 촬상 장치 및 전자 기기
KR1020170126879A KR102072275B1 (ko) 2009-01-15 2017-09-29 고체 촬상 장치 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020100002973A KR20100084124A (ko) 2009-01-15 2010-01-13 고체 촬상 장치 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020170126879A KR102072275B1 (ko) 2009-01-15 2017-09-29 고체 촬상 장치 및 전자 기기

Country Status (7)

Country Link
US (9) US8314870B2 (ko)
EP (4) EP2800136B1 (ko)
JP (1) JP5029624B2 (ko)
KR (3) KR20100084124A (ko)
CN (1) CN101794800B (ko)
DE (1) DE202010018538U1 (ko)
TW (1) TWI419314B (ko)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2486295T3 (es) 2007-04-11 2014-08-18 Red.Com, Inc. Cámara de vídeo
US8237830B2 (en) 2007-04-11 2012-08-07 Red.Com, Inc. Video camera
TWI422020B (zh) * 2008-12-08 2014-01-01 Sony Corp 固態成像裝置
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5526592B2 (ja) * 2009-04-24 2014-06-18 ソニー株式会社 固体撮像装置、撮像装置および固体撮像装置の駆動方法
US8405751B2 (en) * 2009-08-03 2013-03-26 International Business Machines Corporation Image sensor pixel structure employing a shared floating diffusion
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
KR101784676B1 (ko) 2010-03-08 2017-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조방법
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
CA2787911C (en) * 2010-06-01 2017-07-11 Boly Media Communications (Shenzhen) Co., Ltd. Multi-spectrum photosensitive devices and methods for sampling the same
JP5763474B2 (ja) * 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
JP6081694B2 (ja) * 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
US8928792B1 (en) * 2011-01-31 2015-01-06 Aptina Imaging Corporation CMOS image sensor with global shutter, rolling shutter, and a variable conversion gain, having pixels employing several BCMD transistors coupled to a single photodiode and dual gate BCMD transistors for charge storage and sensing
JP5783741B2 (ja) * 2011-02-09 2015-09-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP5377549B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 固体撮像装置
JP6232108B2 (ja) * 2011-03-24 2017-11-15 キヤノン株式会社 撮像素子および撮像装置
CN102158663B (zh) * 2011-04-15 2013-09-11 北京思比科微电子技术股份有限公司 Cmos图像传感器像素及其控制时序
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP5999750B2 (ja) * 2011-08-25 2016-09-28 ソニー株式会社 撮像素子、撮像装置及び生体撮像装置
JP2013084744A (ja) 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および電子機器
JP6056126B2 (ja) 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
JP6026102B2 (ja) 2011-12-07 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JPWO2013084406A1 (ja) * 2011-12-08 2015-04-27 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
JP2013187475A (ja) * 2012-03-09 2013-09-19 Olympus Corp 固体撮像装置およびカメラシステム
CN107340509B (zh) * 2012-03-09 2020-04-14 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
JP5994344B2 (ja) * 2012-04-04 2016-09-21 ソニー株式会社 固体撮像装置、電子機器
US9007504B2 (en) * 2012-04-06 2015-04-14 Omnivision Technologies, Inc. Method, apparatus and system for reducing pixel cell noise
JP5926634B2 (ja) * 2012-07-03 2016-05-25 キヤノン株式会社 固体撮像装置及びカメラ
JP5911767B2 (ja) * 2012-07-13 2016-04-27 株式会社東芝 固体撮像装置
JP2014022561A (ja) 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP2016508700A (ja) * 2013-02-14 2016-03-22 レッド．コム，インコーポレイテッド ビデオカメラ
US9165959B2 (en) 2013-02-25 2015-10-20 Omnivision Technologies, Inc. Image sensor with pixel units having mirrored transistor layout
CN110753192B (zh) * 2013-03-15 2022-04-08 拉姆伯斯公司 一种集成电路图像传感器
JP6208451B2 (ja) * 2013-03-29 2017-10-04 国立大学法人東北大学 回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法
JP2014197652A (ja) * 2013-03-29 2014-10-16 国立大学法人東北大学 回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法
WO2014156171A1 (ja) * 2013-03-29 2014-10-02 国立大学法人東北大学 複数の電子ビームを制御する際に確実に動作する回路基板
JP5813047B2 (ja) * 2013-04-26 2015-11-17 キヤノン株式会社 撮像装置、および、撮像システム。
JP2015029012A (ja) * 2013-07-30 2015-02-12 ソニー株式会社 撮像素子および電子機器
WO2015045375A1 (ja) * 2013-09-26 2015-04-02 株式会社ニコン 撮像素子および撮像装置
JP5937767B2 (ja) * 2013-09-27 2016-06-22 富士フイルム株式会社 撮像装置及び撮像方法
JP2015079899A (ja) * 2013-10-18 2015-04-23 ソニー株式会社 固体撮像素子および電子機器
JP6279332B2 (ja) * 2014-01-21 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6334203B2 (ja) * 2014-02-28 2018-05-30 ソニー株式会社 固体撮像装置、および電子機器
JP6274567B2 (ja) * 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP2016005068A (ja) 2014-06-16 2016-01-12 ソニー株式会社 固体撮像装置および電子機器
JP6353300B2 (ja) * 2014-07-08 2018-07-04 ソニーセミコンダクタソリューションズ株式会社 画素回路、半導体光検出装置および放射線計数装置
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
WO2016052219A1 (ja) * 2014-10-01 2016-04-07 ソニー株式会社 固体撮像装置、信号処理方法、及び、電子機器
JP2016111425A (ja) 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
US9560296B2 (en) 2014-12-05 2017-01-31 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US9774801B2 (en) * 2014-12-05 2017-09-26 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
FR3030884B1 (fr) * 2014-12-19 2016-12-30 Stmicroelectronics (Grenoble 2) Sas Structure de pixel a multiples photosites
WO2016140072A1 (ja) * 2015-03-03 2016-09-09 ソニー株式会社 半導体装置、および電子機器
EP3266045B1 (en) * 2015-03-05 2020-10-28 Dartmouth College Gateless reset for image sensor pixels
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
JP2016219660A (ja) * 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US10341592B2 (en) * 2015-06-09 2019-07-02 Sony Semiconductor Solutions Corporation Imaging element, driving method, and electronic device
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
DE102016100254B4 (de) * 2016-01-08 2023-03-02 Infineon Technologies Ag Vorrichtung und Verfahren zur Unterscheidung von Daten einer Mehrzahl von mehrdimensionalen Magnetfeldsensoren
KR102473154B1 (ko) * 2016-01-11 2022-12-02 에스케이하이닉스 주식회사 이미지 센서
KR102541701B1 (ko) 2016-01-15 2023-06-13 삼성전자주식회사 씨모스 이미지 센서
WO2017122436A1 (ja) * 2016-01-15 2017-07-20 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
JP6711005B2 (ja) * 2016-02-23 2020-06-17 株式会社リコー 画素ユニット、及び撮像素子
JP7005125B2 (ja) * 2016-04-22 2022-01-21 キヤノン株式会社 撮像素子、撮像システム、および撮像素子の製造方法
JPWO2018003012A1 (ja) * 2016-06-28 2019-04-18 オリンパス株式会社 固体撮像装置
JP6813971B2 (ja) * 2016-07-07 2021-01-13 キヤノン株式会社 光電変換装置及び撮像システム
JP2018046088A (ja) * 2016-09-13 2018-03-22 セイコーエプソン株式会社 固体撮像装置及び電子機器
WO2018068322A1 (en) 2016-10-14 2018-04-19 Huawei Technologies Co., Ltd. Cmos image sensor
KR102610588B1 (ko) * 2016-11-08 2023-12-07 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서 형성 방법
IL266895B2 (en) * 2016-11-28 2023-11-01 Newsight Imaging Ltd Active pixel detector array
JP6332420B2 (ja) * 2016-12-05 2018-05-30 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
KR20180077969A (ko) * 2016-12-29 2018-07-09 삼성전자주식회사 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
JP6910814B2 (ja) * 2017-02-22 2021-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2018207291A (ja) * 2017-06-05 2018-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP7171170B2 (ja) * 2017-06-29 2022-11-15 キヤノン株式会社 撮像装置、撮像システム、移動体、撮像装置の製造方法
CN110999298A (zh) 2017-07-05 2020-04-10 Red.Com有限责任公司 电子装置中的视频图像数据处理
EP3506356B1 (en) 2017-12-28 2023-07-12 IMEC vzw Method for producing an image sensor, and image sensor
KR102551862B1 (ko) * 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
KR102472591B1 (ko) 2018-01-29 2022-12-01 에스케이하이닉스 주식회사 이미지 센서
JP6575635B2 (ja) * 2018-04-26 2019-09-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
US11923385B2 (en) 2018-05-16 2024-03-05 Sony Semiconductor Solutions Corporation Solid-state imaging device and solid-state imaging apparatus
KR102591525B1 (ko) * 2018-05-28 2023-10-23 에스케이하이닉스 주식회사 공통 선택 트랜지스터를 가진 유닛 픽셀 블록을 포함하는 이미지 센서
US10510796B1 (en) * 2018-06-14 2019-12-17 Omnivision Technologies, Inc. Small pixels having dual conversion gain providing high dynamic range
CN109360834B (zh) * 2018-09-26 2020-11-06 上海集成电路研发中心有限公司 一种堆叠式图像传感器像素结构与制备方法
US10861892B2 (en) * 2018-11-21 2020-12-08 Bae Systems Information And Electronic Systems Integration Inc. Low-light-level CMOS image sensor pixel
KR102560775B1 (ko) * 2018-12-20 2023-07-28 삼성전자주식회사 이미지 센서
US10805569B2 (en) 2019-01-29 2020-10-13 Gigajot Technology, Inc. Column-interleaved pixel array
US11438486B2 (en) 2019-08-26 2022-09-06 Qualcomm Incorporated 3D active depth sensing with laser pulse train bursts and a gated sensor
US11195869B2 (en) * 2019-09-05 2021-12-07 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device with shared circuit elements
WO2021157386A1 (ja) * 2020-02-03 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
KR20210125744A (ko) * 2020-04-09 2021-10-19 에스케이하이닉스 주식회사 이미지 센싱 장치
WO2022030110A1 (ja) * 2020-08-06 2022-02-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
CN112614867B (zh) * 2020-12-11 2023-06-02 联合微电子中心有限责任公司 一种堆叠式彩色图像传感器及其单片集成方法
DE112022001302T5 (de) * 2021-02-24 2023-12-28 Ams-Osram Asia Pacific Pte. Ltd. Gestiftetes photodiodenpixel

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977684B1 (en) * 1998-04-30 2005-12-20 Canon Kabushiki Kaisha Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus
US6657665B1 (en) 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
US7324144B1 (en) * 1999-10-05 2008-01-29 Canon Kabushiki Kaisha Solid image pickup device, image pickup system and method of driving solid image pickup device
JP2003218332A (ja) * 2002-01-22 2003-07-31 Sony Corp 固体撮像素子
JP2004071931A (ja) 2002-08-08 2004-03-04 Sony Corp 固体撮像素子及びその製造方法
US20040113151A1 (en) * 2002-10-11 2004-06-17 Kabushiki Kaisha Toshiba CMOS image sensor
JP3988189B2 (ja) 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
US7436010B2 (en) * 2003-02-13 2008-10-14 Matsushita Electric Industrial Co., Ltd. Solid state imaging apparatus, method for driving the same and camera using the same
US7443437B2 (en) * 2003-11-26 2008-10-28 Micron Technology, Inc. Image sensor with a gated storage node linked to transfer gate
US7323731B2 (en) 2003-12-12 2008-01-29 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system
JP4553612B2 (ja) * 2004-03-18 2010-09-29 ルネサスエレクトロニクス株式会社 撮像素子およびそれを備えた撮像装置
JP2005302903A (ja) * 2004-04-08 2005-10-27 Sharp Corp 固体撮像装置
EP1780795B1 (en) * 2004-07-20 2009-07-08 Fujitsu Microelectronics Limited Cmos imaging element
JP4455435B2 (ja) * 2004-08-04 2010-04-21 キヤノン株式会社 固体撮像装置及び同固体撮像装置を用いたカメラ
JP4492250B2 (ja) 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
US7652704B2 (en) * 2004-08-25 2010-01-26 Aptina Imaging Corporation Pixel for boosting pixel reset voltage
JP4971586B2 (ja) * 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
JP5089017B2 (ja) * 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP2006128383A (ja) 2004-10-28 2006-05-18 Canon Inc 固体撮像素子及びその製造方法
KR100674925B1 (ko) * 2004-12-07 2007-01-26 삼성전자주식회사 허니콤 구조의 능동 픽셀 센서
JP4459064B2 (ja) * 2005-01-14 2010-04-28 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
KR100598015B1 (ko) * 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
JP2006237462A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP4459099B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4793042B2 (ja) * 2005-03-24 2011-10-12 ソニー株式会社 固体撮像素子及び撮像装置
US7432491B2 (en) * 2005-05-06 2008-10-07 Micron Technology, Inc. Pixel with spatially varying sensor positions
US7830437B2 (en) * 2005-05-11 2010-11-09 Aptina Imaging Corp. High fill factor multi-way shared pixel
US7342213B2 (en) * 2005-06-01 2008-03-11 Eastman Kodak Company CMOS APS shared amplifier pixel with symmetrical field effect transistor placement
US7671314B2 (en) * 2005-07-09 2010-03-02 Samsung Electronics Co., Ltd. Image sensor including active pixel sensor array with photoelectric conversion region
KR100703978B1 (ko) 2005-07-26 2007-04-06 삼성전자주식회사 수광 효율이 향상된 4 공유 픽셀 이미지 센서 및 그 제조방법
US7432540B2 (en) * 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
US20070040922A1 (en) * 2005-08-22 2007-02-22 Micron Technology, Inc. HDR/AB on multi-way shared pixels
US7714917B2 (en) * 2005-08-30 2010-05-11 Aptina Imaging Corporation Method and apparatus providing a two-way shared storage gate on a four-way shared pixel
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
JP4777772B2 (ja) 2005-12-28 2011-09-21 富士通セミコンダクター株式会社 半導体撮像装置
KR100772892B1 (ko) 2006-01-13 2007-11-05 삼성전자주식회사 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서
JP4631723B2 (ja) * 2006-01-27 2011-02-16 ソニー株式会社 固体撮像装置
JP4329765B2 (ja) 2006-01-31 2009-09-09 ソニー株式会社 固体撮像装置
JP5132102B2 (ja) * 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
JP2008071822A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd Ｍｏｓ型固体撮像装置
KR100790582B1 (ko) * 2006-10-16 2008-01-02 (주) 픽셀플러스 씨모스 이미지 센서 픽셀
KR100828942B1 (ko) * 2006-12-19 2008-05-13 (주)실리콘화일 4ｔ-4ｓ 스텝 ＆ 리피트 단위 셀 및 상기 단위 셀을 구비한 이미지센서, 데이터 저장장치, 반도체 공정 마스크, 반도체 웨이퍼
JP2008186894A (ja) 2007-01-29 2008-08-14 Matsushita Electric Ind Co Ltd 固体撮像素子
US7915702B2 (en) * 2007-03-15 2011-03-29 Eastman Kodak Company Reduced pixel area image sensor
JP4350768B2 (ja) 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
JP2008270423A (ja) * 2007-04-18 2008-11-06 Rosnes:Kk 固体撮像装置
JP2008270500A (ja) * 2007-04-19 2008-11-06 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
KR100851494B1 (ko) * 2007-05-14 2008-08-08 매그나칩 반도체 유한회사 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀
JP5104036B2 (ja) * 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP5044305B2 (ja) 2007-06-28 2012-10-10 日本プラスト株式会社 エアバッグ装置
JP2009038263A (ja) * 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
US7924333B2 (en) * 2007-08-17 2011-04-12 Aptina Imaging Corporation Method and apparatus providing shared pixel straight gate architecture
US7755121B2 (en) * 2007-08-23 2010-07-13 Aptina Imaging Corp. Imagers, apparatuses and systems utilizing pixels with improved optical resolution and methods of operating the same
JP2009059811A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像装置および電子情報機器
JP4505488B2 (ja) * 2007-09-05 2010-07-21 シャープ株式会社 固体撮像素子および電子情報機器
US7989749B2 (en) * 2007-10-05 2011-08-02 Aptina Imaging Corporation Method and apparatus providing shared pixel architecture
KR100858033B1 (ko) * 2007-10-15 2008-09-10 (주)실리콘화일 4ｔ－4ｓ 스텝 ＆ 리피트 단위픽셀 및 상기 단위픽셀을구비하는 이미지센서
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP4952601B2 (ja) * 2008-02-04 2012-06-13 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP5038188B2 (ja) * 2008-02-28 2012-10-03 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
JP4630907B2 (ja) * 2008-03-03 2011-02-09 シャープ株式会社 固体撮像装置および電子情報機器
JP5178266B2 (ja) * 2008-03-19 2013-04-10 キヤノン株式会社 固体撮像装置
KR101503682B1 (ko) * 2008-04-18 2015-03-20 삼성전자 주식회사 공유 픽셀형 이미지 센서 및 그 제조 방법
JP4618342B2 (ja) * 2008-05-20 2011-01-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP5181840B2 (ja) * 2008-05-30 2013-04-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP4788742B2 (ja) * 2008-06-27 2011-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP4661912B2 (ja) * 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
JP5408954B2 (ja) * 2008-10-17 2014-02-05 キヤノン株式会社 撮像装置、及び撮像システム
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
JP5241454B2 (ja) * 2008-12-01 2013-07-17 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
JP5210833B2 (ja) * 2008-12-08 2013-06-12 オリンパス株式会社 固体撮像装置
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5267867B2 (ja) * 2009-03-06 2013-08-21 ルネサスエレクトロニクス株式会社 撮像装置
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5526592B2 (ja) * 2009-04-24 2014-06-18 ソニー株式会社 固体撮像装置、撮像装置および固体撮像装置の駆動方法
KR101584664B1 (ko) * 2009-05-08 2016-01-13 삼성전자주식회사 씨모스 이미지 센서
JP5251736B2 (ja) * 2009-06-05 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5476832B2 (ja) * 2009-07-23 2014-04-23 ソニー株式会社 固体撮像装置及びカメラ
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP4881987B2 (ja) * 2009-10-06 2012-02-22 キヤノン株式会社 固体撮像装置および撮像装置
JP5290923B2 (ja) * 2009-10-06 2013-09-18 キヤノン株式会社 固体撮像装置および撮像装置
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP5564909B2 (ja) * 2009-11-30 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5537172B2 (ja) * 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
FR2955701A1 (fr) * 2010-01-28 2011-07-29 St Microelectronics Sa Structure compacte de capteur d'image
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP5641287B2 (ja) * 2010-03-31 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP5644177B2 (ja) * 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5126291B2 (ja) * 2010-06-07 2013-01-23 株式会社ニコン 固体撮像素子
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
KR101313689B1 (ko) * 2011-12-19 2013-10-02 주식회사 동부하이텍 이미지센서
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
US9165959B2 (en) * 2013-02-25 2015-10-20 Omnivision Technologies, Inc. Image sensor with pixel units having mirrored transistor layout

Also Published As

Publication number Publication date
US20190067365A1 (en) 2019-02-28
US8638382B2 (en) 2014-01-28
TW201044566A (en) 2010-12-16
US20140184864A1 (en) 2014-07-03
US9543341B2 (en) 2017-01-10
CN101794800B (zh) 2012-11-28
EP3168876B1 (en) 2018-04-11
KR20170117948A (ko) 2017-10-24
EP2209141A2 (en) 2010-07-21
JP5029624B2 (ja) 2012-09-19
US20130002915A1 (en) 2013-01-03
KR20100084124A (ko) 2010-07-23
US9357148B2 (en) 2016-05-31
US9179082B2 (en) 2015-11-03
US10784306B2 (en) 2020-09-22
EP2209141B1 (en) 2015-03-04
US9049392B2 (en) 2015-06-02
US20160336364A1 (en) 2016-11-17
TWI419314B (zh) 2013-12-11
EP2800136A3 (en) 2015-03-04
EP2800136B1 (en) 2017-09-20
EP3379574A1 (en) 2018-09-26
US20150092094A1 (en) 2015-04-02
DE202010018538U1 (de) 2017-06-29
US20100177226A1 (en) 2010-07-15
US9577006B2 (en) 2017-02-21
US20160204160A1 (en) 2016-07-14
EP2800136A2 (en) 2014-11-05
EP3168876A1 (en) 2017-05-17
US10147758B2 (en) 2018-12-04
JP2010165854A (ja) 2010-07-29
US8314870B2 (en) 2012-11-20
KR20160150621A (ko) 2016-12-30
EP3379574B1 (en) 2020-11-25
CN101794800A (zh) 2010-08-04
US20160006970A1 (en) 2016-01-07
EP2209141A3 (en) 2014-01-15
KR102072275B1 (ko) 2020-01-31
US20170338259A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
KR101786401B1 (ko) 고체 촬상 장치 및 전자 기기
US8767109B2 (en) Solid-state image pickup device
JP5537523B2 (ja) 固体撮像装置
JP2009295937A (ja) 固体撮像装置、その駆動方法、及び電子機器
JP5700106B2 (ja) 固体撮像装置及び電子機器
KR20070093335A (ko) 고체 촬상장치 및 그 구동방법
KR20240010546A (ko) 광 검출 장치 및 전자 기기
JP5104987B2 (ja) 固体撮像装置及び電子機器
JP5442807B2 (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant