KR101761638B1 - Nitride semiconductor light emitting device - Google Patents

Nitride semiconductor light emitting device Download PDF

Info

Publication number
KR101761638B1
KR101761638B1 KR1020110005462A KR20110005462A KR101761638B1 KR 101761638 B1 KR101761638 B1 KR 101761638B1 KR 1020110005462 A KR1020110005462 A KR 1020110005462A KR 20110005462 A KR20110005462 A KR 20110005462A KR 101761638 B1 KR101761638 B1 KR 101761638B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
stress compensation
nucleation
semiconductor layer
Prior art date
Application number
KR1020110005462A
Other languages
Korean (ko)
Other versions
KR20120084119A (en
Inventor
김민호
신윤희
이성숙
박태영
차남구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110005462A priority Critical patent/KR101761638B1/en
Publication of KR20120084119A publication Critical patent/KR20120084119A/en
Application granted granted Critical
Publication of KR101761638B1 publication Critical patent/KR101761638B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명의 일 실시형태는, 실리콘 표면을 갖는 기판과, 상기 실리콘 표면 상에 형성되며, 분산형 브래그 반사(DBR)층 또는 무지향성 반사(ODR)층을 갖는 마스크 패턴과, 상기 마스크 패턴을 이용하여 상기 실리콘 표면 상에 측방향 과성장되며, Al 함유 질화물 반도체로 이루어진 핵생성층과, 상기 핵생성층 상에 위치하며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 질화물 반도체로 이루어진 응력 보상층을 포함하는 다층 버퍼 구조와, 상기 다층 버퍼 구조 상에 형성되며, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 갖는 발광 적층체를 포함하는 질화물 반도체 발광소자를 제공한다. One embodiment of the present invention is directed to a semiconductor device comprising a substrate having a silicon surface, a mask pattern formed on the silicon surface and having a distributed Bragg reflection (DBR) layer or an omnidirectional reflection (ODR) layer, And a stress compensation layer made of a nitride semiconductor formed on the nucleation layer and made of a material having a lattice constant larger than that of the nucleation layer, And a light emitting stack formed on the multi-layer buffer structure and including a first conductive type nitride semiconductor layer, an active layer, and a second conductive type nitride semiconductor layer.

Description

질화물 반도체 발광소자 {NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}[0001] NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE [0002]

본 발명은 질화물 반도체 발광소자에 관한 것으로서, 상세하게는 실리콘 기판을 단결정 성장용 기판으로 채용하는 질화물 반도체 발광소자에 관한 것이다.The present invention relates to a nitride semiconductor light emitting device, and more particularly, to a nitride semiconductor light emitting device employing a silicon substrate as a substrate for single crystal growth.

최근에 질화물 반도체 발광소자는 설계 및 제조기술이 비약적으로 발전하여 고효율, 고출력 청색, 녹색, 그리고, UV 단파장 LED 뿐 아니라, 백색 LED의 효율이 크게 향상되고 있다. 이러한 발전의 결과로, 질화물 반도체 발광소자는 자동차 헤드램프 및 일반조명으로 그 응용범위를 확대하고 있다.
In recent years, the design and manufacturing technologies of the nitride semiconductor light emitting device have been remarkably developed, and the efficiency of the white LED as well as the high efficiency, high output blue, green, and UV short wavelength LEDs has been greatly improved. As a result of these developments, nitride semiconductor light emitting devices have been expanding their applications to automotive headlamps and general lighting.

하지만, 이러한 발전에도 불구하고, 형광등과 같은 기존 광원을 대체하기 위해서는 제조비용에 관련된 효율이 크게 향상되어야 할 필요가 있다. 이를 위한 대표적인 방안으로는 기판의 대구경화가 고려될 수 있다. 현재 보편적으로 사용되는 기판인 사파이어(α-Al2O3) 기판은 비교적 사이즈(주로 2"와 3")가 작으므로, 양산성이 낮다는 문제가 있다. Despite these advances, however, the efficiency associated with manufacturing costs needs to be significantly improved to replace existing light sources such as fluorescent lamps. As a representative measure for this, large-scale curing of the substrate can be considered. Now universally substrate of sapphire (α-Al 2 O 3) substrate is used for a relatively size problem (usually 2 "and 3"), because the small, low mass-productivity.

이러한 문제를 해결하기 위해서, 사파이어 기판을 실리콘(Si) 기판과 같은 저가이면서 대구경화가 가능한 다른 웨이퍼로 대체하는 방안이 연구되고 있다. 예를 들어, 실리콘(Si) 기판은 높은 수준(예, 12")으로 대구경화가 가능하므로, 양산성에서 매우 유리한 장점이 있으나, Si 기판 상에 성장되는 질화물 단결정은 높은 결정성을 얻기 어려울 뿐만 아니라, 크랙이 발생되는 문제로 인해, 실용화하는데 어려움이 있다. In order to solve such a problem, a method of replacing a sapphire substrate with another wafer which is inexpensive and capable of large-scale curing such as a silicon (Si) substrate is being studied. For example, silicon (Si) substrates can be cured at a high level (e.g., 12 "), which is advantageous in mass productivity, but nitride single crystals grown on Si substrates are difficult to obtain high crystallinity However, due to the problem that cracks are generated, it is difficult to put them into practical use.

또한, 실리콘 기판 상에 고품위의 질화물 반도체 단결정을 성장시키더라도, 활성층에서 생성된 포톤(photon)이 기저의 실리콘 기판에 의해 흡수가 될 수 있으므로, 높은 효율을 기대하기 어렵다. 예를 들어, 청색광의 질화물 반도체 발광소자의 경우에, 활성층에서 생성된 청색의 포톤 에너지(~2.7 eV)가 모든 방향으로 방사될 수 있다. 여기서, Si 기판으로 향한 포톤들은 Si 기판에 의해 모두 흡수되므로 (Si의 에너지 밴드갭: 1.1eV), 그 상당량(약 50%)이 상실할 수 있으며 이로 인해 광효율이 저하되는 문제가 있다.Further, even when a high-quality nitride semiconductor single crystal is grown on a silicon substrate, photons generated in the active layer can be absorbed by the underlying silicon substrate, so that high efficiency can not be expected. For example, in the case of a nitride semiconductor light emitting device of blue light, the blue photon energy (~2.7 eV) generated in the active layer can be radiated in all directions. Here, since the photons directed to the Si substrate are all absorbed by the Si substrate (energy band gap of Si: 1.1 eV), a considerable amount (about 50%) of the photons can be lost and the light efficiency is lowered.

본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적 중 하나는, 버퍼구조를 이용하여 고품위 결정을 성장시키면서 기판으로 사용되는 실리콘으로 인한 광흡수를 억제할 수 있는 질화물 반도체 발광소자를 제공하는데 있다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a nitride semiconductor light emitting device capable of suppressing light absorption due to silicon used as a substrate while growing a high- .

본 발명의 일 실시형태는, 실리콘 표면을 갖는 기판과, 상기 실리콘 표면 상에 형성되며, 분산형 브래그 반사(DBR)층 또는 무지향성 반사(ODR)층을 갖는 마스크 패턴과, 상기 마스크 패턴을 이용하여 상기 실리콘 표면 상에 측방향 과성장되며, Al 함유 질화물 반도체로 이루어진 핵생성층과, 상기 핵생성층 상에 위치하며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 질화물 반도체로 이루어진 응력 보상층을 포함하는 다층 버퍼 구조와, 상기 다층 버퍼 구조 상에 형성되며, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 갖는 발광 적층체를 포함하는 질화물 반도체 발광소자를 제공한다.
One embodiment of the present invention is directed to a semiconductor device comprising a substrate having a silicon surface, a mask pattern formed on the silicon surface and having a distributed Bragg reflection (DBR) layer or an omnidirectional reflection (ODR) layer, And a stress compensation layer made of a nitride semiconductor formed on the nucleation layer and made of a material having a lattice constant larger than that of the nucleation layer, And a light emitting stack formed on the multi-layer buffer structure and including a first conductive type nitride semiconductor layer, an active layer, and a second conductive type nitride semiconductor layer.

상기 DBR 층은 서로 다른 굴절률을 가지며 복수회 교대로 적층된 2종의 유전체 박막을 포함할 수 있다. 이와 달리, 상기 ODR 층은 금속 반사층과 상기 금속 반사층 상에 형성된 저굴절률층을 포함할 수 있다.
The DBR layer may include two types of dielectric thin films having different refractive indices and alternately stacked a plurality of times. Alternatively, the ODR layer may include a metal reflective layer and a low refractive index layer formed on the metal reflective layer.

본 발명의 다른 실시형태는, 실리콘 표면을 갖는 기판과, 상기 실리콘 표면 상에 형성되며 Al 함유 질화물 반도체로 이루어진 핵생성층과, 상기 핵생성층 상에 위치하며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 질화물 반도체로 이루어진 응력 보상층을 포함하는 다층 버퍼 구조와, 상기 다층 버퍼 구조 상에 형성되며 서로 다른 굴절률을 갖는 2종의 질화물 단결정층이 교대로 적층된 분산형 브래그 반사(DBR)층과, 상기 DBR층 상에 형성되며, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 갖는 발광 적층체를 포함하는 질화물 반도체 발광소자를 제공한다.
Another embodiment of the present invention is a nitride semiconductor light emitting device comprising a substrate having a silicon surface, a nucleation layer formed on the silicon surface and made of an Al-containing nitride semiconductor, and a nitride semiconductor layer disposed on the nucleation layer and having a lattice constant (DBR) layer formed by alternately stacking two types of nitride single crystal layers formed on the multi-layer buffer structure and having different indices of refraction, the multi-layer buffer structure including a nitride- And a light emitting stack formed on the DBR layer and including a first conductive type nitride semiconductor layer, an active layer, and a second conductive type nitride semiconductor layer.

본 발명의 또 다른 실시형태는, 실리콘 표면을 갖는 기판과, 상기 실리콘 표면 상에 형성되며 Al 함유 질화물 반도체로 이루어진 핵생성층과, 상기 핵생성층 상에 위치하며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 질화물 반도체로 이루어진 응력 보상층을 포함하며, 곡면을 갖는 복수의 돌출부가 형성된 상면을 갖는 다층 버퍼 구조와, 상기 다층 버퍼 구조 상면에 형성되며 서로 다른 굴절률을 갖는 2종의 질화물 단결정층이 교대로 적층된 분산형 브래그 반사(DBR)층과, 상기 DBR층 상에 형성되며, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 갖는 발광 적층체를 포함하는 질화물 반도체 발광소자를 제공한다.
Another embodiment of the present invention is a nitride semiconductor light emitting device comprising a substrate having a silicon surface, a nucleation layer formed on the silicon surface and made of an Al-containing nitride semiconductor, and a seed layer disposed on the nucleation layer and having a lattice constant Layer buffer structure having an upper surface on which a plurality of projections having curved surfaces are formed and a stress compensation layer made of a nitride semiconductor made of a large material, and a nitride semiconductor layer formed on two nitride single crystal layers A DBR layer formed on the first DBR layer, and a second DBR layer formed on the second DBR layer, the first DBR layer having a first conductive type nitride semiconductor layer, an active layer, and a second conductive type nitride semiconductor layer; A light emitting device is provided.

상기 응력 보상층은 상기 핵생성층보다 Al함유량이 낮거나 Al을 함유하지 않은 질화물 반도체로 이루어질 수 있다.
The stress compensation layer may be made of a nitride semiconductor having a lower Al content than that of the nucleation layer or not containing Al.

상기 핵생성층은, 상기 실리콘 표면을 갖는 기판 상에 형성된 제1 질화물 반도체층과, 상기 제1 질화물 반도체층보다 격자 상수가 크고 상기 응력 보상층보다 격자 상수가 작은 물질로 이루어진 제2 질화물 반도체층을 포함할 수 있다. Wherein the nucleation layer comprises a first nitride semiconductor layer formed on a substrate having the silicon surface and a second nitride semiconductor layer composed of a material having a lattice constant larger than that of the first nitride semiconductor layer and a lattice constant smaller than that of the stress compensation layer . ≪ / RTI >

이 경우에, 상기 제1 질화물 반도체층은 AlN을 포함할 수 있으며, 상기 제2 질화물 반도체층은 AlxGa(1-x)N (0<x<1)을 포함할 수 있다. 상기 제2 질화물 반도체층의 Al 함량(x)은 상기 제1 질화물 반도체층에 인접한 영역에서 상기 응력 보상층에 인접한 영역으로 갈수록 감소되는 형태일 수 있다.
In this case, the first nitride semiconductor layer may include AlN, and the second nitride semiconductor layer may include Al x Ga (1-x) N (0 <x <1). The Al content (x) of the second nitride semiconductor layer may be reduced in a region adjacent to the first nitride semiconductor layer to a region adjacent to the stress compensation layer.

상기 응력 보상층은 GaN을 포함할 수 있으며, 특히 언도프된 GaN일 수 있다.
The stress compensation layer may comprise GaN, especially undoped GaN.

일 예에서, 상기 다층 버퍼 구조는, 상기 핵생성층 및 상기 응력 보상층 사이에 배치된 다공성 마스크층을 더 포함할 수 있다.In one example, the multi-layer buffer structure may further comprise a porous mask layer disposed between the nucleation layer and the stress compensation layer.

다른 예에서, 상기 응력 보상층은 두께 방향으로 상부층과 하부층으로 구분되며, 상기 다층 버퍼 구조는, 상기 상부층 및 상기 하부층 사이에 배치된 다공성 마스크층을 더 포함하는 형태일 수 있다. In another example, the stress compensation layer is divided into an upper layer and a lower layer in a thickness direction, and the multi-layer buffer structure may further include a porous mask layer disposed between the upper layer and the lower layer.

본 발명에서 채용되는 다공성 마스크층은 실리콘 질화물로 이루어질 수 있다. The porous mask layer employed in the present invention may be made of silicon nitride.

상기 다층 버퍼 구조는, 상기 응력 보상층 상에 형성되며, Al을 함유한 질화물층으로 이루어진 중간층과, 상기 중간층 상에 형성되며, 상기 중간층의 격자상수보다 큰 격자상수를 갖는 추가적인 질화물 반도체층을 더 포함할 수 있다. 상기 중간층은 AlxGa(1-x)N (0<x≤1)이며, 상기 추가적인 질화물 반도체층은 GaN일 수 있다. 구체적인 예에서 상기 추가적 질화물 반도체층은, 제1 도전형 GaN층을 포함할 수 있다.The multilayer buffer structure comprises an intermediate layer formed on the stress compensation layer and made of a nitride layer containing Al and an additional nitride semiconductor layer formed on the intermediate layer and having a lattice constant larger than that of the intermediate layer . The intermediate layer may be Al x Ga (1-x) N (0 <x? 1), and the additional nitride semiconductor layer may be GaN. In a specific example, the additional nitride semiconductor layer may comprise a first conductivity type GaN layer.

활성층 하부에 분산형 브래그 반사(DBR)층 또는 무지향성 반사(ODR)층과 같은 반사구조를 도입함으로써 결정 성장면을 제공하는 실리콘으로의 광흡수를 효과적으로 방지할 수 있다. 특히, 본 발명에서 채용되는 브래그 반사(DBR)층 또는 무지향성 반사(ODR)층은, 그 구조와 위치를 적절히 선택함으로써, 실리콘 표면 상에서 우수한 질화물 결정성장을 위해서 채용된 다층 버퍼구조의 기능을 유지/강화시킬 수 있다. By introducing a reflective structure such as a distributed Bragg reflection (DBR) layer or an omnidirectional reflection (ODR) layer below the active layer, it is possible to effectively prevent light absorption into silicon providing a crystal growth surface. In particular, the Bragg reflection (DBR) layer or the omnidirectional reflection (ODR) layer employed in the present invention maintains the function of a multi-layer buffer structure adopted for excellent nitride crystal growth on the silicon surface by appropriately selecting the structure and position / Can be strengthened.

도1은 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.
도2는 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자의 구체적인 예를 나타내는 측단면도이다.
도3 내지 도5는 본 발명에 따른 질화물 반도체 발광소자에 채용될 수 있는 다층 버퍼 구조를 나타내는 단면도이다.
도6은 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.
도7은 본 발명의 또 다른 실시형태에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.1 is a side sectional view showing a nitride semiconductor light emitting device according to an embodiment of the present invention.
2 is a side sectional view showing a specific example of the nitride semiconductor light emitting device according to one embodiment of the present invention.
3 to 5 are cross-sectional views illustrating a multi-layer buffer structure that may be employed in the nitride semiconductor light emitting device according to the present invention.
6 is a side sectional view showing a nitride semiconductor light emitting device according to another embodiment of the present invention.
7 is a side sectional view showing a nitride semiconductor light emitting device according to still another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태들을 더 상세하게 설명하기로 한다. Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are also provided to more fully describe the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.

도1은 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.
1 is a side sectional view showing a nitride semiconductor light emitting device according to an embodiment of the present invention.

도1을 참조하면, 본 실시형태에 따른 질화물 반도체 발광소자(30)는, 실리콘 기판(11)과, 그 실리콘 기판(11) 상에 형성된 다층 버퍼 구조(20)와, 상기 다층 버퍼 구조 상에 형성된 발광 구조물(35)을 포함한다.
1, the nitride semiconductor light emitting device 30 according to the present embodiment includes a silicon substrate 11, a multi-layer buffer structure 20 formed on the silicon substrate 11, And a light emitting structure 35 formed thereon.

상기 발광 구조물(35)은 제1 도전형 질화물 반도체층(35a), 활성층(35b) 및 제2 도전형 질화물 반도체층(35c)을 포함한다. 본 실시형태에서, 상기 활성층(35b)에서 생성된 광은 전방위로 진행하고, 상기 실리콘 기판(11)을 향하는 광은 외부로 추출되지 않고, 상기 실리콘 기판(11)에 상당부분 흡수되어 소실될 수 있다.
The light emitting structure 35 includes a first conductive type nitride semiconductor layer 35a, an active layer 35b, and a second conductive type nitride semiconductor layer 35c. The light generated in the active layer 35b proceeds omnidirectionally and light directed toward the silicon substrate 11 is not extracted to the outside but is absorbed to a considerable extent in the silicon substrate 11 and can be lost have.

이러한 휘도 저하문제를 해결하기 위해서, 본 실시형태에서는, 상기 실리콘 기판(11)으로 향하는 광을 리디렉션(redirection)하기 위한 반사 구조가 채용된다. In order to solve such a luminance lowering problem, in this embodiment, a reflection structure for redirecting light toward the silicon substrate 11 is employed.

본 실시형태에 채용된 반사구조는 상기 실리콘 기판(11) 상에 위치한 분산형 브래그 반사(distributed bragg reflector: DBR)층(15)이다. 상기 DBR 반사층(15)은 굴절률이 서로 다른 제1 및 제2 유전체 박막(15a,15b)이 교대로 증착된 구조일 수 있다.The reflective structure employed in this embodiment is a distributed Bragg reflector (DBR) layer 15 located on the silicon substrate 11. [ The DBR reflective layer 15 may have a structure in which first and second dielectric thin films 15a and 15b having different refractive indices are alternately deposited.

예를 들어, 상기 제1 및 제2 유전체 박막(15a,15b)은 각각 Si, Zr, Ta, Ti 및 Al로 구성된 그룹으로부터 선택된 원소의 산화물 또는 질화물일 수 있으며, 구체적으로, SiO2막과 Si3N4막일 수 있다. For example, the first and second dielectric thin film (15a, 15b) may be an oxide or nitride of an element selected from the group consisting of Si, Zr, Ta, Ti and Al, respectively, specifically, SiO 2 film and the Si 3 N 4 film.

상기 활성층에서 생성되는 파장을 λ이라고 하고 n을 해당 층의 굴절률이라 할 때에, λ/4n의 두께를 갖도록 형성될 수 있으며, 대략 약 300Å ∼ 약 900Å의 두께를 가질 수 있다. 상기 DBR층(15)은 상기 활성층(35b)에서 생성된 광의 파장에 대해서 높은 반사율(95% 이상)을 갖도록 각 유전체층(15a,15b)의 굴절률과 두께가 선택되어 설계될 수 있다.
When the wavelength generated in the active layer is denoted by lambda and n is denoted by the refractive index of the layer, it may be formed to have a thickness of lambda / 4n and may have a thickness of about 300 ANGSTROM to 900 ANGSTROM. The refractive index and the thickness of the dielectric layers 15a and 15b may be selected so that the DBR layer 15 has a high reflectivity (95% or more) with respect to the wavelength of the light generated in the active layer 35b.

상기 실리콘 기판(11)에 위치한 DBR층(15)은 도1에 도시된 바와 같이, 결정 성장면으로 제공될 실리콘 기판(11)의 상면을 부분적으로 노출시킨 마스크 패턴으로 제공된다. The DBR layer 15 located on the silicon substrate 11 is provided with a mask pattern partially exposing the upper surface of the silicon substrate 11 to be provided as a crystal growth surface, as shown in FIG.

상기 다층 버퍼구조(20)는 결정구조와 격자상수 차이를 완화하여 실리콘 기판(11) 상에서 고품위 질화물 단결정을 성장하기 위해 도입된 요소이다. 본 실시형태에서, 상기 다층 버퍼구조(20)는 마스크 패턴인 DBR 층(15)을 이용하여 에피택셜 측방향 과성장(ELO)되므로, 전위가 감소되고 결정성이 향상될 수 있다. 이와 같이, 상기 DBR 층(15)의 마스크 패턴으로 인해 다층 버퍼 구조는 버퍼층으로서의 기능이 향상될 수 있다. The multi-layer buffer structure 20 is an element introduced to grow a high-quality nitride single crystal on the silicon substrate 11 by alleviating the difference in lattice constant between the crystal structure and the crystal structure. In the present embodiment, since the multilayer buffer structure 20 is grown (ELO) in the epitaxial lateral direction using the DBR layer 15 which is a mask pattern, the potential can be reduced and the crystallinity can be improved. Thus, the function of the buffer layer can be improved by the multi-layer buffer structure due to the mask pattern of the DBR layer 15. [

본 실시형태에 채용된 다층 버퍼구조(20)는 상기 실리콘 기판(11) 상에 형성된 핵생성층(21)과 상기 핵생성층(21) 상에 형성된 응력 보상층(22)을 포함한다. 상기 핵생성층(21)은 Al 함유 질화물 반도체로 이루어지며, 상기 응력 보상층(26)은 상기 핵생성층(21)보다 격자 상수가 큰 물질인 질화물 반도체로 이루어진다. The multilayer buffer structure 20 employed in the present embodiment includes a nucleation layer 21 formed on the silicon substrate 11 and a stress compensation layer 22 formed on the nucleation layer 21. The nucleation layer 21 is made of an Al-containing nitride semiconductor, and the stress compensation layer 26 is made of a nitride semiconductor material having a lattice constant larger than that of the nucleation layer 21.

상기 응력 보상층(26)은 상기 핵생성층보다 Al함유량이 낮거나 Al을 함유하지 않은 질화물 반도체로 이루어질 수 있다. 예를 들어, 상기 응력 보상층(26)은 GaN을 포함할 수 있으며, 특히 언도프된 GaN일 수 있다.
The stress compensation layer 26 may be made of a nitride semiconductor having a lower Al content than that of the nucleation layer or containing no Al. For example, the stress compensation layer 26 may comprise GaN, particularly undoped GaN.

이와 같이, 상기 다층 버퍼구조(20)는 상기 실리콘 기판(11) 상에 형성될 에피택셜에 강한 압축응력을 안가시키는 구조로서 제공된다. 이러한 압축응력은 냉각시 발생되는 인장응력을 보상시킴으로써 에피택셜에 야기될 수 있는 크랙 발생을 효과적으로 억제시킬 수 있다. 이와 관련하여, 본 발명에서 채용될 수 있는 다양한 형태의 다층 버퍼 구조(20)는 도4 내지 도6을 참조하여 설명하기로 한다.
As such, the multi-layer buffer structure 20 is provided as a structure that does not subject the epitaxial to be formed on the silicon substrate 11 to strong compressive stress. Such a compressive stress can effectively suppress the occurrence of cracks which may be caused by the epitaxial by compensating the tensile stress generated during cooling. In this regard, the various types of multi-layer buffer structures 20 that may be employed in the present invention will be described with reference to FIGS.

상술된 바와 같이, 실리콘 기판 상에 마스크 패턴으로 제공되는 DBR 층은 고반사율에 기초하여 실리콘으로의 광 흡수를 효과적으로 방지하는 동시에, 다층 버퍼구조의 ELO 성장을 유도하여 결정성을 향상시키는 기능을 기대할 수 있다.
As described above, the DBR layer provided as a mask pattern on a silicon substrate can effectively prevent light absorption into silicon based on high reflectivity, and at the same time, it is expected to induce ELO growth of a multilayer buffer structure to improve crystallinity .

본 실시형태에서는 질화물 단결정을 성장하기 위한 기판으로서, 실리콘 기판(11)을 예시하였으나, 결정 성장을 위한 표면이 실리콘으로 이루어진 표면을 갖는 다른 기판, 예를 들어 SOI 기판과 같은 기판이 사용될 수도 있다. In the present embodiment, the silicon substrate 11 is exemplified as a substrate for growing a nitride single crystal, but another substrate having a surface made of silicon for crystal growth, for example, a substrate such as an SOI substrate, may be used.

상술된 실시형태에서는, 고반사성 마스크 패턴으로서 DBR층을 사용한 형태를 예시하였으나, 이와 달리, DBR 층을 대신하여 무지향성 반사(omni-directional reflector: ODR)층을 채용할 수 있다.
In the above-described embodiments, the DBR layer is used as the highly reflective mask pattern. Alternatively, an omni-directional reflector (ODR) layer may be employed instead of the DBR layer.

도2에는 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자로서, ODR층을 도입한 예를 나타내는 측단면도이다.
2 is a side sectional view showing an example in which an ODR layer is introduced as a nitride semiconductor light emitting device according to an embodiment of the present invention.

도2를 참조하면, 본 실시형태에 따른 질화물 반도체 발광소자(30-1)는, 앞선 실시형태와 유사하게, 실리콘 기판(11)과, 그 실리콘 기판(11) 상에 형성된 다층 버퍼 구조(20)와, 상기 다층 버퍼 구조 상에 형성된 발광 구조물(35)을 포함한다.
2, the nitride semiconductor light emitting device 30-1 according to the present embodiment includes a silicon substrate 11, a multilayer buffer structure 20 (not shown) formed on the silicon substrate 11, And a light emitting structure 35 formed on the multi-layer buffer structure.

본 실시형태에서, 반사 구조는 도1에 도시된 DBR 층과 유사하게, 상기 실리콘 기판(11) 상에 위치하며, 실리콘 기판(11)의 상면을 부분적으로 노출시킨 마스크 패턴으로 제공된다. 다만, 상기 반사구조는 DBR 층을 대신하여, ODR층(16)을 채용하고 있다. In this embodiment, the reflection structure is provided on the silicon substrate 11, similar to the DBR layer shown in Fig. 1, and is provided with a mask pattern in which the upper surface of the silicon substrate 11 is partially exposed. However, the reflective structure adopts the ODR layer 16 instead of the DBR layer.

본 실시형태에 채용된 ODR층(16)은 금속 반사층(16a)과 그 금속 반사층(16a) 상에 형성된 저굴절률층(16b)를 포함한 구조일 수 있다. 상기 금속 반사층은 Ag 또는 Al일 수 있으며, 상기 저굴절률층은 SiO2, Si3N4, MgO과 같은 투명물질일 수 있다. The ODR layer 16 employed in the present embodiment may have a structure including a metal reflective layer 16a and a low refractive index layer 16b formed on the metal reflective layer 16a. The metal reflective layer may be Ag or Al, and the low refractive index layer may be a transparent material such as SiO 2 , Si 3 N 4 or MgO.

앞선 실시형태와 유사하게, 상기 다층 버퍼구조(20)는 마스크 패턴인 ODR 층(16)을 이용하여 에피택셜 측방향 과성장(ELO)될 수 있다. 따라서, 상기 다층 버퍼구조(20) 자체가 전위가 감소되고 결정성이 향상될 수 있으므로, 버퍼로서의 기능이 향상될 수 있다. Similar to the previous embodiment, the multi-layer buffer structure 20 can be grown (ELO) in the epitaxial lateral direction using the ODR layer 16, which is a mask pattern. Therefore, since the potential of the multi-layer buffer structure 20 itself can be reduced and the crystallinity can be improved, the function as a buffer can be improved.

본 실시형태와 같이, 실리콘 기판인 경우에 도전성을 부여하여 상하면이 전기적으로 도통될 수 있는 구조로 제조할 수 있으나, 도2에 도시된 바와 같이, 메사 에칭을 통해서 노출된 제1 도전형 질화물 반도체층(35a) 영역과 제2 도전형 질화물 반도체층(35b) 상에 각각 전극(39a,39b)을 형성할 수 있다.
As in the present embodiment, in the case of a silicon substrate, it is possible to obtain a structure in which conductivity is imparted and the upper and lower surfaces are electrically conductive. However, as shown in FIG. 2, the first conductivity type nitride semiconductor The electrodes 39a and 39b may be formed on the first conductive type nitride semiconductor layer 35a and the second conductive type nitride semiconductor layer 35b, respectively.

앞서 설명한 바와 같이, 실리콘 기판 상에 질화물 에피택셜층을 성장하는 공정에서는, 다양한 형태의 다층 버퍼구조를 채용할 수 있다. 도3 내지 도5에는 본 발명에 채용될 수 있는 다양한 다층 버퍼 구조물가 예시되어 있다. 도3 내지 도5에 예시된 실리콘 기판의 다층 버퍼 구조물 상에 발광 구조물을 위한 질화물 에피택셜층이 형성되는 것으로 이해될 수 있다.
As described above, in the step of growing the nitride epitaxial layer on the silicon substrate, various types of multi-layer buffer structures can be employed. 3-5 illustrate various multilayer buffer structures that may be employed in the present invention. It can be understood that a nitride epitaxial layer for the light emitting structure is formed on the multi-layer buffer structure of the silicon substrate illustrated in Figs. 3-5.

우선, 도3을 참조하면, 실리콘 기판(10) 상에 형성된 다층 버퍼 구조물(20-1)은, 상기 실리콘 기판(11) 상에 형성된 핵생성층(21)과, 상기 핵생성층(21) 상에 형성되며 상기 핵생성층(21)보다 격자 상수가 큰 물질로 이루어진 응력 보상층(26)을 포함할 수 있다. 3, a multi-layer buffer structure 20-1 formed on a silicon substrate 10 includes a nucleation layer 21 formed on the silicon substrate 11, a nucleation layer 21 formed on the nucleation layer 21, And a stress compensation layer 26 made of a material having a larger lattice constant than the nucleation layer 21.

이러한 구조에서는, 상기 응력 보상층(26)은 격자상수가 큰 실리콘 기판(11)에 형성된 상대적으로 작은 격자상수의 질화물 에피택셜에 인가되는 인장응력을 완화하기 위한 압축응력을 제공할 수 있다. In this structure, the stress compensation layer 26 can provide a compressive stress to relax the tensile stress applied to the nitride epitaxial of a relatively small lattice constant formed in the silicon substrate 11 having a large lattice constant.

상기 핵생성층(21)은 질화물 반도체 중 상대적으로 작은 격자 상수를 갖는 Al 함유 질화물 반도체로 이루어질 수 있다. 또한, 상기 응력 보상층(26)은 상기 핵생성층보다 Al함유량이 낮거나 Al을 함유하지 않은 질화물 반도체로 이루어질 수 있으며, 예를 들어 GaN을 포함할 수 있다.The nucleation layer 21 may be made of an Al-containing nitride semiconductor having a relatively small lattice constant among the nitride semiconductors. In addition, the stress compensation layer 26 may be made of a nitride semiconductor having a lower Al content than that of the nucleation layer or containing no Al, for example, GaN.

도3에 도시된 바와 같이, 상기 다층 버퍼 구조물(20-1)은, 상기 핵생성층(21) 및 상기 응력 보상층(26) 사이에 배치된 다공성 마스크층(25)을 더 포함할 수 있다. 3, the multi-layer buffer structure 20-1 may further include a porous mask layer 25 disposed between the nucleation layer 21 and the stress compensation layer 26 .

상기 다공성 마스크층(25)은 측방향 성장과 유사한 작용을 통해 응력 보상층(26)인 질화물 반도체층을 비교적 우수한 결정성을 갖도록 성장시킬 수 있다. 이러한 다공성 마스크층(25)은 실리콘 질화물로 이루어질 수 있다.
The porous mask layer 25 can grow the nitride semiconductor layer, which is the stress compensation layer 26, with comparatively good crystallinity through a similar action to the lateral growth. The porous mask layer 25 may be made of silicon nitride.

이와 달리, 도4에 도시된 다층 버퍼 구조물(20-2)은, 앞선 실시형태와 유사하게, 상기 실리콘 기판(11) 상에 형성된 핵생성층(21)과, 상기 핵생성층(21) 상에 형성되며 상기 핵생성층(21)보다 격자 상수가 큰 물질로 이루어진 응력 보상층(26)을 포함하지만, 다공성 마스크층(25)의 위치가 상이하다.4, the multilayer buffer structure 20-2 includes a nucleation layer 21 formed on the silicon substrate 11 and a nucleation layer 21 formed on the nucleation layer 21, And a stress compensation layer 26 made of a material having a larger lattice constant than the nucleation layer 21, but the positions of the porous mask layer 25 are different.

보다 구체적으로, 도4에 도시된 바와 같이, 상기 응력 보상층(26)이 두께 방향으로 상부층 및 하부층(26b,26a)으로 구분되며, 상기 다공성 마스크층(25)은 상기 상부층 및 하부층(26b,26a) 사이에 형성될 수 있다. 이러한 다공성 마스크층(25)의 위치에 의해 응력 보상층의 하부층(26a)은 다른 상부층(26b)과 다른 기능을 담당한다. 4, the stress compensation layer 26 is divided into upper and lower layers 26b and 26a in the thickness direction, and the porous mask layer 25 is divided into upper and lower layers 26b and 26b, 26a. Due to the position of the porous mask layer 25, the lower layer 26a of the stress compensation layer functions differently from the other upper layer 26b.

즉, 상기 응력 보상층의 상부층(26b)은 도3에 도시된 응력 보상층(26)과 유사하게 다공성 마스크층(25) 상에 형성되므로, 측방향 성장원리에 따라 합체(coalescenced)되는 질화물 반도체층이지만, 하부층(26a)은 다공성 마스크층(25)의 하부에 위치하여 마스크층(25)의 공극에 의해 노출된 기저부분으로 제공되므로, 도3에 도시된 형태보다 마스크층(25) 상에 형성되는 응력 보상층 부분인 상부층(26b)이 높은 결정성을 가질 수 있다.
That is, since the upper layer 26b of the stress compensation layer is formed on the porous mask layer 25 similarly to the stress compensation layer 26 shown in FIG. 3, the nitride semiconductor layer 26a, which is coalesced in accordance with the lateral growth principle, But the lower layer 26a is provided at the lower portion of the porous mask layer 25 and is provided as the base portion exposed by the voids of the mask layer 25 so that the lower layer 26a is formed on the mask layer 25 The upper layer 26b which is a portion of the stress compensation layer to be formed may have a high crystallinity.

도5에 도시된 다층 버퍼 구조물(20-3)은 상기 실리콘 기판(11) 상에 형성된 핵생성층(21)과, 상기 핵생성층(21) 상에 형성되며 상하부층(26b,26a)으로 구분되는 응력 보상층(26)과 상기 응력 보상층의 상하부층(26b,26a) 사이에 형성된 다공성 마스크층(25)을 포함한다.The multilayer buffer structure 20-3 shown in FIG. 5 includes a nucleation layer 21 formed on the silicon substrate 11 and upper and lower layers 26b and 26a formed on the nucleation layer 21 And a porous mask layer (25) formed between the upper and lower layers (26b, 26a) of the stress compensation layer and the stress compensation layer (26).

본 실시형태에 채용된 핵생성층(21)은, 상기 실리콘 기판(11) 상에 형성된 제1 질화물 반도체층(21a)과, 상기 제1 질화물 반도체층(21a)보다 격자 상수가 크고 상기 응력 보상층(26)보다 격자 상수가 작은 물질로 이루어진 제2 질화물 반도체층(21b)을 포함할 수 있다.The nucleation layer 21 employed in the present embodiment has a first nitride semiconductor layer 21a formed on the silicon substrate 11 and a second nitride semiconductor layer 21b having a larger lattice constant than the first nitride semiconductor layer 21a, And a second nitride semiconductor layer 21b made of a material having a smaller lattice constant than the layer 26. [

본 실시형태에서, 상기 제1 질화물 반도체층(21a)은 AlN일 수 있으며, 상기 제2 질화물 반도체층(21b)은 AlxGa(1-x)N (0<x<1)일 수 있다. 바람직하게, 상기 제2 질화물 반도체층(21b)의 Al 함량(x)은 상기 제1 질화물 반도체층(21a)에 인접한 영역에서 상기 응력 보상층(26)에 인접한 영역으로 갈수록 감소될 수 있다. 이 경우에, 상기 응력 보상층(26)은 GaN을 포함할 수 있으며, 특히 언도프된 GaN일 수 있다.
In the present embodiment, the first nitride semiconductor layer 21a may be AlN and the second nitride semiconductor layer 21b may be Al x Ga (1-x) N (0 <x <1). The Al content x of the second nitride semiconductor layer 21b may be reduced toward the region adjacent to the stress compensation layer 26 in the region adjacent to the first nitride semiconductor layer 21a. In this case, the stress compensation layer 26 may comprise GaN, in particular undoped GaN.

도5에 도시된 다층 버퍼 구조물(20-3)은, 상기 응력 보상층(26) 상에 형성되며, Al을 함유한 질화물층으로 이루어진 중간층(27)과, 상기 중간층(27) 상에 형성되며, 상기 중간층(27)의 격자상수보다 큰 격자상수를 갖는 추가적인 질화물 반도체층(28)을 더 포함할 수 있다. The multilayer buffer structure 20-3 shown in FIG. 5 is formed on the stress compensation layer 26 and includes an intermediate layer 27 made of a nitride layer containing Al and a nitride layer formed on the intermediate layer 27 And an additional nitride semiconductor layer 28 having a lattice constant greater than the lattice constant of the intermediate layer 27.

상기 중간층(27)은 AlxGa(1-x)N (0<x≤1)이며, 상기 추가적인 질화물 반도체층(28)은 GaN일 수 있다. 이 경우에, 상기 추가적인 질화물 반도체층(28)은, 제1 도전형 GaN층을 포함할 수 있다.
The intermediate layer 27 may be Al x Ga (1-x) N (0 <x? 1), and the additional nitride semiconductor layer 28 may be GaN. In this case, the additional nitride semiconductor layer 28 may comprise a first conductivity type GaN layer.

도5를 참조하여 본 발명에 채용가능한 다층 버퍼 구조를 다른 접근 방법으로 상세히 설명하면, 상기 실리콘 기판(11) 상에 AlN/AlGaN 핵생성층(21a/21b)을 성장하고, 연속적으로 언도프 GaN인 응력 보상층(26)과 n형 GaN인 추가적인 질화물 반도체층(28)을 성장하고, 상기 응력 보상층(26)과 추가적인 질화물 반도체층(28) 각각의 내부에 전위밀도 감소를 위한 SiNx 다공성 마스크층(25)과 AlGaN 중간층(27)이 추가로 개재된 구조로 이해될 수 있다.5, an AlN / AlGaN nucleation layer 21a / 21b is grown on the silicon substrate 11 and successively grown in an undoped GaN A stress compensation layer 26 and an additional nitride semiconductor layer 28 of n-type GaN are grown and a stress relaxation layer 26 and an additional nitride semiconductor layer 28 are each grown to a SiN x porosity It can be understood that the mask layer 25 and the AlGaN intermediate layer 27 are further intervened.

구체적인 예에서, AlN/AlGaN 핵생성층(약 2㎛ 이하)을 성장하고, 연속적으로 언도프 GaN층(약 2㎛ 이하)과 n-형 GaN층(3∼4㎛)을 성장하고, 상기 두 층의 내부에 SiNx층과 AlGaN 중간층을 서브마이크로 수준으로 추가로 사용할 경우에, 그 다층 버퍼 구조를 기반하여 성장된 발광구조물 중 GaN의 결정성이 (002) FWHM의 경우에, <300 arcsec, (102) FWHM의 경우에 < 400 arcsec 이하로 나타났다. 또한, 웨이퍼에 크랙이 형성되지 않으며, 열응력에 의한 보우잉(bowing)도 <20 ㎛으로 낮은 수준으로 유지할 수 있다.
In a specific example, an AlN / AlGaN nucleation layer (about 2 탆 or less) is grown, an undoped GaN layer (about 2 탆 or less) and an n-type GaN layer (3-4 탆) When the SiN x layer and the AlGaN intermediate layer are additionally used at the submicron level in the interior of the layer, the crystallinity of GaN among the grown light emitting structures based on the multi-layer buffer structure is in the range of < 300 arcsec, (102) FWHM was <400 arcsec. Further, cracks are not formed on the wafer, and bowing due to thermal stress can be maintained at a low level of <20 μm.

도6은 본 발명의 다른 실시형태에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.6 is a side sectional view showing a nitride semiconductor light emitting device according to another embodiment of the present invention.

도6을 참조하면, 본 실시형태에 따른 질화물 반도체 발광소자(50)는, 실리콘 기판(51)과, 그 실리콘 기판(51) 상에 형성된 다층 버퍼 구조(20-2)와, 상기 다층 버퍼 구조(20-2) 상에 형성된 발광 구조물(55)을 포함한다. 상기 발광 구조물(55)은 제1 도전형 질화물 반도체층(55a), 활성층(55b) 및 제2 도전형 질화물 반도체층(55c)을 포함한다.
6, the nitride semiconductor light emitting device 50 according to the present embodiment includes a silicon substrate 51, a multi-layer buffer structure 20-2 formed on the silicon substrate 51, And a light emitting structure 55 formed on the substrate 20-2. The light emitting structure 55 includes a first conductive type nitride semiconductor layer 55a, an active layer 55b, and a second conductive type nitride semiconductor layer 55c.

본 실시형태에 채용된 다층 버퍼 구조(20-2)는 도3에 도시된 형태와 유사한 버퍼 구조로 이해될 수 있으나, 이에 한정되지 않으며 다른 예시된 다양한 형태의 다층 버퍼 구조가 채용될 수도 있다. The multi-layer buffer structure 20-2 employed in the present embodiment can be understood as a buffer structure similar to that shown in FIG. 3, but not limited thereto, and various other illustrated multi-layer buffer structures may be employed.

도6에 도시된 바와 같이, 상기 실리콘 기판(51)으로의 광흡수를 방지하기 위한 반사구조로는 다층 버퍼구조(20-2) 상에 형성된 DBR 층(45)일 수 있다. 본 실시형태에 채용된 DBR 반사층(45)은 굴절률이 서로 다른 제1 및 제2 질화물 반도체 박막(45a,45b)이 교대로 증착된 구조일 수 있다. 상기 제1 및 제2 질화물 반도체 박막(45a,45b)은 다층 버퍼 구조(20-2) 상에 형성되므로, 우수한 결정성을 갖는 형태로 형성될 수 있다.As shown in FIG. 6, the DBR layer 45 formed on the multilayer buffer structure 20-2 may be a reflective structure for preventing light absorption to the silicon substrate 51. FIG. The DBR reflective layer 45 employed in the present embodiment may have a structure in which the first and second nitride semiconductor thin films 45a and 45b having different refractive indices are alternately deposited. Since the first and second nitride semiconductor thin films 45a and 45b are formed on the multi-layer buffer structure 20-2, they can be formed in a shape having excellent crystallinity.

상기 제1 및 제2 질화물 반도체 박막(45a,45b)은 Al 또는 In의 함량으로 굴절률을 조절할 수 있다. 예를 들어, 상기 제1 및 제2 질화물 반도체 박막(45a,45b)은 AlGaN/GaN일 수 있다. 이와 같이, 본 실시형태에서, 상기 DBR 층(45)은 질화물 단결정이므로, 그 위에 원하는 발광구조물(55)을 위한 에피택셜층들을 성장시킬 수 있다. The refractive index of the first and second nitride semiconductor thin films 45a and 45b can be controlled by the content of Al or In. For example, the first and second nitride semiconductor thin films 45a and 45b may be AlGaN / GaN. Thus, in this embodiment, since the DBR layer 45 is a nitride single crystal, epitaxial layers for a desired light emitting structure 55 can be grown thereon.

이러한 구조에서는, 도2에 도시된 바와 같이 메사 에칭을 이용한 측방향으로 전극이 배열된 형태일 수 있으나, 본 실시형태와 같이, 수직방향으로 전류가 도통된 구조를 가질 수 있다. 즉, 실리콘 기판(41)의 반대에 위치한 제2 도전형 질화물 반도체층(55c) 상면에 일측 전극(59)을 형성하고, 실리콘 기판(41)을 다른 하나의 전극으로 함께 이용하는 구조를 가질 수 있다.
In this structure, electrodes may be arranged in the lateral direction using mesa etching as shown in FIG. 2, but they may have a structure in which current is conducted in the vertical direction as in the present embodiment. That is, one electrode 59 may be formed on the upper surface of the second conductive type nitride semiconductor layer 55c located opposite to the silicon substrate 41, and the silicon substrate 41 may be used as another electrode .

도7은 본 발명의 또 다른 실시형태에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.
7 is a side sectional view showing a nitride semiconductor light emitting device according to still another embodiment of the present invention.

도7을 참조하면, 본 실시형태에 따른 질화물 반도체 발광소자(70)는, 실리콘 기판(61)과, 그 실리콘 기판(61) 상에 형성된 다층 버퍼 구조(20-3)와, 상기 다층 버퍼 구조(20-3) 상에 형성된 발광 구조물(75)을 포함하며, 상기 발광 구조물(75)은 제1 도전형 질화물 반도체층(75a), 활성층(75b) 및 제2 도전형 질화물 반도체층(75c)을 포함한다.
7, the nitride semiconductor light emitting device 70 according to the present embodiment includes a silicon substrate 61, a multi-layer buffer structure 20-3 formed on the silicon substrate 61, The active layer 75b and the second conductive type nitride semiconductor layer 75c are formed on the first conductive type nitride semiconductor layer 75a, the active layer 75b, and the second conductive type nitride semiconductor layer 75c, .

본 실시형태에 채용된 다층 버퍼 구조(20-3)는 도4에 도시된 형태와 유사한 버퍼 구조로 이해될 수 있으나, 이에 한정되지 않으며 다른 예시된 다양한 형태의 다층 버퍼 구조가 채용될 수도 있다. The multi-layer buffer structure 20-3 employed in the present embodiment can be understood as a buffer structure similar to that shown in Fig. 4, but not limited thereto, and various other illustrated multi-layer buffer structures may be employed.

본 실시형태에 채용된 다층 버퍼 구조(20-3)는 도7에 도시된 바와 같이, 곡면을 갖는 복수의 돌출부가 형성된 상면을 갖는다. 곡면을 갖는 돌출부는 식각공정에 의해 형성될 수 있으며, 돌출부의 높이는 식각 깊이를 제어함으로써 결정될 수 있다. 예를 들면, 상기 돌출부는 본 실시형태와 같이 상기 중간층(27)과 상기 추가적인 질화물층(28)을 식각하여 얻어진 구조일 수 있다. 곡면인 돌출부는 반구형상으로 형성될 수 있다. The multi-layer buffer structure 20-3 employed in this embodiment has an upper surface formed with a plurality of projections having curved surfaces, as shown in Fig. The projection having a curved surface can be formed by an etching process, and the height of the projection can be determined by controlling the etching depth. For example, the protrusion may be a structure obtained by etching the intermediate layer 27 and the additional nitride layer 28 as in this embodiment. The projecting portion, which is a curved surface, may be formed in a hemispherical shape.

이러한 곡면인 돌출부를 따라 DBR 층(75)이 형성될 수 있다. 본 실시형태에 채용된 DBR 반사층(75)은 도6에 도시된 실시형태와 유사하게, 굴절률이 서로 다른 제1 및 제2 질화물 반도체 박막(75a,75b)이 교대로 증착된 구조일 수 있다. 예를 들어, 상기 제1 및 제2 질화물 반도체 박막(75a,75b)은 AlGaN/GaN일 수 있다. The DBR layer 75 may be formed along the convex portion which is a curved surface. The DBR reflective layer 75 employed in this embodiment may be a structure in which first and second nitride semiconductor thin films 75a and 75b having different refractive indices are alternately deposited, similarly to the embodiment shown in FIG. For example, the first and second nitride semiconductor thin films 75a and 75b may be AlGaN / GaN.

성장 조건을 조절하여, 곡면인 돌출부를 덮어 평탄화되도록 질화물 단결정층(72)을 성장시킬 수 있다. 필요에 따라 상기 질화물 단결정층(72)은 언도프 GaN층 또는 n형 GaN층일 수 있다.
The nitride single crystal layer 72 can be grown so as to be flattened by covering the curved protrusions by adjusting growth conditions. If necessary, the nitride single crystal layer 72 may be an undoped GaN layer or an n-type GaN layer.

일반적으로 DBR 층은 수직으로 입사되는 광에 대해서만 높은 반사율을 가지므로, 전방위로 입사되는 광에 대해서 충분한 방향 전환을 이루어지지 않을 수 있다. 하지만, 본 실시형태에 채용된 DBR 층(65)은 돌출부의 곡면을 따라 형성되므로, 다양한 방위로 입사되는 광에 대해서 높은 반사율로 반사시킬 수 있으므로, 실리콘 기판(61)으로 진행되는 광을 효과적으로 반사시켜 휘도 증진 효과를 가져 올 수 있다. In general, since the DBR layer has a high reflectance only for vertically incident light, sufficient directional change can not be achieved for light incident on all directions. However, since the DBR layer 65 employed in the present embodiment is formed along the curved surface of the protruding portion, it is possible to reflect the light incident on the silicon substrate 61 with high reflectance, So that the brightness enhancement effect can be obtained.

이와 같이, 본 실시형태에 채용된 DBR 층(75)은 질화물 단결정이므로, 그 위에 원하는 발광구조물(75)을 위한 에피택셜층들을 성장시킬 수 있다. 이러한 구조에서는, 도2에 도시된 바와 같이 메사 에칭을 이용한 측방향으로 전극이 배열된 형태일 수 있으나, 본 실시형태와 같이, 수직방향으로 전류가 도통된 구조를 가질 수 있다. 즉, 실리콘 기판(61)의 반대에 위치한 제2 도전형 질화물 반도체층(75c) 상면에 일측 전극(79)을 형성하고, 실리콘 기판(61)을 다른 하나의 전극으로 함께 이용하는 구조를 가질 수 있다.
As described above, since the DBR layer 75 employed in this embodiment is a nitride single crystal, epitaxial layers for a desired light emitting structure 75 can be grown thereon. In this structure, electrodes may be arranged in the lateral direction using mesa etching as shown in FIG. 2, but they may have a structure in which current is conducted in the vertical direction as in the present embodiment. That is, one electrode 79 may be formed on the upper surface of the second conductive type nitride semiconductor layer 75c located opposite to the silicon substrate 61, and the silicon substrate 61 may be used as another electrode .

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

Claims (17)

실리콘 표면을 갖는 기판;
상기 실리콘 표면 상에 형성되며, 분산형 브래그 반사(DBR)층 또는 무지향성 반사(ODR)층을 갖는 마스크 패턴;
상기 마스크 패턴을 이용하여 상기 실리콘 표면 상에 측방향 과성장되며, Al 함유 질화물 반도체로 이루어진 핵생성층과, 상기 핵생성층 상에 위치하며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 질화물 반도체로 이루어진 응력 보상층을 포함하는 다층 버퍼 구조; 및
상기 다층 버퍼 구조 상에 형성되며, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 갖는 발광 적층체를 포함하며,
상기 핵생성층은 상기 실리콘 표면을 갖는 기판 상에 형성되며, AlN로 이루어진 제1 질화물 반도체층과, 상기 응력 보상층보다 격자 상수가 작은 조건을 만족하며 AlxGa(1-x)N(0<x<1)로 이루어진 제2 질화물 반도체층을 포함하고,
상기 제2 질화물 반도체층의 Al 함량(x)은 상기 제1 질화물 반도체층에 인접한 영역에서 상기 응력 보상층에 인접한 영역으로 갈수록 감소되는 것을 특징으로 하는 질화물 반도체 발광소자.
A substrate having a silicon surface;
A mask pattern formed on the silicon surface and having a scattered Bragg reflection (DBR) layer or an omnidirectional reflection (ODR) layer;
A nitride semiconductor layer grown laterally on the silicon surface using the mask pattern and comprising a nucleation layer made of an Al-containing nitride semiconductor and a nitride semiconductor layer formed on the nucleation layer and having a lattice constant larger than that of the nucleation layer A multi-layered buffer structure including a stress compensation layer made of a first material; And
And a light emitting stack formed on the multi-layer buffer structure, the light emitting stack having a first conductive type nitride semiconductor layer, an active layer, and a second conductive type nitride semiconductor layer,
The nucleation layer is formed on the substrate having the silicon surface, satisfies the first layer of nitride semiconductor and the lattice constant small conditions than the stress compensation layer made of AlN and Al x Ga (1-x) N (0 < x < 1), wherein the second nitride semiconductor layer
Wherein an Al content (x) of the second nitride semiconductor layer is decreased in a region adjacent to the first nitride semiconductor layer toward a region adjacent to the stress compensation layer.
실리콘 표면을 갖는 기판;
상기 실리콘 표면 상에 형성되며 Al 함유 질화물 반도체로 이루어진 핵생성층과, 상기 핵생성층 상에 위치하며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 질화물 반도체로 이루어진 응력 보상층을 포함하는 다층 버퍼 구조;
상기 다층 버퍼 구조 상에 형성되며 서로 다른 굴절률을 갖는 2종의 질화물 단결정층이 교대로 적층된 분산형 브래그 반사(DBR)층; 및
상기 DBR층 상에 형성되며, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 갖는 발광 적층체를 포함하며,
상기 핵생성층은 상기 실리콘 표면을 갖는 기판 상에 형성되며, AlN로 이루어진 제1 질화물 반도체층과, 상기 응력 보상층보다 격자 상수가 작은 조건을 만족하며 AlxGa(1-x)N(0<x<1)로 이루어진 제2 질화물 반도체층을 포함하고,
상기 제2 질화물 반도체층의 Al 함량(x)은 상기 제1 질화물 반도체층에 인접한 영역에서 상기 응력 보상층에 인접한 영역으로 갈수록 감소되는 것을 특징으로 하는 질화물 반도체 발광소자.
A substrate having a silicon surface;
A multilayer buffer comprising a nucleation layer formed on the silicon surface and made of an Al-containing nitride semiconductor and a stress compensation layer formed on the nucleation layer and made of a nitride semiconductor made of a material having a larger lattice constant than the nucleation layer, rescue;
A distributed Bragg reflection (DBR) layer formed on the multi-layer buffer structure and alternately stacking two kinds of nitride single crystal layers having different refractive indices; And
And a light emitting stack formed on the DBR layer and having a first conductive type nitride semiconductor layer, an active layer, and a second conductive type nitride semiconductor layer,
The nucleation layer is formed on the substrate having the silicon surface, satisfies the first layer of nitride semiconductor and the lattice constant small conditions than the stress compensation layer made of AlN and Al x Ga (1-x) N (0 < x < 1), wherein the second nitride semiconductor layer
Wherein an Al content (x) of the second nitride semiconductor layer is decreased in a region adjacent to the first nitride semiconductor layer toward a region adjacent to the stress compensation layer.
실리콘 표면을 갖는 기판;
상기 실리콘 표면 상에 형성되며 Al 함유 질화물 반도체로 이루어진 핵생성층과, 상기 핵생성층 상에 위치하며 상기 핵생성층보다 격자 상수가 큰 물질로 이루어진 질화물 반도체로 이루어진 응력 보상층을 포함하며, 곡면을 갖는 복수의 돌출부가 형성된 상면을 갖는 다층 버퍼 구조;
상기 다층 버퍼 구조 상면에 형성되며 서로 다른 굴절률을 갖는 2종의 질화물 단결정층이 교대로 적층된 분산형 브래그 반사(DBR)층; 및
상기 DBR층 상에 형성되며, 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 갖는 발광 적층체를 포함하며,
상기 핵생성층은 상기 실리콘 표면을 갖는 기판 상에 형성되며, AlN로 이루어진 제1 질화물 반도체층과, 상기 응력 보상층보다 격자 상수가 작은 조건을 만족하며 AlxGa(1-x)N(0<x<1)로 이루어진 제2 질화물 반도체층을 포함하고,
상기 제2 질화물 반도체층의 Al 함량(x)은 상기 제1 질화물 반도체층에 인접한 영역에서 상기 응력 보상층에 인접한 영역으로 갈수록 감소되는 것을 특징으로 하는 질화물 반도체 발광소자.
A substrate having a silicon surface;
A nucleation layer formed on the silicon surface and made of an Al-containing nitride semiconductor; and a stress compensation layer formed on the nucleation layer and made of a nitride semiconductor material having a lattice constant larger than that of the nucleation layer, Layer buffer structure having an upper surface on which a plurality of projections having a plurality of projections are formed;
A distributed Bragg reflection (DBR) layer formed on the upper surface of the multi-layer buffer structure and alternately stacking two kinds of nitride single crystal layers having different refractive indices; And
And a light emitting stack formed on the DBR layer and having a first conductive type nitride semiconductor layer, an active layer, and a second conductive type nitride semiconductor layer,
The nucleation layer is formed on the substrate having the silicon surface, satisfies the first layer of nitride semiconductor and the lattice constant small conditions than the stress compensation layer made of AlN and Al x Ga (1-x) N (0 < x < 1), wherein the second nitride semiconductor layer
Wherein an Al content (x) of the second nitride semiconductor layer is decreased in a region adjacent to the first nitride semiconductor layer toward a region adjacent to the stress compensation layer.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 응력 보상층은 두께 방향으로 상부층 및 하부층으로 구분되며,
상기 다층 버퍼 구조는, 상기 상부층 및 하부층 사이에 배치된 다공성 마스크층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
4. The method according to any one of claims 1 to 3,
The stress compensation layer is divided into an upper layer and a lower layer in a thickness direction,
Wherein the multi-layer buffer structure further comprises a porous mask layer disposed between the upper layer and the lower layer.
삭제delete 삭제delete 제4항에 있어서,
상기 응력 보상층은 상기 핵생성층보다 Al함유량이 낮거나 Al을 함유하지 않은 질화물 반도체로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.
5. The method of claim 4,
Wherein the stress compensation layer is made of a nitride semiconductor having a lower Al content than that of the nucleation layer or not containing Al.
제7항에 있어서,
상기 응력 보상층은 언도프된 GaN인 것을 특징으로 하는 질화물 반도체 발광소자.
8. The method of claim 7,
Wherein the stress compensation layer is undoped GaN.
제4항에 있어서,
상기 다층 버퍼 구조는,
상기 응력 보상층 상에 형성되며, Al을 함유한 질화물층으로 이루어진 중간층과,
상기 중간층 상에 형성되며, 상기 중간층의 격자상수보다 큰 격자상수를 갖는 추가적인 질화물 반도체층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
5. The method of claim 4,
The multi-
An intermediate layer formed on the stress compensation layer and made of a nitride layer containing Al,
Further comprising an additional nitride semiconductor layer formed on the intermediate layer and having a lattice constant greater than the lattice constant of the intermediate layer.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 다층 버퍼 구조는, 상기 핵생성층 및 상기 응력 보상층 사이에 배치된 다공성 마스크층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.4. The method according to any one of claims 1 to 3,
Wherein the multi-layer buffer structure further comprises a porous mask layer disposed between the nucleation layer and the stress compensation layer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110005462A 2011-01-19 2011-01-19 Nitride semiconductor light emitting device KR101761638B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110005462A KR101761638B1 (en) 2011-01-19 2011-01-19 Nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110005462A KR101761638B1 (en) 2011-01-19 2011-01-19 Nitride semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20120084119A KR20120084119A (en) 2012-07-27
KR101761638B1 true KR101761638B1 (en) 2017-07-27

Family

ID=46715142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005462A KR101761638B1 (en) 2011-01-19 2011-01-19 Nitride semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101761638B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881791A (en) * 2012-09-17 2013-01-16 聚灿光电科技(苏州)有限公司 Sapphire light-emitting diode (LED) patterned substrate and preparation method thereof
KR102075981B1 (en) 2014-02-21 2020-02-11 삼성전자주식회사 Method for manufacturing light emitting diode package
KR102188493B1 (en) * 2014-04-25 2020-12-09 삼성전자주식회사 Method of growing nitride single crystal and method of manufacturing nitride semiconductor device
KR20160054073A (en) 2014-11-05 2016-05-16 삼성전자주식회사 Display device and display panel
KR102588170B1 (en) 2016-11-16 2023-10-13 삼성전자주식회사 Semiconductor light emitting device having a reflector layer of multilayer structure
US20230155070A1 (en) * 2021-11-12 2023-05-18 Lumileds Llc Thin-film led array with low refractive index patterned structures and reflector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037289A (en) * 2001-05-29 2003-02-07 Lumileds Lighting Us Llc Group iii nitride light-emitting element with low-drive voltage
JP2005109283A (en) 2003-09-30 2005-04-21 Toyoda Gosei Co Ltd GaN GROUP SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD
JP2008523623A (en) 2004-12-06 2008-07-03 センサー エレクトロニック テクノロジー インコーポレイテッド Nitride-based light-emitting heterostructure
JP2008166673A (en) * 2006-12-27 2008-07-17 Shogen Koden Kofun Yugenkoshi Light emitting diode and its manufacturing method
JP2010123800A (en) 2008-11-20 2010-06-03 Sanken Electric Co Ltd Semiconductor wafer, semiconductor device, method of manufacturing semiconductor wafer, and method of manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037289A (en) * 2001-05-29 2003-02-07 Lumileds Lighting Us Llc Group iii nitride light-emitting element with low-drive voltage
JP2005109283A (en) 2003-09-30 2005-04-21 Toyoda Gosei Co Ltd GaN GROUP SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD
JP2008523623A (en) 2004-12-06 2008-07-03 センサー エレクトロニック テクノロジー インコーポレイテッド Nitride-based light-emitting heterostructure
JP2008166673A (en) * 2006-12-27 2008-07-17 Shogen Koden Kofun Yugenkoshi Light emitting diode and its manufacturing method
JP2010123800A (en) 2008-11-20 2010-06-03 Sanken Electric Co Ltd Semiconductor wafer, semiconductor device, method of manufacturing semiconductor wafer, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20120084119A (en) 2012-07-27

Similar Documents

Publication Publication Date Title
US9450151B2 (en) Semiconductor light-emitting device
KR101898680B1 (en) Nano-structured light emitting device
EP3016151B1 (en) Light emitting device
KR101761638B1 (en) Nitride semiconductor light emitting device
CN102263172B (en) The method of semiconductor chip, luminescent device and manufacture semiconductor chip
US7427772B2 (en) Semiconductor light emitting device substrate and method of fabricating the same
KR102188497B1 (en) Nano-sturucture semiconductor light emitting device
KR101258583B1 (en) Nano lod light emitting device and method of manufacturing the same
US20060202216A1 (en) Semiconductor light emitting device, semiconductor light emitting apparatus, and method of manufacturing a semiconductor light emitting device
KR20210021579A (en) Monolithic LED array and its precursor
KR20160025063A (en) Nano-sturucture semiconductor light emitting device
TWI441351B (en) White light emitting diode chip and manufacturing method thereof
KR100705225B1 (en) Method of fabricating vertical type light emitting device
TWI774759B (en) Light-emitting device and manufacturing method thereof
KR20120065606A (en) Method of fabricating nitride semiconductor device using silicon wafer
EP4162530A1 (en) Monolithic led array and a precursor thereto
KR20130025856A (en) Nano rod light emitting device
KR100616543B1 (en) Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method
KR20120065610A (en) Semiconductor light emitting device
KR20150103590A (en) Light emitting device
KR102244218B1 (en) Method of manufacturing nano-sturucture semiconductor light emitting device
KR101363432B1 (en) Nitride semiconductor light emitting device and method for manufacturing thereof
KR102022346B1 (en) Semiconductor light emitting device and manufacturing method of the same
KR101717669B1 (en) Semiconductor light emitting device, manufacturing method of the same and light emitting apparataus
KR102369976B1 (en) Light emittng device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant