KR101755570B1 - Interface module for probe card using high quality textile complex - Google Patents

Interface module for probe card using high quality textile complex Download PDF

Info

Publication number
KR101755570B1
KR101755570B1 KR1020130047908A KR20130047908A KR101755570B1 KR 101755570 B1 KR101755570 B1 KR 101755570B1 KR 1020130047908 A KR1020130047908 A KR 1020130047908A KR 20130047908 A KR20130047908 A KR 20130047908A KR 101755570 B1 KR101755570 B1 KR 101755570B1
Authority
KR
South Korea
Prior art keywords
composite fiber
circuit pattern
fiber fabric
circuit
interface module
Prior art date
Application number
KR1020130047908A
Other languages
Korean (ko)
Other versions
KR20140129525A (en
Inventor
김수학
Original Assignee
주식회사 씨에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨에스이 filed Critical 주식회사 씨에스이
Priority to KR1020130047908A priority Critical patent/KR101755570B1/en
Publication of KR20140129525A publication Critical patent/KR20140129525A/en
Application granted granted Critical
Publication of KR101755570B1 publication Critical patent/KR101755570B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Abstract

본 발명은 기존 다층세라믹 또는 다층고분자수지필름을 사용하지 않고 고기능성 복합섬유소재 사용으로 열팽창 수축에 의한 내구성 저하를 방지하고, 프로브 카드용 인터페이스로서의 역할을 하기 위해 표면에 양호한 전기적 특성을 갖는 도전체를 형성하여 원하는 미세 회로 패턴을 형성시킴으로서 피측정부 쪽에 형성된 좁은피치 간격을 다층인쇄회로기판층 까지 회로선로를 확장시킬 수 있는 고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈에 관한 것이다.
이를 위하여 본 발명은 IC 칩의 패드와 검사장비의 메인 PCB를 회로적으로 연결하기 위하여 이들 사이에 니들블록과 복합섬유직물이 차례로 적층 구비되는데, 상기 니들블록은 다수의 니들이 내부에 장착되고, 상기 각 니들의 상측단은 상기 IC 칩의 패드와 일대일 대응되는 다수의 탐침이 돌출 구비되고, 하측단은 상기 복합섬유직물의 회로패턴의 패드와 일대일 대응되는 탐침이 돌출 구비되며, 상기 복합섬유직물은 표면에 확장(Pan Out) 회로패턴을 형성하여 상기 IC 칩 보다 넓은 피치의 패드를 갖는 메인 PCB에 회로적으로 부착되는 특징이 있다.The present invention relates to a conductive material having good electrical characteristics on the surface in order to prevent deterioration in durability due to thermal expansion shrinkage by using a high-functional composite fiber material without using an existing multilayer ceramic or multilayer polymeric resin film, The present invention relates to an interface module for a probe card that uses a high-functional composite fiber capable of extending a circuit line to a multilayer printed circuit board layer by forming a desired fine circuit pattern on a portion to be measured.
To this end, in order to connect the pads of the IC chip and the main PCB of the inspection equipment in a circuit-wise manner, a needle block and a composite fiber fabric are sequentially stacked therebetween, wherein the needle blocks are mounted in a plurality of needles, A plurality of probes protruding from the upper end of each needle protruding from the pad of the IC chip in a one-to-one correspondence with protrusions protruding from the lower end of the probes corresponding to the pads of the circuit pattern of the composite fiber fabric, And a circuit board is attached to a main PCB having a pad having a wider pitch than the IC chip by forming an extended (Pan Out) circuit pattern on the surface thereof.

Description

고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈{Interface module for probe card using high quality textile complex}TECHNICAL FIELD [0001] The present invention relates to an interface module for a probe card using a high-

본 발명은 고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈에 관한 것으로서, 반도체 웨이퍼 및 평판 디스플레이 회로의 패턴 이상 유무를 검지할 수 있는 마이크로 니들블록이 장착된 테스트 보드 분야에 적용되며, 다층회로배선기판으로 사용되는 세라믹 다층 기판 및 아라미드 고분자 수지 다층 기판과 달리 열팽창계수가 매우 적은 고기능성 복합섬유소재 표면에 전도성이 우수한 금속을 선택적으로 피막 형성함으로써, 내구성 향상은 물론 제조공정비용도 획기적으로 절감할 수 있는 고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈에 관한 것이다.The present invention relates to a probe card interface module using a high-functional composite fiber and is applied to a test board field equipped with a microneedle block capable of detecting a pattern abnormality of a semiconductor wafer and a flat panel display circuit, And a aramid polymer resin multilayer substrate, a high-performance composite fiber material having a very low coefficient of thermal expansion is selectively formed on the surface of a metal having excellent conductivity, thereby remarkably reducing durability and manufacturing cost The present invention relates to a probe card interface module using a high-performance composite fiber.

최근 IC의 집적도가 높아지고 패드(Pad)의 피치(Pitch)가 지속적으로 작아지면서 기존에 사용되고 있던 캔틸레버타입(Cantilever Type : 일명 EPOXY)으로는 대응 한계점에 도달하였으며, 바둑판 형태의 범프 패드(Bump Pad)에는 캔틸레버타입의 대응이 불가능하여 버티칼타입(Vertical Type)의 프로브카드 개발이 더욱더 요구되고 있다. 따라서 최근 기술동향은 MEMS(Micro Electro-Mechanical Systems) 기술을 이용한 버티칼타입의 프로브카드 개발에 국내외 많은 회사가 노력을 하고 있으나 이를 검사장비의 메인회로기판(Main PCB)과 연결하기 위한 별도의 인터페이스(Interface) 모듈이 필요하여 생산 원가의 상승 요인으로 작용하고 있다.In recent years, as the degree of integration of ICs has increased and the pitch of pads has become smaller and smaller, a cantilever type (aka EPOXY) that has been used has reached a corresponding limit, and a checkerboard bump pad The cantilever type can not be supported, and the development of a vertical type probe card is further demanded. Recently, many companies in Korea and overseas have been making efforts to develop a vertical type probe card using MEMS (Micro Electro-Mechanical Systems) technology. However, it has a separate interface for connecting the main PCB of the inspection equipment Interface module is needed to increase production cost.

메모리 반도체에 주력하고 있는 국내 업체 상황으로는 열변형 특성이 양호하며 높은 전기 전도성을 갖는 회로를 내장한 다층 구조의 세라믹제품인 HTCC(High Temperature Cofired Ceramics) 또는 LTCC(Low Temperature Cofired Ceramics) 개발에 노력을 하였으나, 양산에 성공한 회사는 전 세계에서 일본의 교세라(Kyocera) 이외에는 없는 실정이다. 세계적으로 프로브 카드 시장은 2013년 12억8,100만＄에서 2016년까지 14억6,000만＄로 매년 성장세를 유지할 것으로 예측하고 있다. 미국의 폼펙터(Formfactor)사가 이 분야 기술표준으로 정해질 만큼 가장 대표적인 기업이며, 본 발명에서 개발하고자 하는 인터페이스 모듈 분야는 일본의 교세라가 최고의 기술을 보유하고 있다. 현재 국내외에서 여러 학술적인 발표와 이론적인 부분에서 많이 논의는 되고 있으나 현실적으로 프로브카드용 인터페이스가 개발되어 상품화로 이어진 회사는 일본 교세라 외에는 없다.In the case of domestic companies focusing on memory semiconductors, efforts are being made to develop HTCC (High Temperature Cofired Ceramics) or LTCC (Low Temperature Cofired Ceramics), which is a multilayer ceramic product with high thermal conductivity and high electrical conductivity. However, there is no other company in the world that succeeded in mass production except Kyocera of Japan. Globally, the probe card market is expected to grow annually from $ 1.281 billion in 2013 to $ 1.46 billion by 2016. Formfactor of the United States is the most representative company in the field, and Kyocera of Japan has the best technology in the interface module field to be developed in the present invention. Currently, many academic presentations and theoretical discussions are held at home and abroad, but the interface for probe cards has been developed in reality, and there is no other company in Japan except Kyocera.

인터페이스 모듈은 소모성 제품이라는 장점이 있으나 기술의 공백 상태가 나타나는 현상은 소량 다품종화되어 있는 프로브카드 특성과 100㎛ 이하 패턴형성 및 우수한 전기적 특성을 만족시켜줄 수 있는 고 난이도의 기술실현에 한계가 있음을 보여 준다.Although the interface module has the advantage of being a consumable product, the phenomenon in which the technology is in an empty state is limited in the characteristics of a probe card having a small amount of variety, a pattern formation of less than 100 μm, and a difficulty in realizing high- Show.

종래 기술로 일본 후지스(Fujitsu)사의 미국특허 제US7,640,660호에서, 코어부분과 외부코어 와이어링 부분이 적층으로 된 와이어보드이며 코어부분은 카본화이버와 수지로 구성되어 있고 내부 코어 와이어링 부분은 최소 1개 이상의 유리섬유 절연층이 존재하는 구조를 가지며 도전체 와이어는 탄성계수가 10 ∼ 40Gpa 이며 카본화이버 강화부분과 접착된 구조이다. 외부 코어 와이어링 부분은 최소 1개의 절연층과 와이어링 패턴이 내부 코어 와이어링 부분에 있는 코어 부분과 접착된 구조이다.U.S. Patent No. 7,640,660 issued to Fujitsu of Japan in the prior art discloses a wire board in which a core portion and an outer core wiring portion are laminated, the core portion is composed of a carbon fiber and a resin, Has a structure in which at least one glass fiber insulating layer is present, and the conductor wire has a elastic modulus of 10 to 40 GPa and is bonded to a carbon fiber reinforced portion. The outer core wiring portion is a structure in which at least one insulating layer and the wiring pattern are bonded to the core portion in the inner core wiring portion.

폼펙터(Formafactor)의 미국특허 제US8,354,855호에서, 카본나노튜브컬럼은 카본나노튜브가 전기적으로 도전이 될 수 있는 접촉프로브로 활용되며, 컬럼은 성장이 가능하며 성장 공정 파라미터들은 컬럼 길이 방향을 따라 성장 컬럼의 기계적 특성을 변화시킬 수 있다. 금속은 내부에 부착되거나 또는 컬럼의 전기전도도를 향상시키기 위한 컬럼의 외부에 부착되도록 하고, 금속 처리된 컬럼은 와이어링 기판 단자들과 체결될 수 있으며, 접촉 팁은 컬럼 양끝단에 부착될 수 있다. 와이어링 기판은 카본나노튜브 컬럼이 접촉프로브로서의 기능을 갖도록 다른 전자부품들과 결합될 수 있다.In U.S. Patent No. 8,354,855 to Formafactor, a carbon nanotube column is used as a contact probe in which carbon nanotubes can become electrically conductive, the column is capable of growing, and the growth process parameters are the direction of the column length This can change the mechanical properties of the growth column. The metal may be attached to the interior or attached to the exterior of the column to improve the electrical conductivity of the column and the metal treated column may be fastened to the wiring substrate terminals and the contact tip may be attached to both ends of the column . The wiring substrate can be combined with other electronic components so that the carbon nanotube column has a function as a contact probe.

일본 교세라(Kyocera)의 미국특허 제US8,263,874호에서, 낮은 인덕턴스를 갖는 관통 도전체로 구성된 다층배선기판은 세라믹 기판으로 구성되며 첫 번째 세라믹층과 두 번째 세라믹층은 얇으면서도 충분한 절연층을 유지할 수 있으며 관통 도전체 길이는 매우 짧고 수지 절연층에 비해 낮은 유전율은 갖는 절연층으로 구성되어 있어 다층배선기판의 동작 주파수를 증가시킬 수 있는 이점이 있다.In US Pat. No. 8,263,874, Kyocera, Japan, a multilayer wiring board composed of a through conductor with low inductance is composed of a ceramic substrate, and the first ceramic layer and the second ceramic layer are thin And the through conductor is very short in length and has a dielectric constant lower than that of the resin insulating layer so that the operating frequency of the multilayer wiring board can be increased.

일본 교세라(Kyocera)의 미국특허 제US8,378,704호에서, 프로브카드 조립용 기판으로서 기판은 첫 번째 전극세트를 구비한 첫 번째 표면과 첫 번째 전극세트와 연결된 두 번째 전극세트를 구비한 두 번째 표면과 상호 연결된 구조이며, 기판은 두 번째 전극세트와 연결된 세 번째 전극세트가 전기적으로 연결이 된 베이스 층을 가지며 두 번째 표면층은 세 번째 전극세트에 전기적으로 연결된 복수개의 접촉단자들로 구성되고, 기판과 떨어진 부분은 다른 재료들로 만들어진 복수개의 중간층들로 구성되며, 수지층은 상호 연결된 층의 두 번째 표면과 베이스 층의 첫 번째 표면에 연결된 구성이다.In US Pat. No. 8,378,704, Kyocera, Japan, a substrate as a substrate for assembling a probe card has a first surface with a first electrode set and a second surface with a second electrode set connected to the first electrode set Wherein the substrate has a base layer electrically connected to the third set of electrodes connected to the second set of electrodes and the second surface layer comprises a plurality of contact terminals electrically connected to the third set of electrodes, Is composed of a plurality of intermediate layers made of different materials, and the resin layer is connected to the second surface of the interconnected layer and the first surface of the base layer.

그러나 이들 종래의 기술들은 다층 세라믹 또는 다층 고분자수지필름을 사용하기 때문에 제작이 어렵고, 열팽창 수축에 의한 내구성의 저하를 초래하는 단점이 있으며, 인터페이스 모듈의 표면에 다수의 니들을 직접 부착해야되므로 작업불량이 발생될 경우 고가의 인터페이스 모듈을 사용할 수 없는 등의 단점이 있었다.However, these conventional techniques use a multilayer ceramic or multilayer polymeric resin film, which makes it difficult to manufacture and has a disadvantage in that the durability is lowered due to thermal expansion shrinkage. Since a large number of needles are directly attached to the surface of the interface module, There is a disadvantage that an expensive interface module can not be used.

본 발명의 목적은 기존 다층세라믹 또는 다층고분자수지필름을 사용하지 않고 고기능성 복합섬유소재 사용으로 열팽창 수축에 의한 내구성 저하를 방지하고, 프로브 카드용 인터페이스로서의 역할을 하기 위해 복합섬유소재의 표면에 양호한 전기적 특성을 갖는 도전체를 형성하여 원하는 미세 회로 패턴을 형성시킴으로써, 복합섬유소재를 다층으로 제작하고 회로선로를 확장(Pan Out)시키면 좁은 피치 간격의 패드를 갖는 반도체 웨이퍼 및 평판 디스플레이용 IC 칩을 측정할 수 있는 고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈을 제공함에 있다.It is an object of the present invention to provide a composite fiber material which can prevent deterioration in durability due to thermal expansion shrinkage by using a high-performance composite fiber material without using an existing multilayer ceramic or multilayer polymeric resin film, By forming a conductor having electrical characteristics to form a desired microcircuit pattern, a composite fiber material is formed into a multilayer and the circuit line is expanded (Pan Out), a semiconductor wafer having a pad with a narrow pitch interval and an IC chip for flat panel display And an interface module for a probe card using a high-performance composite fiber that can be measured.

본 발명의 다른 목적은 반도체 IC칩의 패드(Pad) 배열과 동일한 배열 위치로부터 약 150㎛의 일정한 폭을 유지하는 부분까지 미세 회로선을 확장시켜 원하는 부분에 접촉 패드를 형성시키고, 특수하게 제작된 고강도 복합섬유 소재표면에 초정밀 마스크(mask)를 사용하여 포토마스크(Photo Mask : Nega Pattern)작업 및 PSMD(Photo Selective Metal Deposition : Posi Pattern)작업을 수행한 후, 패턴 형성된 표면에 나노기법을 적용한 금 도금 기술 적용하여 도전성이 우수하며 전기저항, 절연저항 및 누설전류 등의 전기적 특성을 만족하는 일체화 된 인터페이스 모듈을 완성하고자 함에 있다.Another object of the present invention is to provide a semiconductor IC chip in which fine circuit lines are extended from the same arrangement position as a pad arrangement of a semiconductor IC chip to a portion where a constant width of about 150 mu m is maintained, After performing a photo mask (Negative Pattern) operation and a PSMD (Positive Selective Deposition) operation using an ultra-precision mask on the surface of the high-strength composite fiber material, a gold- The present invention aims to complete an integrated interface module which is excellent in electrical conductivity and satisfies electric characteristics such as electrical resistance, insulation resistance and leakage current by applying plating technology.

반도체 웨이퍼 표면을 향하는 쪽과 다층회로배선판 표면을 향하고 있는 쪽 사이에 절연성이 좋은 얇은 실리콘 또는 세라믹재질의 니들블록을 삽입하는 구조로 구성되며, 삽입되는 니들블록은 미리 다수개의 니들핀들이 장착되어 있어서, 하부 측 돌출부는 다층회로배선판 표면 쪽으로 향하고 상부 측 돌출부는 반도체 웨이퍼 표면 쪽으로 향하는 구조를 가지며, 반도체 웨이퍼 표면을 향하는 니들핀 배열의 구조는 패드 크기 및 패드 간 간격이 매우 좁은 구조이므로, 측정용 다층회로배선판 표면에 배열된 더 넓은 구조의 패드와 패드 간격으로 회로를 확장하기 위한 인터페이스 회로 패턴을 구성하기 위해 고기능 특수 섬유복합체로 구성된 재질 표면에 미세 선폭의 회로 패턴을 형성하는 수단으로서 광산화기법을 적용한 포지티브 회로패턴 형성과 포토레지스터를 노광 후 에칭하는 기법을 적용한 네거티브 회로패턴 형성을 회로 선폭에 따라 적절하게 적용하며, 적용되는 금속 회로 패턴의 경우 누설전류도 적고 선저항값과 접촉저항이 적은 특성을 유지하기 위해 구리, 니켈 ,은, 금 및 구리-니켈 합금, 구리-텅스텐 합금, 구리-베릴리움 합금 등에서 선택된 재료를 표면처리용 금속으로 적용한다.And a needle block of a thin silicon or ceramic material having good insulation is inserted between the side facing the surface of the semiconductor wafer and the side facing the surface of the multilayer circuit board. The needle block to be inserted has a plurality of needle pins , The lower side projecting portion is directed toward the surface of the multilayer circuit board and the upper side projecting portion is directed toward the surface of the semiconductor wafer and the structure of the needle pin arrangement toward the semiconductor wafer surface is a structure in which the pad size and the interval between the pads are very narrow, In order to construct an interface circuit pattern for extending a circuit with a pad and pad interval arranged on the surface of a circuit board, a photo-oxidation technique is applied as a means for forming a circuit pattern of a fine line width on a material surface composed of a high- Positive circuit pattern formation and In order to maintain the characteristics of low leakage current and low contact resistance, it is necessary to form a negative circuit pattern by applying a technique of etching the post resistor after exposure, A material selected from nickel, silver, gold and a copper-nickel alloy, a copper-tungsten alloy, a copper-beryllium alloy and the like is applied as a metal for surface treatment.

본 발명 개발의 결과물은 메인 PCB와 니들핀을 연결하는 중간 인터페이스 층을 형성하는 데 있어서, 기존 방법은 인터페이스 판 상하로 니들 핀을 부착하여 세라믹 MLC와 메인 PCB를 연결하는 방식이나, 본 발명은 니들블록에 니들핀을 삽입해 놓고 메인 PCB와 세라믹 MLC 패턴들과 연결될 수 있도록 고기능 복합섬유 표면에 확장(Pan Out)회로 패턴을 형성하여 바로 메인 PCB에 부착시킴으로써, 작업공정도 단순화할 수 있고 공정비용도 절감 가능하며, 주문 후 생산 납품기간을 동종 경쟁업체에 비해 획기적으로 절감할 수 있는 이점이 있다.The result of the development of the present invention is to form an intermediate interface layer connecting the main PCB and the needle pin. In the conventional method, the ceramic MLC and the main PCB are connected by attaching the needle pin to the upper and lower sides of the interface board, By inserting needle pins in the block and attaching it to the main PCB by forming a Pan Out circuit pattern on the surface of the high functional composite fiber to be connected with the main PCB and ceramic MLC patterns, the work process can be simplified, Can be saved, and there is an advantage that the production delivery period after ordering can be drastically reduced compared to the competitors of the same type.

도 1은 본 발명 한 실시예의 인터페이스 모듈의 설치도
도 2는 본 발명 한 실시예의 단층방식의 복합섬유를 나타낸 단면도
도 3은 본 발명 한 실시예의 다층방식의 복합섬유를 나타낸 단면도
도 4는 본 발명 다른 실시예의 다층방식의 복합섬유를 나타낸 단면도1 is an installation diagram of an interface module according to an embodiment of the present invention.
Fig. 2 is a cross-sectional view showing a single-layer type conjugated fiber according to one embodiment of the present invention
3 is a cross-sectional view showing a multilayered composite fiber of one embodiment of the present invention
4 is a cross-sectional view showing a multi-layer type composite fiber according to another embodiment of the present invention

본 발명은 절연성도 우수하고 열팽창계수가 극히 적은 특수 고기능 강화 복합섬유를 선정하고 그 표면에 미세한 금속 회로 패턴이 형성되도록 무전해 정밀도금 방법을 적용하며, 선폭의 두께에 따라 원하는 회로 패턴이 형성된 포토용 마스크를 이용하여 포토레지스터 도포 후 노광하여 에칭하고, 복합섬유직물 표면에 미세회로를 형성하거나 광산화 기법을 통하여 무전해 도금공정 중 자외선 또는 레이저를 이용하여 광산화에 의한 선택적 회로 패턴만 도금되도록 하는 방법을 적용한다.The present invention adopts an electroless precision plating method to select a special high performance reinforced composite fiber excellent in insulation property and extremely low thermal expansion coefficient and to form a fine metal circuit pattern on the surface thereof, A method of forming a fine circuit on the surface of a composite fiber fabric or plating a selective circuit pattern by photo-oxidation using an ultraviolet ray or a laser during an electroless plating process through a photo-oxidation technique Is applied.

이를 실현하기 위하여 본 발명은 고기능 강화 복합섬유를 직조하여 복합섬유직물을 만든 뒤, 직조된 직물 표면을 전처리 후 제이염화주석 용액과 묽은 염산이 혼합된 민감화 용액에 상온에서 30초 ∼ 2분간 침적시킨 후, 꺼내어 질소가스로 1 ∼ 2분간 상온에서 표면을 건조시킨 후, 설계된 회로 패턴이 형성된 유리마스크 또는 크롬마스크를 사용하여 자외선에 10초 ∼ 60초 간 노출 시키면 자외선이 노출된 부분만 광산화를 일으킨다. 광산화 공정이 끝나면 제이염화팔라듐과 묽은 황산이 혼합된 활성화 용액에 10 ∼ 60초간 침적시킨 후 바로 무전해 구리 또는 니켈 도금액에 침적시켜 광산화가 진행되지 않은 부분만 선택 도금이 되게 함으로서 회로 패턴이 형성되도록 한다.In order to achieve this, the present invention relates to a method for fabricating a composite fiber fabric by weaving a high-performance reinforced conjugate fiber and then dipping the surface of the woven fabric in a sensitizing solution containing a solution of tin chloride and dilute hydrochloric acid at a room temperature for 30 seconds to 2 minutes After the surface is dried with nitrogen gas for 1 to 2 minutes at room temperature, if exposed to ultraviolet rays for 10 to 60 seconds using a glass mask or chrome mask with a designed circuit pattern, only the portion exposed to ultraviolet light causes photooxidation . After the photo-oxidation process is completed, the substrate is immersed in an activated solution containing palladium chloride and dilute sulfuric acid for 10 to 60 seconds, and then immersed in electroless copper or nickel plating solution so that only a portion where photo- do.

도금된 회로 패턴 확장에 있어서, 선폭과 선간의 간격에 너무 제약이 많으면 복합섬유직물을 상하면으로 반씩 회로선을 분배하거나 추가로 구성된 복합섬유직물 표면으로 분할하는 방법을 적용한다. 이 경우 분배된 회로선의 연결을 위해 낮은 온도에서 분배된 회로 간의 접점이 원활하게 이루어질 수 있도록 패턴 도금된 단자 끝 부분 표면에만 이중부분도금을 실시하여 100 ∼ 150℃ 정도의 저온에서 용융되어 분할시킨 회로간의 연결이 되도록 한다. 이런 방법으로 이층, 삼층, 사층 등 계속 회로 확장이 가능하도록 다층으로도 회로 연결이 되도록 함으로서 더욱 미세한 패턴의 회로 확장에도 무리가 없도록 구성하였다.In the expansion of the plated circuit pattern, if the line width and the line-to-line spacing are too restrictive, apply a method of distributing the circuit lines half-by-half to the upper and lower sides of the composite fiber fabric or dividing the circuit fibers into an additional composite fiber fabric surface. In this case, double-part plating is applied only to the surface of the patterned terminal end portion so that the contact between the circuits distributed at low temperature can be smoothly performed for the connection of the distributed circuit lines. . In this way, the circuits are connected to each other so that the circuit can be continuously expanded, such as two-layer, three-layer, and four-layer.

도 1은 인터페이스모듈의 설치상태를 나타낸 것으로서, 니들(11)이 꼽힌 실리콘 또는 세라믹 재질의 니들블록(10)이 구비된다. 니들블록(10)은 니들(11)을 고정시키는 지그 역할을 하는데, 윗면은 IC 칩의 패드와 접촉되는 탐침이 형성되고, 아랫면에는 본 발명의 복합섬유직물(20)의 단자와 접촉되는 탐침이 형성된다.1 is a view showing an installation state of an interface module, which is provided with a needle block 10 of a silicon or ceramic material in which a needle 11 is inserted. The needle block 10 serves as a jig for fixing the needle 11. A probe for contacting the pad of the IC chip is formed on the upper surface and a probe for contacting the terminal of the composite fiber fabric 20 of the present invention is formed on the lower surface. .

도 2내지 도 4는 본 발명의 복합섬유직물을 나타낸 것이다. 니들블록(10)의 니들(11)과 IC 칩(40) 검사용 메인 PCB(30)의 회로패턴을 연결하는 복합섬유직물(20)은 약 100㎛의 두께를 갖는 것으로서 인터페이스의 역할을 한다. 복합섬유직물(20)의 표면에는 회로패턴(21)이 형성되는데, 회로패턴(21)은 위에서 언급된 바와 같이 도전성 물질이 무전해 정밀도금 방식으로 형성되며, 단층방식 또는 다층방식으로 사용된다.Figures 2 to 4 show the composite fiber fabric of the present invention. The composite fiber fabric 20 connecting the needles 11 of the needle block 10 with the circuit patterns of the main PCB 30 for inspection of the IC chip 40 has a thickness of about 100 μm and serves as an interface. A circuit pattern 21 is formed on the surface of the composite fiber fabric 20. The circuit pattern 21 is formed by electroless precision plating as described above and is used in a single layer method or a multilayer method.

도 2는 단층방식을 나타낸 것인데, 복합섬유직물(20)의 표면에 회로패턴(21)이 형성되고, 메인 PCB(30)의 단자(31)와 복합섬유직물(20)의 회로패턴(21)은 제2복합섬유직물(20a)의 회로패턴(21a)으로 연결된다. 이때 복합섬유직물(20)은 메인 PCB(30)의 표면에 접착제 등으로 견고하게 부착되는 것이 바람직하며, 제2복합섬유직물(20a)은 플랙시블한 직물의 성질을 이용하여 메인 PCB(30)와 복합섬유직물(20)을 연결한다. 제2복합섬유직물(20a)과 메인 PCB(30) 및 복합섬유직물(20)의 연결단자들은 이중부분도금(22)을 실시할 수 있다.2 shows a single layer system in which the circuit pattern 21 is formed on the surface of the composite fiber fabric 20 and the circuit pattern 21 of the composite fiber fabric 20 and the terminal 31 of the main PCB 30 are formed. Is connected to the circuit pattern 21a of the second composite fiber fabric 20a. At this time, it is preferable that the composite fiber fabric 20 is firmly attached to the surface of the main PCB 30 with an adhesive or the like, and the second composite fiber fabric 20a is fixed to the main PCB 30 using the property of the flexible fabric, And the composite fiber fabric 20 are connected. The connection terminals of the second composite fiber fabric 20a and the main PCB 30 and the composite fiber fabric 20 may be subjected to the double partial plating 22.

도 3은 다층방식을 나타낸 것으로서, 두 개의 복합섬유직물(20)에 서로 엇갈리게 회로패턴(21)을 형성한 뒤 뒤집어 서로 포개 회로패턴(21)의 끝 부분에 형성한 이중부분도금(22) 단자가 맞물리도록 한 것이다. 회로패턴의 선 폭과 선 간의 간격에 너무 제약이 많으면 복합섬유직물 상,하면으로 반씩 회로선을 분배하거나 추가로 구성된 복합섬유직물 표면으로 분할하는 방법을 적용한다. 이 경우 분배된 회로선의 연결을 위해 낮은 온도에서 분배된 회로 간의 접점이 원활하게 이루어질 수 있도록 회로패턴(21)의 도금된 단자 끝 부분 표면에만 이중부분도금(22)을 실시하여 100 ∼ 150℃ 정도의 저온에서 용융되어 분할시킨 회로 간의 연결이 되도록 하였다.3 shows a multilayer system in which a circuit pattern 21 is staggered with respect to two composite fiber fabrics 20 and then is turned upside down to form a double part plating 22 terminal . If there is too much restriction on the line width and line spacing of the circuit pattern, apply the method of dividing the circuit line half-by-half on the lower surface of the composite fabric or dividing the surface into a composite fiber fabric surface. In this case, a double part plating (22) is applied only to the surface of the plated terminal of the circuit pattern (21) so that the contact between the circuits distributed at a low temperature can be smoothly performed for connection of the divided circuit lines. To make the connections between the melted and divided circuits at low temperatures.

도 4는 다층방식 중에서 두 개의 복합섬유직물(20)에 회로패턴(21)을 형성한 뒤 서로 적층하고 아래쪽의 복합섬유직물(20)의 끝 부분 단자를 반원호형으로 구부려 절곡부(23)를 형성하고, 위쪽의 회로패턴(21)의 단자와 접촉되도록 한 것이다. 이때 단자들의 접촉부는 이중부분도금(22)을 실시하여 회로 간의 연결이 되도록 한 것이다. 복합섬유직물(20)은 플랙시블한 재질이므로 쉽게 굽힐 수 있다. 이런 성질을 이용하여 회로패턴(21)이 단락되지 않도록 반원호형으로 복합섬유직물(20)의 끝부분을 원호형으로 절곡하여 상,하측의 회로패턴이 서로 연결되도록 하면 회로패턴의 확장이 가능하다.FIG. 4 is a cross-sectional view showing a state in which a circuit pattern 21 is formed on two composite fiber fabrics 20 in a multilayered manner and then laminated to each other and the end portions of the lower composite fiber fabric 20 are bent in a semi- And is brought into contact with the terminal of the circuit pattern 21 on the upper side. At this time, the contacts of the terminals are subjected to the double partial plating 22 so as to be connected between the circuits. Since the composite fiber fabric 20 is a flexible material, it can be easily bent. By utilizing this property, the circuit pattern 21 can be extended by bending the end portions of the composite fiber fabric 20 in a semicircular shape so as to prevent the circuit patterns 21 from being short-circuited and connecting the upper and lower circuit patterns to each other .

10 : 니들블록 11 : 니들
20 : 복합섬유직물 21 : 회로패턴
22 : 이중부분도금 23 : 절곡부
30 : 메인 PCB 40 : IC 칩10: Needle block 11: Needle
20: Composite fiber fabric 21: Circuit pattern
22: double part plating 23: bending part
30: main PCB 40: IC chip

Claims (4)

IC 칩의 패드와 검사장비의 메인 PCB를 회로적으로 연결하기 위하여 이들 사이에 니들블록과 복합섬유직물이 차례로 적층 구비되는데,
상기 니들블록은 다수의 니들이 내부에 장착되고, 상기 각 니들의 상측단은 상기 IC 칩의 패드와 일대일 대응되는 다수의 탐침이 돌출 구비되고, 하측단은 상기 복합섬유직물의 회로패턴의 패드와 일대일 대응되는 탐침이 돌출 구비되며,
상기 복합섬유직물은 표면에 확장(Pan Out) 회로패턴을 형성하여 상기 IC 칩 보다 넓은 피치의 패드를 갖는 메인 PCB에 회로적으로 부착됨을 특징으로 하는 고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈.In order to connect the IC chip pad and the main PCB of the inspection equipment in a circuit manner, a needle block and a composite fiber fabric are sequentially stacked therebetween,
The needle block has a plurality of needles mounted therein, the upper ends of the needles protruding from the plurality of probes corresponding one-to-one with the pads of the IC chip, and the lower ends protruding from the pads of the circuit pattern of the composite fiber fabric. A corresponding probe is protruded,
Wherein the composite fiber fabric is circuitly attached to a main PCB having a pad having a wider pitch than the IC chip by forming a pan out circuit pattern on a surface thereof. 제 1 항에 있어서,
상기 복합섬유직물은 회로 패턴이 형성된 포토용 마스크를 이용하여 포토레지스터 도포 후 노광하여 에칭하고, 광산화 기법을 통하여 무전해 도금공정 중 자외선 또는 레이저를 이용하여 광산화에 의한 선택적 회로 패턴만 도금되도록 하는 방법이 사용됨을 특징으로 하는 고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈.The method according to claim 1,
The composite fiber fabric is coated with a photoresist using a photomask using a circuit pattern, followed by exposure and etching, and then plating with a photoresist using an ultraviolet ray or a laser during a photo-oxidation process And the interface module for a probe card using the high-performance composite fiber. 제 1 항에 있어서,
회로패턴의 선폭과 선간의 간격에 제약이 많으면 상기 복합섬유직물을 다수개 구비한 뒤 회로패턴을 분배하여 형성하고, 분배된 회로패턴의 연결을 위해 분배된 회로 간의 접점이 원활하게 이루어지도록 회로패턴이 도금된 단자 끝 부분 표면에만 이중부분도금을 실시하여 100 ∼ 150℃ 정도의 저온에서 용융되어 분할시킨 회로패턴 간의 연결이 이뤄지도록 하여 다층으로 회로 확장이 가능하도록 한 것을 특징으로 하는 고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈.The method according to claim 1,
If there is a restriction on the line width of the circuit pattern and the spacing between the lines, it is preferable that a plurality of the composite fiber fabrics are provided and then the circuit pattern is distributed and formed. In order to connect the divided circuit patterns, Layered plating is performed only on the surface of the plated terminal end portion so that the circuit patterns are melted and divided at a low temperature of about 100 to 150 DEG C so that connection is made between the divided circuit patterns, Interface Module for Probe Card. 제 3 항에 있어서,
분배된 두 개의 복합섬유직물 중에서 아래쪽 복합섬유직물의 회로패턴 끝 부분을 반원호형으로 절곡하여 끝 부분의 이중부분도금이 위쪽 복합섬유직물의 이중부분도금과 접하여 용융 접착되도록 한 것을 특징으로 하는 고기능성 복합섬유를 이용한 프로브 카드용 인터페이스 모듈.The method of claim 3,
The end portion of the circuit pattern of the lower composite fiber fabric is bent in a semicircular shape so that the double partial plating of the upper portion is in contact with the double partial plating of the upper composite fiber fabric and is melt- Interface Module for Probe Card Using Composite Fiber.
KR1020130047908A 2013-04-30 2013-04-30 Interface module for probe card using high quality textile complex KR101755570B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130047908A KR101755570B1 (en) 2013-04-30 2013-04-30 Interface module for probe card using high quality textile complex

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130047908A KR101755570B1 (en) 2013-04-30 2013-04-30 Interface module for probe card using high quality textile complex

Publications (2)

Publication Number Publication Date
KR20140129525A KR20140129525A (en) 2014-11-07
KR101755570B1 true KR101755570B1 (en) 2017-07-10

Family

ID=52454777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130047908A KR101755570B1 (en) 2013-04-30 2013-04-30 Interface module for probe card using high quality textile complex

Country Status (1)

Country Link
KR (1) KR101755570B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005195523A (en) 2004-01-09 2005-07-21 Japan Electronic Materials Corp Probe card
JP2008003015A (en) 2006-06-26 2008-01-10 Matsushita Electric Ind Co Ltd Probe sheet, device for inspecting semiconductors using the same and method therefor
JP2010019697A (en) 2008-07-10 2010-01-28 Nec Electronics Corp Adapter board, method for manufacturing the same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
JP2010243303A (en) 2009-04-04 2010-10-28 Advanced Systems Japan Inc Low-thermal-expansion interposer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005195523A (en) 2004-01-09 2005-07-21 Japan Electronic Materials Corp Probe card
JP2008003015A (en) 2006-06-26 2008-01-10 Matsushita Electric Ind Co Ltd Probe sheet, device for inspecting semiconductors using the same and method therefor
JP2010019697A (en) 2008-07-10 2010-01-28 Nec Electronics Corp Adapter board, method for manufacturing the same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
JP2010243303A (en) 2009-04-04 2010-10-28 Advanced Systems Japan Inc Low-thermal-expansion interposer

Also Published As

Publication number Publication date
KR20140129525A (en) 2014-11-07

Similar Documents

Publication Publication Date Title
KR100278093B1 (en) Method of Mounting Resilient Contact Structures to Semiconductor Devices
CN101292337B (en) Method to build a wirebond probe card in a many at a time fashion
KR100975904B1 (en) Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure
US20100176831A1 (en) Probe Test Card with Flexible Interconnect Structure
KR20050085387A (en) Method for making a socket to perform testing on integrated circuits and socket made
US9161455B2 (en) Method of fabricating of circuit board
TW201346269A (en) Space transformer for probe card and method of manufacturing the same
US20020070446A1 (en) Semiconductor device and method for the production thereof
US8001685B2 (en) Method for manufacturing probe card needles
CN112748268A (en) Probe card device
KR101485994B1 (en) A Cost-effective Space Transformer For Vertical Probe Cards
JP5132085B2 (en) Wiring board and semiconductor device mounting structure using the same
KR101755570B1 (en) Interface module for probe card using high quality textile complex
KR101970695B1 (en) By-directional electrically conductive pin and by-directional electrically conductive pattern module using carbon fiber
KR101838875B1 (en) Semiconductor test equipment interface and it's manufacturing method
JP2010283319A (en) Multilayer ceramic substrate and method of manufacturing the same
KR100885121B1 (en) Electrical connection structure
JP4591902B2 (en) Wafer batch contact board and manufacturing method thereof
JP5058032B2 (en) Contact probe manufacturing method
KR20030033206A (en) Probe micro-structure
CN101820721B (en) Circuit board, base material for same and manufacture method of same
JP4963131B2 (en) Wafer batch contact board
JP2004317162A (en) Probe card, probe pin, and manufacturing method thereof
KR102551965B1 (en) Probe Sheet With Contact Tip On Stacked Multi-Layer And Method Of Manufacturing The Same
KR100780454B1 (en) Probe card and production method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant