KR101706427B1 - 게이트 보호 캡 및 그 형성 방법 - Google Patents

게이트 보호 캡 및 그 형성 방법 Download PDF

Info

Publication number
KR101706427B1
KR101706427B1 KR1020140161875A KR20140161875A KR101706427B1 KR 101706427 B1 KR101706427 B1 KR 101706427B1 KR 1020140161875 A KR1020140161875 A KR 1020140161875A KR 20140161875 A KR20140161875 A KR 20140161875A KR 101706427 B1 KR101706427 B1 KR 101706427B1
Authority
KR
South Korea
Prior art keywords
gate
cap
spacer
side distance
sidewall
Prior art date
Application number
KR1020140161875A
Other languages
English (en)
Other versions
KR20150058076A (ko
Inventor
치한 린
지중 린
민청 창
차오청 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150058076A publication Critical patent/KR20150058076A/ko
Application granted granted Critical
Publication of KR101706427B1 publication Critical patent/KR101706427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

구조물은 기판, 기판 상부에 있는 게이트 구조물, 기판 상부에 있는 유전체층, 및 게이트 구조물의 게이트 전극 상부에 있는 캡을 포함한다. 유전체층의 상면 및 게이트 전극은 동일 평면 상에 있다. 게이트 구조물은 제 1 게이트 구조물 측벽과 제 2 게이트 구조물 측벽 사이에 게이트 측면 거리만큼 연장한다. 캡은 제 1 캡 측벽과 제 2 캡 측벽 사이에서 연장한다. 제 1 캡 부분은 게이트 구조물의 중간선으로부터 측면 방향으로 제 1 게이트 구조물 측벽을 향하여 제 1 캡 측벽까지 제 1 캡 측면 거리만큼 연장하고, 제 2 캡 부분은 중간선으로부터 측면 방향으로 제 2 게이트 구조물 측벽을 향하여 제 2 캡 측벽까지 제 2 캡 측면 거리만큼 연장한다. 제 1 캡 측면 거리 및 제 2 캡 측면 거리는 게이트 측면 거리의 적어도 1/2이다.

Description

게이트 보호 캡 및 그 형성 방법{GATE PROTECTION CAPS AND METHOD OF FORMING THE SAME}
본 발명은 게이트 보호 캡 및 그 형성 방법에 관한 것이다.
반도체 산업은 다양한 전자 컴포넌트(예를 들면, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적 밀도에서의 지속적인 개선을 위해 급격한 성장을 경험하고 있다. 대부분의 경우, 집적 밀도에서의 이러한 개선은, 더 많은 컴포넌트가 주어진 영역으로 집적되게 하는, 최소 피처 사이즈의 반복되는 감소(예를 들어, 반도체 프로세스 노드를 서브-20nm 노드 가까이 축소)로부터 나온다. 결과의 증가된 집적 밀도는 일반적으로 감소된 레이턴시를 갖는 것과 같이, 개선된 집적 회로를 야기하였다. 그러나, 밀도의 증가 및 최소 피처 사이즈의 감소는 제조된 집적 회로에서 문제를 초래할 수 있고, 그것은 집적 회로의 수율을 감소시킬 수 있다.
본 실시예 및 그 이점을 보다 완벽히 이해하기 위해, 이제 동반되는 도면과 함께 취해지 다음의 설명에 참조가 이루어진다.
도 1 내지 도 6은 일실시예에 따른 기판으로의 콘택 및 게이트 구조물의 형성의 단면도이다.
도 7은 일실시예에 따른 미스얼라이닝된 콘택이다.
도 8a 내지 도 8c는 실시예들에 따른 예시적인 게이트 보호 캡들의 다양한 프로파일이다.
도 9a 내지 도 9c는 실시예들에 따른 게이트 보호 캡의 예시적인 프로파일에 대한 수정이다.
본 실시예들의 제조 및 사용이 이하 상세하게 논의된다. 그러나, 본 발명개시는 광범위하고 다양한 특정 상황에서 실시될 수 있는 다수의 적용가능한 개념을 제공한다는 것이 인지되어야 한다. 논의된 특정 실시예들은 단지 개시된 청구 대상을 제조하고 사용하기 위한 특정 방법의 예시이고, 상이한 실시예들의 범위를 제한하지 않는다.
실시예들은 특정 상황, 다시 말해 핀 전계 효과 트랜지스터(fin field effect transistor; FinFET)와 같은, 트랜지스터의 형성에서의 게이트-라스트 공정에 관하여 설명될 것이다. 그러나, 다른 실시예들은 또한 다른 구조물 및 공정에 적용될 수 있다. 다음의 논의 및 도면을 통틀어 동일한 참조 번호는 동일한 컴포넌트를 말한다.여기서 논의된 방법들은 특정 순서로 수행되는 것으로 설명되지만, 다른 방법 실시예들은 임의의 논리적 순서로 수행될 수있다. 또한, 추가의 처리 단계는 본 발명개시에서 생략될 수 있고, 그것은 본 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다. 그러한 생략은 개시된 실시예들의 피처들을 모호하게 하는 것은 아니다.
도 1은 일실시예에 따른 게이트-라스트 공정 동안의 구조물을 예시한다. 구조물은 기판(10), 제 1 유전체층(12), 게이트 스페이서(14), 게이트 유전체층(16), 및 게이트 전극층(18)을 포함한다. 기판(10)은 웨이퍼의 일부분일 수 있고, 나아가서는 실리콘 기판, 실리콘 카본 기판, 실리콘 게르마늄 기판, 또는 다른 반도체 재료로 형성된 기판일 수 있는 반도체 기판일 수 있다. 기판(10)은 벌크 기판, 반도체-온-인슐레이터(semiconductor-on-insulator; SOI) 기판, 또는 다른 적합한 기판일 수 있다. 기판(10)은 p형 또는 n형 불순물로 경도핑될 수 있다. 기판(10)은 기판의 반도체 핀(fin)을 더 포함할 수 있다.
더미 게이트 유전체층은 기판(10) 상에 형성될 수 있다. 더미 게이트 유전체층은 예를 들면 실리콘 산화물, 실리콘 질화물, 그들의 조합 등일 수 있고, 만족스러운 기술들에 따라 성막 또는 열 성장될 수 있다. 더미 게이트층이 더미 게이트 유전체층 상부에 형성될 수 있고, 마스크층은 더미 게이트층 상부에 형성될 수 있다. 더미 게이트층은 더미 게이트 유전체층 상부에 성막된 후, 화학 기계적 연마(chemical mechanical polish; CMP) 등에 의해 평탄화될 수 있다. 마스크층이 더미 게이트층 상부에 성막될 수 있다. 이어서, 마스크층이 만족스러운 포토리소그래피 및 에칭 기술들을 이용하여 패터닝될 수 있다. 이어서, 마스크의 패턴은 만족스러운 에칭 기술에 의해 더미 게이트층에 전사될 수 있다. 이들 포토리소그래피 및 에칭 기술들은 더미 게이트 및 마스크를 형성할 수 있다. 더미 게이트는, 예를 들면, 다른 재료가 사용될 수도 있지만, 폴리 실리콘으로 형성될 수 있다. 마스크는 예를 들어 실리콘 질화물 등으로 형성될 수 있다. 더미 게이트는 기판(10)의 핀들 내의 채널 영역과 같은 기판(10)의 각각의 채널 영역을 덮는다.
게이트 시일(seal) 스페이서는 각각의 더미 게이트의 노출된 표면 상에 형성 될 수 있다. 이방성 에칭이 후속되는 열 산화 또는 성막이 게이트 시일 스페이서를 형성할 수 있다. 게이트 스페이서(14)는 더미 게이트의 측벽을 따라 게이트 시일 스페이서 상에 형성된다. 게이트 스페이서(14)는 재료를 등각으로(conformally) 성막하고, 이후에 재료를 이방성으로 에칭함으로써 형성될 수 있다. 게이트 스페이서(14)의 재료는 실리콘 질화물, SiCN, 그들의 조합 등일 수 있다. 마스크는 예를 들어 마스크의 재료에 선택적인 에칭에 의해 제거될 수 있다. 에칭 정지 층(명시적으로 도시되지 않음)이 기판(10), 더미 게이트, 및 게이트 스페이서(14) 상부에 성막될 수 있고, 각 에칭 정지층 상부에 층간 유전체(Inter-Layer Dielectric; ILD)와 같은 제 1 유전체층(12)이 증착된다. 에칭 정지층은 실리콘 질화물, SiON, SiCN, 그들의 조합 등일 수 있다. 제 1 유전체층(12)은 PSG(Phospho-Silicate Glass), BSG(Boro-Silicate Glass), BPSG(Boron-Doped Phospho-Silicate Glass), USG(undoped Silicate Glass), 스핀-온-글라스, FSG(fluorinated silica glass), 카본 도핑된 실리콘 산화물(예를 들면, SiCOH) 등과 같은 유전체 재료로 형성될 수 있다. 제 1 유전체층(12)은 화학적 기상 증착(chemical vapor deposition; CVD), 고밀도 플라즈마(high density plasma; HDP) CVD, 감압 CVD(sub-atmospheric CVD; SACVD), 스핀 온, 스퍼터링, 또는 다른 적합한 방법에 의해 형성될 수 있다.
CMP는 게이트 스페이서(14) 및 더미 게이트의 상면과 제 1 유전체층(12)의 상면을 레벨링하도록 수행될 수 있다. CMP는 또한 더미 게이트 위에 있는 에칭 정지층의 부분들을 제거할 수 있다. 따라서, 더미 게이트의 상면은 제 1 유전체층(12) 및 에칭 정지층을 통해 노출된다.
더미 게이트, 게이트 시일 스페이서, 및 더미 게이트 아래 놓인 더미 게이트 유전체가 에칭 단계(들)에서 제거되어, 게이트 스페이서(14)들 사이에 리세스가 형성된다. 제거 동안에, 더미 게이트 유전체가 더미 게이트가 에칭될 때의 에칭 정지층으로서 사용될 수 있다. 이어서, 더미 게이트 유전체 및 게이트 시일 스페이서는 더미 게이트 제거 이후에 제거될 수 있다.
도 1은 게이트 유전체층(16) 및 게이트 전극층(18)의 형성을 예시한다. 게이트 유전체층(16)은, 예를 들어 기판(10)의 표면 상에, 게이트 스페이서(14)의 내부 측벽 상에, 제 1 유전체층(12)의 상면 상에, 게이트 스페이서(14) 사이의 리세스에서 등각으로 성막된다. 일부 실시예에 따르면, 게이트 유전체층(16)은 실리콘 산화물,실리콘 질화물, 또는 그들 다층을 포함한다. 다른 실시 예에서, 게이트 유전체층(16)은 하이-k 유전체 재료를 포함하고, 이러한 실시 예에서, 게이트 유전체층(16)은 약 7.0보다 큰 k값을 가질 수 있으며, 금속 산화물 또는 Hf, Al, Zr, La, Mg, Ba, Ti, Pb의 실리케이트, 및 그들의 조합을 포함할 수 있다. 게이트 유전체층(16)의 형성 방법은 분자 빔 증착(Molecular-Beam Deposition; MBD), 원자층 증착(Atomic Layer Deposition; ALD), 플라즈마 향상된 CVD(Plasma Enhanced CVD; PECVD) 등을 포함할 수 있다. 이어서, 게이트 전극층(18)이 게이트 유전체층(16) 상부에 성막되고, 리세스의 나머지 부분들을 채운다. 게이트 전극층(18)은 TiN, TaN, TaC, Co, Ru, Al,, 그들의 조합 또는 그들 다층과 같은 금속-함유 재료를 포함할 수 있다. 게이트 전극층(18)은 CVD, 물리적 기상 증착(physical vapor deposition; PVD), 도금 공정 등, 또는 그들의 조합에 의해 형성될 수 있다
도 2에서, 게이트 유전체층(16) 및 게이트 전극층(18)의 과잉 재료들이 제거되어, 각각 게이트 유전체(20) 및 게이트 전극(22)을 포함하는, 게이트 구조물을 형성한다. 과잉 재료들의 제거는 제 1 유전체층(12)의 상면과 동일 평면 상의 각각을 상면을 갖는 게이트 구조물을 초래할 수 있다. 평면(24)은 그러한 동일 평면 상의 상면을 예시한다. 과잉 재료들은 CMP에 의해 제거될 수 있고, 그것은 제 1 유전체층(12)과 게이트 구조물의 각각의 상면이 동일 평면 상이 되도록 생성할 수 있다.
도 3에 있어서, 보호층(26)이, 예를 들어 평면(24) 상부에 인접하여, 제 1 유전체층(12), 게이트 스페이서(14), 게이트 유전체(20), 및 게이트 전극(22) 상부에 형성된다. 보호층(26)은 약 5Å 내지 약 5,000Å 사이의 두께를 가질 수 있다. 보호층(26)은 실리콘 질화물, 실리콘 산질화물, 실리콘 카본 질화물 등 EH는 그즐의 조합을 포함할 수 있고, CVD, PECVD 등 또는 그들의 조합을 이용하여 형성될 수 있다. 보호층(26)의 재료가 제 1 유전체층(12)과 상이한 에칭 선택성을 갖도록, 보호층(26)의 재료는 제 1 유전체층(12)의 재료와 상이할 수 있다. 한편, 보호층(26)은 기판(10)으로의 콘택을 형성할 때 에칭 공정을 정지하기 위한 메커니즘을 제공할 수 있다.
도 4에 있어서, 보호층(26)은, 예를 들어 게이트 유전체(20) 및 게이트 전극(22)과 같은, 각각의 게이트 구조물 상부에 게이트 보호 캡(28)을 형성하기 위해 에칭된다. 적합한 포토리소그래피 및 에칭 공정이 게이트 보호 캡(28)을 형성하기 위해 사용될 수 있다. 예를 들어, 포토레지스트가 보호층(26) 상부에 형성되어 패터닝될 수 있고, 이어서 포토레지스트의 패턴이 에칭 공정에 의해 보호층(26)에 전사되어 게이트 보호 캡(28)을 형성할 수 있다. 에칭 공정은 반응성 이온 에칭(reactive ion etching; RIE), 유도 결합 플라즈마(inductively coupled plasma; ICP) 에칭, 용량 결합 플라즈마(capacitively coupled plasma; CCP) 등 또는 그들의 조합일 수있다. 또한, 에칭 공정은 에천트로서 CF4, C4F8, C5F8, CH3F 등과 같은 불소계 가스(들)을 이용할 수 있다.
도 5에서, 제 2 유전체층(30)이 제 1 유전체층(12) 및 보호 캡(28) 상부에 형성된다. 제 2 유전체층(30)은 PSG, BSG, BPSG, USG, 스핀-온-글라스, FSG, 카본 도핑된 실리콘 산화물(예를 들면, SiCOH) 등과 같은 유전체 재료로 형성될 수 있다. 제 2 유전체층(30)은 CVD, HDP-CVD, SACVD, 스핀 온, 스퍼터링, 또는 다른 적합한 방법에 의해 형성될 수 있다.
도 6에 있어서, 콘택(32)이 제 2 유전체층(30) 및 제 1 유전체층(12)을 통하여 기판(10)으로 형성된다. 개구부가 예를 들어, 제 1 유전체층(12) 상부에 포토레지스트의 층을 형성하고, 적절한 리소그래피 방법에 의해 패터닝된 포토레지스트 피처를 형성하도록 포토레지스트의 층을 패터닝하고, 제 1 유전체층(12)을 통하여 노출된 제 2 유전체층(30)을 에칭하는 것에 의해 제 2 유전체층(30) 및 제 1 유전체층(12) 내에서 기판(10)으로 형성될 수 있다. 패터닝된 포토레지스트층은 이후에 박리될 수 있다. 이어서, 도전성 재료가 개구부 내에 형성된다. 도전성 재료는 확산 배리어 상에 저저항 순수 금속의 조합으로 형성될 수 있다. 예를 들어, 확산 배리어는 Ti, TiN, Ta, TaN, Co, Ru 등으로 형성될 수 있고, 도전성 재료는 텅스텐, 구리, 은, 알루미늄, 그들 화합물 등으로 형성될 수 있다. 확산 배리어는 ALD, CVD, PVD, 도금 공정 등 또는 그들의 조합에 의해 형성될 수 있다. CMP와 같은 평탄화가 과잉 도전성 재료를 제거하기 위해 수행될 수 있다.
도 7은 미스얼라이닝된 콘택(34)을 예시한다. 도 6은 다른 공정 동안에 특정 정확함 및 콘택(32)의 개구부를 정의하는데 사용되는 포토리소그래피 마스크의 적절한 얼라인먼트를 가정하여 형성될 수 있는 콘택(32)을 예시한다. 공정 동안에, 포토리소그래피 마스크(들)의 일부 미스얼라인먼트나 구조물을 생성하는데 있어서의 다른 부정확함이 발생할 수 있다. 따라서, 도 7은 미스얼라인먼트 또는 다른 공정 부정확함이 게이트 구조물과의 콘택(34)의 오버레이를 초래하는 예를 예시한다. 게이트 구조물의 상부의 보호 캡(28)의 존재는
게이트 구조물을 포함한 트랜지스터의 소스/드레인 영역과 같은, 기판(10) 내의 소스/드레인 영역과 게이트 전극(22) 사이의 단락(short) 및/또는 게이트 전극(22)으로의 부적절한 접속과 같은 디바이스의 고장을 방지할 수 있다.
도 8a 내지 도 8c는 예시적인 게이트 보호 캡(28a, 28b 및 28c)의 다양한 프로파일을 도시한다. 예시적인 게이트 보호 캡(28a, 28b 및 28c)은 도 4에 관하여 논의된 단계 동안에 형성될 수 있다. 도 8a에 있어서, 게이트 보호 캡(28a)은 평면(24)에 직각(44)인 방향(40)에 실질적으로 평행인, 실질적으로 수직의 측벽(42)을 갖는다. 실질적으로 수직인 측벽(42)은 이방성 에칭 공정을 이용하여 형성될 수 있다. 도 8b에 있어서, 게이트 보호 캡(28b)은 평면(24)으로부터 말단으로 연장하는 방향에서 안쪽으로 약간 테이퍼지고, 게이트 보호 캡(28b)은 약간 경사진 측벽(46)을 갖는다. 약간 경사진 측벽(46)은 평면(24)에 직각인 방향(40)과 각도(48)를 형성한다. 각도(48)는 0보다 크고 30°와 동등하거나 작을 수 있다. 예를 들어, 약간 경사진 측벽(46)은 60°와 동등하거나 크고 90°보다 작은, 평면(24)와의 각도를 형성할 수 있다. 도 8c에 있어서, 게이트 보호 캡(28c)은 평면(24)으로부터 말단으로 연장하는 방향에서 안쪽으로 크게 테이퍼지고, 게이트 보호 캡(28c)은 크게 경사진 측벽(50)을 갖는다. 크게 경사진 측벽(50)은 평면(24)에 직각인 방향(40)과 각도(52)를 형성한다. 각도(52)는, 30°보다 크고 60°와 동등하거나 작은 것과 같이, 30°보다 클 수 있다. 예를 들어, 크게 경사진 측벽(50)은, 약 30°와 동등하거나 크고 60°보다 작은 것과 같이, 60°보다 작은, 평면(24)와의 각도를 형성할 수 있다. 다양한 측벽(42, 46 및 50)이 도 4에 관하여 논의된 바와 같이, 예를 들어 에칭 공정 동안에 불소계 가스의 유동 레이트를 제어함으로써 형성될 수 있다.
도 9a 내지 도 9c는 게이트 보호 캡(28e, 28f 및 28g)의 예시적인 프로파일에 대한 추가 수정을 도시한다. 이러한 도면은 다양한 측면 치수를 도시한다. 별도의 언급이 없는 한, 다양한 측면 치수는 평행하는 측면 치수이고, 제 2 구조물의 또 다른 측면 치수에 관하여 논의된 제 1 구조물의 측면 치수의 논의는, 게이트 구조물 및 그들 위에 놓인 게이트 보호 캡(28)과 같은 대응하는 구조물과 관련있는 것으로 이해된다.
도 9a는 게이트 측면 치수(60), 스페이서 측면 치수(62), 갭 측면 치수(64), 및 캡 측면 치수(66)를 도시한다. 게이트 측면 치수(60)는 게이트 스페이서(14)의 마주보는 내부 측벽들 사이의 측면 치수로서 도시된다. 스페이서 측면 치수(62)는 게이트 스페이서(14)의 측벽들 사이의 측면 치수로서 도시된다. 갭 측면 치수(64)는 이웃하는 게이트 구조물의 게이트 스페이서(14)의 마주보는 측벽들 사이의 측면 치수로서 도시된다. 캡 측면 치수(66)는 게이트 보호 캡(28e)의 최외부 가장자리들 사이에서 측면 방향으로 도시된다.
캡 측면 치수(66)는 게이트 측면 치수(60)와 동등하거나 크도록 도시된다. 또한, 이들 예에서, 캡 측면 치수(66)는 게이트 측면 치수(60) + 스페이서 측면 치수(62)의 2배보다 작다. 일례에 있어서, 게이트 보호 캡(28e)의 제 1 부분은, 게이트 전극(22)의 상면의 중심 또는 중간선으로부터, 게이트 측면 치수(60)의 1/2와 동등하거나 크고 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 1/2보다 작은, 측면 치수까지 연장한다. 게이트 보호 캡(28e)의 제 2 부분은, 게이트 전극(22)의 상면의 중심 또는 중간선으로부터, 게이트 보호 캡(28e)의 제 1 부분과 마주보는 측면 방향으로, 게이트 측면 치수(60)의 1/2와 동등하거나 크고 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 1/2보다 작은, 측면 치수까지 연장한다.
도 9b는 게이트 보호 캡(28f)의 캡 측면 치수(68)를 도시한다. 캡 측면 치수(68)는 게이트 보호 캡(28f)의 최외부 가장자리들 사이에서 측면 방향으로 도시된다. 캡 측면 치수(68)는 게이트 측면 치수(60) + 스페이서 측면 치수(62)의 2배의 측면 치수와 동등한 것으로 도시된다. 일례에 있어서, 게이트 보호 캡(28f)의 제 1 부분은 게이트 전극(22)의 상면의 중심 또는 중간선으로부터, 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 1/2와 동등한 측면 치수까지 연장한다. 게이트 보호 캡(28f)의 제 2 부분은 게이트 전극(22)의 상면의 중심 또는 중간선으로부터, 게이트 보호 캡(28e)의 제 1 부분과 마주보는 측면 방향으로, 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 1/2와 동등한 측면 치수까지 연장한다.
도 9c는 게이트 보호 캡(28g)의 캡 측면 치수(70)를 도시한다. 캡 측면 치수(70)는 게이트 보호 캡(28g)의 최외부 가장자리들 사이에서 측면 방향으로 도시된다. 캡 측면 치수(70)는 게이트 측면 치수(60) + 스페이서 측면 치수(62)의 2배보다 큰 것으로 도시된다. 예를 들어, 캡 측면 치수(70)는 게이트 측면 치수(60) + 스페이서 측면 치수(62)의 2배보다 크고, 대략 게이트 측면 치수(60) + 스페이서 측면 치수(62)의 결합의 2배 + 갭 측면 치수(64)의 1/2보다 작을 수 있다.
일례에 있어서, 게이트 보호 캡(28g)의 제 1 부분은 게이트 전극(22)의 상면의 중심 또는 중간선으로부터, 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 1/2보다 큰 측면 치수까지 연장한다. 예를 들어, 게이트 보호 캡(28g)의 제 1 부분은 중심 또는 중간선으로부터, 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 1/2보다 크고, 대략 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 결합의 1/2 + 갭 측면 치수(64)보다 작은, 측면 치수까지 연장될 수 있다. 게이트 보호 캡(28g)의 제 2 부분은 게이트 전극(22)의 상면의 중심 또는 중간선으로부터, 게이트 보호 캡(28g)의 제 1 부분과 마주보는 측면 방향으로, 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 1/2보다 큰 측면 치수까지 연장한다. 예를 들어, 게이트 보호 캡(28g)의 제 2 부분은 중심 또는 중간선으로부터, 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 1/2보다 크고, 대략 스페이서 측면 치수(62) + 게이트 측면 치수(60)의 결합의 1/2 + 갭 측면 치수(64)보다 작은, 측면 치수까지 연장될 수 있다.
게이트 보호 캡(28e, 28f 및 28g)이 그들 각각의 아래 놓인 게이트 전극(22)의 상면에 관하여 실질적으로 중심이 된 것으로서 도 9a 내지 도 9c에서 도시될 수 있다. 실시예에 있어서, 게이트 보호 캡(28)은 중심이 되는 것으로부터 변할 수 있다. 예를 들어, 도 9a 내지 도 9c에서 논의되는 다양한 제 1 부분 및 제 2 부분은 게이트 보호 캡(28)이 그 아래놓인 게이트 전극(22)에 관하여 중심이 되거나 중심이 되지 않을 수도 있도록, 임의의 방식으로 조합된 수 있다. 추가적으로, 도 9a 내지 도 9c에 관하여 예시되거나 논의되는 임의의 프로파일은 도 8a 내지 도 8c에 관하여 논의된 측벽 중 하나 이상을 가질 수 있다.
실시예는 이점들을 성취할 수 있다. 예를 들어, 일부 실시예들은 기판에 형성된 콘택의 셀프-얼라인먼트를 허용할 수 있다. 게이트 보호 캡은 콘택으로 하여금 게이트 전극과 기판 사이의 브리지의 감소 가능성을 가지고 형성되도록 할 수 있다. 따라서, 작은 피치 기술이 이용될 때 높은 처리 윈도우가 달성 될 수있다.
실시예는 기판, 기판 상부에 있는 게이트 구조물, 기판 상부에 있는 제 1 유전체층, 및 게이트 구조물의 게이트 전극 상부에 있는 게이트 보호 캡을 포함하는 구조물이다. 게이트 구조물은 게이트 전극 및 게이트 유전체를 포함한다.제 1 유전체층의 상면은 게이트 전극의 상면과 동일 평면 상에 있다. 게이트 구조물은 제 1 게이트 구조물 측벽과 제 2 게이트 구조물 측벽 사이에서 측면 방향으로 게이트 측면 거리만큼 연장한다. 게이트 보호 캡은 제 1 캡 측벽과 제 2 캡 측벽 사이에서 측면 방향으로 연장한다. 제 1 캡 부분은 게이트 구조물의 중간선으로부터 측면 방향으로 제 1 게이트 구조물 측벽을 향하여 제 1 캡 측벽까지 제 1 캡 측면 거리만큼 연장하고, 제 2 캡 부분은 중간선으로부터 측면 방향으로 제 2 게이트 구조물 측벽을 향하여 제 2 캡 측벽까지 제 2 캡 측면 거리만큼 연장한다. 제 1 캡 측면 거리 및 제 2 캡 측면 거리는 게이트 측면 거리의 적어도 1/2이다.
다른 실시예는 반도체 기판, 반도체 기판 상부에 배치된 게이트 전극, 게이트 전극과 반도체 기판 사이에 배치되고 게이트 전극의 측벽을 따라 배치된 게이트 유전체, 반도체 기판 상부에 게이트 유전체의 외부 측벽을 따라 배치된 스페이서, 반도체 기판 상부에 배치된 제 1 유전체층, 게이트 전극 상부에 있는 보호 캡을 포함하는 구조물이다. 제 1 유전체층, 게이트 유전체, 및 게이트 전극의 각각의 상면은 동일 평면 상의 표면이다. 게이트 폭은 게이트 유전체의 마주보는 외부 측벽들의 사이이다. 보호 캡은 캡 폭을 갖는다. 캡 폭은 게이트 폭과 동등하거나 크다.
추가의 실시예는, 기판 상부에 게이트 스페이서를 갖는 제 1 유전체층을 형성하는 단계; 게이트 스페이서의 각각의 내부 측벽을 따라 기판 상부에 게이트 유전체를 형성하는 단계; 게이트 유전체 상부에 게이트 전극을 형성하는 단계 - 제 1 유전체층, 게이트 유전체, 및 게이트 전극은 동일 평면 상에 있는 상면을 갖음 - ; 및 게이트 전극 상부에 게이트 보호 캡을 형성하는 단계 - 게이트 보호 캡은 게이트 스페이서의 내부 측벽들 사이에서 측면 방향으로 적어도 제 1 거리만큼 연장하는 폭을 갖음 - 를 포함하는 방법이다.
본 실시예 및 그 이점이 상세하게 설명되었지만, 다양한 변경, 대체 및 수정이 첨부된 청구범위에 의해 규정되는 바와 같은 본 실시형태의 사상 및 범주로부터 벗어남 없이 여기서 이루어질 수 있다는 것을 이해하여야 한다. 게다가, 본 출원의 범주는 본 명세서에 기재된 공정, 머신, 제조, 및 물질의 구성, 수단, 방법, 및 단계의 특정 실시예에 한정되도록 의도되지 않는다. 당업자는 본 개시로부터, 여기에 기재된 대응하는 실시형태와 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 성취하는, 현재 존재하거나 이후 개발될, 공정, 머신, 제조, 및 물질의 구성, 수단, 방법, 또는 단계가 본 개시에 따라 이용될 수 있다는 것을 쉽게 인지할 것이다. 따라서, 첨부된 청구범위는 그러한 공정, 머신, 제조, 및 물질의 구성, 수단, 방법, 또는 단계 등의 범주 내에 포함하도록 의도된다.

Claims (20)

  1. 구조물에 있어서,
    기판;
    상기 기판 상부에 있는 게이트 구조물로서, 게이트 전극 및 게이트 유전체를 포함하고, 제 1 게이트 구조물 최외부 측벽과 제 2 게이트 구조물 최외부 측벽 사이의 게이트 측면 거리만큼 측방향으로 연장하는, 상기 게이트 구조물;
    상기 제 1 게이트 구조물 최외부 측벽을 따르는 제 1 스페이서로서, 상기 제 1 게이트 구조물 최외부 측벽으로부터 가장 먼 상기 제 1 스페이서의 지점까지 상기 제 1 게이트 구조물 최외부 측벽으로부터 스페이서 측면 거리만큼 측방향으로 연장하는, 상기 제 1 스페이서;
    상기 제 2 게이트 구조물 최외부 측벽을 따르는 제 2 스페이서로서, 상기 제 2 게이트 구조물 최외부 측벽으로부터 가장 먼 상기 제 2 스페이서의 지점까지 상기 제 2 게이트 구조물 최외부 측벽으로부터 상기 스페이서 측면 거리만큼 측방향으로 연장하는, 상기 제 2 스페이서;
    상기 기판 상부에 있는 제 1 유전체층으로서, 상기 제 1 유전체층의 상면 및 상기 게이트 전극의 상면은 제 1 평면 내에서 동일 평면 상에 있고, 상기 제 1 스페이서는 상기 제 1 유전체층 및 상기 게이트 구조물 사이에 배치되고, 상기 제 2 스페이서는 상기 제 1 유전체층 및 상기 게이트 구조물 사이에 배치되는 것인, 상기 제 1 유전체층; 및
    상기 게이트 전극 상부에 있는 게이트 보호 캡으로서, 제 1 캡 측벽과 제 2 캡 측벽 사이에서 측방향으로 연장하는, 상기 게이트 보호 캡
    을 포함하고,
    상기 게이트 보호 캡의 제 1 캡 부분이 상기 게이트 구조물의 중간선으로부터 측방향으로 상기 제 1 게이트 구조물 최외부 측벽의 평면을 향하여 상기 제 1 캡 측벽까지 제 1 캡 측면 거리만큼 상기 제 1 평면과 직접 접하여 연장하며,
    상기 게이트 보호 캡의 제 2 캡 부분이 상기 중간선부터 측방향으로 상기 제 2 게이트 구조물 최외부 측벽의 평면을 향하여 상기 제 2 캡 측벽까지 제 2 캡 측면 거리만큼 상기 제 1 평면과 직접 접하여 연장하고,
    상기 제 1 캡 측면 거리 및 상기 제 2 캡 측면 거리는 상기 게이트 측면 거리의 적어도 1/2이고,
    상기 제 1 캡 측면 거리, 상기 제 2 캡 측면 거리, 또는 둘 다는 적어도 상기 스페이서 측면 거리와 상기 게이트 측면 거리의 1/2을 합한 것인 구조물.
  2. 제 1 항에 있어서,
    상기 제 1 캡 측면 거리 또는 상기 제 2 캡 측면 거리 중 하나는 상기 스페이서 측면 거리와 상기 게이트 측면 거리의 1/2을 합한 것보다 큰 것인 구조물.
  3. 제 1 항에 있어서,
    상기 제 1 캡 측면 거리, 상기 제 2 캡 측면 거리, 또는 둘 다는 상기 스페이서 측면 거리와 상기 게이트 측면 거리의 1/2을 합한 것과 동등한 것인 구조물.
  4. 제 1 항에 있어서,
    각각의 이웃하는 게이트 구조물은 상기 제 1 스페이서 및 상기 제 2 스페이서 각각으로부터 각각의 갭 측면 거리에 있고,
    상기 제 1 캡 측면 거리, 상기 제 2 캡 측면 거리, 또는 둘 다는 상기 스페이서 측면 거리와 상기 게이트 측면 거리의 1/2을 합한 것보다 크고, 상기 스페이서 측면 거리와 상기 게이트 측면 거리의 1/2과 상기 각각의 갭 측면 거리의 1/2을 합한 것보다 작거나 동등한 것인 구조물.
  5. 제 1 항에 있어서,
    상기 제 1 캡 측벽 및 상기 제 2 캡 측벽 각각은 상기 제 1 평면과 직각인 것인 구조물.
  6. 제 1 항에 있어서,
    상기 제 1 캡 측벽 및 상기 제 2 캡 측벽 각각은 상기 제 1 평면과 각도를 형성하고, 상기 각도는 60°와 동등하거나 크고 90°보다 작고, 상기 각도는 상기 게이트 보호 캡 내부에 있는 것인 구조물.
  7. 제 1 항에 있어서,
    상기 제 1 캡 측벽 및 상기 제 2 캡 측벽 각각은 상기 제 1 평면과 각도를 형성하고, 상기 각도는 30°와 동등하거나 크고 60°보다 작고, 상기 각도는 상기 게이트 보호 캡 내부에 있는 것인 구조물.
  8. 제 1 항에 있어서,
    상기 제 1 유전체층 및 상기 게이트 보호 캡 상부에 있는 제 2 유전체층; 및
    상기 제 2 유전체층 및 상기 제 1 유전체층을 통과하여 상기 기판까지 형성된 콘택
    을 더 포함하는 것인 구조물.
  9. 구조물에 있어서,
    반도체 기판;
    상기 반도체 기판 상부에 배치된 게이트 전극;
    상기 게이트 전극과 상기 반도체 기판 사이에 배치되고, 상기 게이트 전극의 측벽들을 따라 배치된 게이트 유전체로서, 게이트 폭은 상기 게이트 유전체의 마주보는 외부 측벽들의 사이에 있는 것인, 상기 게이트 유전체;
    상기 반도체 기판 상부에 배치되고, 상기 게이트 유전체의 외부 측벽들을 따르는 스페이서들로서, 스페이서들 각각은 스페이서 폭을 갖고, 각 스페이서 폭은 상기 게이트 유전체의 외부 측벽들로부터 가장 먼 각 스페이서의 지점들까지 상기 게이트 유전체의 외부 측벽들로부터 연장하는 것인, 상기 스페이서들;
    상기 반도체 기판 상부에 배치된 제 1 유전체층으로서, 상기 제 1 유전체층, 상기 게이트 유전체, 및 상기 게이트 전극의 각각의 상면은 동일 평면 상의 표면인 것인, 상기 제 1 유전체층; 및
    상기 게이트 전극 상부에 있는 보호 캡으로서, 상기 보호 캡은 상기 동일 평면에 직접 접하고, 상기 보호 캡은 상기 동일 평면과 직접 접하는 캡 폭을 갖고, 상기 캡 폭은 상기 게이트 폭에 상기 스페이서 폭의 2배를 더한 것과 동등하거나 더 큰 것인 보호 캡
    을 포함하는 구조물.
  10. 기판 상부에 게이트 스페이서들을 갖는 제 1 유전체층을 형성하는 단계;
    상기 게이트 스페이서들의 각각의 내부 측벽들을 따라 상기 기판 상부에 게이트 유전체를 형성하는 단계;
    상기 게이트 유전체 상부에 게이트 전극을 형성하는 단계 - 상기 제 1 유전체층, 게이트 유전체, 및 게이트 전극은 제 1 평면 내에서 동일 평면 상에 있는 상면들을 갖음 - ; 및
    상기 게이트 전극 상부에 게이트 보호 캡을 형성하는 단계로서, 상기 게이트 보호 캡은 상기 게이트 스페이서들의 최외부 가장자리들 사이에서 측방향으로 적어도 제 1 거리만큼 연장하고 상기 제 1 평면에 직접 접하는 폭을 갖고, 상기 게이트 스페이서들의 최외부 가장자리들은 상기 게이트 스페이서들의 각각의 내부 측벽들으로부터 반대편에 있는 것인, 게이트 보호 캡 형성 단계
    를 포함하는 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140161875A 2013-11-19 2014-11-19 게이트 보호 캡 및 그 형성 방법 KR101706427B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/084,420 US9384988B2 (en) 2013-11-19 2013-11-19 Gate protection caps and method of forming the same
US14/084,420 2013-11-19

Publications (2)

Publication Number Publication Date
KR20150058076A KR20150058076A (ko) 2015-05-28
KR101706427B1 true KR101706427B1 (ko) 2017-02-13

Family

ID=53172401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140161875A KR101706427B1 (ko) 2013-11-19 2014-11-19 게이트 보호 캡 및 그 형성 방법

Country Status (3)

Country Link
US (1) US9384988B2 (ko)
KR (1) KR101706427B1 (ko)
CN (1) CN104659083B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773696B2 (en) * 2014-01-24 2017-09-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9722038B2 (en) * 2015-09-11 2017-08-01 International Business Machines Corporation Metal cap protection layer for gate and contact metallization
CN106684041B (zh) * 2015-11-10 2020-12-08 联华电子股份有限公司 半导体元件及其制作方法
US9761483B1 (en) * 2016-03-07 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, FinFET devices and methods of forming the same
CN107785260A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置
US10460986B2 (en) * 2018-01-29 2019-10-29 Globalfoundries Inc. Cap structure
US10985076B2 (en) 2018-08-24 2021-04-20 International Business Machines Corporation Single metallization scheme for gate, source, and drain contact integration
US10930568B1 (en) 2019-09-23 2021-02-23 International Business Machines Corporation Method and structure to improve overlay margin of non-self-aligned contact in metallization layer
CN114695118A (zh) * 2020-12-29 2022-07-01 广州集成电路技术研究院有限公司 具有自对准接触结构的晶体管器件、电子装置及形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289334A1 (en) * 2008-05-21 2009-11-26 Willy Rachmady Metal gate structure and method of manufacturing same
US20130277764A1 (en) * 2012-04-18 2013-10-24 International Business Machines Corporation Etch Stop Layer Formation In Metal Gate Process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258729B1 (en) * 1999-09-02 2001-07-10 Micron Technology, Inc. Oxide etching method and structures resulting from same
US6777299B1 (en) * 2003-07-07 2004-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removal of a spacer
US6991979B2 (en) * 2003-09-22 2006-01-31 International Business Machines Corporation Method for avoiding oxide undercut during pre-silicide clean for thin spacer FETs
US7563701B2 (en) 2005-03-31 2009-07-21 Intel Corporation Self-aligned contacts for transistors
US7410854B2 (en) * 2006-10-05 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making FUSI gate and resulting structure
US7759262B2 (en) * 2008-06-30 2010-07-20 Intel Corporation Selective formation of dielectric etch stop layers
CN102214574B (zh) * 2010-04-07 2013-06-12 中国科学院微电子研究所 一种半导体器件的制造方法
US8912658B2 (en) * 2010-10-29 2014-12-16 International Business Machines Corporation Interconnect structure with enhanced reliability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289334A1 (en) * 2008-05-21 2009-11-26 Willy Rachmady Metal gate structure and method of manufacturing same
US20130277764A1 (en) * 2012-04-18 2013-10-24 International Business Machines Corporation Etch Stop Layer Formation In Metal Gate Process

Also Published As

Publication number Publication date
US20150137195A1 (en) 2015-05-21
CN104659083B (zh) 2018-04-10
CN104659083A (zh) 2015-05-27
KR20150058076A (ko) 2015-05-28
US9384988B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
KR101706427B1 (ko) 게이트 보호 캡 및 그 형성 방법
US11424243B2 (en) Semiconductor device and manufacturing method thereof
US11854907B2 (en) Contact air gap formation and structures thereof
US10510598B2 (en) Self-aligned spacers and method forming same
US11244898B2 (en) Integrated circuit interconnect structures with air gaps
TWI638428B (zh) 半導體裝置及其製造方法
US11037824B2 (en) Semiconductor device and method for manufacturing the same
TWI619178B (zh) 半導體裝置及其製造方法
CN106169501B (zh) 具有不均匀栅极结构的FinFET器件结构及其形成方法
US11244832B2 (en) Semiconductor structure with mask structure
TWI521644B (zh) 半導體裝置及其製造方法
TW202020978A (zh) 積體電路裝置、半導體裝置、及其形成方法
CN106920771B (zh) 金属栅晶体管源漏区接触塞的制作方法
US20180019161A1 (en) Semiconductor structure and manufacturing method thereof
TW201717398A (zh) 半導體裝置及其製造方法
US8865595B2 (en) Device and methods for forming partially self-aligned trenches
TW201810591A (zh) 半導體裝置與其形成方法
US10290535B1 (en) Integrated circuit fabrication with a passivation agent
TW201830534A (zh) 半導體裝置的形成方法
US8487397B2 (en) Method for forming self-aligned contact
CN111128691B (zh) 半导体装置的制造方法及其接触插塞的制造方法
US12057488B2 (en) Methods of reducing capacitance in field-effect transistors
US11916079B2 (en) Semiconductor structure
US20230411213A1 (en) Semiconductor device and method for fabricating the same
US20230402277A1 (en) Semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 4