KR101681294B1 - Resistive switching memory and method of fabricating the same - Google Patents
Resistive switching memory and method of fabricating the same Download PDFInfo
- Publication number
- KR101681294B1 KR101681294B1 KR1020150047652A KR20150047652A KR101681294B1 KR 101681294 B1 KR101681294 B1 KR 101681294B1 KR 1020150047652 A KR1020150047652 A KR 1020150047652A KR 20150047652 A KR20150047652 A KR 20150047652A KR 101681294 B1 KR101681294 B1 KR 101681294B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- chitosan
- resistance
- silver
- substrate
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000008859 change Effects 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000005518 polymer electrolyte Substances 0.000 claims abstract description 18
- 239000007787 solid Substances 0.000 claims abstract description 18
- 229920001661 Chitosan Polymers 0.000 claims description 63
- 239000010410 layer Substances 0.000 claims description 58
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 46
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 43
- 229910052709 silver Inorganic materials 0.000 claims description 43
- 239000004332 silver Substances 0.000 claims description 43
- 229910052697 platinum Inorganic materials 0.000 claims description 19
- 239000012790 adhesive layer Substances 0.000 claims description 15
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- SQGYOTSLMSWVJD-UHFFFAOYSA-N silver(1+) nitrate Chemical compound [Ag+].[O-]N(=O)=O SQGYOTSLMSWVJD-UHFFFAOYSA-N 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229920002101 Chitin Polymers 0.000 claims description 5
- 239000012153 distilled water Substances 0.000 claims description 5
- 229910001961 silver nitrate Inorganic materials 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000002207 thermal evaporation Methods 0.000 claims description 4
- 101710134784 Agnoprotein Proteins 0.000 claims description 3
- 238000005266 casting Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 239000000843 powder Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 230000006399 behavior Effects 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 150000001768 cations Chemical class 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 0 C[C@](C[*-])(**1)O*(CO)*1O Chemical compound C[C@](C[*-])(**1)O*(CO)*1O 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- -1 silver ions Chemical class 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 241000252506 Characiformes Species 0.000 description 1
- NHPBNQZEXDUUIO-UHFFFAOYSA-N [Ag+].[Ag+].[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Ag+].[Ag+].[O-][N+]([O-])=O.[O-][N+]([O-])=O NHPBNQZEXDUUIO-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000560 biocompatible material Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000850 deacetylating effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002114 nanocomposite Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H01L27/24—
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
- C08K5/00—Use of organic ingredients
- C08K5/04—Oxygen-containing compounds
- C08K5/05—Alcohols; Metal alcoholates
- C08K5/053—Polyhydroxylic alcohols
-
- H01L27/11507—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1443—Non-volatile random-access memory [NVRAM]
Landscapes
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Medicinal Chemistry (AREA)
- Polymers & Plastics (AREA)
- Organic Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 고체폴리머전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer)을 형성하는 단계; 및 상기 저항변화층 상에 제 2 전극을 형성하는 단계;를 포함하는, 저항변화메모리의 제조방법 및 이를 이용하여 구현한 저항변화메모리를 제공한다.The method includes forming a first electrode on a substrate; Forming a resistive switching layer having a solid polymer electrolyte on the first electrode; And forming a second electrode on the resistance variable layer, and a resistance change memory implemented using the method.
Description
본 발명은 메모리 및 메모리의 제조방법에 관한 것으로서, 더 상세하게는 저항변화메모리 및 저항변화메모리의 제조방법에 관한 것이다.BACKGROUND OF THE
1900년대 후반 이후 반도체 메모리의 응용분야는 PC에 국한되지 않고 각종 전자기기에 사용되면서 그 수요가 급격히 증가해 왔으며, 이러한 시장의 요구에 따라 반도체 소자의 집적도는 반도체 공정 기술의 발전에 힘입어 무어의 법칙(Moore's law)과 황의 법칙(Hwang's law)에서 묘사된 바와 같이 해마다 급격한 증가를 거듭해 오고 있다.Since the late 1900s, semiconductor memory applications have been increasingly used not only in PCs but also in various electronic devices. Demand for semiconductor devices has been rapidly increasing due to the development of semiconductor processing technology. Has been increasing year by year, as described in Moore's law and Hwang's law.
소자의 고집적도를 위해 지금까지는 소자의 크기를 줄이는 데 많은 연구를 해왔으나 물리적인 한계에 다다라 최근에는 소자의 크기 이외의 조건을 바꾸어 집적도를 향상시키고자 하는 연구가 활발히 진행되고 있다. 그 중 주로 연구되는 것은 적층구조 방식으로서 적층이 가능한 물질을 이용한 메모리를 공정을 통해 셀들을 층층이 쌓아 올리는 방법과 하나의 셀에 여러 개의 정보를 저장할 수 있도록 소자의 정보 저장 능력을 향상시키는 연구(multi level cell)가 있다.For the high integration of devices, much research has been done so far to reduce the size of devices. However, the physical limitations have been reached. Recently, studies have been actively carried out to improve the integration degree by changing conditions other than the size of the device. Among them, the study mainly consists of stacking layers of cells through the process of memory using materials that can be stacked as a stacked structure, and a method of improving information storage capacity of a device such that multiple information can be stored in one cell level cell.
한편, 저항변화메모리(resistive switching memory, 이하 ReRAM)의 경우는 실리콘 공정 대비 저온에서 모든 공정을 진행할 수 있다는 장점과 박막 형성과정이 간단하다는 장점을 살려 3D 적층을 이용하여 고집적 메모리를 구현하기 위해서 연구가 진행되고 있다. 그러나 ReRAM 거동의 원인이 되는 스위칭 메커니즘은 아직까지 명확하게 규명되지 않은 실정이며, 여러 연구 그룹에서 저항변화 원리를 이해하기 위한 연구를 계속 수행하고 있다. 또한, ReRAM 소자의 실용화를 위해 신재료개발, 최적 증착공정기술 개발, 소자의 안정성 및 균일성 확보가 반드시 필요하다.On the other hand, in the case of resistive switching memory (hereinafter referred to as ReRAM), it is advantageous to perform all the processes at a low temperature compared with the silicon process and to realize the high integration memory using the 3D lamination . However, the switching mechanism responsible for the ReRAM behavior has not yet been clarified, and research groups continue to study the principle of resistance change. In addition, for the practical use of ReRAM devices, it is essential to develop new materials, develop optimal deposition process technology, and secure device stability and uniformity.
최근에, 자연친화적인 폴리머를 포함하는 다양한 유기재료는 저항변화 거동을 가지는 비휘발성 메모리 소자의 저항변화층으로 이용되고 있다. 그러나 저항변화층에 자연친화적이고, 생체친화적인 재료를 적용하기에는 많은 어려움이 있다. 또, 이와 같이 적용된 자연친화적인 재료를 이용한 비휘발성 메모리 소자는 신뢰성 및 타당성에 대한 평가가 필요한 문제점이 있다.Recently, various organic materials including a nature-friendly polymer have been used as a resistance change layer of a nonvolatile memory element having a resistance change behavior. However, there are many difficulties to apply nature-friendly, biocompatible materials to the resistance variable layer. In addition, there is a problem that a nonvolatile memory device using such a nature-friendly material as described above needs to be evaluated for reliability and validity.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 친환경적인 유기재료를 사용하여 저항변화메모리의 안정성 및 균일성을 확보할 수 있는 저항변화메모리 및 저항변화메모리의 제조방법에 관한 것이다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a resistance change memory and a method of manufacturing a resistance change memory which can secure stability and uniformity of a resistance change memory using an environmentally friendly organic material will be. However, these problems are exemplary and do not limit the scope of the present invention.
본 발명의 일 관점에 따르면, 저항변화메모리의 제조방법이 제공된다. 상기 저항변화메모리의 제조방법은 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 고체폴리머전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer)을 형성하는 단계; 및 상기 저항변화층 상에 제 2 전극을 형성하는 단계;를 포함할 수 있다.According to one aspect of the present invention, a method of manufacturing a resistance change memory is provided. A method of fabricating a resistance change memory includes forming a first electrode on a substrate; Forming a resistive switching layer having a solid polymer electrolyte on the first electrode; And forming a second electrode on the resistance variable layer.
상기 고체폴리머전해질은 하기 화학식 1로 표시되는 키토산(chitosan)을 포함할 수 있다.The solid polymer electrolyte may include chitosan represented by the following formula (1).
[화학식 1][Chemical Formula 1]
상기 키토산은 하기 화학식 2로 표시되는 키틴(chitin)을 탈 아세틸화(de-acetylation)함으로써 형성될 수 있다.The chitosan may be formed by deacetylating chitin represented by the following formula (2).
[화학식 2](2)
상기 키토산은 아세트산(acetic acid) 용액 및 증류수를 이용함으로써 상기 키토산을 용해시켜 키토산 용액을 형성하고, 상기 키토산 용액에 질산은(AgNo3) 파우더를 혼합함으로써 상기 키토산에 은(Ag) 원자를 도핑할 수 있다.The chitosan may be prepared by dissolving the chitosan by using an acetic acid solution and distilled water to form a chitosan solution and mixing the chitosan solution with silver nitrate (AgNo 3 ) have.
상기 키토산 용액을 상기 제 1 전극 상에 드롭-캐스팅(drop-casting) 방법으로 코팅(coating)한 후 건조할 수 있다.The chitosan solution may be coated on the first electrode by a drop-casting method and then dried.
상기 기판 상에 제 1 전극을 형성하는 단계; 이전에 상기 기판 상에 접착층(adhesion layer)을 형성하는 단계;를 더 포함할 수 있다.Forming a first electrode on the substrate; And forming an adhesion layer on the substrate in advance.
상기 기판 상에 접착층을 형성하는 단계;는 전자빔증발증착(E-beam evaporation) 방법을 이용하여 상기 기판 상에 티타늄(Ti)을 증착하는 단계;를 포함할 수 있다.The step of forming an adhesive layer on the substrate may include depositing titanium (Ti) on the substrate using an E-beam evaporation method.
상기 기판 및 상기 기판 상에 제 1 전극을 형성하는 단계;는 상기 접착층 상에 스퍼터링(sputtering) 방법을 이용하여 백금(Pt)을 증착하는 단계;를 포함할 수 있다.The step of forming the first electrode on the substrate and the substrate may include depositing Pt on the adhesive layer using a sputtering method.
상기 저항변화층 상에 제 2 전극을 형성하는 단계;는 상기 저항변화층 상에 열증발증착(thermal evaportion) 방법으로 은(Ag)을 증착하는 단계;를 포함할 수 있다.The step of forming the second electrode on the resistance variable layer may include depositing silver (Ag) on the resistance variable layer by a thermal evaporation method.
본 발명의 다른 관점에 따르면, 저항변화메모리가 제공된다. 상기 저항변화메모리는 기판; 상기 기판 상에 형성된 제 1 전극; 상기 제 1 전극 상에 형성되고, 고체 폴리머 전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer); 및 상기 저항변화층 상에 형성된 제 2 전극;을 포함할 수 있다.According to another aspect of the present invention, a resistance change memory is provided. The resistance change memory comprising: a substrate; A first electrode formed on the substrate; A resistive switching layer formed on the first electrode and having a solid polymer electrolyte; And a second electrode formed on the resistance-variable layer.
상기 고체 폴리머 전해질은 하기 화학식 1로 표시되는 키토산(chitosan)을 포함할 수 있다.The solid polymer electrolyte may include chitosan represented by the following formula (1).
[화학식 1][Chemical Formula 1]
상기 키토산은 자연상태(natural state)에서 절연체(insulator) 특성을 가지며, 상기 키토산에 은(Ag) 원자가 도핑됨으로써 저항변화 기능을 수행할 수 있다.The chitosan has an insulator characteristic in a natural state, and the resistance change function can be performed by doping the chitosan with silver (Ag) atoms.
상기 저항변화층은 상기 은(Ag) 원자를 도핑함으로써 상기 제 1 전극 또는 상기 제 2 전극 중 어느 하나에 전압을 인가하는 경우, 전도성 필라멘트(conductive filament)가 균일하게 형성될 수 있다.When the voltage is applied to either the first electrode or the second electrode by doping the silver (Ag) atoms, the resistance variable layer may be formed with a conductive filament uniformly.
본 발명의 또 다른 관점에 따르면, 저항변화메모리가 제공된다. 상기 저항변화메모리는 기판; 상기 기판 상에 형성된 제 1 전극; 상기 제 1 전극 상에 형성된 접착층(adhesion layer); 상기 접착층 상에 형성된 하기 화학식 3으로 표시되는 은(Ag)이 도핑된 키토산(Chitosan); 및 상기 은(Ag)이 도핑된 키토산(chitosan) 상에 형성된 제 2 전극;을 포함할 수 있다.According to another aspect of the present invention, a resistance change memory is provided. The resistance change memory comprising: a substrate; A first electrode formed on the substrate; An adhesion layer formed on the first electrode; Silver (Ag) -doped chitosan represented by the following
[화학식 3](3)
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 안전하고 친환경적인 소재를 이용함으로써 생체적합하고, 정보저장능력과 내구성이 우수한 저항변화메모리 및 저항변화메모리의 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to one embodiment of the present invention as described above, it is possible to implement a resistance change memory and a resistance change memory manufacturing method which are biocompatible by using a safe and environmentally friendly material, excellent in information storage ability and durability. Of course, the scope of the present invention is not limited by these effects.
도 1은 본 발명의 일 실시예에 따른 저항변화메모리의 제조방법을 개략적으로 도시한 공정순서도이다.
도 2는 본 발명의 일 실시예에 따른 저항변화메모리의 구조를 개략적으로 도해하는 도면이다.
도 3은 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 특성을 분석한 결과를 도시한 그래프이다.
도 4는 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 특성을 분석한 결과를 도시한 그래프이다.
도 5a 및 도 5b는 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 값에 의한 필라멘트 형성과정을 개략적으로 도해하는 도면이다.
도 6은 본 발명의 다른 실험예에 따른 저항변화메모리의 구조 및 전류-전압 특성을 분석한 결과를 도시한 그래프이다.1 is a process flow diagram schematically illustrating a method of manufacturing a resistance change memory according to an embodiment of the present invention.
2 is a schematic diagram illustrating the structure of a resistance change memory according to an embodiment of the present invention.
FIG. 3 is a graph showing a result of analyzing a current-voltage characteristic of a resistance-change memory according to an experimental example of the present invention.
FIG. 4 is a graph showing a result of analyzing the current-voltage characteristic of the resistance change memory according to the experimental example of the present invention.
5A and 5B are views schematically illustrating a filament forming process by a current-voltage value of a resistance change memory according to an experimental example of the present invention.
6 is a graph showing a result of analyzing the structure and the current-voltage characteristic of the resistance change memory according to another experimental example of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, Is provided to fully inform the user. Also, for convenience of explanation, the components may be exaggerated or reduced in size.
명세서 전체에 걸쳐서, 막, 영역 또는 기판과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 접합하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.It is to be understood that throughout the specification, when an element such as a film, region or substrate is referred to as being "on", "connected to", "laminated" or "coupled to" another element, It is to be understood that elements may be directly "on", "connected", "laminated" or "coupled" to another element, or there may be other elements intervening therebetween. On the other hand, when one element is referred to as being "directly on", "directly connected", or "directly coupled" to another element, it is interpreted that there are no other components intervening therebetween do. Like numbers refer to like elements. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various elements, components, regions, layers and / or portions, these members, components, regions, layers and / It is obvious that no. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.Also, relative terms such as "top" or "above" and "under" or "below" can be used herein to describe the relationship of certain elements to other elements as illustrated in the Figures. Relative terms are intended to include different orientations of the device in addition to those depicted in the Figures. For example, in the figures the elements are turned over so that the elements depicted as being on the top surface of the other elements are oriented on the bottom surface of the other elements. Thus, the example "top" may include both "under" and "top" directions depending on the particular orientation of the figure. If the elements are oriented in different directions (rotated 90 degrees with respect to the other direction), the relative descriptions used herein can be interpreted accordingly.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings schematically showing ideal embodiments of the present invention. In the figures, for example, variations in the shape shown may be expected, depending on manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention should not be construed as limited to the particular shapes of the regions illustrated herein, but should include, for example, changes in shape resulting from manufacturing.
일반적으로, 저항변화 메모리소자용 박막구조물은 종래의 전하 저장용 축전기를 이용하는 DRAM 및 FLASH 소자와는 다르게 간단한 MIM 구조(금속(metal)/절연체(insulator)/금속(metal))로 이루어져 있으며, MIM 구조에서 보이는 산화물의 여러 특성 중에 비휘발성을 보이는 '저항 스위칭' 현상을 이용한다. ReRAM(Resistance Random Access Memory)에서는 스위칭 동작의 특성에 따라 유니폴라(unipolar) 및 바이폴라(bipolar)로 분류된다.In general, a thin film structure for a resistance-variable memory device is formed of a simple MIM structure (metal / insulator / metal) unlike a conventional DRAM and a FLASH device using a charge storage capacitor, We use the 'resistive switching' phenomenon, which is nonvolatile among the various properties of the oxide seen in the structure. In Resam Random Access Memory (ReRAM), it is classified into unipolar and bipolar according to the characteristics of the switching operation.
또한, 하나의 전압 하에서 두 가지 상이한 저항 상태를 가질 수 있음을 알 수 있는데, 한 번 상태(state)가 변한 다음 스위칭이 일어나기 전에는 외부전원이 공급되지 않는 상태에서도 계속해서 그 상태를 유지하게 된다. 상기 상태는 일반적으로 저항이 작은 상태를 온 상태, 이와 반대로 저항이 큰 상태를 오프 상태라 부르고, 두 상태를 이용하여 최소 1비트(bit) 정보를 저장할 수 있는 메모리로 이야기를 한다.It can also be seen that under one voltage it can have two different resistance states, one after the state has changed, and then it remains in that state even without external power before switching occurs. This state is generally referred to as a memory capable of storing at least one bit of information by using a state in which the resistance is small and a state in which the resistance is large is called an off state.
메모리 스위칭시 전압 극성의 차이가 있는데 이에 따라 각각 유니폴라(unipolar) 및 바이폴라(bipolar)로 구분할 수 있다. 유니폴라의 경우에는 한쪽 극성에서 두 스테이트 모두를 스위칭 시킬 수 있다. 즉, 한쪽 극성 전압에서 전압의 크기 변화만으로도 온으로 스위칭 시켰다가 오프로 스위칭을 시킬 수 있다.There are differences in voltage polarity during memory switching, so they can be divided into unipolar and bipolar, respectively. In the case of unipolar, both states can be switched in one polarity. That is, it is possible to switch to ON and switch to OFF by only changing the magnitude of the voltage at one polarity voltage.
반면에, 바이폴라의 경우는 한쪽 극성 전압에서 온으로 스위칭을 시키면 오프로 스위칭을 시키기 위해서는 다른 극성 전압 즉, 극성의 변화가 있어야 스위칭 시킬 수 있다. 현재 국내외 많은 연구진들이 두 종류의 ReRAM을 차세대 메모리 후보로서 연구가 되고 있다.On the other hand, in the case of the bipolar, switching from one polarity voltage to the ON state requires switching to another polarity voltage, that is, a polarity change, in order to switch to OFF. Currently, many researchers in Korea and abroad are studying two types of ReRAM as next-generation memory candidates.
ReRAM의 초기 상태는 오프 상태 즉, 저항이 큰 상태에서 시작된다. MIM 구조의 초기상태 ReRAM 소자에 특정 전압이 인가되면 저항이 큰 상태에서 저항이 작은 온 상태로 스위칭을 하게 되는데 이 때의 거동을 세트(set) 되었다고 하고, 이 전압을 세트전압이라고 한다. The initial state of the ReRAM starts from an off state, that is, a state in which the resistance is large. Initial state of the MIM structure When a specific voltage is applied to the ReRAM device, the resistance is switched from a high state to a low ON state. The behavior at this time is referred to as a set voltage.
한번 온 상태로 스위칭이 되면 또 다른 특정 전압이 인가되기 전에는 그 상태를 유지하게 된다. 온 상태에서 다시 오프 상태로 스위칭이 될 때 이 때의 전압을 리셋전압이라고 하며, 그 거동을 리셋(reset)이라고 한다.Once switched on, it remains on until another specific voltage is applied. When switching from the ON state to the OFF state, the voltage at this time is referred to as a reset voltage, and the behavior thereof is referred to as a reset.
예를 들어, 저항변화메모리가 유니폴라 구조를 가질 경우, 세트과정은 절연체 층에 전압이 인가될 때, 특정 임계 전압의 크기를 넘게 되면 발생하는 절연파괴(dielectric breakdown) 현상과 유사한 과정으로 ReRAM에서는 약한 파괴가 세트전압에서 생기게 되고, 절연층에는 국소적으로 전도성 필라멘트(conduction filament)가 생성되어 온 상태로 변하게 된다.For example, when a resistance change memory has a unipolar structure, the set process is similar to a dielectric breakdown phenomenon that occurs when a voltage is applied to an insulator layer and exceeds a certain threshold voltage. A weak breakdown occurs at the set voltage, and a conductive filament is locally generated in the insulating layer and turned into an ON state.
다시 온 상태에서 리셋전압이 인가되고 임계 전류가 흐르게 되면 전도성 필라멘트가 끊어지게 되어 오프 상태로 돌아가게 된다. 상기 전도성 필라멘트는 수십 나노미터(㎚) 또는 그 이하 수준의 작은 직경을 가지고 있는 것으로 보인다. 따라서 전류를 흘리면 높은 줄열(Joule heating)이 발생되고, 이 과정에서 수반되는 전기적 또는 화학적 반응을 통하여 저항 변화가 일어나는 것으로 이해되고 있다. 상기 전도성 필라멘트의 생성 위치는 여러 전위 중 한 곳에서 생성되며, 상기 전도성 필라멘트는 개별적으로 균일하게 제어되지 않는 문제점이 있다. 이를 해결하기 위해서 본 발명의 일 실시예에 따른 저항변화메모리에 대한 상세한 설명은 도 1 내지 도 6을 참조하여 후술한다.When the reset voltage is applied in the ON state and the critical current flows, the conductive filament is cut off and returned to the OFF state. The conductive filament appears to have a small diameter on the order of tens of nanometers (nm) or less. Therefore, it is understood that a high joule heating occurs when a current flows, and a resistance change occurs through an electric or chemical reaction accompanied by this process. The production position of the conductive filament is generated in one of several potentials, and the conductive filament is not individually uniformly controlled. The resistance change memory according to an embodiment of the present invention will now be described in detail with reference to FIGS. 1 to 6. FIG.
도 1은 본 발명의 일 실시예에 따른 저항변화메모리의 제조방법을 개략적으로 도시한 공정순서도이고, 도 2는 본 발명의 일 실시예에 따른 저항변화메모리의 구조를 개략적으로 도해하는 도면이다.FIG. 1 is a process flow diagram schematically illustrating a method of manufacturing a resistance change memory according to an embodiment of the present invention, and FIG. 2 is a schematic diagram illustrating a structure of a resistance change memory according to an embodiment of the present invention.
먼저, 도 1을 참조하면, 본 발명의 일 실시예에 따른 저항변화메모리의 제조방법은 기판 상에 제 1 전극을 형성하는 단계(S100), 제 1 전극 상에 고체폴리머전해질을 구비하는 저항변화층을 형성하는 단계(S200) 및 저항변화층 상에 제 2 전극을 형성하는 단계(S300)를 포함할 수 있다.Referring to FIG. 1, a method of fabricating a resistance-change memory according to an exemplary embodiment of the present invention includes forming a first electrode on a substrate (S100), forming a resistance change having a solid polymer electrolyte on the first electrode A step S200 of forming a layer and a step S300 of forming a second electrode on the resistance-variable layer.
도 2를 참조하면, 기판(100)을 준비할 수 있다. 기판(100)은 예를 들면, 실리콘(Si), 이산화규소(SiO2) 및 플렉서블 기판 중 적어도 어느 하나를 이용할 수 있다. 도 2의 (a)에 의하면, 기판(100)으로 실리콘(Si, 100a)을 사용할 수 있다. 실리콘(100a) 상에 이산화규소(SiO2, 100b)를 적층한 후 복수개의 저항변화메모리(1000)가 적당한 간격으로 이격되어 배치될 수 있다. 도 2의 (b)는 도 2의 (a)에 도시된 복수개의 저항변화메모리(1000) 중 하나의 단면을 개략적으로 도시한 도면이다.Referring to FIG. 2, a
도 2의 (b)에 의하면, 저항변화메모리(1000)는 이산화규소(100b)로 이루어진 기판(100) 상에 제 1 전극(200)을 형성하고, 제 1 전극(200) 상에 접착층(300)을 형성할 수 있다. 접착층(300) 상에 저항변화층(400)을 형성하고, 마지막으로 제 2 전극(500)을 형성할 수 있다. 2B, the resistance-
좀 더 구체적으로, 기판(100)은 세정공정을 한 후 진공 챔버에 배치시킬 수 있다. 기판(100) 상에 제 1 전극(300)을 형성하기 전에 접착층(200)을 형성할 수 있다. 접착층(200)은 예를 들면, 티타늄(Ti)을 사용할 수 있다. 접착층(200)은 전자빔증발증착(E-beam evaporation) 방법으로 형성할 수 있다.More specifically, the
접착층(200) 상에 제 1 전극(300)을 형성할 수 있다. 제 1 전극(300)은 백금(Pt)을 사용할 수 있다. 제 1 전극(300)은 스퍼터링(sputtering) 방법으로 형성할 수 있다.The
제 1 전극(300) 상에 저항변화층(400)을 형성할 수 있다. 저항변화층(400)은 고체폴리머전해질을 포함하며, 상기 고체폴리머전해질은 화학식 1로 표시되는 게 껍데기 기반의 키토산(chitosan)과 같은 유기물을 사용할 수 있다. 또는, 무기물 및 하이브리드 나노복합재와 같은 것들을 사용할 수도 있다.The
[화학식 1][Chemical Formula 1]
키토산은 화학식 2로 표시되는 키틴(chitin)을 탈 아세틸화(de-acttylation)함으로써 상기 키틴에 포함된 HNCOCH 작용기가 NH2 작용기로 대체되어 형성될 수 있다. 키토산은 탈 아세틸화 된 키틴의 기본 단위가 반복되는 구조를 포함한다.The chitosan can be formed by de-acttylating chitin represented by the general formula (2) by replacing the HNCOCH functional group contained in the chitin with an NH 2 functional group. Chitosan comprises a structure in which basic units of deacetylated chitin are repeated.
[화학식 2](2)
키토산에 은(Ag)을 도핑하여 화학식 3으로 표시되는 은이 도핑된 키토산을 형성할 수 있다. 상기 은이 도핑된 키토산은 고체폴리머전해질(Solid Polymer electrolyte)로 이해될 수 있다. 은이 도핑된 키토산에 대한 상세한 설명은 화학식 4 내지 화학식 7을 참조하여 후술한다.Chitosan can be doped with silver (Ag) to form silver-doped chitosan represented by the general formula (3). The silver-doped chitosan can be understood as a solid polymer electrolyte. Details of the silver-doped chitosan will be described later with reference to Formulas (4) to (7).
[화학식 3](3)
하기 화학식 4를 참조하면, 화학식 2로 표시되는 키토산을 약 1% 아세트산 용액(acetic acid solution)에 반응시키면, 산성 분위기에서 키토산의 아민기가 양성자화됨으로써 NH2가 NH3 + 로 대체된다.Referring to the following
[화학식 4][Chemical Formula 4]
한편, NH3 + 로 치환된 키토산에 은을 도핑하기 위하여 질산은(AgNO3)과 반응시킬 수 있다. 상기 질산은은 하기 화학식 5처럼 Ag+ 이온과 NO3 - 이온으로 분리될 수 있다. 화학식 4로 표시되는 키토산과 화학식 5로 표시되는 질산은을 반응시키면 킬레이트 반응이 일어날 수 있으며, 하기 화학식 6과 같이 NH3 +가 NO3 - 이온이 서로 반응할 수 있으며, 반응이 종료되면 하기 화학식 7과 같이 키토산 체인이 은 이온과 결합하여 전도성을 가질 수 있다. 최종적으로 상기 화학식 3으로 표시되는 은이 도핑된 키토산을 형성할 수 있다.On the other hand, it is possible to react with silver nitrate (AgNO 3 ) to dope silver with chitosan substituted with NH 3 + . The silver nitrate may be separated into an Ag + ion and a NO 3 - ion as shown in
[화학식 5][Chemical Formula 5]
[화학식 6][Chemical Formula 6]
[화학식 7](7)
상기 화학식 3으로 표시되는 은이 도핑된 키토산 즉, 저항변화층(400) 상에 제 2 전극(500)은 열증발증착(thermal evaporation) 방법으로 은(Ag)을 증착할 수 있다. 여기서, 접착층(200), 제 1 전극(300) 및 제 2 전극(500)은 포토리소그라피(photolithography) 방법으로 식각하여 일정한 패턴을 형성할 수 있다.The
한편, 저항변화메모리 소자의 전기적인 특성은 도핑된 은(Ag)의 농도에 의존할 수 있다. 은의 농도가 낮다면, 저항변화메모리 소자는 높은 전압으로 세트되고, 반대로 은의 농도가 높다면, 낮은 온/오프율을 가지며, 소자의 깨짐이 발생한다. 또한, 약 5wt%를 초과하는 양을 도핑하게 되면, 거의 금속성 거동을 하게 되므로, 상기 은(Ag)의 도핑량은 일반적인 저항변화메모리 소자의 전기적 특성에 근거하여, 약 5wt%를 넘지 않는 조건으로 형성한다.On the other hand, the electrical characteristics of the resistance change memory element may depend on the concentration of doped silver (Ag). If the silver concentration is low, the resistance variable memory element is set to a high voltage, and conversely, if the silver concentration is high, it has a low on / off ratio and breakage of the element occurs. In addition, doping in an amount exceeding about 5 wt% results in almost metallic behavior, so that the doping amount of silver (Ag) is set to be not more than about 5 wt% based on the electrical characteristics of a general resistance- .
도 2의 (c)는 저항변화메모리(1000)를 상면에서 바라보았을 때 광학현미경으로 관찰한 것이다. 바닥면에 제 1 전극(300)이 형성되어 있고, 제 1 전극 상에 저항변화층(400)이 원형상으로 형성되어 있으며, 최상층에 제 2 전극(500)을 포함하는 저항변화메모리가 제조될 수 있다.2C is an optical microscope when the
이하, 본 발명의 이해를 돕기 위해서 상술한 기술적 사상을 적용한 실험예를 설명한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 아래의 실험예에 의해서 한정되는 것은 아니다.Hereinafter, an experimental example to which the technical idea described above is applied will be described in order to facilitate understanding of the present invention. It should be understood, however, that the following examples are for the purpose of promoting understanding of the present invention and are not intended to limit the scope of the present invention.
[실시예 1][Example 1]
피라냐 용액(piranha solution)으로 전처리 된 이산화규소(SiO2) 기판을 아세톤(acetone), 에탄올(ethanol), 이소프로판올(isopropanol) 및 증류수(distilled water)를 이용하여 약 10분간 초음파로 세척한 후 질소가스로 건조시켜 준비한다. 준비된 이산화규소 기판 상에 전자빔증발증착(E-beam evaporation) 방법으로 티타늄 접착층을 증착하고, 티타늄 접착층 상에 스퍼터링(sputtering) 방법으로 백금(Pt) 전극을 증착한다. 게 껍데기 기반의 키토산을 1%의 아세트산 용액과 증류수에 용해시키고, 상온에서 약 120rpm의 속도로 하루동안 일정하게 교반하여 필터를 통해 여과했다. 여과된 키토산 용액에 질산은 파우더를 약 5wt%의 비율로 각각 혼합했다. 그 후 은(Ag)이 도피된 키토산 용액을 백금 전극 상에 드롭-캐스팅(drop-casting) 방법으로 코팅하고, 실온에서 하루동안 건조하고, 진공 어닐링(vacuum annealing) 방법으로 약 60℃에서 6시간동안 열처리하였다. 마지막으로 은이 도핑된 키토산 상에 열증발증착(thermal evaporation) 방법으로 은(Ag) 전극을 증착하였다. 이후 상기 은 전극을 패턴하여 저항변화메모리 샘플을 제조했다.The silicon dioxide (SiO 2 ) substrate pretreated with a piranha solution was ultrasonically cleaned using acetone, ethanol, isopropanol and distilled water for about 10 minutes, And dried. A titanium adhesion layer is deposited on the prepared silicon dioxide substrate by an E-beam evaporation method, and a platinum (Pt) electrode is deposited on the titanium adhesion layer by a sputtering method. The crab shell-based chitosan was dissolved in 1% acetic acid solution and distilled water, stirred at a constant rate of about 120 rpm at room temperature for one day, and filtered through a filter. Silver nitrate silver powder was mixed with the filtered chitosan solution at a ratio of about 5 wt%. Thereafter, the chitosan solution in which the silver (Ag) was escaped was coated on a platinum electrode by a drop-casting method, dried at room temperature for one day, and vacuum-annealed at about 60 DEG C for 6 hours Lt; / RTI > Finally, a silver (Ag) electrode was deposited on the silver doped chitosan by thermal evaporation. The silver electrode was then patterned to produce a resistance change memory sample.
[실시예 2][Example 2]
플렉서블(flexible) 기판을 에탄올(ethanol), 이소프로판올(isopropanol) 및 증류수(distilled water)를 이용하여 약 5분간 초음파로 세척한 후 질소가스로 건조시켜 준비한다.The flexible substrate is ultrasonically cleaned using ethanol, isopropanol and distilled water for about 5 minutes, and then dried by nitrogen gas.
각각 준비한다. 각 기판 상에 티타늄 접착층, 백금(Pt) 전극, 은이 도핑된 키토산 및 은(Ag) 전극을 형성하는 방법은 실시예 1과 동일하므로 상세한 설명은 생략한다.Prepare each. A method of forming a titanium adhesion layer, a platinum (Pt) electrode, silver-doped chitosan and a silver (Ag) electrode on each substrate is the same as that of the first embodiment, and thus a detailed description thereof will be omitted.
[비교예][Comparative Example]
이산화규소(SiO2) 기판을 준비한다. 이산화규소 기판은 실시예 1과 동일한 방법으로 세정공정을 수행한다. 준비된 이산화규소 기판 상에 티타늄 접착층과 백금 전극을 증착한다. 백금 전극 상에 은이 도핑되지 않은 키토산을 저항변화층으로 형성하고, 저항변화층 상에 은 전극을 증착하여 저항변화메모리 샘플을 제조한다. 여기서, 접착층, 백금 전극, 저항변화층 및 은 전극을 형성하는 방법은 실시예 1과 동일하므로 상세한 설명은 생략한다.A silicon dioxide (SiO 2 ) substrate is prepared. The silicon dioxide substrate is subjected to a cleaning process in the same manner as in Example 1. [ A titanium adhesion layer and a platinum electrode are deposited on the prepared silicon dioxide substrate. A non-silver-doped chitosan is formed as a resistance-variable layer on the platinum electrode, and a silver electrode is deposited on the resistance-variable layer to produce a resistance-change memory sample. Here, the method of forming the adhesive layer, the platinum electrode, the resistance-variable layer and the silver electrode is the same as that of the first embodiment, and thus a detailed description thereof will be omitted.
도 3은 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 특성을 분석한 결과를 도시한 그래프이다.FIG. 3 is a graph showing a result of analyzing a current-voltage characteristic of a resistance-change memory according to an experimental example of the present invention.
도 3의 (a)를 참조하면, 본 발명의 실험예에 따른 저항변화메모리는 전형적인 저항변화 거동함을 확인 할 수 있다. 0V → 1.5V → 0V → -1.5V → 0V 의 DC 스위핑 전압(DC sweeping voltage)을 은전극에 순차적으로 인가하고, 백금전극을 접지시킨 후 백금전극/은 도핑된 키토산 저항변화층/은전극의 구조를 가지는 저항변화메모리 소자의 전류-전압 결과를 보면, 저저항 상태(Low Resistive State)와 고저항 상태(High Resistive State) 둘 다 관찰된다.Referring to FIG. 3 (a), the resistance change memory according to the experimental example of the present invention can confirm a typical resistance change behavior. A DC sweeping voltage of 0V? 1.5V? 0V? -1.5V? 0V is sequentially applied to the silver electrode, and the platinum electrode / silver-doped chitosan resistance variable layer / silver electrode Voltage resistive memory device, both a low resistive state and a high resistive state are observed.
또한, 제 1 전압에 의해 스위핑 되는 동안(양의 바이어스를 인가할 경우) 세트전압 0으로부터 약 0.5V에 이르기까지 은전극의 적어도 일부가 Ag+ 이온으로 용해되고, 산화된다. 그리고 은(Ag) 원자가 감소됨에 따라 백금 카운터 전극의 계면에서 전도성 필라멘트(conduct filament)에서 양이온을 생성한다. 전도성 필라멘트가 형성된 후 절연되어진 키토산 고체폴리머전해질은 저저항 상태로 가정된다. 여기서, 약 0.1mA의 컴플라이언스(compliance) 전류는 저항변화메모리소자의 파괴를 방지하기 위해 사용되어졌다.Further, during sweeping by the first voltage (when a positive bias is applied), at least a part of the electrode from the set voltage of 0 to about 0.5 V is dissolved in Ag + ions and oxidized. As the silver (Ag) atoms are reduced, a cation is generated in the conductive filament at the interface of the platinum counter electrode. After the conductive filament is formed, the insulated chitosan solid polymer electrolyte is assumed to be in a low resistance state. Here, a compliance current of about 0.1 mA was used to prevent the breakdown of the resistance change memory element.
한편, 이와는 반대로 반대극성(음의 바이어스를 인가할 경우)의 전압을 은전극에 인가하면 전도성 필라멘트가 파열되면서 고체폴리머전해질은 고저항 상태로 전환된다.On the other hand, when the opposite polarity (negative bias applied) voltage is applied to the silver electrode, the conductive filament ruptures and the solid polymer electrolyte is converted to the high resistance state.
도 3의 (b)를 참조하면, 도 3의 (a)에 테스트한 샘플의 데이터 유지 실험 결과이다. 온(on) 상태와 오프(off) 상태의 데이터 유지 특성은 0.2V의 리딩 바이어스(reading bias)를 인가하면서 실험했다. 키토산 베이스의 저항변화메모리 소자는 105 이하의 높은 온/오프 비를 달성하였다. 104 초의 시간 동안 테스트한 결과 키토산 베이스의 저항변화메모리 소자의 저저항 상태와 고저항 상태를 잘 유지하였다.이 결과는 비휘발성 메모리의 요구 조건을 만족시키는 결과를 보여주고 있다.Referring to FIG. 3 (b), there is a data retention test result of the sample tested in FIG. 3 (a). The data holding characteristics of the on and off states were tested while applying a reading bias of 0.2V. The chitosan based resistance memory device achieved a high on / off ratio of less than 10 5 . The results of the test for 10 4 seconds showed that the low resistance state and the high resistance state of the chitosan based resistance memory device were well maintained. The results show that the nonvolatile memory requirements are satisfied.
도 4는 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 특성을 분석한 결과를 도시한 그래프이다.FIG. 4 is a graph showing a result of analyzing the current-voltage characteristic of the resistance change memory according to the experimental example of the present invention.
도 4의 (a) 및 (b)는 비교예에 의한 저항변화메모리의 전류-전압 특성을 분석한 결과로서, 백금전극/은이 도핑되지 않은 키토산 저항변화층/은전극의 구조를 가지는 저항변화메모리 소자의 저항변화거동을 실험했다. 은전극에 약 10V 까지 인가하고, 백금전극은 접지했을 경우, 저항변화메모리 소자는 약 6V에서 포밍(forming)되었다. 그리고 0V → 3V → 0V → -3V → 0V의 스위핑 전압을 은전극에 순차적으로 인가했다.4A and 4B are graphs showing the results of analysis of the current-voltage characteristics of the resistance change memory according to the comparative example, in which the resistance change memory having the platinum electrode / silver undoped chitosan resistance variable layer / The resistance change behavior of the device was tested. Was applied to the electrode to about 10 V, and when the platinum electrode was grounded, the resistance change memory element was formed at about 6V. And a sweep voltage of 0 V? 3 V? 0 V? -3 V? 0 V was sequentially applied to the silver electrode.
대조적으로, 은이 도핑된 키토산 저항변화메모리 소자는 저저항 상태에서 별도로 어떤 포밍 과정이 필요하지 않았으며, 은이 도핑되지 않은 저항변화메모리 소자보다 더 낮은 전압에서 적절하게 작동함을 알 수 있다. 은이 도핑되지 않은 키토산 저항변화메모리 소자의 경우 불균일한 동작 특성을 보여주었다. 그 이유는 전도성 필라멘트가 랜덤(random)하게 형성되기 때문이다. 따라서 은이 도핑되지 않은 키토산 저항변화메모리는 전도성 필라멘트의 크기와 수에 따라서 다양하게 세트될 수 있다.In contrast, it can be seen that the silver doped chitosan resistance change memory element does not require any foaming process separately in the low resistance state, and silver works properly at a lower voltage than the undoped resistance change memory element. The non-doped chitosan resistance variable memory device showed non-uniform operating characteristics. This is because the conductive filaments are randomly formed. Thus, a non-doped chitosan resistance change memory can be variously set depending on the size and number of conductive filaments.
도 5a 및 도 5b는 본 발명의 실험예에 따른 저항변화메모리의 전류-전압 값에 의한 필라멘트 형성과정을 개략적으로 도해하는 도면이다.5A and 5B are views schematically illustrating a filament forming process by a current-voltage value of a resistance change memory according to an experimental example of the present invention.
도 5a 및 도 5b를 참조하여, 은이 도핑된 키토산 저항변화층을 구비하는 저항변화메모리의 필라멘트 메커니즘을 살펴보면, 도 5b의 (a) 내지 (d)에 도시된 바와 같이 전도성 필라멘트가 형성됨을 알 수 있다.Referring to FIGS. 5A and 5B, a filament mechanism of a resistance-change memory having a silver-doped chitosan resistance-variable layer will be described. As shown in FIGS. 5A to 5D, a conductive filament is formed have.
은전극에 적절한 양의 바이어스 전압을 인가할 경우, 은전극의 Ag+ 양이온은 백금전극쪽으로 이동될 수 있다. 그리고 NO3 - 음이온은 은전극쪽으로 이동될 수 있다. 은전극은 전기화학전지의 애노드(anode)로서 작동하기 때문에 은전극과 고체고분자전해질(Ag → Ag+ + e-)의 계면에서 산화(anodic dissolution)가 발생한다.The Ag + cation of the silver electrode can be moved toward the platinum electrode when an appropriate positive bias voltage is applied to the silver electrode. And NO 3 - anions can move toward the silver electrode. Since the silver electrode operates as an anode of the electrochemical cell, anodic dissolution occurs at the interface between the silver electrode and the solid polymer electrolyte (Ag → Ag + + e - ).
통상적으로, 높은 전기장에서, Ag+ 양이온은 고체고분자전해질 박막을 따라 양의 바이어스 하에서 백금전극쪽으로 이동될 수 있다. 이와는 대조적으로, 백금전극은 고체고분자전해질과 백금전극의 계면에서 비-이온(non-ionic) 은 원자(Ag+ + e- → Ag)의 감소 때문에 음극증착 반응과 Ag+ 이온 반응이 일어난다. 따라서 전기장은 은의 전기화학 증착을 유도하며, 중성의 은 원자는 백금전극 표면 상에 전착된다.Typically, in a high electric field, Ag + cations can migrate toward the platinum electrode under a positive bias along the solid polymer electrolyte membrane. In contrast, the platinum electrode undergoes cathodic deposition and Ag + ionic reactions due to the reduction of non-ionic atoms (Ag + + e - → Ag) at the interface between the solid polymer electrolyte and the platinum electrode. The electric field thus induces electrochemical deposition of silver, and neutral silver atoms are electrodeposited on the surface of the platinum electrode.
한편, 도 5b의 (b)를 참조하면, (백금전극 표면 상에 증착된 은 원자가 셀프-어셈블(self-assemble)하여 은전극 방향으로 성장하기 시작하고, 도 5b의 (c)를 참조하면, 은전극과 백금전극 사이에 전도성 경로를 형성한다. 이를 전도성 필라멘트라 명칭하며, 이 때, 전도성 필라멘트가 형성됨으로써 전류가 흐르는 온 상태임을 의미한다.5B, the silver atoms deposited on the platinum electrode surface self-assemble and begin to grow toward the silver electrode, and referring to FIG. 5B, The conductive filament is called a conductive filament. In this case, the conductive filament is formed, which means that the current flows through the conductive filament.
반면에, 도 5b의 (d)를 참조하면, 처음 상태로 소자를 변환하는 것은 필라멘트가 파열 될 만큼 반대 전압을 충분히 인가한다. 또, Ag+ 양이온은 은전극으로 이동하고, 은 원자는 감소하여 초기의 고저항 상태를 형성할 수 있다. 결론적으로, 전도성 필라멘트에서 전자전류를 가지는 병렬적인 페러데이 전류는 필라멘트의 해리를 유도한다. 전도성 필라멘트의 좁은 부분에 불연속적으로 인가되는 음의 바이어스로 인해서 필라멘트는 소멸하게 된다.On the other hand, referring to (d) of FIG. 5 (b), the conversion of the element to the initial state sufficiently applies the reverse voltage enough to rupture the filament. Further, the Ag + cations migrate to the silver electrode, and the silver atoms decrease to form the initial high resistance state. In conclusion, parallel Faraday currents with electron currents in conductive filaments lead to dissociation of the filament. The filament is annihilated due to the negative bias applied discontinuously to the narrow portion of the conductive filament.
도 6은 본 발명의 다른 실험예에 따른 저항변화메모리의 구조 및 전류-전압 특성을 분석한 결과를 도시한 그래프이다.6 is a graph showing a result of analyzing the structure and the current-voltage characteristic of the resistance change memory according to another experimental example of the present invention.
도 6의 (a) 및 (b)를 참조하면, 플렉서블 기판 상에 형성된 백금전극/은이 도핑된 키토산 저항변화층/은 구조를 가지는 실시예 2의 저항변화메모리 소자 샘플은 저항변화 거동함을 보여준다. 더구나 플렉서블한 저항변화메모리 소자의 데이터 유지 특성은 시간에 따라 메모리 성능의 손실이 거의 변화가 없음을 알 수 있다. 따라서 키토산 소재는 투명 플렉서블 메모리소자에 적용될 수 있으며, 비휘발성 메모리 소자로 적합하다.6A and 6B, the resistance change memory element samples of Example 2 having a platinum electrode / silver-doped chitosan resistance change layer / silver structure formed on a flexible substrate show resistance change behavior . In addition, it can be seen that the data retention characteristic of the flexible resistance change memory element has almost no change in the memory performance loss with time. Therefore, chitosan material can be applied to transparent flexible memory devices and is suitable for nonvolatile memory devices.
상술한 바와 같이, 일반적으로 필라멘트의 생성 위치는 여러 전위 중 한 곳에서 생성되는 것으로 알려져 있다. 현재까지의 지식으로는 어떤 전위에서 형성되는지 결정할 수가 없다. 저항변화 메모리소자는 매번 작동시에 구동전압 및 전류가 크게 변화한다는 단점이 있다. 이는 소자에 생성된 필라멘트가 개별적으로 균일하게 제어되지 않기 때문이다. As described above, it is generally known that the production position of the filament is generated in one of several potentials. The knowledge to date can not determine what potential is formed. The resistance change memory device is disadvantageous in that the drive voltage and the current largely vary during each operation. This is because the filaments produced in the device are not individually uniformly controlled.
이를 해결하기 위해서 본 발명에서는 은이 도핑된 키토산을 저항변화층으로 형성해 줌으로써 필라멘트가 생성되는 위치를 제공할 수 있다. 즉, 비휘발성 메모리 응용용 양극성 스위칭 특성을 가지는 은이 도핑된 키토산 저항변화층은 재현성과 신뢰성이 우수하며, 바이폴라 저항 변화 거동함을 확인하였다.In order to solve this problem, the present invention can provide a position at which a filament is generated by forming silver-doped chitosan as a resistance-variable layer. That is, the silver - doped chitosan resistance variable layer having bipolar switching characteristics for nonvolatile memory applications has excellent reproducibility and reliability, and has a bipolar resistance change behavior.
한편, 은이 도핑된 키토산 저항변화층은 전도성 필라멘트의 랜덤 형성을 억제한다. 상기 저항변화층 내에 은 이온의 존재는 전도성 필라멘트의 우선적인 경로를 만들고 효과적으로 세트전압의 변동을 감소시켜 균일한 필라멘트를 형성하는데 도움을 준다. 또, 전도성 필라멘트의 형성 및 파괴가 은 도핑을 통해서 안정화 될 수 있다. 즉, 자연상태(natural state)에서 절연체(insulator) 특성을 가지는 키토산에 은(Ag) 원자가 도핑됨으로써 저항변화 기능을 수행할 수 있으며, 은이 도핑된 키토산 저항변화층은 세트전압, 리셋전압, 고저항 상태 및 저저항 상태가 더 균일해질 수 있다.On the other hand, the silver doped chitosan resistance variable layer suppresses the random formation of the conductive filament. The presence of silver ions in the resistance variable layer helps to create a preferential path of the conductive filament and effectively reduce the variation of the set voltage to form a uniform filament. Also, the formation and breakdown of conductive filaments can be stabilized through silver doping. In other words, the silver-doped chitosan resistance-variable layer can function as a set voltage, a reset voltage, a high resistance The state and the low resistance state can be made more uniform.
또한, 은이 도핑된 키토산 저항변화층을 가지는 저항변화메모리 소자는 높은 온/오프 스위칭 율과 우수한 데이터 유지시간을 보여준다. 또, 상기 저항변화메모리 소자는 생체친화적이고 자연적이며, 저전력에서 작동하며, 저렴한 가격의 플렉서블 저항변화메모리 소자를 제조할 수 있다.In addition, the resistance-change memory element having a silver-doped chitosan resistance variable layer exhibits a high on / off switching rate and excellent data retention time. In addition, the resistance variable memory device is biocompatible, natural, operates at a low power, and can produce a flexible resistance variable memory device at an inexpensive price.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
100 : 기판
200 : 접착층
300 : 제 1 전극
400 : 저항변화층
500 : 제 2 전극
1000 : 저항변화메모리100: substrate
200: adhesive layer
300: first electrode
400: resistance variable layer
500: Second electrode
1000: Resistance change memory
Claims (14)
상기 제 1 전극 상에 고체폴리머전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer)을 형성하는 단계; 및
상기 저항변화층 상에 제 2 전극을 형성하는 단계;
를 포함하고,
상기 저항변화층을 형성하는 단계는, 하기 화학식 1로 표시되는 키토산(chitosan)을 포함하는 상기 고체폴리머전해질에 은(Ag) 원자를 도핑하는 단계를 포함하며,
상기 제 1 전극 또는 상기 제 2 전극 중 어느 하나에 전압을 인가하는 경우, 상기 저항변화층에 전도성 필라멘트(conductive filament)가 균일하게 형성되는,
저항변화메모리의 제조방법.
[화학식 1]
Forming a resistive switching layer having a solid polymer electrolyte on the first electrode; And
Forming a second electrode on the resistance-variable layer;
Lt; / RTI >
The step of forming the resistance-variable layer includes the step of doping silver (Ag) atoms into the solid polymer electrolyte comprising chitosan represented by the following formula (1)
Wherein when a voltage is applied to either the first electrode or the second electrode, a conductive filament is uniformly formed in the resistance variable layer,
A method of fabricating a resistance change memory.
[Chemical Formula 1]
상기 키토산은 하기 화학식 2로 표시되는 키틴(chitin)을 탈 아세틸화(de-acetylation)함으로써 형성되는, 저항변화메모리의 제조방법.
[화학식 2]
Wherein the chitosan is formed by de-acetylating chitin represented by the following formula (2).
(2)
상기 키토산은 아세트산(acetic acid) 용액 및 증류수를 이용함으로써 상기 키토산을 용해시켜 키토산 용액을 형성하고, 상기 키토산 용액에 질산은(AgNo3) 파우더를 혼합함으로써 상기 키토산의 적어도 일부가 은(Ag) 이온으로 도핑되는, 저항변화메모리의 제조방법.The method according to claim 1,
Wherein the chitosan is prepared by dissolving the chitosan by using an acetic acid solution and distilled water to form a chitosan solution and mixing the chitosan solution with silver nitrate (AgNo 3 ) powder so that at least a part of the chitosan is converted into silver (Ag) Doped < / RTI >
상기 키토산 용액을 상기 제 1 전극 상에 드롭-캐스팅(drop-casting) 방법으로 코팅(coating)한 후 건조하는, 저항변화메모리의 제조방법.5. The method of claim 4,
Wherein the chitosan solution is coated on the first electrode by a drop-casting method and then dried.
상기 기판 상에 제 1 전극을 형성하는 단계; 이전에
상기 기판 상에 접착층(adhesion layer)을 형성하는 단계;를 더 포함하는, 저항변화메모리의 제조방법.The method according to claim 1,
Forming a first electrode on the substrate; Before
And forming an adhesion layer on the substrate. ≪ Desc / Clms Page number 20 >
상기 기판 상에 접착층을 형성하는 단계;는
전자빔증발증착(E-beam evaporation) 방법을 이용하여 상기 기판 상에 티타늄(Ti)을 증착하는 단계;를 포함하는, 저항변화메모리의 제조방법.The method according to claim 6,
Forming an adhesive layer on the substrate;
And depositing titanium (Ti) on the substrate using an electron beam evaporation (E-beam) evaporation method.
상기 기판 및 상기 기판 상에 제 1 전극을 형성하는 단계;는
상기 접착층 상에 스퍼터링(sputtering) 방법을 이용하여 백금(Pt)을 증착하는 단계;를 포함하는, 저항변화메모리의 제조방법.The method according to claim 6,
Forming a first electrode on the substrate and the substrate;
And depositing platinum (Pt) on the adhesive layer using a sputtering method.
상기 저항변화층 상에 제 2 전극을 형성하는 단계;는
상기 저항변화층 상에 열증발증착(thermal evaportion) 방법으로 은(Ag)을 증착하는 단계;를 포함하는, 저항변화메모리의 제조방법.The method according to claim 1,
Forming a second electrode on the resistance-variable layer;
And depositing silver (Ag) on the resistance variable layer by a thermal evaporation method.
상기 기판 상에 형성된 제 1 전극;
상기 제 1 전극 상에 형성되고, 고체폴리머전해질(solid polymer electrolyte)을 구비하는 저항변화층(resistive switching layer); 및
상기 저항변화층 상에 형성된 제 2 전극;
을 포함하고,
상기 저항변화층은 하기 화학식 1로 표시되는 키토산(chitosan)을 포함하는 상기 고체폴리머전해질에 은(Ag) 원자를 도핑함으로써 상기 제 1 전극 또는 상기 제 2 전극 중 어느 하나에 전압을 인가하는 경우, 상기 저항변화층에 전도성 필라멘트(conductive filament)가 균일하게 형성되는,
저항변화메모리.
[화학식 1]
A first electrode formed on the substrate;
A resistive switching layer formed on the first electrode and having a solid polymer electrolyte; And
A second electrode formed on the resistance variable layer;
/ RTI >
Wherein the resistance-variable layer is formed by doping silver (Ag) atoms in the solid polymer electrolyte comprising chitosan represented by the following formula (1) and applying voltage to either the first electrode or the second electrode, And a conductive filament is uniformly formed on the resistance variable layer,
Resistance change memory.
[Chemical Formula 1]
상기 키토산은 자연상태(natural state)에서 절연체(insulator) 특성을 가지며, 상기 키토산에 은(Ag) 원자가 도핑됨으로써 저항변화 기능을 수행할 수 있는, 저항변화메모리.11. The method of claim 10,
Wherein the chitosan has an insulator property in a natural state and is capable of performing a resistance change function by doping the chitosan with silver atoms.
상기 기판 상에 형성된 제 1 전극;
상기 제 1 전극 상에 형성된 접착층(adhesion layer);
상기 접착층 상에 형성된 하기 화학식 3으로 표시되는 은(Ag)이 도핑된 키토산(Chitosan); 및
상기 은(Ag)이 도핑된 키토산(chitosan) 상에 형성된 제 2 전극;
을 포함하고,
상기 제 1 전극 또는 상기 제 2 전극 중 어느 하나에 전압을 인가하는 경우, 상기 키토산에 전도성 필라멘트(conductive filament)가 균일하게 형성되는,
저항변화메모리.
[화학식 3]
A first electrode formed on the substrate;
An adhesion layer formed on the first electrode;
Silver (Ag) -doped chitosan represented by the following Chemical Formula 3 formed on the adhesive layer; And
A second electrode formed on the silver-doped chitosan;
/ RTI >
Wherein when a voltage is applied to either the first electrode or the second electrode, a conductive filament is uniformly formed on the chitosan,
Resistance change memory.
(3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150047652A KR101681294B1 (en) | 2015-04-03 | 2015-04-03 | Resistive switching memory and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150047652A KR101681294B1 (en) | 2015-04-03 | 2015-04-03 | Resistive switching memory and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160118848A KR20160118848A (en) | 2016-10-12 |
| KR101681294B1 true KR101681294B1 (en) | 2016-12-01 |
Family
ID=57173809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150047652A KR101681294B1 (en) | 2015-04-03 | 2015-04-03 | Resistive switching memory and method of fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101681294B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102130219B1 (en) * | 2018-10-30 | 2020-07-03 | 연세대학교 산학협력단 | Non-linear switching device, method of fabricating the same, and non-volatile memory device having the same |
| EP3888125B1 (en) * | 2018-11-27 | 2024-07-03 | University of South Africa | Non-volatile resistive random access memory and a manufacturing method therefor |
| CN113506850B (en) * | 2021-06-01 | 2024-02-09 | 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) | Application of memristor with non-monotonic change resistance state in collision prediction |
| KR20240043958A (en) * | 2022-09-28 | 2024-04-04 | 서울과학기술대학교 산학협력단 | Synaptic device, manufacturing method thereof, and neuromorphic device including synaptic device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101969166B1 (en) * | 2011-11-29 | 2019-08-21 | 에스케이하이닉스 주식회사 | Variable resistor, non-volatile memory device using the same, and method of fabricating thereof |
| KR20130061467A (en) * | 2011-12-01 | 2013-06-11 | 광주과학기술원 | Resistive random access memory device including internal resistance and method of manufacturing the same |
| KR101405421B1 (en) * | 2013-08-29 | 2014-06-11 | 한국전자통신연구원 | Resistive memory device and method of forming the same |
-
2015
- 2015-04-03 KR KR1020150047652A patent/KR101681294B1/en active IP Right Grant
Non-Patent Citations (1)
| Title |
|---|
| SILVER NITRATE DOPED CHITOSAN ACETATE FILMS AND ELECTROCHEMICAL CELL PERFORMANCE |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160118848A (en) | 2016-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liang et al. | Single CuO x nanowire memristor: forming-free resistive switching behavior | |
| Milano et al. | Recent developments and perspectives for memristive devices based on metal oxide nanowires | |
| Xiao et al. | Reliable and low-power multilevel resistive switching in TiO2 nanorod arrays structured with a TiO x Seed Layer | |
| Cao et al. | Enhanced switching ratio and long-term stability of flexible RRAM by anchoring polyvinylammonium on perovskite grains | |
| Qi et al. | Resistive switching in single epitaxial ZnO nanoislands | |
| Xiong et al. | Air-stable lead-free perovskite thin film based on CsBi3I10 and its application in resistive switching devices | |
| Huang et al. | Manipulated transformation of filamentary and homogeneous resistive switching on ZnO thin film memristor with controllable multistate | |
| KR101078125B1 (en) | Nonvolatile Nano-channel Memory Device using Mesoporous Material | |
| KR101681294B1 (en) | Resistive switching memory and method of fabricating the same | |
| Sun et al. | Influence of carrier concentration on the resistive switching characteristics of a ZnO-based memristor | |
| US9997705B2 (en) | Porous SiOx materials for improvement in SiOx switching device performances | |
| US8278642B2 (en) | Resistive random access memory device and method of same | |
| Kim et al. | In situ observation of resistive switching in an asymmetric graphene oxide bilayer structure | |
| JP2015502031A (en) | Memristors based on mixed metal oxides | |
| JP6631986B1 (en) | Conductive bridge type memory device, method of manufacturing the same, and switch element | |
| Lee et al. | Highly flexible and transparent memristive devices using cross-stacked oxide/metal/oxide electrode layers | |
| Abunahla et al. | Memristor technology: synthesis and modeling for sensing and security applications | |
| US20210399218A1 (en) | Non-volatile resistive random access memory and a manufacturing method therefor | |
| Srivastava et al. | High-performance single-active-layer memristor based on an ultrananocrystalline oxygen-deficient TiO x film | |
| Fra et al. | Hydrothermally grown ZnO nanowire array as an oxygen vacancies reservoir for improved resistive switching | |
| Rahmani et al. | Coexistence of volatile and non-volatile resistive switching in Ni/SiO2/Pt memristor device controlled from different current compliances | |
| Xue et al. | Ultralow set voltage and enhanced switching reliability for resistive random-access memory enabled by an electrodeposited nanocone array | |
| Lv et al. | Nonvolatile bipolar resistive switching behavior in the perovskite-like (CH3NH3) 2FeCl4 | |
| Huang et al. | Ni/NiO/HfO2 core/multishell nanowire ReRAM devices with excellent resistive switching properties | |
| Aglieri et al. | Forming-free and self-rectifying resistive switching effect in anodic titanium dioxide-based memristors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190925 Year of fee payment: 4 |